TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT ĐỀ THI CUỐI KỲ HỌC KỲ 1 NĂM HỌC 2019-2020

THÀNH PHỐ HỒ CHÍ MINH Môn: Kỹ Thuật số

KHOA ĐÀO TẠO CHẤT LƯỢNG CAO Mã môn học: DIGI330163
Đề số: 1- Đề thi có 2 trang.
Thời gian: 90 phút.
Được sử dụng tài liệu 1 trang A4 viết tay.

Câu 1: (2 điểm) Cho mạch cộng nhị phân toàn phần (FA) có sơ đồ
khối như Hình 1.
a) Lập bảng trạng thái cho mạch.
b) Viết các hàm ngõ ra S và Co tối giản. Hình 1
Câu 2: (2 điểm) Cho mạch giải mã từ 24 với đặc điểm: ngõ ra tích cực mức thấp, có một
ngõ vào cho phép tích cực mức thấp. Hãy thiết kế mạch giải mã này.
Câu 3: (3,5 điểm) Cho Flip-Flop (FF) D có ngõ vào CK (CLK) tác động cạnh lên, PRE và
CLR tích cực mức thấp.
a) Vẽ ký hiệu FF và viết bảng trạng thái đầy đủ các ngõ vào PRE, CLR, CK và D của FF.
b) Cho mạch điện như Hình 2.

Hình 2

- Giả sử trạng thái ban đầu Q0Q1Q2 là 100. Hãy vẽ dạng sóng ngõ ra của các ngõ ra
Q0, Q1, Q2 theo chuỗi xung CK như Hình 3.
- Hãy cho biết trạng thái ngõ ra của Q0Q1Q2 khi nhấn nút RST, giải thích.
CK 1 2 3 4 011  100  101  110  111
Hình 3
Hình 4
c) Sử dụng loại FF- D trên, hãy thiết kế mạch đếm đồng bộ theo sơ đồ Hình 4.
Sinh viên chọn 2 trong 3 câu sau:
Câu 4A: (1,25 điểm)
a) Cho mạch dao động sử dụng IC 555 như Hình 5, biết tụ
C = 1µF. Hãy tính các giá trị R1 và R2 để có tần số ngõ ra
là 120Hz và hệ số công tác (Duty cycle) là 60%.
b) Tại sao chân số 4 của IC 555 nối lên Vcc?
Câu 4B: (1,25 điểm) Cho bộ ADC 8 bit, có bước nhảy (Step-
size) K = 15mV
a) Xác định điện áp ngõ vào cực đại và phần trăm độ phân
giải. Hình 5
b) Tìm ngõ ra khi điện áp ngõ vào là VIN = 2,995V.
Số hiệu: BM1/QT-PĐBCL-RĐTV Trang: 1
Câu 4C: (1,25 điểm) Cho bộ nhớ ROM 128 x 8. ROM có 1 ngõ vào cho phép (chip enable)
và 1 ngõ ra cho phép (output enable) tích cực mức thấp.
a) Xác định số đường địa chỉ, số đường dữ liệu của bộ nhớ và vẽ sơ đồ ký hiệu ROM.
b) Một nội dung dữ liệu bao gồm 32byte lưu vào địa chỉ bắt đầu 40H. Xác định địa chỉ
của byte dữ liệu cuối được lưu trong ROM.

Ghi chú: Cán bộ coi thi không được giải thích đề thi.

Chuẩn đầu ra của học phần (về kiến thức) Nội dung kiểm tra
[CĐR G1.2]: Có khả năng vận dụng các cổng logic, Flip-Flop và Câu 1, 2, 3
IC tích hợp MSI.
[CĐR G1.3]: Có khả năng trình bày cấu trúc của các bộ nhớ Câu 4B, 4C
ROM, RAM và các mạch chuyển đổi tương tự - số.
[CĐR G3.1]: Có khả năng vận dụng các định lý đại số Boole, định Câu 1, 2, 3
lý De-morgan, phương pháp bảng Karnaugh trong đơn giản mạch
logic.
[CĐR G3.2]: Có khả năng sử dụng phương pháp thiết kế mạch logic Câu 2, 3
tổ hợp, logic tuần tự đồng bộ và không đồng bộ.
[CĐR G4.1]: Có khả năng tính toán và thiết kế các mạch logic tổ Câu 1, 2, 3, 4A
hợp, logic tuần tự, dao động tạo sóng vuông và đơn ổn.

Ngày 19 tháng 12 năm 2019

Thông qua Trưởng ngành
(ký và ghi rõ họ tên)

Số hiệu: BM1/QT-PĐBCL-RĐTV Trang: 2