25/03/2022

Chương 5:
BỘ NHỚ

ThS. GVC Tô Oai Hùng 1

5.1 SỰ PHÂN CẤP BỘ NHỚ

ThS. GVC Tô Oai Hùng 2

1
 25/03/2022

Sự Phân Cấp Bộ Nhớ

 Các yêu cầu trong thiết kế bộ nhớ máy tính
có thể được tóm tắt trong ba câu hỏi:

Dung lượng bao nhiêu?

Nhanh thế nào?

Giá bao nhiêu?
 Trong trường hợp lý tưởng, đó là sự cân
bằng giữa ba nét đặc trưng ở trên.
 Nhiều công nghệ được sử dụng để chế tạo
bộ nhớ và chúng có các mối quan hệ sau:
 Thời gian truy xuất nhanh hơn, giá thành
của mỗi bit nhớ lớn hơn.
 Dung lượng lớn hơn, giá thành mỗi bit
nhớ nhỏ hơn.
ThS. GVC Tô Oai Hùng 3

Sự Phân Cấp Bộ Nhớ


Dung lượng lớn hơn, thời gian truy xuất
chậm hơn.
 Giải pháp để giải quyết vấn đề về bộ nhớ thì
không dựa vào một kiểu bộ nhớ hay công
nghệ nào, mà áp dụng sự phân cấp bộ nhớ
(memory hierarchy).
 Sự phân cấp tiêu biểu được minh hoạ trong
Hình 5.1. Xét từ trên xuống:
 Giảm giá thành mỗi bit nhớ.
 Tăng dung lượng.
 Tăng thời gian truy xuất.
 Giảm tần suất truy xuất bộ nhớ.

ThS. GVC Tô Oai Hùng 4

2
 25/03/2022

Sự Phân Cấp Bộ Nhớ

ThS. GVC Tô Oai Hùng

Hình 5.1: Sự phân cấp bộ nhớ. 5

5.2 BỘ NHỚ TRONG

ThS. GVC Tô Oai Hùng 6

3
 25/03/2022

5.2.1 Giới Thiệu

 Bộ nhớ trong (internal memory) gồm các
thanh ghi, cache và bộ nhớ chính (ROM,
RAM).
 Bộ nhớ ngoài (external memory) gồm đĩa
quang, đĩa từ, băng từ, thẻ nhớ.
 Một đặc tính tiêu biểu của bộ nhớ là dung
lượng của nó.
 Đối với bộ nhớ trong, dung lượng thường
được biểu thị bằng các byte (1 byte = 8 bit)
hoặc các từ. Một từ dài 8, 16 hay 32 bit.
 Đối với bộ nhớ ngoài, dung lượng thường
được biểu thị bằng các byte.
 Thời gian để truy xuất một từ của bộ nhớ
gọi là thời gian chu kỳ bộ nhớ (memory
cycle time).
ThS. GVC Tô Oai Hùng 7

5.2.2 Bộ Nhớ Chính

 Thành phần cơ bản của bộ nhớ bán dẫn
(semiconductor memory) được sử dụng làm
bộ nhớ chính (main memory) là các ô nhớ
(memory cell).
 Mỗi ô nhớ có một địa chỉ riêng và là đơn vị
hoạt động của bộ nhớ.
 Thông thường, mỗi ô nhớ là 1 byte.
 Hầu hết, các ô nhớ bán dẫn có một số đặc
điểm sau:
 Có hai trạng thái (0 và 1).
 Có khả năng được ghi vào (thiết lập trạng
thái).
 Có khả năng được đọc ra (nhận biết trạng
thái).
ThS. GVC Tô Oai Hùng 8

4
 25/03/2022

Tổ Chức Bộ Nhớ
 Hình 5.2 mô tả hoạt động của một ô nhớ.

Hình 5.2: Hoạt động của ô nhớ.

 Đường tín hiệu Select cho biết là chọn hay
không chọn ô nhớ.
 Đường tín hiệu Control cho biết là ô nhớ
sẽ được đọc hay được ghi.
ThS. GVC Tô Oai Hùng 9

Tổ Chức Bộ Nhớ
 Khi ghi, đường Data in sẽ chứa giá trị để
thiết lập trạng thái của ô nhớ.
 Khi đọc, đường tín hiệu đó được dùng để
xuất trạng thái hiện tại của ô nhớ.
 Với kích thước bộ nhớ cho trước, có nhiều
cách để tổ chức vi mạch (IC/chip) nhớ.
 Hình 5.3 cho thấy hai tổ chức có thể của vi
mạch nhớ trước đây có kích thước là 4 Mbit:
512 K × 8 bit và 4096 K × 1 bit.
 Lưu ý:
 /CS hoặc /CE (chip select/chip enable).
 /OE hoặc /RD (output enable/read - cho phép
đọc).
 /WE (write enable - cho phép ghi).
ThS. GVC Tô Oai Hùng 10

5
 25/03/2022

Tổ Chức Bộ Nhớ

Hình 5.3: Hai cách tổ chức chip nhớ 4 Mbit.

ThS. GVC Tô Oai Hùng 11

Tổ Chức Bộ Nhớ
 Mỗi ô nhớ trong Hình 5.3 (a) là 1 byte và trong
Hình 5.3 (b) là 1 bit.
 Chip nhớ trong Hình 5.3 (b) được tổ chức ở
dạng ma trận.
 Mặc dù cấu trúc chân của chip nhớ trong Hình
5.3 (b) ít hơn. Nhưng nó cũng làm cho việc định
địa chỉ chậm hơn, vì có 2 chu kỳ định địa chỉ (1
cho hàng và 1 cho cột).

ThS. GVC Tô Oai Hùng 12

6
 25/03/2022

SRAM và DRAM
 Thuật ngữ bộ nhớ truy xuất ngẫu nhiên
(random-access memory - RAM) có thể bị
lạm dụng.
 Bởi vì tất cả các chip nhớ đều có thể truy
xuất ngẫu nhiên.
 Tuy nhiên, từ RAM đã được sử dụng quen
thuộc.
 RAM được chia làm hai loại: RAM tĩnh
(static RAM – SRAM) và RAM động (dynamic
RAM - DRAM).
 Đặc điểm của bộ nhớ RAM là có thể đọc/ghi
dữ liệu vào bộ nhớ dễ dàng.

ThS. GVC Tô Oai Hùng 13

SRAM
 RAM tĩnh (SRAM) được tạo bởi các mạch
tương tự như flip-flop D.
 Loại bộ nhớ này có đặc tính là nội dung của
nó được duy trì miễn chừng nào còn nguồn
điện cung cấp.
 Thời gian truy xuất tính bằng nano giây
hoặc ít hơn. Vì lý do này, SRAM thường
dùng làm bộ nhớ cache.
 Hình 5.7 là cấu trúc SRAM tiêu biểu cho một
ô nhớ.

ThS. GVC Tô Oai Hùng 14

7
 25/03/2022

SRAM

ThS. GVC Tô Oai Hùng Hình 5.7: Ô nhớ của SRAM. 15

DRAM
 RAM động (DRAM) được tạo từ một dãy các
ô, mỗi ô chứa một transistor và một tụ điện.
 Các tụ điện có thể được nạp và xả, sự có
hay không có điện tích trong tụ sẽ được
biểu thị bằng giá trị nhị phân 1 hoặc 0.
 Vì điện tích trong tụ bị rò rỉ, nên mỗi bit
trong DRAM phải được làm tươi (refresh).
 Do cần có mạch làm tươi, nên cấu trúc
DRAM phức tạp hơn SRAM.
 Dung lượng của DRAM lớn hơn SRAM.
 Hình 5.8 là một cấu trúc tiêu biểu của DRAM
cho 1 bit nhớ.

ThS. GVC Tô Oai Hùng 16

8
 25/03/2022

DRAM

Hình 5.8: Ô nhớ của DRAM.

ThS. GVC Tô Oai Hùng 17

DRAM
 Đường địa chỉ (Address line) được kích
hoạt khi giá trị bit từ ô này được đọc hoặc
ghi.
 Transistor hoạt động như một công tắc:
Đóng lại (cho phép dòng điện chạy qua) nếu
có điện áp trên đường địa chỉ và mở ra
(không có dòng điện chạy qua) nếu không
có điện áp trên đường địa chỉ.
 Với thao tác ghi, một tín hiệu điện được đặt
lên đường Bit line B, điện áp cao thể hiện
bit 1 và điện áp thấp thể hiện bit 0.
 Một tín hiệu điện áp cao được đặt lên đường
Address line (Address line = 1) làm cho
ThS. GVC Tô Oai Hùng 18

9
 25/03/2022

DRAM
transistor đóng lại, cho phép nạp điện từ
Bit line B đến tụ điện.
 Với thao tác đọc, đường Bit line B được
nạp trước với điện áp cao (hoặc V/2).
 Tín hiệu điện áp cao được đặt lên đường
Address line làm cho transistor đóng lại.
 Khi này điện tích trên tụ được phân phối lại
với đường Bit line B.
 Nếu tụ chứa giá trị 1, điện áp của đường Bit
line B không đổi (hoặc > V/2).
 Nếu tụ chứa giá trị 0, điện áp của đường Bit
line B thay đổi (hoặc < V/2).

ThS. GVC Tô Oai Hùng 19

DRAM
 Điện áp hiện tại của đường Bit line B được
đưa đến bộ khuếch đại để xác định giá trị
được đọc ở tụ là 1 hay 0.
 Sự xả điện của tụ sau đó phải được khôi
phục lại để hoàn thành thao tác.
 Có nhiều kiểu chip RAM động:
 SDRAM (synchronous DRAM – RAM động
đồng bộ).
 DDR SDRAM (double data rate SDRAM).
 RDRAM (Rambus dynamic RAM).
 Hình 5.9 cho thấy ảnh thật của một loại
DRAM kiểu DIMM (dual inline memory
module - bộ nhớ hai hàng chân).
ThS. GVC Tô Oai Hùng 20

10
 25/03/2022

DRAM

Hình 5.9: DIMM.

ThS. GVC Tô Oai Hùng 21

ROM
 ROM (Read Only Memory – Bộ nhớ chỉ đọc),
là loại bộ nhớ không thể thay đổi hay xoá có
chủ đích.
 Dữ liệu trong ROM được thêm vào trong lúc
sản xuất ra nó, bằng cách là thông qua vật
liệu cảm quang của mặt nạ để khắc lên trên
bề mặt ROM các bit của chương trình.
 ROM thì rẻ hơn RAM nhiều. Tuy nhiên, nó
không linh hoạt, bởi vì nó không thể thay
đổi sau khi sản xuất.
 Tuy nhiên, các loại ROM sau này có thể xóa
và ghi lại nhiều lần.

ThS. GVC Tô Oai Hùng 22

11
 25/03/2022

ROM
 Một số loại ROM khác:
 PROM (programmable ROM – ROM lập
trình được): Có thể được lập trình 1 lần
bằng thiết bị chuyên dụng.
 EPROM (erasable PROM – ROM có thể lập
trình và xoá): Không chỉ lập trình được mà
còn xoá được bằng thiết bị chuyên dụng.
 EEPROM (electrically EPROM – ROM có
thể lập trình và xoá bằng điện): Có thể xoá
từng byte dữ liệu bằng các xung điện
(bằng phần mềm).
 Hình 5.10 cho thấy một số loại ROM.

ThS. GVC Tô Oai Hùng 23

ROM

Hình 5.10: Một số loại bộ nhớ ROM.

ThS. GVC Tô Oai Hùng 24

12
 25/03/2022

5.2.3 Bộ Nhớ Cache

 Bộ nhớ cache (bộ nhớ truy cập nhanh/bộ
nhớ đệm) được thiết kế nhằm kết hợp bộ
nhớ có dung lượng nhỏ, tốc độ truy xuất
nhanh, đắt tiền với bộ nhớ có dung lượng
lớn, tốc độ truy xuất chậm, ít đắt tiền. Hình
5.2 (a).
 Khi bộ xử lý muốn đọc một từ của bộ nhớ
chính, nó kiểm tra từ đó có trong cache
không. Nếu có thì từ đó được chuyển đến
bộ xử lý. Nếu không, một khối của bộ nhớ
chính được đọc vào trong cache và từ cần
đọc sẽ được chuyển đến bộ xử lý.

ThS. GVC Tô Oai Hùng 25

5.2.3 Bộ Nhớ Cache

Hình 5.2: Bộ nhớ cache và bộ nhớ chính.

ThS. GVC Tô Oai Hùng 26

13
 25/03/2022

5.2.3 Bộ Nhớ Cache

 Hình 5.2 (b) mô tả việc sử dụng nhiều mức
cache. Cache L2 thì chậm hơn và lớn hơn
cache L1. Cache L3 thì chậm hơn và lớn hon
cache L2.
 Hình 5.3 mô tả cấu trúc của bộ nhớ cache và
bộ nhớ chính.
 Bộ nhớ chính có M (M = 2n / K) khối (block),
mỗi khối có độ dài cố định là K từ.
 Bộ nhớ cache có C khối. Mỗi khối chứa K từ
và một số bit điều khiển của thẻ (tag).
 Kích thước mỗi khối trong cache có thể là
32 bit.

ThS. GVC Tô Oai Hùng 27

5.2.3 Bộ Nhớ Cache

Hình 5.3: Cấu trúc

bộ nhớ cache và
bộ nhớ chính.

ThS. GVC Tô Oai Hùng 28

14
 25/03/2022

Bộ Nhớ Cache
 Hình 5.4 minh hoạ thao tác đọc bộ nhớ
cache.
 Bộ xử lý đưa ra địa chỉ đọc (read address -
RA) của từ cần đọc. Nếu từ đó có chứa
trong cache, nó sẽ được đưa đến bộ xử lý.
 Ngược lại, khối chứa từ đó được nạp vào
cache và từ đó được đưa đến bộ xử lý.

ThS. GVC Tô Oai Hùng 29

Bộ Nhớ Cache

Hình 5.4:
Thao tác
đọc cache.

ThS. GVC Tô Oai Hùng 30

15
 25/03/2022

5.3 BỘ NHỚ ẢO

ThS. GVC Tô Oai Hùng 31

Bộ Nhớ Ảo
 Những năm trước đây, bộ nhớ máy tính nhỏ
và đắt.
 Máy IBM 650 có bộ nhớ chỉ có 2000 từ.
 Một trong các trình biên dịch ngôn ngữ
ALGOL 60 đầu tiên được viết chỉ chiếm 1024
từ bộ nhớ.
 Máy PDP-1 có kích thước bộ nhớ tổng cộng
chỉ 4096 từ 18 bit dành cho hệ điều hành và
các chương trình.
 Trong những năm này, người lập trình tốn
nhiều thời gian để đưa các chương trình
vào bộ nhớ.
 Thường thì nó cần sử dụng giải thuật tốn ít
bộ nhớ nhưng chạy chậm.
ThS. GVC Tô Oai Hùng 32

16
 25/03/2022

Bộ Nhớ Ảo
 Một giải pháp truyền thống là sử dụng bộ
nhớ thứ cấp, chẳng hạn như đĩa.
 Người lập trình chia chương trình thành
nhiều phần nhỏ gọi là các overlay (thành
phần chồng lấp), mỗi phần có dung lượng
vừa với bộ nhớ.
 Kỹ thuật này mất nhiều thời gian để quản lý
các overlay.
 Vào năm 1961, một nhóm nhà nghiên cứu ở
Manchester nước Anh đề xuất phương pháp
thực thi tiến trình overlay tự động được gọi
là bộ nhớ ảo (virtual memory).

ThS. GVC Tô Oai Hùng 33

Bộ Nhớ Ảo
 Nói cách khác, bộ nhớ ảo là cơ chế cho
phép thực thi một tiến trình mà chỉ giữ trong
bộ nhớ chính một phần không gian địa chỉ
luận lý cần thiết của nó, còn phần còn lại
được giữ trên bộ nhớ phụ (đĩa).
 Địa chỉ luận lý: Địa chỉ do CPU tạo ra khi
biên dịch chương trình được gọi là địa chỉ
luận lý (logical address) hay địa chỉ ảo
(virtual address).
 Không gian địa chỉ luận lý: Tập tất cả địa chỉ
luận lý được gọi là không gian địa chỉ luận
lý (logical address space).

ThS. GVC Tô Oai Hùng 34

17
 25/03/2022

Bộ Nhớ Ảo
 Địa chỉ vật lý: Địa chỉ trong bộ nhớ chính/vật
lý/RAM được gọi địa chỉ vật lý (physical
address).
 Không gian địa chỉ vật lý: Tập tất cả địa chỉ
vật lý được gọi là không gian địa chỉ vật lý
(physical address space).
 Thiết bị dùng để chuyển đổi từ địa chỉ luận
lý sang vật lý là MMU (memory management
unit - đơn vị quản lý bộ nhớ).

ThS. GVC Tô Oai Hùng 35

Khái Niệm Phân Trang

 Xét một máy tính tiêu biểu trước đây, nó có
một vùng địa chỉ 16 bit trong các lệnh và
4096 từ bộ nhớ.
 Một chương trình trên máy tính này có thể
định địa chỉ 65536 từ nhớ. Mỗi địa chỉ tương
ứng với một từ nhớ.
 Không gian địa chỉ của máy tính này gồm
các số 0, 1, 2, …, 65535.
 Trước khi bộ nhớ ảo được biết đến, không
có sự phân biệt giữa không gian địa chỉ ảo
và không gian địa chỉ thực.
 Xét ví dụ ánh xạ không gian địa chỉ ảo lên
các vị trí nhớ là các địa chỉ thực:
ThS. GVC Tô Oai Hùng 36

18
 25/03/2022

Khái Niệm Phân Trang

"Ở một thời điểm bất kỳ, 4096 từ nhớ có
thể được truy xuất trực tiếp (từ địa chỉ 0
đến 4095). Chúng ta có thể cho máy tính
biết là từ đây về sau bất kỳ khi nào địa chỉ
4096 được truy xuất, từ nhớ tại địa chỉ 0
được sử dụng. Bất kỳ khi nào địa chỉ 4097
được truy xuất, từ nhớ tại địa chỉ 1 được
sử dụng, …“.
 Xem Hình 5.5.

ThS. GVC Tô Oai Hùng 37

Khái Niệm Phân Trang

Hình 5.5: Một ánh xạ địa chỉ ảo

từ 4096 đến 8191 lên các địa chỉ
của bộ nhớ chính từ 0 đến 4095.

ThS. GVC Tô Oai Hùng 38

19
 25/03/2022

Khái Niệm Phân Trang

 Một câu hỏi đặt ra là: "Điều gì xảy ra nếu
một chương trình rẽ nhánh đến địa chỉ giữa
8192 và 12287?".
 Trên máy tính không có bộ nhớ ảo, chương
trình đó phát sinh lỗi và thông báo được in
ra, ví dụ: "Nonexistent memory referenced"
và chương trình kết thúc.
 Trên máy tính có bộ nhớ ảo, các bước sau
sẽ xảy ra:
1. Nội dung bộ nhớ chính được lưu lên đĩa.
2. Các từ có địa chỉ từ 8192 đến 12287 được
xác định vị trí trên đĩa.
3. Các từ có địa chỉ từ 8192 đến 12287 được
nạp và bộ nhớ chính.
ThS. GVC Tô Oai Hùng 39

Khái Niệm Phân Trang

4. Sự ánh xạ địa chỉ được thay đổi để ánh
xạ các địa chỉ từ 8192 đến 12287 lên bộ
nhớ từ vị trí 0 đến 4095.
5. Sự thực thi sẽ tiếp tục như không có điều
gì bất thường xảy ra.
 Kỹ thuật này được gọi là phân trang
(paging) và các đoạn chương trình đọc từ
đĩa được gọi là các trang (page).

ThS. GVC Tô Oai Hùng 40

20
 25/03/2022

Thực Hiện Phân Trang

 Không gian địa chỉ ảo được phân thành các
khối có kích thước cố định bằng nhau được
gọi là các trang (page).
 Không gian địa chỉ vật lý được phân thành
các khối có kích thước cố định bằng nhau
được gọi là các khung (frame) hay khung
trang (page frame).
 Kích thước của trang bằng với khung trang
và luôn là luỹ thừa của 2 (2k), để tất cả địa
chỉ được xác định bằng k bit.
 Thông thường, kích thước của khung trang
từ 512 byte đến 64 KB.

ThS. GVC Tô Oai Hùng 41

Thực Hiện Phân Trang

 Hình 5.6 (a) minh họa cách để chia 64 KB
đầu tiên của không gian địa chỉ ảo thành các
trang 4 KB.
 Hình 5.6 (b) cho thấy bộ nhớ vật lý bao gồm
8 khung trang 4 KB.

ThS. GVC Tô Oai Hùng 42

21
 25/03/2022

Thực Hiện Phân Trang

Hình 5.6: (a) 64 KB đầu
tiên của không gian địa
chỉ ảo được chia thành 16
trang, mỗi trang 4 K.
(b) Bộ nhớ chính 32 KB
được chia thành 8 khung
trang, mỗi khung 4 KB.

ThS. GVC Tô Oai Hùng 43

Thực Hiện Phân Trang

 Bây giờ chúng ta hãy xét cách nạp một tiến
trình vào bộ nhớ vật lý (xem Hình 5.7).

Hình 5.7: Nạp

trang vào khung
trang trống.

ThS. GVC Tô Oai Hùng 44

22
 25/03/2022

Thực Hiện Phân Trang

 Tiến trình A (Process A) được lưu trên đĩa
gồm bốn trang. Khi nạp tiến trình này vào bộ
nhớ vật lý, hệ điều hành tìm bốn khung
trang trống và nạp bốn trang của tiến trình A
vào bốn khung trang này.
 Một bảng trang (page table) được hệ điều
hành tạo ra để ánh xạ số hiệu trang thành số
hiệu khung trang tương ứng.
 Lưu ý:
 Địa chỉ luận lý: Số hiệu trang + địa chỉ
tương đối/độ dời (offset) bên trong trang.
 Địa chỉ vật lý: Số hiệu khung trang + địa
chỉ tương đối/độ dời bên trong trang
(khung trang).
ThS. GVC Tô Oai Hùng 45

Thực Hiện Phân Trang

 Xét ví dụ chuyển địa chỉ luận lý thành vật lý
(Hình 5.8).

Hình 5.8: Địa

chỉ luận lý và
địa chỉ vật lý.

ThS. GVC Tô Oai Hùng 46

23
 25/03/2022

Thực Hiện Phân Trang

 Ví dụ kế tiếp, xét một địa chỉ ảo 32 bit được
ánh xạ thành địa chỉ vật lý (Hình 5.9).

Hình 5.9: Chuyển

địa chỉ ảo 32 bit
thành địa chỉ vật lý.

ThS. GVC Tô Oai Hùng 47

Thực Hiện Phân Trang

 Khi một tham chiếu được thực hiện cho một
địa chỉ trên trang không có trong bộ nhớ
chính, điều đó được gọi là lỗi trang (page
fault).
 Để có cái nhìn tổng quát hơn về cơ chế
chuyển đổi địa chỉ ảo thành địa chỉ vật lý,
chúng ta vẽ lại Hình 5.9 thành Hình 5.10.

ThS. GVC Tô Oai Hùng 48

24
 25/03/2022

Thực Hiện Phân Trang

Hình 4.10: Chuyển đổi địa chỉ ảo

ThS. GVC Tô Oai Hùng thành địa chỉ vật lý dạng tổng quát. 49

Thực Hiện Phân Trang

 Hình 5.11 cho thấy một khả năng ánh xạ
giữa các trang ảo và các khung trang vật lý.

Hình 5.11: Một trường

hợp ánh xạ 16 trang ảo
đầu tiên vào bộ nhớ
chính có 8 khung trang.

ThS. GVC Tô Oai Hùng 50

25
 25/03/2022

Câu Hỏi và Bài Tập Chương 5

1. Mối quan hệ chung giữa thời gian truy xuất,
chi phí bộ nhớ và dung lượng là gì?
2. Việc sử dụng nhiều mức bộ nhớ là gì?
3. Các tính chất chính của bộ nhớ bán dẫn là
gì?
4. Giải thích thế nào bộ nhớ truy xuất ngẫu
nhiên?
5. Sự khác nhau giữa DRAM và SRAM về mặt
ứng dụng của nó là gì?
6. Sự khác nhau giữa DRAM và SRAM về các
tính chất đặc trưng như tốc độ, kích thước
và giá thành là gì?
7. DDR RAM là gì?
ThS. GVC Tô Oai Hùng

Câu Hỏi và Bài Tập Chương 5

8. Một số ứng dụng của ROM là gì?
9. Sự khác nhau giữa EPROM, EEPROM và bộ
nhớ flash là gì?
10. Dữ liệu được ghi lên đĩa từ như thế nào?
11. Dữ liệu được đọc từ đĩa từ như thế nào?
12. Định nghĩa các thuật ngữ track, cylinder và
sector.
13. Xét một RAM động mà nó phải được làm
tươi 64 lần mỗi mili giây. Mỗi thao tác làm
tươi cần 150 ns, mỗi chu kỳ bộ nhớ là 250
ns. Tính phần trăm thời gian tiêu tốn để làm
tươi trong mỗi chu kỳ hoạt động của bộ
nhớ.
ThS. GVC Tô Oai Hùng

26
 25/03/2022

Câu Hỏi và Bài Tập Chương 5

15. Bộ nhớ của một máy tính cụ thể được xây
dựng từ 64K × 1 DRAM. Theo tài liệu của
nhà sản xuất, dãy ô nhớ của DRAM được tổ
chức thành 256 hàng. Mỗi hàng phải được
làm tươi ít nhất một lần trong mỗi 4 ms. Giả
sử chúng ta làm tươi bộ nhớ tuân theo yêu
cầu này.
a) Xác định khoảng thời gian làm tươi lớn
nhất giữa 2 hàng liên tiếp nhau.
b) Cần bộ đếm địa chỉ làm tươi bao nhiêu
bit?
16. Một máy tính có không gian địa chỉ ảo có
thể định địa chỉ 32 bit. Mỗi địa chỉ là 1 byte.
Kích thước trang là 8 KB. Bao nhiêu trang
của không gian địa chỉ ảo có thể tồn tại?
ThS. GVC Tô Oai Hùng

Câu Hỏi và Bài Tập Chương 5

17. Có cần phải có kích thước trang là luỹ thừa
của 2 không? Có thể nói là một trang có
kích thước 4000 byte được thực hiện trong
lý thuyết không? Nếu vậy, nó có thực tế
không?
18. Một bộ nhớ ảo có kích thước trang là 1024
từ, 8 trang ảo và 4 khung trang vật lý. Bảng
trang được cho như sau (xem trang kế
tiếp).
a) Có bao nhiêu bit trong một địa chỉ ảo?
b) Có bao nhiêu bit trong một địa chỉ vật lý?
c) Hãy cho biết địa chỉ vật lý (dạng nhị
phân) ứng với các địa chỉ ảo (dạng thập
phân) sau: 0, 1023, 1024, 1025, 3728,
4096, 7800?
ThS. GVC Tô Oai Hùng

27
 25/03/2022

Câu Hỏi và Bài Tập Chương 5

Virtual page Page frame
0 1
1 0
2 3
3 Not in main memory
4 Not in main memory
5 2
6 Not in main memory
7 Not in main memory

ThS. GVC Tô Oai Hùng

28