Příloha: Výstupní zpráva (Ukázka)

Jméno: Artemii Pikulin

Login: xpikul03

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu

Poznámky:
• Pro přehlednost CLK a RST signály ve schématech uvádíme, ale nemusíme zapojovat.
• Několik jednobitových D-KO můžete pro přehlednost spojit do jednoho vícebitového registru, pokud tedy
sdílí všechny kontrolní signály jako CLK, RST, nebo CE.
• Jednotlivé vodiče můžete spojovat do vícebitových sběrnic.

Popis funkce

Stručný slovní popis struktury a funkce obvodu (max. polovina strany A4).

Po dostani first bitu se zapne CNT(counter). CNT se nuluje v polovici first bitu
potom se zacnou vypisovat bity. Po 16 CLK se vypise novy bit a CNT se znovu
vynuluje. CNT2 pocita mnozstvi bitu a resetuje se v pripade kdy jsou vsechny bity
precteny. Na vystupe se vypisou bity z registru.
 Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:
− Stavy automatu: S1,
WAIT_START_BIT,
S2, S3 WAIT_FIRST_BIT, RECEIVE_DATA, WAIT_STOP_BIT, DATA_VALID
− Vstupní signály: X,CLK,
Y, ZRST, DIN, CNT,CNT2
− Mealyho výstupy: A, B, C
− Moorovy výstupy: P,CNT_EN,
Q, S RX_EN, DOUT_VLD

XYZ/ABC S2/PQS

S1/PQS

XYZ/ABC
S3/PQS

Poznámky:
• Použijte vhodné názvy pro stavy, vstupní a výstupní signály tak, aby byl snáze pochopitelný jejich význam.
• Za vstupně/výstupní signály XYZ, ABC a PQS dosaďte do grafu přímo hodnoty 0, 1 nebo X (don't care).
• Signály CLK a RST neuvádíme mezi vstupy automatu ani je nekreslíme do schémat.
• Automat může vhodně kombinovat jak Mealyho, tak Moorovi výstupy.
• Pokud je vstupním signálem vektor bitů, můžete s ním na hranách pracovat jako s vektorem.
• Připomeňte si konvence pro kreslení grafu automatu probírány na přednáškách.
• Nezapomeňte na označení počátečního stavu automatu.

Popis funkce

Stručný slovní popis funkce automatu (max. polovina strany A4).

Ve stavu WAIT_START_BIT automat ceka na prıchod start bitu, jakmile spadne signal datove linky, prechazı
do stavu WAIT_FIRST_BIT, kde setrva pro potrebny pocet hodinovych cyklu do okamziku, kdy lze cıst
prvnı datovy bit. Potom prejde do stavu RECEIVE_DATA, kde receiver kontinualne cte data a uklada je do
vystupnıho registru, a automat vyckava prijetı poslednıho datoveho bitu. Po jeho prijetı prechazı
do stavu WAIT_STOP_BIT, kde pocka potrebny pocet hodinovych cyklu na prıjem stop bitu, a prejde do
stavu DATA_VALID, kdy je nastaven signal platnosti vystupu a z nehoz pri nejblizsım hodinovem signalu
prechazı zpet do uvodıho stavu
Snímek obrazovky ze simulací
Zde prosím vložte obrázek (snímek obrazovky) z nástroje GTKWave, který demonstruje funkčnost vašeho
obvodu na úrovni simulací. Zachyťte prosím přenos alespoň jednoho datového slova v okně Wave. Pro
přehlednost můžete obrázek orientovat např. na šířku stránky A4.