BỘ GIAO THÔNG VẬN TẢI

HỌC VIỆN HÀNG KHÔNG VIỆT NAM

KHOA KỸ THUẬT HÀNG KHÔNG
---o0o---

TÌM HIỀU VÀ BÁO CÁO

ĐỀ TÀI BÁO CÁO

CHƯƠNG III: CẤU TẠO MẠCH ĐIỆN CỔNG LOGIC

Giáo viên hướng dẫn: Nguyễn

: Minh Tùng

Học phần : Kỹ thuật

: số và các thiết bị hiển thị điện tử
Mã học phần : 010800065001
:
Sinh viên thực hiện : Nguyễn
: Thị Ngọc Ánh: 2155200008
:

Tp. Hồ Chí Minh, tháng 7 năm 2023.

pg. 1
 MỤC LỤC
LỜI MỞ ĐẦU .............................................................................................. 3
1. Lý do chọn đề tài ................................................................................ 3
2. Tổng quan nội dung............................................................................ 3
1. Khái niệm mạch điện cổng logic ............................................................ 4
1.1. Các họ IC cổng logic ........................................................................ 4
1.1.1. Họ DDL ....................................................................................... 4
1.1.2. Họ DTL ....................................................................................... 5
1.1.3. Họ RTL ....................................................................................... 5
1.1.4. Họ TTL........................................................................................ 6
1.1.5. Họ MOS FET .............................................................................. 6
1.1.6. Họ ECL ....................................................................................... 7
1.2. Các loại vi mạch: SSI, MSI, LSI, VLSI ......................................... 7
1.2.1.Vi mạch cở nhỏ SSI (Small Scale Intergration) .......................... 7
1.2.2.Vi mạch cở vừa MSI (Medium Scale Intergration ...................... 8
1.2.3.Vi mạch cở lớn LSI (Large Scale Intergration) ........................... 8
1.2.4.Vi mạch cực lớn VLSI (Very Large Scale Intergration) ............. 8
1.2.5.Vi mạch ULSI (Ultra Large Scale Intergration) .......................... 8
2. Mạch logic tổ hợp TTL ........................................................................... 8
2.1. IC họ TTL .......................................................................................... 8
2.1.1.TTL chuẩn, 74XX ........................................................................ 9
2.1.2. TTL Schottky, 74SXX ................................................................ 9
2.1.4. TTL Schottky công suất thấp, 74LSXX ................................... 10
2.1.5. TTL Schottky cải tiến, 74ASXX .............................................. 10
2.1.6. TTL Schottky cải tiến công suất thấp, 74ALSXX.................. 10
2.1.7. TTL nhanh, 74FXX ................................................................ 10
2.2. Đặc điểm, công suất tiêu thụ, thời gian trễ… .............................. 10
3. Cấu tạo mạch điện cổng NAND TTL .................................................. 12
3.1. Sơ đồ nguyên lý ............................................................................... 12
3.2. Hoạt động của mạch NAND TTL. ................................................... 12
4. Cấu tạo mạch điện cổng logic có cực thu để hở. ................................ 14
4.1. Sơ đồ nguyên lý ............................................................................... 14
4.2. Nguyên lý hoạt động ........................................................................ 14
5. Cấu tạo mạch điện cổng logic ngõ ra 3 trạng thái: ............................ 15
5.1. Ứng dụng của ngõ ra 3 trạng thái..................................................... 16
6. Khả năng tỏa ra là gì (FAN out) .......................................................... 17
TÀI LIỆU THAM KHẢO ........................................................................ 19

pg. 2
 LỜI MỞ ĐẦU

1. Lý do chọn đề tài
Đây là một đề tài được chọn bởi vì nó là một phần quan trọng trong lĩnh
vực điện tử. Các cổng logic là những phần tử cơ bản của một mạch điện tử và
được sử dụng rộng rãi trong các thiết bị điện tử. Hiểu rõ về cấu tạo và hoạt động
của các cổng logic là cần thiết để thiết kế và chế tạo các mạch điện tử hiệu quả.
Vì vậy, việc nghiên cứu và tìm hiểu về đề tài này là rất quan trọng và có ý nghĩa
trong thực tế.
Bên cạnh đó, việc hiểu rõ về cấu tạo mạch điện cổng logic cũng giúp cho
việc phát triển các thiết bị điện tử ngày càng tiên tiến và đáp ứng được nhu cầu
của người sử dụng.

2. Tổng quan nội dung.

Báo cáo này sẽ bao gồm các nội dung sau:
Mô tả về các cổng logic và cách chúng thực hiện các phép toán logic trong
một mạch điện, giới thiệu về mạch logic tổ hợp TTL (Transistor-Transistor
Logic) và cách nó hoạt động, một ví dụ cụ thể về cách tạo ra một cổng logic
NAND TTL và cách nó hoạt động, trình bày cấu tạo mạch điện cổng logic có
cực thu để hở (open collector), trình bày cấu tạo mạch điện cổng logic ngõ ra 3
trạng thái, khả năng tỏa ra (FAN out): Giải thích khái niệm khả năng tỏa ra và
tính toán khả năng tỏa ra khi kết nối các chủng loại IC khác nhau.
Với những nội dung trên, báo cáo này hy vọng sẽ giúp bạn hiểu rõ hơn về
cấu tạo và hoạt động của các mạch điện cổng logic, từ đó có thể áp dụng vào
thực tế để thiết kế và chế tạo các mạch điện tử.

pg. 3
 NỘI DUNG

1. Khái niệm mạch điện cổng logic

1.1. Các họ IC cổng logic

1.1.1. Họ DDL

DDL (Diode Diode Logic) là họ cổng logic do các diode bán

dẫn tạo thành. Hình 1-1a,b là sở đồ cổng AND, OR 2 lối vào họ
DDL.

Hình 1-1. Mạch điện cổng AND và OR hỌ DDL.

Bảng trạng thái sau thể hiện nguyên lý Hoạt động của mạch
thông qua mức điện áp vào/ra của các cổng AND và OR họ DDL

AND OR
A B (V) F (V) A (V) B (V) F (V)
(V)
0 0 0,7 0 0 0
0 3 0,7 0 5 4,3
3 0 0,7 5 0 4,3
3 3 4,7 5 5 4,3

Bảng 1-2. Bảng trạng thái của cổng AND và OR họ DDL

pg. 4
 Ưu điểm:
− Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào. Ưu điểm
này cho phép xây dựng các ma trận diode vói nhiều ứng dụng khác nhau;
− Tần số công tác có thể đat cao bằng cách chọn các diode chuyển mạch
nhanh;
− Công suất tiêu thụ nhỏ.
Nhược điểm:
− Độ phòng vệ nhiễu thấp (VRL lón) ;
− Hệ số ghép tải nhỏ.
− Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp ở mạch ra một
diode. Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6V.
1.1.2. Họ DTL
Để thực hiện chức năng đảo, ta có thể đầu nối tiếp với các cổng DTL một
transistor công tác ở chế độ khóa. Mạch cổng như thể được gọi là họ DTL
(Diode Transistor Logic).
Ví dụ, hình 3-2a, b là các cổng NOT, NAND thuộc họ này.

H
ì
n
h

3
-
2. Hình 1 – 3. Sơ đồ mạch điện của họ cổng DTL.
1.1.3. Họ RTL
Họ RTL (Resistor Transistor Logic) là các cổng logic được tạo bởi các điện

pg. 5
trở và transistor. Hình 1-3 là sơ đồ của một mạch NOT họ RTL.
Khi điện áp vào là 0 V, điện áp trên chân base của transistor sẽ âm nên
transistor cấm như vậy lối ra trên collector của transistor sẽ ở mức cao. Do lối ra
này được nối lên nguồn +5 V thông qua diode D nên giá trị điện áp lối ra lúc này
khoảng 5,7 V, nhận mức logic cao. Khi điện áp vào là 5 V do hai điện trở vào có
giá trị lần lượt là 1 k và 10 k, nên điện áp tại chân base sẽ sẽ đủ lớn để làm
transistor thông làm cho điện áp lối ra là 0 V. Như vậy logic lối ra sẽ là đảo của
logic của tín hiệu lối vào
1.1.4. Họ TTL

Do hạn chế về tốc độ, họ DTL đã trở nên lạc hậu và bị thay thế
hoàn toàn bởi họ mạch TTL. Hạn chế tốc độ của DTL được giải
quyết bằng cách thay các diode đầu vào thành transistor đa lớp tiếp
giáp BE.

Hình 1-4. Sơ đồ mach điện một cổng NAND 2 lối vào.

1.1.5. Họ MOS FET
Bán dẫn trường (MOS FET) cũng được dùng rất phổ biến để xây dựng
mạch điện các loại cổng logic. Đặc điểm chung và nổi bật của chúng là:
- Mạch điện chỉ bao gồm các MOS FET mà không có điện trở
- Dải điện thế công tác rộng, có thể từ +3 đến +15 V
- Thời gian trễ lớn, nhưng công suất tiêu thụ rất thấp

pg. 6
 Tùy vào loại MOS FET được sử dụng, chúng được chia ra thành các tiểu
họ sau: PMOS, NMOS, CMOS,… Tuy nhiên CMOS Được xử dụng phổ biến
hơn.
1.1.6. Họ ECL
ECL (Emitter Coupled Logic) là họ cổng logic có cực E của một số bán
dẫn nối chung với nhau. Họ mạch này cũng sử dụng công nghệ TTL, nhưng cấu
trúc mạch có nhiều điểm khác hẳn với họ TTL. Ngoài việc sử dụng hồi tiếp âm
trên điện trở RE để chống bão hòa, mạch điện của họ ECL còn tận dụng được ưu
điểm của mạch khuếch đại vi sai, nên tần số công tác của nó là cao nhất trong
các họ. Ngoài trừ thời gian trễ, tất cả các tham số còn lại đều kém hơn các họ
khác.

1.2. Các loại vi mạch: SSI, MSI, LSI, VLSI

Vi mạch - (Intergrated circuits) là những linh kiện điện tử rất nhỏ bé nhưng
phức tạp mỗi vi mạch có một chức năng xác định và được chế tạo bằng một
công nghệ thích hợp. Vi mạch hiện đại thường đa năng và có thể sử dụng linh
hoạ trong nhiều thiểt bị điện tử khác nhau.Dựa trên quan điểm thiết kế vi mạch:
Người ta phân loại dựa trên mức độ tích hợp các phần tử trong vi mạch. Chia
làm:

1.2.1.Vi mạch cở nhỏ SSI (Small Scale Intergration)

pg. 7
 Chứa vài chục Transistor hoặc vài cổng logic. Ra đời từ đầu thập niên 60
(mạch khuếch đại, mạch lật...)
1.2.2.Vi mạch cở vừa MSI (Medium Scale Intergration
Chứa vài chục cổng logic hoặc hàng trăm transistor. Ra đời giữa thập niên
60 (bộ giải mã,thanh ghi, bộ đếm...)
1.2.3.Vi mạch cở lớn LSI (Large Scale Intergration)
Chứa vài trăm cổng logic hoặc hàng ngàn transítor. Ra đời đầu thập niên 70
(các vi xử lý 4 hoặc 8 bit, cửa ghép nối vào ra...)
1.2.4.Vi mạch cực lớn VLSI (Very Large Scale Intergration)
Chứa vài ngàn cổng logic hoặc hàng vạn transistor. Ra đời cuối thập niên
70 (các vi xữ lý 16 hoặc 32 bit ...)
1.2.5.Vi mạch ULSI (Ultra Large Scale Intergration)
Chứa vài trăm ngàn cổng hoặc vài triệu transistor. Ra đời đầu thập niên 90 cho đến nay
Loại vi Số lượng Số lượng Diện tích bề
mạch chức năng Transistor mặt của mỗi vi
mạch
SSI 2 ÷20 100 3mm2
MSI 20 ÷100 500 8mm2
LSI 100 ÷50.000 100.000 20 mm2
VLSI 50.000 ÷ 250.000 40 mm2
100.000
ULSI 100.000 ÷ 1.000.000 ÷ 70 mm2 ÷
400.000 4.000.000 150 mm2
Bảng 1-7 : Mức độ tích hợp trong các vi mạch

2. Mạch logic tổ hợp TTL

2.1. IC họ TTL
TTL loại tiêu chuẩn 74 lúc đầu đã được phát triển thành một số loại TTL
khác. Và chúng được sử dụng nhiều trong mạch tích hợp cỡ nhỏ (SSI) như cổng
logic và Flip-Flop, và trong các mạch tích hợp cỡ trung bình (MSI) như mạch
đếm, thanh ghi, mạch đa hợp, mạch mã hóa và giải mã và các chức năng logic
khác.

pg. 8
 2.1.1.TTL chuẩn, 74XX
TTL chuẩn 74XX là loại TTL ra đời đầu tiên, loại này ngày nay vẫn còn
được sử dụng. Nhưng trong các thiết kế mới nó không còn được ưu tiên vì nó
không đáp ứng tốt nhất về mặt giá thành.
2.1.2. TTL Schottky, 74SXX
TTL chuẩn 74XX hoạt động sử dụng trạng thái bão hòa của các
transistor trong mạch. Hoạt động với trạng thái bão hòa là nguyên nhân gây ra
thời gian trì hoãn khi transistor chuyển từ trạng thái ON đến OFF nên tốc độ
chuyển mạch của mạch logic bị giới hạn.
TTL loại 74SXX làm giảm thời gian trì hoãn
bằng cách không cho phép transistor bão hòa

sâu.
Để thực hiện người ta sử dụng diode
schottky nối giữa cực B và C của mỗi transistor như trong hình 5.18. Diode
schottky có điện áp phân cực thuận khoảng 0,25V, khi transistor dẫn bão hòa
diode sẽ dẫn dòng điện từ cực B sang cực C, khi đó sẽ làm giảm dòng phân cực
cực B transistor dẫn đến thời gian tắt của transistor sẽ nhanh hơn.
Cũng theo như trong hình 5.18 thì transistor kết hợp với diode schottky
được ký hiệu như là một transistor schottky. Ký hiệu này được sử dụng cho tất
cả các transistor trong sơ đồ mạch cổng NAND như trong hình 5.19. Cổng
NAND 74S00 có thời gian trì hoãn khoảng 3ns nhanh gấp sáu lần cổng
NAND 7400. Lưu ý các đode D1 và D2 là các diode bảo vệ khi điện áp ngõ vào

pg. 9
âm.
Mạch điện hình 5.19 cũng được sử dụng điện trở nhỏ hơn giúp để tăng tốc
độ chuyển mạch. Công suất tiêu tán trung bình của mạch TTL schottky khoảng
20mW, tăng khoảng hai lần so với loại 74XX chuẩn. Mạch điện của 74SXX sử
dụng cặp transistor ghép Darlington (Q3 và Q4) để làm giảm thời gian chuyển
mạch từ mức thấp lên mức cao khi transistor chuyển từ OFF sang ON.
2.1.4. TTL Schottky công suất thấp, 74LSXX
TTL loại 74LSXX là loại công suất thấp, tốc độ chậm. Nó cũng sử dụng
transistor schottky nhưng các điện trở có giá trị lớn hơn. Giá trị điện trở lớn làm
giảm công suất tiêu thụ nhưng thời gian chuyển mạch cũng cần nhiều hơn. Một
cổng NAND 74LS00 có thời gian trì hoãn là 9,5ns và công suất tiêu tán là 2mW.
2.1.5. TTL Schottky cải tiến, 74ASXX
Trong quá trình cải tiến thiết kế mạch tích hợp người ta tạo ra hai loại TTL
mới: 74ASXX và 74ALSXX. 74ASXX là loại cải tiến từ 74SXX về mặt công
suất tiêu thụ. 74ASXX là loại TTL nhanh nhất và công suất tiêu tán thấp hơn so
với 74SXX. 74ASXX cũng có một số cải tiến khác như dòng điện yêu cầu ở ngõ
vào (IIL, IIH) thấp hơn, do đó hệ số tải lớn hơn so với 74SXX
2.1.6. TTL Schottky cải tiến công suất thấp, 74ALSXX
Đây là loại TTL được cải tiến từ loại 74LSXX về cả hai mặt tốc độ chuyển
mạch và công suất tiêu tán. Theo bảng 5.2 thì 74ALSXX có công suất tiêu tán
nhỏ nhất trong tất cả các loại TTL.
2.1.7. TTL nhanh, 74FXX
Đây là loại TTL sử dụng công nghệ tích hợp mới làm giảm điện dung ký
sinh để giảm được thời gian trì hoãn. Một cổng NAND 74F00 có thời gian trì
hoãn trung bình là 3ns và công suất tiêu thụ khoảng 6mW
2.2. Đặc điểm, công suất tiêu thụ, thời gian trễ…
Các IC số họ TTL được sản xuất lần đầu tiên vào năm 1964 bởi hãng Texas
Instrument Corporation của Mỹ, lấy số hiệu là 74XXXX & 54XXXX. Sự khác
biệt giữa 2 họ 74XXXX và 54 XXXX chỉ ở hai điểm:

pg. 10
 74: VCC = 5 ± 0,5 V và khoảng nhiệt độ hoạt động từ 0oC – 70oC
54: VCC=5 ± 0,25 V và khoảng nhiệt độ hoạt động từ -55oC đến 125oC
Các tính chất khác hoàn toàn giống nhau nếu chúng có cùng số.
Trước số 74 thường có thêm ký hiệu để chỉ hãng sản xuất. Thí dụ SN của
hãng Texas, DM của National Semiconductor, S của Signetics
Ngoài ra trong quá trình phát triển, các thông số kỹ thuật (nhất là tích số
công suất vận tốc) luôn được cải tiến và ta có các loạt khác nhau: 74 chuẩn, 74L
(Low power), 74 H (High speed), 74S (Schottky), 74LS (Low power Schottky),
74AS (Advance Schottky), 74ALS (Advance Low power Schottky), 74F (Fast,
Fair Child).
Bảng 2.1 cho thấy một số tính chất của các loạt kể trên:
Thông số kỹ thuật 74 74L 74H 74S 74LS 74AS 74ALS 74F
Thời trễ truyền (ns) 9 33 6 3 9,5 1,7 4 3
Công suất tiêu tán (mW) 10 1 23 20 2 8 1,2 6
Tích số công suất vận tốc (pJ) 90 33 138 60 19 13,6 4,8 18
Tần số xung CK max (MHz) 35 3 50 125 45 200 70 100
Fan Out (cùng loạt) 10 20 10 20 20 40 20 33
Điện thế
VOH(min) 2,4 2,4 2,4 2,7 2,7 2,5 2,5 2,5
VOL (max) 0,4 0,4 0,4 0,5 0,5 0,5 0,4 0,5
VIH (min) 2,0 2,0 2,0 2,0 2,0 2,0 2,0 2,0
VIL (max) 0,8 0,7 0,8 0,8 0,8 0,8 0,8 0,8

- Loạt 74S: Các transistor trong mạch được mắc thêm một Diod Schottky
giữa hai cực CB với mục đích giảm thời gian chuyển trạng thái của transistor do
đó làm giảm thời trễ truyền.
- Loạt 74AS và 74ALS là cải tiến của 74S để làm giảm hơn nữa giá trị tích
số Công suất - Vận tốc.

pg. 11
 - Loạt 74F: Dùng kỹ thuật đặc biệt làm giảm diện dung ký sinh do đó cải
thiện thời trễ truyền của cổng.
VD: Sử dụng bảng 2.1, hãy tính lề nhiễu dc cho loại IC 74LSXX. So
sánh lề nhiễu của loại IC 74LSXX với lề nhiễu của TTL chuẩn 74XX.
74LSXX 74XX
VNH = VOH(min) - VIH(min) VNH = VOH(min) - VIH(min)
= 2,7V - 2V = 0,7V = 2,4V – 2V = 0,4V
VNL = VIL(max) - VOL(max) VNL = VIL(max) – VOL(max)
= 0,8V - 0,5V = 0,3V = 0,8V – 0,4V = 0,4V

3. Cấu tạo mạch điện cổng NAND TTL

3.1. Sơ đồ nguyên lý
Sơ đồ mạch điện của công NAND hai
ngõ vào như hình 10-29. Mạch điện cổng
NAND gần giống mạch điện của cổng Not
ngoại trừ transistor Q1. Trong công nghệ
TTL thì các transistor với nhiều cực phát
được dùng ở đầu vào của công logic đề
tăng số lượng ngõ vào.

3.2. Hoạt động của mạch NAND TTL.

pg. 12
 Cổng NAND hai ngõ vào có bốn trạng thái.
Trạng thái E2E1=00: hai ngõ vào đều nổi mass làm cho hai diode D11 và D12
phân cực thuận nên điện áp tại B băng VD=0.7V.
Trạng thái E1E2=01: diode D11 phân cực ngược - xem như hở mạch, diode
D12 phân cực thuận nên điện áp tại B băng VD=0.7V.
Trạng thái E1E2=10: diode D12 phân cực ngược - xem như hở mạch, diode
D11 phân cực thuận nên điện áp tại B băng VD=0.7V.
Cả ba trường hợp trên thì điện áp tại B luôn bằng 0.7V, điện áp này làm
transistor Q2 tắt, làm Q3 tắt, Q4 dẫn bảo hòa làm ngõ ra ở mức cao - tương đương
mức logic

VD: Ngõ ra của một cổng NAND 74ALS00 có thể thúc được ba ngõ vào
cổng logic 74SXX và một ngõ vào IC 7406 không?
Giải
1. a) Các họ IC cổng logic
1. Tổng các dòng điện ngõ vào IIH là:
IIH(total) = 3.(IIH 74S) + 1.(IIH 74)
IIH(total) = 3.(50 µA) + 1.(40 µA) = 190 µA
Dòng điện IOH ngõ ra của 74ALS00 tối đa là 400 µA lớn hơn tổng dòng
điện tải 190 µA. Do đó, ngõ ra mức cao hoạt động tốt.
2. Tổng các dòng điện ngõ vào IIL là:
IIL(total) = 3.(IIL 74S) + 1.(IIL 74)
IIH(total) = 3.(2 mA) + 1.(1,6 mA) = 7,6 mA

pg. 13
 Dòng điện IOL ngõ ra của 74ALS00 có thể rút dòng tối đa là 8 mA lớn hơn
tổng dòng điện tải 7,6 mA. Do đó, ngõ ra mức thấp hoạt động tốt.
4. Cấu tạo mạch điện cổng logic có cực thu để hở.
4.1. Sơ đồ nguyên lý
Sơ đồ nguyên lý của mạch
điện cổng logic có cực thu để hở
(open collector):
Trong đó, Q là một transistor
NPN, R là một điện trở kéo lên, và
Output là đầu ra của mạch.
4.2. Nguyên lý hoạt động
Khi Q bị kích hoạt bằng tín hiệu đầu vào, nó sẽ cho phép dòng điện chạy
từ nguồn Vcc qua R và đầu ra sẽ có điện áp thấp (0V). Khi Q không được kích
hoạt, không có dòng điện chạy qua R, Output được kéo lên bởi điện trở kéo lên
và sẽ có điện áp cao (Vcc).
Mạch điện cổng logic có cực thu để hở được sử dụng để kết nối với các
mạch có đầu vào thấp hơn hoặc không thể chịu được dòng điện cao. Khi đầu ra
của mạch này ở trạng thái không kích hoạt, nó sẽ không tạo ra dòng điện và điện
áp đầu ra sẽ được kéo lên bởi điện trở kéo lên. Khi được kích hoạt, nó sẽ cho
phép dòng điện chạy qua và tạo ra một điện áp thấp tại đầu ra.
a) Ưu điểm của mạch điện cổng logic có cực thu để hở:
- Cho phép kết nối với các mạch có đầu vào thấp hơn hoặc không thể chịu
được dòng điện cao.
- Cho phép nhiều đầu ra được kết nối với nhau để tạo thành một đường dây
chung (bus).
- Cho phép các mạch đầu ra khác nhau được kết nối với nhau.
b) Nhược điểm của mạch điện cổng logic có cực thu để hở:
- Điện áp đầu ra tối đa của mạch phụ thuộc vào điện trở kéo lên và điện áp
nguồn, do đó điện áp đầu ra có thể không ổn định trong các điều kiện khác

pg. 14
 nhau.
- Cần phải có một nguồn điện áp ngoài để tạo ra điện áp cao tại đầu ra.
VD: cấu trúc của 1 cổng nand 2 ngõ vào và có
ngõ ra cực thu để hở. Chẳng hạn với mạch cổng
NAND như trên ta muốn điều khiển tải là một đèn
led sáng khi ngõ ra ở mức cực thấp, vậy điện trở
kéo lên có thể được tính toán như sau:

Có thể dùng hay 330 ohm, đây cũng chính là

điẻn trở hạn dùng cho led
Còn khi muốn led sáng ở mức cao thì
Khi này dòng sẽ là

Với điện áp đặt trên led bằng VCE của Q3, led sẽ tắt

5. Cấu tạo mạch điện cổng logic ngõ ra 3 trạng thái:

Về mặt cấu trúc và cấu tạo hoàn toàn giống ngõ ra cột chạm, tuy nhiên có
thêm ngõ vào thứ 3 cho phép mạch hoạt động kí hiệu là E (Enable)
-E=1: Diode D1 tắt, mạch làm việc hoàn toàn giống cổng NAND ngõ ra cột
chamh. Lúc đó mạch tồn tại một trạng thái y=0 hoặc y =1 tuỳ thuộc vào trạng

pg. 15
thái logic của 2 ngõ vào x1, x2.
- E = 0: diode tiếp giáp BE3 mở, ghim áp trên cực nền của Q1 làm cho tiếp
giáp BC/Q1 tắt và Q2,Q3 cũng tắt/ lúc này diode D1 dẫn ghim điện thế ở cực C
của Q2:
Vc/Q2 = VB/q4 = VA/D1 = 0,7V => Q4 tắt
Nên cổng không cấp dòng ra và cũng không hút dòng vào. lúc này , ngõ ra
y chỉ nối với cổng về phương diện vật lý
nhưng lại cách ly về phương diện điện,
tương đương với trạng thái trở kháng
cao. Chính vì vậy mà người ta gọi là
trạng thái thứ ba là trạng thái tổng trở
cao.
Trong trường hợp này ngõ vào cho
phép E tích cực mức cao (mức logic 1).
Thực tế các cổng logic với ngõ ra 3
trạng thái có thể có ngõ vào điều khiển E
tích cực mức cao (mức 1) hoặc tích cực mức thấp (mức )). Chẳng hạn một cổng
NANND với ngõ ra 3 trạng thái có thể được ký hiệu như hình vẽ 3.39

5.1. Ứng dụng của ngõ ra 3 trạng thái

pg. 16
 - sử dụng ngõ ra ba trạng thái để chế tạo ra cổng đệm 2 chiều.
- Chế tạo các chíp nhớ của bộ vi xử lý.
- Xuất/nhập dữ liệu 2 chiều
VD: xuất nhập dữ liệu 2 chiều
E=1: Cổng đệm 1 và 3 mở, 2 và 4
treo lên tổng trở cao: dữ liệu đi từ
A->C, B->D. Vậy dữ liệu được xuất
ra.
E=0: Cổng đệm 2 và 4 mở, 1 và 3
treo lên tổng trở cao: dữ liệu đi từ
C->A, D->B. Vậy dự liệu được
nhập vào.
6. Khả năng tỏa ra là gì (FAN out)
Một cách tổng quát, ngã ra của một mạch logic đòi hỏi phải cấp dòng cho
một số ngã vào các mạch logic khác. Fan Out là số ngã vào lớn nhất có thể nối
với ngã ra của một IC cùng loại mà vẫn bảo đảm mạch hoạt động bình thường.
Nói cách khác Fan Out chỉ khả năng chịu tải của một cổng logic
Ta có hai loại Fan-Out ứng với 2 trạng thái logic của ngã ra:
Fan-OutH = IOH/IIH

FAN-Out =IOL/IIL
Thường hai giá trị Fan-Out này khác nhau, khi sử dụng, để an toàn, ta nên
dùng trị nhỏ nhất trong hai trị này.
Fan-Out được tính theo đơn vị Unit Load UL (tải đơn vị).

pg. 17
VD: Cho ngõ ra của một
cổng NAND 74ALS00 có
thể lái bao nhiêu ngõ vào
vào 74ALS00.
Trước tiên chúng ta xét
mức thấp và tra cứu
datasheet của IC 74ALS00
tìm được:
Low output:
Lưu ý dòng điện IIL giá
trị là ₋ 0,1mA, dấu (-) được sử dụng để chỉ chiều dòng điện đi ra tại chân IC,
trong trường hợp này chúng ta có thể bỏ qua dấu (-) này.
IOLmax = 8 mA
IILmax = -0,1 mA
Fan-Out (low) = 8mA/0,1mA=80
High output:
Đối với trường hợp ngõ ra mức cao
thì cũng phân tích tương tự, tra cứu
datasheet để tìm các giá trị IOH và IIH,
tương tự cũng bỏ qua dấu (-).
IOHmax = -400 µA
IIHmax = 20 µA
Fan-Out (high) = 400 µA/20 µA= 20
Nếu Fan-out(LOW) và Fan-out(HIGH) không giống nhau thì Fan-out được
chọn bằng giá trị nhỏ hơn trong hai giá trị đó.
Vì vậy ngõ ra của cổng NAND 74ALS00 thúc được 20 ngõ vào của các
cổng NAND 74ALS00.

pg. 18
 TÀI LIỆU THAM KHẢO

[1] THs: PHAN VĂN ĐƯỜNG, GIÁO TRÌNH ĐIỆN TỬ, HUẾ 3-2008:
https://thuvientvc.files.wordpress.com/2014/08/giao_trinh_vi_mach_dien_tu_so
_5998.pdf
[2]https://tailieu.vn/docview/tailieu/2011/20110810/vitconhaman/pages_fro
m_ky_thuat_so_ng_thuy_van_4_6773.pdf?rand=950786
[3] https://dammedientu.vn/vi-mach-ho-ttl-phan-2
[4] https://www.thuvientailieu.vn/tai-lieu/ky-thuat-so-chuong-8-dac-diem-
cua-ic-so-38823/
[5] Bài giảng kỹ thuật số: file:///C:/Users/Admin/Downloads/ky-thuat-
so__ktso-chuong3a_cac-phan-tu-logic-co-ban%20-
%20[cuuduongthancong.com].pdf
[6] Nguyễn Trung Lập, Kỹ thuật số,
file:///C:/Users/Admin/Downloads/CH%C6%AF%C6%A0NG%203_%20C%E1
%BB%94NG%20LOGIC_112343.pdf
[7] Nguyen Thi Thien Trang, Điện tử cơ bản, T6/1013,
file:///C:/Users/Admin/Downloads/dien-tu-co-ban_nguyen-thi-thien-
trang_chap_7-cong-logic%20-%20[cuuduongthancong.com].pdf
[8] Huy Tô, 2021, Chương 5 CÁC HỌ VI MẠCH SỐ:
https://www.studocu.com/vn/document/truong-dai-hoc-su-pham-ky-thuat-thanh-
pho-ho-chi-minh/sofware-enginering/chuong-5-cac-ho-vi-mach-so/18322095

pg. 19
pg. 20