Circuits Electronics

Universitat Politècnica de Catalunya
ESEIAAT
Bachelor's degree in Aerospace Vehicle Engineering
Circuits electrònics
Pau Lahoz Gaitx
QT 2018-19
Índex
Índex i
1 Introducció 1
1.1 Transformada de Fourier i harmònics . . . . . . . . . . . . . . . . . . . . . 1
1.2 Repàs dels components lineals . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 Components no lineals 5
2.1 El díode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2 El transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.3 L'amplicador operacional . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.3.1 Amplicadors operacionals ideals . . . . . . . . . . . . . . . . . . . 11
2.3.2 Funcions de transferència i diagrames de BODE . . . . . . . . . . . 18
2.3.3 No idealitats d'un amplicador operacional . . . . . . . . . . . . . . 24
3 Disseny de ltres 29
3.1 Caracterització dels ltres . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.2 Filtres d'ordre superior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.2.1 Topologies de segon ordre: Filtres passa-baixos . . . . . . . . . . . 33
3.2.2 Topologies de segon ordre: Filtres passa-alts . . . . . . . . . . . . . 35
3.2.3 Topologies de segon ordre: Filtres passa-banda . . . . . . . . . . . . 37
3.2.4 Filtre universal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.2.5 Filtre rebutjador de banda . . . . . . . . . . . . . . . . . . . . . . . 41
4 Aplicacions no lineals 43
4.1 Comparadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.1.1 Comparadors simples i amb histèresis . . . . . . . . . . . . . . . . . 43
4.1.2 Comparadors simples . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.1.3 Comparador amb histèresis. Smith's trigger . . . . . . . . . . . . 44
4.2 Recticadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
i
ÍNDEX
4.2.1 Recticadors de precisió i detectors de pic . . . . . . . . . . . . . . 47
4.2.2 Recticador de precisió mitja ona . . . . . . . . . . . . . . . . . . . 47
4.2.3 Recticadors d'ona completa . . . . . . . . . . . . . . . . . . . . . . 49
4.3 Detectors de pic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.4 Limitador actiu basat en OPAM i díode Zener . . . . . . . . . . . . . . . . 51
5 Amplicadors operacionals: oscil·ladors 53

5.1 Oscil·ladors sinusoïdals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.1.1 Condicions d'oscil·lació . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.1.2 Oscil·lador de fase amortit . . . . . . . . . . . . . . . . . . . . . . . 55
5.1.3 Oscil·lador de pont de Wien . . . . . . . . . . . . . . . . . . . . . . 56
5.2 Oscil·ladors de relaxació . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.2.1 Generador d'ones quadrades i triangulars . . . . . . . . . . . . . . . 58
5.2.2 Generador d'ones exponencials . . . . . . . . . . . . . . . . . . . . . 59
6 Conversió A-D/D-A 61
6.1 Descripció d'un sistema de control electrònic . . . . . . . . . . . . . . . . . 61
6.2 Conversió A-D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.3 Resolució del convertidor A-D . . . . . . . . . . . . . . . . . . . . . . . . . 63
6.4 Elecció de la freqüència de mostreig: Teorema de Nyquist . . . . . . . . . . 63
6.5 Efecte aliasing i ltre anti-aliasing . . . . . . . . . . . . . . . . . . . . . 64
7 Sistemes de numeració posicionals 67

7.1 Conversió . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
8 Introducció als circuits lògics 71

8.1 Portes lògiques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.2 Postulats bàsics i propietats de l'àlgebra booleana . . . . . . . . . . . . . . 73
8.2.1 Postulats bàsics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
8.2.2 Propietats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
8.3 Taules de veritat . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
8.4 Cronograma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
8.5 Síntesis de circuits lògics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
8.5.1 Síntesis de circuits lògics a partir de taules de veritat . . . . . . . . 75
8.5.2 Implementació optimitzada de funcions lògiques: Mapes de Karnaugh 77
9 Sistemes lògics combinacionals 81
ii
ESEIAAT-UPC
9.1 Multiplexors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
9.1.1 Aplicacions dels multiplexors . . . . . . . . . . . . . . . . . . . . . . 83
9.2 Codicadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
9.3 Descodicadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
9.4 Desmultiplexors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
9.5 Sumadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
9.5.1 Circuit semisumador . . . . . . . . . . . . . . . . . . . . . . . . . . 89
9.5.2 Sumador complet . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
9.5.3 Expansió dels sumadors . . . . . . . . . . . . . . . . . . . . . . . . 90
9.5.4 Sumadors i restadors . . . . . . . . . . . . . . . . . . . . . . . . . . 91
10 Sistemes lògics seqüencials 93

10.1 Bàscules, biestables o Flip-Flops . . . . . . . . . . . . . . . . . . . . . . . . 93
10.1.1 Flip-Flop J-K . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
10.1.2 Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
10.1.3 Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
10.2 Comptadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
10.2.1 Comptadors asíncrons . . . . . . . . . . . . . . . . . . . . . . . . . 98
10.2.2 Comptadors síncrons . . . . . . . . . . . . . . . . . . . . . . . . . . 99
10.2.3 Aplicacions dels comptadors . . . . . . . . . . . . . . . . . . . . . . 100
10.3 Registres de desplaçament ( Shift Registers ) . . . . . . . . . . . . . . . . . . 102
10.3.1 Registres de desplaçament: entrada en serie i sortida en serie . . . . 102
10.3.2 Registres de desplaçament: entrada en paral·lel i sortida en paral·lel 103
10.3.3 Registres de desplaçament: entrada en serie i sortida en paral·lel . . 104
10.3.4 Registres de desplaçament: entrada en paral·lel i sortida en serie . . 105
10.3.5 Aplicacions dels registres de desplaçament . . . . . . . . . . . . . . 105
11 Circuits seqüencials síncrons 107

11.1 Màquines d'estats nits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
11.1.1 Autòmats de Mealy . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
11.1.2 Autòmats de Moore . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
11.2 Anàlisis de sistemes seqüencials síncrons . . . . . . . . . . . . . . . . . . . 109
11.3 Disseny de sistemes seqüencials síncrons . . . . . . . . . . . . . . . . . . . 109
12 Introducció als microprocessadors 111

12.0.1 Elements que formen part d'un sistema microprocessador . . . . . . 112
iii
ÍNDEX
12.0.2 Aplicacions dels sistemes microprocessadors . . . . . . . . . . . . . 112
12.1 Arquitectura d'un sistema microprocessador . . . . . . . . . . . . . . . . . 113
12.1.1 Diagrama de blocs . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
12.1.2 CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
12.1.3 Memòria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
12.1.4 Accés a la memòria . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
12.1.5 Línies de control de memòries . . . . . . . . . . . . . . . . . . . . . 117
12.1.6 Ampliació de memòries . . . . . . . . . . . . . . . . . . . . . . . . . 118
12.1.7 Ports d'entrada i de sortida . . . . . . . . . . . . . . . . . . . . . . 118
12.1.8 Classicació dels sistemes microprocessadors . . . . . . . . . . . . . 119
12.2 Llenguatges de programació . . . . . . . . . . . . . . . . . . . . . . . . . . 120
12.3 Funcionament d'un microprocessador . . . . . . . . . . . . . . . . . . . . . 122
12.3.1 Format d'una instrucció . . . . . . . . . . . . . . . . . . . . . . . . 122
12.3.2 Sincronització entre CPU i perifèrics. Tècniques de sincronització . 123
12.3.3 Direct Memory Acces (DMA) . . . . . . . . . . . . . . . . . . . . . 124
13 Convertidors de potència 127

13.1 Hipòtesis de treball . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
13.2 Convertidors DC/DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
13.2.1 Topologies bàsiques . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
13.2.2 Convertidor reductor ( Buck converter ) . . . . . . . . . . . . . . . . 129
13.3 Convertidors DC/AC: Inversors . . . . . . . . . . . . . . . . . . . . . . . . 133
13.3.1 Introducció al modulat de senyals . . . . . . . . . . . . . . . . . . . 135
iv
Capítol 1
Introducció
1.1 Transformada de Fourier i harmònics
La transformada de Fourier és una transformació matemàtica que ens permet transformar
senyals del domini del temps al domini de la freqüència (fa servir la variable de Laplace
jω = s). Això és molt útils ja que ens permet identicar quines ones pures (harmònics)
formen un senyal més complex. Si fem un símil amb l'àlgebra lineal és l'equivalent a
descompondre un vector en les seves components per veure quin valor té cadascuna i així
poder estudiar-lo.
Figura 1.1: Senyal amb la seva transformada de Fourier.
En aquest esquema veiem un senyal complex que esta format per la superposició de
diferents senyals harmòniques. En aplicar-li la transformada de Fourier podem trobar
1
INTRODUCCIÓ
les freqüències de les ones pures que el composen en forma de pic que indiquen la seva
contribució al senyal resultant.
Usualment aquestes freqüències harmòniques estan relacionades per nombres enters d'una
freqüència fonamental.
Per exemple, una ona quadrada està formada per la superposició dels amònics imparells de
la freqüència fonamental de manera que l'amplitud de cada un d'ells es de A(k) = 4A0 /kπ .
Per l'estudi de la resposta d'uns circuits a una determinada entrada ens interessa trobar
la seva funció de transferència. Hi ha uns diagrames, els diagrames de Bode que ens
donen la relació entre l'entrada i la sortida (la relació entre els mòduls i els desfasaments)
en funció de la freqüència.
Figura 1.2: Diagrama de Bode d'un determinat circuit.
En aquest diagrama podem veure quina és l'atenuació de cada una de les freqüències i
veiem que aquest circuit atenua molt poc les baixes freqüències, mentre que a partir de
un 1000Hz veiem que els senyals han perdut molta amplitud. Veiem que l'escala de la
relació d'amplituds està en dBs i es calcula:

Vout
A[dB] = 20 log10
Vin
Hi ha una freqüència a la que es suposa que l'atenuació és tant gran que ja es considera
que a partir d'aquella freqüència ja són insignicants (és un límit,pot ser que en comptes
d'atenuar-se s'ampliquin). Aquesta es la freqüència de tall del ltre i es deneix com
aquella que fa que:
• En cas que s'atenuï:

Vin 1
Vout = √ → A[dB] = 20 log10 √ ≈ −3dB
2 2
2
ESEIAAT-UPC
• En cas que s'ampliqui:
√ √
Vout = Vin 2 → A[dB] = 20 log10 2 ≈ 3dB
1.2 Repàs dels components lineals
Els elements lineals són aquells que obeïxen el principi de superposició, és a dir, que la
resposta de un circuit que formin davant l'entrada d'una combinació lineal de senyals es
la combinació lineal de la resposta a cada una d'aquestes de forma independent.
Aquests són:
• Resistència: Queda denida de la següent manera en el domini temporal i en el de
la freqüència:
v(t) = i(t)R ∧ V (s) = I(s)R (1.1)
• Condensador: Es deneix en els dos dominis de forma diferent:
Z
1 I(s)
v(t) = i(t)dt ∧ V (s) = (1.2)
C Cs
• Bobina: Es deneix en de la següent manera:
di(t)
v(t) = −L ∧ V (s) = −LI(s)s (1.3)
dt
Els components no lineals no es comporten linealment donat un senyal d'entrada.
3
Capítol 2
Components no lineals
2.1 El díode
És un component que idealment només deixa passar el corrent en un sentit sigui quin el
voltatge que hi hagi entre els seus borns.
Figura 2.1: Esquema d'un díode.
Veiem aleshores en quins dos estats es pot trobar un díode i com es comporta en cadascun
d'ells:
• Polarització directe: (ànode:+/càtode:-) Es comporta casi com un interruptor tan-
cat, té una resistència de l'ordre de miliohms i en ell hi ha una caiguda d'uns 0.7V .
• Polarització inversa: (ànode:-/càtode:+) Es comporta casi com un interruptor obert,
amb una resistència molt gran i permeten el pas d'una intensitat molt baixa.
Els díodes es descriuen amb la seva corba característica, que ens permet conèixer com es
comporta en polarització directe (el augment del pendent en la regió directe es produeix
a 0.7V , es comporta de forma exponencial, comença a conduir), en polarització inversa
(les pèrdues que pateix, corrent de fuga, i el voltatge de ruptura):
5
COMPONENTS NO LINEALS
Figura 2.2: Corba característica d'un díode.
El díode es pot fer servir per passar un corrent de senyal alterna a contínua (en alterna
hi ha canvi de polaritat, en contínua no, però contínua no equival a constant). Vegem
diferents muntatges:
Figura 2.4: Recticador de mitja

ona: Lectures.

ona: Esquema.

ona (amb C): Lectures.

ona (amb C): Esquema.
6
ESEIAAT-UPC
Figura 2.8: Recticador de doble

ona o de Graetz: Lectures.

ona o de Graetz: Esquema.

ona o de Graetz(amb C): Lectures.

ona o de Graetz (amb C): Esquema.
* Per fer servir aquest recticadors hem de donar un senyal d'entrada que tingui un
voltatge major al voltatge de conducció del díode, per tant són aptes per a fer fonts
d'alimentació, però si volem tractar petits senyals haurem de fer servir recticadors d'ona
de precisió (apartat 4.2.1).
El díode Zener
El díode Zener es un díode dissenyat per mantenir un voltatge constant entre els seus
terminals (Voltatge de Zener: Vz ), conduint, quan es polaritza inversament i es supera
aquest valor. En la corba característica d'un díode d'aquest tipus veuríem que en la regió
arriba a un valor de voltatge a partir del qual es torna vertical la corba. Aquest valor de
voltatge deneix el díode.
7
Les dos característiques més important d'aquests són el voltatge de Zener i la potència de
Zener (la que poden dissipar), i s'han de tenir en compte ja que si sobrepassem el corrent
invers màxim(Iz max ) es pot cremar ja que no és capaç de dissipar prou potència.
2.2 El transistor
Es tracta d'una font de corrent que actua com una aixeta controlada per:
• Corrent (BJT)
• Tensió (JFE o MOSFET)
Agafem els BJT per estudiar-los i el primer que hem de saber és que es poden donar dues
conguracions:
• NPN
Figura 2.11: Esquema d'un transistor de tipus NPN.
• PNP
Figura 2.12: Esquema d'un transistor de tipus PNP.
8
ESEIAAT-UPC
Anem a analitzar matemàticament el comportament del transistor, per això agafarem el
BJT operant en NPN: De forma general es considera que la caiguda de tensió deguda a
la resistència interna del transistor està al voltant d'uns 0, 7V (= VBE : és el que mínim
perquè comenci a conduir).
Podem descriure l'augment de corrent d'un transistor operant en la regió activa com:
ic = ib β (2.1)
on β és el guany i està de l'ordre dels 200 o 300.
Però segons la primera llei de Kirchho la suma de tots els corrents que en un node ha
de ser zero, per tant:
ic + ib = (1 + β)ib = ie
El que passa és que degut a l'elevat valor del guany del transistor el corrent que entra
per la base és menyspreable:
ie = ic ≃ ib β
Els transistors també tenen una corba característica que ens explica el seu comporta-
ment.
Figura 2.13: Corba característica d'un transistor.
En aquest tipus de gràques distingim diferents corbes, on cada una d'elles correspon a
la relació entre el corrent que circula i la diferencia de potencial entre els seus borns que
s'estableix al donar-li un corrent (o voltatge) a la base. També hi ha diferents regions
segons el comportament que aquest presenta:
9
• Regió activa: Actua com un amplicador, pot deixar passar menys o més corrent en
funció del corrent que li donem a la base. En aquesta regió hem de tenir en compte
el guany (equació (2.1)), un paràmetre característic del transistor.
• Regió de tall: No circula corrent per la base i per tant tampoc ho fa entre el col·lector
i l'emissor. Actua com un interruptor obert (pot haver petites fugues de corrent).
• Regió de saturació: Per la base circula un corrent i s'aprecia que el corrent que
circula entre el col·lector i l'emissor ja arribat a un valor màxim, no pot circular-ne
més. Actua com un interruptor tancat (amb una petita caiguda de tensió com la
d'un díode en polarització directa.
Vegem un exemple d'un circuit amb un transistor operant en aquestes diferents regions:
Figura 2.14: Exemples de regions de treball d'un transistor.
Es pot utilitzar com a Interruptor (treballant entre la regió de saturació i la de tall
controlant-ho mitjançant el corrent que entra per la base) o com a amplicador(treballant
en la regió activa)
10
ESEIAAT-UPC
2.3 L'amplicador operacional
2.3.1 Amplicadors operacionals ideals
Estudiarem els amplicadors operacionals ideals per simplicar els càlculs, però hem de
tenir en compte que, tot i apropar-se bastant a la idealitat, els amplicadors d'avui en
dia encara difereixen una mica d'aquest comportament, així que haurem de fer una sèrie
d'hipòtesis:
Paràmetre Valor
Corrent d'entrada (Ib ) 0
Voltatge d'entrada (Ve ) 0
Impedància d'entrada (Zi ) ∞

Impedància de sortida (Zo ) 0
Guany (a) ∞
Taula 2.1: Hipòtesis pel tractament dels amplicadors operacionals ideals.
* També s'assumeix que no hi ha cap tipus de senyal de corrent contínua.
Figura 2.15: Esquema d'un OPAM idealitzat.
Quan pensem en un amplicador no hem d'entendre'l com un aparell que donat un senyal
d'entrada l'amplica ns a un gran valor (si tenim un Ve = 1V no obtindrem Vout ≃ 106 V ).
El que realment fa un amplicador és imposar una tensió de sortida fent que la d'entrada
tendeixi a zero.
El paràmetre que estableix aquesta relació és el guany (a la gura (2.15) apareig com un
generador), es deneix com:

Vout
a= (2.2)
Vin
11
* El guany se sol tractar amb la variable de Laplace (no deixa de ser una funció de
transferència).
També podem denir:
Vout = a(V+ − V− ) = aVin
Realimentació
Hem de distingir entre dos tipus de retroalimentacions segons com estigui connectat
l'amplicador:
• Retroalimentació positiva: Aplicacions no lineals
Figura 2.16: OPAM ideal en retroalimentació positiva.
• Retroalimentació negativa: Aplicacions lineals.
Figura 2.17: OPAM ideal en retroalimentació negativa.
També hi ha dues possibles conguracions:
• Conguració no inversora:
12
ESEIAAT-UPC
Figura 2.18: OPAM ideal en congiguració no inversora.
Vegem com calcular el guany de l'amplicador en aquesta conguració:
Veiem que les dues resistències actuen com un divisor de tensió, aleshores calculem:
Rg
Vin = Vout
Rg + Rf
Ara ja podem calcular el guany com:
Vout Rf
a= =1+ (2.3)
Vin Rg
En cas de que treballéssim amb impedàncies tractament que els hi donaríem seria
exactament el mateix, amb la diferencia que ens apareixeria la variable de Laplace.
• Conguració inversora:
Figura 2.19: OPAM ideal en congiguració inversora.
Aplicant la primera llei de Kirchho arribem a la següent expressió:
Vin Vout
I1 = = −I2 = −
Rg Rf
Aïllant obtenim:
Vout Rf
a= =− (2.4)
Vin Rg
Si treballéssim amb impedàncies tractaríem l'amplicador exactament igual que en
el cas de la conguració no inversora.
13
Passem ara a veure una sèrie d'exemples d'us de l'amplicador operacional:
Usos de l'amplicador operacional: Integrador:
Figura 2.20: Circuit d'un integrador.
Denim: 
Z1 = R
Z = 1
2 Cs
Ara plantegem el guany (funció de transferència):
Vout (s) 1/Cs 1

a(s) = =− =−
Vin (s) R RCs
Aïllem la resposta:
1
Vout (s) = − Vin (s)
RCs
Calculem la transformada inversa de Laplace:
Z t
−1 1
Vout (t) = [Vout (s)] = − Vi (t)dt
RC 0
Veiem que donat el senyal d'entrada l'amplicador ens dóna un de sortida que és la seva
integral canviada de signe multiplicada per una constant que és pròpia del sistema.
Usos de l'amplicador operacional: Derivador:
Figura 2.21: Circuit d'un derivador.
14
ESEIAAT-UPC
Plantegem el guany (funció de transferència) per aquesta nova disposició dels mateixos
elements de l'integrador:
Vout (s)
a(s) = = −RCs
Vin (s)
Aïllem la resposta:
Vout (s) = −RCsVin (s)
Calculem la transformada inversa de Laplace:
dVout (t)
Vout (t) = −1 [Vout (s)] = −RC
dt
Finalment podem observar com en aquest cas la sortida de l'amplicador serà la derivada
del senyal d'entrada canviada de signe multiplicada per una altre constant que també és
pròpia del circuit.
* Correcció de funcionament: Els dos circuits que hem presentat anteriorment a la re-
alitat no funcionarien degut a que a la mínima que tinguéssim un valor de contínua se
saturarien (degut al condensador). La solució rau en posar una resistència en paral·lel
amb aquest element, aixo causa que el guany varii. Vegem que passa en un dels casos (el
de l'integrador):
Figura 2.22: Circuit d'un integrador corretgit per funcionar a la realitat.
Ara queda denit:


Z1 = R
Z = R p
2 1+Rp Cs
Calculem el guany i arribem a:
Vout (s) Rp 1
a(s) = =− ·
Vin (s) R 1 + Rp Cs
Ara el circuit es comportara de forma lleugerament distinta, el quocient de resistències
amplicarà el senyal i Rp C controla la freqüència de tall. Comparem els diagrames de
Bode dels dos circuits:
15
Figura 2.23: Comparació dels diagrames de BODE.
Veient-los i comparant-los viem que a partir de la freqüència de tall es comportaran de
manera molt semblant.
Usos de l'amplicador operacional: Sumador:
Figura 2.24: Circuit d'un sumador.
Per trobar el senyal de sortida en aquest cas ens basarem en el principi de superposició,
és a dir, calcularem el voltatge de sortida considerant que només un dels d'entrada està
actiu i després els superposarem. De forma genèrica trobem que:
Rf
Vouti = − Vi
Ri
16
ESEIAAT-UPC
* Veiem que es tracta d'una conguració inversora en cada cas.
Superposant arribem a:
n
X Rf V1 V2 V3
Vouti = − Vi = −Rf + +
i
Ri R1 R2 R3
Veiem que ens permet fer la combinació lineal de diferents senyals d'entrada, no només
sumar-los.
Usos de l'amplicador operacional: Amplicador diferencial:
Figura 2.25: Circuit d'un amplicador diferencial.
En aquest cas també ens basarem en el principi de superposició per trobar el senyal de
sortida:
R4
Vout2 |V1 =0 = − V2
R3
* Veiem que es tracta d'una conguració inversora:
R2 R3 + R4
Vout1 |V2 =0 = · V1
R1 + R2 R3
* Veiem que es tracta d'una conguració no inversora.
Superposant i imposant que R2 = R4 i R1 = R3 arribem a l'expressió nal:
R2
Vout = (V1 − V2 )
R1
* Per resoldre amplicadors en els que hi ha més d'una font d'entrada haurem de plantejar
el principi de superposició per cada entrada amb la seva conguració.
* Hi ha vegades en les que per trobar el voltatge d'un pol (per tractar-lo seguint una
conguració coneguda) també l'haurem d'aplicar.
17
2.3.2 Funcions de transferència i diagrames de BODE
Quan estudiem els amplicadors operacionals ens interessa saber com respondran a una
entrada donada i per fer això podem expressar matemàticament la resposta d'un circuit
donada una entrada, treballant en el domini de la freqüència, mitjançant el que es coneix
com a funció de transferència (prendran la forma de polinomis o funcions racionals en la
majoria de casos). Un cop trobada la resposta freqüencial podem trobar la temporal fent
ús de la transformada inversa de Laplace.
* De les funcions de transferència denim com a pols les arrels del denominador i com
a zeros les del numerador.
A vegades però ens interessa conèixer com respon el circuit per les diferents freqüències del
senyal d'entrada. Per això ens interessen dos paràmetres que venen donats per la funció
de transferència, el guany i el desfasament. Com bé sabem en el domini de la freqüència
treballem en el pla complexe, de manera que el guany és el mòdul y el desfasament
l'argument (denició dels complexes en forma polar).
Generalment treballarem amb funcions de transferència que presenten la següent forma:

m m−1
Qm s = jω
bm s + bm−1 s + ... + b1 s + b0 i (s − zi )
A(s) = = K Q n on
an sn + an−1 sn−1 + ... + a1 s + a0 i (s − pi ) {z , p } ∈ C
i i
(2.5)
* En la funció de transferència anterior hem d'agrupar els termes que tenen arrels com-
plexes (factoritzar a coecients reals).
Representació de diagrames de BODE
Per poder representar diagrames de BODE a parir de la funció de transferència ens
haurem de xar en els seus zeros i els seus pols, així com buscar diferents valors de
freqüència (angular) per poder-ho representar.
A partir de l'equació (2.5) trobarem:
Qm
|Ni |
A = |G(jω)| = Qin
i |Di |
18
ESEIAAT-UPC
En decibels:
m
X n
X
A[dB] = 20 log10 |G(jω)| = 20 log10 |Ni | − 20 log10 |Di | (2.6)
i i
Pel que fa a la fase:

m
X n
X
ϕ[G(jω)] = ϕN i − ϕD i (2.7)
i i
Per calcular la fase i el mòdul hem de prendre els factors com nombres complexes.
Vegem de quines maneres es poden presentar els diferents factors del numerador i del
denominador:
• Constant: terme real pur(K ). Veiem com es comporta segons els calors que prengui:
 
|K| > 1 → A[dB] > 0

   
 

 
  K ≥ 0 → ϕ(k) = 0 
|K| = 1 → A[dB] = 0 ∧

 
 K < 0 → ϕ(k) = π 
 
|K| < 1 → A[dB] < 0
 
Figura 2.26: Diagrames de BODE del factor K.
±n
• Terme simple: imaginari pur ((jω) ). Calcularem el seu mòdul com:
A[dB] = ±20 · n · log10 ω
19
El guany en el diagrama de BODE es veurà com una recta que passa per l'origen
dB
amb un pendent de ±20 · n dec .
Pel que fa a l'angle de fase:
π
ϕ[G(jω)] = ±n · tan−1 (∞) = ±n ·
2
Figura 2.27: Diagrames de BODE del factor (jω)±n .
• Terme binomial:((1 ± τ jω)±n ). En aquest cas haurem de denir diferents trams:
* Recordem el concepte de freqüència de tall del ltre ja que ens permetrà distingir
els dos trams, un en el que no hi ha guany i un altre en el que sí; i pel que fa a la
fase distingirà el punt mig. La calcularem:
1
ωc =
τ
Ara ja podem distingir:

ω ≤ ωc → A[dB] = 0
ω > ω → A[dB]] = ±20 · n · log ω
c 10
20
ESEIAAT-UPC
Pel que fa a la fase mirarem:



 ω=0→ϕ=0

ω = ωc → ϕ = ±n · tan−1 (±1) = ±n · ± π4



ω = ∞ → ϕ = ±n · tan−1 (±∞) = ±n · ± π

2
Figura 2.28: Diagrames de BODE del factor (1 + τ jω)±n .
2 ±n
• Terme quadràtics (factors de segon ordre): (((τ jω) ± 2ζ(τ jω) + 1) ). Aquest cas
és molt semblant al del terme binomial, però a la freqüència de tall es produirà un
pic que depèn de l'amortiment(ζ ). Aquesta també diferencia dos trams, un en el
que no hi ha guany i un altre en el que sí; i pel que fa a la fase en distingirà el punt
mig. Recordem:
1
ωc =
τ
Ara distingim:

ω ≤ ωc → A[dB] = 0
ω > ω → A[dB]] = ±40 · n · log ω
c 10
Pel que fa a la fase:



 ω=0→ϕ=0

ω = ωc → ϕ = ±2n · tan−1 (±1) = ±2n · ± π4



ω = ∞ → ϕ = ±2n · tan−1 (±∞) = ±2n · ± π

2
21
±n
Figura 2.29: Diagrames de BODE del factor ((τ jω)2 + 2ζ(τ jω) + 1) .
* Vegem quin efecte té el paràmetre d'amortiment:
Figura 2.30: Efecte del paràmetre d'amortiment.
Veiem, a partir de les equacions (2.6) i (2.7) que quan tenim una funció de transferència
formada a partir del producte i el quocient de les 4 elementals que acabem de trobar només
les hem de superposar per trobar el diagrama de BODE de la funció de transferència.
* Pel mòdul simplement superposem, pel que fa a la fase superposem en els pols per
trobar punts de pas, i per saber com es comporta entre aquests mirem el diagrama del
22
ESEIAAT-UPC
mòdul i tractem per com es comporta cada tram com si fos un dels factors esmentats
tendint a l'innit i tracem asímptoticament.
Exemple: Representar el diagrama de BODE de la següent funció de transferència:
10 · (1 + jω)
H(jω) =
(jω) · 1 + jω jω

10
· 1+ 100
Separem factors:
1 1 1
H(jω) = 10 · (1 + jω) · · jω ·
jω

jω 1 + 10 1 + 100
Les representem i les superposem per trobar el diagrama de BODE de la funció de trans-
ferència:
Figura 2.31: Diagrames de BODE dels factors i de la funció de transferència.
23
2.3.3 No idealitats d'un amplicador operacional
Figura 2.32: Esquema d'un amplicador operacional real (LM741).
Fins ara hem estudiat els amplicadors operacionals ideals, però hi ha una serie de hipòte-
sis que hem de corregir per poder estudiar-los en la realitat (Ex.: correcció del condensador
en l'integrador i el derivador):
• Efectes en contínua: en realitat si que hi ha un corrent (continu) d'entrada.
Figura 2.33: Esquema d'un muntatge.
Valor de corrent mitjà (BIASS): valor mitjà de corrent de contínua d'entrada.

Es deneix:
I+ + I−
IBIASS (2.8)
2
Es pot corregir imposant que en contínua:
Zi+ = Zi−
Això es corregeix a la pràctica de la següent forma:
R1 R2
R3 =
R1 + R2
24
ESEIAAT-UPC
Oset de corrent (OFFSET): correspon a la desviació del valor de corrent

mitjà. Es deneix:
|I+ − I− |
IOF F SET (2.9)
2
En aquest cas no el podem corregir. Veient el mateix circuit d'abans (gura
2.33) el voltatge a la sortida que causa aquest corrent es calcula:
VOF F SET = −R2 IOF F SET
Oset de voltatge: diferencia de potencial (en contínua) que es genera dins

de l'amplicador degut a la seva alimentació. Es corregir-ho posem un poten-
ciòmetre (resistència variable) connectat entre els borns OFFSET NUL.
Figura 2.34: Esquema de com eleminar-lo (el fabricant indica el valor de la resitència).
• Efectes d'alterna: no idealitats causades per les propietats del corrent altern
d'entrada.
Pendent màxim (Slew-rate): És el màxim pendent que pot donar al senyal de

sortida sigui quin sigui el d'entrada. Ens limita la freqüència a la que podem
treballar, ja que si la freqüència és massa alta no podrà assumir el pendent
màxim.
La freqüència màxima a la que podrem treballar serà aquella que:

dVout
≤ slew − rate (2.10)
dt max
Guany de ample de banda o guany màxim (Bandwith gain): Ens límita el

guany que li donem al senyal d'entrada. Per un amplicador ideal vam estipular
que tenia un valor concret, però això no és cert, en realitat és una funció de la
25
freqüència.
Representem el guany gràcament:
Figura 2.35: Gràc del guany d'ample de banda d'un amplicador operacional.
Veiem que la gràca (l'escala és semilogarítmica) primer pren un valor constant
(A0 ) ns que arriba a una freqüència a partir de la qual comença a decréixer
amb un pendent de -1 de guany (que equival a 20dB/dec) ns que arriba als
0dB i trobem el punt de guany unitari d'ample de banda, freqüència a partir
de la qual el OPAM és incapaç d'amplicar més el senyal. El guany d'ample
de banda es deneix com un valor constant que en tram lineal no constant val:
G ∗ BW = 1 · f0dB = Ai fi (2.11)
Aquests gràcs els hem d'interpretar com que qualsevol guany donada una
freqüència que estigui per sota la corba és possible, mentre qualsevol que estigui
per sobre no ho és i per aquella freqüència el guany serà el denit per l'equació
(2.7).
* Per comprovar si una conguració de un amplicador és possible i veure on
quedarà limitada per la naturalesa del propi aparell els podem superposar i
comparar.
Rebuig del mode comú (Common mode rejection ratio): És un factor de

qualitat dels amplicadors diferencials.
Quan vam estudiar els amplicadors diferencials ideals vam imposar que hi
havia dos parells de resistències que entre sí eren igual,a la realitat això no és
cert, així que aquests tipus d'amplicadors s'estudia d'una manera diferent.
26
ESEIAAT-UPC
Calculem el senyal de sortida en el cas general:
R2 R3 + R4 R4
Vout = · V1 − V2
R1 + R2 R3 R3
Aplicarem el següent canvi de variable:

Vdif f = V1 − V2
V = V2 +V1
mc 2
Arribem a l'expressió:
Vout = Vdif f Adif f + Vmc Amc
Veiem que el voltatge de diferencia que és el que ens interessa serà, per lo
general, uns tres ordres de magnitud menor que el de mode comú així que el
que fa un amplicador diferencial millor es aquell capaç d'amplicar molt el
senyal diferencial i atenuar mol el mode comú (soroll). El paràmetre que ens
deneix aquesta qualitat es calcula com:
Adif f
CM RR = (2.12)
Amc
27
Capítol 3
Disseny de ltres
Un ltre és un dispositiu que deixa passar senyals a algunes freqüències o rangs de fre-
qüència, mentre no en deixa passar d'altres. Es fan servir per diferents aplicacions com:
• Senyals d'àudio
• Conversió de senyal analògic/digital (anti-aliasing)
• Fonts d'alimentació
• Comunicacions(ràdio, etc.)
* Els estudiarem des del domini freqüencial.
* Denim la freqüència normalitzada com:
s jω jf
jΩ = = =
ωc ωc fc
Sigui un ltre de primer ordre passa-baixos:
Figura 3.1: Esquema d'un ltre passa-baixos de 1r ordre.
* El amplicador actua com a seguidor de tensió (independitza el comportament del ltre
del que hi hagi després.
29
DISSENY DE FILTRES
Queda descrit per la següent funció de transferència:
1
A(s) = (3.1)
1 + RCs
Que normalitzada queda:

1
A(s) =
1+s
Si volem un pendent més vertical podríem pensar en connectar-ne uns quants, com po-
drien ser quatre per obtenir-ne un de 4t ordre, aleshores la funció de transferència ens
queda com (suposant que tots tenen les mateixes característiques):
4 4
1 1
At (s) = → At (s) =
1 + RCs 1+s
Figura 3.2: Diagrames de BODE d'uns ltres passa-baixos de 1r i 4t ordre.
Veiem que el comportament real es diferencia bastant del real, això implica que haurem
de seguir algun criteri per dissenyar correctament cada ltre per a obtenir els resultats
que volem amb el complet. Això rep el nom d'aproximació.
30
ESEIAAT-UPC
3.1 Caracterització dels ltres
Classiquem els ltres segons diferents criteris:
• Patró de freqüència:
Passa-baixos (LP)
Passa-alts (HP)
Passa-banda (BP)
Rebutjador de banda (BR)
Passa-tots
• Ordre del ltre: Es correspon amb l'ordre del denominador en la funció de transfe-
rència.
• Aproximació:
Butterworth: Fa la banda de pas el més plana possible.
Tchebysche: Permet fer transicions més ràpides (freqüències més altes), però
presenta una ondulació en la banda de pas.
Bessel: Apropa la fase lineal a la fc i fa la banda de pas plana.
Figura 3.3: Diagrames de BODE de les aproximacions d'un ltre de 4t ordre.
31
DISSENY DE FILTRES
3.2 Filtres d'ordre superior
Els ltres d'ordre superior es construeixen combinant etapes de primer i segon ordre. Per
dissenyar cada una d'aquestes etapes fem servir diferents aproximacions. Els circuits ja
dissenyats per implementar etapes de segon ordre són:
• Sallen-Key (un OPAM): Es fa servir per factor de qualitat baixos (Q ≲ 3).
• Multiple Feedback (MFB) (un OPAM): Aquesta topologia se sol fer servir si neces-
sitem grans guanys o factors de qualitat alts.
• Filtre universal (tres OPAM).
Figura 3.4: Diagrama que mostra com construir ltres de diferent ordre.
Per construir un ltre d'ordre 10 super combinaríem cinc etapes d'ordre 2:
Figura 3.5: Diagrames de BODE de les etapes d'un ltre d'ordre 10, i del ltre total.
32
ESEIAAT-UPC
3.2.1 Topologies de segon ordre: Filtres passa-baixos
L'expressió general de la funció de transferència del ltre total és:
A0 A0
A(s) = 2
= Qn (3.2)
(1 + a1 s + b1 s )...(1 + an s + b n s2 ) 2
i=1 (1 + ai s + bi s )
On:
• A0 = Guany de contínua (ho amplica tot).
• ai ∧ b i = Coecients del ltre per cada fase (donats per l'aproximació).
Denim el factor de qualitat com:
√
1 bi
Q= ′
= (3.3)
f actor d amortiment ai
• Topologia d'un ltre de segon ordre de guany unitari de Sallen-Key
Figura 3.6: Esquema d'un ltre de segon de guany unitari de Sallen-Key.
Els diferents paràmetres de la funció de transferència de l'etapa estan denits com:

 A =1
 0


ai = ωc C1 (R1 + R2 )


b = ω 2 R R C C

i c 1 2 1 2
Per calcular-los seguirem el següent procés:
1. Prenem els valors de ai i de bi de les taules (la de l'aproximació que correspon-
gui).
33
DISSENY DE FILTRES
2. Escollir C1 i després:
4b1
C2 ≥ C1
a21
p
a1 C 2 ∓ a21 C22 − 4b1 C1 C2
R1,2 =
4πfc C1 C2
• Topologia d'un ltre de segon ordre Multiple feedback
Figura 3.7: Esquema d'un ltre de segon ordfre Multiple feedback.

R2


 A0 = − R 1

R2 R3
ai = ωc C1 R2 + R3 + R1



bi = ωc2 C1 C2 R2 R3

1. Prenem els valors de ai i de bi de les taules (la de l'aproximació que correspon-
gui).
2. Escollir C1 i després:
4b1 (1 − A0 )
C2 ≥ C1
a21
p
a1 C 2 − a21 C22 − 4b1 C1 C2 (1 − A0 )
R2 =
4πfc C1 C2
R2
R1 = −
A0
b1
R3 = 2 2
4π fc C1 C2 R2
* Hem de vigilar que les resistències estiguin de l'ordre dels kΩ i buscar que els valors de
tots els elements siguin normalitzats o ajustables; per les resistències podem agafa una
34
ESEIAAT-UPC
normalitzada (menor) i connectar-li en serio un potenciòmetre (resistència variable) per
ajustar-la al valor desitjat.
3.2.2 Topologies de segon ordre: Filtres passa-alts
Per dissenyar ltres passa-alts fem servir les mateixes topologies (de primer i segon ordre)
i les mateixes taules, però haurem de fer uns petits canvis:
• Intercanviem la posició de les resistències amb les dels condensadors als circuits.
• A la funció de transferència intercanviem Z per 1/Z i s per 1/s
La funció de transferència del ltre queda:
A∞
A(s) = Qn ai bi
(3.4)
i=1 (1 + s + s2
)
Vegem com queden ara les diferents topologies:
• Topologia d'un ltre de primer ordre
Figura 3.8: Esquema d'un ltre de primer ordre.

A∞ = 1
a = 1
i ωc R1 C1
1. Prenem el valor de ai de les taules (la de l'aproximació que correspongui).
2. Escollir C i després:
1
R1 =
2πfc a1 C1
35
DISSENY DE FILTRES
• Topologia d'un ltre de segon ordre de guany unitari de Sallen-Key
Figura 3.9: Esquema d'un ltre de segon ordre de guany unitari de Sallen-Key.

A =1
 ∞



ai = ωc R21 C


1

b =
i ωc2 R1 R2 C 2
1. Prenem els valors de ai i b i de les taules (la de l'aproximació que correspongui).
2. Escollir C i després:
1
R1 =
πfc Ca1
a1
R2 =
4πfc Cb1
Figura 3.10: Esquema d'un ltre de segon ordre Multiple feedback.

A = − CC2
 ∞



ai = ω2C+C 2
c R1 CC2


1

b =
i ωc2 R1 R2 CC2
1. Prenem els valors de ai i b i de les taules (la de l'aproximació que correspongui).
36
ESEIAAT-UPC
2. Escollir C i C2 , i després:
1 − 2A∞
R1 =
2πfc Ca1
a1
R2 =
2πfc b1 C2 (1 − 2A∞ )
3.2.3 Topologies de segon ordre: Filtres passa-banda
Figura 3.11: Diagrama de BODE d'un ltre passa-banda.
Un ltre passa-banda és aquell que només d'eixa passar un rang de freqüències. La
capacitat del ltre per seleccionar un rang petit de freqüències es determina a partir del
factor de qualitat que es deneix com:
fm fm 1 1 p
Q= = = = on fm = f1 f2 (3.5)
B f2 − f1 Ω2 − Ω1 ∆Ω
Segons el valor del factor de qualitat que admetem construirem el ltre de diferents
maneres (amb diferents etapes):
• Q < 1: Disseny a partir de la superposició d'un passa-alts i un passa-baixos (de
primer ordre).
• 1 < Q < 20: Filtres de segon ordre en cascada.
• Q > 20: Filtre universal.
37
DISSENY DE FILTRES
Figura 3.12: Efecte del factor de qualitat en l'amplada del pic.
Denim la funció de transferència d'aquest tipus de ltres com:
A
A0 ∆Ωs Q
m
s
A(s) = = (3.6)
1 + ∆Ωs + s2 1 + Q1 + s2
On identiquem:
• fm = Freqüència central
• B= Ample de banda
• Am = Guany a fm
• G= Guany intern
Vegem les diferents topologies:
• Topologia d'un ltre de segon ordre de Sallen-Key
Figura 3.13: Esquema d'un ltre de segon ordre de Sallen-Key.
La funció de transferència d'aquest ltre és:
GRCωm s
A(s) =
1 + RCωm (3 − G)s + R2 C 2 ωm
2 s2
38
ESEIAAT-UPC
Comparant-la amb la de l'equació (3.6) trobem:
1
fm =
2πRC
R2
G=1+
R1
G
Am =
3−G
1
Q=
3−G
* El factor de qualitat es pot ajustar a través del guany intern, independentment
de la fm , però aquest i Am no.
* Veiem que quan el guany intern és 3 el sistema es torna inestable.
Figura 3.14: Esquema d'un ltre de segon ordre Multiple feedback.
La funció de transferència d'aquest ltre és:
− RR12+R
R3
3
Cωm s
A(s) 2R1 R3 R1 R2 R3 2 2 2
1+ R1 +R3
Cωm s + R1 +R3
C ωm s
Comparant-la amb la de l'equació (3.6) trobem:
r
1 R1 + R3
fm =
2πC R1 R2 R3
R2
−Am =
2R1
Q = πfm R2 C
1
B=
πR2 C
* El factor de qualitat, la fm i Am es pot ajustar independentment.
39
DISSENY DE FILTRES
3.2.4 Filtre universal
Un ltre universal o variable pot servir com a passa-alts, passa-baixos o passa-bandes
segons la sortida agafada a partir d'una sola entrada.
Figura 3.15: Esquema d'un ltre universal.
Per aquest tipus de ltres es deneixen les següents relacions:
1
ω0 =
RC
1 1 + RR1
Q= =
a 3
R
α=
R + R1
Les funcions de transferència que relacionen les diferents sortides amb l'entrada són:
• Corresponent a un ltre passa-alts:
s2
Apa = − 3α 1
s2 + RC s+ R2 C 2
• Corresponent a un ltre passa-banda:
s
RC
Apb = 3α
s2 + RC
s + R21C 2
• Corresponent a un ltre passa-baixos:
1
R2 C 2
Apb = − 3α
s2 + RC
s + R21C 2
40
ESEIAAT-UPC
3.2.5 Filtre rebutjador de banda
Figura 3.16: Diagrama de BODE d'un ltre rebujtador de banda.
Aquest tipus de ltres es fa servir per suprimir una freqüència o rang de freqüències
molt petit. En aquest cas, igual que en el del ltre passa-banda és important conèixer
l'amplada del pic d'atenuació en aquest cas, i això ve caracteritzat pel factor de qualitat
que es deneix igual.
En aquest cas denim la funció de transferència com:
A0 (1 + s2 ) A0 (1 + s2 )
A(s) = = (3.7)
1 + ∆Ωs + s2 1 + Q1 s + s2
* Es pot obtenir un ltre rebutjador de banda sumant les sortides HP i LP del ltre
universal:
Figura 3.17: Exemple d'un ltre rebutjador de banda.
41
Capítol 4
Aplicacions no lineals
Fins ara només hem estudiat aplicacions lineals (OPAM connectats en realimentació
negativa), però ara estudiarem les aplicacions no lineals (OPAM sense realimentació o amb
realimentació positiva). Ara ja no tindrem una funció de transferència com a quocient
de polinomis ni diagrama de BODE, però si que tindrem una corba característica(Vout =

Vout (Vin )).
Els amplicadors treballant en aquest tipus de retroalimentació o sense retroalimentació
tenen diferents aplicacions.
4.1 Comparadors
4.1.1 Comparadors simples i amb histèresis
Quan vam estudiar els amplicador vam denir-los mitjançant la següent expressió:
Vout = a(V+ − V− )
Tenint en compte que el guany (a) és molt gran quan el voltatge del terminal positiu
sigui major al del negatiu l'ampliador saturarà en el seu voltatge de saturació positiu, en
el cas oposat saturarà en el valor negatiu. Aquest és el principi de funcionament de tots
el comparadors.
43
APLICACIONS NO LINEALS
4.1.2 Comparadors simples
Els comparadors simples són els més bàsics que hi ha, comparen un senyal d'entrada (pel
pol positiu de l'amplicador) amb un de referència (el del pol negatiu), aleshores si el
d'entrada és més gran que el de referència el voltatge de sortida serà el de saturació en
positiu, en cas oposat serà el de saturació negatiu:
Figura 4.1: Esquema d'un comparador simple i dels voltatges d'entrada i sortida.

Vs > Vref → Vout = +Vsat
V < V → V = −V
s ref out sat
Es deneix la tensió llindar com el voltatge de referència (Vref ) amb el que comparem.
Aquest tipus de comparadors tenen diferents inconvenients i aquests són l'aparició d'os-
cil·lacions molt ràpides quan el voltatge d'entrada es troba molt aprop del valor llindar
(es dispara a positiu i a negatiu molt ràpid).
4.1.3 Comparador amb histèresis. Smith's trigger
Aquest tipus de comparadors es caracteritza perquè deixa una nestra o marge per rea-
litzar en canvi de polaritat del Vout = ±Vsat . Vegem com funcionen:
Figura 4.2: Esquema d'un comparador d'histèresis no inversor.
44
ESEIAAT-UPC
Ara distingirem dos casos segons la saturació de la que vinguem:
• Vout = −Vsat : Avancem des de l'esquerra.
El voltatge en l'entrada positiva serà (aplicant el principi de superposició):
R2 R1
V+ = Vs − Vsat
R1 + R2 R1 + R2
Volem veure quan es produirà el canvi de signe:
V+ − V− = 0
Com busquem el valor del voltatge de la font que causa aquest canvi de signe
canviem Vs → VIH i calculem:
R2 R1
VIH − Vsat − Vref = 0
R1 + R2 R1 + R2
Aïllant:
R1 R1
VIH = Vsat + 1 + Vref (4.1)
R2 R2
• Vout = +Vsat : Avancem des de la dreta.
El voltatge en l'entrada positiva serà (aplicant el principi de superposició):
R2 R1
V+ = Vs + Vsat
R1 + R2 R1 + R2
Seguint el mateix procés que en cas anterior per calcular el voltatge de la font per
el qual es produeix el canvi de signe, en aquest cas Vs → VIL , i arribem a:

R1 R1
VIL = 1+ Vref − Vsat (4.2)
R2 R2
Tenint en compte això podem denir l'ample de nestra (∆V ) i la tensió de commutació
(VR ) com:

∆V = VIH − VIL = 2R1 Vsat
R2 (4.3)
V = VIH +VIL = 1 + R1 V
R 2 R2 ref
45
En el cas mostrat a la gura 4.2 la gràca que obtindríem seria:
Figura 4.3: Corba del senyal d'entrada i el de sortida.
* Ens pot interessar que quan vinguem de voltatges inferiors al de commutació l'ampli-
cador estigui saturat amb una polaritat positiva i quan el passi a negativa, per aconseguir
això hem de canviar la font de corrent continu de referencia pel voltatge d'entrada (el
de la font). En aquest cas treballarem amb un comparador d'histèresis inversor. Refent
els càlculs realitzats trobarem, sequint el mateix mètode de resolució que per l'apartat
anterior, els següents valors de referència:
1
VIH = (R2 Vref + R1 Vsat ) (4.4)
R1 + R2
1
VIL = (R2 Vref − R1 Vsat ) (4.5)
R1 + R2

∆V = VIH − VIL = 2R1 Vsat
R1 +R2 (4.6)
V +V
V = IH IL = 1 + R1 V
R 2 R2 ref
* El comparador d'histèresis te un gran avantatge en front al simple, i és que quan esta
a l'entorn del voltatge de referència no salta:
Figura 4.4: Funcionament d'un comparador básic i un amb histèresis.
46
ESEIAAT-UPC
4.2 Recticadors
4.2.1 Recticadors de precisió i detectors de pic
En l'apartat 2.1 vam estudiar els recticador d'ona per fonts d'alimentació, però com ja
es va esmentar aquests no serveixen per corregir senyals de baix voltatge ja que si aquests
són inferiors als de conducció del díodes aquests no conduiran.
Una solució passa per muntar altres circuits mitjançant amplicadors.
4.2.2 Recticador de precisió mitja ona
Figura 4.5: Esquema d'un recticador de mitja ona.
Vegem doncs entrant un senyal de corrent alterna com es comporta, per aixo distingirem
dos casos:
• Vs > 0: Tenint en compte el funcionament dels díodes i les tensions i intensitats
que circulen el nostre circuit queda per aquest cas:
47
Figura 4.6: Esquema d'un recticador de mitja ona quan Vs > 0.
* El díode que es troba entre Vout1 i Vout no condueix degut a que Vout1 < Vout ,
aquest es troba en polarització inversa.
En aquest cas I1 = 0A i Vout = 0V .
• Vs < 0: Tenint en compte el funcionament dels díodes i les tensions i intensitats
que circulen el nostre circuit queda per aquest cas:
Figura 4.7: Esquema d'un recticador de mitja ona quan Vs < 0.
* El díode que es troba entre V− i Vout1 no condueix degut a que Vs < Vout1 , aquest
es troba en polarització inversa.
En aquest cas trobem:

R2
Vout = − Vs
R1
El senyal de sortida que trobarem serà:
48
ESEIAAT-UPC
Figura 4.8: Superposició dels senyals d'entrada i de sortida.
4.2.3 Recticadors d'ona completa
Figura 4.9: Esquema d'un recticador d'ona completa.
Aquest circuit combina l'ús d'un OPAM treballant de forma no lineal i un altre que sí
que ho fa (un sumador). En aquest cas s'ha de congurar el circuit seguint les relacions
de la gura anterior de manera que:
R4 = 2R5 = 2R7
Perque:
Vout = −Vs − 2Vout2
Estudiem de forma més supercial que passa amb el senyal de sortida segons el senyal
d'entrada:
• Vs > 0: Tenint en compte el funcionament dels díodes i les tensions i intensitats
que circulen en el nostre circuit queda per aquest cas:
Vout2 = −Vs → Vout = Vs

49
• Vs < 0: Tenint en compte el funcionament dels díodes i les tensions i intensitats
que circulen en el nostre circuit queda per aquest cas:
Vout2 = 0 → Vout = −Vs
El senyal de sortida que trobarem serà:
4.3 Detectors de pic
Es fan servir per trobar la corba evolvent dels pics d'un senyal d'entrada per diferents
ns, com per exemple descodicar la informació que porta una ona AM.
Veiem com funciona un detector de pic:
Figura 4.11: Esquema d'un detector de pic.
* El segon amplicador treballa com a seguidor de tensió.
Diferenciem dos situacions:
• Si Vs (t) augmenta Vout2 també ho fa de manera que el condensador es carrega a
traves del díode en polarització directe (quan el seu potencial coincideix amb el del
senyal comença a carregar-se, abans simplement es descarrega més lentament).
50
ESEIAAT-UPC
• Si Vs (t) disminueix Vout2 també ho fa de manera que el condensador es descarrega
a través de R1 .
* Si el temps de relaxació (τ = R1 C1 ) és molt més gran que el període (temps entre
màxims) el valor de Vout2 es manté amb el valor del pic anterior ns que es torna a
carregar.
Vegem la comparació de dos detector de pic amb temps de relaxació diferents: un amb
el mateix ordre de magnitud que el període i un altre amb dos ordres de magnitud més
grans que el període:
Figura 4.12: Comparació de l'evolvent segons el temps de relaxació.
4.4 Limitador actiu basat en OPAM i díode Zener
Figura 4.13: Esquema d'un limitador actiu basat en OPAM i díode Zener.
Veiem que es poden donar dues situacions:
51
• Cas que |Vout | < |Vz | aleshores funciona amb normalitat i veiem que la relació entre
el senyal d'entrada i de sortida és:
Vout = −2Vin
• Cas que |Vout | > |Vz | aleshores els Zeners es posen en polarització inversa (un del
dos) i xen:
|Vout | = |Vz |
* En la realitat veiem que això no és del tot exacte, cal tenir en compte la caiguda de
voltatge dins del díode i que la transició de no conduir a mantenir la tensió constant entre
els seus borns no és immediat.
52
Capítol 5
Amplicadors operacionals: oscil·ladors
Els amplicadors operacionals oscil·ladors són circuits dissenyats expressament per ser
inestables. Es fan servir per crear senyals uniformes usats per sistemes d'àudio, generadors
de funcions, sistemes digitals i sistemes de comunicació. Hi ha dos tipus d'oscil·ladors:
sinusoïdals i de relaxació.
* Els oscil·ladors estan pensat per treballar amb freqüències baixes degut a les limitacions
del OPAMs no ideals.
5.1 Oscil·ladors sinusoïdals
5.1.1 Condicions d'oscil·lació
Quan tenim un sistema realimentat hem de tenir en compte ja que en certes situacions es
pot tornar inestable, vegem quan pot passar això donat un llaç de realimentació genèric:
Figura 5.1: Esquema d'un llaç de realimentació negativa.
La relació entre el senyal de sortida i d'entrada serà:
Vout A
=
Vin 1 + Aβ
53
AMPLIFICADORS OPERACIONALS: OSCIL·LADORS
Si volem que el nostre sistema sigui estable el que voldrem evitar que per alguna freqüència
dins del rang de treball:
Aβ = −1 = 1∠π
Tenint en compte que s'han de complir dues condicions simultàniament denirem uns
marges per les freqüències per les quals es compleixi una d'elles. Aquests marges són:
• Marge de guany: és la diferencia entre el guany (en decibels) i el guany zero (en
decibels) per la freqüència que fa ϕ[G(jω)] = π .
• Marge de fase: és la diferencia entre entre la fase i la fase ϕ[G(jω)] = π per la
freqüència que fa que el guany en decibels sigui zero.
Figura 5.2: Esquema del marge de guany.
Tenint en compte això, el que en qualsevol sistema realimentat voldríem evitar és el que
buscarem per un oscil·lador. Les condicions d'oscil·lació són:

|Aβ| = 1
Aβ = −1 = 1∠π → (5.1)
ϕ(Aβ) = π
* Tot el que s'ha exposat ns ara és vàlid en cas que el llaç de realimentació sigui negatiu,
si es positiu la formula que relaciona el senyal d'entrada amb el de sortida és:
Vout A
=
Vin 1 − Aβ
54
ESEIAAT-UPC
Aleshores les condicions d'oscil·lació es transformen en:

|Aβ| = 1
Aβ = 1 = 1∠0 → (5.2)
ϕ(Aβ) = 0
Consisteixen en amplicadors amb circuits RC i LC que tenen freqüències d'oscil·lació
ajustables o cristalls que tenen una freqüència d'oscil·lació xada. Aquests treballen sense
un senyal extern d'entrada.
5.1.2 Oscil·lador de fase amortit
Figura 5.3: Esquema d'un orsci·lador de fase amortit.
Per dissenyar tipus de circuits haurem de buscar com satisfer les condicions d'oscil·lació.
Normalment seguirem el mateix procés:
1. Identiquem el bloc A i el bloc β. Cada bloc pot estar format per més d'un mun-
tatge.
* Generalment l'element actiu (el que te el OPAM dins) serà el que treballarà com
a bloc A.
2. Un cop ja sabem quina és la fase del bloc A calculem la del bloc β per tal de que la
fase de tot el sistema compleixi les condicions d'oscil·lació. Si aquest esta format per
més d'un muntatge igual haurem de calcular quina fase li correspon a cadascuna.
3. Ara que ja sabem la fase de β (o de cada un dels seus muntatges) i l'expressió de la
funció de transferència d'aquesta, podem igualar el valor calculat amb l'expressió
de la fase per l'expressió del bloc per trobar amb quina freqüència hem de treballar
(tractant la funció de transferència com un numero complex).
55
4. Calculem el guany del bloc β.
5. Calculem el guany del bloc A per tal de que es compleixin les condicions d'oscil·lació
i a partir d'aquest valor calculem el valor dels elements d'aquest muntatge.
5.1.3 Oscil·lador de pont de Wien
Figura 5.4: Esquema d'un orsci·lador de pont de Wien.
Per un amplicador amb realimentacions positiva i negativa (oscil·lador) plantegem (com
sempre es planteja el principi de superposició):
Figura 5.5: Esquema d'un amplicador amb realimentació positiva i negativa.
Vout z1 + z2
=
V+ z1
V+ z4
=
Vout z3 + z4
Plantegem el cas de la conguració d'aquest oscil·ladors:
Vout Rf
A= =1+
V+ Rg
56
ESEIAAT-UPC
V+ RCωj
β= =
Vout 1 − (RCω)2 + 3RCωj
Segons les condicions d'oscil·lació (per realimentació positiva trobem):
Aβ = 1
Ara seguint el mateix procediment seguit en l'apartat anterior trobarem els valors de la
freqüència d'oscil·lació i la relació entre els elements:
ϕ(A) = 0 → ϕ(β) = 0 → 1 − (RCω)2 = 0
1
ωo =
RC
1
|β| = → |A| = 3
3
* Hauríem de tenir en compte els efectes en contínua.
* Existeixen més muntatges d'oscil·ladors sinusoïdals.
57
5.2 Oscil·ladors de relaxació
Es fan servir per generar senyals triangulars, en forma de serra (sawtooth), quadrades,
polsos o senyals exponencials.
5.2.1 Generador d'ones quadrades i triangulars
Aquest tipus de circuits consten de un integrador i un comparador amb histèresis que es
connecten de diferent manera segons la forma de les ones que vulguem obtenir i la relació
que volem que hi hagi entre elles.
• Ona triangular i quadrada: El circuit que ens permet obtenir un senyal trian-
gular en el que el signe del pendent de l'ona triangular sigui oposat amb el signe
del senyal de sortida del comparador de muntar el següent circuits:
Figura 5.7: Lectures d'entrada i

Figura 5.6: Esquema del circuit.
sortida.
58
ESEIAAT-UPC
• Generador d'ones en forma de serra (sawtooth): Aquest tipus de generador

es caracteritza perque el pendent de l'ona triangular, i conseqüentment, l'amplada
de l'ona quadrada varia segons el signe del valor de saturació del comparador. A
la practica això consisteix a fer variar el valor de la resistència de l'integrador de
tal manera que ens doni un pendent diferent segons la polaritat. Per això aquest
element se substitueix per aquest muntatge:
Figura 5.8: Esquema del circuit.

Figura 5.9: Lectures d'entrada i
sortida.
* El senyal triangular l'obtindrem a la sortida de l'integrador, mentre que el quadrat
sortira del comparador d'histèresi.
5.2.2 Generador d'ones exponencials
Aquest tipus d'oscil·ladors es munta mitjançant un integrador i una comparador d'histè-
resis en conguració no inversora sobre el mateix amplicador.
Figura 5.10: Muntatge que permet variar la resistència segons la polaritat.
Aquest muntatge fa que el condensador es carregui am polaritat inversa, un cop per cada,
per període (amb polaritats inversa) entre els valors de llindar del comparador.
L'amplitud de les ones i la forma queda determinada per les característiques del con-
densador i els valors característics del senyal de sortida del comparador. El període el
calculem:
V = A 1 − e−t/RC = 2VIH → T1/2 = t

59
* A és el salt de tensions entre el voltatge del condensador i el valor de saturació de
l'amplicador a l'inici de cada mig cicle.
60
Capítol 6
Conversió A-D/D-A
6.1 Descripció d'un sistema de control electrònic
Vegem l'exemple d'un sistema de control:
Figura 6.1: Esquema de funcionament d'un sistema de control.
Identiquem que hi ha un convertidor A-D que el que fa és transformar un senyal d'entrada
en forma de voltatge a un senyal de sortida numèric codicat en binari (cada 0 o 1 és un
bit), el qual ens serveix per introduir-lo en un microprocessador per controlar el sistema
mitjançant un algoritme.
* Els actuadors poden admetre senyals d'entrada digitals o entrades analògiques, en tal
61
CONVERSIÓ A-D/D-A
cas haurem de fer servir un convertidor D-A perquè aquest pugui funcionar.
Veiem quins elements formen part d'un sistema de control:
• Sensors o transductors: Converteixen la magnitud física a mesurar en un senya

elèctric.
• Condicionadors de senyals i interfícies:
Adapten (ampliquen o redueixen) els nivells del senyal del sensor a valors
admissibles pel bloc de control.
Garanteixen la integritat del senyal des del sensor ns al bloc de control.
Proporcionen aïllament al bloc de control respecte de l'entorn.
• Bloc de control i processat:
Basat en un microprocessador (sist. digital programable).
Sobre ell es programen i executen els algoritmes de control.
A partir d les mesures obtingudes del procés a través dels sensors, es calculen
les accions de control a aplicar al procés.
• Actuadors i interfícies:
Ampliquen les accions de control generades pel bloc de control per aplicar-les
al procés/planta.
Proporcionen aïllament al bloc de control respecte de l'entorn.
6.2 Conversió A-D
Les variables analògiques prenen innits valors, són continues, mentre que les digitals
tenen prenen un nombre de valors nit, són discretes.
62
ESEIAAT-UPC
Figura 6.2: Comparació entre les dades analògiques i les digitals.
Ara veurem com hem d'escollir el nombre de valors i amb la velocitat amb la que els hem
de prendre per tal d'obtenir unes dades digitals que concordin amb la realitat.
6.3 Resolució del convertidor A-D
La resolució d'un convertidor A/D ve determinada pel nombre de bits del mateix (n):
Rang de conversió
Resolució = (6.1)
2n − 1
6.4 Elecció de la freqüència de mostreig: Teorema de
Nyquist
Aquest teorema ens diu que la freqüència de mostreig (fc ) ha de ser el doble de la màxima
que es vol reconstruir del senyal mostrejat (fc ).
63
CONVERSIÓ A-D/D-A
Figura 6.3: Senyals llegides en el domini del temps i de la freqüència.
1 2
fs = = 2fs = (6.2)
Ts Ts
* Normalment es fa servir un factor de 5 a 10, en comptes de 2.
6.5 Efecte aliasing i ltre anti-aliasing
L'efecte aliasing és l'alteració del senyal llegit degut al soroll. Això es deu a que si
tenim una superposició de senyals de diferents freqüències i amplituds quan llegim els
valors aquests es veuen afectats pel soroll, ones que tenen una freqüència major a la
màxima que es vol mostrejar. Vegem dos exemples:
Figura 6.4: Senyal de 50Hz amb un Figura 6.5: Senyal de 50Hz amb un
soroll de 500Hz . soroll de 2134Hz .
64
ESEIAAT-UPC
Per solucionar aquest problema es fa servir un ltre Anti-aliasing, un ltre passa-baixo
que atenua els senyals que tenen una freqüència major a la màxima que es vol llegir, és
a dir, el soroll.
Figura 6.6: Exemple d'un ltre anti-aliasing.
65
Capítol 7
Sistemes de numeració posicionals
Els sistemes de numeració posicionals es basen en que cada dígit té una magnitud o pes
en funció de la posició que ocupa. La magnitud de cada base ve denida per potencies
enteres de la base (pels decimals, potencies negatives).
Segons la base hi ha diferents sistemes de numeració, a continuació es presenten els més
interessants pel nostre cap d'estudi.
* Cada un dels valors o xifres es denomina bit i el seu valor depèn de la posició en la
que es troba. Un grup de quatre bits s'anomena nibble i un de vuit byte.
Sistema binomial
Les xifres que es fan servir en aquest sistema són:
{0, 1}
I la seva base és:
B=2
* En codi binari pur es deneix:
• LSB Least Signicant Bit : és el dígit més a l'esquerra d'un número escrit en codi
binari, és a dir, el que té un pes menor.
• MSB Most Signicant Bit : és el dígit que té un pes més gran dins d'un número
escrit en codi binari.
67
SISTEMES DE NUMERACIÓ POSICIONALS
Sistema octal
{0, 1, 2, 3, 4, 5, 6, 7}
I la seva base és:
B=8
Sistema decimal
{0, 1, 2, 3, 4, 5, 6, 7, 8, 9}
I la seva base és:
B = 10
Sistema hexal
{0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F }
* Respecte als dígits que són lletres: A = 10, B = 11, C = 12, D = 13, E = 14 i F = 15.
La seva base és:
B = 16
68
ESEIAAT-UPC
7.1 Conversió
Binari→Octal
Agafem grups de tres dígits començant per la dreta i transformem cada un d'aquest a les
xifres del sistema octal.
* Si a l'esquerra ens falten xifres podem afegir zeros.
* Exemple: Sigui 11001101⌞2 escriure'l en base 8: Es planteja:



 011 = 3

011 − 001 − 101⌞2 → 001 = 1



101 = 5
Resulta en:
11001101⌞2 = 315⌞8
* Aquest procés és reversible, és a dir, fent-lo a l'inrevés fem la conversió d'octal a binari.
Binari→Hexal
Agafem grups de quatre dígits començant per la dreta i transformem cada un d'aquest a
les xifres del sistema hexal.
* Si a l'esquerra ens falten xifres podem afegir zeros.
* Exemple: Sigui 11001101⌞2 escriure'l en base 16: Es planteja:

1100 = C
1100 − 1101⌞2 →
1101 = D
Resulta en:
11001101⌞2 = CD⌞16
* Aquest procés és reversible, és a dir, fent-lo a l'inrevés fem la conversió d'hexal a binari.
69
SISTEMES DE NUMERACIÓ POSICIONALS
Binari/Octal/Hexal→Decimal
Per transformar a sistema decimal és tant senzill com multiplicar cada xifra per la mag-
nitud de la posició en la que es troba i després sumar-les.
Decimal→Binari/Octal/Hexal
Per dur a terme aquest canvi hem de començar per les posiciones més a l'esquerra del
sistema nal (les xifres que tenen més pes) i mirem quina és la primera que pot donar un
valor igual o immediatament inferior al valor que volem transformar i trobem la primera
xifra. Per trobar les següents repetim aquest procés amb els sobrants.
70
Capítol 8
Introducció als circuits lògics
8.1 Portes lògiques
Les diferents portes lògiques que existeixen són:
• Inversor (NOT): La sortida pren el valor contrari a l'entrada. Es deneix:
Figura 8.1: Descripció de la porta lògica NOT.
• Suma lògica (OR): La sortida pren el valor 1 si almenys una de les entrades és
1. Es deneix:
Figura 8.2: Descripció de la porta lògica OR.
• Producte lògic (AND): La sortida pren el valor 1 si totes les entrades són 1.
Es deneix:
71
INTRODUCCIÓ ALS CIRCUITS LÒGICS
Figura 8.3: Descripció de la porta lògica AND.
• Suma lògica negada (NOR): La sortida pren el valor 0 si almenys una de les
entrades val 1. Es deneix:
Figura 8.4: Descripció de la porta lògica NOR.
• Producte lògic negat (NAND): La sortida pren el valor de 1 si almenys una
de les entrades val 0. Es deneix:
Figura 8.5: Descripció de la porta lògica NAND.
• OR exclusiva (XOR): La sortida val 1 i el numero d'uns a l'entrada és imparell.

Es deneix:
Figura 8.6: Descripció de la porta lògica XOR.
72
ESEIAAT-UPC
• NOR exclusiva (XNOR): La sortida pren el valor de 1 si el número d'uns a

l'entrada és parell. Es deneix:
Figura 8.7: Descripció de la porta lògica XNOR.
8.2 Postulats bàsics i propietats de l'àlgebra booleana
8.2.1 Postulats bàsics
Figura 8.8: Postulats bàsics de l'àlgebra booleana.
8.2.2 Propietats
Les propietats de l'àlgebra booleana són:
73
Figura 8.9: Propietats de l'àlgebra booleana.
8.3 Taules de veritat
Les taules de veritat són una representació del valor de la funció per totes les possibles
combinacions de les variables d'entrada.
* Exemple: Trobar la taula de veritat de la funció:
Y = (A + B + C)(A + B + C)(A + B + C)(A + B + C)
A B C Y
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
Taula 8.1: Taula de veritat de la funció lògica.
74
ESEIAAT-UPC
8.4 Cronograma
Un cronograma és una descripció gràca de l'evolució temporal dels diferents senyals.
* Exemple: Representar el cronograma del següent circuit:
Figura 8.10: Circuit lògic amb el seu cronograma corresponent.
8.5 Síntesis de circuits lògics
8.5.1 Síntesis de circuits lògics a partir de taules de veritat
Per poder dissenyar circuits lògics a partir de taules de veritat primer hem de conèixer
dos conceptes bàsics:
• Minterm (mi ): Producte que conte totes les variables de la funció, i que només
prenen el valor 1 per una determinada combinació.
• Maxterm (Mi ): Suma que conté totes les variables de la funció, i que nomes pren
el valor 0 per a una determinada combinació.
Vegem ara els minterms i els maxterms de tres variables:
75
Figura 8.11: Minterms i maxterms de tres variables.
Ara veurem que hi ha dues maneres de dissenyar circuits lògics:
• Suma de productes (SOP): Es construeix com la suma de tots els minterms

corresponents als uns de la funció.
Vegem un circuit dissenyat com a suma de productes donada la funció lògica:
Figura 8.12: Taula de veritat i esquema del circuit.
76
ESEIAAT-UPC
• Producte de sumes (POS): Es construeix a partir del producte de tots els max-
terms corresponents als zeros de la funció.
Vegem un circuit dissenyat com a producte de sumes donada la funció lògica:
Figura 8.13: Taula de veritat i esquema del circuit.
Veiem que aquestes formes de dissenyar aquest tipus de circuits són correctes, però poc
optimes. Hi ha dues maneres d'implementar-los de forma optimitzada: mitjançant sim-
plicacions algebraiques o bé mitjançant mapes de Karnaugh
8.5.2 Implementació optimitzada de funcions lògiques: Mapes de
Karnaugh
Per construir el mapa de Karnaugh cal obtenir primer la taula de veritat. A partir
d'aquesta durem a terme una representació de la funció en forma de matriu de cel·les de
manera que:
• Cara cel·la conté el valor de la funció per a una determinada combinació de variables
d'entrada.
• Les cel·les contigües són adjacents, només canvia una de les variables.
Vegem els mapes de Karnaugh amb dues, tres i quatre variables:
77
Figura 8.14: Taules de veritat i mapes de Karnaugh.
Regla de Karnaugh: Per obtenir la forma simplicada a partir del mapa de Karnaugh:
1. Decidir el criteri de minimització:
• Treballar amb uns per obtenir la funció com a SOP.
• Treballar amb zeros per obtenir la funció com a POS.
2. Agrupar les cel·les adjacents amb el valor escollit en grups de 1, 2, 4, 8, etc. (es
poden superposar).
* Hem d'entre el mapa de Karnaugh com una representació que circular (s'uneixen
els extrems oposats joder, que poètic ). Vegem algunes possibles agrupacions:
Figura 8.15: Exemples d'agrupacions.
78
ESEIAAT-UPC
3. Determinar el menor número d'agrupacions que incloguin totes les cel·les necessàries
(tots els zeros o tots els uns).
4. Per obtenir la funció com SOP:
• Cada grup dóna lloc a un producte format per totes les variables que no canvien
de valor.
• La funció nal s'obté sumant tots els productes.
5. Per obtenir la funció com POS:
• Cada grup dóna lloc a una suma formada per totes les variables que no canvien
de valor.
• La funció nal s'obté multiplicant totes les sumes.
Exemple: Trobar la funció simplicada de la següent funció lògica, expressada com a
producte de sumes:
Y = (A + B + C)(A + B + C)(A + B + C)(A + B + C)
Figura 8.16: Taula de veritat i mapa de Karnaugh de l'exemple.
La funció simplicada queda:
Y = (A + C)(A + C)
Exemple: Trobar la funció simplicada de la següent taula de veritat, expressada com
a producte de sumes:
79
Figura 8.17: Taula de veritat i mapa de Karnaugh de l'exemple.
La funció simplicada queda:
Y = CD + B
80
Capítol 9
Sistemes lògics combinacionals
Són circuits que es caracteritzen perquè les seves sortides depenen només de les entrades
actuals (responen de forma instantània).
Aquest tipus de circuits estan dissenyats de forma estàndard (estan normalitzats) i es
troben integrats en MSI. Les seves característiques generals són:
• Tenen una funcionalitat clara.
• En general fan servir el codi binari per donar els valors de sortida.
• Són extensius: es poden combinar diferents blocs per generar-ne un altre de més
complexe.
9.1 Multiplexors
Aquest tipus de circuits lògits funcionen com a selectors de dades que connectem una de
les possibles entrades amb la sortida.
Es deneixen com: MUX i : j → Multiplexor de i entrades i j bits cada una.
81
SISTEMES LÒGICS COMBINACIONALS
Figura 9.1: Representació d'un multiplexor de 8 entrades d'un bit cadascuna.
Sobre l'aparell es deneixen els diferents connectors:
• (D0 , [...], Di−1 ): Entrades de dades.
• (S0 , [...], Sn−1 ): Entrades de selecció (on es deneix el número d'entrades de selecció
com n = log2 (i)).
• EN ABLE : Entrada d'habilitació.
• Y: Sortida.
Per poder trobar la seva funció hem de pensar en aquest aparell com un en el que es
selecciona una entrada de dades donant amb les entrades de selecció en número al que
correspon en codi binari (el subíndex de l'entrada indica la posició del dígit en el número).
Exemple: Trobar la funció lògica del següent multiplexor:
82
ESEIAAT-UPC
Figura 9.2: Exemple d'un multiplexor de 4 entrades d'un bit cadascuna.
Tenint en compte el que s'ha exposat anteriorment sobre el funcionament d'un multiplexor
trobem:
Y = (S 0 S 1 A0 + S0 S 1 A1 + S 0 S1 A2 + S0 S1 A3 )EN
9.1.1 Aplicacions dels multiplexors
Aquest tipus de circuits es poden fer servir com a:
• Encaminadors de dades: Per seleccionar una font de dades d'entre varies disponibles.
• Implementadors de funcions lògiques: Amb un multiplexor de 2n entrades d'un bit
es pot construir una funció lògica de n+1 variables. Per fer-ho hem de:
Dividir la taula en dues parts iguals (horitzontals).
Connectar les variables menys signicatives a les entrades de selecció.
Connectar a les entrades de dades 0, 1, An−1 i An−1 segons el valor de la funció
en les dues parts simètriques.
* Una alternativa d'implementació de funcions lògiques amb multiplexors passa per
raonar-la.
Exemple: Implementar amb un multiplexor de 4 entrades la funció de transfe-
rència representada amb la següent taula de veritat:
83
Figura 9.3: Implementació d'una taula de veritat amb un multiplexor.
Veiem que la funció de transferència d'aquest circuit seria:
Y = A0 A1 1 + A0 A1 A2 + A0 A1 0 + A0 A1 A2 = A0 A1 + A0 A1 A2 + A0 A1 A2
9.2 Codicadors
Aquest tipus de circuits tenen 2n entrades i n sortides (Codicador 2n : n). Es caracterit-
zen per representar a la sortida el número de l'entrada que està activa. Poden ser amb o
sense prioritat, però el més comú és que en tinguin. La prioritat es pot donar a l'entrada
de més o a la de menys pes. Tractem un codicador amb prioritat a l'entrada de més pes.
84
ESEIAAT-UPC
Figura 9.4: Esquema d'un codicador amb 8 entrades i 3 sortides.
* Exemple: Trobar la funció lògica del codicador anterior amb prioritat per l'entrada
amb més pes:
A l'hora de plantejar la taula de veritat se simplica molt:
E7 E6 E5 E4 E3 E2 E1 E0 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 0 0 1
0 0 0 0 0 0 1 X 0 1 0
0 0 0 0 0 1 X X 0 1 1
0 0 0 0 1 X X X 1 0 0
0 0 0 1 X X X X 1 0 0
0 0 1 X X X X X 1 0 1
0 1 X X X X X X 1 1 0
1 X X X X X X X 1 1 1
Taula 9.1: Taula de veritat del codicador.
85
Al nal trobem: 
 A = E1 E 2 E 4 E 6 + E3 E 4 E 6 + E5 E 6 + E7
 0


A1 = E2 E 4 E 5 + E3 E 4 E 5 + E6 + E7



A = E + E + E + E
2 4 5 6 7
9.3 Descodicadors
Els descodicadors són circuits que tenen m entrades i 2m sortides. Aquest aparells
realitzen l'operació oposada al codicador.
Figura 9.5: Esquema d'un descodicador amb 3 entrades i 8 sortides.
Aquest es tracta d'un descodicador de binari pur a octaèdric i en aquest cas, donada
una entrada, només hi haurà una sortida seleccionada (en aquest cas la seleccionada serà
l'única que està a nivell baix). Podem trobar les operacions lògiques de les sortides:



 S0 = A0 + A1 + A2






 S1 = A0 + A1 + A2


S2 = A0 + A1 + A2






S 3

= A0 + A1 + A2



 S4 = A0 + A1 + A2


S5 = A0 + A1 + A2






S6 = A0 + A1 + A2







S
7 = A0 + A1 + A2
86
ESEIAAT-UPC
Un altre tipus de descodicadors són els descodicadors de BCD a set segments per
displays (la posició de la coma decimal es pot fer amb una de les sortides o de forma
externa). En aquest cas si hi pot haver més d'una sortida activada.
* El codi BCD ( Binary Coded Decimal ) consisteix en una representació d'un nombre
decimal de manera que cada una de les seves xifres s'expressa mitjançant quatre bits
binaris.
Figura 9.6: Esquema d'un descodicador BCT a set segments.
Plantegem la seva taula de veritat:
D C B A a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 0 1 1 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 1 1 1 1 0 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
Taula 9.2: Taula de veritat del codicador.
Un cop tenim la seva taula de veritat podem trobar les funcions lògiques de les sortides
en minterms o maxterms o de forma optimitzada mitjançant mapes de Karnaugh.
87
9.4 Desmultiplexors
Són circuits que tenen una entrada, 2n sortides i n entrades de selecció.
Figura 9.7: Esquema d'un desmultiplexor amb una entrada, 8 sortides i 3 entrades de
selecció.
Aquest tipus de circuits mostra per la sortida seleccionada per les entrades de selecció
l'entrada. Tenint en compte això trobem:



 Y0 = S 0S 1S 2






 Y1 = S0 S 1 S 2


Y2 = S 0 S1 S 2






Y 3

= S0 S1 S 2
Y 4

 = S 0 S 1 S2



Y5 = S0 S 1 S2






Y6 = S 0 S1 S2







Y
7 = S0 S1 S2
88
ESEIAAT-UPC
9.5 Sumadors
Aquest tipus d'aparells realitzen la suma de dos nombres codicats en binari natural. Els
sumadors de nombres de n bits es construeixen a partir de n sumadors d'un bit.
9.5.1 Circuit semisumador
Aquest circuit consta de:
• A0 = Primer sumand (entrada).
• B0 = Segon sumand (entrada).
• S= Suma (sortida).
• Cout = Carry (sortida).
Figura 9.8: Esquema d'un semisumador i la seva taula de veritat.
L'equació lògica que el deneix és:

S = A0 ⊕ B0
(9.1)
C = A B
out 0 0
89
9.5.2 Sumador complet
Aquest circuit fa la suma de dos números d'un bit considerant el carry d'entrada. Consta
de les mateixes connexions que el semisumador, però afegeix una entrada: Cin = Carry
d'entrada (entrada).
Figura 9.9: Esquema d'un sumador i la seva taula de veritat.
L'equació lògica que el deneix és:

S = A0 ⊕ B0 ⊕ Cin
(9.2)
C = A B + C A + C B
out 0 0 in 0 in 0
9.5.3 Expansió dels sumadors
Si volem fer sumadors de més bits podem connectar en cascada els carries de diferents
sumadors d'un bit. Vegem com seria un sumador binari de quatre bits:
Figura 9.10: Esquema d'un sumador de nombres de quatre bits.
90
ESEIAAT-UPC
9.5.4 Sumadors i restadors
A l'hora de restar en binari hem de ser capaços de denir nombres negatius en codi binari
pur. Vegem quines maneres tenim per expressar nombres negatius en codi binari (prenem
el cas particular de nombres de 4 bits):
Figura 9.11: Representació de les diferents codicacions de nombres negatius.
• Mòdul i signe: En aquesta codicació el bit de més pes (el de més a l'esquerra)
correspon al signe (0 ≡ + i 1 ≡ −). Aquest tipus de codicació presenta un
problema, que te dues representacions pel zero.
• Complementari a 1: En aquest cas el que es fa per codicar els nombres negatius
és invertir els dígits. Aquesta codicació també presenta dues representacions pel
zero, però en aquest cas és més fàcil de tractar computacionalment.
• Complementari a 2: Aquesta codicació evita el problema que existeix per les dues
anteriors, la doble representació del zero, però respecta la codicació en comple-
mentari a 1 té l'inconvenient que deixa de ser simètrica. En aquesta codicació els
nombres negatius es codiquen fent el complementari a 1 del mateix i sumant-li 1.
* Exemple: Circuit sumador i restador de dos nombres de 4 bits:
91
Figura 9.12: Esquema d'un sumador i restador amb detector d' overow.
Aquest sistema consta de l'entrada de dos nombres de 4 bits i una entrada de control que
permet escollir entre sumar o restar.
Quan l'entrada de control es troba a nivell baix el sistema funciona com un sumador de
4 bits.
Quan l'entrada es troba a nivell alt el nombre que entra per l'entrada b (de quatre bits)
es passa a negatiu codicat en complementari a 2. Veiem que el que es fa es calcular
el seu complementari a 1 i sumar-li 1 mitjançant el carry d'entrada. La sortida sortirà
codicada com els operands (complementari a 2 en aquest cas).
* L' overow controla que una suma no resulti en un número negatiu ni que una resta
d'un numero negatiu menys un positiu resulti positiva (detecta si es supera el rang de
treball de 3 dígits).
Figura 9.13: Taula de veritat i funció lògica de l'overow.
92
Capítol 10
Sistemes lògics seqüencials
Aquest tipus de circuits lògics es caracteritzen perquè les seves sortides no depenen només
de les seves entrades actuals, sinó també de les anteriors. Habitualment els canvis en les
sortides es produeixen en sincronia amb el senyal d'un rellotge ( clock ).
10.1 Bàscules, biestables o Flip-Flops
Són els elements de memòria bàsics dels circuits seqüencials, aquests emmagatzemen el
estat 0 o 1.
Es poden classicar:
• Segons el senyal del rellotge:
Asíncrons: No tenen rellotge.
Latches : Actius segons el nivell.
Master-slave : Actius per impulsos.
Flancs: Actius per ancs (Flip-Flops ).
• Segons la seva constitució:
Tipus J-K.
Tipus T.
93
SISTEMES LÒGICS SEQÜENCIALS
Tipus D.
* Estudiarem els tres tipus de biestables (segons la seva constitució) que són actius per
ancs (el funcionament és igual segons si el anc es positiu o negatiu, però l'element varia
una mica).
* Per a l'estudi d'aquest tipus de circuits se sol fer servir la representació en diagrames
d'estat o Grafos que ens relacionen l'estat inicial amb el següent segons les entrades. En
aquesta representació les boles representen estats, les etxes la transició que es produeix
i el nombre que les acompanya correspon a l'entrada que la determina.
Figura 10.1: Idea radere dels diagrames d'estat.
10.1.1 Flip-Flop J-K
Aquests elements es deneixen:
Figura 10.2: Descripció d'un biestable J-K.
Tal i com en els circuits lògics combinacionals no tenia gaire sentit el cronograma ara sí
que el té. El corresponent a aquest tipus de biestable és (disparat per anc positiu):
94
ESEIAAT-UPC
Figura 10.3: Cronograma d'un biestable J-K.
10.1.2 Flip-Flop T
Aquests elements es deneixen a partir d'un J-K de manera que les dues entrades són
iguals:
Figura 10.4: Descripció d'un biestable T.
El cronograma corresponent a aquest tipus de biestable és (disparat per anc positiu):
Figura 10.5: Cronograma d'un biestable T.
95
10.1.3 Flip-Flop D
Aquests elements es deneixen a partir d'un J-K de manera que l'entrada K correspon a
la J negada:
Figura 10.6: Descripció d'un biestable D.
El cronograma corresponent a aquest tipus de biestable és (disparat per anc positiu):
Figura 10.7: Cronograma d'un biestable D.
10.2 Comptadors
Són un tipus de circuits seqüencials que representen a la seva sortida, mitjançant un
determinat rellotge, el nombre d'impulsos d'aquest que s'han aplicat al circuit.
Aquests es poden classicar segons:
• La transició entre estats:
Asíncrons: Els biestables no commuten de forma simultània.
Síncrons: Els biestables commuten de forma simultània.
96
ESEIAAT-UPC
• El codi de recompte: pot ser qualsevol (binari pur, BCD, etc.).
• El sentit rel recompte:
Ascendents: Compten en sentit ascendent.
Descendents: Compten en sentit descendent.
Reversibles: Poden comptar en sentit ascendent o descendent.
97
10.2.1 Comptadors asíncrons
Vegem quina forma tindria un comptador binari asíncron ascendent de mòdul(=nombre

n
de ancs ascendents del rellotge que pot comptar) 16(=2 ):
Figura 10.8: Esquema d'un comptador binari ascendent de mòdul 16.
Figura 10.9: Representació d'un comptador asíncron de mòdul 16.
* Veiem que la sortida correspon al recompte de ancs ascendents començant per 0.
A vegades ens interessa que el nostre comptador tingui un mòdul concret i que no depengui
del nombre d'elements del sistema (volem que el mòdul sigui diferent , però menor a 2n ).
Per assolir això hem d'implementar el següent muntatge:
Figura 10.10: Representació d'un comptador asíncron de mòdul 10.
Aquests comptadors funcionen de manera que quan a la sortida apareix l'últim nombre
(segons el mòdul establert) es fa una reprogramació del biestable de manera que es torna
a començar el recompte amb el següent anc.
98
ESEIAAT-UPC
* Els comptadors asíncrons presenten la complicació que al connectar el clock a la sortida
de l'anterior s'acumulen els retards propis de cada biestable. Aquest valor és de l'ordre
dels nanosegons, però a mesura que es va acumulant aquest pot arribar a tenir un valor
signicatiu.
Figura 10.11: Representació del retard d'un comptador asíncron.
10.2.2 Comptadors síncrons
Per evitar els problemes de retard dels comptadors síncrons s'introdueixen els comptadors
síncrons. Vegem quina forma tindria un comptador binari asíncron ascendent de mòdul
n
16(=2 ):
Figura 10.12: Representació d'un comptador síncron.
99
Estudiant aquest circuit podem entendre el funcionament d'aquest tipus de comptadors
de forma genèrica.
El principi de funcionament es basa en fer servir l'activació de les sortides de menor pes
per activar les de més pes, atès a aquestes segones s'activen amb menor freqüència.
Estudiant aquest muntatge veiem que la primera sortida s'activa per cada anc positiu
del rellotge. La segona canvia cada dos ancs positius del rellotge o cada per cada anc de
de la primera, i així successivament. A partir d'això veiem que perquè una sortida canviï
de valor totes les anterior han de estar a nivell alt, en forma de funció lògica expressem
aquesta condició de canvi com:

i−1
Y
Ti = Qj
j=0
* Aquests tipus de comptadors també es poden dissenyar amb un mòdul diferent tal i
com ho hem fet pels comptadors síncrons
10.2.3 Aplicacions dels comptadors
Aquest tipus d'aparells se solen fer servir com a divisors de freqüències (cada sortida té
una freqüència que és la meitat de l'anterior). Podem denir la freqüència de la sortida
Qi com:
fclk
fQi =
2i+1
Un altre ús que reben es com a rellotges o temporitzadors digitals, en aquest cas el
muntatge usat seria el següent:
100
ESEIAAT-UPC
Figura 10.13: Esquema d'un rellotge digital.
* Si els comptadors tenen una sortida que s'activa amb la nalització del segle es pot
connectar aquesta a l'entrada del comptador de la següent xifra per tal d'evitar l'ús de
quatre generadors de freqüències (de necessitar-ne 5 passem a un).
Figura 10.14: Esquema d'un rellotge digital.
101
10.3 Registres de desplaçament (Shift Registers )
Un registre de desplaçament és un circuit seqüencial síncron que es fa servir per emmagat-
zemar i transferir dades. L'emmagatzematge es fa de manera que cada bit s'emmagatzema
en un biestable. Per construir-los es connecten bàscules de tipus D. Les memòries no són
més que agrupacions de registres. Aquests es classiquen segons l'entrada i la sortida:
• Registre amb entrada en serie i sortida en serie.
• Registre amb entrada en paral·lel i sortida en paral·lel.
• Registre amb entrada en serie i sortida en paral·lel.
• Registres amb entrada en paral·lel i sortida en serie.
10.3.1 Registres de desplaçament: entrada en serie i sortida en
serie
En aquest tipus de registres les entrades entren una rere l'altre i surten una rere l'altre en
el mateix ordre. Un registre d'aquest tipus amb n bits necessita n ancs per carregar-se,
i n−1 per descarregar-se. Vegem com funcionaria el següent registre de quatre bits:
Figura 10.15: Esquema d'un registre de desplacament serie-serie.
A partir del cronograma podem veure com es produeix aquest desplaçament de les xifres:
102
ESEIAAT-UPC
Figura 10.16: Cronograma d'un registre de desplacament serie-serie.
* En codi binari desplaçar xifres cap a l'esquerra consisteix en multiplicar per 2 tants cops
com posicions es desplacin i dividir entre 2 tantes vegades com posicions es desplacin cap
a la dreta.
10.3.2 Registres de desplaçament: entrada en paral·lel i sortida
en paral·lel
En aquest tipus de registres es carrega el valor de totes les entrades en un sòl anc. Aquest
circuit es munta i es representa de la següent manera:
Figura 10.17: Esquema d'un registre de desplacament paral·lel-paral·lel.
103
10.3.3 Registres de desplaçament: entrada en serie i sortida en
paral·lel
Aquests registres es caracteritzen per carregar-se de forma seqüencial a la vegada que van
descarregant l'entrada. En un registre de n bits es necessiten n ancs per obtenir el valor

introduït a les sortides. La representació d'aquest circuit és la següent:
Figura 10.18: Esquema d'un registre de desplacament serie-paral·lel.
104
ESEIAAT-UPC
10.3.4 Registres de desplaçament: entrada en paral·lel i sortida
en serie
Aquest tipus de registres estan formats per dues parelles d'aparells, un desmultiplexor
de dues entrades de dades i una de control, i una sortida, i un biestable de tipus D. El
funcionament d'aquest és una mica més complex. Mitjançant el multiplexor es controla si
es permet l'entrada de dades o s'espera a que surtin les dades que ja han entrat. L'entrada
de selecció LOAD (nivell 0) permet la carrega de dades i escollint l'entrada de selecció
SHIF T permetem que les dades vagin sortint en serie.
Figura 10.19: Esquema d'un registre de desplacament paral·lel-serie.
10.3.5 Aplicacions dels registres de desplaçament
Es fan servir com a sistemes d'emmagatzematge de dades o memòries els registres que
tenen entrada i sortida del mateix tipus. Una memòria és un circuit integrat que em-
magatzema la informació organitzada en forma de tires de bits. Auqestes poden ser
volàtils (RAM) o no-volàtils (ROM).
Els registres que tenen l'entrada de diferent tipus a la sortida serveixen per a convertir
dades.
105
Capítol 11
Circuits seqüencials síncrons
11.1 Màquines d'estats nits
Una màquina d'estats es caracteritza perquè cada estat sempre serà funció de l'estat
anterior i de les entrades. Segons la forma en la que es generen les sortides podem parlar
de dos tipus diferents de màquines d'estats nits:
• Autòmats de Mealy.
• Autòmats de Moore.
11.1.1 Autòmats de Mealy
En aquest tipus de sistemes les sortides evolucionen amb les sortides i les entrades del
sistema (les sortides depenen de les transicions del diagrama d'estat, en aquest cas s'a-
nomena de Mealy). Conceptualment es representa:
107
CIRCUITS SEQÜENCIALS SÍNCRONS
Figura 11.1: Esquema d'un autòmat de Mealy.
11.1.2 Autòmats de Moore
En aquest tipus de circuits les sortides evolucionen amb el sistema (les sortides depenen
dels estats del diagrama d'estats, en aquest cas s'anomena de Moore). Vegem l'esquema
conceptual que el descriu:
Figura 11.2: Esquema d'un autòmat de Moore.
108
ESEIAAT-UPC
11.2 Anàlisis de sistemes seqüencials síncrons
El procés seguit per analitzar un sistema seqüencial síncron consisteix en:
1. Obtenir les expressions lògiques de excitació de les entrades dels biestable i de les
sortides del sistema.
2. Utilitzar les expressions lògiques obtingudes per construir una taula d'estat/sortida
que especiqui completament l'estat següent i les sortides del circuit per a totes les
combinacions.
3. Dibuixar el diagrama d'estat que presenti la informació obtinguda en la taula d'es-
tat/sortida de manera gràca (recordar que segons el tipus d'autòmat hem de situar
el valor de les sortides als estats o a les transicions).
11.3 Disseny de sistemes seqüencials síncrons
Per dissenyar un sistema seqüencial síncron hem de dur a terme el següent procés:
1. Obtenir el diagrama d'estats a partir de les especicacions del sistema a implemen-
tar.
2. Minimitzar en número d'estats del diagrama d'estats em cas que les especicacions
del sistema diguin a un diagrama d'estats redundant.
3. Confeccionar la taula d'estat/sortida a partir del diagrama d'estats.
4. A partir de la taula extreure les expressions lògiques de excitació de les entrades
dels biestables i de les sortides del sistema.
5. Implementar el circuit segons les expressions lògiques obtingudes.
* Per construir la taula d'estat/sortida és molt important escriure les taules d'estat i les
transicions dels biestables.
109
Capítol 12
Introducció als microprocessadors
Hi ha diferents tipus de sistemes electrònics integrats i aquests es poden es classiquen
segons els hardware i el software:
Figura 12.1: Tipus de sistemes.
• PLDs/FPGAs (hardware exible): Sistemes digitals que estan dissenyats de manera
que es poden programar les connexions internes (s'implementen programant-los).
• ASIC (hardware x): Aquest tipus de sistemes ja venen dissenyats, la seva utilitat
es la producció en massa de circuits integrats ja implementats.
• Sistemes basats en microprocessadors (hardware x + software): Aquests es classi-
quen en:
Microprocessadors: És el circuit integrat central més complexe d'un sistema

digital.
111
INTRODUCCIÓ ALS MICROPROCESSADORS
Microcontroladors: Són microprocessadors que integren diferents perifèrics.

Estan dissenyats per anar implementats en diferents elements físics.
DSPs: Sistema capaç de realitzar operacions a una gran velocitat (té una
potència de càlcul molt elevada).
12.0.1 Elements que formen part d'un sistema microprocessador
Un sistema microprocessador esta constituït per tres parts clarament diferenciades:
• Hardware: Circuits físics que implementen el sistema: CPU, memòria, perifèrics i
busos. Es poden implementar mitjançant diferents arquitectures.
• Software: Conjunt d'instruccions (programes) que executa el sistema.
• Firmware: És un software gravat en l'estructura electrònica del sistema. És el BIOS
(Basic Input/Output System) dels ordinadors.
12.0.2 Aplicacions dels sistemes microprocessadors
Aquests tipus de sistemes es fan servir en diferents processos:
• Control i supervisió de processos industrials (control de maquinària, robòtica, au-
tomatització de processos i comunicacions industrials).
• Tractament d'informació (processat d'Images i so, televisió i ràdio digital, i telefonia
mòbil).
• Electrònica de consum.
• Electrònica de l'automòbil.
• Instrumentació.
112
ESEIAAT-UPC
12.1 Arquitectura d'un sistema microprocessador
12.1.1 Diagrama de blocs
Figura 12.2: Diagrama de blocs.
Els diferents components que formen microprocessador són:
• CPU (Central Process Unit): És el nucli del sistema i controla la resta de compo-
nents.
• Memòria: Emmagatzema les instruccions i les dades necessàries pel funcionament
de la CPU.
• Ports d'entrada/sortida: Permeten la comunicació entre el sistema i l'entorn.
• Busos del sistema: Permeten la connexió entre la CPU i la resta de components.
Aquests són:
Bus de direccions: Selecciona la direcció de memòria o ports amb els que

s'intercanvia informació.
Bus de dades: Línies per les que s'intercanvia la informació.
Bus de control: Senyals auxiliars de govern i sincronització.
113
12.1.2 CPU
Figura 12.3: Esquema d'una CPU.
Anem a veure les funcions dels diferents elements:
• La CU (Control Unit) s'encarrega de dirigir el funcionament del sistema. Està
formada per un circuit seqüencial complex que s'encarrega de s'encarrega de generar
totes les senyals de control necessàries. El controlador de programa (PC) indica
en quina posició de memòria es troben les instruccions a executar. El registre
d'instruccions (IR) emmagatzema les instruccions a executar i el descodicador
d'instruccions tradueix les instruccions del programa a ordres elementals per saber
els passos que s'han de seguir per executar la instrucció.
• L'ALU (Aritmetic Logic Unit) està formada per un circuit lògic combinacional
complexe que s'encarrega de dur a terme operacions aritmètiques, lògiques, despla-
çaments, etc.
• Els registres de propòsit general són petites memòries internes on s'emmagatzemen
temporalment els resultats intermedis de les operacions.
12.1.3 Memòria
Una memòria és un circuit integrat que emmagatzema informació organitzada en forma
de arrays de bits.
La interacció amb les dades d'aquest element es du a terme mitjançant:
114
ESEIAAT-UPC
Figura 12.4: Esquema d'una memòria.
• Un bus de direccions: Selecciona l'accés a una determinada posició de memòria.
Pot seleccionar l'accés a 2n direccions (on n és el número de bits de l'entrada).
• Un bus de dades: Dades a llegir o escriure. La mida de cada paraula es de m bits.
• Un bus de control: Habilita el circuit integrat, selecciona una operació.
La capacitat de la memòria es calcula com el producte entre en nombre de posicions i la

n
mida de paraula (2 × m bits).
* Quan parlem de potencies de bits hem de tenir en compte que en binari 1Kbit = 210 bits,
1M bit = 220 bitsmi així successivament.
Les memòries es poden classicar en funció de la volatilitat de les dades:
• RAM (Random Acces Memory): Són volàtils, si es deixen d'alimentar es per-

den totes les dades que tingués emmagatzemades. Aquestes es poden classicar:
Figura 12.5: Tipus de memòries RAM.
SRAM (Static RAM): Els bits s'emmagatzemen en un semiconductor latch o
ip-op. No perden informació mentre estiguin alimentades. Es fan servir com
a memòries en sistemes petits.
DRAM (Diynamic RAM): Els bits s'emmagatzemen en un condensador. Ne-

cessiten de ser actualitzades (refrescades) per mantenir la memòria. Tenen
115
més capacitat que una SRAM i un major temps d'accés. Es fan servir en
memòries de sistemes grans (PCs).
• ROM (Read Only Memory): Són memòries no volàtils, no perden la informació

encara que perdin l'alimentació. Es poden classicar en:
Figura 12.6: Tipus de memòries ROM.
Memòries ROM: Les dades s'emmagatzemen permanentment en la memòria

durant el procés de fabricació.
Memòries PROM: L'usuari deneix el contingut mitjançant un programador

(es fonen fusibles). Només es poden programar un cop ( OTP ).
Memòries UV EPROM (Ultraviolet Erasable Programmable ROM ): Es progra-
men igual que les memòries PROM, però en elles es pot restaurar informació.
També es pot esborrar l informació mitjançant llum ultraviolada.
Memòries EEPROM (Electrically Erasable and Programable ROM ): Aquestes

memòries es programen de forma elèctrica i en elles es poden programar i
esborrar dades des de l'aplicació nal. Són útils per guardar paràmetres de
conguració. Tenen un temps de lectura ràpida (com la memòria RAM) i un
temps d'escriptura lent (de l'ordre de milisegons).
Memòries FLASH: Són similars a les memòries EEPROM, però tenen un temps
d'escriptura molt menor i una major capacitat d'emmagatzematge.
12.1.4 Accés a la memòria
A més dels busos de control i de direccions, per llegir i escriure en les memòries,
també fan falta certes senyals de control. Depenent del tipus de memòria són aquests
senyals poden ser:
Read Enable (RE ) i Write Enable (W E ): Els senyals s'envien des de la CPU
a la memòria per controlar la transferència de dades cap o des de la memòria.
116
ESEIAAT-UPC
Chip Select (CS ) o Chip Enable (CE ): Es fan servir com a part de la des-
codicació de les direccions. Totes les altres senyals d'entrada s'ignoren si el
senyal CS no està activat.
Output enable (OE ): Està activada durant la lectura, permet connectar la
memòria al bus de dades.
12.1.5 Línies de control de memòries
Segons els diferents tipus de memòries es fan servir les diferents línies de control:
Línies de control d'una memòria RAM:
/CS /WE E/S de dades Mode
H X Tri-estat Inhabilitada
L H Sortida de dada Lectura
L L Entrada de dada Escriptura
Taula 12.1: Línies de control i modes.
Línies de control d'una memòria RAM amb entrades d'escriptura i lectura

separades:
/CS /OE /WE E/S de dades Mode
H X X Tri-estat Baix consum
L L H Sortida de dada Lectura
L H L Entrada de dada Escriptura
L L L Entrada de dada Escriptura
L H H Tri-estat Inhabilitada
Línies de control d'una memòria EPROM:
/OE /CE E/S de dades Mode
L L Dada Lectura
H L Tri-estat Sortides inhibides
X H Tri-estat Baix consum
117
12.1.6 Ampliació de memòries
Una de les bases del disseny dels circuits electrònics digitals és que siguin escalables,
és a dir, que si volem ampliar una memòria ho podem fer a partir de la repetició
d'elements dels que ja disposem.
Per ampliar la capacitat d'una memòria només cal multiplicar el nombre de memò-
ries de les que es disposa pel nombre de vegades que es vol augmentar la capacitat.
Pel que fa al bus de control s'han de tenir sucients com per poder accedir a totes
les línies de memòria i es connecten de manera que la part baixa va connectada a
cada memòria i la part alta a un descodicador que selecciona a quina memòria
accedim.
Una altre cosa que ens pot interessar augmentar és l'ample de paraula amb el que es
vol treballar. Per fer això és tant senzill com connectar tantes memòries en paral·lel
com vegades es vol augmentar l'ample de paraula.
* Exemple: Construir una memòria de 4k × 16 bits a partir de memòries de
1k × 8 bits:
Figura 12.7: Memòria de 4k × 16 bits.
12.1.7 Ports d'entrada i de sortida
Aquests elements d'un sistema microprocessador permeten la seva comunicació amb
l'exterior. Els microprocessadors porten incorporats perifèrics senzills. Els perifè-
rics poden ser de caràcter analògic o digital.
118
ESEIAAT-UPC
Els diferents perifèrics tenen una naturalesa molt diferent, de manera que és necessa-
ri homogeneïtzar la comunicació dels diferents perifèrics. Aquesta homogeneïtzació
es fa mitjançant un controlador:
Figura 12.8: Esquema d'un controlador.
Interfase amb el perifèric: Circuits d'activació i de control.
Interfase amb la CPU: Registres per comunicar-se amb el perifèric.
12.1.8 Classicació dels sistemes microprocessadors
Aquests sistemes es poden classicar segon:
• La seva funcionalitat:
CISC(Complex Instruction Set Computer ): Posseeixen un joc complex d'ins-
truccions. Algunes d'aquestes precisen de molts cicles de rellotge per executar-
se, fent el sistema més lent.
RISC (Reduced Instruction Set Computer ): Amb un joc d'instruccions simples,
que s'executen en un o pocs cicles de rellotge, permeten optimitzar el software
del sistema, fent-lo més ràpid (posseeix poques instruccions).
• Segons la seva arquitectura:
Von Newmann: S'accedeix a les dades i a les instruccions a través d'un únic
bus de direccions, de dades i de control.
119
Figura 12.9: Representació de la arquitectura de Von Newman.
* Aquesta arquitectura, al tenir un únic bus d'entrada i sortida és més lent i
no permet accedir a la vegada a dades i instruccions. El fet que tingui un únic
bus el fa més robust.
Harvard: Aquest model té la CPU connectada a dos memòries (una amb les
instruccions i una altre amb les dades) mitjançant busos diferents.
Figura 12.10: Representació de la arquitectura Harvard.
* Al tenir dos busos, un per instruccions i un altre per dades és més ràpida i
permet l'accés simultani a ambdues. És més susceptible a errors.
12.2 Llenguatges de programació
El usuari es pot comunicar amb la màquina mitjançant diferents tipus de llenguatges:
120
ESEIAAT-UPC
Figura 12.11: Diferents llenguatges dins d'un microprocessador.
1. Llenguatge d'alt nivell: És l'empleat en la majoria de la programació ja que es pot
executar en diferents màquines i els programes escrits en aquest llenguatge són més
fàcils d'escriure i de mantenir.
Els llenguatges d'alt nivell es poden executar des de qualsevol màquina ja que el
codi font es converteix en codi de màquina mitjançant un programa compilador.
Figura 12.12: Esquema de la funció d'un programa compilador.
2. Llenguatge assemblador: Aquest llenguatge va ser desenvolupat per crear una in-
terfície més senzilla entre la CPU i el programador. És una traducció directa del
llenguatge màquina. Un programa escrit en aquest llenguatge és més ecient, però
s'ha d'escriure per un processador especíc i requereix més temps per desenvolupar
programes.
El fet que el llenguatge d'assemblador ha de ser escrit per un processador especíc
implica que el programador ha d'entendre la estructura de registres del processador.
El programa assemblador converteix el codi font en el codi de màquina.
Figura 12.13: Esquema de la funció d'un programa assemblador.
121
3. Llenguatge màquina: Aquest llenguatge consisteix en especicar les instruccions a
executar mitjançant zeros i uns, és el llenguatge que entén la CPU.
12.3 Funcionament d'un microprocessador
12.3.1 Format d'una instrucció
Una instrucció està formada per un codi d'operació, el qual indica a la CPU quin tipus
d'operació ha de dur-se a terme, seguida dels operands, els quals indiquen les dades amb
els que s'han de realitzar les operacions, o bé, les direccions on es troben.
Les instruccions es classiquen:
• Instruccions aritmètiques/lògiques: Realitzen operacions aritmètiques o lògiques
entre dos operands (suma, divisió, suma lògica, etc.).
• Instruccions de transferència de dades (entrada/sortida): Organitzen el pas d'infor-
mació entre els diferents dispositius del sistema.
• Instruccions de control: Controlen el ux del programa. Aquest tipus d'instruccions
corresponen als salts condicionals o incondicionals.
Les fases d'execució de qualsevol instrucció són:
Figura 12.14: Fases d'execució d'una instrucció.
• Fetch : Es llegeix la instrucció de la memòria.
• Decode : Es descodica la instrucció llegida.
• Execute : S'executa la instrucció.
122
ESEIAAT-UPC
12.3.2 Sincronització entre CPU i perifèrics. Tècniques de sin-
cronització
La transferència de dades entre la CPU i els perifèrics no es poden fer en qualsevol
moment ja que els dos treballen de forma independent, de manera que les dades no es
poden intercanviar ns que els dos estan llestos.
Existeixen dues tècniques de sincronització:
• Sincronització per interrogació o polling : La CPU interroga a cada perifèric
un per un per determinar si aquest està llest per enviar dades, la CPU està a l'espera
de que el perifèric estigui llest.
Aquesta tècnica presenta els avantatges que el control del ux de transferència
es controla totalment des del software (és més senzill de programar) i que no és
necessari fer servir cap software addicional. El seu principal inconvenient és que la
CPU perd molt temps interrogant als diferents perifèrics (si sobra temps això no és
un inconvenient).
Figura 12.15: Esquema de la sincronització per interrogació.
• Sincronització per interrupció: La CPU executa el seu programa. Quan un

perifèric està llest, l'interromp, i la CPU abandona la seva tasca i l'atén. Aleshores
la CPU abandona la seva tasca i atén la rutina de Servei d'Interrupció (RSI). Un
cop nalitzada aquesta tasca retorna a l'execució del programa principal en el punt
on l'havia deixat.
123
* Per saber on ha de reprendre els programa principal la CPU guarda automàtica-
ment la direcció d'on l'ha interromput automàticament abans d'executar la RSI.
Figura 12.16: Esquema de la sincronització per interrupció.
La principal avantatge és que la CPU pot realitzar altres tasques mentre el perifèric
no està apunt. Els diferents inconvenient són que la programació de la CPU és més
complexe ja que, a priori, no es coneix els ux d'instruccions i que cal utilitzar un
hardware addicional.
12.3.3 Direct Memory Acces (DMA)

La transferència de dades entre el mòdul amb els ports d'entrada i sortida i la CPU es
fa a través de la memòria, és a dir, es duu a terme com a conseqüència de l'execució
d'instruccions.
Amb l'objectiu de estalviar-li aquesta tasca a la CPU es fa servir l'accés directe a memòria
DMA. Aquest permet la transferència directa de dades entre el mòdul amb els ports
d'entrada i sortida i la memòria, deixant lliure a la CPU. Per poder fer aixo és necessari un
mòdul addicional que sigui capaç de prendre el control dels busos per accedir directament
a la memòria com si fos la CPU. Aquest bloc es coneix com a controlador DMA i opera
de la següent manera:
1. Sol·licita la corresponent petició a la CPU.
2. La CPU posa en estat d'alta impedància la seva connexió als busos del sistema (la
tanca).
3. Quan acaba l'entrada o sortida de dades el DMA genera una interrupció i la CPU
torna a prendre el control.
124
ESEIAAT-UPC
Figura 12.17: Arquitectura d'un microprocessador amb DMA.
125
Capítol 13
Convertidors de potència
Un convertidor de potència és un sistema que transforma certes característiques del senyal
d'alimentació (amplitud, freqüència, forma d'ona, AC/DC, etc.).
En l'actualitat el 100% dels corrents d'alimentació es modiquen fent servir convertidors
interromputs de potencia. Vegem les seves característiques:
• Alta eciència (> 90%).
• Alta densitat d'energia especíca.
• Es basen en transistors commutats i ltres d'elements passius (bobines i condensa-
dors).
Aquests sistemes es fan servir en un gran nombre d'aplicacions, com en bombetes d'alt
consum i orescents, en sistemes d'alimentació d'aparells electrònics, en motors elèctrics
i en generadors.
13.1 Hipòtesis de treball
Per fer l'estudi dels convertidors de potència assumirem les següents hipòtesis amb l'ob-
jectiu de simplicar-lo:
• Considerarem que treballen en estat estacionari.
127
CONVERTIDORS DE POTÈNCIA
• L'energia emmagatzemada en el convertidor al llarg d'un període de canvi (switching

period ) es manté constant.
• El corrent mitja que circula per un condensador ha de ser zero.
• La caiguda de potencial mitjana en una bobina ha de ser zero.
• Suposarem que tots els components són ideals.
• Tractarem els condensadors com fonts de voltatge i les bobines com fonts de corrent.
13.2 Convertidors DC/DC
13.2.1 Topologies bàsiques
Les topologíes bàsiques dels diferents tipus de convertidors DC/DC són:
• Reductor ( Buck ):
Figura 13.1: Esquema d'un reductor.
• Potenciador ( Boost ):
Figura 13.2: Esquema d'un potenciador.
• Reductor-Potenciador ( Buck-Boost ):
128
ESEIAAT-UPC
Figura 13.3: Esquema d'un reductor-potenciador.
13.2.2 Convertidor reductor ( Buck converter )

El funcionament d'aquest tipus de convertidors es basa en un controlador digital ( drive
circuit ) que genera el senyal de control del transistor. Aquest senyal consisteix en una
ona quadrada de freqüència constant i cicle de treball variable.
Figura 13.4: Esquema detallat d'un reductor.
Vegem com es comporta aquest circuit en els dos sigles de treball:
• ON state : La font d'alimentació aporta energia a la càrrega (element que volem
alimentar) i carrega la bobina i el condensador.
• OFF state : La font de corrent queda desconnectada i l'energia emmagatzemada en
la bobina i el condensador es fa servir per alimentar la càrrega.
129
Figura 13.5: Cicles de treball d'un reductor.
Per estudiar en detall les equacions que regeixen el seu comportament podem donar dos
enfocaments: com un ltre passa-baixos amb una ona quadrada com a senyal d'entrada,
o bé aplicant les hipòtesis de treball que s'han comentat anteriorment. En el nostre cas
realitzarem l'estudi tractant-ho com un ltre.
Suposem el següent circuit:
Figura 13.6: Filtre amb una ona quadrada d'entrada.
Coneixent la seva funció de transferència podem veure que es tracta d'un ltre passa-
baixos que té una determinada freqüència de tall:
Vo 1 1
= 2 L
∧ fc = √
Vd LCs + R s+1 2π LC
130
ESEIAAT-UPC
Figura 13.7: Diagrama de Bode del ltre.
A l'hora de denir la freqüència de l'ona quadrada cal conèixer que el seu espectre estarà
format per un component en contínua (valor mig), una amb una freqüència fonamental
(la denida) i una serie d'harmònics. Per tant, tenint en compte el senyal d'entrada veiem
que el ltre ha de tenir una freqüència de tall considerablement menor a la fonamental
del senyal d'entrada de manera que totes les seves components, menys la de contínua,
quedin molt atenuades.
Un cop ja tenim només el senyal en contínua arriba el moment de modular-lo de manera
que la component en contínua (valor mitjà tingui el valor que volem). Aquest procés de
modulat es coneix com PWM ( Pulse Width Modulation ) i es basa en la relació dels cicles
de treball, vegem:
Figura 13.8: Representació de la intensitat en els cicles de terball.
131
Plantegem el voltatge en una bobina:
diL
vL = L
dt
En cada cicle de treball: 

ton : Vi −Vo = IM −Im
L ton
t : 0−Vo = Im −IM
of f L tof f
Igualant (IM − Im ) arribem:
Vi − Vo Vo
ton = tof f → ton Vi = Vo (ton + tof f )
L L
Finalment:
ton
Vo = = DVi (13.1)
ton + tof f
Un altre valor que ens interessa estudiar és l'arrissat del senyal de sortida en estat esta-
cionari. De forma aproximada es pot plantejar:
Figura 13.9: Representació de l'arrissat del senyal.
Plantegem:
∆Q 1 T IM − Im 1
∆VO = =
C C2 2 2
D'abans recuperem:
Vo
IM − Im = tof f
L
Finalment trobem:
Vo T 2
∆Vo = (1 − D) (13.2)
8LC
Ara que ja tenim denit completament el nostre convertidor ens interessa estudiar quin
efecte té en aquest variar diferents paràmetres del sistema. Aquests paràmetres estan
relacionats entre ells, de manera que el canvi en un farà que tots els altres canviïn i
132
ESEIAAT-UPC
produiran una alteració global del sistema:
Si treballem amb una freqüència més gran veiem que la freqüència de tall del ltre és
més petita del necessari, de manera que podem disminuir els valors de la inductància i
la capacitància dels elements passius usats. Això, a part de ser pràctic d'es d'un punt
de vista de construcció, es redueix l'arrissat, cosa que resulta molt interessant ja que la
precisió del senyal de sortida augmenta.
Aquest tipus de convertidors es poden controlar de manera que es poden fer servir com
a:
• Font d'alimentació: Amb un voltatge d'entrada variable donen un voltatge de sor-
tida constant.
• Controlador de voltatge en DC( DC motor drive) ): Rep un voltatge d'entrada cons-
tant i dona un voltatge de sortida variable.
13.3 Convertidors DC/AC: Inversors
Els convertidors DC/AC produeixen corrent alterna a partir de fonts de voltatge de
corrent continua. Aquest tipus de sistemes estan molt estesos en controladors de voltatge
i en generació d'electricitat.
Figura 13.10: Convertidors DC/AC trifàsic.
La manera més comú de fer això és mitjançant el procés de modulat conegut com PWM.
Comencem estudiant un inversor d'una sola fase:
133
Figura 13.11: Inversor d'una sola fase.
Veiem que podem aplicar un voltatge de +E , −E o 0 a la càrrega, depenent de l'estat
en l'estat de commutació en el que estigui el sistema. Veiem que podem aplicar una ona
quadrada a la càrrega.
Ara veiem que podem fer servir el PWM per obtenir un senyal de voltatge sinusoidal a
la sortida. Ho podem fer de dues maneres:
• Control unipolar: Combina +E i 0 o 0 i −E :
Figura 13.12: Representació del control unipolar.
• Control bipolar: Combina +E i −E :
Figura 13.13: Representació del control bipolar.
134
ESEIAAT-UPC
13.3.1 Introducció al modulat de senyals
En el modulat de senyals, certes característiques (amplitud, freqüència, etc.) d'un senyal
portador es modiquen amb una altre ona coneguda com a ona moduladora. Sempre es
compleix que la freqüència de la portadora és més gran a la de la moduladora.
Figura 13.14: Representació de les ones AM i FM.
Es deneix l'index de modulat com:
fc
m= (13.3)
fm
En el PWM modulem l'amplada dels cicles de treball de manera que el valor mitjà (el de
la component de DC) descrigui una ona sinusoïdal:
Figura 13.15: Construcció de l'ona sinusoïdal amb el PWM.
Per controlar un sistema trifàsic hem de desfasar cada senyal modulador 120, de manera
que tenim tres senyals de control, una per cada fase.
135
Figura 13.16: Construcció de les tres ones sinusoïdals d'un circuit trifàsic .
L'espectre d'ona d'un senyal de voltatge de sortida consisteix en un harmònic fonamenta
a la freqüència fm i un conjunt de pics centrats a la fc i els seus múltiples. Veiem que a
mesura que l'index de modulat augmenta. més perfecte és el senyal sinusoïdal de sortida.
Figura 13.17: Espectre d'ona del senyal sinusoïdal.
* Si aquest voltatge s'aplica a una carrega inductiva obtenim un corrent sinusoïdal.
136

Circuits Electronics

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Circuits Electronics

Uploaded by

Copyright:

Available Formats

Universitat Politècnica de Catalunya

Bachelor's degree in Aerospace Vehicle Engineering

Pau Lahoz Gaitx

1.2 Repàs dels components lineals . . . . . . . . . . . . . . . . . . . . . . . . . 3

2.3 L'amplicador operacional . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.3.1 Amplicadors operacionals ideals . . . . . . . . . . . . . . . . . . . 11

2.3.2 Funcions de transferència i diagrames de BODE . . . . . . . . . . . 18

2.3.3 No idealitats d'un amplicador operacional . . . . . . . . . . . . . . 24

3.2 Filtres d'ordre superior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

3.2.1 Topologies de segon ordre: Filtres passa-baixos . . . . . . . . . . . 33

3.2.2 Topologies de segon ordre: Filtres passa-alts . . . . . . . . . . . . . 35

3.2.3 Topologies de segon ordre: Filtres passa-banda . . . . . . . . . . . . 37

3.2.4 Filtre universal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

3.2.5 Filtre rebutjador de banda . . . . . . . . . . . . . . . . . . . . . . . 41

4.1.1 Comparadors simples i amb histèresis . . . . . . . . . . . . . . . . . 43

4.1.2 Comparadors simples . . . . . . . . . . . . . . . . . . . . . . . . . . 44

4.1.3 Comparador amb histèresis. Smith's trigger . . . . . . . . . . . . 44

4.2.1 Recticadors de precisió i detectors de pic . . . . . . . . . . . . . . 47

4.2.2 Recticador de precisió mitja ona . . . . . . . . . . . . . . . . . . . 47

4.2.3 Recticadors d'ona completa . . . . . . . . . . . . . . . . . . . . . . 49

4.3 Detectors de pic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

4.4 Limitador actiu basat en OPAM i díode Zener . . . . . . . . . . . . . . . . 51

5 Amplicadors operacionals: oscil·ladors 53

5.1.1 Condicions d'oscil·lació . . . . . . . . . . . . . . . . . . . . . . . . . 53

5.1.2 Oscil·lador de fase amortit . . . . . . . . . . . . . . . . . . . . . . . 55

5.1.3 Oscil·lador de pont de Wien . . . . . . . . . . . . . . . . . . . . . . 56

5.2 Oscil·ladors de relaxació . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

5.2.1 Generador d'ones quadrades i triangulars . . . . . . . . . . . . . . . 58

5.2.2 Generador d'ones exponencials . . . . . . . . . . . . . . . . . . . . . 59

6.2 Conversió A-D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

6.3 Resolució del convertidor A-D . . . . . . . . . . . . . . . . . . . . . . . . . 63

6.4 Elecció de la freqüència de mostreig: Teorema de Nyquist . . . . . . . . . . 63

6.5 Efecte aliasing i ltre anti-aliasing . . . . . . . . . . . . . . . . . . . . . 64

7 Sistemes de numeració posicionals 67

8 Introducció als circuits lògics 71

8.2 Postulats bàsics i propietats de l'àlgebra booleana . . . . . . . . . . . . . . 73

8.2.1 Postulats bàsics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

8.3 Taules de veritat . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

8.5 Síntesis de circuits lògics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

8.5.1 Síntesis de circuits lògics a partir de taules de veritat . . . . . . . . 75

8.5.2 Implementació optimitzada de funcions lògiques: Mapes de Karnaugh 77

9 Sistemes lògics combinacionals 81

9.1.1 Aplicacions dels multiplexors . . . . . . . . . . . . . . . . . . . . . . 83

9.5.1 Circuit semisumador . . . . . . . . . . . . . . . . . . . . . . . . . . 89

9.5.2 Sumador complet . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

9.5.3 Expansió dels sumadors . . . . . . . . . . . . . . . . . . . . . . . . 90

9.5.4 Sumadors i restadors . . . . . . . . . . . . . . . . . . . . . . . . . . 91

10 Sistemes lògics seqüencials 93

10.1.1 Flip-Flop J-K . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

10.2.1 Comptadors asíncrons . . . . . . . . . . . . . . . . . . . . . . . . . 98

10.2.2 Comptadors síncrons . . . . . . . . . . . . . . . . . . . . . . . . . . 99

10.2.3 Aplicacions dels comptadors . . . . . . . . . . . . . . . . . . . . . . 100

10.3 Registres de desplaçament ( Shift Registers ) . . . . . . . . . . . . . . . . . . 102

10.3.1 Registres de desplaçament: entrada en serie i sortida en serie . . . . 102

10.3.2 Registres de desplaçament: entrada en paral·lel i sortida en paral·lel 103

10.3.3 Registres de desplaçament: entrada en serie i sortida en paral·lel . . 104

10.3.4 Registres de desplaçament: entrada en paral·lel i sortida en serie . . 105

10.3.5 Aplicacions dels registres de desplaçament . . . . . . . . . . . . . . 105

11 Circuits seqüencials síncrons 107

11.1.1 Autòmats de Mealy . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

11.1.2 Autòmats de Moore . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

11.2 Anàlisis de sistemes seqüencials síncrons . . . . . . . . . . . . . . . . . . . 109

11.3 Disseny de sistemes seqüencials síncrons . . . . . . . . . . . . . . . . . . . 109

2.3 L'amplicador operacional . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.3.1 Amplicadors operacionals ideals . . . . . . . . . . . . . . . . . . . 11

2.3.3 No idealitats d'un amplicador operacional . . . . . . . . . . . . . . 24

4.1.3 Comparador amb histèresis. Smith's trigger . . . . . . . . . . . . 44

4.2.1 Recticadors de precisió i detectors de pic . . . . . . . . . . . . . . 47

4.2.2 Recticador de precisió mitja ona . . . . . . . . . . . . . . . . . . . 47

4.2.3 Recticadors d'ona completa . . . . . . . . . . . . . . . . . . . . . . 49

5 Amplicadors operacionals: oscil·ladors 53

6.5 Efecte aliasing i ltre anti-aliasing . . . . . . . . . . . . . . . . . . . . . 64

12.1.8 Classicació dels sistemes microprocessadors . . . . . . . . . . . . . 119

d'atenuar-se s'ampliquin). Aquesta es la freqüència de tall del ltre i es deneix com

• En cas que s'ampliqui:

• Resistència: Queda denida de la següent manera en el domini temporal i en el de

• Condensador: Es deneix en els dos dominis de forma diferent:

• Bobina: Es deneix en de la següent manera:

Figura 2.4: Recticador de mitja

Figura 2.3: Recticador de mitja

Figura 2.6: Recticador de mitja

Figura 2.5: Recticador de mitja

Figura 2.8: Recticador de doble

Figura 2.7: Recticador de doble

Figura 2.10: Recticador de doble

Figura 2.9: Recticador de doble

voltatge deneix el díode.