B

Bab 4
4. Unta
ai Log
gika

Untaii logika yaang membeentuk suatuu fungsi unntuk tujuann tertentu bbiasanya
diibentuk dari berbagaai macam gerbang loogika. Kelluaran untaai tergantuung dari
koombinasi loogika beberaapa masukaan. Untai teersebut dapaat digolongkan ke dalaam untai
loogika kombiinasi.
Seoraang pakar sistem dig gital harus dapat melakukan duua kegiatan, proses
annalisis dan proses sinteesis. Seoranng ahli haruus dapat menentukan
m fungsi logiika yang
diiberikan oleeh suatu unttai logika. Kegiatan
K ini disebut prooses analisiss. Saorang ahli
a juga
haarus dapat melakukann perancanggan untai loogika jika diberikan fungsi f logikka yang
teertulis dalam
m tabel keebenaran. Kegiatan
K inni disebut proses
p sinteesis. Keduaa proses
teersebut akann dijelaskan pada bab inni.
Untukk mempelajari hubungaan antara masukan
m dann keluaran sebuah
s untaai logika,
akkan menjaddi lebih muddah jika unttai tersebut disederhan nakan terlebbih dahulu. Sebagai
coontoh lihat kembali Contoh
C 3.9. Mempelajaari untai loogika yang dinyatakann dengan
peersamaan Y = BC akan a lebih mudah dibbanding meempelajari untai logikka yang
diinyatakan dengan
d persaamaan Y = ABC + ABC . Padahal keedua untai tersebut
t sebbenarnya
saama. Demikkian juga, menganalissis untai Y = A B C + A B D akan jauh lebihh mudah
daaripada meenganalisis untai Y = A B C D + A B C D + A B C D + A B C D . Dan mengganalisis
keeluaran Y = (A + B)(A + B) akann menghabiskan lebih banyak ennergi dibanndingkan
deengan mengganalisis Y = B yang tiddak mengguunakan gerb bang logikaa satu pun!
Ada dua
d cara unttuk menyedderhanakan sebuah unttai logika. Cara C pertam
ma adalah
peenyederhanaaan secara matematis. Teorema Boole
B yang telah dijelaaskan di subbbab 3.5
daapat digunaakan untukk membantuu penyederrhanaan meenggunakann cara pertaama ini.
Seedangkan cara
c kedua adalah peenyederhanaaan menggu unakan Petta Karnauggh. Cara
keedua ini akkan dijelaskkan di subbbab 4.3. Penyederhan
P naan untai logika tidaak boleh
m
mengubah huubungan loogika masukkan dan keeluaran untaai tersebut. Dengan kata k lain,
peenyederhanaaan untai loogika tidak boleh
b menggubah tabel kebenaran
k u
untai tersebut.
Hasil penyederhhanaan untaai logika jugga dapat diigunakan untuk mengggantikan
unntai semulaa. Untai yaang lebih sederhana akan
a memppunyai bebeerapa kelebbihan, di
anntaranya: menggunakan
m n jumlah geerbang lebihh sedikit sehhingga wakktu tunda tootal untai

95
menjadi lebih kecil, kemungkinan resiko kegagalan fungsi lebih kecil karena
penggunaan gerbang dan perkawatan yang lebih sedikit, dan daya total yang dikonsumsi
untai logika juga akan lebih kecil. Sebelum kita pelajari proses penyederhanaan lebih
lanjut, akan kita pelajari dulu bagaimana sebuah untai dapat kita bangun.

4.1 Pembentukan Untai Logika Pembentukan Untai Logika

Di Bab 3 kita telah belajar menentukan sebuah tabel kebenaran yang memuat
hubungan masukan dan keluaran untuk sebuah untai logika. Pada subbab ini kita akan
mencoba membuat sebuah untai logika dari sebuah tabel kebenaran yang telah
ditentukan. Ini merupakan langkah menuju proses sintesis dan perancangan untai
logika.
Suatu persamaan logika dapat direalisasikan menjadi untai logika dengan
berbagai gerbang. Sebuah fungsi logika Y dalam bentuk tabel kebenaran dapat
direalisasikan berdasarkan setiap baris pada tabel kebenaran dengan mempertimbangkan
masukan mana yang menghasilkan keluaran 1 atau masukan mana yang menghasilkan
masukan 0. Atau dengan kata lain, jika Y adalah keluaran suatu untai logika, maka
fungsi logika dapat dibentuk dengan mempertimbangkan masukan mana yang
manjadikan keluaran Y = 1 atau masukan mana yang menjadikan Y = 0.
Sebagai contoh adalah tabel kebenaran pada Gambar 4.1(a). Dari tabel
kebenaran tersebut terlihat bahwa keluaran Y hanya akan berlogika 1 jika masukan A=1
dan B=1. Tabel kebenaran tersebut dapat direalisasikan dengan sebuah gerbang AND
Gambar 4.1(b). Gerbang AND tersebut mempunyai masukan A dan B. Keluaran akan
berlogika 1 jika A=1 dan B=1, sehingga terbentuk persamaan logika Y =AB.

A B Y
0 0 0
0 1 0
1 0 0
1 1 1 (b)
(a)

Gambar 4.1 Tabel kebenaran dan realisasinya

Lain halnya dengan tabel kebenaran pada Gambar 4.2(a). Dari tabel kebenaran
tersebut terlihat bahwa keluaran Y hanya akan berlogika 1 jika masukan A=0 dan B=1.
Tabel kebenaran tersebut dapat pula direalisasikan dengan sebuah gerbang AND.
Namun agar keluaran gerbang AND berlogika 1, maka A dan B harus berlogika 1.
Padahal dalam tabel tersebut keluaran Y = 1 terjadi saat A=0 dan B=1. Agar tabel
tersebut dapat dibentuk oleh gerbang AND, kita NOT-kan saja masukan A sebelum
masuk ke AND. Sehingga yang masuk ke gerbang AND adalah A dan B. Lihat Gambar
4.2(b). Di sini sebuah gerbang NOT diletakkan di depan masukan A. Dengan cara ini,
keluaran Y=1 jika A=0 dan B=1, sehingga terbentuk persamaan logika Y = A B .

96
 A B Y
0 0 0
0 1 1
A
1 0 0 A
Y = AB
1 1 0 B
(a) (b)

Gambar 4.2 Tabel kebenaran dan realisasinya

Dengan cara di atas, bagaimana jika dikehendaki untai yang memenuhi
pernyataan keluaran Y=1 jika A=1 dan B=0? Dan bagaimana pula untai yang memenuhi
pernyataan keluaran Y=1 jika A=0 dan B=0? Untai pertama dapat direalisasikan dengan
sebuah gerbang AND dan sebuah inverter di depan masukan B, sehingga memberikan
keluaran Y= A B . Sedangkan untai kedua dapat menggunakan sebuah inverter di depan
masukan A dan B. Lihatlah Gambar 4.3!
Berbagai variasi masukan A dan B dapat dibentuk dari sebuah gerbang AND.
Realisasi untuk semua variasi A dan B dapat dilihat pada Gambar 4.3. Setiap untai pada
gambar tersebut memberikan keluaran Y=1 untuk masukan yang dikehendaki dan
memberikan keluaran Y=0 untuk masukan yang lain. Masukan AND harus diinversi
(dilewatkan gerbang NOT) terlebih dahulu ataukah tidak, tergantung dari kondisi
masukan yang akan menghasilkan keluaran 1.

A
A
Y = AB Y=1 jika A=0 dan B=1
B

A
B
Y = AB Y=1 jika A=1 dan B=0
B

A
Y = AB Y=1 jika A=0 dan B=0
B
B
A Y=1 jika A=1 dan B=1
Y = AB
B

Gambar 4.3 Realisasi dengan gerbang AND

Gambar 4.3 merupakan realisasi gerbang AND dengan mempertimbangkan
keluaran yang berlogika 1. Keluaran selalu berbentuk perkalian (product), misalnya Y =
A B . Bentuk ini dinamakan minterm dan sering digunakan notasi m. Sehingga m = A B .
Bagaimana jika terdapat dua variasi yang memberikan keluaran Y=1? Misalnya Y=1
jika A=1 dan B=1, namun juga Y=1 jika A=0 dan B=1. Bagaimana untainya?
Perhatikan Gambar 4.4(a).

97
 A B Y
A B Y A B Y
0 0 0
0 0 0 0 0 0
0 1 0 + =
0 1 1 0 1 1
1 0 0
1 0 0 1 0 0
1 1 1
1 1 0 1 1 1
Y = AB
Y = AB Y= AB + AB

(a) Penggabungan dua tabel kebenaran

+ A
A
Y = AB
B

z = AB

z = AB + AB
A

z = AB
(b) Penggabungan dua untai logika
Gambar 4.4 Penggabungan dua tabel kebenaran dan untai logikanya
Persoalan ini dapat diselesaikan dengan menggabungkan kedua tabel kebenaran.
Penggabungan dua tabel kebenaran cukup dilakukan dengan meng-OR-kan setiap baris
keluaran (Y) kedua tabel kebenaran. Untai logika yang dihasilkan adalah gabungan
untai logika Y = AB dan Y = A B . Penggabungan kedua untai logika dilakukan dengan
meng-OR-kan keluaran kedua untai sehingga didapat untai Y = AB + AB sebagaimana
Gambar 4.4(b).

4.2 Bentuk SOP dan POS

a) Minterm dan Maksterm
Pembentukan untai logika seperti yang diuraikan di atas dilakukan dengan
mempertimbangkan masukan yang memberikan keluaran Y=1. Hasil rancangan selalu
berbentuk sebuah perkalian jika hanya satu variasi yang memberikan Y=1. Misalnya Y
= AB atau Y = A B seperti pada Gambar 4.3.
Jika terdapat dua atau lebih variasi yang memberikan Y=1, maka hasil
rancangan akan berbentuk penjumlahan dari perkalian (sum-of-product). Misalnya pada
Gambar 4.4 yang menghasilkan untai Y = AB + AB . Namun penjelsan di atas baru
mencakup untai yang menggunakan dua masukan. Bagaimana jika terdapat tiga
masukan atau lebih?
Pada untai dengan tiga masukan, banyaknya variasi susunan gerbang tentu akan
lebih banyak. Sebagai contoh adalah tabel kebenaran pada Tabel 4.1. Tabel kebenaran
tersebut mewakili semua variasi masukan untuk gerbang dengan tiga masukan. Variasi
tersebut diberi nomor 0 hingga 7.

98
 Tabel 4.1 Minterm dan Maksterm tiga variabel
No. ABC Minterm Maksterm Y
0 000 m0 = A B C M0 = A + B + C 0

1 001 m1 = A B C M1 = A + B + C 0

2 010 m2 = A B C M2 = A + B + C 1

3 011 m3 = A B C M3 = A + B + C 0

4 100 m4 = A B C M4 = A + B + C 0

5 101 m5 = A B C M5 = A + B + C 0

6 110 m6 = A B C M6 = A + B + C 1

7 111 m7 = A B C M7 = A + B + C 0

Kolom ketiga tabel tersebut merupakan bentuk minterm dari setiap masukan;
sedangkan kolom ke empat merupakan bentuk maksterm dari setiap masukan. Minterm
mempertimbangkan masukan yang menjadikan keluaran Y = 1; sedangkan maksterm
mempertimbangkan masukan yang menjadikan keluaran Y = 0. Pada buku ini
digunakan notasi mi untuk menyatakan minterm dari baris ke i, dan Mi untuk
menyatakan maksterm dari baris ke i. Sebagai contoh pada baris pertama, A = B = C =
0. Sehingga minterm baris ke-0 adalah m0 = A B C , dan maksterm baris ke-0 adalah Mo =
A +B+C.
Realisasi untai minterm dibentuk dengan gerbang AND; sedangkan realisasi
untai maksterm dibentuk dengan gerbang OR. Perhatikan pernyataan matematis untai
minterm dan maksterm pada Tabel 4.1. Sebagai pengingat-ingat, pada minterm, jika
sebuah masukan diberi logika 0, maka variabel masukan tersebut diberi tambahan NOT;
sedangkan pada maksterm, jika sebuah masukan diberi logika 1, maka variabel masukan
tersebut diberi tambahan NOT.
b) Bentuk Sum-of-Product (SOP)
Minterm merupakan bentuk perkalian yang melibatkan variabel masukan sebuah
fungsi logika. Untuk sebuah fungsi logika dengan n variabel, perkalian yang dibentuk
minterm dapat melibatkan semua variabel masukan atau hanya melibatkan beberapa
masukan saja.

99
 Tabel 4.2 Fungsi logika dengan tiga variabel
No. ABC Y
0 000 0
1 001 1
2 010 0
3 011 0
4 100 1
5 101 1
6 110 1
7 111 0

Sebuah fungsi logika Y dapat dibentuk dari penjumlahan minterm, yaitu

penjumlahan dari hasil perkalian (sum-of-product, SOP). Sebagai contoh adalah untai
yang akan dinyatakan dari Tabel 4.2. Pada kolom ketiga tabel terebut terlihat bahwa
terdapat empat variasi masukan yang akan menyebabkan keluaran Y berlogika 1, yaitu
keluaran nomor 1, 4, 5 dan 6. Sehingga untuk membentuk SOP, kita harus
menggunakan minterm m1, m4, m5 dan m6.
Y = m1 + m4 + m5 + m6
= ABC + ABC + ABC + ABC
= (A + A ) B C + A (B + B) C

= BC + A C

Bentuk di atas merupakan bentuk minimum realisasi dari SOP. Realisasi

gerbang logikanya dapat dilihat pada Gambar 4.5. Pada umumnya biaya untuk
merealisasikan suatu untai merupakan penjumlahan antara jumlah gerbang dan jumlah
semua masukan gerbang. Sehingga untai pada gambar tersebut mempunyai biaya 13,
yaitu: 5 buah gerbang logika dan 8 masukan untuk semua gerbang.

Gambar 4.5 Bentuk minimal SOP

Untuk menyatakan ungkapan SOP sering digunakan persamaan berikut,
Y =  (m1, m4, m5, m6)
atau Y =  m(1, 4, 5, 6)
Tanda  menandakan bahwa digunakan operasi penjumlahan untuk membentuk
ungkapan SOP. Persamaan logika yang dinyatakan dalam bentuk SOP mempunyai
sebuah keistimewaan. Penggunaan Peta Karnaugh yang akan dibahas pada subab 4.4
mensyaratkan bentuk SOP untuk penyederhanaan dan perancangan untai logika.

100
c) Bentuk Product-of-Sum (POS)
Untuk mengungkapkan sebuah untai, teradap prinsip dualitas. Jika sebuah untai
dapat direalisasikan berdasarkan setiap baris pada tabel kebenaran dengan
mempertimbangkan masukan mana yang menghasilkan keluaran Y = 1, maka tentunya
dapat pula sebuah untai direalisasikan berdasarkan setiap baris pada tabel kebenaran
dengan mempertimbangkan masukan mana yang menghasilkan keluaran Y = 0.
Pendekatan untuk hal ini merupakan realisasi dari komplemen minterm yang disebut
maksterm.
Contohnya adalah fungsi logika yang dinyatakan dari Tabel 4.2. Pada subbab
sebelumnya, fungsi tersebut telah direalisasikan dari minterm; dan kini akan dicoba
dibentuk realisasi dari makstermnya. Pada kolom ketiga tabel terebut terlihat bahwa
terdapat empat variasi masukan yang akan menyebabkan keluaran fungsi berlogika 0,
yaitu keluaran nomor 0, 2, 3 dan 7. Sehingga untuk membentuk maksterm, kita harus
menggunakan minterm M0, M2, M3 dan M7.
Bentuk maksterm juga dapat diperoleh dengan mencari komplemen dari Y atau
dinyatakan dengan z . Nilai z dapat ditentukan dengan menjumlahkan minterm untuk
z = 1 atau semua kolom untuk Y= 0. Dari Tabel 4.2 didapat
z =  (m0, m2, m3, m7)
atau
z =  m(0, 2, 3, 7)
= m0 + m2 + m3 + m7
= A B C + AB C + ABC + ABC
Bentuk perkalian maksterm adalah
z = m0 + m2 + m3 + m7 = m0 + m2 + m3 + m7

= m0 .m2 .m3 .m7

= M0.M2.M3.M7
= (A + B + C)(A + B + C)(A + B + C)(A + B + C)
Dengan menggunakan sifat identitas nomor 14.a, persamaan di atas dapat
disederhanakan menjadi
Y = ((A + C) + B)((A + C) + B)(A + (B + C))(A + (B + C))
= (A + C)(B + C )
Karena persamaan di atas merupakan operasi perkalian dari hasil penjumlahan,
maka sering disebut bentuk product-of-sum (POS). Bentuk maksterm dapat pula
dinyatakan dengan persamaan berikut
Y = ∏ (M0.M2.M3.M7)
= ∏ M(0, 2, 3, 7)

101
 Realisasi dari bentuk maksterm dapat dilihat pada Gambar 4.6 berikut.

Gambar 4.6 Bentuk minimal POS

Contoh 4.1
Bentuklah persamaan logika dari tabel kebenaran berikut dalam SOP dan POS!
No. ABC Y
0 000 0
1 001 0
2 010 1
3 011 1
4 100 1
5 101 0
6 110 1
7 111 1
Jawab:
• Dengan minterm, tabel kebenaran di atas dapat dinyatakan dengan
Y =  m(2, 3, 4, 6, 7)
Bentuk SOP menjadi
Y = m2+m3+m4+m6+m7
= AB C + ABC + A B C + AB C + ABC
= A B(C + C) + A(B + B)C + A B(C + C)
= AB + A C + AB

= (A + A)B + A C
= B + AC
• Dengan maksterm, tabel kebenaran di atas dapat dinyatakan dengan
Y = ∏ M(0, 1, 5)
Bentuk POS menjadi
Y = M0.M1.M3
= (A + B + C)(A + B + C)(A + B + C)
= ((A + B) + C)((A + B) + C )(A + (B + C )(A + (B + C))
= ((A + B) + C C )(A A + (B + C))
= (A + B)(B + C )
Dengan sifat distributif pada subbab 3.8.c, persamaan di atas dapat
disederhanakan menjadi

102
 Y = B+AC

Persamaan logika yang dibentuk menggunakan SOP dapat sama dengan

persamaan logika yang dibentuk menggunakan POS dapat juga tidak. Namun kedua
persamaan tersebut akan mempunyai tabel kebenaran sama.

4.3 Penyederhanaan Untai Logika secara Matematis

Untai logika dapat diungkapkan secara matematis dengan sebuah persamaan
logika menurut aturan Teorema Boole sebagaimana telah dijelaskan di Subbab 3.8. Pada
subbab tersebut juga telah dijelaskan bagaimana sebuah persamaan logika yang cukup
kompleks dapat dijadikan lebih sederhana dengan menggunakan beberapa sifat yang
berlaku pada teorema Boole.
Sebuah persamaan logika yang cukup kompleks dapat disederhanakan dengan
dua langkah pokok penyederhanaan, yaitu:
1. Ubahlah persamaan tersebut menjadi persamaan SOP atau POS. Langkah ini
biasanya banyak menggunakan sifat-sifat teorema Boole dan De Morgan.
2. Lihatlah apakah terdapat variabel yang dapat difaktorkan. Jika ada, faktorkan
variabel tersebut untuk menjadikan persamaan tersebut lebih sederhana.
Contoh 4.2
Buatlah untai logika paling sederhana untuk x = ABC + AB( A C) !
Jawab:
Persamaan logika tersebut jika direalisasikan langsung akan menjadi untai
dengan tujuh gerbang logika sebagaimana Gambar 4.7. Mari kita coba sederhanakan
agar jumlah gerbang logika yang dibutuhkan menjadi minimal!

Gambar 4.7 Untai dengan tujuh gerbang logika

Inverter pada persamaan logika untuk gambar di atas dapat dihilangkan
menggunakan teorema De Morgan.

103
 x = ABC + AB( A C)

= ABC + AB( A + C) (teorema De Morgan)

= ABC + AB( A + C) (penghilangan inversi ganda)
= ABC + AB + ABC (sifat distributif)
= AC(B + B) + AB
= AC + AB
= A(B + C)
Persamaan logika tersebut dapat direalisasikan hanya dengan tiga gerbang
seperti pada Gambar 4.8.

Gambar 4.8 Untai hasil penyederhanaan Gambar 4.7.

Contoh 4.3
Sederhanakan persamaan logika x = ( A + B)( A + B) untuk untai pada Gambar 4.9(a)!

(a) (b)
Gambar 4.9 Contoh penyederhanaan untai
Jawab:
x = ( A + B)( A + B)

= AA + A B + BA + BB

= AB + AB
Untai logika hasil penyederhanaan dapat dilihat pada Gambar 4.9(b)
Pada Contoh 4.3 di atas, ternyata untai yang dihasilkan tidak lebih sederhana
daripada untai aslinya. Hal ini terlihat dari jumlah gerbang yang digunakan masih
sama dengan untai aslinya. Dengan demikian tidak setiap untai logika dapat
disederhanakan dengan cara matematis.

104
4.4 Peta Karnaugh
Cara lain untuk penyederhanaan persamaan logika adalah dengan Peta
Karnaugh (Karnaugh Map, K-Map). Cara ini dapat digunakan untuk
menyederhanakan persamaan logika yang menggunakan paling banyak enam
variabel. Hanya pernyataan matematis dalam bentuk SOP saja yang dapat
disederhanakan menggunakan peta Karnaugh. Persamaan dalam bentuk POS atau
bentuk lain, harus diubah ke bentuk SOP terlebih dahulu jika akan disederhanakan
menggunakan peta Karnaugh. Dalam buku ini hanya akan dibahas penyederhanaan
persamaan logika hingga empat variabel. Penggunaan persamaan logika dengan lima
atau enam variabel disarankan menggunakan program komputer.
Peta merupakan gambar suatu daerah. Peta Karnaugh menggambarkan daerah
logika yang telah dijabarkan pada tabel kebenaran. Penggambaran daerah pada peta
Karnaugh harus mencakup semua kombinasi dari semua variabel yang digunakan
pada suatu persamaan logika. Daerah pada peta Karnaugh dapat tumpang tindih
antara satu kombinasi variabel dengan kombinasi variabel yang lain.
Sebagai contoh adalah persamaan logika dengan dua variabel x = AB. Peta
Karnaugh untuk persamaan tersebut harus mencakup semua kombinasi kedua
variabelnya, yaitu: A B , AB , AB dan AB . Karena ada 2 variabel terlibat, maka peta
Karnaugh yang dibuat terdiri dari empat kotak dengan bentuk 2×2 sebagaimana
Gambar 4.10(a). Peta Karnaugh untuk tiga variabel harus mempunyai delapan kotak
dengan bentuk 4×2 ataui 2×4, dan peta Karnaugh untuk empat variabel harus
mempunyai 16 kotak dengan bentuk 4×4. Peta Karnaugh untuk tiga dan empat
variabel dapat dilihat pada Gambar 4.10 (b) dan (c).

(a)

(b) (c)

Gambar 4.10 Peta Karnaugh untuk 2, 3 dan 4 variabel

Pembuatan peta Karnaugh dengan cara sebagai berikut:
1. Tentukan variabel maksimum persamaan.
2. Berdasar jumlah variabel, buatlah jumlah baris dan kolom peta sesuai dengan
Gambar 4.10.
3. Tentukan koordinat salah satu kotak.
Untuk mempermudah, tentukan terlebih dahulu koordinat kotak kiri atas.
Misalnya, sebagaimana Gambar 4.10, koordinat kotak kiri atas adalah A B untuk peta
dengan dua variabel, ABC untuk peta dengan tiga variabel, A B CD untuk peta
dengan empat variabel.

118
4. Isikan koordinat kotak di sebelahnya dengan ketentuan hanya satu variabel yang
boleh berbeda logikanya. Masih untuk contoh pada Gambar 4.10:
 Pada peta untuk dua variabel, di samping kanan A B adalah A B (logika
variabel B berubah), dan di bawah A B adalah A B (logika variabel A
berubah)
 Pada peta untuk empat variabel, di samping kanan A B C D adalah A B C D
(logika variabel D berubah), atau boleh juga diisi A B C D (logika variabel
C berubah) atau A B C D (logika variabel B berubah) atau A B CD (logika
variabel A berubah).
Isikan kotak-kotak yang lain dengan cara sama. Dengan catatan, dua kotak
yang berdampingan hanya mempunyai satu variabel yang berbeda logikanya.
5. Isikan logika ke setiap kotak sesuai dengan tabel kebenaran.
Contoh 4.4
Gambarkan daerah di perta Karnaugh untuk persamaan Y = A B + AB, Y =
ABC + ABC dan Y = BC D + ABCD + AB + BCD + BC !
Jawab:
• Y = A B + AB
Persamaan berbentuk SOP tersebut mempunyai dua variabel, yaitu A dan B.
Tabel kebenaran dan peta Karnaugh untuk persamaan tersebut adalah seperti pada
Gambar 4.11(a). Perhatikan kembali bahwa pada SOP, hanya keluaran Y = 1 yang
dipertimbangkan.
Peta Karnaugh untuk pernyataan tersebut adalah seperti terlihat pada Gambar
4.11(b). Baris pertama peta tersebut adalah daerah A , dan kolom pertama adalah
daerah B . Sehingga daerah A B adalah baris pertama kolom pertama. Sedangkan
baris kedua peta tersebut adalah daerah A, dan kolom kedua adalah daerah B.
Sehingga AB adalah baris kedua kolom kedua. Kedua daerah tersebut dapat ditanda
dengan diberi logika 1.
A B Y
0 0 1  AB
0 1 0
1 0 0
1 1 1  AB (b)
(a)
Gambar 4.11 (a) Tabel kebenaran dan (b) Peta Karnaugh untuk dua variabel.

119
  Y = ABC + ABC
Persamaan tersebut mempunyai tiga variabel, yaitu A, B dan C. Tabel
kebenaran dan peta Karnaugh untuk persamaan tersebut mengikuti Gambar 4.12.
A B C Y (a)
0 0 0 0
0 0 1 0
0 1 0 1  ABC
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1  ABC
1 1 1 0 (b)
Gambar 4.12 Tabel kebenaran dan Peta Karnaugh untuk tiga variabel.

 Y = BC D + ABCD + AB + BCD + BC
Persamaan tersebut mempunyai empat variabel, yaitu A, B, C dan D.
Beberapa persamaan yang hanya mencakup dua atau tiga variabel, berarti variabel
yang lain dapat berlogika sembarang, dan diberi notasi X. Suku pertama adalah BC D
, ini berarti A dapat diisi logika sembarang, dan dapat dinotasikan XBC D . Sehingga
persamaan BC D akan berlogika 1 jika A=0 atau 1 dan B=1 dan C=0 dan D=0.
Demikian pula untuk suku keempat, yaitu BCD. Di sini masukan A berarti bebas.
Untuk suku ketiga, yaitu AB, berarti masukan C dan D bebas. Suku ini dapat
dinotasikan ABXX. Sedangkan pada suku kelima, BC, dapat dinotasikan XBCX.
Tabel kebenaran dan peta Karnaugh sebagaimana Gambar 4.13.

120
A B C D Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1  XBC D
0 1 0 1 1  ABCD
0 1 1 0 1  XBCX
0 1 1 1 1  XBCD, XBCX
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0 (b)
1 1 0 0 1  XBC D , ABXX
1 1 0 1 1  ABXX
1 1 1 0 1  ABXX, XBCX
1 1 1 1 1  ABXX, XBCD, XBCX
(a)
Gambar 4.13 (a) Tabel kebenaran dan (b) Peta Karnaugh untuk empat variabel.
Pada peta di atas beberapa daerah kombinasi variabel dapat tumpang tindih
dengan kombinasi variabel yang lain. Misalnya daerah AB tumpang tindih dengan
daerah BC dan BCD. Semakin luas daerah tumpang tindih akan menyebabkan
persamaan yang dihasilkan nantinya lebih sederhana.

4.5 Penyederhanaan Untai Logika dengan Peta Karnaugh

Peta Karnaugh menggambarkan daerah logika untuk semua kombinasi variabel
yang terlibat dalam suatu persamaan logika. Pada Peta Karnaugh, beberapa kotak
berlogika 1 yang berdampingan dapat digabungkan untuk membentuk persamaan logika
baru yang lebih sederhana. Dengan kata lain, penggabungan beberapa kotak berlogika 1
yang berdampingan dapat menyederhanakan persamaan logika.
Proses penggabungan beberapa kotak berlogika 1 yang berdampingan dilakukan
dengan langkah-langkah berikut.
1. Gabungkan 16 kotak sekaligus jika semuanya berlogika 1. Gabungan ini hanya
dapat dilakukkan pada peta Karnaugh 4×4. Penggabungan 16 kotak sekaligus akan
menyederhanakan persamaan logika dengan menghilangkan semua variabel yang
terlibat. Persamaan logika yang dihasilkan adalah keluaran Y=1.

121
 Gambar 4.14 Gabungan 16 kotak
2. Jika terdapat kotak yang belum tergabung, gabungkan kotak-kotak tersebut sehingga
membentuk gabungan delapan kotak jika memungkinkan. Bentuk gabungan dapat
2×4 atau 4×2 seperti Gambar 4.15. Gabungan ini hanya dapat dilakukan pada peta
Karnaugh 4×4 atau 4×2. Gabungan delapan kotak menghilangkan tiga variabel yang
terlibat. Jika diterapkan pada peta Karnaugh 4×4, maka hanya tinggal satu variabel
yang terlibat, sedangkan jika diterapkan pada peta Karnaugh 4×2 maka akan
memberikan hasil keluaran Y=1.

(a) (b)

Gambar 4.15 Gabungan 8 kotak berbentuk: (a) 2×4 (b) 4×2.

Jika terdapat kotak yang belum tergabung, gabungkan kotak-kotak tersebut
membentuk gabungan 4 kotak jika memungkinkan. Bentuk gabungan dapat 1×4, 4×1
atau 2×2 seperti Gambar 4.16. Gabungan ini akan menghilangkan dua variabel yang
terlibat. Jika diterapkan pada peta Karnaugh 4×4 atau 4×2, maka hanya tinggal dua atau
tiga variabel yang terlibat, sedangkan jika diterapkan pada peta Karnaugh 2×2 maka
akan memberikan hasil keluaran Y=1.

(a) (b) (c)

Gambar 4.16 Gabungan 4 kotak berbentuk (a) 1×4, (b) 4×1, (c) 2×2.
3. Jika terdapat kotak yang belum tergabung, gabungkan kotak-kotak tersebut
membentuk gabungan 2 kotak jika memungkinkan. Bentuk gabungan dapat 1×2
atau 2×1 seperti Gambar 4.17. Gabungan ini akan menghilangkan satu variabel yang
terlibat.

122
 (a) (b)

Gambar 4.17 Gabungan 2 kotak berbentuk (a) 1×2 (b) 2×1

Semakin banyak kotak yang digabung, maka semakin banyak variabel yang
dapat dihilangkan. Sehingga usahakan jumlah kotak yang tergabung menjadi maksimal.
Setiap gabungan akan menjadi sebuah suku pada persamaan logika yang dihasilkan.
Untuk itu usahakan jumlah gabungan minimal agar banyaknya suku juga minimal. Agar
lebih jelas, akan kita coba langkah-langkah di atas.
a) Gabungan Dua Kotak
Pada Peta Karnaugh, dua kotak berlogika 1 yang berdampingan dapat
digabungkan untuk menyederhanakan persamaan logika. Seperti telah disebutkan pada
langkah nomor empat, gabungan dua kotak dapat mengurangi satu variabel yang terlibat
pada kedua kotak.
Contoh 4.5
Sederhanakan persamaan Y = ABC + ABC !
Jawab:
Daerah untuk persamaan tersebut dapat digambarkan ke dalam Peta Karnaugh
seperti Gambar 4.18. Di antara keempat proses penggabungan di atas, hanya langkah
ke-4 yang dapat dilakukan. Pada gambar tersebut hanya terjadi satu gabungan, sehingga
persamaan logika yang dihasilkan nantinya hanya mempunyai satu suku saja. Pada
gambar tersebut dihasilkan gabungan dua kotak, maka persamaan logika yang
dihasilkan hanya akan melibatkan dua variabel.

Gambar 4.18 Penggabungan dua kotak di Peta Karnaugh

Pada Gambar 4.18, daerah logika 1 (yang berwarna abu-abu) merupakan daerah
untuk ABC dan ABC . Pada daerah gabungan tersebut, variabel A dapat diberlakukan.
Kotak logika 1 bagian kiri merupakan daerah dari A , demikian pula kotak logika 1
bagian kanan. Sehingga pernyataan yang dihasilkan nantinya akan mempunyai
komponen A . Demikian pula untuk variabel B. Kedua kotak tersebut merupakan daerah
B, sehingga pernyataan yang dihasilkan nantinya akan mempunyai komponen B.

123
Namun variabel C tidak dapat diberlakukan kepada gabungan dua kotak tersebut, karena
kotak logika 1 bagian kiri merupakan daerah C , sedangkan kotak logika 1 bagian kanan
merupakan daerah C. Sehingga pernyataan yang dihasilkan tidak akan mempunyai
komponen C. Hasil penyederhanaan hanya mempunyai komponen A dan B.
Y = ABC + ABC
= AB
Contoh 4.6
Sederhanakan persamaan Y = A BCD + A B C D + A B C D + A B C D !
Jawab:
Di antara langkah-langkah penggabungan, hanya langkah ke-4 yang dapat
dilakukan. Sehingga akan terbentuk gabungan dua kotak. Peta Karnaugh untuk
persamaan di atas dapat dilihat pada Gambar 4.19. Peta Karnaugh, dapat dianalogikan
peta dunia. Pada peta dunia, jika suatu perjalanan ke arah timur sampai di bagian tepi
timur peta, maka perjalanan dapat dilanjutkan dari tepi barat peta. Bagian tepi timur
peta menyambung ke bagian tepi barat peta. Aturan ini berlaku pula untuk peta
Karnaugh.

Gambar 4.19 Gabungan dua kotak di Peta Karnaugh yang seakan terpisah.
Daerah gabungan kotak paling kiri A B C D dan kotak paling kanan A B C D dapat
digabungkan. Demikian pula gabungan dua kotak di bagian atas. Karena didapat dua
daerah gabungan, maka persamaan logika yang dihasilkan akan mempunyai dua suku.
Gabungan dua kotak akan menghilangkan satu variabel yang terlibat. Sehingga setiap
suku hanya akan melibatkan tiga variabel. Gabungan di bagian atas akan menghasilkan
A B C , sedangkan gabungan di bagian bawah akan menghasilkan A B D .
Y = A B CD + A B CD + A B CD + A B CD

= A B C + A BD

b) Gabungan Empat Kotak (Quad)

Daerah gabungan empat kotak dapat membentuk bujur sangkar atau persegi
panjang. Quad dapat mengurangi dua variabel yang terlibat pada keempat kotak.
Contoh 4.7
Sederhanakan persamaan Y = A B C + A B C D + A B C D + A C D + A B C !
Jawab:
Daerah untuk persamaan tersebut dapat dilihat pada Gambar 4.20. Dari gambar
tersebut dapat dilakukan proses penggabungan langkah ketiga yaitu dibentuk gabungan

124
4 kotak dengan bentuk 1×4 dan 2×2. Hasil gabungan akan manjadi suku yang
mempunyai dua variabel saja. Daerah gabungan berbentuk 1×4 akan menjadi A B ,
sedangkan daerah gabungan 2×2 akan menjadi BC . Selanjutnya dapat dilakukan
langkah keempat yaitu dibentuk gabungan 2 kotak berbentuk 2×1. Hasil gabungan akan
mempunyai suku yang mempunyai tiga veriabel, yaitu A C D . Hasil gabungan boleh
tumpang tindih. Karena terbentuk tiga buah gabungan, maka persamaan logika yang
dihasilkan tentu akan mempunyai tiga suku.

Gambar 4.20 Quad di Peta Karnaugh.

Y = A B C + A B CD + A B CD + A CD + A B C
= A B + B C + A CD

c) Gabungan Delapan Kotak (Oktet)

Daerah gabungan delapan kotak dapat membentuk persegi panjang tegak
maupun mendatar. Oktet dapat mengurangi tiga variabel yang terlibat pada kedelapan
kotak.
Contoh 4.8
Sederhanakan persamaan Y = B C D + A B C D + A B + B C D + B C !
Jawab:
Sesuai dengan langkah kedua, daerah di Peta Karnaugh dapat digabungkan
menjadi sebuah gabungan delapan kotak seperti pada Gambar 4.21. Daerah berwarna
abu-abu merupakan daerah A dan A, sehingga variabel A tidak dapat diberlakukan.
Demikian pula untuk untuk variabel C dan D. Hanya variabel B yang dapat
diberlakukan untuk semua kotak. Perhatikan bahwa semua kotak yang berwarna abu-
abu merupakan daerah B. Hasil penyederhanaan hanya menjadi satu suku dengan satu
variabel.

Gambar 4.21 Oktet di Peta Karnaugh.

125
 Persamaan dapat disederhanakan menjadi:
Y = B CD + A B CD + A B + B CD + B C
=B
d) Keadaan yang Diabaikan
Pada sebuah untai logika, dimungkinkan adanya masukan yang tidak akan
pernah terjadi. Keluaran untuk masukan keadaan ini dapat diabaikan. Pada Peta
Karnaugh, keluaran keadaan ini tetap dicantumkan dan dinotasikan dengan tanda ‘x’
seperti contoh berikut.
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 X
diabaikan
1 0 0 X
1 0 1 1
1 1 0 1
1 1 1 1
Pada Peta Karnaugh di Gambar 4.22(a), logika ‘X’ dapat digabung untuk
membentuk gabungan beberapa kotak. Logika ‘X’ ini pada Peta Karnaugh dapat diganti
dengan logika 0 atau 1 tergantung keadaan mana yang akan membantuk gabungan
terbesar namun jumlah gabungan paling sedikit. Sehingga didapat persamaan logika
yang paling sederhana.

(a) (b)

Gambar 4.22 Keadaan yang diabaikan.

Seperti terlihat pada Gambar 4.22(b), ‘X’ di kotak ABC akan lebih baik jika
diganti logika 1 sehingga dapat digabung dengan kotak di sebelah kanan dan atasnya.
Hasilnya akan terbentuk gabungan empat kotak. Jika ‘X’ di kotak ABC diganti dengan
logika 0, maka hanya akan terbentuk gabungan empat kotak.
Sementara itu, ‘x’ di kotak ABC akan lebih baik jika diganti dengan logika 0,
sehingga kotak tersebut tidak perlu digabungkan. Jika kotak ini diberi logika 1, maka
harus digabungkan dengan kotak di bawahnya sehingga menambah jumlah gabungan
menjadi dua buah. Hal ini akan menambah panjang persamaan logika yang dihasilkan.
Hasil akhir gabungan pada Gambar 4.22(b) akan memberikan hasil Y = A.

126
4.6 Perancangan Untai Logika
Pada meteri sebelumnya telah dibahas, bagaimana suatu persamaan logika dapat
dinyatakan menjadi tabel kebenaran, atau dipetakan pada peta Karnaugh untuk
disederhanakan menjadi persamaan logika yang lebih sederhana. Dan peta Karnaugh
dapat digunakan untuk menyederhanakan pernyataan logika dalam bentuk SOP. Pada
subbab ini akan dibahas bagaimana suatu fungsi logika yang dinyatakan dalam tabel
kebenaran dapat diwujudkan menjadi suatu untai logika dalam bentuk SOP dengan
bantuan peta Karnaugh. Dengan kata lain, bagaimana merancang sebuah untai logika
SOP dari tabel kebenaran yang ada.
Ada beberapa langkah untuk melakukan perancangan untai logika menggunakan
Peta Karnaugh, yaitu sebagai berikut:
1. Berdasarkan tabel kebenaran yang ada, gambarkan daerahnya ke sebuah peta
Karnaugh.
2. Gabungkan beberapa daerah pada peta Karnaugh yang mungkin untuk digabungkan
agar dihasilkan persamaan logika yang paling sederhana.
3. Implementasikan persamaan logika yang dihasilkan dengan gerbang AND dan OR.
4. Jika hasil rancangan akan direalisasikan dengan IC digital, jika perlu gunakan sifat
universalitas gerbang NAND dan NOR untuk menghemat jumlah IC yang
digunakan.
5.
Contoh 4.9
Tabel kebenaran berikut merupakan tabel kebenaran pada Gambar 4.11(a) yang
disederhanakan. Buatlah untai logika yang memenuhi tabel kebenaran berikut!
A B Y
0 0 1
1 1 1
lainnya 0
Jawab:
Dari contoh soal tersebut dapat dilakukan langkah-langkah perancangan berikut:
1. Berdasarkan tabel kebenaran dapat dibuat peta Karnaugh sebagai berikut.

B B

A 1 0

A 0 1

2. Daerah pada peta Karnaugh tidak dapat digabung. Persamaan logika yang dihasilkan
x = A B + AB, sama dengan Contoh 4.4 bagian pertama.
3. Dari persamaan logika tersebut dapat dibuat untai logika seperti terlihat pada
Gambar 4.23.

127
 Gambar 4.23 Untai logika untuk X = A B + AB.
Untai tersebut dapat diwakili oleh satu gerbang saja, yaitu XNOR.
Contoh 4.10
Diketahui sebuah perangkat logika yang tidak diketahui untai logika di
dalamnya. Perangkat tersebut mempunyai empat masukan, katakanlah A, B, C dan D;
dan satu keluaran, katakanlah Y, seperti terlihat diagramnya pada Gambar 4.24(a).
Setelah dilakukan penyelidikan, ternyata perangkat tersebut memenuhi tabel kebenaran
pada Gambar 4.24(b). Rancanglah untai logika yang mewakilinya!
Jawab:

A B C D Y
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Lainnya 0
(a)
(b)

Gambar 4.24 Suatu perangkat logika dan tabel kebenarannya

Langkah-langkah perancangan sebagai berikut:

1. Berdasarkan tabel kebenaran dapat dibuat peta Karnaugh sebagaimana Gambar
4.25(a).

(a) (b)

Gambar 4.25 Peta Karnaugh dan untai hasil rancangan.

2. Dari peta tersebut didapat persamaan logika Y = BD + BC = B(D+C).
3. Untai logika untuk Y = BD + BC dapat dilihat pada Gambar 4.25(b).

128
 Pada suatu untai logika yang dirancang, dapat pula disertakan keadaan masukan
yang diabaikan. Pada keadaan masukan ini, nilai keluaran dapat ditetapkan berlogika 1
atau 0 tergantung mana yang akan memberikan persamaan yang lebih sederhana.

Contoh 4.11
Sebuah perangkat logika mempunyai empat A B C D Y
masukan, A, B, C dan D; dan satu keluaran Y yang 0 0 0 0 0
memenuhi tabel kebenaran seperti di samping. 0 0 0 1 0
Buatlah persamaan logikanya! 0 0 1 1 1
0 1 0 0 0
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Lainnya diabaikan
Jawab:
1. Berdasarkan tabel kebenaran dapat dibuat peta Karnaugh seperti Gambar 4.26(a).
Agar dapat menjadi daerah gabungan yang cukup luas dan memberikan persamaan
logika yang lebih sederhana, maka tiga daerah X di bagian kanan dijadikan 1 dan
dua daerah X di bagian kiri dijadikan 0. Gabungan yang dihasilkan menjadi seperti
terlihat pada Gambar 4.26(b).
CD C D C D C D
AB 0 0 1 X
AB 0 X 1 1
AB X 0 1 X
AB 0 0 X 1
(a) (b)

Gambar 4.26 Keadaan yang diabaikan pada perancangan

2. Dari peta tersebut didapat persamaan logika Y = C.
3. Dari persamaan logika tersebut dapat disimpulkan bahwa perangkat logika tersebut
hanya tergantung dari masukan C, sedangkan ketiga masukan lainnya dapat
diabaikan. Impelementasi tidak memerlukan gerbang logika.

4.7 Istilah Penting

keadaan diabaikan minterm product-of-sum (POS)
maksterm Peta Karnaugh sum-of-product (SOP)

129
Soal-soal Latihan
4.1 Gambar berikut merupakan untai gerbang NOR yang digandeng silang. Jika A = 0
dan B = 1, berapa logika Q dan Q ?

4.2 Dari hasil keluaran yang telah didapat pada Soal 4.1, berapa logika Q dan Q jika:
a. A = 0 dan B = 0?
b. A = 1 dan B = 0?
c. A = 0 dan B = 0 kemudian A = 1 dan B = 0?
d. A = 1 dan B = 0 kemudian A = 0 dan B = 0?
e. Apakah nilai Q selalu berkebalikan terhadap Q?
4.3 Tentukan masukan A dan B pada Soal 4-1 yang membuat Q aktif!
4.4 Ulangi Soal 4-1 dan 4-2 tetapi ubahlah kedua gerbang NOR menjadi gerbang
alternatifnya!
4.5 Gambarkan daerah pada Peta Karnaugh untuk pernyatamaan Y = ABC + ABC dan
sederhanakanlah pernyataan tersebut!
4.6 Sebuah untai logika mempunyai keluaran 1 untuk masukan ABCD = 0011, ABCD
= 0110, ABCD = 1100 dan ABCD = 1111.
a. Gambarkan pada Peta Karnaugh daerah yang menggambarkan logika 1.
b. Gabungkan beberapa daerah yang ada dan berikan hasilnya sebagai persamaan
logika untai logika tersebut!
c. Gambarkan untai logika menggunakan gerbang OR dan AND!
4.7 Sederhanakan persamaan logika berikut dengan Peta Karnaugh.
a. Y = AB + A B + AB

b. Y = A C (A B D) + A B C D + A B C

c. Y = (A + B)(A + B + D)D
d. Y = A B C + A B D + C D
4.8 Sederhanakan persamaan logika Soal 3.15(g) dan 3.15(h) menggunakan Peta
Karnaugh!
4.9 Pada Gambar 4.27 terdapat pencacah BCD yang akan mencacah isyarat clock
masukan dan mengeluarkan nilai BCD dengan format DCBA. Keluaran pencacah
ini adalah dari 0000bin hingga 1001 bin = 9des. Buatlah untai logika paling
sederhana yang akan menghasilkan C = 1 jika nilai keluaran pencacah BCD 2des,
3des atau 9des!

130
 Gambar 4.27 Soal 4-8
4.10 Pengirim data BCD akan mengirimkan data dengan format DCBA. Buatlah untai
yang dapat mendeteksi kebenaran data BCD yang dikirim! Anggap keluaran untai
tersebut akan berlogika 1 jika DCBA bukan merupakan data BCD!
4.11 Pada pengiriman data BCD di soal 4-10, buatlah untai logika yang akan
mendeteksi jika data yang dikirim lebih besar daripada 0010 dan lebih kecil
daripada 1000!

Soal Khusus

Sebuah simpang empat dilengkapi dengan sensor keberadaan kendaraan. Sensor

akan memberikan logika tinggi jika ada kendaraan dari suatu arah dan akan memberikan
logika rendah jika tidak ada kendaraan dari arah tersebut. Sensor tersebut diletakkan di
keempat arah kedatangan kendaraan. U merupakan data sensor dari arah utara, T
merupakan data sensor dari arah timur, S untuk data sensor dari arah selatan, dan B
untuk data sensor dari arah barat.

Gambar 4.28 Simpang empat dengan sensor kendaraan di setiap arah

Arah barat (B) dan timur (T) merupakan arah utama sehingga kendaraan dari
kedua arah tersebut harus mendapat prioritas. Lampu hijau dari utara dan selatan (US)
dibuat bersamaan, demikian pula lampu hijau dari barat dan timur (BT). Lampu
pengatur lalu-lintas diatur dengan ketentuan sebagai berikut.
1. Arah dari barat dan timur harus diberi lampu hijau jika:
a. ada kendaraan datang dari kedua arah tersebut, atau
b. dari salah satu arah tersebut ada kedatangan kendaraan namun dari arah utara
dan selatan tidak ada kedatangan kendaraan, atau
c. tidak ada kendaraan dari semua arah.
2. Arah dari utara dan selatan harus diberi lampu hijau jika ada kedatangan kendaraan
dari salah satu arah tersebut dan tidak ada kedatangan kendaraan dari barat dan
timur.
Rancanglah untai logika yang dapat berfungsi untuk mengatur sistem lampu-
lintas di persimpangan tersebut berdasar data sensor dari setiap arah.

131