ภาษา VHDL

จัดทาโดย
นางสาวเมธาวี วรรณารักษ์ 65543206076-3
นายศรายุทธ มีปัญญา 65543206080-5
นายสรยุทธ จาปัญญ 65543206081-3
 ปร วัติภาษา VHDL
ภาษา VDHL เป็นคาย่อของ VHSIC Hardware Description Language โดย VHSIC (อ่านว่า Vi’-Sik)
ย่อมาจาก Very High Speed Integrated Circuits ภาษา VHDL นี้เป็นภาษาที่ใช้สาหรับอธิบายพฤติกรรมของ
วงจรดิจิตอล
ใช้สาหรับการออกแบบวงจรดิจิตอลด้วยระบบอัตโนมัติ ซึ่งใช้กับอุปกรณ์ที่โปรแกรมได้เช่น FPGA
(Field-Programmable Gate Arrays) หรือ ASIC (Application-specific integrated circuits) VHDL
 ปร วัติภาษา VHDL
ถูกพัฒนาขึ้นตั้งแต่ปี คศ. 1981 โดยกระทรวงกลาโหมสหรัฐอเมริกา (Department of Defense DOD) ได้ตั้ง
โครงการเพื่อศึกษาวิธีการที่จะช่วยพัฒนาระบบดิจิตอลที่สามารถนาไปผลิตได้อย่างรวดเร็ว จนถึงปี คศ. 1987 IEEE
(Institute of Electrical and Electronics Engineers ) ได้กาหนดเป็นมาตรฐานของภาษาฉบับแรกเรียกว่า IEEE 1076-
1987 หรือ VHDL’87 มาตรฐานนี้ได้รับการปรับปรุงเรื่อยมาจนถึงปี 1993 จึงมีมาตรฐานใหม่ได้ชื่อว่า IEEE 1993 หรือ
VHDL’93 จนถึงปัจจุบันนี้ ก็มี VHDL ออกมาหลายๆรุ่นแล้วเช่น VHDL 2006 และ มาตรฐาน IEEE 1076-2008 ถูกตีพิมพ์
ในเดือนมกราคม 2009
 ปร วัติภาษา VHDL
Time line

1981 —> 1985 —> 1987 (กาหนดมาตรฐานครั้งแรก VHDL ‘87 —> 1993(VHDL’93) —> 2009 (VHDL)

ภาษา HDL (Hardware Description Languages)HDL เป็นภาษาที่มาวัตถุประสงค์เพื่อใช้สาหรับการพัฒนา

ระบบอิล็กทรอนิกส์ ซึ่งในปัจจุบันยังครอบคลุมเฉพาะระบบที่เป็นดิจิตอล ยังไม่ครอบคลุมระบบอะนาลอก

Reference : http://narong.ece.engr.tu.ac.th/vhdl/document/01-ch1.pdf
 โครงสร้างภาษา VHDL
โครงสร้างภาษา VHDL จ แบ่งเป็น 3 โครงสร้างหัวข้อหลักๆดังนี้
1.Library
ในส่วนของ library นี้จะทาหน้าที่เก็บ Package ต่างๆไว้ แต่ละโดยใน Package จะประกอบไปด้วย
โปรแกรมย่อย (subprogram) ต่างๆและ Package เหล่านี้สามารถนาไปใช้ในส่วนของ Entity และ
Architecture หรือ package ในชุดอื่น

องค์ปร กอบ Package ของ Library

1.FUNCTION
2.PROCEDURES
3.COMPONENTS
4.CONSTANTS
5.TYPES
 โครงสร้างภาษา VHDL
2.Entity
เป็นส่วนที่มีไว้เพื่อสาหรับระบุช่องทางในการติดต่อ ระหว่างอุปกรณ์หรือวงจรที่จะสร้างขึ้นกับอุปกรณ์
ภายนอก หรือ เรียกว่า พอร์ตติดต่อ

รูปแบบในการเขียนชุดคาสั่งของ Entity

1.ENTITY entity_name IS 2.PORT (

3.Port_name : signal_mode signal_type ; 4.Port_name : signal_mode signal_type ;
5. … 6. );
7.END entity_name;
 โครงสร้างภาษา VHDL
3.Architecture

จะเป็นส่วนที่มีไว้สาหรับเขียนบรรยายหรือกาหนดพฤติกรรมการทางานของวงจรดิจิตอลที่ต้องการออกแบบใช้งาน
โดยที่พฤติกรรมของวงจรที่เขียนขึ้นจะต้องสัมพันธ์กับทิศทางรูปแบบของสัญญาณ (Signal_mode) ที่กาหนดไว้ในส่วนของ
ENTITY

รูปแบบการเขียนในส่วของ ARCHITECHTURE
1.ARCHITECHTURE architecture_name OF Entity_name IS
2.[declarations option]
3.BEGIN
4. :[code]
5.END architechture_name;

Reference:: https://coggle.it/diagram/V8OojZ31HL0YrgDx/t/โครงสร้างภาษา-vhdl?present=1
 โปรแกรมที่สามารถเขียนภาษา VHDL
VDHL มีการใช้งานแบ่งเป็นสองรูปแบบหลัก คือ VDHL-87 และ VDHL-93 โปรแกรมที่ใช้ในการเขียน VDHL
สามารถมีหลายตัวเลือก ต่อไปนี้คือตัวอย่างโปรแกรมที่สามารถใช้ในการเขียน VDHL:

1. **ModelSim (Mentor Graphics):

- ModelSim เป็นโปรแกรมจาลอง (simulator) ที่สามารถใช้ในการทดสอบวงจรที่เขียนด้วย VDHL
- มีระบบการ Debugging ที่ให้ความสะดวกในการตรวจสอบการทางานของวงจร
 โปรแกรมที่สามารถเขียนภาษา VHDL
2. Xilinx Vivado:
- Vivado เป็นเครื่องมือจัดการโปรเจ็คและการสังเคราะห์วงจรของ Xilinx FPGA
- สามารถใช้ภาษา VDHL เพื่อสร้างวงจรต่าง ๆ บน FPGA

3. Altera Quartus Prime:

- Quartus Prime เป็นเครื่องมือที่ใช้ในการออกแบบวงจรบน FPGA ของ Altera
- รองรับการเขียน VDHL และ VHDL
 โปรแกรมที่สามารถเขียนภาษา VHDL
4. GHDL (GNU Hardware Description Language):
- GHDL เป็นโปรแกรมจาลอง VDHL โดยใช้กราฟิกส์เบส (graph-based) ในการจาลอง
- มีความสามารถในการทดสอบโค้ด VDHL โดยไม่ต้องใช้ฮาร์ดแวร์จริง

5. Synopsys VCS (Verilog Compiler Simulator):

- VCS เป็นโปรแกรมจาลองที่รองรับการทางานกับภาษา VDHL
- มีความสามารถในการทดสอบและทา Debug ของวงจรฮาร์ดแวร์
 ฝึกเขียนเกตพื้นฐาน AND OR NOT NAND NOR XOR
จากภาพปร กอบจ เป็นการใช้ภาษา VHDL ในการเขียนรูปแบบ Logic Gate พื้นฐานดังนี้

OR Gate
AND Gate
NOT Gate
NOR Gate
NAND Gate
XOR Gate
XNOR Gate
THANK YOU