BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐỀ THI KẾT THÚC HỌC PHẦN

TRƯỜNG ĐẠI HỌC PHENIKAA (Đối với môn thi tự luận)

ĐỀ SỐ: 01 Học phần: Kỹ thuật số

Đề thi gồm có 06 câu; 02 trang Mã học phần: EEE703044
Đề thi không được sử dụng tài liệu Ngày thi:..............................Giờ thi:..........................
Thời gian làm bài: 90 phút

Họ và tên sinh viên: ………………………………. Số báo danh:……………………

Câu 1 (1 điểm, chuẩn đầu ra 1.1)

Biểu diễn số thập phân -40 thành số nhị phân có dấu 8-bit dạng:
a/ Dấu – độ lớn.
b/ Bù 2.

Câu 2 (2 điểm, chuẩn đầu ra 1.2)

Cho hàm logic F(A, B, C) = A(B + C’) + ABC.
a/ Lập bảng sự thật biểu diễn hàm logic.
b/ Viết hai biểu thức của hàm logic theo dạng chính tắc 1 và chính tắc 2.

Câu 3 (2 điểm, chuẩn đầu ra 1.2)

Sử dụng bảng chân lý hoặc đại số logic để chứng minh các biểu thức sau:

a/ ( A+ B ) ( A +C )= A+ BC

b/ ABC= A+ B+C

Câu 4 (1 điểm, chuẩn đầu ra 2.1)

Thiết kế mạch giải mã 2 sang 4 với ngõ ra tích cực logic 1.
a/ Lập bảng sự thật.
b/ Vẽ sơ đồ mạch sử dụng các cổng logic.

1
 Câu 5 (2 điểm, chuẩn đầu ra 2.1)
Cho mạch logic sau đây:

a/ Hãy cho biết mạch logic trên là mạch gì?

b/ Để mạch hoạt động, xác định mức logic cho chân PRE và chân RES.
c/ Vẽ giản đồ xung ngõ ra Q 0, Q1, và Q2 của các flip-flop, biết chúng bắt đầu với mức
logic 0.

Câu 6 (2 điểm, chuẩn đầu ra 2.1)

Thiết kế một bộ đếm đồng bộ 2 bit sử dụng các flip-flop JK cạnh dương để tạo ra chu
trình đếm chuỗi nhị phân 00  01  10  11  00.
Tổng: 6 câu
Ghi chú: Cán bộ coi thi không giải thích gì thêm.
---------------------Hết-----------------

TRƯỞNG KHOA GIẢNG VIÊN RA ĐỀ

(ký và ghi rõ họ tên) (ký và ghi rõ họ tên)

2
3
 BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐÁP ÁN ĐỀ THI KẾT THÚC HỌC PHẦN
TRƯỜNG ĐẠI HỌC PHENIKAA
Học phần: Kỹ thuật số
Mã học phần: EEE703044

ĐỀ SỐ: 01
Đáp án gồm có 03 trang

Câ Điể
Nội dung CĐR
u m
1 1.0 1.1
a 10101000 0.5
b 11011000 0.5
2 2.0 1.2
Bảng trạng thái:
A B C (B + C’) A(B + C’) ABC F
0 0 0 1 0 0 0
0 0 1 0 0 0 0
a 0 1 0 1 0 0 0 1.0
0 1 1 1 0 0 0
1 0 0 1 1 0 1
1 0 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 1 1 1
SoP: F(A,B,C) = ∑m(4, 6, 7)
= AB’C’ + ABC’ + ABC
b 1.0
PoS: F(A,B,C) = ∏M(0, 1, 2, 3, 5)
= (A + B + C).(A + B + C’).(A + B’ + C).(A + B’ + C’).(A’ + B + C’)
3 2.0 1.2
(A + B)(A + C) = A + AB + AC + BC = A(1 + B) + AC + BC = A + AC + BC
a 1.0
= A(1 + C) + BC = A+ BC
ABC= AB+C=( A+ B ) +C= A+ B+C
b 1.0
(SV có thể chứng minh bằng cách lập bảng chân lý)
4 1.0 2.1

a 0.5
Bảng chân lý:
A1 A0 Y0 Y1 Y2 Y3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

4
b 0.5

5 2.0 2.1
a Mạch đếm không đồng bộ 3 bit đếm lên 0.5
b PRE = 1; RES = 0 0.5

c 1.0

6 2.0 2.1
Lập chu trình đếm và bảng trạng thái hiện tại – kế tiếp
00, 01, 10, 11…

0.5
TTHT TTKT Đầu vào kích
Q1 Q0 Q’1 Q’0 J1 K1 J0 K0
0 0 0 1 0 × 1 ×
0 1 1 0 1 × × 1
1 0 1 1 × 0 1 ×
1 1 0 0 × 1 × 1
Lập bảng hàm kích thích và lập các biểu đồ K cho các ngõ vào flip-flop

K1 J1 K0 J0
0.5
Q0/Q1 0 1 Q0/Q1 0 1 Q0/Q1 0 1 Q0/Q1 0 1
0 × 0 × 0 × × 0 1 1
1 × 1 1 1 × 1 1 1 1 × ×
Viết và rút gọn hàm logic của các ngõ vào flip-flop:
K1 = Q0
0.5
J1 = Q0
K0 = J0 = 1

5
Vẽ sơ đồ mạch đếm theo kết quả các hàm ngõ vào FF có được
Sử dụng FF JK, chung xung clock CLK cạnh dương

0.5

……, ngày ….. tháng….. năm….

TRƯỞNG KHOA GIẢNG VIÊN RA ĐỀ
(ký và ghi rõ họ tên) (ký và ghi rõ họ tên)