ĐẠI HỌC ĐÀ NẴNG

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA CƠ KHÍ
----------

BÁO CÁO HỌC PHẦN

ĐIỀU KHIỂN THỦY KHÍ

GV: PGS.TS. Trần Xuân Tùy

Nhóm SVTH:

1. Trần Thư Đăng Mssv: 101210110

2. Nguyễn Lâm Đức Mssv: 101210114
3. Huỳnh Huy Hoàng Mssv: 101210120
4. Nguyễn Phước Bảo Hưng Mssv: 101210122
5. Mai Phước Đức Mssv: 101210160
6. Đặng Văn Hiếu Mssv: 101210163
7. Nguyễn Viết Hoàng Mssv: 101210167
Lớp học phần: Nh21.02

Đà Nẵng, năm 2024

1
CHƯƠNG 1: CƠ SỞ ĐIỀU KHIỂN LOGIC CHO HỆ THỦY LỰC
VÀ KHÍ NÉN
1.1. Phần tử logic:

Hình 1.1. Phần tử logic “bằng”

Khi a = 0 thì S= 0
 S=a
a =1 thì S= 1

Hình 1.2. Phần tử logic “không bằng”

Khi a = 0 thì S= 1
 S=a
a =1 thì S= 0

Hình 1.3. Tín hiệu thủy lực Hình 1.4. Tín hiệu khí nén

2
 Thủy lực, khí nén Phần cứng
Tín hiệu Mạch điện Phần cứng
Điện-khí nén, thủy lực
PLC
Phần mềm
Vi điều khiển

Hình 1.5. Hệ khí nén

Hình 1.6. Hệ thủy lực

3
Ví dụ:

Hình 1.7.
 Tại ví trí vào ra khí thường có các ống giảm thanh để giảm tiếng ồn
 Van tiết lưu thường lắp ở đầu vào để điều chỉnh lưu lượng
 Để điều chỉnh áp suất người ta dùng van tràn, van an toàn

A+ B+ A- B- A+

Hình 1.8. Sơ đồ trạng thái

4
 Hình 1.9.

A+ B+ B- A- A+

Hình 1.10. Sơ đồ trạng thái

 Điều khiển thông qua PLC:
Các tín hiệu vào (INPUT) sẽ được đưa bộ PLC sau đó xuất ra tín hiệu điều khiển
(OUTPUT)
a0 A+
a1 Biến( tín hiệu vào) A- => (Tín hiệu ra) điều khiển cơ cấu bộ phận chấp hành
b0 B+
b1 B-
5
 Hình 1.11. Mô hình PLC
Cần lắp các tín hiệu ra của PLC thông qua rơ-le vì dòng của PLC khá nhỏ mà dòng của
nam châm van khá lớn => để tránh sự cố về điện
Ví dụ:

Hình 1.12. Nối đầu ra thông qua rơ-le

 Các kí hiệu logic :
1.Phần tử “bằng”: 2.Phần tử “phủ định”:
Phương trình logic: s=a s=a
a S
0 1
a s
1 1
0 1
Bảng chân lý:
1 0

Kí hiệu:

Ví dụ :

6
 3.Phần tử “và”: 4.Phần tử “hoặc”:
Phương trình logic: s=a.b s=a+b
Bảng chân lý: a b s
a b s
0 0 0 0 0 0
0 1 0 0 1 1
1 0 0 1 0 1
1 1 1 1 1 1
Kí hiệu:

Ví dụ:

5.Phần tử “và- không”: 6.Phần tử “hoặc không”:

Phương trình logic: s=a . b =a+ b s=a+ b=a . b
Bảng chân lý :
a b s a b s
0 0 1 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 0
Kí hiệu:

7
7.Một số ví dụ

Hình 1.13. Các ví dụ phần tử logic

8
1.2 Đại số Boole:
Phép tính AND: s=a.b.c…
Phép tính OR: s=a+b+c
Phép tính NOT: s=a
Phép tính hoán vị: s=a.b=b.a
Hoặc s=a+b=b+a
Phép tính kết hợp: s=a.b.c=(a.b).c=a.(b.c)
Hoặc s=a+b+c=(a+b)+c=a+(b+c)
Phép tính liên kết: s=(a.b)+(c.d)=(a+c).(a+d).(b+c).(b+d)
Hoặc s=(a+b).(c+d)=(a.c)+(a.d)+(b.c)+(b.d)
Hoặc s=a.(b+c)=(a.b)+(a.c)
Hoặc s=a+(b.c)=(a+b).(a+c)
Nghịch đảo: a+ b=a .b a+ b+c =a . b . c

a+ b=a . b a+ b+c =a . b . c

Đơn giản các liên kết:

9
1.3 Sơ đồ logic:
Ví dụ 1: Phương trình H=(a . b . c . d)+(a.b.c . d )=H1 + H2

Hình 1.14. Sơ đồ mạch logic với 7 phần tử

H1=a . b . c . d=a+ b+c +d
H2=a.b.c .d =a.b.(c +d ¿
 H =a+ b+c +d + a .b .(c+ d)

Sau khi đơn giản phương trình logic ta thu được:

Hình 1.15.Sơ đồ mạch logic với 5 phần tử

10
 Ví dụ 2: Phương trình logic H=(a+b ¿ +(a . b ¿

Hình 1.16. Sơ đồ mạch logic với 5 phần tử



H=(a+
b ¿ +(
a . b ¿ =(a+a ¿ .(a+b).(b +a ¿ .(b +b) =(a+b).(b . a ¿=(a+b).(b . a ¿ ¿

Sau khi đơn giản phương trình logic ta thu được:

Hình 1.17. Sơ đồ mạch logic với 3 phần tử

1.4. Biểu đồ Karnaugh: → tối ưu hóa mạch điều khiển

- Phép tính liên kết hàm AND và phủ định của biến
Kết hợp AND: số khối Z= 2n (với n: là biến và phủ định của biến)
a) Biểu đồ Karnaugh 2 biến
Z= 22 = 4 khối

11
 b b
00 01 a
10 11
a
- Ví dụ 1: Phương trình logic H = a.b + a .b
Nguyên tắc chọn 2 ô trong biểu đồ Karnaugh có trong phương trình logic, tính chất 1
trong 2 biến có giá trị thay đổi thì biến kia không đổi
H= a.b + a .b
= (a +a ). b= b (vì a +a=1)
b) Biểu đồ Karnaugh 3 biến
Z= 23 = 8 khối
c c
1 001 2
a 000 b
3
011 4
010
a 6 b
110 5 111
a 8 b
100 101
7
ab
- Ví dụ 2: H =a .b. c + a. b .c + a.b. c + a.b.c
H 1=a.b. c + a.b. c = (a +a).b. c = b. c

H 2 = a.b.c + a. b .c = (b+b ).a.c =a.c

 H= H 1 + H 2= b. c + a.c
- Sơ đồ logic sau khi biến đổi:

5 phần tử

12
 Hình 1.18. Sơ đồ mạch logic
c) Biểu đồ Karnaugh 4 biến
Z= 24 = 16 khối

Hình 1.19. Rút gọn bằng phương pháp Karnaugh

- Ví dụ 3:
H =a . b . c . d +a . b . c .d + a . b . c .d +a . b . c .d +a.b. c .d +a.b.c.d +a . b . c . d
Ta đặt:
A =a . b . c
B =a . b . c
C =a . b . d
D = a.b.d
E =a.c.d
H =A +B +C +D +E
=a . b . c + a . b . c +a . b . d +¿a.b.d + a.c.d
Lấy A + B = a . b
C + D = b.d
Suy ra H= a . b+ b . d+ ¿a.c.d

13
- Sơ đồ logic sau khi biến đổi:

Hình 1.20.Sơ đồ logic sau khi biến đổi

d) Phần tử nhớ

Hình 1.21. Phần tử nhớ 1 cổng ra

Hình 1.22. Phần tử nhớ 2 cổng ra

14
 CHƯƠNG 2: THIẾT KẾ MẠCH ĐIỀU KHIỂN BẰNG PHƯƠNG
PHÁP BIỂU ĐỔ KARNAUGH
2.1. Thiết kế hệ thống điều khiển của một máy khoan tự động ( dập, đột,..).

Hình 2.1 Mô hình máy khoan lỗ tự động.

-Biểu đồ trạng thái:

Hình 2.2 Biểu đồ trạng thái của mô hình.

15
-Sơ đồ nguyên lý hệ khí nén:

Hình 2.3 Điều khiển bằng tín hiệu khí nén.

Nếu điều khiển bằng điện:

Hình 2.4 Van Solenoid khí nén 4/2.

-Phương trình logic của mô hình:
A+ = a0.bo
B+ = a1.b0
B- = a1.b1
A- = a1.b0

16
Sơ đồ nguyên lý Ta xác định được các tín hiệu điều khiển
Biểu đồ trạng thái

A+ =a0.b0. x
B+ = a1.b0. x
B- = a1.b1. x
A- = a1.b0. x
B+ A- trùng nhau, phải thêm phần tử nhớ : x ⇐ X+ = a1.b1. x
x ⇐ X- = a0.b0. x

Rút gọn bằng biểu đồ Karnaugh:

Vẽ sơ đồ logic:

Hình 2.1. Sơ đồ logic chưa rút gọn

 Ta tiến hành rút gọn phường trình bằng phương pháp Karnaugh:
- Số khối trong bìa Karnaugh: Z = 23 = 8 khối

17
Rút gọn A+ , A- ,ta được: A+ = X Rút gọn B+, B- ,ta được: B+ = a1. X
A-= b0.X B- = X

Rút gọn X+,X-, ta được: X+ = b1

X- = a 0

- Sơ đồ logic sau khi rút gọn:

Hình 2.2 Sơ đồ sau khi rút gọn

18
- Vẽ mạch điều khiển
Phương án 1: Điều khiển bằng tín hiệu khí nén cho xylanh:

S0

Hình 2.3. Sơ đồ khí nén

Phương án 2: Điều khiển bằng tín hiệu điện:

X+ → b1
X- → b0

Hình 2.4. Sơ đồ điện khí nén

19
Sử dụng điện 1 chiều

A+
A-

B-

A-

Hình 2.5. Động cơ sử dụng điện 1 chiều

- Động cơ:

Hình 2.6. Động cơ thủy lực

Hình 2.7. Đảo chiều động cơ

20
2.2. Thiết kế máy khoan, (dập, đột,…) có 3 cơ cấu chấp hành
Phương án 1: Sử dụng Xilanh

Hình 2.1 Sơ đồ nguyên lý của máy khoan điều khiển tự động

Bảng trạng thái:

Phương trình logic:

A+=a0.bo.c0 .͞x
B+=a1.b0.c0.͞x
B-=a1.bo.c0.x Phần tử nhớ: X+=a1.b1.co.x
A-=a1.bo.co.x X-=a0.b0.c1. x͞
C+=a0.b0.c0.͞x
C-=a0.bo.c1.x
21
Rút gọn biểu đồ Karnaugh: z=24=16 khối.

 Rút gọn A+ và B- : Rút gọn B+ và B- :

 Rút gọn C+ và C- : Rút gọn X+ và X - :

22
  Phương trình logic sau khi rút gọn :
A+=c0. x .S0 B+=a1. x C+=a0.x X+=b1
A-=b0.x B-=x C-= x X-=c1

 Sơ đồ logic sau khi viết gọn

Hình 2.8. Sơ đồ logic sau khi rút gọn Karnaugh

Phương án: Vẽ mạch điều khiển bằng khí nén

Hình 2.9. Mạch điều khiển bằng tín hiệu khí nén
Phương án: PLC
23
Hình 2.10. PLC và các tín hiệu điều khiển thông qua rơ-le

Hình 2.11. Mạch điều khiển và mạch động lực

24
  Trường hợp: Nếu C+ điều khiển theo thời gian t (Không có công tắc hành trình tại
Xilanh C)
Ví dụ: Rơ le thời gian T

Hình 2. 12. Mạch điều khiển rơ-le thời gian T

Hình 2.13. Mạch điều khiển theo thời gian

 Trường hợp: Nếu van điều khiển Xylanh C vơi chỉ 1 nam châm
- Điều khiển theo thời gian không có C0,C1

25
 Hình 2.14. Mạch điều khiển với van có 1 nam châm
2.3. Điều khiển theo thời gian 3 xilanh hoạt động theo chu trình sau:
 Cho sơ đồ trạng thái như sau:

t1
t2
t3

26
Sử dụng van:

Hình 2.15. Mạch điện không lặp lại chu trình ứng với sơ đồ trạng thái trên
 Cho sơ đồ trạng thái sau:

t1
t2
t3
t4

27
 Hình 2.16. Mạch điện lặp lại chu trình cho sơ đồ trạng thái trên
 Cho sơ đồ trạng thái sau:

t1
t2
t3 t4

28
 Hình 2. 17. Mạch điện lặp lại chu trình cho sơ đồ trạng thái trên
 Bài tập: Vẽ lại mạch điều khiển cho chu trình trên và điều khiển theo thời gian có t 1,
t 2, t 3, t 4 nối tiếp

t1 t2 t3 t4

29
 Hình 2.18. Mạch điều khiển theo thời gian nối tiếp nhau
2.4. Mô hình điều khiển theo nhịp

Hình 2.19. Mô hình điều khiển theo nhịp

30
Ví dụ: Sơ đồ trạng thái

Sơ đồ logic

Hình 2.20. Sơ đồ logic điều khiển theo nhịp

31
 Hình 2.21. Sơ đồ logic có các công tắc cơ
 Nếu sử dụng van:

32
Hình 2.22. Mạch điện của sơ đồ logic trên

33