TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI 

VIỆN ĐIỆN TỬ - VIỄN THÔNG 

Bộ môn cấu kiện điện tử 
********* 
 
 

 
 
BÀI TẬP NHÓM 2 
 
 
Giáo viên hướng dẫn: Ths. Hoàng Quang Huy 
Sinh viên thực hiện:    Đặng Ngọc Thiện - 20203590
     Đặng Nhật Quang - 20203755
Mã lớp:                 133291 
 
 
 
 
 
 
 
 
HÀ NỘI – 2022 
 
 CHƯƠNG 3: Transistor FET (Field Effect
Transistor) 

3.1. JFET
a.Mạch mô phỏng

Hình :Mạch đo đặc tuyến ra

b.Đặc tuyến ra
Hình : Đặc tuyến ra của JFET
c. Đặc tuyến truyền đạt

Hình : Đặc tuyến truyền đạt JFET

3.2. D-MOSFET
a.Mạch mô phỏng

b. Đặc tuyến ra
 Hình : Đặc tuyến ra D-MOSFET
c.Đặc tuyến truyền đạt

Hình : Đặc tuyến truyền đạt

3.3.E-MOSFET
a.Mạch mô phỏng

b.Đặc tuyến ra
 Hình : Đặc tuyến ra E-MOSFET
c.Đặc tuyến truyền đạt

Hình : Đặc tuyến truyền đạt E-MOSFET

 CHƯƠNG 4: ỨNG DỤNG OP-AMP
4.1.Mạch khuếch đại đảo

Hình : Mạch khuếch đại đảo

Sử dụng : LM258AN
Nguồn xoay chiều 5cos(100πt)
2 nguồn 1 chiều 20V
1 điện trở 3kΩ, 1 điện trở 1kΩ

Hệ số khuếch đại đảo:𝐾𝑘𝑑=𝑈𝑟/𝑈𝑉=−𝑅ℎ𝑡/𝑅1=−3/1=−3

 Hình : Grapher của mạch khuếch đại đảo

4.2 Mạch khuếch đại không đảo

Hình : Sơ đồ mạch khuếch đại không đảo

Sử dụng : LM258AN
Nguồn xoay chiều 5cos(100πt)
2 nguồn 1 chiều 20V
1 điện trở 3kΩ, 1 điện trở 1kΩ

Hệ số khuếch đại đảo: 𝐾𝑘𝑑=𝑈𝑟/𝑈𝑉=1+ 𝑅ℎ𝑡/𝑅1=1+3/1=4

 Hình : Grapher mạch khuếch đại không đảo

4.3 Mạch cộng đảo

Hình : Sơ đồ mạch cộng đảo

Mạch cộng thuật toán đảo:

𝑈𝑟=∑(𝑅𝑖/𝑅𝑓)*𝑈𝑣𝑖

- Với các giá trị Rf=2kΩ, Rf=4kΩ, R2=2kΩ, các tín hiệu áp vào là: Uv1 – 2V,
Sin 50Hz và Uv2 – 10V, sin 50Hz, Ur sẽ là tín hiệu sin 14V ngược pha với các
tín hiệu vào.
 Hình : Grapher mạch cộng đảo
4.4 Mạch cộng không đảo

Hình : Mạch cộng không đảo

Sử dụng : LM258AN
Nguồn xoay chiều 5cos(100πt)
2 nguồn 1 chiều 25V
1 điện trở 3kΩ, 1 điện trở 2kΩ, 1 điện trở 1kΩ
 Hình : Grapher của mạch cộng không đảo
4.5 Mạch trừ

Hình : Sơ đồ mạch trừ

Sử dụng : LM258AN
Nguồn xoay chiều 5cos(100πt), 10cos(100πt)
2 nguồn 1 chiều 25V
3 điện trở 2kΩ, 1 điện trở 4kΩ

Tính toán lý thuyết: 𝑈𝑟=𝐾1.𝑈1+ 𝐾2.𝑈2

=> Mạch khuếch đại đảo: 𝐾1=−𝑅2/𝑅1

Hình : Grapher mạch trừ

4.6 Mạch tích phân

Hình : Sơ đồ mạch tích phân

Mạch tích phân sử dụng khuếch đại thuật toán

𝑈𝑟=−1/𝑅𝐶∫𝑈𝑣 𝑑𝑡+𝐶

Với R=10kΩ và C=10μF: 𝑈𝑟=−10∫𝑈𝑣 𝑑𝑡+𝐶

- Với Ur là xung vuông 10V, chu kỳ 0.4s

· Ngay lúc đóng mạch Ur là nguồn một chiều 10V và C có điện trở một chiều
lớn vô cùng nên mạch là khuếch đại vòng lặp hở Ur=18.5V

· Trong nửa chu kỳ dương của Uv (0.2s) theo công thức tích phân Ur giảm
tuyến tính từ 18.5V xuống -1.5V.

· Trong nửa chu kỳ âm (0.2s tiếp theo) Ur tăng tuyến tính từ -1.5V đến 18.5V.
 - Vậy Ur là xung tam giác chu kỳ 0.4s , cực đại ở 18.5V và cực tiểu ở -1.5V

Hình : Grapher mạch tích phân

4.7 Mạch vi phân

Hình : Mạch vi phân

Mạch gồm:
Nguồn điện xoay chiều 10cos(100 πt)
Điện trở 2 kΩ
Tụ điện 5uF
 Hình : Grapher của mạch vi phân
Nguồn là hàm cos => Grapher của mạch là dạng hình sin

5. IC số
5.1 Biểu diễn phép logic dưới bảng trạng thái
Xét phép logic: 𝑋=𝐴̅𝐵+𝐵𝐴̅
Bảng chân lý:

A B X

0 0 0

0 1 1

1 0 1

1 1 0
 Hình : Mô phỏng mạch logic

5.2 Tối thiểu phép logic bằng bìa Karnaugh

Xét phép logic X =( A C + A C)B( A C D+ A C D)

Hình : Mô phỏng mạch logic

Xét bảng chân lý:

A B C D X
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 1 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
Chuyển sang bìa Karnaugh:

AB
00 01 11 10
CD

00 0 0 1 1

01 0 0 1 1
11 1 1 0 0
10 1 1 0 0

Vậy phép logic sau tối giản hóa trở thành:

X =A C+ A C

Hình : Mô phỏng mạch tối giản hóa

5.3 Mạch logic NAND

A B F
1 1 0
1 0 1
0 1 1
0 0 1
 Hình : Mô phỏng mạch NAND

Bảng : Trạng thái mạch NAND

5.4 Mạch logic NOR

Hình : Mô phỏng mạch NOR

A1 A1 F
0 0 1
1 0 0
0 1 0
1 1 0
Bảng : Trạng thái mạch NOR
Tài liệu tham khảo
1.Slide cấu kiện điện tử Th.S Hoàng Quang Huy
2.Giáo trình cấu kiện điện tử