Professional Documents
Culture Documents
HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN ĐIỆN TỬ
---------------o0o---------------
ĐỒ ÁN MÔN HỌC
TIẾN HÀNH THỰC NGHIỆM
GVHD: abc
SVTH: Lê Hoàng Quân – 1512677
Lê Thanh Tài – 1512883
i
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
TÓM TẮT ĐỒ ÁN
ii
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
MỤC LỤC
iii
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Mạch dao động là mạch sử dụng các linh kiện để phát ra tín hiệu xung dao động cụ
thể để điều khiển các thiết bị. Có nhiều dạng tín hiệu xung đuợc phát ra từ mạch dao động,
nhu xung sine, xung vuông, xung tam giác...
Có nhiều cách để tạo ra xung vuông và xung tam giác: nhu thiết kế mạch dùng
transistor, thiết kế mạch dùng Opamp... để tạo ra xung vuông. Thiết kế mạch tích phân để tạo
ra xung tam giác...
Ở đây chúng ta chọn thiết kế mạch dao động tạo xung vuông và xung tam giác dùng
ICNE555.
1
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Dựa vào sơ đô khối ta có thê nhận ra rằng để tạo đuợc xung vuông ta chỉ cần IC 555
và một số linh kiện phổ biến như R, C.
Chú ý: ở đây ta tạo đồng thời xung tam giác lấy ra ở chân số 6.
Mạch tạo xung dùng IC này rất dễ làm, dễ giải thích, dễ hiểu nguyên lý làm việc của
nó.
Chân số l (GND): cho nối masse để lấy dòng cấp cho IC.
Chân số 2(TRIGGER): Đây là chân đầu vào thấp hơn điện áp so sánh và được
dùng như 1 chân chốt hay ngõ vào của 1 tần so áp. Mạch so áp dùng các
2
transistor PNP. Mức áp chuẩn là 3 𝑉𝑐𝑐 .
Chân số 3(OUTPUT): ngõ ra, trạng thái ngõ ra chỉ xác định theo mức volt cao
(gần bằng mức áp chân 8) và thấp (gần bằng mức áp chân 1).
Chân số 4 (RESET): dùng lập định mức trạng thái ra. Khi chân số 4 nối masse
thì ngõ ra ở mức thấp, còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra
tùy theo mức áp trên chân 2 và 6.
Chân số 5 (CONTROL VOLTAGE): dùng làm thay đổi mức áp chuẩn trong
IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài nối masse.
Tuy nhiên trong hầu hết các mạch ứng dụng chân số 5 nối masse qua 1 tụ từ
2
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
0.01 µF 0.1 µF, các tụ có tác dụng lọc bỏ nhiễu, giữ cho mức áp chuẩn ổn
định.
Chân số 6 (THRESHOLD): ngõ vào của một tầng so áp khác, mạch so sánh
𝑉𝑐𝑐
dùng các transistor NPN mức chuẩn là .
3
Chân số 7 (DISCHAGER): có thể xem như một khóa điện cho 1 mạch R-C lúc
IC 555 dùng như 1 tầng dao động.
Chân số 8 (Vcc): cấp nguồn nuôi Vcc để cấp điện cho IC. Nguồn nuôi cấp cho
IC 555 trong khoảng +5V +15V và mức tối đa là +18 V.
Cấu tạo bên trong và nguyên tắc hoạt động của IC 555:
a. Cấu tạo:
Về bản chất thì IC 555 là một bộ mạch kết hợp giữa 2 con Op-amp, 3 điện trở, 1 con
transistor, và một bộ Flip flop A (ở đây dùng FFRS).
3
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
2
điện áp 3 𝑉𝑐𝑐 nối vào chân âm của Op-amp 2. Khi điện áp ở chân 2 nhỏ hơn
1
𝑉 , chân S = [1] và Flip-flop đuợc kích. Khi điện áp ở chân 6 lớn hơn 2/3
3 𝑐𝑐
Vcc, chân R của Flip flop = [1] và Flip flop đuợc reset.
4
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Ký hiệu 0 là mức thấp (L) bằng 0V, 1 là mức cao (H) gần bằng Vcc. Mạch FF là
loại RS Flip flop.
Tóm lại: khi S = [1] thì Q = [1] và khi R =[1] thì Q = [0], transistor mở dẫn, cực C
nối đất, cho nên điện áp không nạp vào tụ C, điện áp ở chân 6 không vuợt quá V2,
do lối ra của Op-amp 2 ở mức 0, Flip flop không reset.
Khi mới đóng mạch, tụ C nạp qua Ra, Rb, với thời hằng (Ra + Rb)C.
𝑉𝑐𝑐
Tụ c nạp từ điện áp 0 V :
3
- Lúc này V+1 (V+ của Op-amp 1) > V-1. Do đó O1 ( ngõ ra của Op-amp 1) có mức
logic 1 (H).
2
- V+2 < V-2 ( V-2=3 𝑉𝑐𝑐) do đó O2 = 0 (L).
- R = 0, S = 1 Q = 1, = 0.
- Q =1 ngõ ra =1.
- = 0 transistor hồi tiếp không dẫn.
𝑉𝑐𝑐 2
Tụ C tiếp tục nạp từ điện áp 3 𝑉𝑐𝑐 :
3
5
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
- Điện áp trên tụ C giảm xuống do tụ xả, làm cho điện áp tụ C nhảy xuống duới
2
𝑉𝑐𝑐.
3
2 1
Tụ C tiếp tục xả từ điện áp 3 𝑉𝑐𝑐 3 𝑉𝑐𝑐 :
- R = 0, S = 1 Q=1 , = 0.
- Q = 1 ngõ ra = 1.
- = 0 transistor không dẫn chân 7 không = 0 V nữa và tụ C lại được
1
nạp điện với điện áp ban đầu là 3 𝑉𝑐𝑐 .
Nhận xét:
- Trong quá trình hoạt động bình thường của IC 555, điện áp trên tụ C chỉ dao
𝑉𝑐𝑐 2
động quanh điện áp 3 𝑉𝑐𝑐 .
3
𝑉𝑐𝑐
- Khi nạp điện, tụ C nạp điện với điện áp ban đầu là , và kết thúc nạp ở thời
3
2
điểm điện áp trên C bằng 3 𝑉𝑐𝑐 , với thời hằng là (Ra+Rb)C.
2
- Khi xả điện, tụ C xả điện với điện áp ban đầu là 𝑉𝑐𝑐 , và kết thúc xả ở thời điểm
3
𝑉𝑐𝑐
điện áp trên C bằng , với thời hằng là Rb.C
3
- Thời gian mức 1 ở ngõ ra chính là thời gian nạp điện, mức 0 là xả điện.
6
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
- Để tính chu kì dao động T của 1 mạch dao động tạo xung ta cần phải tính được
thời gian ngưng dẫn của tụ khi nạp và xả.
- Ta có sơ đồ mạch đơn giản để tính thời gian ngưng dẫn khi tụ nạp xả.
7
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
1
→ 𝑉𝐵 (𝑡) = 𝑉𝑐𝑐 − (2𝑉𝑐𝑐 − 0.7)𝑒 𝑅𝐵1 𝐶2
1
Xác định t để vB = 0.7V: 0.7 = 𝑉𝑐𝑐 − (2𝑉𝑐𝑐 − 0.7)𝑒 𝑅𝐵1𝐶2
2𝑉𝑐𝑐 − 0.7
→ 𝑡 = 𝑅𝐵1 𝐶2 ln( )
𝑉𝑐𝑐 − 0.7
Thường Vcc >> 0.7, nên: t ≈ 𝑅𝐵1 𝐶2 ln(2) = 0,693𝑅𝐵1 𝐶2 ≈ 0,7 𝑅𝐵1 𝐶2
Tính thời gian ngưng dẫn của T2, chính là thời gian T1 bắt đầu dẫn đến khi T1
ngưng dẫn. Tương tự, thời gian ngưng dẫn của T2 là: t ≈ 𝑅𝐵2 𝐶1 ln(2) =
0,693𝑅𝐵2 𝐶1 ≈ 0,7 𝑅𝐵2 𝐶1 .
Vậy chu kỳ dao động của mạch được tính:
𝑇 ≈ 0.7(𝑅𝐵1 𝐶2 + 𝑅𝐵2 𝐶1 )
Giả sử RB1 = RB2 = R; C1 = C2 = C thì chu kỳ dao động của mạch trở thành:
𝑇 ≈ 1.4𝑅𝐶
0.7
Và tần số dao động: 𝑓 ≈ 𝑅𝐶
Thông thường trong mạch dao động ta có công thức tính thời gian ngưng dẫn
của transistor là:
𝑇 = 𝑅𝐶𝑙𝑛(2)
Thời gian ngưng dẫn ở mức áp cao cũng là lúc tụ C2 nạp dòng qua R1 + R2:
𝑇𝑛 = 𝑙𝑛2(𝑅1 + 𝑅2 )𝐶2
Thời gian ngưng dẫn ở mức áp thấp cũng là lúc tụ C2 xả dòng qua R2:
𝑇𝑥 = 𝑙𝑛2𝑅2 𝐶2
8
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Trong bài toán yêu cầu tạo xung có tần số biến đổi từ 500 Hz đến l kHz, như vậy ta
có 3 phương án thực hiện:
+ Điều chỉnh tần số bằng cách thay đổi điện trở R1, R2.
+ Điều chỉnh tần số bằng cách thay đổi đồng thời tụ điện và điện trở.
Để đơn giản, chúng ta điều chỉnh tần số bằng cách thay đổi điện trở R1, R2 (dùng
biến trở).
Sơ đồ thiết kế mạch:
Ta dùng thêm diode D1 để có thể điều chỉnh xung vuông tại chân OUT(3) là đối xứng, sở dĩ
diode này có tác dụng như vậy là vì lúc tụ nạp thì dòng chi qua R1 nhờ diode D1. Khi đó, thời
gian nạp là Tn = tl = ln2 R1C2. Và khi tụ xả cũng vậy, nhờ có D1 mà dòng xả chi qua R2 do
phân cực nghịch diode và thời gian xả là Tx = t2 = ln2 R2C2 . Để thu được Duty cycle =50%
ta chỉ cần điều chỉnh biến trở R1 = R2 sẽ thu được Tn = Tx
9
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Lúc này, theo sơ đồ thiết kế, các thông số của mạch được tính là:
1 1 1
𝑓 = 𝑇 =𝑇 = 𝑙𝑛2𝐶
𝑛 +𝑇𝑥 2 (𝑅1 +𝑅2 )
𝑃𝑊 𝑇 𝑅1
D= × 100% = 𝑇𝑛 × 100% = 2(𝑅 × 100%
𝑇 1 +𝑅2 )
Muốn thay đối tần số (giữ nguyên độ rộng xung thì R1 và R2 phải được thay đổi
cùng một lúc (cùng tăng hoặc cùng giảm một giá trị như nhau).
Muốn thay đổi độ rộng xung (giữ nguyên tần số) thì R1 và R2 phải được thay đối
cùng lúc nhưng có chiều ngược lại (khi tăng R1 thì phải giảm R2 cùng một giá trị như nhau).
Muốn xung đối xứng tương ứng với độ rộng xung 50% ta sẽ điều chỉnh R1 = R2
10
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Hình 2–1 Mạch tạo dao động xung vuông dung IC 555
Ngõ ra : - Xung vuông ở chân số 3 và xung tam giác ở chân số 6 của IC 555
- Tần số và độ rộng có thể thay đổi nhờ vào thay đổi điện trở ( ở đây ta khảo sát
với độ rộng xung 50% và tần số 500 Hz và 1kHz
- Led báo điện áp ngõ ra.
11
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
1
𝑓=
𝑙𝑛2(𝑅1 + 𝑅2 ) × 10−8
Với f theo yêu cầu bài toán là thay đổi từ 500 - 1KHz
Khoảng điều chỉnh với tổng 2 điện trở như trên sẽ cho ta thu được 500Hz < f <1kHz
R3 chỉ là tải giả mắc vào chân 3 của IC 555, để mô phỏng chọn khoảng vài kΩ
Khi lấ y xung răng cưa trên chân 2, 6 để làm tín hiê ̣u thử mạch, Bạn phải chú ý đế n ảnh
hưởng của mạch ngoài lên mạch định tầ n với R1, R2 và các tụ C1, C2, nô ̣i trở của mạch ngoài sẽ
làm thay đổ i tầ n số của tín hiê ̣u, Ta sẽ dùng thêm tầ ng khuế ch đại đê ̣m để cách ly trở kháng của
mạch thử với mạch định tầ n của ic 555.
R5 cũng là điện trở đệm ngõ ra của IC 555 với ngõ vào của C1585 là trán đệm
(buffer) ngõ ra, thường lắp theo kiểu cực thu chung (CC), đặc điểm của cách lắp này cho ta
12
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
trở kháng ngõ (Ri) vào rất lớn, R4 (RE) chọn sao cho trở kháng ngõ vào của nó đủ lớn để khi
ta ghép các tầng phía sau C1815 sẽ không ảnh hưởng đến các tham số của mạch ta chọn
khoảng vài trăm kΩ.
Ở đây ta chọn điện trở R1 = R2 =142kΩ để thu được tần số xung vuông ngõ ra là
500Hz và Duty cycle 50%
Chạy mô phỏng :
13
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Dùng Cursors để kiểm tra lại độ rộng xung, ứng với thông số mạch, ta có Tn =Tx = 1ms
Thông số Tn và Tx đo được
1.05
Duty cycle = 1.05+1 =51.22%
14
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
500−492
Sai số so với tính toán lí thuyết : ∆𝑓 = × 100% = 1.6%
500
51.22 − 50
∆𝐷 = × 100% = 2.44%
50
Tương tự với tần số 1kHz. Ta điều chỉnh điện trở R1 =R2 = 71kΩ
15
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Tn = 0.525 ms Tx = 0.5ms
𝑇𝑛
D=𝑇 × 100% = 51.22%
𝑛 +𝑇𝑥
Tần số f = 982Hz
1000−982
Sai số so với tính toán lí thuyết : ∆𝑓 = × 100% = 1.8%
1000
16
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
51.22 − 50
∆𝐷 = × 100% = 2.44%
50
Nếu những bảng số liệu và kết quả mô phỏng quá nhiều, sinh viên có thể trình bày đưa vào
phần Phụ Lục.
Ví dụ về hình minh họa: (dùng chức năng Insert Caption để tạo liên kết cho Danh sách hình
minh họa)
17
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
Ví dụ về Bảng số liệu
Sinh viên tóm tắt những điều rút ra được từ kết quả đề tài, những kinh nghiệm có
được sau khi thực hiện đề tài. Ưu và khuyết điểm của kết quả nghiên cứu đề tài cũng được
trình bày trong mục này. Sinh viên cần so sánh với mục tiêu đặt ra trong chương 1.
Sinh viên trình bày hướng phát triển và khả năng ứng dụng của đề tài
Trong mục này, sinh viên liệt kê những tài liệu đã tham khảo khi thực hiện đề tài luận
văn. Những nội dung trình bày ở mục trên có tham khảo tài liệu thì sinh viên cần ghi chú
bằng chỉ số (ví dụ [1], [2]). Chỉ số này cần tương ứng danh mục tài liệu tham khảo. Sinh viên
xem thêm hướng dẫn cách viết trích dẫn kiểu IEEE.
Ví dụ:
18
Đồ án môn học – Tiến hành thực nghiệm GVHD: ABC
[1] Tống Văn On, “Thiết kế mạch số với VHDL & Verilog”, Nhà xuất bản Lao động Xã
Hội, 2007.
[2] Altera Corp., “SDRAM Controller for Altera’s DE2/ DE1 boards”, www.altera.com
6. PHỤ LỤC
Những kết quả nghiên cứu bổ sung mà trong phần Kết quả luận văn chưa trình bày
hết.
Phần mã nguồn chương trình, sinh viên cũng có thể trình bày trong mục này. Để ngắn
gọn, sinh viên chỉ đưa những mã nguồn chính vào phần Phụ lục.
Sơ đồ toàn mạch chi tiết
19