PLAN DU COURS

I - INTRO aux liaisons hertziennes – (télé–communications !)

(cas particulier, le satellite LOS – évocation de situations NLOS)

Automotive systems Cellphone coverage (indoor/outdoor/car)

II - les principaux systèmes actifs hyperfréquences
(modulation et démodulation)

III – les technologies actives en quelques notions

(transistors bipolaires et à effet de champs avancés)
SATCOMs and RADARs
IV - les circuits actifs de l’électronique des
microondes
(Amplificateurs bas niveau et de puissance, oscillateurs fixes et accordables, mélangeurs de fréquence)
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 96
 ACTIVE ROOT DEVICE: TRANSISTOR
Field Effect vs Bipolar devices
Field Effect Transistor (FET): Heterojunction Bipolar Transistor (HBT),
Symbolic representation JFET, MOSTFET*, HEMT*, PHEMT, MHEMT or Bipolar Junction Transistor (BJT)

C D 1 Low voltage gain High voltage gain

B G
2 High current gain Low current gain
E S 3 Very high input impedance Low input impedance
4 High output impedance Low output impedance
Main electrical characteristics
DC
5 Low noise generation Medium noise generation
Ex :BJT model
DC+RF AC (RF) 6 Fast switching time Medium switching time
Attention:
separate DC
7 Easily damaged by static Robust
from AC
biasing RAC
8 Some require an input to turn it “OFF” Requires zero input to turn it “OFF”

9 Voltage controlled device Current controlled device

VCC/RC
10 Exhibits the properties of a Resistor

11 More expensive than bipolar Cheap

12 Difficult to bias Easy to bias
*: Enhancement /Depletion mode (normally ON / OFF)
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 97
 ACTIVE ROOT DEVICE: TRANSISTOR
Field Effect vs Bipolar devices
Types of active devices

Bipolar transistor
(junction or simple-double heterojunction)
(BJT, HBT, DHBT, …)

Field Effect Transistor

(MOS, FET, MOSFET, MODFET, MESFET, HEMT, PHEMT, MHEMT, …)

Main technological commercial solutions :

Silicon : technos Si, SiGe (large market applications, military or space -ASICS)
Combined technologies HF+LF such BiCMOS
BiCMOS= Bipolar HBT SiGe HF carrier freq. + Si CMOS Si Base Band digital signals

III-V compounds: GaAs (In, P, Al, ….) for (very) high carrier freq. (400GHz commercially available, 1 THz
in Research Labs), GaN now wins on GaAs for High power – High frequency applications.
For optic compatible modules: InP
Specific Techno = performant but expensive
Large volume markets= reduction of costs (competitive race) – mastering cost+perf (also consider
strategic appl.)
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 98
 FIRST : USUAL MATHEMATICAL TOOLS

WHY (CO)SINUS SIGNALS (FUNCTIONS) ?

Linear regime (Small Signal) Non linear regime (Large Signal)

DEVICE DEVICE
UNDER UNDER
TEST TEST

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 99
 FIRST : MATHEMATICAL TOOLS
LES OUTILS ET MODELES D’ETUDES:

WHY (CO)SINUS SIGNALS (FUNCTIONS) ?

Small Signal regime Large Signal regime

D4

D1 D2 D3

D5

Time domain analysis

[S] parameters (scattering param.) Frequency domain analysis
.
But I-V and ai,bj (Sji) conversion is easy .
in a given location .
Example or training: power transfer / [S] parameters
distributed line (Linear, pulsed, balanced, X-param)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 100
 ACTIVE ROOT DEVICE: TRANSISTOR
Field Effect vs Bipolar devices
For each of these 2 structures Example of a Large Example of a Large
(Bipolar/ Field Effect Transistors), Signal Model for Signal Model for
there are many different models HBT NPN bipolar Field Effect
(Large Signal or Small Signal) transistor (among Transistor (among
depending on: more than 10 usual more than 15 usual
models !) models !)
-the technology (Si, SiGe, GaAs-
GaInP, GaN, SiC, diamond)

-the topology (BJT/HBT,

JFET/MODFET/MESFET/HEMT/
PHEMT/MHEMT- ON/OFF)

-the targeted application (Large

Signal or Small Signal, Noise,
PHD, …)

depending on the Freq/Power/cost

technological paradigm
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 101
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS
ID -ID

VDS Rload

(resistive) LoadLine (i.e. load connected to the output of the device)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 102
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS

Exercice Quiescent point VGS=-0,5V & VDS=15V Plot Rload=100 Ohms

DU=-R.DI (negative sign

stands for the opposite
direction for the current
flowing through the resistor
DU=100*DI

For DI=100mA, then DU=10V

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 103
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS

Ex: for maximum achievable

power @ 10 GHz DV

-DC biasing A-class → Rload

(reactive elements?)→ quiescent DI
point at half DV and DI

-matched on 50W IN / OUT loads ?

(resistive) LoadLine (i.e. load connected to the output of the device)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 104
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS

Ex : for maximum achievable

power @ 10 GHz time

-DC biasing A-class → Rload

(reactive elements?)→ quiescent
point at half DV and DI time
OUTPUT
-matched on 50W IN / OUT loads ? DID_RF

time
OUTPUT
DVDS_RF
For the design of AMPLIFIERS, OSCILLATORS, MIXERS !!!

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 105
 ACTIVE CIRCUIT : LOAD LINE
(LINEAR & NON-LINEAR)
4x250 gate width GaN HEMT device (OMMIC tech.)
IDS (mA/mm)
OPERATING CLASS of AMPLIFIER
IDSS A DEVICE SELECTION VGS=
(saturation of the channel)
0V
0,8 - 0,9 IDSS HIGH GAIN AMPL.
-0,5V

HIGH LINEARITY AB
0,5 IDSS AMPL.
-1 V

HIGH EFFICIENCY B -1,5 V

0,15-0,25 IDSS A AMPL.
LOW NOISE AMPL. -2 V
-2,5 V

VDS (V)
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 106
 ACTIVE CIRCUIT : LOAD LINE
(LINEAR & NON-LINEAR)
4x250 gate width GaN HEMT device (OMMIC tech.)
IDS (mA/mm)
OPERATING CLASS of AMPLIFIER
IDSS A DEVICE SELECTION VGS=
(saturation of the channel)
0V
0,8 - 0,9 IDSS HIGH GAIN AMPL.
-0,5V

HIGH LINEARITY AB
0,5 IDSS AMPL.
-1 V

HIGH EFFICIENCY B -1,5 V

0,15-0,25 IDSS A AMPL.
LOW NOISE AMPL. -2 V
-2,5 V

LOAD LINE vs output characteristics - TRAINING VDS (V)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 107
 ACTIVE CIRCUIT : LOAD LINE
(LINEAR & NON-LINEAR) –CLASSES OF AMPLIFICATION
Normalized output current Iout/Imax verus the conduction angle
Iout/Imax

Conduction angle (x. p) (rad.)

Class A
Class AB Power yield Pout
h=
Class B PDC
Class C
Pout-Pin
Power Added Efficiency yield hPAE=
PDC

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 108
 Main Figure of Merit (FoM) of Transistors
-Transition frequency (related current gain) :
ft (Gi = |i2/i1|output shorted = 1 for f = ft ) i1 i2
(allows digital max. freq. < ft/2 )
-Maximum oscillation frequency (for max. output power): Pe
fmax (G=(Pout/Pin ) Zr matched= 1 for f=fmax
(allows analog max. freq. <fmax/6) Zr Pout
Essential for Transmitter power stage
-Compression point @ 1 dB :
P1dB
( linear zone for Pout<P1dB - 10 dB )
-3rd intermodulation mode (input is IIP3) : Multi carrier
Output OIP3 ( OIP3dB ~ P1dB + 10 dB ) Multi signal
(parasitic contrinutions can be easily computed for Pout<P1dB )

-Minimum Noise Figure: Essential for Receiver Sin/Nin Sout/Nout

Fmin dB (=10 log[(Sin/Nin )/(Sout/Nout )] when Zg=Zopt)
( for each in-band frequency of the receiver) Zgopt Zr
NF50 dB (=10 log[(Sin/Nein)/(Sout/Nout )] when Zg=ZC)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 109
 Single-tone
Linear/non linear behavior
Compression point

@f0
Conversion AM/AM and AM/PM
Considered parameters for power amplifiers

Vs
Voltage Gain [dB] : AM AM
Ve
Vs
Phase distorsion [radian] : AM PM arg
Ve

AM/PM can drastically affect the signal integrity (for example QPSK, etc...) : introduction of a
distorsion in the information of the phase signal.

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 110
 Multi-tone
Linear/non linear behavior
Intermode
When 2 different frequencies f1 & f2 are applied to the input of the amplifier

v e A.cos 1 t A.cos 2 t
As the transfer function can usually be expressed by a polynomial function, intermode signals at order i are
related to frequencies m.f1 ± n.f2 such as |m| + |n| = i from the Vi term of the function.
i i
k i A . cos 1t cos 2t
If f1 and f2 are close (same band), then 3rd order intermode
are also close and can deteriorate the signal :

m = 2 ; n = (-)1 then fp1 = 2f1 - f2

m = (-)1 ; n = 2 then fp2 = - f1 + 2f2

Intermode order i IMi or also C/Ii (dBc)
= ratio between desired signal and unwanted signal at the output side,
for a given input power.
Decreases as Pe increases.
Ex. IM2 = P1 – P2 et IM3 = P1 – P3

Intercept point ‘i’ order (dBm)

P 2 2 P1 OIP 2
P i i . P1 i 1 OIP i P 3 3 P 1 2 OIP 3
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 111
 DYNAMIC RANGE

Dynamic range efficiency

= ratio between the output power of the signal at the Energy conservation:
frequency of use, and the intermode power 3rd order
when the 3rd order signal equals the noise floor P e P DC P th P s
measured at the output of the amplifier Output power
Input power
supply Dissipated power

! : photo emission
D dB P d1 dBm P N dBm

Ps
P DC
Or also PAE (Power Added Efficiency) :

Ps Pe
PAE
P DC
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 112
 HF NOISE FIGURE

Amplificateur bruyant = amplificateur non bruyant précédé de source(s) de bruit e et i

éventuellement corrélées Ba +GtBe
Be Gt
Yg=
Gt 1/Zg e
Zg non bruyant
i
bruyant
ee

Facteur de bruit F = [Signal / Bruit] entrée / [Signal / Bruit] sortie

avec Signal sortie Ss = Gt (Signal entrée Se) et Bruit sortie Bs = Gt (Bruit entrée Be) + Bruit amplificateur Ba
d’où F = (Se/Be) (Bs/Ss) = (Se/Be) (GtBe + Ba)/(GtSe) =(GtBe +Ba)/(GtBe)
et donc F = (Bruit total en sortie) / (Bruit en sortie lorsque ampli non bruyant)
En notant <x>2 la puissance du signal de bruit x dans une bande de 1 Hz et sachant que <ee>2=4kTRe(Zg)
on démontre : F = Fmin + Rn/Gg [|Gopt-Gg|2 +|Bopt-Bg|2] avec
Bopt = -Bi/(2Rn) et Gopt = [Gn/Rn-Bi2/(4Rn2)]0.5, Fmin = 1 + Br + 2 Rn Gopt
et Rn =<e>2/(4kTo), Br = Re <ei*>/(2kTo), Bi =- Im <ei*> /(2kTo)
où Yopt = Gopt + jBopt est l’admittance du générateur à connecter à l’entrée de l’amplificateur afin que ce dernier
présente un facteur de bruit minimum Fmin.
Si Yg= Gg + jBg différent de Gopt + j Bopt,
alors F = Fmin + Rn/Gg [|Gopt-Gg|2 +|Bopt-Bg|2] > Fmin
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 113
 Caractéristiques principales d’un transistor / applications

Low Noise
fmax: maximum oscillation frequency Amplifier (LNA)
Fmin: minimum noise figure
P1dB : 1dB compression point Power Amplifier
IP3 : interception point (PA)
ft: current gain transition frequency
fn: 1/f corner frequency
Linear Amplifier
(Low Frequency Noise)

fmax is to be considered first

Oscillator,
Mixer

Attention : a device featuring a 100 GHz fmax will only achieved

acceptable gain (> 10 dB) below 30 GHz. RF Switches
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 114
 ACTIVE ROOT DEVICE: TRANSISTOR
Field Effect Transistor regression law with gate sizing

NFET fT & fmax

versus LGATE

fT de dispositifs SiGe en fonction de BVceo

Extrait de la littérature en fonction des
dimensions de largeur doigts d’émetteurs

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 115
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS

-DC quiescent point

-S-parameters
-linearity and/or noise

Transistor selection
@ RF frequency
@BW

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 116
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS

Width incr.

Sizing the device

(width increases )

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 117
 LES TECHNOLOGIES ACTIVES : QUELQUES NOTIONS

VGS=-1,5V
VGS=-1,5V

VGS=0V
VGS=0V VGS=0V

VGS=-1,5V

VGS=-1,5V

VGS=0V
Biasing the device
Notice some frequency inflexion
on gain (capacitive feedback)
(gate voltage is pinched )

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 118
 DO YOU SPEAK (fluently) S-PARAMETERS ?

𝑏 = 𝑆 𝑎
a1 a2

YOU).√Z
V1 = (a1+b WILL HAVE TO, AND IT aWILL BE FUN :
1= (V1+ZcI1) / (2√Zc)
[S]
1 C
V2 = (a2+b2).√ZC b1= (V1-ZcI1) / (2√Zc) b1 b2
BUT FIRST, LET’S INTRODUCE THIS NEWaFAMILY OF PARAMETERS
I1=(a1-b1)/√ZC 2= (V2+ZcI2) / (2√Zc)
b2= (V2-ZcI2) / (2√Zc)
I =(a -b )/√Z
2 2 2 C 𝑏1 𝑆 𝑆12 𝑎1
= 11
𝑏2 𝑆21 𝑆22 𝑎2

‘calibrated’ reference plans for [S] matrix

𝑆11(𝑓𝑟𝑒𝑞) 𝑆12(𝑓𝑟𝑒𝑞)
Dr. Kaneyuki 𝑆 =
Kurokawa
𝑆21(𝑓𝑟𝑒𝑞) 𝑆22(𝑓𝑟𝑒𝑞)
Of course, S-parameters can be easily translated into V-I
(and vice-versa). When ? Why ? – (someone to the board ?)
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 119
 DO YOU SPEAK (fluently) S-PARAMETERS ?

“What’s this ? “ Active or passive ?

Or Reciprocal or not ?
“Let the students work” COTS or raw component ?

(pause for the speaker !)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 120
 S11, GIN, ZIN … same story ! Different approaches
Impedance Reflexion coefficient
when using lumped elements (when moving on lines towards load or generator)
(i.e. check if R, L, C size<<l)

For Z (or z=Z/ZC) For G

Then it is possible to play with
propagation (lines) and electrical
topologies
Zload
Yload
GLoad Then the playground is unlimited
(as large as your brain can explore)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 121
 S-PARAMETERS, the natural way for
understanding RF - GAINS
Dynamic current gain h21(freq) at short-circuited output

Mason’s Gain

& Rollet’s factor K

Maximum Available Gain

for K>1
(unconditionally stable device)
Maximum Stable Gain (potentially achieved by an unstable device)

for K<1 (conditionally stable device)

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 122
 Power Gains and Noise versus matching conditions
DUT ([S])

GL

GS

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 123
 High frequency Gains under
specific matching conditions

Load impedance must fulfill requirements for output matching (gain) and load line for
power. It is usually difficult to match the output (S22) without reduction of the power
max. power when IPP.VPP max From S22 side

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 124
 High frequency Gains under
specific matching conditions
Composite gain Gc
Given a transistor without matching network (in/out) – as usually when using a techn. process

b1 S11 (1 − S22 GL ) + S12 S21GL

Ge = =
a1 1 − S22 GL
S21 S12 GL
Ge = S11 +
1 − S22 GL

S21 S12 GG
The same for Gs = S22 +
1 − S11GG

power P OUT delivered to the load Z L

Gc
Maximum available power PAv-IN from the source of impedance Z g
2 2
1− Gg 1− GL
2
1− Gg 1− GL
2

Gc =  S 21  =  S 21 
2 2

1 − G L S22 1 − G LGs
2 2 2 2
1 − G g Ge 1 − G g S11

Attention – non iterative process gain: measured available power will only be correct under the respect of
Γg = Γe* condition.

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 125
 High frequency Gains under
specific matching conditions

2 2
1− Gg 1− GL
2
1− Gg 1− GL
2

Gc =  S 21  =  S 21 
2 2

1 − G L S22 1 − G LGs
2 2 2 2
1 − G g Ge 1 − G g S11

General expression

1 − GL
2
1 2
Power gain Gp (matched input Γg = Γe* ) GP = 2
 S21  2
Pde is the maximum power delivered to the Qpole 1 − Ge 1 − G L S22
Available gain GA Transfer gain GT
(matched output ΓL = Γs*, with S12=0)
2
Power delivered to the load is the 1− Gg 1
TP =  S21 
2
maximum available power at the output Pds GG
1 − Gs
2 2
1 − S11G g

S21 S12 GL S21 S12 GG

Attention : Ge = S11 + & Gs = S22 +
1 − S22 GL 1 − S11GG

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 126
 High frequency Gains under
specific matching conditions
For unilateral transistor:
Using same formulas with Γe = S11 and Γs = S22 (i.e S12 = 0, whatever GL and GG)
Considering Γs = ΓL* and Γe = Γg* for maximum power transfer (input-output matching), the maximum unilateral
gain is:
1 1
GU max =  S21 
2

1 − S11 1 − S22
2 2

Source-pull /load-pull exp. Workbenches (multitones?)

Comparing different definitions, from the most general expression of the composite gain Gc

- if Γg = Γe*: power at the input of the amplifier= max. available power from the source Gc = Gp
- if ΓL = Γs* : power delivered to the load= max. available power at the output of the transistor  Gc = GA

Gc is the lowest value among the different gains as neither the input, nor the output is matched.

If the ports are naturally matched, then Gc = GA = Gp .

Some techno. providers proposed pre-matched devices ! (for a given frequency)

If the ports are matched @ 50 W,

then Gc = GA = Gp = |S21|²
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 127
 GAINS & Matching ! See course on matching techniques
Gp (power gain), Ga (available gain)
PS  PS  PS et PE sont généralement
G= GdB = 10. log  
PE PS
PE  PE  exprimées en mW

polarisation
P
G P = S = S21
2 1 − Γr ( 2
)
2 2
PE 1 − S22 Γ r (1 − Ge )

G A = S21
2 (1 − G ) g
2

2
(
1 − S11Γ g 1 − Gr
2
)
Impact de la localization des circuits de stabilization (l/l)

Zg Ge Gs
S11 S12
S21 S22
Eg Zr

Gg Gr

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS 128
Professeur Université de Toulouse III128
 PARAMETRES DE BRUIT HF

 Équation du facteur de bruit d’un quadripôle

Rn 
( 
) ( ) NF
2 2
F = Fmin + G − G + B − B
GS  S opt S opt  Fmin
G = G
( jopt ) Facteur de bruit minimum Fmin
Avec Y = G + jB et opt opt e

Généralement
Rn : résistance équivalente de bruit
l’obtention d’un
bruit minimum et
d’un
gain satisfaisant
nécessite un
compromis (lieux des
cercles à F faible et S11*
gain max différents) Gopt

Coefficient de réflexion
Étages en cascade optimal Gopt
Formule de FRIIS :

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 129
 Stabilité conditionnelle, inconditionnelle Rollet Factor

Conditions de stabilité inconditionnelle : |Ge| <1, Gr et |Gs| <1, Gg et Gr ce qui se traduit par :
K=[1+|D|2-|S11|2-|S22|2] / [2|S12||S21|] >1 avec |D| < 1 et D =S11S22-S12S21 (Rollett)

On peut alors adapter à la fois entrée et sortie et obtenir : Gdmax = Gtmax = |S21/S12|[K-(K2-1)0.5]
Lorsque -1<K<1, la stabilité est conditionnelle : il peut exister des couples (Gg, Gr) qui assurent la stabilité ; pour les
déterminer on trace les cercles de stabilité en entrée (on trouve leur équation à partir de |Gs| = 1) et en sortie (équation déduite
de |Ge|= 1) Cette région autorise le
meilleurs compromis entre le respect
des conditions de stabilité à l’entrée
et le gain G1 le plus élevé.
S11*
cercles à gain G1
constant (S12~0)
|Ge|= 1
|Gs| = 1
Stabilité Stabilité
dans le plan dans le plan
d’entrée de sortie

Si |S22|<1, Gg peut se situer en tout point de Si |S11|<1, Gr peut se situer en tout point de
l’abaque n’appartenant pas à la région hachurée. l’abaque appartenant à la région hachurée.
Remarque : L’application du critère de Nyquist reste nécessaire pour étudier les instabilités internes !
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 130
 Some few baselines…
for a secured design, you have to master each step
Serial configuration Parallel configuration
Easier when using
constant real part
(so choose the
appropriate
serial/parallel
configuration)
(conjugate) admittance
representation !
Impedance representation But same location in z impedance
representation
HF (R<Zc) LF (R>Zc)
LF (open) HF (short)

Same method for

designing matching
networks
(JGT recipe )
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 131
 WHAT YOU WILL FIND IN (COOK) BOOKS,
It works, but do you really master why ?
Moreover, you will see that some solutions are not proposed
Behavioral impact of L-C series or parallel configurations : OK

Series elements increase ǁZǁ

What about L-L or C-C ? Not convenient ?

Parallel elements increase ǁYǁ

so decrease ǁZǁ

Next is proposed an intuitive ‘new’ method

Not (yet) in the books, but soon in your brains…
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 132
 Think simple, but think !
or 100% chances to match, a story by JG Tartarin

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 133
 Think simple, but think !
or 100% chances to match, a story by JG Tartarin
Then the matching network is easy to setup, as the situation is simplified !
Matching R<Zc on Zc !!!
→ Increase the lower resistor (R) (add serial lumped el.)
L=0.91 nH → Decrease the higher resistor (Zc) (add parallel lumped el.)
DO NOT USE RESISTOR
(losses, change DC bias, increase noise floor 4kTR, ….)
So USE REACTIVE LUMPED ELEMENTS that compensate each other
L=0 nH
(no Inductor, initial ZIN) Increase Z

(increase Y)
decrease Z
R
ZC ^
ZC

Also can be easily done by analytical computation, using Z or Y equations

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 134
 Some few baselines…
for a secured design, you have to master each step
Then the matching network is easy to setup, as the situation is simplified !
Matching R<Zc on Zc !!!

R
ZC 1.25 nH ^
ZC
0.6 pF

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 135
 Some few baselines…
for a secured design, you have to master each step
Then the matching network is easy to setup, as the situation is simplified !
Matching R<Zc on Zc !!!

R
ZC 0.59 nH ^
0.43 nH ZC

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 136
 Some few baselines…
for a secured design, you have to master each step
Then the matching network is easy to setup, as the situation is simplified !
Matching R<Zc on Zc !!!

R
ZC 1.8 nH ^
1.69 nH
ZC

Ls
Ls Cp Ls
Lp Lp
Ls
Lp

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 137
 Some few baselines…
for a secured design, you have to master each step
Then the matching network is easy to setup, as the situation is simplified !
Matching R<Zc on Zc !!!

R
ZC 0,66 pF ^
0,14 nH ZC

Ls
Cp Ls
Lp
Cs Ls
Lp Lp
Cs
Lp

LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 138
 PLAN DU COURS

I - INTRO aux liaisons hertziennes – (télé–communications !)

(cas particulier, le satellite LOS – évocation de situations NLOS)

Automotive systems Cellphone coverage (indoor/outdoor/car)

II - les principaux systèmes actifs hyperfréquences
(modulation et démodulation)

III – les technologies actives en quelques notions

(transistors bipolaires et à effet de champs avancés)
SATCOMs and RADARs
IV - les circuits actifs de l’électronique des
microondes
(Amplificateurs bas niveau et de puissance, oscillateurs fixes et accordables, mélangeurs de fréquence)
LAAS-CNRS
J.G Tartarin,
/ Laboratoire d’analyse et d’architecture des systèmes du CNRS Professeur Université de Toulouse III 139