Sadržaj predavanja 12 i 13 Osnovni logički sklopovi

•Na ovom mjestu logički sklopovi se razmatraju samo sa logičkog stajališta, a

to znači da promatramo samo šta sklopovi rade.

•Drugi način razmatranja tih sklopova bi bio elektrotehnički koji bi uključivao i

• Osnovni logički sklopovi
• Primjer realizacije nekih sklopova na temelju osnovnih logičkih sklopova(polusumator, potpuni načine izvršavanja pojedinih funkcija, tj. razmatrao bi kako ti sklopovi rade.
sumator,
t sklop
kl za zbrajanje)
b j j ) Taj aspekt na ovom mjestu ne razmatramo jer izlazi van okvira ovog predmeta
• Dekoderi (to spada u digitalnu elektroniku).
• Registri
• Memorija
• Von
V Neumannov
N model
d l računara
č
• Pojednostavljeni model mikroprocesora • U nastavku ćemo opisati osnovne logičke sklopove I, ILI i NE, jer ti sklopovi
• Izvršavanje instrukcija
čine osnovne komponente od kojih se grade današnji digitalni računari.
• Primjer izvođenja jednostavnog programa
• (grafički
( fički prikaz
ik stanja
t j registara+grafički
i t + fički prikaz
ik stanja
t j na vanjskim
j ki sabirnicama)
bi i )
• U elektroničkim sklopovima stanja 1 i 0 binarnog brojnog sistema mogu se
realizirati, na primjer, višim i nižim naponom respektivno.

Logički I-sklop Logički ILI-sklop

A
ulazi izlaz ulazi izlaz
A B
Z A Z
A B
1 2
B 1 2 B

Simbol
Si b l logičkog
l ičk I sklopa
kl Mehanička
M h ičk realizacija
li ij logičkog
l ičk II- Simbol
Si b l logičkog
l ičk ILI Mehanička
M h ičk realizacija
li ij logičkog
l ičk ILI
ILI-
sa dva ulaza sklopa pomoću prekidača sklopa sa dva ulaza sklopa pomoću prekidača

A B Z=A·B
Z AB A B Z=A+B
Z A B
• Između tački 1 i 2 će postojati 0 0 0 • Između tački 1 i 2 će postojati
0 0 0 veza samo ako su i prekidač A i veza ako je ili prekidač A ili
0 1 0 0 1 1
prekidač B zatvoreni
p 1 0 1 prekidač B zatvoren.
p
1 0 0 1 1 1
1 1 1
Tablica
T bli stanja
t j za logički
l ički II-sklop
kl sa Zato ime II-sklop
sklop Tablica
T bli stanja
t j za logički
l ički ILI-sklop
ILI kl sa Zato ime ILI-sklop
ILI sklop
dva ulaza dva ulaza
 Logički NE-sklop Složeniji logički sklopovi

ulaz izlaz
• Sklopovi I, ILI i Ne predstavljaju temeljne elemente za izgradnju
složenijih logičkih sklopova od kojih se dalje grade računari.
A Z
• Logički NE-sklop mijenja stanje
logičke varijable Postavljene zadatke računar izvršava tako da izvodi operaciju po operaciju.
Simbol logičkog NEsklopa Svaki računar može napraviti konačan broj elementarnih operacija kao što
su:
⇒prijenos podataka između različitih registara
⇒brisanje registara
A Z=A
⇒komplementiranje
⇒povećanje sadržaja registra za 1
0 1
⇒pomjeranje podataka sadržanih u registru ulijevo i udesno
1 0

Tablica stanja za logički NE-sklop

Potpuni sumator
Polusumator
potpuni sumator logičke jednadžbe potpunog sumatora

ulaz iz laz
X Y S C X
X S S = X·Y ·Cul+ X·Y ·Cul+ X·Y ·Cul+ X·Y ·Cul
Y Y
0 0 0 0 potpuni sumator
S Cul Ciz
Ciz = X·Y ·Cul+ X·Y ·Cul+ X·Y ·Cul+ X·Y ·Cul
0 1 1 0
X
1 0 1 0 realizacija potpunog sumatora
Y
tablica stanja potpunog sumatora
1 1 0 1

Logičke jednadžbe polusumatora C ulazi

l i i lazi
iz l i X
C
polusumator
X Y C ul S C iz Y S
0 0 0 0 0
S=X•Y+X•Y 0 0 1 1 0 Ciz
C
C=X•Y 0 1 0 1 0 polusumator
0 1 1 0 1 Cul S
S
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 Sabiranje dvaju 4-bitnih brojeva pomoću sumatora Bistabili

ulazi koji se sabiraju • Bistabil su elementi bilo elektronički bilo mehanički koji imaju dva stabilna
stanja.
X3 Y3 X2 Y3 X1 Y1 X0 Y0 • Pod stabilnim stanjem podrazumijevamo stanje u kojem element može ostati
prizvoljno dugo. Element može preći u drugo stanje jedino nekom vanjskom
Cul3 Cul2 Cul1 intervencijom.
potpuni potpuni potpuni potpuni • U računarskoj tehnologiji se koriste isključivo bistabili realizirani pomoću
sumator Z
3
sumator Z
2
sumator Z
1
sumator Z
0
elektroničkih sklopova.

• Postoji više mogućnosti za simbolički

Ciz3 Ciz2 Ciz1 Ciz0 S Q
prikaz bistabila. Mi ćemo na ovom mjestu
ulazi izlazi
koristiti slijedećim simbolom:
prelijev S3 S2 S1 S0 R ¬Q

izlazi • Kada na ulaz S dođe vanjska pobuda (signal) tada je na izlazu Q stanje 1,
dok je na komplementarnom izlazu ¬Q stanje 0.

• Kada na ulaz R dođe vanjska pobuda tada je na izlazu Q stanje 0, a na

izlazu ¬Q je stanje 1.

Tablica stanja bistabila S-R Registri

S R Q ¬Q • Jedan bistabil prikazuje jedan bit binarnog podatka.

Dakle, za binarni podatak koji se sastoji od n bitova potrebno je n bistabila.
0 0 prijašnje stanje se zadržava

• Niz od n bistabila formira novi element kojeg zovemo registar. Dakle, n-bitni
0 1 0 1
registar registrira n-bitni binarni podatak.
1 0 1 0
•Slika
Slik prikazuje
ik j registar
i t za zapisivanje
i i j 4-bitnog
4 bit binarnog
bi broja.
b j
1 1 nedopušteno stanje

• Kada su ulazi S i R u stanju 0 (nema vanjske intervencije) bistabil je u stanju

R S R S R S R S
koje je određeno prethodnom pobudom. Dakle, bistabil ‘pamti’ prethodnu
pobudu. B3 B2 B1 B0
¬Q Q ¬Q Q ¬Q Q ¬Q Q

• Prema tome, bistabil može poslužiti za zapisivanje jednog bita binaronog

broja.
• Razmisliti: Što
Š bi bilo da su postojali elektronički elementi sa deset 23 22 21 20
stabilnih stanja?
Bistabili su poredani poziciono
 Grafički prikaz memorije Funkcijski prikaz memorije i pomoćnih sklopova

• Memoriju možemo shvatiti kao veliki broj registara koji čine jednu
• Memoriju sa n registara možemo prikazati kao cjeloviti blok:
cjelinu.
adrese lokacija
j sadržajj
• Brzina rada memorije važan je faktor rada računara
• Vrijeme
V ij pristupa
i t (eng.
( acces time):
ti )
0 • Registar u memoriji ⇒ lokacija ⇒Vrijeme potrebno da se dobije sadržaj neke lokacije nakon što je
1
2 u memoriji. postavljena njezina adresa.
3
4
0 1 1 0 0 1 0 0 1 0 1 1 1 0 1 1
• ciklus memorije (eng cycle time):
5
•Svaka lokacija ima svoju ⇒ Vrijeme potrebno da se podatak pročita iz memorije i ponovo zapiše u
adresu pomoću koje se lokacije memoriju
adresiraju radi čitanja i pisanja AR adresni registar
binarnih podataka. DA dekoder adrese
RMP registar memorijskih podataka
. M memorija
•U
U ovom
o o primjeru
p je u su registri
eg st . .
AR
.
DA M
duljine 16 bitova.
.
. .
.

• Na lokaciji 3 zapisan je
podatak 64BB(16) .....
n-1
n RMP

Memorije Dekoderi
• Često
Č t u računarskoj
č k j ttehnici
h i i postoji
t ji potreba
t b dad jedan
j d vod
d bude
b d u stanju
t j 1,1
• Čitanje podatka iz memorije znači prebacivanje iz odgovarajuće lokacije dok ostali vodovi trebaju dabudu u stanju 0.
memorije na neki registar koji se nalazi izvan memorije.
• Sklop koji to omogućuje naziva se dekoder.
Št mora raditi
Šta diti
• Broj lokacija i duljina riječi važni su elementi za određivanje procesne snage Primjer: dekoder za 3-bitni registar. dekoder?
računara. ulazi izlazi

•1024 lokacije=1 Kb memorije S Q

B0 000 Dekoder daje stanje 1
3-bitni
3 bitni registar R Q 001 samo na jednom
j d izlazu
i l
• Da bi se podaci mogli čitati i pisati potrebna su još dva registra koji s
010 za svako stanje
memorijom čine cjelinu: registra.
S Q 011
- adresni registar
g (AR),
( ), zapisuje
p j adresu lokacije j kojom
j se operira.
p dekoder
B1 100
- registar memorijskih podataka (RMP), sadrži podatak koji se čita iz memorije R Q 101
ili podatak koji se treba zapisati u memoriju.
110
S Q 111
B2
R Q
 Primjer dekodera za 3-bitni registar Funkcijski Von Neumannov model računara

izlazi iz bistabila B0 B1 B2
dekoder
Q Q Q Q Q Q Podaci i
Rezultati
instrukcije
000
• Bistabili nisu prikazani
prikazani, nego samo ULAZNA RADNA IZLAZNA
JEDINICA MEMORIJA JEDINICA
njihovi izlazi.
001 Argumentii
Instrukcije
Rezultati Podaci i instrukcije

010
• Na primjer, za stanje registra 100 na ARITMETIČKO Upravljački signali

bistabilima je: 011

LOGIČKA
JEDINICA

• B0: Q=0, Q=1 100

UPRAVLJAČKA
• B1: Q=0, Q=1 JEDINICA
• B2: Q
Q=1,, Q=0
Q 101 PROCESOR

Slika X.X: Funkcijska blok šema von Neumannov-og modela računara (prilagođeno iz [Budin, 1996])
110

tada je samo na izlazu ovog logičkog I- 111

sklopa stanje 1

Uloga komonenti u Von Neumannovom modelu računara Sabirnica računara(1/2)

• Ulazna jedinica • Preko sabirnice su spojeni svi dijelovi računara.

č
⇒ unose podataka i instrukcije programa. • Sabirnički elektronički sklop omogućuje ostvarivanje veza između pojedinih
dijelova.
• Izlazna
I l jedinica
j di i
⇒ prikaz rezultata izvođenja programa.
RAM ROM
• Radna memorija
⇒ pohranjuje podatke, instrukcije i rezultate djelovanja instrukcija
SABIRNIČKI
SABIRNICA SKLOP
• Aritmetičko logička jedinica
⇒ izvodi aritmetičke i logičke operacije.
ULAZNO-IZLAZNI
• Upravljačka
p j jjedinica PROCESOR PRISTUP
⇒ dohvaća instrukcije iz memorije, dekodira ih i upravlja
aritmetičko-logičkom jedinicom, ulaznom jedinicom i izlaznom
jedinicom.
 Sabirnica računara(2/2) Podjela vremena na sabirničke cikluse

• Razmjena podataka između pojedinih dijelova unutar nekog računarskog sistema

(procesor, RAM, ROM, itd.) obavlja se preko nekog određenog broja vodova, • Svaka razmjena podataka, instrukcija i upravljačkih signala obavlja se
odnosno preko sabirnica. preko sabirnice.
•Sabirnice su centralna komponenta organizacije računara. • Istovremeno ne možemo ostvariti više veza
• Sabirnice se sastoji od: • Sabirnica se mora koristiti s podjelom vremena za uspostavljanje potrebnih
veza između pojedinih dijelova računara
računara.
⇒ sabirnice za podatke
⇒ adresna sabirnice • Vrijeme dijelimo na sabirničke cikluse.
⇒ upravljačke sabirnice
• U jednom sabirničkom ciklusu ostvaruje se jedna veza.
• Na adresnoj sabirnici u nekom trenutku se nalazi adresa koja označava adresu
elementa što u tome trenutku sudjeluje u prenosu podataka.
• Podaci se nalaze na sabirnici za podatke
podatke.
• Preko upravljačke sabirnice se šalju upravljački signali da bi se sve što je potrebno TB
realiziralo na ispravan način.
Zbog jednostavnosti prikaza ponekad se sve tri spomenuta tipa sabirnice Podjela vremena na sabirničke cikluse
grafički prikazuju kao jedna sabirnica.

Pojednostavljeni model mikroprocesora Pojednostavljeni model mikroprocesora

(Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)
(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)

• Da bi prikazali temeljna načela rada mikroprocesora poslužit ćemo se

pojednostavljenim modelom 8-bitnog mikroprocesora.

• Model sadrži samo one komponente

p koje
j su neophodne
p za tumačenje
j rada
mikroprocesora.

• Iako se model zasniva na 8-bitnom mikroprocesoru, temeljne principi vrijede

i za 16 i 32-bitne arhitekture koje su, dakako, složenije.

• Razumijevanje rada mikroprocesora, poznavanje funkcija pojedinih

registara,
i t poznavanje
j i tumačenje
t č j stanja
t j na vanjskim
j ki sabirnicama
bi i su vrlo
l
važni elementi za ukupno razumijevanje načela rada ralunarskih sistema.
 Uloga pojedinih komponenti pojednostavljenog modela mikroprocesora Uloga pojedinih komponenti pojednostavljenog modela mikroprocesora
• Akumulator
• Upravljačka
č jedinica
⇒ Služi za privremeno pohranjivanje jednog od operanada koji sudjeluje u
⇒ Generira upravljačke signale koji upravljaju:
aritmetičkoj ili logičkoj operaciji.
- prijenosom podataka između registara i aritmetičko logičke jedinice
• Programsko brojilo PC, eng. Program counter) - aktiviraju sklopove za izvršavanje aritmetičkih ili logičkih operacija
operacija, kao
⇒ 16-bitni registar koji sadrži adresu slijedeće instrukcije. i promjenu vrijednosti programskog brojila.
- omogućuju prijenose podataka od memorije ili prema memoriji, itd.
• Instrukcijski registar (IR) Sve operacije unutar mikroprocesora sinkroniziraju se signalom vremenskog
⇒ sadrži operacijski kod instrukcije koja se upravo izvršava. vođenja.
j podataka
• Brojilo p (DC,
( eng.
g Data counter)) Događaji
g j unutar mikroprocesora
p odvijaju
j j se utvrđenim diskretnim vremenskim
⇒ 16-bitni registar koji sadrži adresu memorijske lokacije gdje se nalazi operand. trenucima.

• Privremeni registar (PR) • Aritmetičko-logička jedinica

⇒ Služi
Sl ži za privremeno
i pohranjivanje
h ji j jjednog
d od
d podataka
d t k kkojiji učestvuje
č t j u
aritmetičkoj ili logičkoj operaciji. ⇒ izvršava osnovne aritmetičke i logičke operacije

• Registri opće namjene • Interna sabirnica

⇒ Privremeno pohranjuju operande, međurezultate i rezultate. ⇒ omogućuje prijenos podataka između pojedinih registara, aritmetičko-logičke jedinic
upravljačke jedinice.

Izvršavanje instrukcija(1/4) Izvršavanje instrukcija(2/4)

(Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) (Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)

• IR sadrži samo operacijski kod

kod.
• Instrukcije se izvršavaju u dvije faze: Instrukcija se najćešće sastoji od najmanje tri dijela.

- PRIBAVI (eng. fetch) n-11 0

- IZVRŠI (eng. execute) polje načina
operacijski kod adresno polje
adresiranja
• Za vrijeme faze PRIBAVI sadržaj programskog brojila se preko interne sabirnice
postavlja na vanjsku adresnu sabirnicu.
sabirnicu Isto tako
tako, upravljački signal čitaj se šalje na
vanjsku upravljačku sabirnicu.
• Problem duljine riječi se rješava pribavljanjem više 8-bitnih riječi koje čine
• Memorijski modul priključen na vanjsku sabirnicu dekodira adresu prisutnu na jednu instrukcijsku riječ.
adresnoj sabirnici s ciljem omogućavanja pristupa riječi u memoriji.
• Mikroprocesorski sklopovi za dekodiranje dekodiraju operacijski kod
• Nakon nekog vremena (vrijeme pristupa) sadžaj specificirane memorijske lokacije
instrukcije i na taj način se određuje duljina instrukcijske riječi koja je
se p
pročita
oč ta i poja
pojavi se na
a vanjskoj
a js oj sab
sabirnici
c podata
podataka.
a
d fi i
definirana b
brojem
j b
bajtova
jt od
d kkojih
jih se sastoji
t ji iinstrukcijaska
t k ij k riječ.
ij č IIsto
t tako
t k se
• Taj podatak koji predstavlja operacijski kod se preko sabirničkog sučelja i interne dekodiranjem određuje operacija koja se mora izvršiti.
sabirnice upućuje i pohranjuje u instrukcijski registar IR.
• Ako je upravljačka jedinica na temelju operacijskog koda utvrdila da se
• Sadžaj programskog brojila se povećava za 1.
instrukcijska riješ sastoji samo od jednog bajta, mikroprocesor prelazi u fazu
IZVRŠI.
 Izvršavanje instrukcija(3/4) Izvršavanje instrukcija(4/4)

• Ako je upravljačka jedinica na temelju operacijskog koda utvrdila da se instrukcijska

riječ sastoji od dva ili više bajtova, faza PRIBAVI se nastavlja. • U fazi IZVRŠI upravljačka jedinica na temelju operacijskog koda sadržanog u
instrukcijskom registru, generira niz upravljačkih signala.
• Iz memorije se pribavljaju slijedni bajtovi i smještaju u brojilo podataka (DC).
• Učinak toga niza signala su odgovarajući prijenosi podataka, aktiviranje pojedinih
• Interna logika povećava sadržaj PC-a
PC a nakon svakog pribavljenog bajta
bajta. sklopova aritmetičko’logičke jedinice i sl.

• Na kraju faze pribavi programsko brojilo sadrža adresu na kojoj se nalazi

operacijski
p j kod slijedeće
j instrukcije.
j

Radi zornijeg prikaza rada mikroprocesora na ovom mjestu će biti opisan

primjer izvođenja jednosatvnog programa.

Primjer izvođenja jednostavnog programa Grafički prikaz izvođenja jednostavnog programa (1/11)
(Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) - početni uvjeti

adresa sadržaj
0200
7 0
0200 B6
Napuni akumulator
0201 04 sadržajem memorijske
0202 01 lokacije 0401

0203 9B Pribroj sadržaju

akumulatora A sadržaj
0204 DD
memorijske lokacije 00DD
0205 43 Komplementiraj sadržaj
0206 op.
p kod. slijed.
j inst. akumulatora A

U mnemoničkom kodu ovaj program za

mikroprocesor MC 6800 je:
02DC
02DD 1A LDA A $0401
ADD A $DD

0400 23 COM A
0401
(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)
 Grafički prikaz izvođenja jednostavnog programa (2/11) Grafički prikaz izvođenja jednostavnog programa (3/11)
- stanje registara nakon pribavljenog op. koda prve instrukcije - stanje registara nakon pribavljanja značajnijeg bajta adrese operanda

0201 04__ 0202

B6 B6

(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) (prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)

Grafički prikaz izvođenja jednostavnog programa (4/11) Grafički prikaz izvođenja jednostavnog programa (5/11)
- stanje registara nakon pribavljanja manje značajnog bajta adrese operanda - stanje registara nakon faze IZVRŠI prve instrukcije

0401 0203 23 0401

0401 0203
0203

B6 B6
B6

(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) (prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)
Grafički prikaz izvođenja jednostavnog programa (6/11) Grafički prikaz izvođenja jednostavnog programa (7/11)
- stanje registara nakon pribavljanja prvog bajta druge instrukcije - stanje registara nakon pribavljanja drugog bajta druge instrukcije

23 0401 0204 23 00DD 0205

9B 9B

(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) (prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)

Grafički prikaz izvođenja jednostavnog programa (8/11) Grafički prikaz izvođenja jednostavnog programa (9/11)
- stanje registara nakon smještanja podatka 1A u privremeni registar PR - stanje registara nakon faze IZVRŠI druge instrukcije

23 00DD 0205 3D 00DD 0205

1A 9B 1A 9B

(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) (prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)
 Grafički prikaz izvođenja jednostavnog programa (10/11) Grafički prikaz izvođenja jednostavnog programa (11/11)
- stanje registara nakon faze PRIBAVI treće instrukcije - stanje registara nakon izvođenja treće instrukcije

3D 00DD 0206 C2 00DD 0206

43 43

(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002) (prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)

Pojednostavljeni vremenski dijagram stanja na vanjskoj sabirnici za Pojednostavljeni vremenski dijagram stanja na vanjskoj sabirnici za
prvu instrukciju (LDA A 0401) drugu instrukciju (ADD A DD)
(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)

signal vremenskog vođenja

signal vremenskog vođenja 1. ciklus 2. ciklus 3. ciklus
1. ciklus 2. ciklus 3. ciklus 4. ciklus

stanje na adresnoj sabirnici (A0-A15)

stanje na adresnoj sabirnici (A0-A15) adresa adresa adresa
instrukcije instrukcije+1 operanda
adresa adresa adresa adresa
instrukcije instrukcije+1 instrukcije+2 operanda (0203) (0204) (00DD)

(0200) (0201) (0202) (0401) upravljački signal

upravljački signal
čitaj
čitaj
sabirnica podataka D0-D7
sabirnica p
podataka D0-D7 operacijski adrese operand
prva ½ druga ½ kod operanda
operacijski adrese adrese operand
kod operanda operanda (9B) (FF) (1A)
(B6) (04) (01) (23) (prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)
 Pojednostavljeni vremenski dijagram stanja na vanjskoj sabirnici za
treću instrukciju (COM A)
(prilagođeno iz: Slobodan Ribarić, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2002)
1. ciklus 2. ciklus

signal vremenskog vođenja

stanje na adresnoj sabirnici (A0

(A0-A15)
A15) adresa
instrukcije
(0205)

upravljački
lj čki signal
i l
čitaj

operacijski
sabirnica podataka D0-D7 kod

(43)
faza PRIBAVI faza IZVRŠI