450-600 bản dịch

Machine Translated by Google
450 • BẠC ĐIỆN HIỆU ỨNG TRƯỜNG ( FETS)
CÁC VẤN ĐỀ KHẮC PHỤC SỰ CỐ ĐA SIM
Các mạch tệp này nằm trong thư mục Khắc phục sự cố trên trang web đồng hành.
72. Mở file TSP08-72 và xác định lỗi.

9
BỘ KHUẾCH ĐẠI FET VÀ
MẠCH CHUYỂN ĐỔI
NỘI DUNG CHƯƠNG XEM TRƯỚC HOẠT ĐỘNG ỨNG DỤNG
9–1 Bộ khuếch đại nguồn chung Bộ khuếch đại nguồn chung JFET và bộ khuếch đại cổng chung được kết
9–2 Bộ khuếch đại thoát nước chung hợp theo cách sắp xếp mã cascode cho ăng ten hoạt động. Bộ khuếch
đại Cascode thường được sử dụng cho các ứng dụng RF (tần số vô
9–3 Bộ khuếch đại cổng chung
tuyến) để đạt được tần số cao được cải thiện
9–4 Bộ khuếch đại lớp D
hiệu suất. Trong ứng dụng này, bộ khuếch đại cascode cung cấp đầu
Chuyển mạch tương tự 9–5 MOSFET
vào có điện trở cao cho ăng-ten roi, cũng như
Chuyển mạch kỹ thuật số 9–6 MOSFET mức tăng cao để khuếch đại tín hiệu ăng-ten cực nhỏ.
9–7 Khắc phục sự cố
Hoạt động ứng dụng THAM QUAN TRANG WEB CỦA CÔNG TY
Hỗ trợ nghiên cứu và các tập tin Multisim cho chương này có sẵn tại
CHƯƠNG MỤC TIÊU
http://www.pearsonhighered.com/electronics
• Giải thích và phân tích hoạt động của nguồn chung
bộ khuếch đại FET GIỚI THIỆU
• Giải thích và phân tích hoạt động của cống chung

Bởi vì điện trở đầu vào cực cao và thấp
bộ khuếch đại FET
nhiễu, bộ khuếch đại FET là lựa chọn tốt cho một số ứng dụng nhất
• Giải thích và phân tích hoạt động của cổng chung định, chẳng hạn như khuếch đại tín hiệu mức thấp ở giai đoạn đầu tiên
bộ khuếch đại FET của một máy thu truyền thông. FET cũng có lợi thế trong
một số bộ khuếch đại công suất nhất định và trong các mạch chuyển
• Thảo luận về hoạt động của bộ khuếch đại lớp D
mạch vì phân cực đơn giản và hiệu quả hơn. Bộ khuếch đại tiêu chuẩn
• Mô tả cách sử dụng MOSFET trong chuyển mạch analog
cấu hình là nguồn chung (CS), cống chung (CD)
các ứng dụng
và cơ sở chung (CB), tương tự như CE, CC và
• Mô tả cách sử dụng MOSFET trong các ứng dụng chuyển mạch kỹ Cấu hình CB của BJT
thuật số
FET có thể được sử dụng trong bất kỳ loại bộ khuếch đại nào được giới thiệu
• Khắc phục sự cố bộ khuếch đại FET trước đó (lớp A, lớp B và lớp C). Trong một số trường hợp, FET
mạch sẽ hoạt động tốt hơn; trong các trường hợp khác, mạch BJT
ưu việt hơn vì BJT có mức tăng cao hơn và độ tuyến tính tốt hơn.
ĐIỀU KHOẢN QUAN TRỌNG
Một loại bộ khuếch đại khác (loại D) được giới thiệu trong chương này
• Nguồn chung • Bộ khuếch đại lớp D bởi vì FET luôn vượt trội hơn BJT ở lớp D và bạn
• Cống chung • Điều chế độ rộng xung sẽ hiếm khi thấy BJT được sử dụng trong lớp D. Bộ khuếch đại lớp D là một
bộ khuếch đại chuyển mạch thường ở trạng thái cắt hoặc bão hòa. Nó
• Người theo dõi nguồn • Công tắc tương tự
được sử dụng trong các bộ khuếch đại công suất tương tự với một mạch gọi là
• Cổng chung • CMOS
bộ điều biến độ rộng xung, được giới thiệu trong Phần 9–4.
FET vượt trội hơn BJT trong hầu hết các ứng dụng chuyển mạch.
Các mạch chuyển mạch khác nhau—công tắc analog, analog
bộ ghép kênh và tụ điện chuyển mạch—được thảo luận. Ngoài ra,
các mạch chuyển mạch kỹ thuật số phổ biến được giới thiệu
sử dụng CMOS (MOS bổ sung).

452 • BỘ KHUẾCH ĐẠI FET VÀ MẠCH CHUYỂN ĐỔI
9–1 BỘ KHUẾCH ĐẠI NGUỒN COMM
Khi được sử dụng trong các ứng dụng khuếch đại, FET có một lợi thế quan trọng so với
BJT do trở kháng đầu vào cực cao của FET. Tuy nhiên, nhược điểm bao gồm độ méo cao hơn và mức
tăng thấp hơn. Ứng dụng cụ thể thường sẽ xác định loại bóng bán dẫn nào phù hợp nhất. Bộ khuếch
đại nguồn chung (CS) có thể so sánh với bộ khuếch đại BJT bộ phát chung mà bạn đã nghiên cứu ở
Chương 6.
Sau khi hoàn thành phần này, bạn sẽ có thể
Giải thích và phân tích hoạt động của bộ khuếch đại FET nguồn chung Thảo luận và phân tích
mô hình FET ac Mô tả và phân tích hoạt động của bộ
khuếch đại JFE nguồn chung Thực hiện phân tích dc của bộ khuếch đại JFE • Sử dụng
phương pháp đồ họa • Sử dụng phương pháp toán học •
Sử dụng các
Máy tính TI-89* (nếu có) Thảo
luận và phân tích mạch điện xoay chiều tương đương của bộ khuếch đại JFET
• Xác định điện áp tín hiệu tại cổng • Xác định mức tăng điện áp Giải
thích ảnh hưởng của tải xoay chiều đến mức tăng điện
áp Thảo luận về đảo pha
Xác định điện trở đầu vào bộ khuếch
đại Mô tả và phân tích hoạt động của bộ khuếch đại D-
MOSFET Mô tả và phân tích E-MOSFET hoạt động khuếch đại
• Xác định điện trở đầu vào
Mô hình AC FET
Một mô hình FET tương đương được hiển thị trong Hình 9–1. Ở phần (a), điện trở trong, r¿gs,
xuất hiện giữa cổng và nguồn và một nguồn hiện tại bằng gmVgs xuất hiện giữa
cống và nguồn. Ngoài ra, điện trở từ nguồn bên trong, r¿ds, cũng được bao gồm. Một phần
(b), một mô hình lý tưởng đơn giản hóa được hiển thị. Điện trở, r¿gs, được cho là cực kỳ lớn
sao cho có thể giả sử có mạch hở giữa cổng và nguồn. Ngoài ra, r¿ds được giả định
đủ lớn để bỏ qua.
HÌNH 9–1 D D
Mạch tương đương FET bên trong.
r′ gmVgs ds gmVss
r'gs
G G
vgs
D vgs
S S
(hoàn thành (b) Đơn giản hóa
G Id = gmVss
Vout = Vds Đường Một mô hình mạch FET lý tưởng với điện trở xả xoay chiều bên ngoài được thể hiện trong Hình 9–2.
Độ lợi điện áp xoay chiều của mạch này là

> Vout Vin, trong đó Vin VSS và Vout Vds. Điện áp
Vin = VSS S do đó, biểu thức đạt được là
Vds
Av =
HÌNH 9–2 vgs
Mạch tương đương FET đơn giản hóa với
một điện trở thoát nước ac bên ngoài. *Trang web sau đây là hướng dẫn về cách tính TI-89: http://www.math.lsu.edu/~neal/TI_89/index.html
BỘ KHUẾCH ĐẠI NGUỒN CHUNG • 453
Từ mạch tương đương,
Vds = Id Rd
và từ định nghĩa của độ dẫn điện, gm Id VSS, >
Nhận dạng
Vgs =
gm
Thay thế hai biểu thức trước vào phương trình để có được mức tăng điện áp
ID =
gmIdRd
Av =
Id > gm Nhận dạng
trung bình đường Phương trình 9–1
VÍ DỤ 9–1
Một JFET nhất định có gm 4 mS. Với điện trở xả xoay chiều bên ngoài là 1,5 kÆ, mức tăng điện áp lý
tưởng là bao nhiêu?
Giải pháp Av = gm Rd = (4 mS)(1,5 kÆ) = 6
Vấn đề liên quan* Mức tăng điện áp lý tưởng là bao nhiêu khi gm = 6000 mS và Rd = 2,2 kÆ?
*Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
Hoạt động của bộ khuếch đại JFET
Bộ khuếch đại JFET nguồn chung là bộ khuếch đại trong đó tín hiệu đầu vào xoay chiều
được đưa vào cổng và tín hiệu đầu ra xoay chiều được lấy từ cống. Thiết bị đầu cuối
nguồn dùng chung cho cả tín hiệu đầu vào và đầu ra. Bộ khuếch đại nguồn chung không có
điện trở nguồn hoặc có điện trở nguồn bỏ qua, do đó nguồn được kết nối với mặt đất
xoay chiều. Bộ khuếch đại JFET kênh n nguồn chung tự phân cực với nguồn xoay chiều
được ghép điện dung với cổng được hiển thị trong Hình 9–3(a). Điện trở RG phục vụ hai
mục đích: Nó giữ cổng ở khoảng 0 V dc (vì IGSS cực nhỏ) và giá trị lớn của nó (thường
là vài megohm) ngăn chặn việc tải nguồn tín hiệu xoay chiều. Điện áp phân cực được tạo
ra do sự sụt giảm trên RS. Tụ điện rẽ nhánh C2 giữ nguồn của JFET ở mức nối đất xoay chiều.
+VDD HÌNH 9–3
Bộ khuếch đại nguồn chung JFET.
Vin
RD
C3
Vout VGSQ
C1
RL
VDSQ
Vin R G RS C2
Vout
(một sơ đồ (b) Mối quan hệ dạng sóng điện áp
Điện áp tín hiệu đầu vào làm cho điện áp cổng tới nguồn dao động trên và dưới giá
trị điểm Q (VGSQ) của nó, gây ra sự dao động tương ứng trong dòng thoát. Khi dòng xả
tăng, điện áp rơi trên RD cũng tăng, khiến điện áp xả giảm.
Dòng xả dao động trên và dưới giá trị điểm Q của nó cùng pha với cổng tới nguồn
Vôn. Điện áp cực máng tới nguồn dao động trên và dưới giá trị điểm Q (VDSQ) của nó và lệch pha
180° so với điện áp cổng tới nguồn, như minh họa trong Hình 9–3(b).
Hình ảnh đồ họa Hoạt động vừa được mô tả cho JFET kênh n được minh họa bằng đồ họa trên cả đường
cong đặc tính truyền và đường cong đặc tính cống trong Hình 9–4. Phần (a) chỉ ra cách một biến thể
hình sin, Vgs, tạo ra một biến thể hình sin tương ứng trong Id .
Khi VSS dao động từ giá trị điểm Q sang giá trị âm hơn, Id sẽ giảm từ giá
trị điểm Q của nó. Khi VSS chuyển sang giá trị ít âm hơn, Id sẽ tăng lên. Hình 9–4(b) hiển thị
khung nhìn của hoạt động tương tự bằng cách sử dụng các đường cong thoát nước. Tín hiệu ở cổng
điều khiển dòng xả lên trên và xuống dưới điểm Q trên đường tải, như được biểu thị bằng các mũi tên.
Các đường được chiếu từ các đỉnh của điện áp cổng qua trục ID và xuống trục VDS biểu thị sự biến
đổi từ đỉnh đến đỉnh của dòng thoát và điện áp xả tới nguồn, như được hiển thị. Bởi vì đường
cong đặc tính truyền là phi tuyến nên đầu ra sẽ có một số biến dạng. Điều này có thể được giảm
thiểu nếu tín hiệu dao động trên một phần giới hạn của đường tải.
NHẬN DẠNG
NHẬN DẠNG
IDSS
Nhận dạng Nhận dạng vgs
Q
Q IDQ IDQ VGSQ
–VGS VDS
0 0
VGS(tắt)
vgs
Vds
VGSQ
(a) Đường cong đặc tính truyền tải JFET (kênh n) Đường cong cống VDSQ (b) JFET (kênh n) hiển thị hoạt động tín hiệu
hiển thị hoạt động tín hiệu
HÌNH 9–4
Đường cong đặc tính JFET.
Phân tích DC
Bước đầu tiên trong việc phân tích bộ khuếch đại JFET là xác định các điều kiện dc bao gồm ID và
VS. ID xác định điểm Q cho bộ khuếch đại và cho phép bạn tính toán VD, do đó việc xác định giá trị
của nó rất hữu ích. Nó có thể được tìm thấy bằng đồ họa hoặc toán học. Phương pháp đồ họa được
giới thiệu ở Chương 8 sử dụng đường cong độ dẫn điện sẽ được áp dụng cho bộ khuếch đại ở đây.
Có thể thu được kết quả tương tự bằng cách mở rộng Công thức 8–1, đây là mô tả toán học của
đường cong độ dẫn điện. Bộ khuếch đại trong Hình 9–5 sẽ được sử dụng để minh họa cả hai phương
pháp. Để đơn giản hóa việc phân tích dc, mạch tương đương được hiển thị trong Hình 9–6; tụ điện
có vẻ hở sang dc nên chúng bị loại bỏ.
Phương pháp tiếp cận bằng đồ họa Nhớ lại Phần 8–2 rằng đặc tính truyền phổ JFET (đường cong độ
dẫn) minh họa mối quan hệ giữa dòng điện đầu ra và điện áp đầu vào. Điểm cuối của đường cong độ
dẫn điện là IDSS và VGS (tắt). Giải pháp đồ họa dc được thực hiện bằng cách vẽ đường tải (đối với
trường hợp tự phân cực được hiển thị) trên cùng một biểu đồ và đọc các giá trị của VGS và ID tại
giao điểm của các biểu đồ này (điểm Q).
+VDD +VDD
+15V +15V
RD RD
3,3k C3 3,3k
C1 Vout
10 µ
F
Vin
10 nF
R G RS
R G RS C2 10 triệu 1,1k
10 triệu 1,1k µ
100 F
HÌNH 9–5 HÌNH 9–6
Bộ khuếch đại nguồn chung JFET. DC tương đương cho bộ khuếch đại
trong Hình 9–5.
VÍ DỤ 9–2 Xác định ID và VGS tại điểm Q cho bộ khuếch đại JFET trong Hình 9–6. Loại điển hình
IDSS cho JFET cụ thể này là 4,3 mA và VGS(tắt) là -7,7 V.
Giải Hãy vẽ đường cong độ dẫn điện. Điểm cuối là IDSS và VGS(tắt). Bạn có thể vẽ
nhanh chóng hai điểm bổ sung bằng cách lưu ý từ đường cong phổ quát trong Hình 8–12, rằng
IDSS
VGS = 0,3VGS(tắt) = -2,31 V khi ID = = 2,15 mA
2
Và
IDSS
VGS = 0,5VGS(tắt) = -3,85 V khi ID = = 1,075 mA
4
Đối với JFET cụ thể này, các điểm được vẽ như trong Hình 9–7(a). Nhớ lại từ
Chương 8 rằng đường tải bắt đầu từ điểm gốc và đi đến điểm mà ID IDSS và
IDSSRS của VGS . Thêm đường tải vào biểu đồ và đọc các giá trị ID và VGS từ
giao điểm (điểm Q), như trong Hình 9–7(b). Đối với biểu đồ hiển thị, ID 2,2 mA
và VGS = 2,4 V.
ID (mA) ID (mA)
5.0 5.0
IDSS
4.0 4.0
Vạch tải trọng

3.0 3.0
điểm Q
2.0 2.0
1.0 1.0
VGS (V) VGS (V)

8,0 6,0 4,0 2,0 0 8,0 6,0 4,0 2,0 0
VGS(tắt)
(Một) (b)
HÌNH 9–7
Vấn đề liên quan Hiển thị điểm Q nếu bóng bán dẫn được thay thế bằng bóng bán dẫn có IDSS 5,0 mA và
VGS(tắt)
= -8 V.
Phương pháp tiếp cận toán học Phương pháp toán học tẻ nhạt hơn phương pháp đồ họa vì nó
liên quan đến việc mở rộng phương trình sang dạng bậc hai và giải
phương trình bậc hai. Để xác định ID về mặt toán học từ các đại lượng đã biết, hãy thay VGS
IDRS vào Công thức 8–1. Kết quả được hiển thị dưới dạng Phương trình 9–2, có ID trên
cả hai mặt. ID cô lập yêu cầu giải pháp dạng bậc hai, được đưa ra trong
“Dẫn xuất của các phương trình đã chọn” tại www.pearsonhighered.com/floyd. Dễ dàng hơn nhiều
Cách tiếp cận là nhập Công thức 9–2 vào máy tính vẽ đồ thị như TI-89. Các bước
để xác định ID bằng TI-89 được đưa ra trong Ví dụ 9–3.
2
ID RS
Phương trình 9–2
ID IDSSa1 VGS(tắt) b
VÍ DỤ 9–3 Xác định ID và VGS tại điểm Q cho bộ khuếch đại JFET trong Hình 9–6 bằng cách sử dụng phương pháp toán học.
IDSS cho JFET cụ thể này là 4,3 mA và V là -7,7 V. GS(tắt)
Giải pháp Để tính ID bằng TI-89, hãy làm theo sáu bước sau.
Bước 1: Trên màn hình Ứng dụng, chọn logo Numeric Solver. Bước 2: Nhấn ENTER để hiển thị phần Số
Màn hình giải quyết.
f(x) = 0 Nhập phương trình
Số Vì vậy… tương đương:
Bước 3: Nhập phương trình. Mỗi chữ cái trong các biến Bước 4: Nhấn ENTER để hiển thị các biến.
phải được đặt trước bởi ALPHA.
Nhập phương trình Nhập phương trình
eqn: id=idss*(1-id*rs/vgsoff)ˆ2 eqn: id=idss*(1-id*rs/vgsoff)ˆ2
id=
idss=
rs=
vgsoff=
Bước 5: Nhập giá trị của từng biến trừ id.
Nhập phương trình
eqn: id=idss*(1-id*rs/vgsoff)ˆ2
id=
idss=.0043
rs=1100
vgsoff=7.7
Bước 6: Di chuyển con trỏ tới id và nhấn F2 để giải. Câu trả lời là 0,0021037......(2,104 mA).
Tính VGS.
VGS = -IDRS = -(2,1 mA)(1,1 kÆ) = 2,31 V
Bài toán Liên quan Tính lời giải cho Bài toán Liên quan trong Ví dụ 9–2.
Mạch tương đương AC
Để phân tích hoạt động tín hiệu của bộ khuếch đại trong Hình 9–5, hãy phát triển mạch điện
xoay chiều tương đương như sau. Thay thế các tụ điện bằng cách đoản mạch hiệu quả, dựa trên
giả định đơn giản
trênhóa
giảở tần số tín hiệu. Thay thế nguồn dc bằng nối đất, dựa trên XC 0 dựa
định rằng nguồn điện áp có điện trở trong bằng 0. Thiết bị đầu cuối VDD có điện thế xoay chiều
bằng 0 volt và do đó hoạt động như một điểm nối đất xoay chiều.
Mạch điện xoay chiều tương đương được hiển thị trong Hình 9–8(a). Lưu ý rằng đầu VDD của Rd và đầu
cuối nguồn đều ở trạng thái nối đất xoay chiều hiệu quả. Hãy nhớ lại rằng trong phân tích điện xoay chiều,
mặt đất xoay chiều và mặt đất thực của mạch điện được coi là cùng một điểm.
HÌNH 9–8
AC tương đương cho bộ khuếch đại
trong Hình 9–5.
Rd = RD || RL Vds Đường
vgs
R G Vin R G
(Một) (b)
Điện áp tín hiệu tại cổng Nguồn điện áp xoay chiều được hiển thị được kết nối với đầu vào trong Hình 9–8(b).
Do điện trở đầu vào của JFET cực kỳ cao nên trên thực tế, tất cả điện áp đầu vào từ nguồn tín hiệu đều xuất
hiện ở cổng với rất ít điện áp rơi trên điện trở nguồn bên trong.
VSS = Vin
Tăng điện áp Biểu thức cho mức tăng điện áp JFET được đưa ra trong Công thức 9–1 áp
dụng cho bộ khuếch đại nguồn chung.
Phương trình 9–3 trung bình đường
Điện áp tín hiệu đầu ra Vds tại cống là
Vout = Vds = AvVgs
hoặc
Vout = gm RdVin
trong đó Rd = RD 7 RL và Vin = VSS.
VÍ DỤ 9–4 Tổng điện áp đầu ra của bộ khuếch đại không tải trong Hình 9–9 là bao nhiêu? IDSS là 4,3 mA; VGS(tắt)
là -2,7 V.
HÌNH 9–9
+VDD
+12V
RD
3,3k
C1 Vout
10 µ F
Vin
BFR30
100 mV
10 nF
R G RS C3C2
10 triệu 470 100µ F
Giải pháp Sử dụng phương pháp đồ họa, như trong Ví dụ 9–2 hoặc phương pháp toán học
bằng máy tính vẽ đồ thị, như trong Ví dụ 9–3, để xác định ID. Máy tính
giải pháp mang lại
ID = 1,91 mA
Sử dụng giá trị này, tính VD.
VD = VDD - IDRD = 12 V - (1,91 mA)(3,3 kÆ) = 5,70 V
Tiếp theo tính gm như sau:
VGS = -ID RS = -(1,91 mA)(470 Æ) = -0,90 V
2IDSS 2(4,3 mA)

= = 3,18 mS
gm0 =
2,7 V
ƒVGS(tắt )ƒ
VGS -0,90 V
gm = gm0 a1 - VGS(tắt) b = 3,18 mSa1 - -2,7 V b = 2,12 mS
Cuối cùng, tìm điện áp đầu ra ac.
Vout = AvVin = gm RDVin = (2,12 mS)(3,3 kÆ)(100 mV) = 700 mV
Vấn đề liên quan Xác nhận giải pháp máy tính cho ID là chính xác bằng cách sử dụng phương pháp đồ họa.
Ảnh hưởng của tải xoay chiều đến mức tăng điện áp
Khi tải được kết nối với đầu ra của bộ khuếch đại thông qua tụ điện ghép nối, như được hiển thị
trong Hình 9–10(a), điện trở xả xoay chiều thực tế là RD song song với RL vì
đầu trên của RD nằm ở mặt đất ac. Mạch điện xoay chiều tương đương được hiển thị trong Hình 9–10(b). Các
tổng điện trở thoát nước ac là
RD RL
Rd =
RD + RL
Tác dụng của RL là giảm độ lợi điện áp không tải, như minh họa ở Ví dụ 9–5.
+VDD HÌNH 9–10
Bộ khuếch đại JFET và dòng điện xoay chiều tương đương của nó.
RD
C3
C1
RL RD || RL
Vin R G RS C2 Vin R G
(Một) (b)
VÍ DỤ 9–5 Nếu là 4,7 kÆ điện trở tải được ghép xoay chiều với đầu ra của bộ khuếch đại trong Ví dụ 9–4,
điện áp đầu ra rms kết quả là gì?
Giải pháp Điện trở thoát nước ac là
RD RL (3,3 kÆ)(4,7 kÆ)

= = 1,94 kÆ
Rd =
RD + RL 8 năm
Tính toán sản lượng Vout
Vout = AvVin = gm RdVin = (2,12 mS)(1,94 kÆ)(100 mV) = 411 mV rms
Điện áp đầu ra xoay chiều không tải là 700 mV trong Ví dụ 9–4.
Vấn đề liên quan Nếu 3,3 kÆ điện trở tải được ghép xoay chiều với đầu ra của bộ khuếch đại trong Ví dụ 9–4,
điện áp đầu ra rms kết quả là gì?
Đảo vế câu
Điện áp đầu ra (tại cống) là 180° lệch pha với điện áp đầu vào (tại cổng).
Sự đảo pha có thể được biểu thị bằng mức tăng điện áp âm, -Av . Hãy nhớ lại rằng
bộ khuếch đại BJT bộ phát chung cũng thể hiện sự đảo pha.
Kháng đầu vào
Bởi vì đầu vào của bộ khuếch đại nguồn chung nằm ở cổng nên điện trở đầu vào cực kỳ cao. Lý tưởng
nhất là nó tiến tới vô cùng và có thể bỏ qua. Như bạn đã biết, mức cao
Điện trở đầu vào được tạo ra bởi tiếp giáp pn phân cực ngược trong JFET và bởi cấu trúc cổng
cách điện trong MOSFET. Điện trở đầu vào thực tế mà nguồn tín hiệu nhìn thấy là
điện trở cổng nối đất, RG, song song với điện trở đầu vào của FET, VGS IGSS. >Các
dòng rò ngược, IGSS, thường được đưa ra trên biểu dữ liệu cho một giá trị cụ thể của VGS
để có thể tính được điện trở đầu vào của thiết bị.

Rin RG || mộtIGSS
VGS b
Vì số hạng thường VGS>IGSS

lớn hơn nhiều so với RG nên điện trở đầu vào rất gần
đến giá trị của RG, như ví dụ 9–6 cho thấy.
VÍ DỤ 9–6
Nguồn tín hiệu nhìn thấy điện trở đầu vào nào trong Hình 9–11? IGSS 30 nA
tại VGS 10 V.
HÌNH 9–11
+18V
RD
1,0k C3
C1
10 µ F
0,1 µF RL
10k
R G RS C2
Vin
10 triệu 100 10 µF
Giải Điện trở đầu vào tại cổng của JFET là
VGS 10 V
= = = 333 MÆ
RIN (cổng)
IGSS 30 nA
Điện trở đầu vào mà nguồn tín hiệu nhìn thấy là
Rin = RG 7 RIN(cổng) = 10 MÆ 7 333 MÆ = 9,7 Mæ
Đối với tất cả các mục đích thực tế, RIN có thể được coi là bằng RG.
Vấn đề liên quan Tổng điện trở đầu vào là bao nhiêu nếu IGSS 1 nA ở VGS 10 V?
Hoạt động của bộ khuếch đại D-MOSFET
Một D-MOSFET kênh n nguồn chung không phân cực với nguồn xoay chiều được ghép điện
dung với cổng được hiển thị trong Hình 9–12. Cổng có điện áp xấp xỉ 0 V dc và
đầu cuối nguồn được nối đất, do đó tạo ra VGS 0 V.
HÌNH 9–12 +VDD
D-MOSFET không phân cực chung-
bộ khuếch đại nguồn. RD C2

Vout
C1
RL
Vin R G
NHẬN DẠNG HÌNH 9–13
Hoạt động tăng cường suy giảm của

D-MOSFET thể hiện trên đường cong đặc
Sự nâng cao
tính truyền.
Nhận dạng
cạn kiệt
0
–VGS +VGS
vgs
Điện áp tín hiệu làm cho VSS dao động trên và dưới giá trị 0 của nó, tạo ra một
xoay trong Id , như trong Hình 9–13. Sự dao động tiêu cực của VSS tạo ra sự cạn kiệt
chế độ và Id giảm. Sự dao động tích cực trong VSS tạo ra chế độ nâng cao và Id
tăng. Lưu ý rằng chế độ nâng cao nằm ở bên phải trục tung (VGS 0),
và chế độ cạn kiệt ở bên trái. Việc phân tích dc của bộ khuếch đại này có phần dễ dàng hơn
hơn đối với JFET vì ID IDSS tại VGS 0. Khi đã biết ID , việc phân tích chỉ bao gồm
việc tính toán VD.
VD = VDD - ID RD
Phân tích dòng điện xoay chiều cũng giống như đối với bộ khuếch đại JFET.
Hoạt động của bộ khuếch đại E-MOSFET
E-MOSFET kênh n nguồn chung có độ lệch bộ chia điện áp với nguồn xoay chiều
ghép điện dung với cổng được thể hiện trong Hình 9–14. Cổng bị thiên vị với giá trị dương
điện áp sao cho VGS 7 VGS(th).
+VDD HÌNH 9–14
Bộ khuếch đại E-MOSFET nguồn chung

với độ lệch của bộ chia điện áp.
RD C3
R1 Vout
C1
RL
C2
Vin R2 RS
Như với JFET và D-MOSFET, điện áp tín hiệu tạo ra sự dao động theo VSS ở trên
và dưới giá trị điểm Q của nó, VGSQ. Ngược lại, điều này gây ra sự dao động trong Id ở trên và dưới nó.
Giá trị điểm Q, IDQ, như được minh họa trong Hình 9–15. Hoạt động hoàn toàn nằm ở việc nâng cao-
chế độ tâm trí.
HÌNH 9–15 NHẬN DẠNG
Hoạt động E-MOSFET (kênh n) được hiển thị
trên đặc tính truyền
đường cong.
Sự nâng cao
Q
IDQ
Nhận dạng
VGS
0 VGS(th)
vgs
VGSQ
VÍ DỤ 9–7 Các đường cong đặc tính truyền của JFET, D-MOSFET và E-MOSFET kênh n cụ thể được hiển thị trong
Hình 9–16. Xác định sự biến đổi từ đỉnh đến đỉnh trong Id khi Vss thay đổi 1 V về giá trị điểm Q của
nó cho mỗi đường cong.
ID (mA) ID (mA) ID (mA)
5 số 8
4 8
7 6
3,4 7
3 6 5
Q 5,3
2,5 5 Hỏi 3,9 4
2 1.8
4
Q
3 3
2,5 2,5 2
1 2 1,7
1
–VGS (V) –VGS (V) 1
+VGS (V) VGS (V)
9 –7 –5 –3 –2 –1 0 – –7 –5 –3 –1 0 1 2 3 4 5 6 0 1 2 3 4 5 6 7 8 910 12 14
(a) JFET (b) D-MOSFET (c) MOSFET điện tử
HÌNH 9–16
Lời giải (a) Điểm Q của JFET ở mức VGS = -2 V và ID = 2,5 mA. Từ đồ thị trong Hình 9–16(a),
ID = 3,4 mA khi VGS = -1 V và ID = 1,8 mA khi VGS = -3 V.
Do đó, dòng xả từ đỉnh đến đỉnh là 1,6 mA.
(b) Điểm Q D-MOSFET ở mức VGS 0 V và ID IDSS 4 mA. Từ đồ thị trong Hình 9–16(b), ID = 2,5 mA khi VGS = -1
V và ID = 5,3 mA khi VGS = +1 V.
Do đó, dòng xả từ đỉnh đến đỉnh là 2,8 mA.
(c) Điểm Q E-MOSFET ở mức VGS +8 V và ID 2,5 mA. Từ biểu đồ trong Hình 9–16(c), ID 3,9 mA khi VGS = +9
V và ID 1,7 mA khi 7 V. Do đó, dòng xả từ đỉnh đến đỉnh là 2,2 mA.
VGS +
Vấn đề liên quan Khi điểm Q được di chuyển về phía cuối dưới cùng của các đường cong trong Hình 9–16, sự thay đổi trong ID có tăng
hay giảm đối với cùng một biến thể ;1 V trong VGS không? Ngoài sự thay đổi về số lượng ID thay đổi, điều
gì khác sẽ xảy ra?

Mạch trong Hình 9–14 sử dụng độ lệch của bộ chia điện áp để đạt được VGS trên ngưỡng.
Phân tích dc tổng quát tiến hành như sau bằng cách sử dụng phương trình đặc tính E-MOSFET
(Phương trình 8–4) để giải ID.
VGS = mộtR1R2+ R2 bVDD
ID = K(VGS - VGS(th))2
VDS = VDD - IDRD
Biểu thức tăng điện áp giống như đối với mạch JFET và D-MOSFET. máy điều hòa
điện trở đầu vào là
Rin R1 ||R2 || RIN(cổng) Phương trình 9–5
trong đó RIN(cổng) = VGS>IGSS.
VÍ DỤ 9–8 Bộ khuếch đại nguồn chung sử dụng E-MOSFET được hiển thị trong Hình 9–17. Tìm VGS, ID,
=
VDS và điện áp đầu ra xoay chiều. Giả sử rằng đối với thiết bị cụ thể này, ID(bật) 200 mA
tại VGS = 4 V, VGS(th) = 2 V và gm = 23 mS. Vin = 25 mV.
HÌNH 9–17
VDD
+15V
RD
C2
R1 3,3k Vout
4,7 triệu
C1
10 µ F
Vin
0,01 µF R2 RL
820k 33k
Giải pháp
5,52
VGS = mộtR1R2+ R2 bVDD = a 820 kÆ MÆ b15 V = 2,23 V
Đối với VGS 4V,
ID(bật) 200 mA 2
K = =
= 50 mA>V
(VGS - VGS(th))2 (4V - 2V)2
Vì thế,
2
ID = K(VGS - VGS(th))2 = (50 mA>V )(2,23 V - 2 V)2 = 2,65 mA
VDS = VDD - IDRD = 15 V - (2,65 mA)(3,3 kÆ) = 6,26 V
Rd = RD 7 RL = 3,3 kÆ 7 33 kÆ = 3 kÆ
Điện áp đầu ra xoay chiều là
Vout = AvVin = gmRdVin = (23 mS)(3 kÆ)(25 mV) = 1,73 V

= = = 1,5V,
Vấn đề liên quan Đối với E-MOSFET trong Hình 9–17, ID(bật) 25 mA tại VGS 5 V, VGS(th)
= =
và gm 10 mS. Tìm VGS, ID, VDS và điện áp đầu ra xoay chiều. Vin 25mV.
Mở tệp Multisim E09-08 trong thư mục Ví dụ trên trang web đồng hành.
Xác định ID, VDS và Vout bằng giá trị được chỉ định của Vin. So sánh với
các giá trị được tính toán.
PHẦN 9–1 KIỂM TRA 1. Một FET có độ dẫn điện và một FET khác3000
có độ
mS dẫn điện
3,5 mS. Cái nào có thể tạo ra mức tăng điện áp cao hơn, với tất cả các thành phần mạch khác
Câu trả lời có thể được tìm thấy tại www. giống nhau?
lêsonhighered.com/floyd. 2. Mạch FET có a và Rd gm

10 2500
kÆ. mS nó Lý tưởng nhất là mức tăng điện áp nào có thể
tạo ra?
3. Khi VSS đạt cực đại dương thì Id và Vds ở điểm nào?
4. VSS và VGS khác nhau thế nào ?
5. Yếu tố nào quyết định mức tăng điện áp của bộ khuếch đại FET nguồn chung?
6. Một bộ khuếch đại nhất định có RD 1.0 kÆ. Khi điện trở tải 1,0 kæ được
ghép điện dung với cực máng thì độ lợi thay đổi bao nhiêu?
9–2 BỘ KHUẾCH ĐẠI TRÊN CỐNG NƯỚC COMM
Bộ khuếch đại cống chung (CD) có thể so sánh với bộ khuếch đại BJT có bộ thu chung.
Hãy nhớ lại rằng bộ khuếch đại CC được gọi là bộ theo dõi bộ phát. Tương tự, cống chung
bộ khuếch đại được gọi là bộ theo nguồn vì điện áp ở nguồn xấp xỉ
cùng biên độ với điện áp đầu vào (cổng) và cùng pha với nó. Nói cách khác, sự
điện áp nguồn tuân theo điện áp đầu vào cổng.
Giải thích và phân tích hoạt động của bộ khuếch đại FET cống chung •
Xác định thuật ngữ theo nguồn
Phân tích hoạt động của bộ khuếch đại JFE thoát chung
• Xác định mức tăng điện áp • Xác định điện trở đầu vào • Sử dụng bảng dữ liệu
Bộ khuếch đại JFET thoát chung là bộ khuếch đại trong đó tín hiệu đầu vào được đưa vào
cổng và đầu ra được lấy từ nguồn, làm cho cống chung cho cả hai. Bởi vì
điều đó là bình thường, không cần điện trở xả. Bộ khuếch đại JFET thoát chung là
được hiển thị trong Hình 9–18. Bộ khuếch đại thoát chung còn được gọi là bộ theo nguồn.
Tự phân cực được sử dụng trong mạch đặc biệt này. Tín hiệu đầu vào được đưa vào cổng
thông qua một tụ điện ghép C1 và tín hiệu đầu ra được ghép với điện trở tải
qua C2 .
HÌNH 9–18 +VDD
Bộ khuếch đại cống chung JFET

(người theo dõi nguồn).
C1
Vin C2
Vout
R G RS RL
Tăng điện áp
Như trong tất cả các bộ khuếch đại, mức tăng điện áp là
=> Av
> Vout Vin. Đối với người theo dõi nguồn, Vout là
IdRs và Vin là Vgs IdRs + như, trong Hình 9–19. Vì vậy, cổng tới nguồn
BỘ KHUẾCH ĐẠI THOÁT NƯỚC CHUNG • 465
HÌNH 9–19
Điện áp trong bộ khuếch đại thoát chung

với một điện trở tải hiển thị kết hợp
vgs
với RS .
Vin
IdR
R G IdR = RS || RL
Vout = IdR
=
> + độ
lợi điện áp là IdRs (Vgs IdRs ). Thay thế Id gmVgs vào biểu thức sẽ cho kết quả
kết quả sau:
gmVgsRs
Av =
Vss + gmVssRs
Các điều khoản VSS hủy bỏ, vì vậy
gmRs
Av Phương trình 9–6
1 gmRs
Lưu ý ở đây rằng mức tăng luôn nhỏ hơn 1 một chút. Nếu gmRs W 1, thì một hình ảnh gần
đúng tốt là Av 1. Vì điện áp đầu ra ở nguồn nên nó cùng pha với cổng
(điện áp đầu vào.
Kháng đầu vào
Do tín hiệu đầu vào được đưa vào cổng nên điện trở đầu vào mà nguồn tín hiệu đầu vào nhìn
thấy là cực kỳ cao, giống như trong cấu hình bộ khuếch đại nguồn chung. Các
điện trở cổng, RG, song song với điện trở đầu vào nhìn vào cổng là tổng
kháng đầu vào.
Rin RG || RIN(cổng) Phương trình 9–7
trong đó RIN(cổng) = VGS>IGSS.
VÍ DỤ 9–9 Xác định mức tăng điện áp của bộ khuếch đại trong Hình 9–20 bằng cách sử dụng thông tin biểu
dữ liệu trong Hình 9–21. Ngoài ra, xác định điện trở đầu vào. Sử dụng bảng dữ liệu tối thiểu
các giá trị nếu có. VDD âm vì nó là thiết bị kênh p.
VDD
–10 V
C1
Vin 2N5460
C2
0,1 µF Vout
10 µ F RL
R G RS
10 triệu 10k 10k
HÌNH 9–20
Đặc tính điện (TA = 25˚C trừ khi có ghi chú khác.)
đặc trưng Biểu tượng tối thiểu

gõ Tối đa Đơn vị
TẮT Đặc điểm
V(BR)GSS V dc
Điện áp đánh thủng cổng-nguồn – –
(IG = 10Aµ dc, VDS = 0) 2N5460, 2N5461, 2N5462 40
– –
2N5463, 2N5464, 2N5465 60
Dòng điện ngược cổng IGSS

– –
(VGS = 20 V dc, VDS = 0) 2N5460, 2N5461, 2N5462 5,0 nA dc
– –
(VGS = 30 V dc, VDS = 0) 2N5463, 2N5464, 2N5465 5,0
–
(VGS = 20 V dc, VDS = 0, TA = 100˚C) 2N5460, 2N5461, 2N5462
– 1,0 µ Một dc
– –
(VGS = 30 V dc, VDS = 0, TA = 100˚C) 2N5463, 2N5464, 2N5465 1,0
Điện áp cắt cổng-nguồn VGS(tắt) V dc

–
(VDS = 15 V dc, ID = 1,0 µA dc) 2N5460, 2N5463 0,75 6,0
–
2N5461, 2N5464 1,0 7,5
–
2N5462, 2N5465 1,8 9,0
Điện áp nguồn cổng VGS

–
(VDS = 15 V dc, ID = 0,1 mA dc) 2N5460, 2N5463 0,5 4,0 V dc
–
(VDS = 15 V dc, ID = 0,2 mA dc) 2N5461, 2N5464 0,8 4,5
–
(VDS = 15 V dc, ID = 0,4 mA dc) 2N5462, 2N5465 1,5 6,0
TRÊN Đặc Điểm
Dòng xả điện áp cổng 0 (VDS = IDSS mA dc

– 1,0 – – 5,0
15 V dc, VGS = 0, f = 2N5460, 2N5463
– 2,0 – – 9,0
1,0 kHz) 2N5461, 2N5464
– 4,0 – – 16
2N5462, 2N5465
Đặc điểm tín hiệu nhỏ Tiếp nhận chuyển
tiếp (VDS = 15 V dc, VGS = 0, f =

| Yfs |
µ mhos
1000 – 4000
1,0 kHz) 2N5460, 2N5463 hoặc
2N5461, 2N5464 1500 – 5000 µS

2000 – 6000
2N5462, 2N5465
Dẫn điện đầu ra | Vâng |

– – 75 µ mhos hoặc
(VDS = 15 V dc, VGS = 0, f = 1,0 kHz) µS
Ciss – 5.0 7,0

Điện dung đầu pF
vào (VDS = 15 V dc, VGS = 0, f = 1,0 MHz)
– 1.0 2.0
Điện dung truyền ngược (VDS chéo pF
= 15 V dc, VGS = 0, f = 1,0 MHz)
HÌNH 9–21
Bảng dữ liệu một phần cho JFET kênh p 2N5460–2N5465.
Giải pháp Vì Từ bảng thiểu).

dữ liệu Độ
một
lợi
phần
điện
trong
áp là
Hình 9–21, RL W RS, Rs RS. gm = yfs = 1000 mS (tối
gmRS = (1000 mS)(10 kÆ)

Av = = 0,909
1 + gmRS 1 + (1000 mS)(10 kÆ)
= =
Từ bảng dữ liệu, IGSS 5 nA (tối đa) tại VGS 20 V. Do đó,
VGS = 20 V
RIN(cổng) =
= 4000 MÆ
IGSS 5 nA
RIN = RG 7 RIN(cổng) = 10 MÆ 7 4000 MÆ 10 Mæ
Vấn đề liên quan Nếu sử dụng giá trị gm tối đa của 2N5460 JFET trong bộ theo dõi nguồn của Hình 9–20
thì mức tăng điện áp là bao nhiêu?
Đo mức tăng điện áp bằng điện áp đầu vào 10 mV rms để xem nó so sánh với giá
trị tính toán như thế nào.
PHẦN 9–2 1. Mức tăng điện áp tối đa lý tưởng của bộ khuếch đại thoát nước chung là gì?
KIỂM TRA
2. Những yếu tố nào ảnh hưởng đến mức tăng điện áp của bộ khuếch đại thoát chung?
BỘ KHUẾCH ĐẠI CỔNG CHUNG • 467
9–3 BỘ KHUẾCH ĐẠI CỔNG CHUNG
Cấu hình bộ khuếch đại FET cổng chung có thể so sánh với BJT cơ sở chung
bộ khuếch đại. Giống như CB, bộ khuếch đại cổng chung (CG) có điện trở đầu vào thấp. Cái này
khác với cấu hình CS và CD, có điện trở đầu vào rất cao.
Giải thích và phân tích hoạt động của bộ khuếch đại FET cổng chung
Phân tích hoạt động của bộ khuếch đại JFE cổng
chung • Xác định mức tăng điện áp • Xác định điện trở đầu vào
Mô tả và phân tích bộ khuếch đại cascode
• Xác định mức tăng điện áp • Xác định điện trở đầu vào
Hoạt động của bộ khuếch đại cổng chung
Bộ khuếch đại cổng chung tự phân cực được hiển thị trong Hình 9–22. Cổng đã được kết nối
trực tiếp xuống đất. Tín hiệu đầu vào được đưa vào thiết bị đầu cuối nguồn thông qua C1 . Đầu ra
được ghép nối thông qua C2 từ thiết bị đầu cuối cống.
+VDD HÌNH 9–22
Bộ khuếch đại cổng chung JFET.

RD C2
Vout
RL
C1
Vin
RS
Tăng điện áp Mức tăng điện áp từ nguồn đến cống được phát triển như sau:
Vout Vd gmVgsRd
= = ID =
Av =
Vin vgs vgs vgs
trung bình gmRd Phương trình 9–8
trong đó Rd = RD
Lưu 7 RL.biểu thức khuếch đại giống như đối với nguồn chung
ý rằng
bộ khuếch đại JFET.
Điện trở đầu vào Như bạn đã thấy, cả cấu hình nguồn chung và nguồn chung đều có điện
trở đầu vào cực kỳ cao vì cổng là thiết bị đầu cuối đầu vào. Ngược lại, cấu hình cổng
chung trong đó nguồn là thiết bị đầu cuối đầu vào có đầu vào thấp.
sức chống cự. Điều này được thể hiện như sau. Đầu tiên, dòng điện đầu vào bằng dòng xả.
Iin = Is = Id = gmVgs
Thứ hai, điện áp đầu vào bằng VSS.
Vin = VSS
Do đó, điện trở đầu vào tại cực nguồn là
Vin vgs
=
Rin(nguồn) =
tôi
gmVss
1
Rin(nguồn) Phương trình 9–9
gm
Ví dụ: nếu gm có giá trị 4000 mS, sau đó
1
= 250 Æ
Rin(nguồn) =
4000 mS
VÍ DỤ 9–10 Xác định mức tăng điện áp tối thiểu và điện trở đầu vào của bộ khuếch đại trong Hình 9–23.
VDD âm vì nó là thiết bị kênh p.
HÌNH 9–23
VDD
–15V
RD
10k
C2
Vout
10 µ F RL
2N5462 10k
C1
Vin
10 µ F RS
4,7k
Giải Từ bảng dữ liệu trong Hình 9–21, gm = 2000 mS tối thiểu. Cổng chung này am- RD 7 RL
plifier có một điện trở tải, do đó khả năng chống thoát nước hiệu quả là và tối thiểu
tăng điện áp là
Av = gm(RD 7 RL) = (2000 mS)(10 kÆ 7 10 kÆ) = 10
Điện trở đầu vào tại cực nguồn là
1 1
= = 500 Æ
Rin(nguồn) =
gm 2000 mS
Nguồn tín hiệu thực sự nhìn thấy RS song song với Rin(source) , do đó tổng điện trở đầu vào là
Rin = Rin(nguồn) 7 RS = 500 Æ 7 4,7 kÆ = 452 æ
Vấn đề liên quan Điện trở đầu vào trong Hình 9–23 là bao nhiêu nếu RS được thay đổi thành 10 kÆ?
Đo điện áp bằng điện áp đầu vào 10 mV rms.
Bộ khuếch đại Cascode

Một ứng dụng trong đó có cấu hình cổng chung là bộ khuếch đại cascode,
thường được sử dụng cho các ứng dụng RF (tần số vô tuyến). Bộ khuếch đại cascode là bộ khuếch đại trong đó
bộ khuếch đại nguồn chung và bộ khuếch đại cổng chung được kết nối theo kiểu nối tiếp.
BJT cũng có thể được sử dụng để tạo thành các bộ khuếch đại cascode (bộ phát chung và cơ sở chung). MỘT
Mạch khuếch đại cascode JFET được hiển thị trong Hình 9–24. Giai đoạn đầu vào là một nguồn chung
bộ khuếch đại và tải của nó là bộ khuếch đại cổng chung được kết nối trong mạch thoát nước.
Bộ khuếch đại cascode sử dụng JFET cung cấp điện trở đầu vào rất cao và giảm đáng kể hiệu ứng
điện dung để cho phép hoạt động ở tần số cao hơn nhiều so với bộ khuếch đại cascode.
bộ khuếch đại nguồn chung. Điện dung bên trong, tồn tại trong mọi loại tranzito, trở nên đáng kể
ở tần số cao hơn và làm giảm độ lợi của bộ khuếch đại nghịch đảo
như được mô tả bởi hiệu ứng Miller, được đề cập trong Chương 10. Giai đoạn đầu tiên là bộ khuếch đại CS
đó đảo ngược tín hiệu. Tuy nhiên, độ lợi rất thấp do điện trở đầu vào của
BỘ KHUẾCH ĐẠI CỔNG CHUNG • 469
VDD HÌNH 9–24
Bộ khuếch đại cổng chung Bộ khuếch đại cascode JFET.
R1
C2 Vout
Q1 C3
R2
Vin Q2
C1
R3
R4 C4
Bộ khuếch đại nguồn chung
bộ khuếch đại CB mà nó đang điều khiển. Kết quả là ảnh hưởng của điện dung bên trong
đến đáp ứng tần số cao là rất nhỏ. Giai đoạn thứ hai là bộ khuếch đại CG không đảo
ngược tín hiệu, do đó nó có thể có mức tăng cao mà không làm giảm đáp ứng tần số cao.
Sự kết hợp của hai bộ khuếch đại mang lại hiệu quả tốt nhất cho cả hai mạch, mang lại
mức tăng cao, điện trở đầu vào cao và đáp ứng tần số cao tuyệt vời.
Mức tăng điện áp của bộ khuếch đại cascode trong Hình 9–24 là sản phẩm của mức tăng của
cả giai đoạn CS và CG. Tuy nhiên, như đã đề cập, mức khuếch đại chủ yếu được cung cấp bởi
bộ khuếch đại CG.
Av = Av(CS)Av(CG) = (gm(CS)Rd )(gm(CG)XL)
Vì Rd của tầng khuếch đại CS là điện trở đầu vào của tầng CG và XL là điện trở
lại của cuộn cảm trong cống của tầng CG, nên mức tăng điện áp là
gm(CG)XL
Av = agm(CS)a 1gm(CG)bb (gm(CG)XL)
giả sử độ dẫn điện của cả hai bóng bán dẫn là gần như nhau. Từ phương trình bạn có
thể thấy rằng mức tăng điện áp tăng theo tần số vì XL tăng.
Khi tần số tiếp tục tăng, cuối cùng hiệu ứng điện dung trở nên đủ đáng kể để bắt đầu
giảm mức tăng.
Điện trở đầu vào của bộ khuếch đại ghép tầng là điện trở đầu vào của tầng CS.
VGS b
Rin = R3 7 aIGSS
VÍ DỤ 9–11 Đối với bộ khuếch đại cascode trong Hình 9–24, các bóng bán dẫn là 2N5485 và có gm (gfs)
tối thiểu là 3500 mS.Ngoài ra, IGSS = -1 nA tại VGS = 20 V. Nếu R3 = 10 MÆ và L 1,0 mH,
hãy xác định mức tăng điện áp và điện trở đầu vào ở tần số 100 MHz.
Giải pháp
Trung bình gm(CG)XL = gm(CG)(2pf L) = (3500 mS) 2p(100 MHz)(1,0 mH) = 2199
VGS b = 10 MÆ 7 a 201 VnA b = 9,995 Mæ

Rin = R3 7 aIGSS
Vấn đề liên quan Điều gì xảy ra với mức tăng điện áp trong bộ khuếch đại cascode nếu giá trị điện cảm tăng?
PHẦN 9–3
1. Sự khác biệt chính giữa bộ khuếch đại cổng chung và hai bộ khuếch đại còn lại là gì?
KIỂM TRA
hình tượng?
2. Yếu tố chung nào quyết định mức tăng điện áp và điện trở đầu vào của bộ khuếch đại cổng chung?
3. Kể tên những ưu điểm của bộ khuếch đại cascode.
9–4 BỘ KHUẾCH ĐẠI CL ASS D
Trong Chương 7, các bộ khuếch đại loại A, loại B và loại AB đã được giới thiệu. Những loại đó
các bộ khuếch đại thường được triển khai bằng BJT hoặc FET. Tuy nhiên, bộ khuếch đại lớp D chủ yếu
chỉ sử dụng MOSFET. Lớp D về cơ bản khác với
các lớp khác vì các bóng bán dẫn đầu ra của nó được bật và tắt để đáp ứng với
một đầu vào tương tự thay vì hoạt động tuyến tính trên một phạm vi giá trị đầu vào liên tục.
Thảo luận về hoạt động của bộ khuếch đại lớp

D Giải thích điều chế độ rộng xung
(PWM) • Mô tả bộ điều biến độ rộng xung cơ bản • Thảo luận về phổ tần số
Mô tả giai đoạn MOSFET bổ sung • Xác định
hiệu suất Mô tả mục
đích của bộ lọc thông thấp Mô tả luồng
tín hiệu qua bộ khuếch đại lớp D
Trong bộ khuếch đại lớp D, các bóng bán dẫn đầu ra được vận hành như các công tắc thay vì hoạt động
tuyến tính như trong các lớp A, B và AB. Một lợi thế trong các ứng dụng âm thanh là lớp D
bộ khuếch đại có thể hoạt động với hiệu suất lý thuyết tối đa 100% so với loại A ở mức
25% và loại B/AB ở mức 79%. Trong thực tế, hiệu suất trên 90% có thể đạt được với loại D.
Sơ đồ khối cơ bản của bộ khuếch đại lớp D điều khiển loa được hiển thị trong Hình 9–25.
Nó bao gồm một bộ điều biến độ rộng xung điều khiển các bóng bán dẫn đầu ra MOSFET bổ sung
hoạt động như các công tắc và theo sau là bộ lọc thông thấp. Hầu hết các bộ khuếch đại lớp D hoạt động trên
nguồn điện phân cực kép. MOSFET về cơ bản là các bộ khuếch đại kéo đẩy được vận hành như các thiết bị
chuyển mạch, thay vì các thiết bị tuyến tính như trong trường hợp các bộ khuếch đại loại B.
HÌNH 9–25
Bộ khuếch đại âm thanh lớp D cơ bản. Bổ túc

Đầu vào Độ rộng xung kéo đẩy Thông thấp
tín hiệu bộ điều biến lọc
chuyển mạch
bộ khuếch đại
Điều chế độ rộng xung (PWM)
Điều chế độ rộng xung là một quá trình trong đó tín hiệu đầu vào được chuyển đổi thành một chuỗi
xung có độ rộng thay đổi tỷ lệ thuận với biên độ của tín hiệu đầu vào. Điều này được minh họa trong Hình
9–26 cho một chu kỳ của tín hiệu hình sin. Lưu ý rằng độ rộng xung là
rộng hơn khi biên độ dương và hẹp hơn khi biên độ âm. Các
đầu ra sẽ là sóng vuông nếu đầu vào bằng 0.
Tín hiệuPWM thường được tạo ra bằng mạch so sánh. Bộ so sánh sẽ được thảo luận chi tiết hơn trong
Chương 13, nhưng đây là giải thích cơ bản về cách chúng hoạt động. MỘT
BỘ KHUẾCH ĐẠI CL ASS D • 471
HÌNH 9–26
Sóng hình sin điều chế độ rộng xung.
Đầu vào
tín hiệu
+Vsat
xung điện
Vsat
bộ so sánh có hai đầu vào và một đầu ra, như được minh họa bằng ký hiệu trong Hình 9–27. Đầu vào
có nhãn + được gọi là đầu vào không đảo và đầu vào có nhãn là đầu vào đảo. Khi
điện áp trên đầu vào đảo ngược vượt quá điện áp trên đầu vào không đảo, bộ so sánh sẽ chuyển
sang trạng thái đầu ra bão hòa âm. Khi điện áp trên đầu vào không đảo
vượt quá điện áp trên đầu vào đảo ngược, bộ so sánh sẽ chuyển sang trạng thái bão hòa dương
trạng thái đầu ra. Điều này được minh họa trong Hình 9–27 cho một chu kỳ của điện áp sóng hình
sin trên đầu vào không đảo và điện áp sóng tam giác tần số cao hơn trên đầu vào đảo ngược.
Tín hiệu đầu vào
(mV) Đầu vào +
điều chế Bộ so sánh

dạng sóng (mV)
tam giác-
sóng
máy phát điện

Đầu ra xung điện (V)
HÌNH 9–27
Một bộ điều biến độ rộng xung cơ bản.
Đầu vào của bộ so sánh thường có điện áp rất nhỏ (dải mV); và đầu ra của bộ so sánh là “rail-
to-rail”, có nghĩa là cực đại dương gần với cực dương dc
điện áp nguồn và cực đại âm gần với điện áp nguồn âm dc. Đầu ra ;12 V
hoặc 24 V từ đỉnh đến đỉnh không phải là điều bất thường. Từ đó, bạn có thể thấy rằng lợi ích có thể
được khá cao. Ví dụ: nếu tín hiệu đầu vào là 10 mVpp thì mức tăng điện áp là 24 Vpp/
10 mVpp 2400. Vì biên độ đầu ra của bộ so sánh không đổi trong phạm vi chỉ định
của điện áp đầu vào, mức tăng phụ thuộc vào điện áp tín hiệu đầu vào. Nếu tín hiệu đầu vào là
100 mVpp, đầu ra vẫn là 24 Vpp và mức tăng là 240 thay vì 2400.
Phổ tần số Tất cả các dạng sóng không hình sin đều được tạo thành từ các tần số hài.
Nội dung tần số của một dạng sóng cụ thể được gọi là phổ của nó. Khi hình tam giác
dạng sóng điều chỉnh sóng hình sin đầu vào, phổ thu được chứa tần số sóng hình sin, đầu vào,
cộng với tần số cơ bản của tín hiệu điều chế hình tam giác, fm và tần số sóng hài trên và dưới
tần số cơ bản. Các tần số hài này
là do thời gian tăng và giảm nhanh của tín hiệuPWM và các vùng phẳng giữa các xung.
Phổ tần số đơn giản hóa của tín hiệu điều khiển từ xa được hiển thị trong Hình 9–28.
Tần số của dạng sóng tam giác phải cao hơn đáng kể so với tần số tín hiệu đầu vào cao
nhất để tần số hài thấp nhất cao hơn nhiều so với dải tần số tín hiệu đầu vào.
HÌNH 9–28 V.
Phổ tần số của tín hiệuPWM.
f
đầu vào f fm
Giai đoạn MOSFET bổ sung
Các MOSFET được sắp xếp theo cấu hình bổ sung nguồn chung để cung cấp mức tăng công
suất. Mỗi bóng bán dẫn chuyển đổi giữa trạng thái bật và trạng thái tắt và khi một
bóng bán dẫn bật thì bóng bán dẫn kia tắt, như trong Hình 9–29. Khi một bóng bán dẫn
bật, có rất ít điện áp trên nó và do đó, có rất ít năng lượng tiêu tán mặc dù nó có
thể có dòng điện cao chạy qua nó. Khi một bóng bán dẫn tắt, không có dòng điện chạy
qua nó và do đó không có điện năng tiêu tán. Thời gian duy nhất năng lượng bị tiêu
tán trong các bóng bán dẫn là trong thời gian chuyển mạch ngắn. Công suất cung cấp cho
tải có thể rất cao vì tải sẽ có điện áp trên nó gần bằng điện áp nguồn và dòng điện cao chạy qua nó.
HÌNH 9–29
+VDD
Các MOSFET bổ sung hoạt động như các
công tắc để khuếch đại công suất.

Q1 tắt
Q2
Q1
Bộ lọc
thông thấp
trênQ1 trên
Trọng tải
Q2
nghỉ quý 2
VDD
Hiệu suất Khi Q1 bật, nó đang cung cấp dòng điện cho tải. Tuy nhiên, lý tưởng nhất
là điện áp trên nó bằng 0 nên nội năng tiêu tán bởi Q1 là
PDQ = VQ1 IL = (0 V)IL = 0 W
Đồng thời, Q2 tắt và dòng điện qua nó bằng 0, do đó công suất bên trong là
PDQ = VQ2 IL = VQ2 (0 A) = 0 W
Lý tưởng nhất là công suất đầu ra cho tải là 2VQ IL. Do đó, hiệu suất lý tưởng tối đa là
bĩu môi bĩu môi 2VQIL

= = = 1
hmax =
Ptot Bĩu môi + PDQ
2VQIL + 0 W
Theo tỷ lệ phần trăm, hmax = 100%.

BỘ KHUẾCH ĐẠI CL ASS D • 473
Trong trường hợp thực tế, mỗi MOSFET sẽ có vài phần mười volt trên nó ở trạng thái bật.
Ngoài ra còn có một sự tiêu tán năng lượng bên trong nhỏ trong bộ so sánh và bộ tạo sóng tam
giác. Ngoài ra, năng lượng bị tiêu hao trong thời gian chuyển mạch hữu hạn, do đó không bao
giờ có thể đạt được hiệu suất lý tưởng 100% trong thực tế.
VÍ DỤ 9–12 Một bộ khuếch đại loại D nhất định tiêu hao công suất bên trong 100 mW trong bộ so sánh, bộ tạo sóng tam
giác và bộ lọc kết hợp. Mỗi MOSFET ở tầng bổ sung có điện áp 0,4 V trên nó ở trạng thái bật. Bộ khuếch
đại hoạt động từ nguồn 15 V dc và cung cấp 0,5 A cho tải. Bỏ qua điện áp rơi qua bộ lọc, xác định
công suất đầu ra và hiệu suất tổng thể.
Giải Công suất ra của tải là
Bĩu môi = (VDD - VQ)IL = (15 V - 0,4 V)(0,5 A) = 7,3 W
Tổng công suất tiêu tán bên trong (Ptot(int) ) là lũy thừa ở pha bù ở trạng thái bật
(PDQ) cộng với công suất bên trong của bộ so sánh, bộ tạo sóng tam giác
và bộ lọc (Pint) .
Ptot(int) = PDQ + Pint = (400 mV)(0,5 A) + 100 mW

= 200 mW + 100 mW = 300 mW
Hiệu quả là
bĩu môi 7,3 W

= = 0,961
h =
Bĩu môi + Ptot(int) 7,6 W
Vấn đề liên quan Có 0,5 V trên mỗi MOSFET khi nó bật và bộ khuếch đại loại D hoạt động với điện áp nguồn 12 V dc. Giả sử tất
cả các mạch khác trong bộ khuếch đại tiêu tán 75 mW và 0,8 A được cung cấp cho tải, hãy xác định hiệu
suất.
Bộ lọc thông thấp
Bộ lọc thông thấp loại bỏ tần số điều chế và sóng hài và chỉ truyền tín hiệu gốc đến đầu
ra. Bộ lọc có băng thông chỉ truyền các tần số tín hiệu đầu vào, như minh họa trong Hình 9–
30.
V. HÌNH 9–30
Bộ lọc thông thấp loại bỏ tất cả ngoại
trừ tần số tín hiệu đầu vào khỏi tín hiệu

Lọc phản hồi
điều khiển từ xa.
f
đầu vào f fm
Tần số cắt của bộ lọc
Dòng chảy tín hiệu
Hình 9–31 hiển thị tín hiệu tại mỗi điểm trong bộ khuếch đại lớp D. Một tín hiệu âm thanh
nhỏ được đưa vào và điều chế độ rộng xung để tạo ra tín hiệuPWM ở đầu ra của bộ điều biến
nơi đạt được mức tăng điện áp. Nguồn xung điều khiển giai đoạn MOSFET bổ sung để đạt được
khả năng khuếch đại công suất. Tín hiệuPWM được lọc và tín hiệu âm thanh khuếch đại xuất
hiện ở đầu ra với công suất đủ để điều khiển loa.
Bổ túc
kéo đẩy Thông thấp
Bộ điều biến
chuyển mạch lọc
Tín hiệu âm thanh
bộ khuếch đại
tín hiệu xung tín hiệu xung khuếch đại

tín hiệu âm thanh
Tăng điện áp Tăng sức mạnh
HÌNH 9–31
Luồng tín hiệu trong bộ khuếch đại lớp D.
PHẦN 9–4 1. Kể tên ba giai đoạn của bộ khuếch đại lớp D.

KIỂM TRA
2. Trong điều chế độ rộng xung, độ rộng xung tỉ lệ với bao nhiêu?
3. Làm thế nào để chuyển đổi tín hiệu xung điện thành tín hiệu âm thanh?
CHUYỂN ĐỔI TƯƠNG TỰ 9–5 MOSFET
MOSFET được sử dụng rộng rãi trong các ứng dụng chuyển mạch analog và kỹ thuật số. Ở phần trước
phần này, bạn đã biết cách sử dụng MOSFET trong chế độ chuyển mạch trong bộ khuếch đại Loại D.
Nói chung, chúng có điện trở rất thấp, điện trở tắt rất cao và thời gian chuyển đổi
nhanh.
Mô tả cách MOSFET có thể được sử dụng trong các ứng dụng chuyển mạch tương tự
Giải thích cách MOSFET hoạt động như một công tắc •
Thảo luận về hoạt động của dòng tải • Thảo luận về công tắc lý
tưởng Mô tả một công tắc tương tự
MOSFET Thảo luận về các ứng dụng chuyển mạch tương tự
• Giải thích mạch lấy mẫu • Giải thích bộ ghép kênh tương tự • Giải thích mạch
mạch chuyển đổi tụ điện
Hoạt động chuyển mạch MOSFET
E-MOSFET thường được sử dụng để chuyển đổi các ứng dụng vì đặc tính ngưỡng của chúng,
VGS(th). Khi điện áp cổng tới nguồn nhỏ hơn giá trị ngưỡng,
MOSFET tắt. Khi điện áp cổng tới nguồn lớn hơn giá trị ngưỡng,
MOSFET đang bật. Khi VGS thay đổi giữa VGS(th) và VGS(on), MOSFET đang được
hoạt động như một công tắc, như minh họa trong Hình 9–32. Ở trạng thái tắt, khi VGS 6 VGS(th),
thiết bị đang hoạt động ở đầu dưới của đường tải và hoạt động như một công tắc mở (rất cao
RDS). Khi VGS lớn hơn VGS(th), thiết bị đang hoạt động ở mức cao hơn
của đường tải trong vùng ohmic và hoạt động giống như một công tắc đóng ( RDS rất thấp).
Công tắc lý tưởng Tham khảo Hình 9–33(a). Khi điện áp cổng của kênh n
MOSFET là V, cổng dương hơn nguồn một lượng vượt quá VGS(th).
MOSFET được bật và xuất hiện dưới dạng một công tắc đóng giữa cống và nguồn. Khi
điện áp cổng bằng 0, điện áp cổng tới nguồn là 0 V. MOSFET tắt và xuất hiện
như một công tắc mở giữa cống và nguồn.
Tham khảo Hình 9–33(b). Khi điện áp cổng của MOSFET kênh p là 0 V,
cổng kém dương hơn nguồn một lượng vượt quá VGS(th). MOSFET đang bật
và xuất hiện như một công tắc đóng giữa cống và nguồn. Khi điện áp cổng là V, điện áp cổng
tới nguồn là 0 V. MOSFET tắt và xuất hiện dưới dạng công tắc mở
giữa cống và nguồn.
CHUYỂN ĐỔI TƯƠNG TỰ MOSFET • 475
NHẬN DẠNG HÌNH 9–32
Hoạt động chuyển mạch trên đường tải.

Trong điện trở
vùng, RDS rất
thấp và MOSFET
giống như một công
tắc đóng.
VGS(bật)
ID(bật)
Bằng hoặc thấp hơn

VGS(th), RDS rất
Vạch cao và MOSFET giống
tải trọng
như một công tắc
mở.
VGS(th)
VDS
VDS(bật) VDS(tắt)
+V +V +V +V +V +V +V +V
D D S S
TRÊN TẮT TRÊN TẮT

+V 0 V 0 V +V
S S D D
(a) MOSFET kênh n và chuyển mạch tương đương (b) MOSFET kênh p và chuyển mạch tương đương
HÌNH 9–33
MOSFET như một công tắc.
Công tắc tương tự
MOSFET thường được sử dụng để chuyển đổi tín hiệu analog. Về cơ bản, tín hiệu cấp vào
cống có thể được chuyển sang nguồn bằng điện áp trên cổng. Một hạn chế lớn là mức tín
hiệu tại nguồn không được làm cho điện áp cổng tới nguồn giảm xuống dưới VGS(th).
Một công tắc tương tự MOSFET kênh n cơ bản được hiển thị trong Hình 9–34. Tín hiệu
ở cống được kết nối với nguồn khi MOSFET được bật bằng VGS dương và bị ngắt kết nối
khi VGS bằng 0, như đã chỉ ra.
TẮT TRÊN HÌNH 9–34

0 V
Hoạt động của bộ chuyển mạch tương
tự MOSFET kênh n.
0 V +VG
(Một) (b)
Khi bật công tắc analog, như minh họa trong Hình 9–35, điện áp cổng tới nguồn tối
thiểu xảy ra ở đỉnh âm của tín hiệu. Sự khác biệt về VG và -Vp(out) là điện áp cổng tới
nguồn tại thời điểm cực đại âm và phải bằng hoặc lớn hơn VGS(th) để giữ cho MOSFET dẫn
điện.
VGS = VG - Vp(ra) Ú VGS(th)

HÌNH 9–35 Đầu vào đầu ra

TRÊN
Biên độ tín hiệu bị giới hạn bởi
0
VGS(th).
Vp(ra)
VGS(th)
+VG
VÍ DỤ 9–13 Một công tắc tương tự nhất định tương tự như công tắc trong Hình 9–35 sử dụng
= +
MOSFET kênh n với VGS(th) 2 V. Một điện áp 5 V được đặt vào cổng để bật công
tắc. Xác định tín hiệu đầu vào từ đỉnh đến đỉnh tối đa có thể được áp dụng, giả
sử không có sụt áp trên công tắc.
Giải pháp Sự chênh lệch giữa điện áp cổng và đỉnh âm của điện áp tín hiệu phải bằng hoặc
vượt quá điện áp ngưỡng. Để có Vp(out) tối đa ,
VG - Vp(out) = VGS(th)
Vp(ra) = VG - VGS(th) = 5 V - 2 V = 3 V
Vpp(vào) = 2Vp(ra) = 2(3 V) = 6 V
Vấn đề liên quan Điều gì sẽ xảy ra nếu Vp(in) vượt quá giá trị tối đa?
Ứng dụng chuyển mạch analog Mạch
lấy mẫu Một ứng dụng của chuyển mạch analog là chuyển đổi analog sang digital.
Công tắc analog được sử dụng trong mạch lấy mẫu và giữ để lấy mẫu tín hiệu đầu vào ở một tốc độ
nhất định. Mỗi giá trị tín hiệu được lấy mẫu sau đó được lưu trữ tạm thời trên một tụ điện cho
đến khi nó có thể được chuyển đổi thành mã kỹ thuật số bằng bộ chuyển đổi tương tự sang số (ADC).
Để thực hiện điều này, MOSFET được bật trong khoảng thời gian ngắn trong một chu kỳ của tín hiệu
đầu vào bằng các xung cấp vào cổng. Hoạt động cơ bản, chỉ hiển thị một vài mẫu cho rõ ràng, được
minh họa trong Hình 9–36.
HÌNH 9–36
Tín hiệu đầu vào

Công tắc analog hoạt động như một
mạch lấy mẫu.

Bật
Xung cổng
Tắt
Tín hiệu đầu ra được
lấy mẫu
(a) Hoạt động của mạch điện (b) Sơ đồ dạng sóng
Tốc độ tối thiểu mà tín hiệu có thể được lấy mẫu và tái tạo từ các mẫu phải lớn
hơn hai lần tần số tối đa có trong tín hiệu. Tần số lấy mẫu tối thiểu được gọi là
tần số Nyquist.
fsample (tối thiểu) 7 2fsignal (tối đa)

CHUYỂN ĐỔI TƯƠNG TỰ MOSFET • 477
Khi xung cổng ở mức cao, công tắc sẽ được bật và một phần nhỏ dạng sóng đầu vào xảy ra trong xung
đó sẽ xuất hiện ở đầu ra. Khi dạng sóng xung ở mức 0 V, công tắc sẽ tắt và đầu ra cũng ở mức 0 V.
VÍ DỤ 9–14 Một công tắc analog được sử dụng để lấy mẫu tín hiệu âm thanh có tần số tối đa 8 kHz. Xác
định tần số tối thiểu của các xung cấp vào cổng MOSFET.
Giải pháp
fsample (min) 7 2fsignal (max) = 2(8 kHz) = 16 kHz Tần
số lấy mẫu phải lớn hơn 16 kHz.
Vấn đề liên quan Tần số lấy mẫu tối thiểu là bao nhiêu nếu tần số cao nhất trong tín hiệu âm thanh là 12 kHz?
Bộ ghép kênh tương tự Bộ ghép kênh tương tự được sử dụng khi hai hoặc nhiều tín hiệu được định
tuyến đến cùng một đích. Ví dụ: bộ ghép kênh lấy mẫu tương tự hai kênh được hiển thị trong Hình
9–37. Các MOSFET lần lượt được bật và tắt sao cho mẫu tín hiệu đầu tiên được kết nối với đầu
ra và sau đó là mẫu tín hiệu kia. Các xung được áp dụng cho cổng của công tắc A và các xung
nghịch được áp dụng cho cổng của công tắc B. Một mạch kỹ thuật số được gọi là biến tần được sử
dụng cho việc này. Khi xung cao, công tắc A bật và công tắc B tắt. Khi xung yếu, công tắc B bật
và công tắc A tắt. Điều này được gọi là ghép kênh phân chia theo thời gian vì tín hiệu A xuất
hiện ở đầu ra trong các khoảng thời gian khi xung ở mức cao và tín hiệu B xuất hiện trong các
khoảng thời gian khi xung ở mức thấp. Nghĩa là, chúng được xen kẽ trên cơ sở thời gian để truyền
trên một đường truyền.
HÌNH 9–37
MỘT
Bộ ghép kênh tương tự đang luân
MỘT
phiên lấy mẫu hai tín hiệu và ghép
chúng trên một đường đầu ra duy nhất.
Mạch chuyển đổi tụ điện Một ứng dụng khác của MOSFET là trong các mạch chuyển đổi tụ điện thường
được sử dụng trong các thiết bị tương tự có thể lập trình bằng mạch tích hợp được gọi là bộ xử
lý tín hiệu tương tự. Bởi vì tụ điện có thể được triển khai trong IC dễ dàng hơn điện trở nên
chúng được sử dụng để mô phỏng điện trở. Tụ điện cũng chiếm ít không gian trên chip hơn điện trở
IC và không tiêu hao điện năng. Nhiều loại mạch tương tự sử dụng điện trở để xác định mức tăng
điện áp và các đặc tính khác và bằng cách sử dụng tụ điện chuyển mạch thành điện trở mô phỏng,
có thể đạt được lập trình động của mạch tương tự.
Ví dụ, trong một loại mạch khuếch đại IC nhất định mà bạn sẽ nghiên cứu sau, cần có hai điện
trở bên ngoài như trong Hình 9–38. Giá trị của các điện trở này xác định mức tăng điện áp của bộ
khuếch đại là Av R2 /R1 .
HÌNH 9–38
Một loại bộ khuếch đại IC.
R1
Vin AvR2 Vout

V1
Một tụ điện chuyển mạch có thể được sử dụng để mô phỏng một điện trở như trong Hình
9–39 bằng cách sử dụng một công tắc cơ học tương tự (MOSFET thực tế được sử dụng làm
công tắc). Công tắc 1 và công tắc 2 lần lượt bật tắt ở tần số nhất định để sạc hoặc xả
C, tùy thuộc vào giá trị của nguồn điện áp. Trong trường hợp R1 trong Hình 9–38, Vin và
V1 lần lượt được biểu thị bằng VA và VB . Đối với R2 , V1 và Vout lần lượt được biểu
thị bằng VA và VB .
SW1 SW2
VA C VB VA VB
HÌNH 9–39
Một tụ điện chuyển đổi mô phỏng một điện trở.
Có thể chỉ ra (xem Phụ lục B) rằng tụ điện mô phỏng một điện trở có giá trị phụ thuộc vào tần số bật và tắt
công tắc và giá trị điện dung.
1
Phương trình 9–10 R
fC
Bằng cách thay đổi tần số, giá trị điện trở hiệu dụng có thể được thay đổi.
Có thể sử dụng E-MOSFET bổ sung và tụ điện để thay thế các điện trở trong bộ khuếch
đại, như trong Hình 9–40. Khi Q1 bật thì Q2 tắt và ngược lại. Tần số f1 và C1 được chọn
để cung cấp giá trị yêu cầu của R1 . Tương tự, f2 và C2 cung cấp giá trị cần thiết là
R2 . Để lập trình lại bộ khuếch đại để có mức tăng khác, tần số sẽ được
thay đổi.
f2
R2 = 1/f2C2
R1 = 1/f1C1
f1
C2
Vin Av Vout
C1
HÌNH 9–40
Bộ khuếch đại IC trong Hình 9–38 với các mạch chuyển đổi tụ điện thay thế các điện trở.
CHUYỂN ĐỔI KỸ THUẬT SỐ MOSFET • 479
PHẦN 9–5
1. Khi nào E-MOSFET hoạt động như một công tắc mở?
KIỂM TRA
2. Khi nào E-MOSFET hoạt động như một công tắc đóng?
3. Loại điện áp nào thường được sử dụng để điều khiển công tắc analog?
4. Trong mạch chuyển mạch bằng tụ điện, điện trở mô phỏng phụ thuộc vào yếu tố nào?
CHUYỂN ĐỔI KỸ THUẬT SỐ MOSFET 9–6
Trong phần trước, bạn đã biết cách sử dụng MOSFET để chuyển đổi tín hiệu analog.
MOSFET cũng được sử dụng trong các ứng dụng chuyển mạch trong mạch tích hợp kỹ thuật số và mạch điều
khiển công suất. MOSFET được sử dụng trong IC kỹ thuật số là loại có công suất thấp và loại được sử
dụng trong điều khiển công suất là thiết bị có công suất cao.
Mô tả cách sử dụng MOSFET trong các ứng dụng chuyển mạch kỹ thuật số
Thảo luận về MOS bổ sung (CMOS) • Giải
thích hoạt động của biến tần CMOS • Giải thích hoạt động của cổng CMOS NAND •
Giải thích hoạt động của cổng CMOS NOR
Thảo luận về MOSFET trong chuyển mạch nguồn
CMOS (MOS bổ sung)

CMOS kết hợp các E-MOSFET kênh n và kênh p theo cách sắp xếp nối tiếp như trong Hình 9–41(a). Điện
áp đầu vào tại các cổng là 0 V hoặc VDD. Lưu ý rằng VDD và mặt đất đều được kết nối với các cực
nguồn của bóng bán dẫn. Để tránh nhầm lẫn, thuật ngữ VDD được sử dụng cho điện áp dương, nằm
trên cực nguồn của thiết bị kênh p.
Khi Vin = 0 V, Q1 bật và Q2 tắt, như trong phần (b). Bởi vì Q1 hoạt động như một công tắc đóng
nên đầu ra xấp xỉ VDD. Khi Vin = VDD, Q2 bật và Q1 tắt, như trong phần (c). Vì Q2 hoạt động như
một công tắc đóng nên về cơ bản đầu ra được nối đất (0 V).
HÌNH 9–41
VDD VDD VDD
Hoạt động biến tần CMOS.
Q1 Q1 bật Q1 tắt
Vin Vout 0 V VDD VDD 0 V
Q2 nghỉ quý 2 Quý 2 vào
(Một) (b) (c)
Ưu điểm chính của CMOS là nó tiêu thụ rất ít điện năng DC. Bởi vì các MOSFET nối tiếp và một trong số chúng
luôn tắt nên về cơ bản không có dòng điện từ nguồn cung cấp dc ở trạng thái không hoạt động. Khi MOSFET chuyển
mạch, sẽ có dòng điện trong một thời gian rất ngắn vì cả hai bóng bán dẫn đều bật trong quá trình chuyển đổi
rất ngắn này từ trạng thái này sang trạng thái khác.
Biến tần Lưu ý rằng mạch trong Hình 9–41 thực sự đảo ngược đầu vào vì khi đầu vào là
0 V hoặc thấp thì đầu ra là VDD hoặc cao. Khi đầu vào là VDD hoặc cao, đầu ra là 0 V
hoặc thấp. Vì lý do này, mạch này được gọi là biến tần trong điện tử kỹ thuật số.
Cổng NAND Trong Hình 9–42(a), hai MOSFET bổ sung và một đầu vào thứ hai được thêm vào
cặp CMOS để tạo ra một mạch kỹ thuật số được gọi là cổng NAND. Q4 mắc song song với
Q1 , Q3 mắc nối tiếp với Q2 . Khi cả hai đầu vào VA và VB đều bằng 0, Q1 và Q4 bật
=
trong khi Q2 và Q3 tắt, tạo ra Vout VDD. Khi cả hai đầu vào đều bằng VDD, Q1 và Q4 tắt
=
trong khi Q2 và Q3 bật, tạo ra Vout 0. Bạn có thể xác minh rằng khi đầu vào khác nhau,
một ở VDD và một ở 0, thì đầu ra bằng VDD. Hoạt động được tóm tắt trong bảng Hình 9–
42(b) và có thể nêu rõ:
Khi VA VÀ VB ở mức cao thì đầu ra ở mức thấp; nếu không thì đầu ra sẽ cao.
HÌNH 9–42 VDD
Hoạt động của cổng CMOS NAND.
VA
Q4 Q1
Vout
Q2
VA VB Q1 Q2 Q3 Q4 Vout
0 0 TRÊN tắt tắt TRÊN

VDD
0 VDD tắt tắt tắt TRÊN
VDD
Q3
VB
VDD 0 TRÊN tắt tắt tắt VDD
VDD VDD tắt TRÊN TRÊN tắt 0
(Một) (b)
Cổng NOR Trong Hình 9–43(a), hai MOSFET bổ sung và một đầu vào thứ hai được thêm vào
cặp CMOS để tạo ra một mạch kỹ thuật số được gọi là cổng NOR. Q4 mắc song song với
Q2 , Q3 mắc nối tiếp với Q1 . Khi cả hai đầu vào VA và VB đều bằng 0, Q1 và
HÌNH 9–43 VDD
Hoạt động của cổng CMOS NOR.
VA
Q3
VB
Q1
VA VB Q1 Q2 Q3 Q4 Vout
Vout
0 0 TRÊN tắt TRÊN tắt VDD
0 VDD tắt TRÊN TRÊN tắt 0
Q4 Q2
VDD 0 TRÊN tắt TRÊN tắt 0
VDD VDD tắt TRÊN tắt TRÊN 0
(Một) (b)
CHUYỂN ĐỔI KỸ THUẬT SỐ MOSFET • 481
=
Q3 bật trong khi Q2 và Q4 tắt, tạo ra Vout VDD. Khi cả hai đầu vào đều bằng VDD, Q1 và
=
Q3 tắt trong khi Q2 và Q4 bật, tạo ra Vout 0. Bạn có thể xác minh rằng khi các đầu vào
khác nhau, một ở VDD và một ở 0, thì đầu ra bằng 0. Hoạt động được tóm tắt trong bảng
Hình 9–43(b) và có thể nêu: Khi cả VA HOẶC VB OR đều cao, đầu ra
ở mức thấp; nếu không thì đầu ra sẽ cao.
VÍ DỤ 9–15 Một dạng sóng xung được áp dụng cho bộ biến tần CMOS như trong Hình 9–44. Xác
định dạng sóng đầu ra và giải thích hoạt động.
HÌNH 9–44
VDD
Q1
VDD
0 Vin Vout
Q2
Giải pháp Dạng sóng đầu ra được hiển thị trong Hình 9–45 so với đầu vào. Khi xung đầu vào ở mức VDD, Q1
tắt và Q2 bật, nối đầu ra với đất (0 V). Khi xung đầu vào ở mức 0, Q1 bật và Q2 tắt, kết
nối đầu ra với VDD.
HÌNH 9–45
VDD
Vin
0
VDD
Vout
Vấn đề liên quan Nếu đầu ra của biến tần CMOS trong Hình 9–44 được kết nối với đầu vào của biến
tần CMOS thứ hai, thì đầu ra của biến tần thứ hai là bao nhiêu?
MOSFET trong chuyển mạch nguồn
BJT là bóng bán dẫn điện duy nhất cho đến khi MOSFET được giới thiệu. BJT yêu cầu dòng điện cơ
bản để bật, có đặc tính tắt tương đối chậm và dễ bị thoát nhiệt do hệ số nhiệt độ âm. Tuy nhiên,
MOSFET được điều khiển bằng điện áp và có hệ số nhiệt độ dương, giúp ngăn chặn sự thoát nhiệt.
MOSFET có thể tắt nhanh hơn BJT và điện trở ở trạng thái thấp
dẫn đến tổn thất điện năng dẫn truyền thấp hơn so với BJT. MOSFET công suất được sử dụng cho
điều khiển động cơ, chuyển đổi dc sang ac, chuyển đổi dc sang dc, chuyển mạch tải và các ứng dụng
khác yêu cầu điều khiển kỹ thuật số chính xác và dòng điện cao.
PHẦN 9–6 1. Mô tả biến tần CMOS cơ bản.
KIỂM TRA
2. Loại mạch CMOS kỹ thuật số 2 đầu vào nào chỉ có đầu ra thấp khi cả hai đầu vào đều
cao?
3. Mạch CMOS kỹ thuật số 2 đầu vào loại nào chỉ có đầu ra cao khi cả hai đầu vào đều
Thấp?
9–7 KHẮC PHỤC SỰ CỐ
Một kỹ thuật viên hiểu những điều cơ bản về vận hành mạch và có thể, nếu cần thiết,
thực hiện phân tích cơ bản trên một mạch nhất định có giá trị hơn nhiều so với người bị hạn chế
để thực hiện các thủ tục kiểm tra thông thường. Trong phần này, bạn sẽ thấy cách kiểm tra một mạch
bảng chỉ có sơ đồ không có quy trình thử nghiệm hoặc mức điện áp cụ thể. TRONG
trường hợp này, kiến thức cơ bản về cách hoạt động của mạch điện và khả năng thực hiện nhanh chóng
phân tích mạch rất hữu ích.
Khắc phục sự cố bộ khuếch đại FET
Khắc phục sự cố bộ khuếch đại nguồn chung hai giai đoạn • Giải
thích từng bước trong quy trình khắc phục sự cố • Sử dụng bảng dữ liệu • Liên hệ bảng
mạch với sơ đồ
Chương 18: Các khái niệm lập trình cơ bản cho kiểm thử tự động
Các phần được chọn từ Chương 18 có thể được giới thiệu như một phần của quá trình khắc phục sự cố này.
bảo hiểm hoặc, tùy ý, toàn bộ Chương 18 có thể được bảo hiểm muộn hơn hoặc hoàn toàn không được bảo hiểm.
Bộ khuếch đại nguồn chung hai giai đoạn

Giả sử bạn được đưa cho một bảng mạch chứa bộ khuếch đại âm thanh và được yêu cầu đơn giản
rằng nó không hoạt động đúng cách. Mạch này là bộ khuếch đại CS JFET hai giai đoạn, như thể hiện trong
Hình 9–46.
HÌNH 9–46 +12V
Mạch khuếch đại CS JFET hai tầng.

R2 R5
1,5k 1,5k
C3 C5
Vout
C1
0,1 µF 10 µ F
Vin Q1 Q2
0,1 µF
R1 R4
10 triệu R3 C2 10 triệu R6 C4
240 100 µF 240 100 µF
KHẮC PHỤC SỰ CỐ • 483
Vấn đề được tiếp cận theo trình tự sau.
Bước 1: Xác định mức điện áp trong mạch để bạn biết cần tìm gì. Đầu tiên, lấy biểu dữ liệu
về bóng bán dẫn cụ thể (giả sử cả Q1 và Q2 đều là cùng một loại bóng bán dẫn) và
xác định gm để bạn có thể tính mức tăng điện áp thông thường. Giả sử rằng đối với
thiết bị cụ thể này, gm điển hình là 5000 mS được chỉ định. Tính mức tăng điện áp
điển hình dự kiến của từng giai đoạn (chú ý rằng chúng giống hệt nhau) dựa trên giá
trị điển hình của gm. Gm của thiết bị thực tế có thể là bất kỳ giá trị nào giữa
giá trị tối thiểu và tối đa được chỉ định. Bởi vì điện trở đầu vào rất cao nên
tầng thứ hai không tải đáng kể tầng thứ nhất, như trong bộ khuếch đại BJT. Vì vậy,
mức tăng điện áp không tải cho từng giai đoạn là
Av = gmR2 = (5000 mS)(1,5 kÆ) = 7,5
Vì các giai đoạn giống hệt nhau nên mức tăng tổng thể điển hình sẽ là
A¿v = (7,5)(7,5) = 56,3
Giả sử các mức dc đã được kiểm tra và xác minh. Bây giờ bạn đã sẵn sàng để chuyển sang
kiểm tra tín hiệu xoay chiều.
Bước 2: Sắp xếp thiết lập thử nghiệm để cho phép kết nối tín hiệu thử nghiệm đầu vào, điện
áp nguồn DC và nối đất với mạch. Sơ đồ cho thấy điện áp nguồn DC phải là +12 V.
Chọn 10 mV rms làm tín hiệu kiểm tra đầu vào. Giá trị này là tùy ý (mặc dù khả năng
của nguồn tín hiệu của bạn là một yếu tố), nhưng đủ nhỏ để điện áp tín hiệu đầu ra
dự kiến thấp hơn nhiều so với giới hạn tuyệt đối từ đỉnh đến đỉnh là 12 V do điện
áp nguồn và mặt đất đặt ra (bạn biết đấy rằng dao động điện áp đầu ra không thể cao
hơn 12 V hoặc thấp hơn 0 V). Đặt tần số của nguồn tín hiệu hình sin thành một giá
trị tùy ý trong dải âm thanh (giả sử là 10 kHz) vì bạn biết đây là bộ khuếch đại âm
thanh. Dải tần số âm thanh thường được chấp nhận là 20 Hz đến 20 kHz.
Bước 3: Kiểm tra tín hiệu đầu vào tại cổng Q1 và tín hiệu đầu ra tại cực máng Q2 bằng máy
hiện sóng. Kết quả được thể hiện trong Hình 9–47. Điện áp đầu ra đo được có giá
trị cực đại là 226 mV. Điện áp đầu ra đỉnh điển hình dự kiến là
Vout = VinA¿v = (14,14 mV)(56,3) = đỉnh 796 mV
Sản lượng ít hơn nhiều so với mức cần thiết.
Bước 4: Theo dõi tín hiệu từ đầu ra về phía đầu vào để xác định lỗi.
Hình 9–47 cho thấy màn hình hiển thị điện áp tín hiệu đo được trên máy hiện sóng.
Điện áp ở cổng Q2 đạt đỉnh 106 mV, đúng như dự kiến (14,14 mV * 7,5 = 106 mV).
Tín hiệu này được ghép đúng cách từ cống Q1 . Vì
vậy, vấn đề nằm ở giai đoạn thứ hai. Từ màn hình máy hiện sóng, mức tăng của Q2
thấp hơn nhiều so với mức cần thiết (213 mV 100 mV = 2,13 thay vì 7,5).>
Bước 5: Phân tích các nguyên nhân có thể gây ra sự cố quan sát được. Có ba
lý do có thể mức tăng thấp:
1. Q2 có độ dẫn điện (gm) thấp hơn giá trị điển hình được chỉ định.
Kiểm tra bảng dữ liệu để xem liệu gm tối thiểu có tính đến mức tăng đo được
thấp hơn hay không.
2. R5 có giá trị thấp hơn giá trị hiển thị trên sơ đồ. Một giá trị không chính xác sẽ
hiển thị khi kiểm tra điện áp dc, đặc biệt nếu giá trị này khác nhiều so với chỉ
định, vì vậy đây không phải là nguyên nhân có thể xảy ra trong trường hợp này.
3. Tụ điện bypass C4 bị hở.

5 mV/div µ
50 giây/div 50 mV/div µ
50 giây/div
0,1 µ F
+12V một chiều
10 mV hiệu dụng @ 10 kHz 0,1 µ F
Đất
100
100
F
F
+
+
10 µ F +
+
100 mV/div 50 µ s/div
HÌNH 9–47
Máy hiện sóng hiển thị tín hiệu trong bộ khuếch đại JFET hai tầng.
Cách tốt nhất để kiểm tra gm là thay thế Q2 bằng một bóng bán dẫn mới của
cùng loại và kiểm tra lại tín hiệu đầu ra. Bạn có thể chắc chắn rằng R5 là
giá trị thích hợp bằng cách tháo một đầu điện trở ra khỏi bảng mạch
và đo điện trở bằng ôm kế. Để tránh phải hàn lại
một thành phần, cách tốt nhất để bắt đầu cách ly lỗi là kiểm tra tín hiệu
điện áp tại nguồn Q2 . Nếu tụ điện hoạt động bình thường sẽ có
chỉ có điện áp một chiều ở nguồn. Sự hiện diện của điện áp tín hiệu tại nguồn
chỉ ra rằng C4 đang mở. Với R6 không được bỏ qua, biểu thức khuếch đại là
gm Rd >(1 + gmRs ) thay vì chỉ đơn giản là gmRd , do đó mang lại ít lợi ích hơn.
Bài tập khắc phục sự cố Multisim

Các mạch tệp này nằm trong thư mục Bài tập khắc phục sự cố trên trang web đồng hành.
Mở từng tệp và xác định xem mạch có hoạt động tốt không. Nếu nó không hoạt động bình thường,
hãy xác định lỗi.
1. File đa sim TSE09-01

ÁP DỤNG ATI TRONG HOẠT ĐỘNG Y • 485
PHẦN 9–7
1. Điều kiện tiên quyết để khắc phục sự cố hiệu quả là gì?
KIỂM TRA
2. Giả sử rằng C2 trong bộ khuếch đại của Hình 9–46 đã mở. Những triệu chứng nào sẽ chỉ ra
nhận ra thất bại này?
3. Nếu C3 mở trong bộ khuếch đại ở Hình 9–46, liệu mức tăng điện áp của tầng đầu tiên có
có bị ảnh hưởng không?
Hoạt động ứng dụng: Ăng-ten hoạt động
Trong ứng dụng này, bộ khuếch đại JFET băng thông rộng được sử dụng để cung cấp trở kháng
đầu vào và mức tăng điện áp cao cho ăng-ten roi. Khi kết nối ăng-ten với đầu vào của
máy thu hoặc cáp đồng trục, sự suy giảm tín hiệu có thể không được chấp nhận do trạm ở xa,
điều kiện nhiễu hoặc trở kháng không khớp. Ăng-ten hoạt động có thể giảm bớt vấn đề này
bằng cách cung cấp tín hiệu mạnh hơn. Sơ đồ khối trong Hình 9–48 cho thấy một ăng-ten
hoạt động, theo sau là bộ đệm đầu ra trở kháng thấp để điều khiển cáp đồng trục hoặc đầu
vào máy thu. Trọng tâm trong ứng dụng này là ăng-ten hoạt động. Bộ đệm trở kháng đầu ra
thấp có thể là bộ theo dõi bộ phát BJT hoặc máy biến áp phù hợp với trở kháng.
HÌNH 9–48
Một ăng-ten hoạt động điều khiển Ăng-ten roi
máy thu hoặc bộ dỗ qua bộ đệm.
Trở kháng Đến đầu thu hoặc

Bộ khuếch
đầu ra thấp cáp đồng trục
đại Cascode
đệm
Anten hoạt động
Mạch khuếch đại Hình 9–
49 là một bộ khuếch đại băng thông rộng sử dụng hai JFET theo cách sắp xếp cascode thường
được sử dụng trong các ứng dụng RF (tần số vô tuyến). Ưu điểm của việc sử dụng JFET là
trở kháng đầu vào cao của nó không tải ăng-ten và làm giảm điện áp tín hiệu, dẫn đến khả
năng thu tín hiệu kém. Nó cũng là một thiết bị có độ ồn thấp và có thể được đặt gần ăng-
ten trước khi hệ thống thu thêm tiếng ồn. Nói chung, ăng-ten tạo ra điện áp tín hiệu
trong phạm vi microvolt và bất kỳ sự mất tín hiệu nào do tải hoặc nhiễu đều có thể làm suy
giảm tín hiệu đáng kể. Ăng-ten hoạt động cũng cung cấp mức tăng điện áp lớn dẫn đến tín
hiệu mạnh hơn đến máy thu với tỷ lệ tín hiệu trên tạp âm được cải thiện. Ăng-ten hoạt động
được cấp nguồn bằng pin 9 V riêng biệt, pin này cũng giúp cách ly khỏi sự thu nhiễu trong
đường tín hiệu và được đặt trong một hộp kim loại kèm theo để cách ly thêm.
HÌNH 9–49
VDD
Bộ khuếch đại Cascode cho anten hoạt động. +9V
R1 L 1,0 mH C3
10 triệu
đầu ra
C2
10 nF
Q1
10 nF
R2
10 triệu
C1
Đầu vào
Q2
ăng-ten
10 nF
R3
10M R4 100
C4 100 nF
Ăng-ten hoạt động này có mức tăng điện áp khoảng 2000 ở tần số 88 MHz và mức tăng
khoảng 10.000 ở tần số 1 GHz, điều này có thể áp dụng cho băng tần phát sóng FM, một số băng
tần của kênh truyền hình, một số băng tần vô tuyến nghiệp dư (HAM), băng tần điện thoại di
động và nhiều băng tần khác. Ngoài băng tần FM, mức tăng cũng có thể phù hợp với các băng tần
radio và TV khác, tùy thuộc vào yêu cầu của máy thu. Cuộn dây có thể được thay đổi để tối
ưu hóa mức tăng trong một dải xác định hoặc để điều chỉnh dải xuống.
1. Nghiên cứu Internet để xác định dải tần cho các kênh truyền hình 7–13.
2. Nghiên cứu trên Internet để tìm các dải tần được phân bổ cho điện thoại di động.
3. Mục đích của C2 trong Hình 9–49 là gì?
Các bóng bán dẫn được sử dụng trong ăng-ten hoạt động là JFET kênh n 2N5484. Một phần
bảng dữ liệu được hiển thị trong Hình 9–50.
4. Sử dụng biểu dữ liệu, xác định RIN(gate) của JFET (Q2 ).

5. Điện trở đầu vào nào được biểu thị cho ăng-ten trong Hình 9–49?
6. Từ bảng dữ liệu, độ dẫn truyền thuận tối thiểu là bao nhiêu?
Mô phỏng
Mạch ăng-ten hoạt động được mô phỏng trong Multisim với đầu vào ăng-ten được biểu thị bằng
Một
nguồn đỉnh 10 mV. Tín hiệu đầu ra được hiển thị cho đầu vào 88 MHz và 1 GHz trong Hình 9–51
trên trang 489.
7. Tầm quan trọng của tần số 88 MHz là gì?

8. Xác định điện áp đầu ra rms trong Hình 9–51(b) và (c), rồi tính mức tăng
cho cả hai tần số.
Mô phỏng mạch ăng-ten hoạt động bằng phần mềm Multisim của bạn. Đo điện áp đầu ra ở 10 MHz,
100 MHz và 500 MHz.
Tạo nguyên mẫu và thử nghiệm
Bây giờ mạch đã được mô phỏng, mạch nguyên mẫu được xây dựng và thử nghiệm.
Sau khi mạch được kiểm tra thành công, nó đã sẵn sàng để hoàn thiện. Bởi vì bạn đang làm việc
ở tần số cao, nơi điện dung rò rỉ có thể gây ra tình trạng cộng hưởng không mong muốn nên việc
bố trí mạch là rất quan trọng.
2N5484 MMBF5484
2N5485 MMBF5485
2N5486 MMBF5486
S
G ĐẾN-92
S D
D SOT-23
Dấu: 6B / 6M / 6H
LƯU Ý: Nguồn & Xả
có thể hoán đổi cho nhau
Bộ khuếch đại RF kênh N

Thiết bị này được thiết kế chủ yếu để chuyển mạch điện tử
các ứng dụng như chuyển mạch analog có điện trở thấp.
Có nguồn gốc từ Quy trình 50.
Xếp hạng tối đa tuyệt đối* TA = 25°C trừ khi có ghi chú khác
Biểu tượng Tham số Giá trị Các đơn vị
VDG Điện áp cổng xả 25 V.
VGS Điện áp nguồn cổng - 25 V.
IGF Cổng chuyển tiếp hiện tại 10 ma
TJ , Tstg Phạm vi nhiệt độ mối nối vận hành và lưu trữ -55 đến +150 °C
*Các xếp hạng này là các giá trị giới hạn mà trên đó khả năng sử dụng của bất kỳ thiết bị bán dẫn nào có thể bị suy giảm.
LƯU Ý:
1) Các xếp hạng này dựa trên nhiệt độ tiếp giáp tối đa là 150 độ C.
2) Đây là những giới hạn trạng thái ổn định. Nhà máy nên được tư vấn về các ứng dụng liên quan đến hoạt động theo chu kỳ xung hoặc chu kỳ hoạt động thấp.
Đặc tính nhiệt TA = 25°C trừ khi có ghi chú khác
Biểu tượng đặc trưng Tối đa Các đơn vị
2N5484-5486 *MMBF5484-5486
PD Tổng thiết bị tản nhiệt 350 225 mW

Giảm nhiệt độ trên 25°C 2,8 1.8 mW/°C
RθJC Khả năng chịu nhiệt, mối nối với vỏ 125 °C/W
RθJA Khả năng chịu nhiệt, mối nối với môi trường xung quanh 357 556 °C/W
*Thiết bị được gắn trên FR-4 PCB 1.6" X 1.6" X 0.06."
HÌNH 9–50
Bảng dữ liệu một phần cho JFET kênh n 2N5484 RF. Bản quyền tập đoàn bán dẫn Fairchild.
Được sử dụng bởi sự cho phép. (tiếp tục trên trang tiếp theo)
Bộ khuếch đại RF kênh N

(tiếp theo)
Đặc điểm điện từ TA = 25°C trừ khi có ghi chú khác
Biểu tượng Tham số Điều kiện kiểm tra Đơn vị tối thiểu loại tối đa
ĐẶC ĐIỂM TẮT
V(BR)GSS Điện áp đánh thủng cổng-nguồn IG = - 1,0 µ?A, VDS = - 25 V.
IGSS Cổng đảo ngược hiện tại 0 VGS = - 20 V, VDS = 0 - 1.0 nA

VGS= - 20 V, VDS= 0, TA= 100°C - 0,2 µA
VGS(tắt) Điện áp cắt nguồn cổng VDS = 15 V, ID = 10 nA 5484 - 0,3 - 3.0 V.
5485 - 0,5 - 4.0 V.
5486 - 2.0 - 6.0 V.
VỀ ĐẶC ĐIỂM
IDSS Dòng xả điện áp cổng 0* VDS = 15 V, VGS = 0 5484 1.0 5.0 ma

5485 4.0 10 ma
5486 8,0 20 ma
ĐẶC ĐIỂM TÍN HIỆU NHỎ
bạn gái
Độ dẫn chuyển tiếp VDS = 15 V, VGS = 0, f = 1,0 kHz
5484 3000 6000 µmhos
5485 3500 7000 µmhos
5486 4000 8000
µmhos
Lại (vâng) Độ dẫn đầu vào VDS = 15 V, VGS = 0, f = 100 MHz
5484 100 µmhos
VDS = 15 V, VGS = 0, f = 400 MHz
5485 / 5486 1000 µmhos
đi Độ dẫn đầu ra VDS = 15 V, VGS = 0, f = 1,0 kHz
5484 50 µmhos
5485 60 µmhos
5486 75
µmhos
Re(yos) Độ dẫn đầu ra VDS = 15 V, VGS = 0, f = 100 MHz
5484 75 µmhos
VDS = 15 V, VGS = 0, f = 400 MHz
5485 / 5486 100 µmhos
Lại (yfs)
Chuyển tiếp độ dẫn VDS = 15 V, VGS = 0, f = 100 MHz
5484 2500 µmhos
VDS = 15 V, VGS = 0, f = 400 MHz
5485 3000 µmhos
5486 3500
µmhos
Ciss Điện dung đầu vào VDS = 15 V, VGS = 0, f = 1,0 MHz 5.0 pF
chéo Điện dung chuyển ngược VDS = 15 V, VGS = 0, f = 1,0 MHz 1.0 pF
coss Điện dung đầu ra VDS = 15 V, VGS = 0, f = 1,0 MHz 2.0 pF

NF Hình tiếng ồn VDS= 15 V, RG = 1,0 kΩ,
f = 100 MHz 5484 3.0 dB
VDS= 15 V, RG = 1,0 kΩ,

f = 400 MHz 5484 4.0 dB
VDS= 15 V RG, = 1,0 kΩ,

f = 100 MHz 5485/5486 2.0 dB
VDS= 15 V, RG = 1,0 kΩ,

4.0 dB
f = 400 MHz 5485/5486
*Kiểm tra xung: Độ rộng xung ≤ 300 ms, Chu kỳ hoạt động ≤?2%
HÌNH 9–50
(tiếp theo)
(b) Tín hiệu đầu vào và đầu ra ở tần số 88 MHz
(a) Mạch khuếch đại Cascode
(c) Tín hiệu đầu vào và đầu ra ở tần số 1 GHz
HÌNH 9–51
Kết quả mô phỏng mạch anten tích cực. Đầu vào có màu xanh và đầu ra có màu đỏ.
Thí nghiệm trong phòng thí nghiệm
Để xây dựng và kiểm tra một mạch tương tự, hãy chuyển đến Thí nghiệm 9 trong sổ tay thí nghiệm của bạn (Phòng thí nghiệm
Bài tập về thiết bị điện tử của David Buchla và Steven Wetterling).
Bảng mạch
Cần tuân thủ một số cân nhắc nhất định khi bố trí bảng mạch in cho RF
Chu trình. Tất cả EMI (nhiễu điện từ), độ tự cảm của đường dây và điện dung đi lạc
trở nên quan trọng ở tần số cao. Một số tính năng cơ bản cần được tích hợp
trên một bảng mạch RF là
• Giữ dấu vết càng ngắn và rộng càng tốt.

• Không chạy các đường tín hiệu song song ở gần nhau. •
Tách điện áp nguồn bằng điện dung. •
Cung cấp mặt đất rộng để che chắn và giảm thiểu tiếng ồn.
HÌNH 9–52
Bảng mạch ăng-ten hoạt động.
10 nF
1 mH
DSG
10 nF 10 nF
DSG
100 nF
(a) Mặt thành phần. Các miếng đệm đã kết thúc là các đường dẫn tới mặt phẳng mặt sau.
(b) Mặt sau của bảng hiển thị mặt phẳng nền với các đường dẫn được chỉ định.
Bảng mạch cho ăng-ten hoạt động được hiển thị trong Hình 9–52. Một mặt phẳng lớn ở phía sau. Các thành phần
được kết nối với mặt đất bằng các kết nối xuyên qua như được chỉ ra.
9. Kiểm tra độ chính xác của bảng mạch in bằng cách so sánh với sơ đồ
trong Hình 9–49.
10. Nêu mục đích của tụ điện lớn màu xanh lam không được thể hiện trên sơ đồ.
11. Dán nhãn cho từng chân đầu vào và đầu ra theo chức năng.
Bộ ăng-ten hoạt động hoàn chỉnh Thông
thường, mạch ăng-ten hoạt động phải được đặt trong hộp kim loại để che chắn thích hợp,
tương tự như trong Hình 9–53. Cấu hình cụ thể được hiển thị bao gồm một máy biến
áp phù hợp với trở kháng được kết nối với một loại đầu nối (BNC) được sử dụng với cáp đồng
trục để minh họa. Các cấu hình giao diện khác, chẳng hạn như đầu ra bộ phát theo sau có
thể được sử dụng để giao tiếp. Ăng-ten cụ thể được hiển thị là ăng-ten roi dạng ống lồng.
TỔNG HỢP CÁC BỘ KHUẾCH ĐẠI FET • 491
HÌNH 9–53
Cấu hình của anten hoạt động

trong vỏ kim loại (đã tháo nắp)
với một pin 9 V và một máy biến
áp phối hợp trở kháng. 10 nF
1 mH
DSG
10 nF 10 nF
DSG
100 nF
TỔNG HỢP CÁC BỘ KHUẾCH ĐẠI FET
N kênh được hiển thị. VDD âm đối với kênh p.
BỘ KHUẾCH ĐẠI NGUỒN CHUNG
JFET Tự thiên vị D-MOSFET Không thiên vị E-MOSFET Độ lệch phân áp
+VDD +VDD +VDD
RD RD RD
Vout Vout R1
C1 Vout
C3 C1 C1
V. C2 C2
TRONG
VG = 0
Vin Vin
R G R2
R G
RS C2
■ ID =IDSS ■
■ IDRS ID = K(VGS - VGS(th))2
ID = IDSS a1 - VGS(tắt )b2 =
■ Giá trị bình quân ■ Đường =
trung bình
■ Đường =
trung bình
■ Rin = RG 7 và IGSS
VGS
b ■ Rin = R1 7 R2 7 aIGSS
VGS
b
VGS
b
BỘ KHUẾCH ĐẠI THOÁT NƯỚC CHUNG BỘ KHUẾCH ĐẠI CỔNG CHUNG
JFET Tự thiên vị JFET Tự thiên vị
+VDD +VDD
RD
Vout
C1
C2
Vin
C1
Vout Vin
R G
RSC2
RS
IDRS 2 IDRS 2
■ ■
ID = IDSSa1 - b ID = IDSSa1 - b
VGS(tắt) VGS(tắt)
gmRs
■ Av = ■ Giá trị bình quân
1 + gmR
b 7 RS
■ Rin = a 1 gm
b
VGS
BỘ KHUẾCH ĐẠI CASCODE
VDD
Bộ khuếch đại cổng chung
L
R1
C2 Vout
C3
Q1
R2
Vin Q2
C1
R3
R4 C4
■ Giá trị trung bình (CG)XL

TỔNG HỢP CÁC MẠCH CHUYỂN ĐỔI FET • 493
TỔNG HỢP CÁC MẠCH CHUYỂN ĐỔI FET
CÔNG TẮC ANALOG BỘ ĐA PHƯƠNG TIỆN ANALOG
Tương tự Tương tự Tương tự
đầu vào đầu ra đầu vào A
Điện tử
Ghép kênh
điều khiển
Điện tử tương tự
điều khiển
đầu ra
Tương tự
đầu vào B
TỤ CHUYỂN ĐỔI Biến tần CMOS
Tần số đầu vào VDD
Q1
VA VB
C
Vin Vout
Q2
CỔNG NAND CMOS CỔNG CỔNG CMOS
VDD VDD
VA VA
Q4 Q1 Q3
Vout
VB
Q2 Q1
Vout
Q3 Q4 Q2
VB
BẢN TÓM TẮT
Phần 9–1 • Độ dẫn điện, gm, của FET liên hệ giữa dòng điện đầu ra, Id , với điện áp đầu vào, Vss. • Độ lợi điện áp của
bộ khuếch đại nguồn chung được xác định phần lớn bởi độ dẫn điện,
gm và khả năng chống thoát nước,
Rd . • Điện trở thoát nguồn bên trong, r¿ds, của FET ảnh hưởng (làm giảm) độ lợi nếu nó không đủ lớn
hơn Rd để có thể bỏ qua.
• Điện trở không thể vượt qua giữa nguồn và mặt đất (RS) làm giảm mức tăng điện áp của FET
bộ khuếch đại.
• Điện trở tải nối với cực tiêu của bộ khuếch đại nguồn chung làm giảm mức tăng điện áp. • Có sự đảo ngược pha 180° giữa
điện áp cổng và điện áp cống. • Điện trở đầu vào tại cổng của FET cực kỳ cao.
Mục 9–2 • Độ lợi điện áp của bộ khuếch đại thoát chung (bộ theo nguồn) luôn nhỏ hơn 1 một chút.
• Không có sự đảo pha giữa cổng và nguồn trong bộ theo dõi nguồn.
Mục 9–3 • Điện trở đầu vào của bộ khuếch đại cổng chung là nghịch đảo của gm. • Bộ khuếch đại
cascode kết hợp bộ khuếch đại CS và bộ khuếch đại CG.
Phần 9–4 • Bộ khuếch đại lớp D là bộ khuếch đại phi tuyến vì các bóng bán dẫn hoạt động như các công tắc. • Bộ khuếch
đại loại D sử dụng điều chế độ rộng xung (PWM) để thể hiện tín hiệu đầu vào. • Bộ lọc thông thấp
chuyển đổi tín hiệu điều chế trở lại tín hiệu đầu vào ban đầu. • Hiệu suất của bộ
khuếch đại lớp D đạt tới 100%.
Phần 9–5 • Công tắc analog truyền hoặc chặn tín hiệu analog khi được bật hoặc tắt bằng đầu vào điều khiển kỹ thuật số. •
Mạch lấy mẫu là một công tắc tương tự được bật trong khoảng thời gian ngắn để cho phép đủ số lượng giá
trị tín hiệu đầu vào riêng biệt xuất hiện trên đầu ra để tín hiệu đầu vào có thể được biểu diễn chính
xác bằng các giá trị riêng biệt đó.
• Bộ ghép kênh tương tự bao gồm hai hoặc nhiều công tắc tương tự kết nối các phần được lấy mẫu của tín hiệu đầu
vào tương tự của chúng với một đầu ra duy nhất theo trình tự thời gian.
• Tụ điện chuyển mạch được sử dụng để mô phỏng điện trở trong dãy IC tương tự có thể lập trình.
Phần 9–6 • MOS bổ sung (CMOS) được sử dụng trong các mạch chuyển mạch kỹ thuật số công suất thấp.
• CMOS sử dụng MOSFET kênh n và MOSFET kênh p được kết nối nối tiếp. • Biến tần, cổng NAND
và cổng NOR là những ví dụ về mạch logic kỹ thuật số.
ĐIỀU KHOẢN QUAN TRỌNG Các thuật ngữ chính và các thuật ngữ in đậm khác trong chương này được định nghĩa trong phần chú giải thuật ngữ cuối sách.
Công tắc analog Một thiết bị bật và tắt tín hiệu analog.
Bộ khuếch đại phi tuyến lớp DA trong đó các bóng bán dẫn hoạt động như các công tắc.
MOS bổ sung CMOS.
Cống chung Một cấu hình bộ khuếch đại FET trong đó cống là cực nối đất.
Cổng chung Cấu hình bộ khuếch đại FET trong đó cổng là cực nối đất.
Nguồn chung Cấu hình bộ khuếch đại FET trong đó nguồn là cực nối đất.
Điều chế độ rộng xung Một quá trình trong đó tín hiệu được chuyển đổi thành một chuỗi xung có độ rộng thay
đổi tỷ lệ thuận với biên độ tín hiệu.
Nguồn theo dõi Bộ khuếch đại cống chung.
CÔNG THỨC CHÍNH
9–1 trung bình gmRd Tăng điện áp khi nguồn nối đất hoặc bỏ qua R
2
IDRS
9–2 Dòng JFET tự phân cực
ID IDSSa1 VGS(tắt )b
CÂU HỎI HÀNH ĐỘNG MẠCH • 495
9–3 trung bình gmRd Tăng điện áp
9–4 Điện trở đầu vào, tự phân cực và không phân cực
Rin RG || mộtIGSS
VGS b
9–5 Rin R1 || R2 || RIN(cổng) Điện trở đầu vào, độ lệch phân áp
Bộ khuếch đại thoát nước chung
gmRs
9–6 Av Tăng điện áp
1 gmRs
9–7 Rin RG || RIN(cổng) Kháng đầu vào
Bộ khuếch đại cổng chung
9–8 trung bình gmRd Tăng điện áp
1
9–9 Rin(nguồn) Kháng đầu vào
gm
Chuyển mạch tương tự MOSFET
1
9–10 R Sức đề kháng mô phỏng
fC
TRẮC NGHIỆM ĐÚNG/SAI Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
1. Bộ khuếch đại nguồn chung (CS) có điện trở đầu vào rất cao.
2. Dòng xả trong bộ khuếch đại CS có thể được tính bằng công thức bậc hai.
3. Độ lợi điện áp của bộ khuếch đại CS bằng độ dẫn điện nhân với điện trở nguồn.
4. Không có hiện tượng đảo pha trong bộ khuếch đại CS.
5. Bộ khuếch đại CS sử dụng D-MOSFET có thể hoạt động với cả điện áp đầu vào dương và âm.
6. Bộ khuếch đại cống chung (CD) được gọi là bộ theo dõi cống.
7. Điện trở đầu vào của bộ khuếch đại CD rất thấp.
8. Điện trở đầu vào của bộ khuếch đại cổng chung (CG) rất thấp.
9. Bộ khuếch đại cascode sử dụng cả bộ khuếch đại CS và CG.
10. Bộ khuếch đại lớp D luôn hoạt động ở vùng tuyến tính.
11. Bộ khuếch đại lớp D sử dụng điều chế độ rộng xung.
12. Công tắc analog được điều khiển bởi đầu vào kỹ thuật số.
13. Mục đích của mạch chuyển đổi tụ điện là mô phỏng điện trở.
14. CMOS là thiết bị được sử dụng trong các bộ khuếch đại tuyến tính.
15. CMOS sử dụng MOSFET pnp và MOSFET npn được kết nối với nhau.
CIRCUIT-HÀNH ĐỘNG Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
1. Nếu dòng xả tăng lên trong Hình 9–9, VGS sẽ
(a) tăng (b) giảm (c) không thay đổi
2. Nếu JFET trong Hình 9–9 được thay thế bằng JFET có giá trị IDSS thấp hơn, thì mức tăng điện áp
sẽ
3. Nếu JFET trong Hình 9–9 được thay thế bằng JFET có giá trị VGS(tắt ) thấp hơn, thì điện áp
đạt được ý chí
4. Nếu giá trị của RG trong Hình 9–9 tăng lên, VGS sẽ

5. Nếu giá trị của RG trong Hình 9–11 tăng lên, điện trở đầu vào mà tín hiệu nhìn thấy
nguồn sẽ
6. Nếu giá trị của R1 trong Hình 9–17 tăng lên, VGS sẽ
7. Nếu giá trị RL trong Hình 9–17 giảm, độ lợi điện áp sẽ
8. Nếu giá trị RS trong Hình 9–20 tăng lên, mức tăng điện áp sẽ
9. Nếu C4 trong Hình 9–46 mở ra, điện áp tín hiệu đầu ra sẽ
TỰ KIỂM TRA Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
Phần 9–1 1. Trong bộ khuếch đại nguồn chung, điện áp đầu ra là
180° lệch pha với đầu vào (b) cùng pha với đầu vào
(a) (c) lấy tại nguồn (d) lấy ở cống
(e) câu trả lời (a) và (c) (f ) câu trả lời (a) và (d)
2. Trong một bộ khuếch đại nguồn chung (CS) nhất định, Vds 3,2 V rms và VSS 280 mV rms. Các
tăng điện áp là
(a) 1 (b) 11.4 (c) 8,75 (d) 3.2
3. Trong một bộ khuếch đại CS RD = 1,0 kÆ, RS = 560 Æ, VDD = 10 V và gm = 4500 mS. Nếu
nhất định, điện trở nguồn bị bỏ qua hoàn toàn, mức tăng điện áp là
(a) 450 (b) 45 (c) 4,5 (d) 2,52
4. Lý tưởng nhất là mạch tương đương của FET chứa
(a) một nguồn dòng mắc nối tiếp với điện trở
(b) điện trở giữa cực xả và cực nguồn
(c) nguồn hiện tại giữa cổng và thiết bị đầu cuối nguồn
(d) nguồn hiện tại giữa cực xả và cực nguồn
5. Giá trị của nguồn hiện tại ở Câu 4 phụ thuộc vào
(a) độ dẫn điện và điện áp cổng tới nguồn
(b) điện áp nguồn một chiều
(c) sức cản thoát nước bên ngoài
(d) câu trả lời (b) và (c)
6. Một bộ khuếch đại nguồn chung nhất định có mức tăng điện áp là 10. Nếu tụ điện bỏ qua nguồn bị
LOẠI BỎ,
(a) độ lợi điện áp sẽ tăng
(b) độ dẫn điện sẽ tăng lên
(c) mức tăng điện áp sẽ giảm
(d) điểm Q sẽ dịch chuyển
đại CS có điện trở tải là 10 kÆ và RD = 820 Æ. gm 5 mS và 7. Bộ khuếch

Nếu như
Vin 500 mV, điện áp tín hiệu đầu ra là
(a) 1,89 V (b) 2,05 V (c) 25 V (d) 0,5 V
8. Nếu bỏ đi điện trở tải ở Câu 7 thì điện áp ra sẽ
(a) giữ nguyên (b) giảm Phần 9–2 9. Một bộ (c) tăng (d) bằng 0
khuếch đại cống chung (CD) nhất định có RS = 1,0 kÆ có độ dẫn điện là 6000 mS.
Độ lợi điện áp là
(a) 1 (b) 0,86 (c) 0,98 (d) 6

VẤN ĐỀ • 497
10. Bảng dữ liệu cho bóng bán dẫn được sử dụng trong bộ khuếch đại CD chỉ định IGSS 5 nA ở VGS
10 V. Nếu điện trở từ cổng tới đất, RG, thì tổng điện50trở
MÆ,đầu vào xấp xỉ
(Một) 50 triệu 200 MÆ (b) 40 MÆ (c) (d) 20,5 triệu
Phần 9–3 11. Bộ khuếch đại cổng chung (CG) khác với cả cấu hình CS và CD ở chỗ nó
có một
(a) mức tăng điện áp cao hơn (b) mức tăng điện áp thấp hơn nhiều
nhiều (c) điện trở đầu vào cao hơn nhiều (d) điện trở đầu vào thấp hơn nhiều
12. Nếu bạn đang tìm kiếm cả mức tăng điện áp tốt và điện trở đầu vào cao, bạn phải sử dụng
(a) Bộ khuếch đại CS (b) Bộ khuếch đại CD (c) Bộ khuếch đại CG
13. Bộ khuếch đại cascode bao gồm
(a) bộ khuếch đại CD và CS (b) bộ khuếch đại CS và CG
(c) một bộ khuếch đại CG và CD (d) hai bộ khuếch đại CG
Phần 9–4 14. Bộ khuếch đại lớp D tương tự như
(a) lớp C (b) lớp B (c) lớp A (d) không có cái nào trong số này
15. Bộ khuếch đại lớp D sử dụng
(a) điều chế tần số (c) điều (b) điều chế biên độ
chế độ rộng xung Phần 9–5 16. (d) điều chế chu kỳ nhiệm vụ
E-MOSFET thường được sử dụng để chuyển đổi các ứng dụng vì chúng
(a) đặc tính ngưỡng (b) điện trở đầu vào cao
(c) tuyến tính (d) độ lợi cao
17. Mạch lấy mẫu phải lấy mẫu tín hiệu ở mức tối thiểu
(a) một lần trong mỗi chu kỳ (b) tần số tín hiệu
(c) tần số tín hiệu gấp đôi (d) chu kỳ luân phiên
18. Giá trị điện trở được mô phỏng bởi mạch tụ điện chuyển mạch là hàm của
(a) điện áp và điện dung (c) (b) tần số và điện dung
độ lợi và độ dẫn điện (d) tần số và độ dẫn điện
Phần 9–6 19. Mạch CMOS cơ bản sử dụng sự kết hợp của
(a) MOSFET kênh n (b) MOSFET kênh p
(c) BJT pnp và npn (d) MOSFET kênh n và kênh p
20. CMOS thường được sử dụng trong
(a) mạch kỹ thuật số (b) mạch tuyến tính Phần (c) Mạch RF (d) mạch điện
9–7 21. Nếu có lỗ hở bên trong giữa cực máng và nguồn trong bộ khuếch đại CS, thì điện áp cực máng là
tương đương với
(a) 0 V (b) VDD (c) VGS (d) VGD
CÁC VẤN ĐỀ Đáp án cho tất cả các bài toán số lẻ nằm ở cuối cuốn sách.
VẤN ĐỀ CƠ BẢN
Phần 9–1 Bộ khuếch đại nguồn chung
1. FET có gm = 6000 mS. Xác định dòng xả rms cho mỗi rms sau
giá trị của
VSS. (a) 10 mV (b) 150 mV (c) 0,6 V (d) 1 V
2. Độ lợi của bộ khuếch đại JFET nhất định có điện trở nguồn bằng 0 là 20. Xác định mức tiêu hao
điện trở nếu gm là 3500 mS.
3. Một bộ khuếch đại FET nhất định có gm là 4,2 mS, r¿ds = 12 kÆ và RD = 4,7 kÆ. Độ lợi điện áp là
gì? Giả sử điện trở nguồn là 0 Æ.
4. Độ lợi của bộ khuếch đại trong Bài toán 3 là bao nhiêu nếu điện trở nguồn là 1,0 kÆ?
5. Xác định loại FET và sự sắp xếp sai lệch của nó trong Hình 9–54. Lý tưởng nhất, VGS là gì?
6. Tính toán điện áp một chiều từ mỗi cực xuống đất cho các FET trong Hình 9–54.
HÌNH 9–54 +15V –10 V +12V
8 mA RD 3 mA RD 6 mA RD
1,0k 1,5k R1 1,0k
10k
R G R G RS R2
10 triệu 10 triệu 330 4,7k
(Một) (b) (c)
7. Xác định từng đường cong đặc tính trong Hình 9–55 theo loại FET mà nó đại diện.
HÌNH 9–55
NHẬN DẠNG NHẬN DẠNG NHẬN DẠNG
0 0
–VGS +VGS –VGS –VGS
(a) (b) (c)
8. Tham khảo đường cong đặc tính truyền JFET trong Hình 9–16(a) và xác định giá trị đỉnh-đỉnh của Id khi Vss thay
đổi ;1,5 V về giá trị điểm Q của nó.
9. Lặp lại Bài toán 8 cho các đường cong trong Hình 9–16(b) và Hình 9–16(c).
10. Cho ID 2,83 mA trong Hình 9–56, tìm VDS và VGS. Và

VGS(tắt) = -7 V IDSS = 8 mA.
11. Nếu tín hiệu đầu vào 50 mV rms được cấp cho bộ khuếch đại trong Hình 9–56 thì giá trị đỉnh-đỉnh là bao nhiêu?
điện áp đầu ra? gm = 5000 mS.
12. Nếu 1500 Æ tải được ghép nối ac với đầu ra trong Hình 9–56, điện áp đầu ra thu được là bao nhiêu?
(rms) khi áp dụng đầu vào 50 mV rms? gm = 5000 mS.
HÌNH 9–56
VDD
+12V
Mạch file Multisim được xác định
có logo và đang gặp sự cố

RD
thư mục trên trang web đồng hành. 1,5k
Tên tệp tương ứng với số hình Vout
(ví dụ: F09-56). C1

10 µ F
Vin
0,1 µF
RL
10k
R G RS C3C2
10 triệu 1,0k 1µ F
VẤN ĐỀ • 499
13. Xác định mức tăng điện áp của từng bộ khuếch đại nguồn chung trong Hình 9–57.
HÌNH 9–57 VDD VDD

+9V +5V
RD RD
1,2k 2,2k
C3 C2
Vout Vout
C1 0,1 µF C1 1µF
RL
Vin gm = 3,8 mS 22k Vin
gm = 5,5 mS
0,1 µF 0,1 µF
R G RL
R G 10k
4,7 triệu
10 triệu RS C2
560 0,1 µF
(Một) (b)
14. Vẽ mạch tương đương dc và ac cho bộ khuếch đại trong Hình 9–58.
HÌNH 9–58 VDD

+15V
RD
820
C3
Vout
C1
1 µF
Vin
RL
0,1 µF 3,3k
R G RS
C2
220
10 triệu
1 µF
15. Xác định dòng xả trong Hình 9–58 khi IDSS = 15 mA và VGS(off ) = -4 V.
Điểm Q được căn giữa.
16. Độ lợi của bộ khuếch đại trong Hình 9–58 nếu loại bỏ C2 là bao nhiêu?
17. Một 4,7

điện kÆ
trở được mắc song song với RL trong Hình 9–58. Độ lợi điện áp là gì?
18. Đối với bộ khuếch đại nguồn chung trong Hình 9–59, hãy xác định ID, VGS và VDS cho điểm
Q ở giữa. IDSS 9 mA và VGS (tắt) = -3 V.
HÌNH 9–59 VDD

+9V
RD
1,0k C3
Vout
C1
10 µ F
Vin
gm = 3700µ S
0,1 µF RL
10k
R G RS C2
10 triệu 330 100 µ
F
19. Nếu tín hiệu 10 mV rms được cấp vào đầu vào của bộ khuếch đại trong Hình 9–59 thì rms là bao nhiêu?
giá trị của tín hiệu đầu ra?
20. Xác định VGS, ID và VDS cho bộ khuếch đại trong Hình 9–60. ID(bật) 18 mA tại VGS 10 V,
VGS(th) 2,5 V và gm = 3000 mS.
VDD
+20V
RD
1,0k C2
Vout
R1
18k
C1
10 µ F
Vin
10 µ F R2 RL 10k
6,8k
HÌNH 9–60
21. Xác định Rin mà nguồn tín hiệu nhìn thấy trong Hình 9–61. IGSS 25 nA tại VGS = -15 V.
+9V
RD
C2
3,3k
Vout
C1
0,1 µ F
RL
0,1 µ F 18k
Vin R G
10 triệu
HÌNH 9–61
22. Xác định dạng sóng điện áp tiêu hao tổng (dc và ac) và dạng sóng Vout trong Hình 9–62.
gm 4,8 mS và IDSS 15 mA. Quan sát rằng VGS 0.
+24V
RD
1,0k C2
Vout
C1
10 µ F
RL
Vin 0,1 µF 10 triệu
R G
10 mV hiệu dụng
10 triệu
HÌNH 9–62
VẤN ĐỀ • 501
23. Đối với bộ khuếch đại không tải trong Hình 9–63, hãy tìm VGS, ID, VDS và điện áp đầu ra rms Vds.
ID(bật) 8 mA tại VGS 12 V, VGS(th) 4 V và gm 4500 S.
HÌNH 9–63 VDD

+18V
RD
R1 1,5k
47k C2
C1
10 µ F
Vds
10 µ F
R2
Vin
47k
100 mV hiệu dụng
Phần 9–2 Bộ khuếch đại thoát nước chung
24. Đối với bộ theo dõi nguồn trong Hình 9–64, hãy xác định mức tăng điện áp và điện trở đầu vào.
IGSS 50 pA tại VGS = -15 V và gm = 5500 mS.
HÌNH 9–64 +9V
C1
Vin
C2
Vout
0,1 µF
10 µ F
R G RS RL
10 triệu 1,2k 1,0k
25. Nếu JFET trong Hình 9–64 được thay thế bằng một JFET có gm độ lợi và3000 mS,
điện trở đầu vào với mọi điều kiện khác có giống nhau không?
26. Tìm mức tăng của mỗi bộ khuếch đại trong Hình 9–65.
27. Xác định mức tăng điện áp của từng bộ khuếch đại trong Hình 9–65 khi ghép điện dung
tải được thay đổi thành 10 kÆ.
+12V –9 V
C1 C1
Vin gm = 3000 Sµ Vin gm = 4300 Sµ

Vout Vout
0,1 µF C2 0,1 µF C2
µF 10 µ F
R G 10 RS RL R G RS RL
4,7 triệu 4,7k 47k 10 triệu 100 1,0k
(Một) (b)
HÌNH 9–65
Phần 9–3 Bộ khuếch đại cổng chung
28. Bộ khuếch đại cổng chung có gm = 4000 mS và Rd = 1,5 kÆ. Lợi ích của nó là gì?
29. Điện trở đầu vào của bộ khuếch đại trong bài 28 là bao nhiêu?
30. Xác định mức tăng điện áp và điện trở đầu vào của bộ khuếch đại cổng chung trong Hình 9–66.
31. Đối với bộ khuếch đại cascode như trong Hình 9–24, gm = 2800 mS, IGSS = 2 nA tại VGS = 15 V.
Nếu R3 = 15 MÆ và L = 1,5 mH, xác định mức tăng điện áp và trở kháng đầu vào ở f 100
MHz.
HÌNH 9–66 +8V
RD
10k
C1 µ C2
g tôi = 3500 giây
Vin Vout
10 µ F 10 µ F
RS
2,2k
Phần 9–4 Bộ khuếch đại lớp D
;9 V.
32. Bộ khuếch đại loại D có đầu ra. Nếu tín hiệu đầu vào là 5 mV thì mức tăng điện áp là bao nhiêu?
33. Một bộ khuếch đại loại D nhất định tiêu tán công suất bên trong 140 mW trong bộ so sánh và
máy tạo sóng tam giác. Mỗi MOSFET bổ sung có điện áp giảm 0,25 V
tình trạng. Bộ khuếch đại hoạt động từ ;12 V nguồn dc và cung cấp 0,35 A cho tải.
Xác định hiệu quả.
Phần 9–5 Chuyển mạch tương tự MOSFET
34. Một công tắc analog sử dụng MOSFET kênh n có VGS(th) 4 V. Điện áp 8 V là
áp dụng cho cổng. Xác định tín hiệu đầu vào đỉnh-đỉnh tối đa có thể được áp dụng nếu
sự sụt giảm điện áp từ nguồn đến nguồn bị bỏ qua.
35. Một công tắc analog được sử dụng để lấy mẫu tín hiệu có tần số tối đa 15 kHz. Quyết tâm
tần số tối thiểu của các xung áp dụng cho cổng MOSFET.
36. Mạch chuyển đổi tụ điện sử dụng tụ điện 10 pF. Xác định tần số cần thiết để mô phỏng muộn 10 kÆ
điện trở.
37. Đối với tần số 25 kHz, điện trở mô phỏng trong mạch tụ điện chuyển mạch là bao nhiêu nếu
C = 0,001 mF?
Phần 9–6 Chuyển mạch kỹ thuật số MOSFET
38. Điện áp đầu ra của biến tần CMOS hoạt động với VDD là 0 V là bao nhiêu? Khi 5 V, khi đầu vào
đầu vào là 5 V?
39. Đối với mỗi kết hợp đầu vào sau, hãy xác định đầu ra của cổng CMOS NAND
hoạt động với VDD (a) VA 3,3V.
0 V, VB 0 V
(b) VA 3,3V, VB 0V
(c) VA 0 V, VB (d) 3,3 V
VA 3.3 V, VB 40. Lặp 3,3 V
lại bài toán 39 cho cổng CMOS NOR.
41. Liệt kê hai ưu điểm của MOSFET so với BJT trong việc chuyển mạch nguồn.
VẤN ĐỀ • 503
Phần 9–7 Khắc phục sự cố 42. (Các)
triệu chứng nào cho biết từng lỗi sau đây khi cấp điện áp tín hiệu vào đầu vào trong Hình 9–67? (a) Q1
mở từ cống đến nguồn (b) R3 mở (c) C2
ngắn mạch (d) C3 mở (e) Q2 mở từ cống
đến nguồn 43.
Nếu Vin 10 mV
rms trong
Hình 9–67, Vout dùng để làm gì mỗi
lỗi sau đây?
(a) C1 hở (b)
C4 hở (c)
chập mạch từ nguồn Q2 xuống đất (d) Q2 có cổng
mở
HÌNH 9–67 +12V
R3 R6
1,5k 1,5k
C3 C5
Vout
C1
0,1 µF 1 µF
Vin Q1 Q2
µ
gam = 5000 S gm = 5000 Sµ
0,1 µF R7 10k
R1 R2 C2 R4 R5 C4
10 triệu 470 10 µF 10 triệu 470 10 µF
VẤN ĐỀ BẢNG DỮ LIỆU
44. 2N3796 là loại FET nào?
45. Tham khảo biểu dữ liệu trong Hình 9–68, xác định những điều sau:
(a) VGS(tắt) điển hình cho 2N3796 (b) điện
áp tiêu hao nguồn tối đa cho 2N3797 (c) công suất tiêu tán tối đa
cho 2N3797 ở nhiệt độ môi trường xung quanh là 25°C (d) cổng tới nguồn tối đa điện áp cho 2N3797
46. Tham khảo Hình 9–68, xác định mức tiêu tán công suất tối đa cho 2N3796 ở nhiệt độ môi trường là 55°C.
47. Tham khảo Hình 9–68, xác định gm0 tối thiểu cho 2N3796 ở tần số 1 kHz.
48. Dòng thoát khi VGS 49 là bao nhiêu. 3,5 V cho 2N3797?
Thông thường, dòng thoát của 2N3796 không phân cực là bao nhiêu?
50. Mức tăng điện áp tối đa có thể có của bộ khuếch đại nguồn chung 2N3796 với
Rd = 2,2 kÆ?
VẤN ĐỀ NÂNG CAO
51. MOSFET trong bộ khuếch đại nguồn chung một tầng nhất định có phạm vi chuyển tiếp
giá trị độ dẫn điện từ 2,5 mS đến 7,5 mS. Nếu bộ khuếch đại được ghép điện dung với tải thay đổi trong khoảng từ
4 k đến Æ 10 kÆ và điện trở tiêu hao một chiều

là 1,0 kÆ, hãy xác định mức tăng điện áp tối thiểu và tối đa.
52. Thiết kế bộ khuếch đại sử dụng 2N3797 hoạt động với điện áp nguồn 24 V. Điện áp từ nguồn DC điển hình
phải xấp xỉ 12 V và mức tăng điện áp điển hình phải xấp xỉ 9.
53. Sửa đổi bộ khuếch đại mà bạn đã thiết kế ở Bài toán 52 để mức tăng điện áp có thể được đặt ở mức 9 cho
bất kỳ 2N3797 nào được chọn ngẫu nhiên.

2N3796
2N3797
Trường hợp 22-03, Kiểu 2
TO-18 (TO-206AA)
3 Xả
Xếp hạng tối đa
Xếp hạng Biểu tượng Giá trị Đơn vị

Cổng
Điện áp cực tiêu tán VDS V dc
2N3796 25 2
2N3797 20
3
Điện áp cổng-nguồn VGS ±10 V dc 2 1 1 Nguồn
Dòng điện xả NHẬN DẠNG

20 mA dc
Tổng lượng tản nhiệt của thiết bị @ TA = 25˚C PD 200 mW MOSFET

Giảm nhiệt độ trên 25˚C 1,14 mW/˚C
Âm thanh công suất thấp
Nhiệt độ tiếp giáp TJ +175 C
Kênh N - Suy giảm
Phạm vi nhiệt độ kênh lưu trữ Tstg
– 65 đến + 200 C
Đặc tính điện (TA = 25˚C trừ khi có ghi chú khác.)
đặc trưng Biểu tượng tối thiểu
gõ Tối đa Đơn vị
TẮT Đặc điểm
Điện áp đánh thủng nguồn xả (VGS V dc

V(BR)DSX
2N3796 25 30 –
= – 4.0 V, ID = 5.0 A)
–
(VGS = – 7,0 V, ID = 5,0µ A)
µ 2N3797 20 25
Dòng điện ngược cổng IGSS pA dc

– –
(VGS = –10 V, VDS = 0)
– – 1,0 200
(VGS = –10 V, VDS = 0, TA = 150˚C)
Điện áp cắt cổng-nguồn VGS(tắt)
V dc
2N3796 – – 3,0 – 4,0
(ID = 0,5 A, VDS = 10 V) 2N3797 –
(ID = 2,0µA,µ VDS = 10 V) – 5,0 – 7,0
Dòng điện ngược cổng xả – –

TÔI SẼ ĐI 1.0 pA dc
(VDG = 10 V, IS = 0)
TRÊN Đặc Điểm
Dòng xả điện áp không cổng IDSS mA dc

(VDS = 10V, VGS = 0) 2N3796 0,5 1,5 3.0
2N3797 2,0 2,9 6.0
Dòng xả ở trạng thái mA dc

2N3796 ID(bật)
(VDS = 10V, VGS = +3,5V) 7,0 8,3 14
2N3797
9,0 14 18
Đặc điểm tín hiệu nhỏ Tiếp nhận
chuyển tiếp (VDS = 10 V, VGS = 0,

| Yfs |
µ mhos
f = 1,0 kHz) 2N3796 900 1200 1800 hoặc
2N3797 1500 2300 3000 µS
2N3796 900 – –
(VDS = 10 V, VGS = 0, f = 1,0 MHz)
2N3797 1500 – –
Dẫn điện đầu ra | Vâng | – 12 25

µ mhos hoặc
(VDS = 10 V, VGS = 0, f = 1,0 kHz) 2N3796 – 27 60
µS
2N3797
Điện dung đầu Ciss – pF

2N3796 5.0 7,0
vào (VDS = 10 V, VGS = 0, f = 1,0 MHz) 2N3797 – 6.0 8,0
– 0,5 0,8
Điện dung truyền ngược (VDS chéo pF
= 10 V, VGS = 0, f = 1,0 MHz)
HÌNH 9–68
Bảng dữ liệu một phần cho D-MOSFET 2N3796 và 2N3797.

10
TẦN SỐ KHUẾCH ĐẠI
PHẢN ỨNG
10–1 Khái niệm cơ bản Trong Hoạt động ứng dụng, bạn sẽ sửa đổi tiền khuếch đại
10–2 Decibel hệ thống PA từ Chương 6 để tăng đáp ứng tần số thấp
nhằm giảm tác động của nhiễu 60 Hz.
Đáp ứng bộ khuếch đại tần số thấp 10–3
Đáp ứng bộ khuếch đại tần số cao 10–4

THAM QUAN TRANG WEB CỦA CÔNG TY
Tổng đáp ứng tần số của bộ khuếch đại 10–5
Đáp ứng tần số 10–6 của bộ khuếch đại đa tầng Hỗ trợ nghiên cứu và tất cả các tập tin Multisim cho chương này đều
10–7 phép đo đáp ứng tần số có sẵn tại http://www.pearsonhighered.com/electronics
Hoạt động ứng dụng

GIỚI THIỆU
CHƯƠNG MỤC TIÊU Trong các chương trước về bộ khuếch đại, ảnh hưởng của tần số
đầu vào đến hoạt động của bộ khuếch đại do các phần tử điện dung trong
• Giải thích điện dung mạch ảnh hưởng như thế nào đến đáp
mạch đã bị bỏ qua để tập trung vào các khái niệm khác. Các tụ điện
ứng tần số của bộ khuếch đại
nối và tụ điện rẽ nhánh được coi là các tụ điện ngắn mạch lý
• Sử dụng decibel (dB) để biểu thị mức tăng của tưởng và điện dung của bóng bán dẫn bên trong được coi là các
bộ khuếch đại • Phân tích đáp ứng tần số thấp của bộ tụ điện hở lý tưởng. Cách xử lý này có hiệu lực khi tần số nằm ở dải
trung của bộ khuếch đại.

khuếch đại • Phân tích đáp ứng tần số cao của bộ khuếch
Như bạn đã biết, điện dung giảm khi tăng
đại • Phân tích bộ khuếch đại để biết đáp ứng tần số
tần số và ngược lại. Khi tần số đủ thấp, tụ ghép và tụ
tổng • Phân tích đáp ứng tần số của bộ khuếch đại nhiều bypass không còn được coi là chập mạch vì điện kháng của
tầng • Đo tần số phản hồi của bộ khuếch đại chúng đủ lớn để gây ra ảnh hưởng đáng kể. Ngoài ra, khi
tần số đủ cao, điện dung bên trong của bóng bán dẫn không còn
được coi là mở vì điện trở của chúng trở nên đủ nhỏ để có
ảnh hưởng đáng kể đến hoạt động của bộ khuếch đại. Bức
• Đêxiben • Thập kỷ tranh hoàn chỉnh về phản hồi của bộ khuếch đại phải tính đến
• Âm mưu Bode toàn bộ dải tần mà bộ khuếch đại có thể hoạt động.
• Tăng tầm trung •
Tần số tới hạn • Roll- • Băng thông
off
Trong chương này, bạn sẽ nghiên cứu các hiệu ứng tần số
lên độ lợi của bộ khuếch đại và độ lệch pha. Phạm vi áp dụng cho
cả bộ khuếch đại BJT và FET và kết hợp cả hai đều được đưa
vào để minh họa các khái niệm.

506 • ĐÁP ỨNG TẦN SỐ KHUẾCH ĐẠI
10–1 KHÁI NIỆM CƠ BẢN
Trong các bộ khuếch đại, các tụ điện ghép và tụ điện rẽ nhánh dường như bị đoản mạch thành
điện xoay chiều ở tần số dải trung. Ở tần số thấp, điện dung của các tụ điện này
ảnh hưởng đến độ lợi và độ lệch pha của tín hiệu nên chúng phải được tính đến. Các
Đáp ứng tần số của bộ khuếch đại là sự thay đổi độ lợi hoặc độ dịch pha trên một dải tần số tín
hiệu đầu vào được chỉ định.
Giải thích điện dung mạch ảnh hưởng như thế nào đến đáp ứng tần số của bộ khuếch đại
• Xác định đáp ứng tần số
Thảo luận về tác dụng của tụ ghép
• Nhắc lại công thức tính điện dung
Thảo luận về tác dụng của tụ điện
bypass Mô tả tác dụng của điện dung bên trong bóng
bán dẫn • Xác định điện dung bên trong trong BJT và JFE
Giải thích định lý
Miller • Tính điện dung đầu vào và đầu ra của Miller
Tác dụng của tụ điện ghép
Nhớ lại lý thuyết mạch cơ bản rằng Công thức

XC này cho thấy điện kháng của điện dung thay đổi nghịch đảo
= 1>(2pfC).
với tần số. Ở tần số thấp hơn thì điện kháng lớn hơn,
và nó giảm khi tần số tăng. Ở tần số thấp hơn—ví dụ: tần số âm thanh dưới 10 Hz—các bộ khuếch đại ghép
điện dung chẳng hạn như các bộ khuếch đại trong Hình 10–1 có
mức tăng điện áp ít hơn so với tần số cao hơn. Lý do là ở tần số thấp hơn, điện áp tín hiệu bị sụt giảm
nhiều hơn trên C1 và C3 vì điện kháng của chúng cao hơn.
Sự sụt giảm điện áp tín hiệu cao hơn ở tần số thấp hơn làm giảm mức tăng điện áp. Ngoài ra, một giai đoạn
sự dịch chuyển được tạo ra bởi các tụ ghép vì C1 tạo thành mạch dẫn với Rin của
bộ khuếch đại và C3 tạo thành mạch dẫn có RL nối tiếp với RC hoặc RD. Hãy nhớ lại rằng một khách hàng tiềm năng
mạch là mạch RC trong đó điện áp đầu ra trên R dẫn điện áp đầu vào cùng pha.
+VCC +VDD
RC C3 RD C3
R1
C1 C1
RL RL
Vin R2 NỐT RÊ C2 Vin R G RS C2
(a) BJT (b) JFET
HÌNH 10–1
Ví dụ về bộ khuếch đại BJT và FET ghép điện dung.
Tác dụng của tụ điện bypass
Ở tần số thấp hơn, điện kháng của tụ điện rẽ nhánh, C2 trong Hình 10–1, trở thành
đáng kể và bộ phát (hoặc thiết bị đầu cuối nguồn FET) không còn ở mặt đất xoay chiều. điện dung
PTS Ý TƯỞNG CƠ BẢN • 507
điện kháng XC2 mắc song song với RE (hoặc RS) tạo thành trở kháng làm giảm độ lợi. Cái này +VCC
được minh họa trong Hình 10–2.

Ví dụ, khi tần số đủ cao và mức tăng điện áp của XC 0 Æ
RC
bộ khuếch đại CE ở tần
Av số ¿. và mức tăng điện áp là XC W 0 Æ
thấp hơn
= RC>re
Av = RC>(r¿e + Ze ).
Vin
Ảnh hưởng của điện dung Transistor bên trong
Ở tần số cao, tụ ghép và tụ bypass trở thành dòng điện xoay chiều hiệu quả và không
ảnh hưởng đến đáp ứng của bộ khuếch đại. Tuy nhiên, điện dung tiếp giáp bóng bán dẫn bên trong có ảnh hưởng đến Ze RE XC >> 0
phát, giảm mức tăng của bộ khuếch đại và gây ra sự lệch pha khi tần số tín hiệu tăng lên.
Hình 10–3 biểu thị điện dung tiếp giáp pn bên trong cho cả tiếp giáp lưỡng cực
Transistor và JFET. Trong trường hợp của BJT, Cbe là điện dung tiếp giáp cực phát
HÌNH 10 –2
và Cbc là điện dung tiếp giáp cực thu. Trong trường hợp của JFET, Cgs là điện dung giữa cổng
và nguồn và Cgd là điện dung giữa cổng và cống. Điện kháng khác 0 của tụ bypass mắc
song song với RE tạo ra
trở kháng bộ phát, (Ze ), trong đó

Cbc Cgd
làm giảm độ lợi điện áp.
Cbe Cgs
(a) BJT (b) JFET
HÌNH 10 –3
Điện dung của bóng bán dẫn bên trong.
Các bảng dữ liệu thường gọi điện dung BJT Cbc là điện dung đầu ra, thường được ký hiệu là
Cob. Điện dung Cbe thường được chỉ định là điện dung đầu vào Cib.
Bảng dữ liệu cho FET thường chỉ định điện dung đầu vào Ciss và điện dung truyền ngược Crss.
Từ đó, có thể tính được Cgs và Cgd , như bạn sẽ thấy trong Phần 10–4.
Ở tần số thấp hơn, điện dung bên trong có điện trở rất cao vì chúng
giá trị điện dung thấp (thường chỉ vài picofarad) và giá trị tần số thấp. Vì vậy, chúng trông
giống như bị hở và không ảnh hưởng gì đến hiệu suất của bóng bán dẫn. Như tần số
tăng lên, điện kháng bên trong giảm xuống và đến một lúc nào đó chúng bắt đầu có ảnh hưởng
đáng kể đến độ lợi của bóng bán dẫn. Khi điện kháng của Cbe (hoặc Cgs) trở nên nhỏ
đủ, một lượng đáng kể điện áp tín hiệu bị mất do hiệu ứng chia điện áp của
điện trở nguồn tín hiệu và điện kháng của Cbe, như minh họa trong Hình 10–4(a). Khi mà
Vb
CbcVout
Rs
VR Vf b
Vin
Cbe VCbe Rc Vin
= Rc
Vin+
(Một) Tác dụng của Cbe, trong đó Vb bị giảm nhờ bộ chia điện áp (b)
Tác dụng của Cbc, trong đó một phần của Vout (Vfb) quay trở lại
tác dụng của Rs và XCbe . Cbc về cực gốc và làm giảm tín hiệu đầu vào vì nó
lệch pha khoảng 180° với Vin.
HÌNH 10 –4
Mạch tương đương AC của bộ khuếch đại BJT hiển thị ảnh hưởng của điện dung bên trong Cbe và Cbc.
Điện kháng của Cbc (hoặc Cgd) trở nên đủ nhỏ, một lượng đáng kể điện áp tín hiệu đầu ra
được đưa ngược pha với đầu vào (phản hồi âm), do đó làm giảm hiệu quả độ lợi điện áp.
Điều này được minh họa trong Hình 10–4(b).
Định lý Miller
Định lý Miller được sử dụng để đơn giản hóa việc phân tích các bộ khuếch đại đảo ngược
ở tần số cao trong đó điện dung của bóng bán dẫn bên trong rất quan trọng. Điện dung Cbc
trong BJT (Cgd trong FET) giữa đầu vào (đế hoặc cổng) và đầu ra (cực thu hoặc cực máng)
được hiển thị trong Hình 10–5(a) ở dạng tổng quát. Av là mức tăng điện áp tuyệt đối của
bộ khuếch đại đảo ngược ở tần số tầm trung và C đại diện cho Cbc hoặc Cgd.
HÌNH 10–5
Trường hợp tổng quát của điện dung đầu Av
vào và đầu ra Miller. C đại diện cho
Cbc hoặc Cgd.

TRONG
AvC Ngoài
C(Trung bình + 1)
C
( )
Trung bình + 1
Av
(Một) (b)
Định lý Miller phát biểu rằng C thực tế xuất hiện dưới dạng điện dung từ đầu vào tới
đất, như trong Hình 10–5(b), có thể được biểu thị như sau:
Phương trình 10–1 Cin(Miller) C(Av 1)
Công thức này cho thấy Cbc (hoặc Cgd) có tác động đến điện dung đầu vào lớn hơn nhiều so với giá trị
thực của nó. Ví dụ: nếu Cbc 6 pF và mức khuếch đại của bộ khuếch đại là 50 thì Cin(Miller) 306 pF.
Hình 10–6 cho thấy điện dung đầu vào hiệu dụng này xuất hiện như thế nào trong mạch điện xoay chiều
tương đương thực tế mắc song song với Cbe (hoặc Cgs).
Rs Rs
Rc Đường
Vin Cbe Vin Cgs
Cbc(Trung bình + 1) Cbc ( )

Trung bình + 1
Av
Cgd(Av + 1) Cgd ( )
Trung bình + 1
Av
(Một) (b)
HÌNH 10–6
Mạch tương đương ac của bộ khuếch đại hiển thị điện dung bên trong và điện dung Miller hiệu dụng.
Định lý Miller cũng phát biểu rằng C xuất hiện dưới dạng điện dung từ đầu ra tới
mặt đất, như trong Hình 10–5(b), có thể được biểu diễn như sau:

Cout(Miller) CaAv 1 Av
b
Công thức này chỉ ra rằng nếu mức tăng điện áp là 10 hoặc lớn hơn thì Cout(Miller)
xấp xỉ bằng Cbc hoặc Cgd vì (Av 1) Av>xấp xỉ bằng 1. Hình 10–6 cũng cho thấy điện dung
đầu ra hiệu dụng này xuất hiện như thế nào trong mạch tương đương ac cho BJT và
FET. Các phương trình 10–1 và 10–2 được lấy từ “Dẫn xuất của các phương trình đã
chọn” tại www.pearsonhighered.com/floyd.
DECIBEL • 509
PHẦN 10–1 KIỂM TRA

1. Trong bộ khuếch đại xoay chiều, tụ điện nào ảnh hưởng đến mức tăng tần số thấp?
2. Độ lợi tần số cao của bộ khuếch đại bị hạn chế như thế nào?
Câu trả lời có thể được tìm thấy tại www.
3. Khi nào có thể bỏ qua tụ ghép và tụ bypass?

lêsonhighered.com/floyd.
4. Xác định Cin(Miller) nếu Av 50 và Cbc 5 pF.
5. Xác định Cout(Miller) nếu Av 25 và Cbc 3 pF.
10–2 Decibel
Decibel là đơn vị đo mức khuếch đại logarit và thường được sử dụng để thể hiện phản hồi của
bộ khuếch đại.
Sử dụng decibel (dB) để biểu thị mức tăng khuếch đại • Biểu
thị mức tăng công suất và mức tăng điện áp tính bằng dB
Thảo luận về tham chiếu 0 dB •
Xác định mức tăng tầm trung
Xác định và thảo luận về tần số tới hạn Thảo luận
về phép đo công suất tính bằng dBm • Xác định
điện dung bên trong trong BJT và JFET
Giải thích định lý Miller • Tính
điện dung đầu vào và đầu ra của Miller
Việc sử dụng decibel để thể hiện độ lợi đã được giới thiệu ở Chương 6. Đơn vị decibel rất quan trọng
trong các phép đo bộ khuếch đại. Cơ sở của đơn vị decibel bắt nguồn từ phản ứng logarit-mic của tai người
đối với cường độ âm thanh. Decibel là logarit
đo tỷ số của công suất này với công suất khác hoặc điện áp này với điện áp khác. Tăng công suất là
được biểu thị bằng decibel (dB) theo công thức sau:
Ap(dB) 10 log Ap Phương trình 10–3
>
trong đó Ap là mức tăng công suất thực tế, Pout Pin. Độ lợi điện áp được biểu thị bằng decibel theo công
thức sau:
Av (dB) 20 log Av Phương trình 10–4
Nếu Av lớn hơn 1 thì mức tăng dB là dương. Nếu Av nhỏ hơn 1 thì mức tăng dB là âm
và thường được gọi là suy giảm. Bạn có thể sử dụng phím LOG trên máy tính khi làm việc với các công thức
này.
VÍ DỤ 10–1 Biểu thị từng tỷ số sau bằng dB:
Bĩu Bĩu
môi (a) = 250 môi (b) = 100 (c) Ngày 10 tháng 10
Ghim Ghim
Vout
(e) = 0,707
(d) Ngày 0,5
Vin
Giải pháp (a) Ap (dB) = 10 log (250) = 24 dB
(b) Ap (dB) = 10 log (100) = 20 dB

(c) Av(dB) = 20 log (10) = 20 dB
(d) Ap(dB) = 10 log (0,5) = 3 dB (e)
Av(dB) = 20 log (0,707) = 3 dB
Vấn đề liên quan* Biểu thị từng mức tăng sau đây bằng dB: (a) Av 1200, (b) Ap 50, (c) Av 125.000.
Tham chiếu 0 dB
cho bạn biết
Trong các bộ khuếch đại, việc gán một giá trị khuếch đại nhất định làm tham chiếu 0 dB thường rất thuận tiện.
Hệ số 20 trong phương trình 10–4 là do
Điều này không có nghĩa là mức tăng điện áp thực tế là 1 (tức là 0 dB); điều đó có nghĩa là độ
công suất tỉ lệ với bình phương điện
lợi tham chiếu, bất kể giá trị thực tế của nó là bao nhiêu, đều được sử dụng làm tham chiếu để
áp. Về mặt kỹ thuật, phương trình
so sánh các giá trị khuếch đại khác và do đó được gán giá trị 0 dB.
chỉ nên được áp dụng khi các điện áp
Nhiều bộ khuếch đại thể hiện mức tăng tối đa trên một dải tần số nhất định và mức tăng giảm ở các tần số
được đo ở cùng một trở kháng. Đây là
dưới và trên dải tần này. Mức tăng tối đa xảy ra trong dải tần số giữa tần số tới hạn trên và dưới và được
trường hợp của nhiều hệ thống truyền
gọi là mức tăng tầm trung, được gán giá trị 0 dB. Bất kỳ giá trị khuếch đại nào dưới mức trung bình đều có
thông, chẳng hạn như trong hệ
thể được tham chiếu đến 0 dB và được biểu thị dưới dạng giá trị dB âm. Ví dụ: nếu mức tăng điện áp tầm trung
thống truyền hình hoặc lò vi sóng.
của một bộ khuếch đại nhất định là 100 và mức tăng ở tần số nhất định dưới dải trung bình 20 log (50>100) = 20
log (0,5) = là 50, thì mức tăng điện áp giảm này có thể được biểu thị bằng - 6dB.
Điều này cho thấy rằng nó thấp hơn 6 dB so với mức tham chiếu 0 dB. Giảm một nửa điện
áp đầu ra để có điện áp đầu vào ổn định luôn làm giảm mức tăng 6 dB. Tương ứng, việc tăng gấp
đôi điện áp đầu ra luôn làm tăng mức tăng 6 dB. Hình 10–7 minh họa đường cong khuếch đại so với
tần số chuẩn hóa hiển thị một số điểm dB. Thuật ngữ chuẩn hóa có nghĩa là mức tăng điện áp tầm
trung được gán giá trị 1 hoặc 0 dB.
HÌNH 10–7
Av(giữa)
Mức tăng điện áp chuẩn hóa so với đường
0dB f
cong tần số. 0,707Av(giữa)
–3dB
0,5Av (giữa)
–6dB
0,25Av (giữa)
–12dB
0,125Av (giữa)
–18 dB
Av
Bảng 10–1 cho thấy mức tăng điện áp tăng gấp đôi hoặc giảm một nửa sẽ chuyển thành giá trị decibel như thế nào.
Lưu ý trong bảng rằng mỗi khi mức tăng điện áp tăng gấp đôi thì giá trị decibel tăng thêm 6 dB
và mỗi khi mức tăng giảm một nửa thì giá trị dB giảm 6 dB.
Tần suất tới hạn
Tần số tới hạn (còn được gọi là tần số cắt hoặc tần số góc) là tần số tại đó công suất đầu ra
giảm xuống một nửa giá trị tầm trung của nó. Điều này tương ứng với mức giảm 3 dB trong mức tăng
công suất, được biểu thị bằng dB theo công thức sau:
Ap(dB) = 10 log (0,5) = -3 dB

DECIBEL • 511
BẢNG 1 0–1
TĂNG ĐIỆN ÁP (Av ) GIÁ TRỊ DECIBEL*
Giá trị decibel tương ứng với việc tăng

32 20 log (32) = 30 dB
gấp đôi và giảm một nửa mức tăng điện áp.
16 20 log (16) = 24 dB
số 8
20 log (8) = 18 dB
4 20 log (4) = 12 dB
2 20 log (2) = 6 dB
1 20 log (1) = 0 dB
0,707 20 log (0,707) = -3 dB
0,5 20 log (0,5) = -6 dB
0,25 20 log (0,25) = -12 dB
0,125 20 log (0,125) = -18 dB
0,0625 20 log (0,0625) = -24 dB
0,03125 20 log (0,03125) = - 30dB
*Giá trị Decibel tương ứng với tham chiếu bằng 0.
Ngoài ra, ở các tần số tới hạn, mức tăng điện áp là 70,7% giá trị tầm trung của nó và được biểu
thị bằng dB như sau:
Av(dB) 20 log (0,707) 3dB
VÍ DỤ 10–2 Một bộ khuếch đại nhất định có điện áp đầu ra rms tầm trung là 10 V. Điện áp đầu ra
rms cho mỗi lần giảm mức tăng dB sau đây với điện áp đầu vào rms không đổi là bao nhiêu?
(Một) 3 dB(b) 6 dB(c) 12 dB (d) 24 dB
Giải pháp Nhân điện áp đầu ra tầm trung với mức tăng điện áp tương ứng với thông số kỹ thuật
giá trị decibel được đưa ra trong Bảng 10–1.
(a) Ở -3 dB, Vout = 0,707(10 V) = 7,07 V
(b) Ở -6 dB, Vout = 0,5(10 V) = 5 V
(c) Ở -12 dB, Vout = 0,25(10 V) = 2,5 V
(d) Ở -24 dB, Vout = 0,0625(10 V) = 0,625 V
Vấn đề liên quan Xác định điện áp đầu ra ở mức decibel sau cho giá trị tầm trung là 50 V:
(a) 0dB (b) -18dB (c) -30dB
Đo công suất tính bằng dBm

cho bạn biết
dBm là đơn vị đo mức công suất được tham chiếu đến 1 mW. Giá trị dBm dương biểu thị mức công suất trên 1 mW
và giá trị dBm âm biểu thị mức công suất dưới 1 mW. Đơn vị dBmV được sử dụng trong một số
ứng dụng như truyền hình cáp
Vì decibel (dB) chỉ có thể được sử dụng để biểu thị tỷ số công suất chứ không phải công suất trong đó mức tham chiếu là 1 mV,
thực tế nên dBm cung cấp một cách thuận tiện để thể hiện công suất đầu ra thực tế của bộ khuếch tương ứng với 0 dB. Giống như dBm
đại hoặc thiết bị khác. Mỗi mức tăng 3 dBm tương ứng với việc tăng gấp đôi công suất và mức được sử dụng để biểu thị công suất
giảm 3 dBm tương ứng với việc giảm một nửa công suất. thực tế, đơn vị dBmV được sử dụng
Để tuyên bố rằng bộ khuếch đại có mức tăng công suất 3 dB chỉ cho biết rằng công suất đầu ra để biểu thị điện áp thực tế.
gấp đôi công suất đầu vào và không có gì về công suất đầu ra thực tế. Để chỉ ra sản lượng thực tế
BẢNG 10–2
QUYỀN LỰC dBm
Công suất tính theo dBm.
32 mW 15 dBm
16 mW 12 dBm
8 mW 9 dBm
4 mW 6 dBm
2 mW 3 dBm
1 mW 0 dBm
0,5 mW -3 dBm
0,25 mW -6 dBm
0,125 mW -9 dBm
0,0625 mW -12dBm
0,03125 mW -15 dBm
công suất, có thể sử dụng dBm. Ví dụ: 3 dBm tương đương với 2 mW vì 2 mW là
gấp đôi so với tham chiếu 1 mW. 6 dBm tương đương với 4 mW, v.v. Tương tự, -3 dBm là
tương đương 0,5 mW. Bảng 10–2 cho thấy một số giá trị công suất tính theo dBm.
PHẦN 10–2 1. Mức tăng điện áp thực tế tăng bao nhiêu tương ứng với 12 dB?
KIỂM TRA
2. Chuyển đổi mức tăng công suất 25 thành decibel.
3. Công suất nào tương ứng với 0 dBm?
10–3 ĐÁP ỨNG BỘ KHUẾCH ĐẠI TẦN SỐ THẤP
Độ tăng điện áp và độ lệch pha của bộ khuếch đại ghép điện dung bị ảnh hưởng khi
tần số tín hiệu dưới giá trị tới hạn. Ở tần số thấp, phản kháng của
tụ điện ghép trở nên đáng kể, dẫn đến giảm mức tăng điện áp và
sự tăng chuyển pha. Đáp ứng tần số của cả BJT và FET điện dung
bộ khuếch đại ghép nối được thảo luận.
Phân tích đáp ứng tần số thấp của bộ khuếch đại Phân
tích bộ khuếch đại BJT
• Tính mức tăng điện áp tầm trung • Xác định các bộ phận của bộ khuếch đại
ảnh hưởng đến đáp ứng tần số thấp
Xác định và phân tích mạch RC đầu vào của bộ khuếch đại
BJT • Tính toán tần số tới hạn thấp hơn và độ lệch khuếch đại • Phác thảo biểu
đồ Bode • Xác định thập phân và quãng tám • Xác định độ
lệch pha Xác định và phân tích mạch RC đầu ra của bộ khuếch đại BJT
• Tính tần số tới hạn dưới • Xác định độ lệch pha
Xác định và phân tích mạch RC bypass của bộ khuếch đại BJT
• Tính toán tần số tới hạn thấp hơn • Giải thích tác dụng của điện trở đầm
Phân tích bộ khuếch đại
FET Xác định và phân tích mạch RC đầu vào của bộ khuếch đại D-MOSFET
Xác định và phân tích mạch RC đầu ra của bộ khuếch đại D-MOSFET
PHẢN HỒI AM PLIFI TẦN SỐ THẤP • 513
Giải thích đáp ứng tần số thấp tổng cộng của bộ khuếch
đại • Minh họa đáp ứng bằng biểu đồ
Bode Mô phỏng đáp ứng tần số bằng Multisim •
Tính tần số tới hạn dưới • Xác định độ lệch pha
Bộ khuếch đại BJT
Một bộ khuếch đại bộ phát chung ghép điện dung điển hình được hiển thị trong Hình 10–8.
Giả sử rằng các tụ ghép và tụ bypass là những đoạn ngắn lý tưởng ở tín hiệu tầm trung
tần số, bạn có thể xác định mức tăng điện áp tầm trung bằng phương trình 10 –5, trong đó
RC = RC 7 RL.
Rc
Av(giữa) Phương trình 10–5
nốt Rê
Nếu một điện trở đầm (RE1) được sử dụng, nó xuất hiện nối tiếp và phương trình trở thành
nốt Rê
Rc
Av(giữa) =
r¿e + RE1
+VCC HÌNH 10–8
Bộ khuếch đại BJT ghép điện dung.
RC C3
Vout
R1
C1
Vin
RL
R2 NỐT RÊ C2
Bộ khuếch đại BJT trong Hình 10–8 có ba mạch RC thông cao ảnh hưởng đến mức tăng của nó như sau:
tần số giảm xuống dưới mức trung bình. Những điều này được thể hiện trong mạch tương đương xoay chiều tần
số thấp trong Hình 10–9. Không giống như mạch điện xoay chiều tương đương được sử dụng ở các chương trước,
đại diện cho đáp ứng tầm trung của mạch tương đương tần số thấp
(XC 0 Æ),
giữ lại các tụ ghép và tụ bypass vì XC không đủ nhỏ để bỏ qua khi
tần số tín hiệu đủ thấp.
Lộ trình C3 HÌNH 10 –9
Vout
Mạch tương đương xoay chiều tần số
C1 Rin
thấp của bộ khuếch đại trong Hình 10–8
Vin bao gồm ba mạch RC thông cao.
Rin(máy phát)
RC RL
R1 || R2 NỐT RÊ C2
Một mạch RC được hình thành bởi tụ điện ghép đầu vào C1 và điện trở đầu vào của bộ khuếch đại. Mạch RC
thứ hai được hình thành bởi tụ điện ghép đầu ra C3 , điện trở lại nhìn vào bộ thu (Rout) và điện trở tải.
Mạch RC thứ ba ảnh hưởng đến đáp ứng tần số thấp,được hình thành bởi tụ điện bỏ qua bộ phát C2 và điện
trở nhìn vào bộ phát.
Mạch RC đầu vào

Mạch RC đầu vào cho bộ khuếch đại BJT trong Hình 10–8 được tạo thành bởi C1 và điện
trở đầu vào của bộ khuếch đại và được hiển thị trong Hình 10–10. (Điện trở đầu vào đã
được thảo luận ở Chương 6.) Khi tần số tín hiệu giảm, XC1 tăng. Điều này gây ra ít
điện áp hơn trên điện trở đầu vào của bộ khuếch đại ở chân đế vì điện áp rơi trên C1
nhiều hơn và do đó, mức tăng điện áp tổng thể của bộ khuếch đại bị giảm. Điện áp cơ
sở cho mạch RC đầu vào trong Hình 10–10 (bỏ qua điện trở trong của nguồn tín hiệu đầu
vào) có thể được biểu thị là
Rin
2 bVin
Vbase = một 2R 2 TRONG
+ X C1
HÌNH 10–1 0
C1
Đế bóng bán dẫn
Mạch RC đầu vào được hình thành bởi Vin
tụ điện ghép đầu vào và điện trở
đầu vào của bộ khuếch đại.
cơ sở
Rin = R1 || R2 || Rin(cơ sở)
Như đã đề cập trước đó, điểm tới hạn trong phản hồi của bộ khuếch đại xảy ra khi
điện áp đầu ra bằng 70,7% giá trị tầm trung của nó. Tình trạng này xảy ra ở mạch RC
=
đầu vào khi XC1 Rin.
Rin
Vbase = một 2R 2
2 bVin = Rin bVin = Rin 12Rin bVin = a 112 bVin = 0,707Vin
TRONG
+ R
trong 22R 2 TRONG
Về mặt đo lường bằng decibel,
20 log aVbase
Vin b = 20 log (0,707) = -3 dB
Tần số tới hạn thấp hơn Điều kiện trong đó mức tăng giảm 3 dB được gọi một cách hợp lý là điểm -3 dB của đáp
ứng bộ khuếch đại; mức tăng tổng thể nhỏ hơn 3 dB so với ở tần số tầm trung do độ suy giảm (độ tăng nhỏ hơn 1)
của mạch RC đầu vào. Tần số fcl mà tại đó điều kiện này xảy ra được gọi là tần số tới hạn dưới (còn được gọi
là tần số cắt dưới, tần số góc dưới hoặc tần số ngắt dưới) và có thể được tính như sau:
1
XC1 = = Rin
2pfcl(đầu vào)C1
1
Phương trình 10–6 fcl(đầu vào)
2pRinC1
Nếu tính đến điện trở của nguồn đầu vào, phương trình 10–6 sẽ trở thành
1
fcl(đầu
vào) = 2p(Rs + Rin)C1
VÍ DỤ 10–3 Đối với mạch trong Hình 10–11, hãy tính tần số tới hạn thấp hơn do RC đầu vào
mạch. Giả sử r¿ = e9,6 Æ và b = 200. Lưu ý rằng một điện trở đầm, RE1 , Đươ c sư du ng.
HÌNH 10–11
VCC
+15V
RC
3,9k C3
R1
Vout
68k
RS C1
0,33 µ
F
Q
2N3904 RL
600 5,6k
0,1 µF
RE1
33
so R2
với 50 mVpp 22k
RE2 C2
1,5k 100 µ
F
Giải pháp Điện trở đầu vào là
Rin = R1 7 R2 7 (b(r¿e + RE1)) = 68 kÆ 7 22 kÆ 7 (200(9,6 Æ + 33 Æ)) = 5,63 kÆ
Tần số tới hạn thấp hơn là
1 1
= = 282 Hz
fcl(đầu vào) =
2pRinC1 2p(5,63 kÆ)(0,1 mF)
Vấn đề liên quan Giá trị nào của tụ điện đầu vào sẽ di chuyển tần số cắt thấp hơn đến 130 Hz?
Mở file Multisim E10-03 trong thư mục Ví dụ trên trang web đồng hành
và đọc tần số tới hạn trên máy vẽ Bode. Máy vẽ Bode không phải là một thiết bị thực tế
dụng cụ có sẵn nhưng cho phép người dùng xem phản hồi của mạch điện trong
miền tần số (tần số là biến độc lập). Lưu ý rằng C2 và C3
được đưa ra khỏi phép tính bằng cách làm cho giá trị của chúng trở nên rất lớn (1 F!). Trong khi đây là
không thực tế, nó hoạt động tốt để mô phỏng máy tính tách biệt phản hồi đầu vào.
Giảm mức tăng điện áp ở tần số thấp Như bạn đã thấy, mạch RC đầu vào sẽ giảm mức
tăng điện áp tổng thể của bộ khuếch đại xuống 3 dB khi tần số giảm xuống mức
giá trị tới hạn fc . Khi tần số tiếp tục giảm xuống dưới fc , mức tăng điện áp tổng thể cũng
tiếp tục giảm. Tốc độ giảm mức tăng điện áp theo tần số được gọi là roll-off.
Với mỗi lần tần số giảm xuống dưới fc 10 lần thì độ lợi điện áp giảm đi 20 dB.
Hãy xem xét tần số bằng 1/10 tần số tới hạn ( f = 0,1fc ). Từ
= =
XC1 Rin tại fc , sau đó XC1 10Rin tại 0,1fc do mối quan hệ nghịch đảo của XC1 và f.
Do đó, độ suy giảm của mạch RC đầu vào là:
cơ sở Rin Rin Rin
Suy giảm = = = =
2 2
Vin
2R 2 trong + X C1 2R 2 TRONG
+ (10Rin)2 2R 2 + 100R
ở trong
Rin Rin 1 1
= = = = 0,1
2R 2 trong(1 + 100) Rin1101 1101 10
Độ suy giảm dB là
LỊCH SỬ LƯU Ý
Hendrik Wade Bode phát âm là Boh-dee (1905–
1982) sinh năm

Vin b = 20 log (0,1) = -20 dB
20 log aVbase
Madison, Wisconsin. Anh ấy đã nhận được

Đồ thị Bode Sự thay đổi tần số mười lần được gọi là một thập kỷ. Vì vậy, đối với RC đầu vào
bằng cử nhân năm 1924, ở tuổi
mạch, độ suy giảm giảm 20 dB cho mỗi thập kỷ mà tần số giảm
19 tuổi, từ Đại học bang Ohio
dưới tần số tới hạn. Điều này làm cho mức tăng điện áp tổng thể giảm 20 dB mỗi thập kỷ.
và bằng Thạc sĩ của ông năm 1926, cả hai đều
Biểu đồ tăng điện áp dB so với tần số trên giấy biểu đồ bán kết (thang logarit trục
Trong toán học. Anh ấy đã được thuê bởi
ngang và thang trục dọc tuyến tính) được gọi là biểu đồ Bode. Bode tổng quát
Bell Labs và hoàn thành bằng tiến sĩ.
sơ đồ cho mạch RC đầu vào xuất hiện trong Hình 10–12. Đường cong phản ứng lý tưởng được thể hiện trong
về Vật lý năm 1935. Năm 1938 ông
màu xanh da trời. Lưu ý rằng nó phẳng (0 dB) ở tần số tới hạn, tại thời điểm đó mức tăng
đã phát triển sản phẩm nổi tiếng hiện nay của mình
giảm ở mức -20 dB/thập kỷ như được hiển thị. Trên fc là các tần số tầm trung. Thực tế
đồ thị cường độ và pha. Của anh ấy
đường cong phản ứng được hiển thị bằng màu đỏ. Lưu ý rằng nó giảm dần bắt đầu ở tầm trung
làm việc trên hệ thống điều khiển tự động
và giảm xuống -3 dB ở tần số tới hạn. Thông thường, phản ứng lý tưởng được sử dụng để đơn giản hóa
đã giới thiệu các phương pháp đổi mới để
phân tích khuếch đại. Như đã đề cập trước đó, tần số tới hạn mà tại đó đường cong
nghiên cứu tính ổn định của hệ thống
“ngắt” ở mức giảm -20 dB/thập kỷ đôi khi được gọi là tần số ngắt thấp hơn.
0,01fc 0,1fc fc 100fc

0 f
–3
10fcTầm trung
–20
–40
Av (dB)
HÌNH 10–1 2
Âm mưu Bode. (Màu xanh là lý tưởng; màu đỏ là thực tế.)
Đôi khi, hệ số khuếch đại điện áp của bộ khuếch đại được biểu thị bằng dB/octave thay vì
hơn dB/thập kỷ. Một quãng tám tương ứng với việc tăng gấp đôi hoặc giảm một nửa tần số.
Ví dụ, mức tăng tần số từ 100 Hz lên 200 Hz là một quãng tám. Tương tự như vậy, sự giảm
ở tần số từ 100 kHz đến 50 kHz cũng là một quãng tám. Tốc độ -20 dB/thập kỷ là
xấp xỉ tương đương với -6 dB/quãng tám, tốc độ -40 dB/thập kỷ là xấp xỉ
tương đương với -12 dB/quãng tám, v.v.
VÍ DỤ 10–4 Mức tăng điện áp tầm trung của một bộ khuếch đại nhất định là 100. Mạch RC đầu vào có
=
tần số tới hạn thấp hơn 1 kHz. Xác định mức tăng điện áp thực tế ở f 1 kHz,
= =
f 100 Hz và f 10 Hz.
=
Giải Khi f 1 kHz, mức tăng điện áp nhỏ hơn 3 dB so với mức trung bình. Ở mức -3 dB, mức tăng điện áp giảm theo
hệ số 0,707.
Av = (0,707)(100) = 70,7
= =
Khi f 100 Hz 0,1fc , mức tăng điện áp nhỏ hơn 20 dB so với ở fc . Độ lợi điện áp
Tại -20dB
là 1/10 số đó ở tần số tầm trung.
Av = (0,1)(100) = 10
= = =
Khi f 10 Hz 0,01fc , mức tăng điện áp nhỏ hơn 20 dB so với ở f 0,1fc hoặc -40 dB.
Mức tăng điện áp ở -40 dB bằng 1/10 so với mức tăng ở -20 dB hoặc một phần trăm ở tần số tầm trung.
Av = (0,01)(100) = 1
Vấn đề liên quan Độ lợi điện áp tầm trung của bộ khuếch đại là 300. Tần số tới hạn thấp hơn của
mạch RC đầu vào là 400 Hz. Xác định mức tăng điện áp thực tế ở 400 Hz, 40 Hz và 4 Hz.
Sự dịch pha trong mạch RC đầu vào Ngoài việc giảm mức tăng điện áp, mạch RC đầu vào còn gây ra sự
dịch pha ngày càng tăng thông qua bộ khuếch đại khi tần số giảm. Ở tần số tầm trung, độ dịch pha qua
mạch RC đầu vào gần như bằng 0 vì điện kháng XC1 xấp xỉ 0 Æ.
Ở tần số
thấp hơn, giá trị XC1 cao hơn gây ra sự dịch pha và điện áp đầu ra của mạch RC dẫn đầu điện áp đầu vào. Như
bạn đã học trong lý thuyết mạch điện xoay chiều, góc pha trong mạch RC đầu vào được biểu thị bằng

U tan1 aXC1 b Rin
Đối với tần số trung bình, XC1 0 Æ, Vì thế
u = tan-1 a 0 Æ b = tan-1 (0) = 0°

Rin
=
Ở tần số tới hạn, XC1 Rin, do đó
u = tan-1 a Rin
Rin b = tan-1 (1) = 45°
=
Ở mức thấp hơn một thập kỷ so với tần số tới hạn, XC1 10Rin, do đó
u = tan-1 a 10Rin
Rin b = tan-1 (10) = 84,3°
Việc tiếp tục phân tích này sẽ cho thấy rằng độ dịch pha qua mạch RC đầu vào tiến tới 90° khi tần số tiến
tới 0. Đồ thị góc pha theo tần số được thể hiện trong Hình 10–13. Kết quả là điện áp ở chân đế của bóng bán
dẫn dẫn đến điện áp tín hiệu đầu vào ở pha dưới mức trung bình, như trong Hình 10–14.
90°
45°0° f
fc
HÌNH 10 –1 3
Góc pha so với tần số của mạch RC đầu vào.

Vin
Vb
HÌNH 10–1 4
Mạch RC đầu vào làm cho điện áp cơ sở dẫn điện áp đầu vào xuống dưới mức trung bình một lượng
bằng góc pha của mạch, u.
Mạch RC đầu ra
Mạch RC thông cao thứ hai trong bộ khuếch đại BJT trong Hình 10–8 được tạo thành bởi
tụ điện ghép nối C3 , điện trở nhìn vào bộ thu và điện trở tải RL, như
được hiển thị trong Hình 10–15(a). Khi xác định điện trở đầu ra, nhìn vào bộ thu,
bóng bán dẫn được coi như một nguồn dòng lý tưởng (có điện trở trong vô hạn) và
đầu trên của RC có hiệu quả ở mặt đất xoay chiều, như trong Hình 10–15(b). Do đó, mạch
điện bên trái của tụ C3 tạo ra một nguồn điện áp tương đương bằng
điện áp của bộ thu và điện trở nối tiếp bằng RC, như trong Hình 10–15(c). Các
tần số tới hạn thấp hơn của mạch RC đầu ra này là
1
Phương trình 10–8 fcl(đầu ra)
2p(RC RL)C3
+VCC
RC
Lộ trình
C3
Vout
C3 C3
RC
Vout Vout
RL
NỐT RÊ C2 β RC Ib RL Vcollector RL
(Một) (b) (c)
HÌNH 10–1 5
Phát triển mạch RC đầu ra tần số thấp tương đương.
Ảnh hưởng của mạch RC đầu ra đến mức tăng điện áp của bộ khuếch đại tương tự như ảnh hưởng của mạch RC
mạch RC đầu vào. Khi tần số tín hiệu giảm, XC3 tăng. Điều này gây ra ít điện áp hơn
trên điện trở tải vì điện áp rơi trên C3 nhiều hơn . Điện áp tín hiệu là
giảm đi 0,707 khi tần số giảm xuống giá trị tới hạn thấp hơn, fcl , đối với
mạch. Điều này tương ứng với việc giảm 3 dB mức tăng điện áp.
VÍ DỤ 10–5 Đối với mạch từ Ví dụ 10–3 và được hiển thị trong Hình 10–16, hãy tính tần số
tới hạn thấp hơn do mạch RC đầu ra.
HÌNH 10–1 6
VCC
+15V
RC
3.9k C3
R1
Vout
68k
C1
RS
0,33 µ
F
Q
2N3904 RL
600 5,6k
0,1 µF
RE1
33
so R2
với 50 mVpp 22k
RE2 C2
1.5k 100 µ
F
Giải Điện trở của mạch RC đầu ra là
RC + RL = 3,9 kÆ + 5,6 kÆ = 9,5 kÆ
1 1
= = 50,8 Hz
fcl(đầu
ra) = 2p(RC + RL)C3 2p(9,5 kÆ)(0,33 mF)
Vấn đề liên quan Điện trở tải lớn hơn có ảnh hưởng gì đến mức tăng và tần số cắt thấp hơn?
Mở tệp Multisim E10-05 trong thư mục Ví dụ trên trang web đồng hành và đọc tần
số tới hạn trên máy vẽ Bode. Lưu ý rằng C1 và C2 được loại bỏ khỏi phép tính
bằng cách làm cho giá trị của chúng rất lớn như được giải thích trong Ví dụ 10–3.
Sự dịch pha trong mạch RC đầu ra Góc pha trong mạch RC đầu ra là

Bạn tan1 và XC3 RC RL b
u 0° đối với tần số tầm trung và tiến tới 90° khi tần số tiến đến 0 (XC3 tiến đến vô cực). Ở tần số tới hạn
fc , độ lệch pha là 45°.
Mạch RC bỏ qua
Mạch RC thứ ba ảnh hưởng đến mức tăng tần số thấp của bộ khuếch đại BJT trong Hình
10–8 bao gồm tụ điện rẽ nhánh C2 . Như được minh họa trong Hình 10–17(a) đối với
các tần số tầm trung, giả định rằng XC2 0 Æ, rút ngắn bộ phát xuống đất một cách hiệu quả
cho Rc >r¿e , độ lợi sao
của bộ khuếch đại như bạn đã biết. Khi tần số giảm, XC2 tăng và
không còn cung cấp điện trở đủ thấp để đặt bộ phát ở mặt đất xoay chiều một cách hiệu
quả, như trình bày trong phần (b). Vì trở kháng từ bộ phát tới mặt đất tăng nên Av = Rc
lợi giảm. Trong trường hợp này, Re trong công>(r¿e
thức,+ được
Re ), thay
độ thế bằng trở kháng tạo
bởi RE song song với XC2 .
Mạch RC rẽ nhánh được hình thành bởi C2 và điện trở nhìn vào bộ phát, Rin(bộ phát) ,
như trong Hình 10–18(a). Điện trở nhìn vào bộ phát được tính
HÌNH 10–17 +VCC +VCC
Ở tần số thấp, XC2 mắc song

song với RE tạo ra trở kháng RC RC
làm giảm độ lợi điện áp.
Trở kháng từ
XC2 0 NỐT RÊ XC2 máy phát tới
mặt đất
(Một) Đối với tần số tầm trung, C2 (b) Dưới fc , XC2 và RE tạo thành trở
làm ngắn mạch bộ phát xuống kháng giữa bộ phát và mặt đất.
đất một cách hiệu quả.
+VCC +VCC
RC RC
R1 R1
Rs Rs
Rin(máy phát)
Vin R2 NỐT RÊ C2 Vin R2 NỐT RÊ C2
Thevenize từ đây nhìn lại nguồn

(Một) (b)
đầu vào Vin
+VCC +VCC
RC RC
thứ thứ
Vb
nốt Rê
thứ
Rin(bộ phát) = rʹe
+ βac
Đã
Vth(1) NỐT RÊ C2 NỐT RÊ C2

I E
(c) (d)
Rth ʹ thứ
+
rʹe
+ βac Bộ phát (nốt Rê βac )|| NỐT RÊ
Vth(1) NỐT RÊ C2 Vth(2) C2
(e) (f)
HÌNH 10–1 8
Phát triển mạch RC bypass tương đương.

520
như sau. Đầu tiên, định lý Thevenin được áp dụng khi nhìn từ đế của bóng bán dẫn về phía nguồn đầu
vào Vin, như trong Hình 10–18(b). Điều này dẫn đến điện trở tương đương (Rth) và nguồn điện áp
tương đương (Vth(1)) nối tiếp với đế, như trong Hình 10–18(c). Điện trở nhìn vào bộ phát được
xác định khi nguồn đầu vào tương đương bị chập mạch, như trong Hình 10–18(d) và được biểu thị
như sau:
Đã Vb IbRth
Rin(bộ phát) = r¿e + r¿e + = r¿e + bacIb
I E bacIb
thứ
Rin(bộ phát) r œe Phương trình 10–10
Bắc
Nhìn từ tụ điện song song với RE,

C2 như
, r¿e
trong
+ Rth>bac
Hình 10–18(e). Sau khi chỉnh sửa lại, chúng ta thu
được mạch RC tương đương như trong Hình 10–18(f).
Tần số tới hạn thấp hơn cho mạch RC bypass tương đương này là
1
fcl(bỏ qua) Phương trình 10–11
2p[(r œe Rth/Bac) || RE]C2
Nếu sử dụng điện trở đầm, phương trình của Rin(bộ phát) sẽ trở thành
thứ
Rin(bộ phát) = r¿e + RE1 +
bac
VÍ DỤ 10–6 Đối với mạch từ Ví dụ 10–3 và được hiển thị trong Hình 10–19, hãy tính tần số tới hạn thấp
hơn do mạch RC bypass. Giả sử r¿e = 9,6 Æ và b = 200.
HÌNH 10–19
VCC
+15V
RC
3.9k C3
R1
Vout
68k
RS C1
Q 0,33 µ
F
2N3904 RL
600 5,6k
0,1 µF
RE1
33
so R2
với 50 mVpp 22k
RE2 C2
1,5k 100 µ
F
Giải pháp Điện trở trong mạch bypass bộ phát là
68 kÆ 7 22 kÆ 7 600 Æ Rth
Rin(bộ phát) = r¿e + RE1 + = 9,6 Æ + 33 Æ + = 45,5 Æ bac 200
1 1
= = 36,0 Hz
fcl(đường
vòng) = 2p(Rin(bộ phát) 7 RE2)C2 2p(45,5 Æ 7 1,5 kÆ)(100 mF)
Vấn đề liên quan Giải thích tại sao C2 lớn hơn C1 hoặc C3 .
Mở tệp Multisim E10-06 trong thư mục Ví dụ trên trang web đồng hành và đọc tần số tới
hạn trên máy vẽ Bode. Lưu ý rằng C1 và C3 được loại bỏ khỏi phép tính bằng cách làm
cho giá trị của chúng rất lớn như trước (1 F!).
Bộ khuếch đại FET
Bộ khuếch đại D-MOSFET không phân cực có khớp nối điện dung ở đầu vào và đầu ra được hiển thị
trong Hình 10–20. Như bạn đã học ở Chương 9, mức tăng điện áp tầm trung của bộ khuếch đại
không phân cực là
Av(mid) = gmRd
Đây là mức tăng ở tần số đủ cao sao cho điện kháng điện dung xấp xỉ bằng 0.
HÌNH 10–2 0 +VDD
Bộ khuếch đại D-MOSFET không phân cực.

RD C2
Vout
C1
RL
Vin R G
Bộ khuếch đại trong Hình 10–20 chỉ có hai mạch RC thông cao ảnh hưởng đến đáp ứng tần số
thấp của nó. Một mạch RC được hình thành bởi tụ điện ghép đầu vào C1 và điện trở đầu vào. Mạch
còn lại được hình thành bởi tụ điện ghép đầu ra C2 và điện trở đầu ra nhìn vào cống.

Mạch RC đầu vào cho bộ khuếch đại FET trong Hình 10–20 được hiển thị trong Hình 10–21. Như
trong trường hợp bộ khuếch đại BJT, điện kháng của tụ điện ghép đầu vào tăng khi tần số giảm.
Khi XC1 Rin = , mức tăng giảm 3 dB so với giá trị tầm trung của nó.
HÌNH 10–2 1 C1
Cổng
Mạch RC đầu vào.
Vin R G Rin(cổng)
1
fcl(đầu vào)
= 2pRinC1
Điện trở đầu vào là
Rin = RG 7 Rin(cổng)
trong đó Rin(gate) được xác định từ thông tin bảng dữ liệu là
VGS
Rin(cổng) =
IGSS
Do đó, tần số tới hạn thấp hơn là
1
fcl(đầu vào) Phương trình 10–12
2p(RG || Rin(cổng) )C1
Trong công việc thực tế, giá trị của Rin(gate) lớn đến mức có thể bỏ qua, như được minh họa
trong Ví dụ 10–7.
Mức tăng giảm xuống dưới fc ở mức 20 dB/thập kỷ, như được hiển thị trước đó. Góc pha
trong mạch RC đầu vào tần số thấp là

U tan1 aXC1 b Rin
VÍ DỤ 10–7 Tần số tới hạn dưới của mạch RC đầu vào trong bộ khuếch đại FET trong Hình 10–
22 là bao nhiêu?
HÌNH 10 –22
VDD
+10V
RD
4.7k
µ F
C1 0,001
IGSS = 25 nA @ VGS = –10 V

R G
Vin
10 triệu
Lời giải Đầu tiên hãy xác định Rin rồi tính fc .
VGS 10 V
= = 400 MÆ
Rin(cổng) =
IGSS 25 nA
Rin = RG 7 Rin(cổng) = 10 MÆ 7 400 MÆ = 9,8 MÆ

1 1
= = 16,2 Hz
fcl(đầu vào)
= 2pRinC1 2p(9,8 MÆ)(0,001 mF)
Cho tất cả mục đích thiết thực,
Rin RG = 10 MÆ
Và
1 1
= 15,9 Hz
fcl(đầu
vào) = 2pRGC1 2p(10 MÆ)(0,001 mF)
Có rất ít sự khác biệt trong hai kết quả.

Tần số tới hạn của mạch RC đầu vào của bộ khuếch đại FET thường rất thấp do
điện trở đầu vào rất cao và giá trị của RG cao.
Vấn đề liên quan Tần số tới hạn dưới của mạch RC đầu vào thay đổi bao nhiêu nếu FET
trong Hình 10–22 được thay thế bằng IGSS = 10 nA @VGS = -8 V?
Mở tệp Multisim E10-07 trong thư mục Ví dụ trên trang web đồng hành và đo tần số tới hạn thấp
cho mạch đầu vào. So sánh với kết quả tính toán.
Mạch RC đầu ra
Mạch RC thứ hai ảnh hưởng đến đáp ứng tần số thấp của bộ khuếch đại FET trong Hình 10–
20 được hình thành bởi tụ điện ghép C2 và điện trở đầu ra nhìn vào cực máng, như
trong Hình 10–23(a). Điện trở tải RL cũng được bao gồm. Như trong trường hợp của
BJT, FET được coi như một nguồn dòng điện và đầu trên của RD thực chất được nối đất
xoay chiều, như trong Hình 10–23(b). Tương đương Thevenin của mạch bên trái C2
được hiển thị trong Hình 10–23(c). Tần số tới hạn thấp hơn cho mạch RC này là
1
Phương trình 10–14 fcl(đầu ra)
2p(RD RL)C2
+VDD
RD
C2 C2 C2
Rth = RD
C1
RL gmRd RD RL vth RL
R G
(Một) (b) (c)
HÌNH 10–2 3
Phát triển mạch RC đầu ra tần số thấp tương đương.
Tác động của mạch RC đầu ra đến mức tăng điện áp của bộ khuếch đại dưới mức trung
bình cũng tương tự như tác động của mạch RC đầu vào. Mạch có tần số tới hạn cao
nhất sẽ chiếm ưu thế vì đây là mạch đầu tiên làm giảm mức khuếch đại khi tần số giảm
xuống dưới giá trị tầm trung của nó. Góc pha trong mạch RC đầu ra tần số thấp là

Bạn tan1 và RD
XC2RL b
Một lần nữa, ở tần số tới hạn, góc pha là 45° và tiến tới 90° khi tần số tiến đến 0. Tuy nhiên, bắt đầu từ
tần số tới hạn, góc pha giảm dần và trở nên rất nhỏ khi tần số lên cao hơn.
45°
VÍ DỤ 10–8 Xác định các tần số tới hạn thấp hơn cho bộ khuếch đại FET trong Hình 10–24.
Giả sử tải là một bộ khuếch đại giống hệt khác có cùng Rin. Bảng dữ liệu hiển
thị IGSS = 100 nA tại VGS = -12 V.
VDD
+10V
RD
10k C2
Vout
C1
0,001 µF
RL
0,001 µF
R G
Vin
10 triệu
HÌNH 10 –24
Giải pháp Trước tiên, hãy tìm tần số tới hạn thấp hơn cho mạch RC đầu vào.
VGS =
12 V
= 120 MÆ
Rin(cổng) =
IGSS 100 nA
Rin = RG 7 Rin(cổng) = 10 MÆ 7 120 MÆ = 9,2 MÆ

1 1
= = 17,3 Hz
fcl(đầu vào) =
2pRinC1 2p(9,2 MÆ)(0,001 mF)
Mạch RC đầu ra có tần số tới hạn thấp hơn là
1 1
= 17,3 Hz
fcl(đầu ra) =
2p(RD + RL)C2 2p(9,21 MÆ)(0,001 mF)
Vấn đề liên quan Nếu mạch trong Hình 10–24 được vận hành không tải thì tần số thấp sẽ như thế nào?
phản ứng bị ảnh hưởng?
Xác định tổng đáp ứng tần số thấp của bộ khuếch đại.
Tổng đáp ứng tần số thấp của bộ khuếch đại
Bây giờ chúng ta đã kiểm tra riêng các mạch RC thông cao ảnh hưởng đến BJT hoặc FET
tăng điện áp của bộ khuếch đại ở tần số thấp, chúng ta hãy xem hiệu ứng kết hợp của ba RC
mạch trong bộ khuếch đại BJT. Mỗi mạch có tần số tới hạn được xác định bởi R và C
các giá trị. Các tần số tới hạn của ba mạch RC không nhất thiết phải bằng nhau. Nếu một trong
mạch RC có tần số tới hạn (ngắt) cao hơn hai mạch còn lại thì đó là
mạch RC chiếm ưu thế. Mạch chiếm ưu thế xác định tần số mà tổng thể
mức tăng điện áp của bộ khuếch đại bắt đầu giảm ở mức -20 dB/thập kỷ. Các mạch khác mỗi nguyên nhân
tăng thêm -20 dB/thập kỷ xuống dưới tần số tới hạn (ngắt) tương ứng của chúng.
Để có được bức tranh rõ hơn về những gì xảy ra ở tần số thấp, hãy tham khảo biểu đồ Bode trong
Hình 10–25, thể hiện phản ứng lý tưởng xếp chồng lên nhau cho ba mạch RC
(đường màu xanh lá cây) của bộ khuếch đại BJT. Trong ví dụ này, mỗi mạch RC có tần số tới hạn
khác nhau. Mạch RC đầu vào chiếm ưu thế ( fc cao nhất ) trong trường hợp này và mạch RC bypass
có fc thấp nhất . Phản hồi tổng thể lý tưởng được hiển thị dưới dạng đường màu xanh lam.
Đây là những gì xảy ra. Khi tần số giảm xuống từ tầm trung, “ngắt” đầu tiên
điểm” xảy ra ở tần số tới hạn của mạch RC đầu vào, fcl(input) và bắt đầu khuếch đại
giảm ở mức -20 dB/thập kỷ. Tốc độ cuộn không đổi này tiếp tục cho đến khi tần số tới hạn
của mạch RC đầu ra, fcl(output) , đạt được. Tại điểm ngắt này, mạch RC đầu ra
cộng thêm -20 dB/thập kỷ để tạo ra tổng mức giảm là -40 dB/thập kỷ. Hằng số này
HÌNH 10–25 fcl(bỏ qua) fcl(đầu ra) fcl(đầu vào)

0 f
Biểu đồ Bode tổng hợp của đáp ứng bộ khuếch đại
BJT cho ba tần số thấp
Mạch RC với các tần số quan trọng khác

–20 dB/thập kỷ
–20
nhau. Tổng phản hồi được thể hiện bằng
đường cong màu xanh.
–40
–60
–80
–100
Av (dB)
-40 Việc giảm dB/thập kỷ tiếp tục cho đến khi tần số tới hạn của mạch RC bypass,
fcl(bypass) ,đã-20
đạtđiểm,
được.
làmMạch
cho bypass RC giảm
mức tăng vẫn tăng
ở mứcthêm
-60 dB/thập
dB/thập kỷ
kỷ.tại thời điểm nghỉ này
Nếu tất cả các mạch RC có cùng tần số tới hạn thì đường cong đáp ứng có một điểm dừng
điểm tại giá trị đó của fcl và mức tăng điện áp giảm ở mức -60 dB/thập kỷ dưới giá trị đó,
như được thể hiện bằng đường cong lý tưởng (màu xanh) trong Hình 10–26. Trên thực tế, mức tăng điện áp tầm trung
không mở rộng xuống tần số tới hạn chi phối mà thực sự ở mức dB dưới mức-9
-3mỗi mạch RC), như được thể hiện bằng đường cong màu đỏ.
mức tăng điện áp tầm trung tại điểm đó (dB cho
HÌNH 10–26 0,01fcl 0,1fcl fcl 10fcl 100fcl

0 f
Biểu đồ Bode tổng hợp của bộ khuếch đại
phản ứng trong đó tất cả các mạch RC có

–9
cùng một fcl. (Màu xanh là lý tưởng; màu đỏ là
–20
thật sự.)
–40
–60
Av (dB)
VÍ DỤ 10–9
Đối với mạch từ Ví dụ 10–3 và được hiển thị trong Hình 10–27, hãy xác định mức
tăng giữa dải tính bằng decibel và vẽ biểu đồ Bode, hiển thị từng tần số tới hạn
thấp hơn. Giả sử r¿e = 9,6 Æ.
Giải pháp Độ lợi dải trung là
RCRL (3,9 kÆ)(5,6 kÆ)

= = 54,0
Av =
r¿e + RE1 9,6 Æ + 33 Æ
VCC
+15V
RC
3.9k C3
R1
Vout
68k
RS C1
0,33 µ
F
Q
2N3904 RL
600 5,6k
0,1 µF
RE1
33
so R2
với 50 mVpp 22k
RE2 C2
1,5k 100 µ
F
HÌNH 10 –27
Tính bằng decibel,
Av = 20 log (54,0) = 34,3 dB
Tần số tới hạn của mạch đầu vào được tìm thấy trong Ví dụ 10–3 và là 282 Hz.
Tần số tới hạn của mạch đầu ra được tìm thấy trong Ví dụ 10–5 và là 50,8 Hz. Tần số tới
hạn cho mạch bỏ qua bộ phát được tìm thấy trong Ví dụ 10–6 và là 36,0 Hz.
Phản ứng tổng thể được thể hiện trong biểu đồ Bode của Hình 10–28. Tần số tới hạn
thấp hơn của mạch đầu vào có giá trị cao nhất và do đó là tần số tới hạn tổng thể hoặc
tần số tới hạn chiếm ưu thế vì phản hồi đầu tiên bắt đầu giảm ở tần số này.
HÌNH 10–28
Av (dB)
Biểu đồ Bode lý tưởng cho đáp
ứng tần số thấp tổng thể của bộ
khuếch đại trong Hình 10–27. 34,3
0 f (Hz)
36,0 50,8 282
fcl(đầu ra) fcl(bỏ qua) fcl(đầu vào)
Vấn đề liên quan Nếu mức tăng tổng thể của bộ khuếch đại bị giảm khi tăng RE1 thì tần số tới hạn thấp
hơn sẽ bị ảnh hưởng như thế nào?
cho bạn biết Mô phỏng đáp ứng tần số trên máy tính
Như bạn đã thấy trong ví dụ trước, việc tính toán nhiều tần số tới hạn có liên quan đến việc
SPICE là một trong những chương trình
tính toán nhiều tần số tới hạn và mỗi tần số tới hạn sẽ đóng góp vào phản hồi tổng thể. Phản hồi
máy tính đầu tiên có thể mô
lý tưởng trong Ví dụ 10–9 là phép tính gần đúng đầu tiên xuất sắc, nhưng khi cần độ chính xác
phỏng các mạch điện tử. Nguồn gốc của
cao hơn thì mô phỏng trên máy tính sẽ được sử dụng. Máy tính tính đến tất cả các tham số cho
nó có thể bắt nguồn từ một chương
thiết bị cụ thể bao gồm các hiệu ứng như điện dung bên trong thường bị bỏ qua trong tính toán
trình có tên CANCER (Phân tích máy
thủ công và nó có thể tính toán chi tiết các tương tác xảy ra khi có nhiều điểm dừng như trong
tính về mạch phi tuyến, không bao gồm
Ví dụ 10–9 .
bức xạ) tại Đại học California.
Multisim dựa trên các mô hình SPICE có thể hiển thị đáp ứng tần số của các mạch trên máy vẽ
Nó được phát triển như một công
Bode. Như đã đề cập trước đó, máy vẽ Bode không phải là một công cụ thực sự. Nó thực hiện chức
cụ hỗ trợ máy tính để thiết kế các
năng tương tự như một thiết bị gọi là máy phân tích phổ, cũng có thể vẽ biểu đồ đáp ứng tần số
mạch tích hợp vào những năm 1960.
của mạch điện. Ví dụ 10–10 minh họa ứng dụng phân tích máy tính vào mạch điện trong ví dụ trước.
SPICE là từ viết tắt của Chương trình
mô phỏng với sự nhấn mạnh vào mạch
tích hợp. Qua nhiều năm, SPICE đã
được sửa đổi nhiều lần nhưng vẫn
là phần mềm cơ bản cho nhiều mô phỏng ngày nay.
VÍ DỤ 10–10 Sử dụng Multisim để hiển thị đáp ứng tần số thấp tổng thể của mạch trong Ví dụ 10–9.
Giải pháp Hình 10–29 hiển thị mạch trong Multisim với màn hình dao động ký và máy vẽ Bode. Con trỏ
được đặt ở tần số tới hạn trên máy vẽ Bode sao cho
HÌNH 10–2 9
tần số có thể được đọc trực tiếp. Kết quả trong Hình 10–30 cho thấy tần số tới hạn tổng thể là
328 Hz.
HÌNH 10 –30
Vấn đề liên quan Bạn sẽ thực hiện thay đổi nào để giảm tần số tới hạn thấp hơn xuống 100 Hz?
PHẦN 10–3 1. Một bộ khuếch đại BJT nhất định thể hiện ba tần số quan trọng trong đáp ứng tần số thấp: fcl1
KIỂM TRA 130 Hz, fcl2 167 Hz và fcl3 75 Hz. Tần số quan trọng chi phối là gì?
2. Nếu mức tăng điện áp tầm trung của bộ khuếch đại ở Câu hỏi 1 là 50 dB thì mức tăng ở fcl
chiếm ưu thế là bao nhiêu?
3. Một mạch RC nhất định có fcl 235 Hz, trên đó độ suy giảm là 0 dB. Là gì
độ suy giảm dB ở 23,5 Hz?
4. Độ dịch pha do mạch đầu vào đóng góp là bao nhiêu khi XC 0,5Rin
ở một tần số nhất định dưới fcl1 ?
5. Tần số tới hạn khi RD 1,5 k æ là bao nhiêu , RL 5 k æ , và C2 0,0022 FM
trong mạch điện như Hình 10–24?
10–4 ĐÁP ỨNG KHUẾCH ĐẠI TẦN SỐ CAO
Bạn đã thấy tụ điện ghép nối và tụ điện bypass ảnh hưởng như thế nào đến mức tăng điện áp của
bộ khuếch đại ở tần số thấp hơn trong đó điện kháng của tụ điện ghép nối và tụ điện rẽ nhánh là
đáng kể. Ở dải âm trung của bộ khuếch đại, tác dụng của tụ điện là
tối thiểu và có thể bỏ qua. Nếu tần số tăng đủ thì một điểm là
đạt đến nơi điện dung bên trong của bóng bán dẫn bắt đầu có ảnh hưởng đáng kể
về lợi ích. Sự khác biệt cơ bản giữa BJT và FET là thông số kỹ thuật của
điện dung bên trong và điện trở đầu vào.
Phân tích đáp ứng tần số cao của bộ khuếch đại Phân
tích bộ khuếch đại BJT • Áp
dụng định lý Miller
Xác định và phân tích mạch RC đầu vào của bộ khuếch đại
BJT • Tính toán tần số tới hạn trên và độ lệch khuếch đại • Xác định pha
sự thay đổi
Xác định và phân tích mạch RC đầu ra của bộ khuếch đại BJT
• Tính tần số tới hạn trên • Xác định độ lệch pha Phân tích bộ khuếch
đại FET Xác định và phân
tích bộ khuếch đại JFE • Xác định điện
dung bên trong trên biểu dữ liệu • Áp dụng định lý Miller
Xác định và phân tích mạch RC đầu vào của bộ khuếch đại JFET
• Tính tần số tới hạn trên • Xác định độ lệch pha
Xác định và phân tích mạch RC đầu ra của bộ khuếch đại JFET
• Tính tần số tới hạn trên • Xác định độ lệch pha
Thảo luận về đáp ứng tần số cao tổng của bộ khuếch đại •
Sử dụng đồ thị Bode để minh họa đáp ứng tần số cao
Bộ khuếch đại BJT
Mạch tương đương xoay chiều tần số cao cho bộ khuếch đại BJT trong Hình 10–31(a) được hiển thị
trong Hình 10–31(b). Lưu ý rằng các tụ điện ghép nối và tụ điện rẽ nhánh được coi là có hiệu quả
quần short và không xuất hiện trong mạch tương đương. Điện dung bên trong, Cbe và Cbc, chỉ có ý
nghĩa ở tần số cao, xuất hiện trong sơ đồ. Như trước đây
được nhắc đến. Cbe đôi khi được gọi là điện dung đầu vào Cib, và Cbc đôi khi được gọi là điện dung đầu vào
điện dung đầu ra Cob. Cbe được chỉ định trên bảng dữ liệu ở một giá trị VBE nhất định. Thường,
một bảng dữ liệu sẽ liệt kê Cib là Cibo và Cob là Cobo. Chữ o là chữ cái cuối cùng trong chỉ số dưới
biểu thị điện dung được đo khi đế mở. Ví dụ: một bóng bán dẫn 2N2222A có Cbe là 25 pF ở VBE 0,5 V
dc, IC 0 và f 1 MHz. Ngoài ra, Cbc được chỉ định tại
một giá trị nhất định của VBC. 2N2222A có Cbc tối đa là 8 pF ở VBC 10 V dc.
Định lý Miller trong phân tích tần số cao Bằng cách áp dụng định lý Miller vào
bộ khuếch đại đảo ngược trong Hình 10–31(b) và sử dụng mức tăng điện áp tầm trung, bạn có một mạch
PHẢN ỨNG AM PLIFI ER TẦN SỐ CAO • 531
+VCC
RC C3
R1 Vout
Rs C1 Rs Cbc
RL RC || RL
Vin Vin
R2 NỐT RÊ C2 R1 || R2 Cbe
(a) Bộ khuếch đại ghép điện dung (b) Mạch tương đương tần số cao
HÌNH 10 –3 1
Bộ khuếch đại ghép điện dung và mạch tương đương tần số cao của nó.
có thể được phân tích để đáp ứng tần số cao. Nhìn từ nguồn tín hiệu,
điện dung Cbc xuất hiện trong điện dung đầu vào Miller từ chân đế đến mặt đất.
Cin(Miller) = Cbc (Av + 1)
Cbe đơn giản xuất hiện dưới dạng điện dung nối đất xoay chiều, như trong Hình 10–32, song song
với Cin(Miller) . Nhìn vào cực thu, Cbc xuất hiện trong điện dung đầu ra Miller
từ người thu gom đến mặt đất. Như được hiển thị trong Hình 10–32, điện dung đầu ra Miller xuất hiện
song song với Rc .
Av+ 1
Cout(Miller) = Cbca Av
b
Hai điện dung Miller này tạo ra mạch RC đầu vào tần số cao và mạch RC đầu ra tần số cao.
Hai mạch này khác với đầu vào tần số thấp và
mạch đầu ra, hoạt động như bộ lọc thông cao, vì điện dung được nối đất và
do đó hoạt động như các bộ lọc thông thấp. Mạch tương đương trong Hình 10–32 là một mô hình lý tưởng
bởi vì điện dung tản mát do kết nối mạch điện bị bỏ qua.
HÌNH 10 –3 2
Mạch tương đương tần số cao

Rs
sau khi áp dụng định lý Miller.
Cout(Miller) RC = RC || RL
Vin R1 || R2 Cin(Miller) Cbe

Ở tần số cao, mạch đầu vào như trong Hình 10–33(a), trong đó bacr¿e là
Điện trở đầu vào ở đế của bóng bán dẫn vì tụ điện rẽ nhánh có hiệu quả làm ngắn mạch
bộ phát xuống đất. Bằng cách kết hợp song song Cbe và Cin(Miller) và định vị lại, bạn
lấy mạch đơn giản hóa như trong Hình 10–33(b). Tiếp theo, bằng cách biến mạch thành
bên trái của tụ điện, như đã chỉ ra, mạch RC đầu vào được giảm xuống dạng tương đương
được hiển thị trong Hình 10–33(c).
Khi tần số tăng lên, điện kháng trở nên nhỏ hơn. Điều này gây ra sự
điện áp tín hiệu ở chân đế giảm, do đó mức tăng điện áp của bộ khuếch đại giảm. Nguyên nhân
vì điều này là điện dung và điện trở đóng vai trò là bộ chia điện áp và tần số
tăng thì điện áp rơi trên điện trở nhiều hơn và ít hơn trên điện dung. Tại
tần số tới hạn, mức tăng nhỏ hơn 3 dB so với giá trị tầm trung của nó. Mức cao tới hạn trên
Thevenizing
Rs Rs từ thời điểm này
Căn cứ
Căn cứ
Vin R1 || R2 Cbe Cin(Miller) βacr′e Vin R1 || R2 βacr′e Cbe + Cin(Miller)
(Một) (b)
Rth = Rs || R1 || R2 || βacr′e
Căn cứ
vth Cbe + Cin(Miller)
(c)
HÌNH 10–3 3
Phát triển mạch RC đầu vào tần số cao tương đương.
tần số của mạch đầu vào, fcu (đầu vào) , là tần số tại đó điện kháng điện dung bằng tổng
điện trở.
XCtot = Rs 7 R1 7 R2 7 bac¿e
Vì thế,
1
= Rs 7 R1 7 R2 7 bacr¿e
2pfcu (đầu vào)Ctot
Và
1
fcu(đầu vào)
2P(Rs || R1 || R2 || bac r¿e )Ctot
trong đó Rs là điện trở của nguồn tín hiệu và Ctot Cbe Cin(Miller) . Khi tần số vượt
quá fcu(input) , mạch RC đầu vào làm cho mức tăng giảm ở tốc độ -20 dB/thập kỷ giống như với đáp ứng tần
số thấp.
VÍ DỤ 10–11 Suy ra mạch RC đầu vào tần số cao tương đương cho bộ khuếch đại BJT trong
Hình 10–34. Sử dụng thông số này để xác định tần số tới hạn trên do tín hiệu đầu vào
HÌNH 10 –34
VCC
+10V
RC
2.2k C3
Vout
R1 22k
C1
Rs
10 µF
RL
600 10 µF 2,2k
RE C2
Vin
R2 4,7k 470 10 µF
PHẢN HỒI AM PLIFI TẦN SỐ CAO • 533
mạch. Bảng dữ liệu của bóng bán dẫn cung cấp thông tin sau: bac = 125, Cbe 20 pF và
Cbc 2,4 pF.
Giải pháp Đầu tiên, tìm như sau:

nốt Rê
VB = một R1
R2 + R2 bVCC = a 4,7
26,7
kÆ kÆ b10 V = 1,76 V
VE = VB - 0,7 V = 1,06 V
1,06
VE = V = 2,26 mA
IE = RE 470 Æ
25 mV
r¿e = = 11,1 Æ
I E
Tổng trở của mạch đầu vào là
Rin(tot) = Rs 7 R1 7 R2 7 bacr¿e = 600 Æ 7 22 kÆ 7 4,7 kÆ 7 125(11,1 Æ) = 378 Æ
Tiếp theo, để xác định điện dung, bạn phải tính mức tăng tầm trung
của bộ khuếch đại để bạn có thể áp dụng định lý Miller.
RC RC 7 RL 1,1 kÆ
Av(giữa )
= = = = 99
r¿re r¿e 11,1 Æ
Áp dụng định lý Miller.
Cin(Miller) = Cbc(Av(giữa) + 1) = (2,4 pF)(100) = 240 pF
Tổng điện dung đầu vào là Cin(Miller) song song với Cbe.
Cin(tot) = Cin(Miller) + Cbe = 240 pF + 20 pF = 260 pF
Mạch RC đầu vào tần số cao thu được được hiển thị trong Hình 10–35. Tần số tới
hạn trên là
1 1
= = 1,62 MHz
fcu(input) =
2p(Rin(tot) )(Cin(tot) ) 2p(378 Æ)(260 pF)
Rs || R1 || R2 || βacr′e = 378
Căn cứ
vth Cbe + Cin(Miller) = 260 pF
HÌNH 10 –35
Mạch RC đầu vào tương đương tần số cao cho bộ khuếch đại trong Hình 10–34.
Vấn đề liên quan Xác định mạch RC đầu vào cho Hình 10–34 và tìm tần số tới hạn trên của nó nếu sử dụng
bóng bán dẫn có thông số kỹ thuật sau: bac = 75, Cbe 15 pF, Cbc 2 pF.
Đo tần số tới hạn cho đáp ứng tần số cao của bộ khuếch đại và so sánh với kết
quả tính toán.
Sự dịch pha của mạch RC đầu vào Do điện áp đầu ra của mạch RC đầu vào tần số cao đi
qua tụ điện nên đầu ra của mạch trễ hơn đầu vào. Góc pha được biểu thị bằng

U tan1 aRs || R1 || R2XC(tot
||Bắc) r œe b
Ở tần số tới hạn, góc pha là 45° với điện áp tín hiệu ở chân đế của bóng bán dẫn trễ hơn tín hiệu đầu vào.
Khi tần số tăng lên trên fc , góc pha tăng lên trên 45° 90° và tiến tới khi tần số đủ cao.
Mạch RC đầu ra
Mạch RC đầu ra tần số cao được hình thành bởi điện dung đầu ra Miller và điện trở
nhìn vào bộ thu, như trong Hình 10–36(a). Khi xác định điện trở đầu ra, bóng bán
dẫn được coi như một nguồn dòng điện (hở) và một đầu của RC được nối đất hiệu
quả, như trong Hình 10–36(b). Bằng cách sắp xếp lại vị trí của điện dung trong sơ
đồ và điều chỉnh mạch sang bên trái, như trong Hình 10–36(c), bạn sẽ có được mạch
điện tương đương trong Hình 10–36(d). Mạch RC đầu ra tương đương bao gồm một
điện trở bằng sự kết hợp song song của RC và RL nối tiếp với điện dung được xác
định theo công thức Miller sau:
Cout(Miller) = Cbc a AvAv+ 1 b
Nếu mức tăng điện áp ít nhất là 10 thì công thức này có thể gần đúng là
Cout(Miller) Cbc
Tần số tới hạn trên của mạch đầu ra được xác định theo phương trình sau, trong
đó Rc = RC 7 RL.
1
Phương trình 10–18 fcu(đầu ra)
2PRcCout(Miller)
RC
RL βacIb RC Cout(Miller) RL
Cout(Miller)
(Một) (b)
RC = RC || RL
vth Cout(Miller)
βac Ib RC RL Cout (Miller)
(c) (d)
HÌNH 10–3 6
Phát triển mạch RC đầu ra tần số cao tương đương.

PHẢN ỨNG AM PLIFI ER TẦN SỐ CAO • 535
Giống như trong mạch RC đầu vào, mạch RC đầu ra giảm mức tăng 3 dB ở tần số
tới hạn. Khi tần số vượt quá giá trị tới hạn, mức tăng giảm ở tốc độ -20 dB/thập
kỷ. Góc pha do mạch RC đầu ra tạo ra là
bạn tân Phương trình 10–19

1 chiếc Rc
XCout(Miller) b
VÍ DỤ 10–12 Xác định tần số tới hạn trên của bộ khuếch đại trong Ví dụ 10–11 được hiển thị trong
Hình 10–37 do mạch RC đầu ra của nó.
HÌNH 10–3 7
VCC
+10V
RC
R1 2,2k C3
Vout
22k
C1
Rs
10 µF
RL
600 2,2k
10 µ F
R2 NỐT RÊ C2
Vin
4,7k 470 10 µF
Giải pháp Tính điện dung đầu ra Miller.
Cout(Miller) = CbcaAvAv+ 1 b = (2,4 pF)a 99 99

+ 1b 2,4 pF
Điện trở tương đương là
Rc = RC 7 RL = 2,2 kÆ 7 2,2 kÆ = 1,1 kÆ
Mạch RC đầu ra tương đương được hiển thị trong Hình 10–38. Xác định tần số tới
hạn trên như sau (Cout(Miller) Cbc):
1 1
= = = 60,3 MHz
fcu (đầu ra)
2pRcCbc 2p(1,1 kÆ)(2,4 pF)
HÌNH 10 –38
1,1k
2,4 pF
Vấn đề liên quan Nếu một bóng bán dẫn khác có Cbc 5 pF được sử dụng trong bộ khuếch đại thì fcu(đầu ra) là gì?
Bộ khuếch đại FET
Cách tiếp cận phân tích tần số cao của bộ khuếch đại FET tương tự như cách tiếp cận của BJT
bộ khuếch đại. Sự khác biệt cơ bản là thông số kỹ thuật của điện dung FET bên trong và
xác định điện trở đầu vào.
Hình 10–39(a) hiển thị bộ khuếch đại nguồn chung JFET sẽ được sử dụng để minh họa
phân tích tần số cao. Mạch tương đương tần số cao cho bộ khuếch đại được hiển thị trong
Hình 10–39(b). Lưu ý rằng các tụ điện ghép nối và tụ điện rẽ nhánh được coi là có điện trở
không đáng kể và được coi là ngắn mạch. Điện dung bên trong Cgs và Cgd
xuất hiện trong mạch tương đương vì điện kháng của chúng có ý nghĩa ở tần số cao.
VDD
RD
C3
Vout
C1
Cgd
Băng đĩa
RL Cgs Rd = RD || RL
Rs Rs
R G RS C2 R G
Vin Vin
(Một) (b)
HÌNH 10–3 9
Ví dụ về bộ khuếch đại JFET và mạch tương đương tần số cao của nó.
Giá trị của bảng dữ liệu Cgs, Cgd và Cds FET thường không cung cấp giá trị cho Cgs, Cgd
hoặc Cds. Thay vào đó, ba giá trị khác thường được chỉ định vì chúng dễ đo lường hơn.
Đây là Ciss, điện dung đầu vào; Crss, điện dung chuyển ngược; và Coss ,
điện dung đầu ra. Do phương pháp đo của nhà sản xuất nên có những thông số sau
mối quan hệ cho phép bạn xác định các giá trị tụ điện cần thiết để phân tích.
Phương trình 10–20 chữ thập Cgd
Phương trình 10–21 Cgs Ciss chéo
Phương trình 10–22 Băng đĩa coss chéo
Coss không được chỉ định thường xuyên như các giá trị khác trên bảng dữ liệu. Đôi khi nó được chỉ định
dưới dạng Cd (sub) , điện dung thoát nước tới đế. Trong trường hợp không có giá trị, bạn
phải thừa nhận một giá trị hoặc bỏ qua Cds.
VÍ DỤ 10–13 = =
Bảng dữ liệu cho JFE 2N3823 cung cấp cho Ciss 6 pF và Crss 2 pF. Xác định Cgd
và Cgs.
Giải pháp
Cgd = Crss = 2 pF
Cgs = Ciss - Crss = 6 pF - 2 pF = 4 pF
Vấn đề liên quan Mặc dù Coss không được chỉ định trên biểu dữ liệu cho JFET 2N3823, hãy giả sử một giá trị
3 pF và xác định Cds.
Sử dụng Định lý Miller Định lý Miller được áp dụng theo cách tương tự trong phân tích tần số cao
của bộ khuếch đại đảo ngược FET như đã được thực hiện trong các bộ khuếch đại BJT. Nhìn vào từ tín hiệu
nguồn trong Hình 10–39(b), Cgd xuất hiện một cách hiệu quả trong điện dung đầu vào Miller,
được đưa ra trong phương trình 10–1, như sau:
Cin (Miller) = Cgd(Av + 1)
Cgs đơn giản xuất hiện dưới dạng điện dung nối đất xoay chiều song song với Cin(Miller) , như được hiển thị trong
Hình 10 –40. Nhìn vào cống, Cgd xuất hiện một cách hiệu quả trong đầu ra của Miller
điện dung (từ phương trình 10–2) từ cống xuống đất song song với Rd , như thể hiện trong
Hình 10–40.
Av + 1 b
Cout(Miller) = Cgd a Av
Hai điện dung Miller này góp phần tạo ra mạch RC đầu vào tần số cao và mạch RC
đầu ra tần số cao. Cả hai đều là bộ lọc thông thấp, tạo ra độ trễ pha.
Rs Rin(cổng)
Cout(Miller) Băng đĩa Đường
Vin R G Cgs Cin(Miller)
HÌNH 10 –4 0
Mạch tương đương tần số cao sau khi áp dụng định lý Miller.

Mạch đầu vào tần số cao tạo thành một loại bộ lọc thông thấp và được hiển thị trong Hình
10–41(a). Bởi vì cả RG và điện trở đầu vào tại cổng FET đều cực kỳ lớn.
cao thì điện trở điều khiển cho mạch đầu vào là điện trở của nguồn đầu vào như
miễn là Rs 66 Rin. Điều này là do Rs xuất hiện song song với Rin khi áp dụng định
lý Thevenin. Mạch RC đầu vào đơn giản hóa xuất hiện trong Hình 10–41(b). Phần trên
tần số tới hạn cho mạch đầu vào là
1
fcu(đầu vào) Phương trình 10–23
2PRsCtot
Rs Rs
Vin vth Ctot = Cgs + Cin(Miller)

Rin = RG || Rin(cổng) Cgs + Cin(Miller)
(a) Sự hóa (b) Mạch đầu vào tương đương Thevenin, bỏ qua Rin
HÌNH 10 –4 1
Mạch RC đầu vào.

= + .Mạch RC đầu vào tạo ra góc pha bằng

nơi Ctot Cgs Cin(Miller)

Bạn tan1 và RsXCtot b
Tác dụng của mạch RC đầu vào là giảm mức tăng tầm trung của bộ khuếch đại đi 3 dB
ở tần số tới hạn và làm cho độ lợi giảm ở mức 20 dB/thập kỷ trên fc .
VÍ DỤ 10–14 Tìm tần số tới hạn trên của mạch RC đầu vào cho bộ khuếch đại FET trong
Hình 10–42. Ciss = 8 pF, Crss = 3 pF và gm = 6500 mS.
HÌNH 10 –42
VDD
+10V
RD
1,0k C3
Vout
C1
10 µ F
10 µF
50 Rs RL
10 triệu
R G RS C2
Vin 10 triệu 1,0k 10 µF
Giải pháp Xác định Cgd và Cgs.
Cgd = Crss = 3 pF
Cgs = Ciss - Crss = 8 pF - 3 pF = 5 pF
Xác định tần số tới hạn trên cho mạch RC đầu vào như sau:
Av = gm Rd = gm(RD 7 RL) (6500 mS)(1 kÆ) = 6,5
Cin(Miller) = Cgd(Av + 1) = (3 pF)(7,5) = 22,5 pF
Tổng điện dung đầu vào là
Cin(tot) = Cgs + Cin(Miller) = 5 pF + 22,5 pF = 27,5 pF
Tần số tới hạn trên là
1 1
= = 116 MHz
fcu(đầu vào) =
2pRsCin(tot) 2p(50 Æ)(27,5 pF)
Vấn đề liên quan Nếu mức tăng của bộ khuếch đại trong Hình 10–42 tăng lên 10 thì điều gì xảy ra với fc ?
Mạch RC đầu ra
Mạch RC đầu ra tần số cao được hình thành bởi điện dung đầu ra Miller và đầu ra
điện trở nhìn vào cống, như trong Hình 10–43(a). Giống như trường hợp của BJT,
FET được coi như một nguồn hiện tại. Khi bạn áp dụng định lý Thevenin, bạn sẽ nhận được một kết quả tương đương
Mạch RC đầu ra gồm RD mắc song song với RL và có điện dung đầu ra tương đương.
Av+ 1 b
Cout(Miller) = Cgd a Av
HÌNH 10 –4 3
Rd = RD || RL Mạch RC đầu ra.
RD Cout(Miller) RL
Cout(Miller)
(Một) (b)
Mạch đầu ra tương đương này được hiển thị trong Hình 10–43(b). Tần số tới hạn của mạch
trễ RC đầu ra là
1
fcu(đầu ra) Phương trình 10–25
2PRdCout(Miller)
Mạch đầu ra tạo ra sự lệch pha
bạn tân Phương trình 10–26

1 đường
XCout(Miller) b
VÍ DỤ 10–15 Xác định tần số tới hạn trên của mạch RC đầu ra cho bộ khuếch đại FET trong Hình 10–
42. Sự dịch pha được đưa ra bởi mạch này ở tần số tới hạn là bao nhiêu? Mạch RC
nào chiếm ưu thế, nghĩa là mạch RC nào có giá trị tần số tới hạn trên thấp hơn?
Lời giải Vì RL rất lớn so với RD nên có thể bỏ qua và điện trở đầu ra tương đương là
Rd RD = 1,0 kÆ
Điện dung đầu ra tương đương là
Cout(Miller) = Cgda Av
Av+ 1 b = (3 pF)a 7,5
6,5 b = 3,46 pF
Do đó, tần số tới hạn trên là
1 1
= = 46 MHz
fcu(đầu ra)
= 2pRdCout(Miller) 2p(1,0 kÆ)(3,46 pF)
Mặc dù nó đã bị bỏ qua, nhưng bất kỳ điện dung dây đi lạc nào cũng có thể ảnh hưởng
đáng kể đến đáp ứng tần số vì Cout(Miller) rất nhỏ.
Góc pha luôn là 45° tại fc đối với mạch RC và độ trễ đầu ra.
Trong ví dụ 10–14, tần số tới hạn trên của mạch RC đầu vào được tìm thấy là 116 MHz. Do đó, tần số
tới hạn trên của mạch đầu ra chiếm ưu thế vì nó là tần số thấp hơn trong hai tần số này.
Vấn đề liên quan Nếu Av của bộ khuếch đại trong Hình 10–42 được tăng lên 10 thì tần số tới hạn trên của
mạch đầu ra là bao nhiêu?
Tổng đáp ứng tần số cao của bộ khuếch đại
Như bạn đã thấy, hai mạch RC được tạo ra bởi điện dung bóng bán dẫn bên trong ảnh hưởng
đến đáp ứng tần số cao của cả bộ khuếch đại BJT và FET. Như tần số
tăng và đạt đến mức cao nhất trong các giá trị tầm trung của nó, một trong các mạch RC sẽ gây ra
mức tăng của bộ khuếch đại bắt đầu giảm xuống. Tần số xảy ra hiện tượng này là tần số tới hạn trên chiếm
ưu thế; nó là tần số thấp hơn trong hai tần số cao tới hạn trên. MỘT
Biểu đồ Bode tần số cao lý tưởng được thể hiện trong Hình 10–44(a). Nó hiển thị điểm dừng đầu tiên
tại fcu(đầu vào) nơi mức tăng điện áp bắt đầu giảm ở mức -20 dB/thập kỷ. Tại fcu(output) ,mức tăng
bắt đầu giảm ở mức -40 dB/thập kỷ vì mỗi mạch RC đang cung cấp mức giảm -20 dB/thập kỷ. Hình 10–44(b) cho thấy
biểu đồ Bode không lý tưởng trong đó mức tăng điện áp thực tế là

-3 dB/thập kỷ
dưới mức trung bình tại fcu(input) . Khả năng khác là mạch RC đầu ra
chiếm ưu thế hoặc cả hai mạch có cùng tần số tới hạn.
Av (dB) Av (dB)
Av(giữa)
–3dB
–20 dB thập kỷ
–40 dB thập kỷ
f f
fcu(đầu vào) fcu(đầu ra) fcu(đầu vào)
(a) Lý tưởng (b) Không lý tưởng
HÌNH 10–4 4
Đồ thị Bode tần số cao.
PHẦN 10–4 1. Điều gì quyết định đáp ứng tần số cao của bộ khuếch đại?
KIỂM TRA
2. Nếu bộ khuếch đại có mức tăng điện áp tầm trung là 80 thì Cbc của bóng bán dẫn là 4 pF và
Cbe 8 pF, tổng điện dung đầu vào là bao nhiêu?
8,2 MHz. Mạch nào

3. Một bộ khuếch đại nhất định có fcu(input) 3,5 MHz và fcu(đầu ra)
chiếm ưu thế trong đáp ứng tần số cao?
4. Điện dung thường được chỉ định trên biểu dữ liệu FET là gì?
5. Nếu Cgs 4 pF và Cgd 3 pF thì tổng điện dung đầu vào của bộ khuếch đại FET là bao nhiêu
mức tăng điện áp của ai là 25?
TỔNG ĐÁP ỨNG TẦN SỐ KHUẾCH ĐẠI 10–5
Trong các phần trước, bạn đã tìm hiểu cách mỗi mạch RC trong bộ khuếch đại ảnh hưởng đến đáp ứng tần
số. Trong phần này, chúng ta sẽ tập hợp các khái niệm này lại với nhau và xem xét các
tổng đáp ứng của các bộ khuếch đại điển hình và các thông số kỹ thuật liên quan đến hiệu suất của chúng.
Phân tích bộ khuếch đại để biết đáp ứng tần số tổng Thảo luận
về băng thông
• Xác định tần số tới hạn chi phối Giải thích tích băng thông
khuếch đại • Xác định tần số khuếch đại thống nhất

TỔNG ĐÁP LỰC TẦN SỐ KHUẾCH ĐẠI • 541
Hình 10– 45(b) hiển thị đường cong đáp ứng lý tưởng tổng quát (biểu đồ Bode) cho bộ
khuếch đại BJT được hiển thị trong Hình 10–45(a). Như đã thảo luận trước đây, ba điểm ngắt
ở tần số tới hạn thấp hơn ( fcl1 , fcl2 và fcl3 ) được tạo ra bởi ba mạch RC tần số thấp
được hình thành bởi các tụ điện ghép và tụ điện rẽ nhánh. Các điểm ngắt ở tần số tới hạn
trên, fcu1 và fcu2 , được tạo ra bởi hai mạch RC tần số cao được hình thành bởi điện dung
bên trong của bóng bán dẫn.
Av (dB)
VCC
RC C3 Av(giữa)
Vout
R1
C1
RL
Vin R2 NỐT RÊ C2
0 f
fcl1 fcl2 fcl3 fcu1 fcu2
fcl(dom) fcu(dom)
(Một) (b)
HÌNH 10 –4 5
Bộ khuếch đại BJT và đường cong đáp ứng lý tưởng tổng quát của nó (Biểu đồ Bode).
Mối quan tâm đặc biệt là hai tần số tới hạn nổi bật, fcl3 và fcu1 , trong Hình 10–45(b).
Hai tần số này là nơi mức tăng điện áp của bộ khuếch đại thấp hơn 3 dB so với giá trị tầm
trung của nó. Các tần số chiếm ưu thế này được chỉ định là fcl(dom) và fcu(dom) .
Tần số tới hạn chiếm ưu thế trên và dưới đôi khi được gọi là tần số nửa công suất.
Thuật ngữ này bắt nguồn từ thực tế là công suất đầu ra của bộ khuếch đại ở các tần số tới
hạn bằng một nửa công suất tầm trung của nó, như đã đề cập trước đó. Điều này có thể được
biểu diễn như sau, bắt đầu với thực tế là điện áp đầu ra bằng 0,707 giá trị tầm trung của
nó ở các tần số tới hạn vượt trội.
Vout( fc ) = 0,707Vout(giữa)
2
V 2 đầu
ra( fc ) (0,707Vout(giữa ) )2 ra 0,5V (giữa)
= = =
Bĩu môi( fc ) = 0,5Bĩu môi (giữa)
Lộ trình Lộ trình Lộ trình
Băng thông
Bộ khuếch đại thường hoạt động với tần số tín hiệu giữa fcl(dom) và fcu(dom) .
Như bạn đã biết, khi tần số tín hiệu đầu vào ở mức fcl(dom) hoặc fcu(dom) , mức điện áp tín hiệu đầu ra là
70,7% giá trị tầm trung của nó hoặc -3 dB. Nếu tần số tín hiệu giảm xuống dưới fcl(dom)
thì mức tăng và do đó mức tín hiệu đầu ra giảm ở mức 20 dB/thập kỷ cho đến khi đạt đến tần số
tới hạn tiếp theo. Điều tương tự cũng xảy ra khi tần số tín hiệu vượt quá fcu(dom) .
Dải (dải) tần số nằm giữa fcl(dom) và fcu(dom) được định nghĩa là băng thông của bộ
khuếch đại, như minh họa trong Hình 10–46. Chỉ các tần số tới hạn chiếm ưu thế mới xuất
hiện trên đường cong phản hồi vì chúng quyết định băng thông. Ngoài ra, đôi khi các tần số
quan trọng khác cách xa các tần số chiếm ưu thế đến mức chúng không đóng vai trò quan trọng
nào trong phản hồi tổng thể của bộ khuếch đại và có thể bị bỏ qua. Băng thông của bộ khuếch
đại được biểu thị bằng đơn vị hertz là
BW fcu(dom) fcl(dom) Phương trình 10–27

HÌNH 10–46 Av (dB)
Lý tưởng
Đường cong phản hồi minh họa độ rộng
băng tần của bộ khuếch đại. Trung bình Thật sự

(giữa) –3 dB
Băng thông
f
fcl(dom) fcu(dom)
0
Lý tưởng nhất là tất cả tần số tín hiệu nằm trong băng thông của bộ khuếch đại đều được khuếch đại như
nhau. Ví dụ: nếu tín hiệu 10 mV rms được đưa vào bộ khuếch đại có mức tăng điện áp là 20, thì tín hiệu
đó sẽ được khuếch đại lên 200 mV rms cho tất cả các tần số trong băng thông. Trên thực tế, mức tăng giảm
3 dB tại fcl(dom) và fcu(dom) .
VÍ DỤ 10–16
Băng thông của bộ khuếch đại có fcl(dom) là 200 Hz và fcu(dom) là 2 kHz là bao nhiêu?
Giải pháp
BW = fcu(dom) - fcl(dom) = 2000 Hz - 200 Hz = 1800 Hz
Lưu ý rằng băng thông có đơn vị là hertz.
Vấn đề liên quan Nếu fcl(dom) tăng thì băng thông tăng hay giảm? Nếu fcu(dom) tăng lên,
băng thông tăng hay giảm?
Sản phẩm tăng băng thông
Một đặc điểm của bộ khuếch đại là tích của mức tăng điện áp và băng thông luôn không đổi khi mức giảm là -20 dB/
thập kỷ. Đặc tính này được gọi là tích số khuếch

đại băng thông. Giả sử rằng tần số tới hạn dưới chi phối của bộ khuếch đại cụ thể nhỏ hơn nhiều
so với tần số tới hạn trên chi phối.
fcl(dom) V fcu(dom)
Băng thông sau đó có thể được xấp xỉ là
BW = fcu(dom) - fcl(dom) fcu
Tần số tăng thống nhất Biểu đồ Bode đơn giản hóa cho điều kiện này được hiển thị trong Hình 10–47. Lưu ý rằng
fcl(dom) bị bỏ qua vì nó nhỏ hơn rất nhiều so với fcu(dom) và băng thông xấp xỉ bằng fcu(dom) . Bắt đầu từ
fcu(dom) , mức tăng giảm dần cho đến khi đạt được mức tăng thống nhất (0 dB). Tần số mà độ lợi của bộ khuếch
đại bằng 1 được gọi là tần số khuếch đại đơn vị, fT. Ý nghĩa của fT là nó luôn bằng mức tăng điện áp tầm
trung nhân với băng thông và không đổi đối với một bóng bán dẫn nhất định.
Phương trình 10–28 fT Av(giữa )BW
=
Đối với trường hợp được hiển thị trong Hình 10–47, fT Av(mid) fcu(dom) . Ví dụ: nếu bảng dữ liệu bóng
=
bán dẫn chỉ định fT 100 MHz, điều này có nghĩa là bóng bán dẫn có khả năng tạo ra mức tăng
điện áp từ 1 đến 100 MHz hoặc mức tăng từ 100 đến 1 MHz hoặc bất kỳ sự kết hợp nào giữa mức
tăng và băng thông tạo ra một sản phẩm có tần số 100 MHz.
ĐÁP ỨNG TẦN SỐ CỦA BỘ KHUẾCH ĐẠI MULTIS TAGE • 543
Av HÌNH 10 –4 7
Đường cong phản ứng được đơn giản
hóa trong đó fcl(dom) không đáng kể

Av(giữa)
(giả sử bằng 0) so với fcu(dom) .
Băng thông
1 f
fcu(dom) fT
0
VÍ DỤ 10–17 Một bóng bán dẫn nhất định có fT là 175 MHz. Khi bóng bán dẫn này được sử dụng trong bộ khuếch
đại có mức tăng điện áp tầm trung là 50, băng thông lý tưởng có thể đạt được là bao nhiêu?
Giải pháp fT = Av(giữa)BW

fT 175 MHz BW = =
3,5 MHz Av(giữa)=
50
Vấn đề liên quan Một bộ khuếch đại có mức tăng điện áp tầm trung là 20 và băng thông là 1 MHz. FT của bóng bán
dẫn là gì ?
PHẦN 10–5 1. Độ lợi điện áp của bộ khuếch đại ở fT là bao nhiêu ?

KIỂM TRA
2. Băng thông của bộ khuếch đại là bao nhiêu khi fcu(dom) 25 kHz và fcl(dom) 100 Hz?
3. FT của một bóng bán dẫn nhất định là 130 MHz. Mức tăng điện áp có thể đạt được với một
băng thông 50 MHz?
10–6 ĐÁP ỨNG TẦN SỐ CỦA BỘ KHUẾCH ĐẠI ĐA CẤP
Đến thời điểm này, bạn đã thấy mức tăng điện áp của bộ khuếch đại một tầng thay đổi theo
tần số như thế nào. Khi hai hoặc nhiều tầng được xếp tầng để tạo thành bộ khuếch đại
nhiều tầng, đáp ứng tần số tổng thể được xác định bởi đáp ứng tần số của từng tầng tùy
thuộc vào mối quan hệ của các tần số tới hạn.
Phân tích các bộ khuếch đại nhiều tầng để tìm đáp ứng tần
số Phân tích trường hợp các tầng có tần số tới hạn khác nhau
• Xác định băng thông tổng thể
Phân tích trường hợp các giai đoạn có tần số tới hạn bằng nhau
• Xác định băng thông tổng thể Mô phỏng
bộ khuếch đại hai tầng bằng Multisim
Khi các tầng khuếch đại được xếp tầng để tạo thành bộ khuếch đại nhiều tầng, đáp ứng tần số vượt trội
được xác định bởi đáp ứng của các tầng riêng lẻ. Có hai trường hợp để xem xét:
1. Mỗi giai đoạn có tần số tới hạn dưới chiếm ưu thế khác nhau và ưu thế khác nhau
tần số tới hạn trên nant.
2. Mỗi giai đoạn có cùng tần số tới hạn dưới chiếm ưu thế và cùng tần số tới hạn trên
vượt trội.
Các tần số tới hạn khác nhau Lý tưởng
nhất là khi tần số tới hạn dưới chiếm ưu thế, fcl(dom) , của mỗi giai đoạn khuếch đại khác
với các giai đoạn khác, thì tần số tới hạn thấp hơn chiếm ưu thế tổng thể, f ¿cl(dom) , bằng
tần số tới hạn vượt trội của sân khấu có fcl(dom) cao nhất .
Lý tưởng nhất là khi tần số tới hạn trên vượt trội, fcu(dom) , của mỗi tầng khuếch đại
khác với các tầng khác, thì tần số tới hạn trên tổng thể vượt trội, f ¿cu(dom) , bằng tần số
tới hạn vượt trội của tầng có mức thấp nhất fcu(dom) .
Trong thực tế, các tần số tới hạn tương tác với nhau, do đó các giá trị được tính toán
này phải được coi là gần đúng, hữu ích cho việc khắc phục sự cố hoặc ước tính phản hồi.
Khi cần độ chính xác cao hơn, mô phỏng trên máy tính là giải pháp tốt nhất.
Băng thông tổng thể Băng thông của bộ khuếch đại nhiều tầng là sự khác biệt giữa tần số tới hạn
dưới chi phối tổng thể và tần số tới hạn trên tổng thể chi phối.
BW = f ¿cu(dom) - f ¿cl(dom)
VÍ DỤ 10–18 Trong một bộ khuếch đại 2 tầng nhất định, một tầng có tần số tới hạn dưới chiếm ưu thế
là 850 Hz và tần số tới hạn trên vượt trội là 100 kHz. Loại còn lại có tần số tới hạn dưới
chiếm ưu thế là 1 kHz và tần số tới hạn trên vượt trội là 230 kHz.
Xác định băng thông tổng thể của bộ khuếch đại 2 tầng.
Giải pháp
f ¿cl(dom) = 1
kHz f ¿cu(dom) = 100 kHz
BW = f ¿cu(dom) - f ¿cl(dom) = 100 kHz - 1 kHz = 99 kHz
Vấn đề liên quan Một bộ khuếch đại 3 tầng nhất định có tần số tới hạn dưới chiếm ưu thế sau đây đối với
= = =
mỗi giai đoạn: fcl(dom)(1) 500 Hz, fcl(dom)(2) 980 Hz và fcl(dom)(3) 130 Hz. Tần số tới hạn
thấp hơn chiếm ưu thế tổng thể là gì?
Tần số quan trọng bằng nhau
Khi mỗi tầng khuếch đại trong một hệ thống nhiều tầng có tần số tới hạn vượt trội bằng nhau,
bạn có thể nghĩ rằng tần số tới hạn vượt trội tổng thể bằng với tần số tới hạn của từng tầng.
Đây không phải là trường hợp, tuy nhiên.
Khi các tần số tới hạn dưới chiếm ưu thế của từng tầng trong bộ khuếch đại nhiều tầng đều
- 1, thì tần số tới hạn dưới chiếm ưu thế tổng thể được tăng theo hệ số như bằng 1>22 1>n
được hiển thị theo công thức sau (n là số lượng các tầng trong bộ khuếch đại nhiều tầng):
fcl(dom)
Phương trình 10–29 f¿cl(dom)

22 1/n 1
Khi các tần số tới hạn trên chi phối của từng giai đoạn đều giống nhau thì tổng thể
tần số tới hạn trên chiếm ưu thế giảm theo hệ số 22 1>n - 1. f¿cu(dom) fcu(dom)22
1/n 1
Việc chứng minh các công thức này được đưa ra trong phần “Dẫn xuất của các phương trình đã
VÍ DỤ 10–19 Cả hai giai đoạn trong bộ khuếch đại 2 giai đoạn đều có tần số tới hạn dưới chiếm ưu thế
là 500 Hz và tần số tới hạn trên vượt trội là 80 kHz. Xác định băng thông tổng thể
ĐÁP ỨNG TẦN SỐ CỦA BỘ KHUẾCH ĐẠI MULTIS TAGE • 545
fcl(dom) 500 Hz 500 Hz

Giải pháp = = = 776 Hz
f ¿cl(dom)
= 22 1>n - 1 22 - 1 0,644
0,5 f ¿cu(dom) = fcu(dom)22 1>n - 1 = (80 kHz)(0,644) = 51,5 kHz
BW = f ¿cu(dom) - f ¿cl(dom) = 51,5 kHz - 776 Hz = 50,7 kHz
Vấn đề liên quan Nếu giai đoạn giống thứ ba được kết nối theo tầng với bộ khuếch đại 2 giai đoạn trong ví dụ này,
băng thông tổng thể kết quả là gì?
Mô phỏng máy tính cho bộ khuếch đại đa tầng
Với các bộ khuếch đại nhiều tầng, việc tính toán chi tiết đáp ứng tần số được đơn giản
hóa rất nhiều bằng mô phỏng máy tính. Có một số tương tác trong mỗi giai đoạn và các
tương tác khác giữa các giai đoạn ảnh hưởng đến phản ứng tổng thể. Khi bạn cần độ
chính xác cao hơn, mô phỏng máy tính sẽ được sử dụng. Điều này đặc biệt hữu ích trong
công việc thiết kế vì bạn có thể thay đổi một thành phần và thấy ngay hiệu ứng trên đáp
ứng tần số. Ví dụ sau minh họa ứng dụng phân tích máy tính cho bộ khuếch đại nhiều tầng.
VÍ DỤ 10–20 Bộ khuếch đại hai tầng ghép nối dc được mô phỏng bằng Multisim trong Hình 10–48 để
xác định đáp ứng tần số tổng thể.
HÌNH 10 –48
Giải pháp Mạch được xây dựng trong Multisim bằng cách kéo các phần cần thiết vào mô phỏng
bàn làm việc và kết nối chúng. Kết nối máy vẽ Bode và điều chỉnh nó để hiển thị
đường cong đáp ứng hoàn chỉnh với tần số tới hạn trên và dưới. Hình 10–49 hiển
thị màn hình. Khi con trỏ được di chuyển đến tần số tới hạn thấp hơn (3 dB
HÌNH 10 –49
dưới mức trung bình), quan sát được tần số khoảng 56 Hz. Khi con trỏ ở
được chuyển đến tần số tới hạn trên, quan sát thấy số đọc khoảng 34 MHz.
Vấn đề liên quan Xác định mức tăng của bộ khuếch đại trong Hình 10–48.
PHẦN 10–6 1. Một tầng trong bộ khuếch đại có fcl 1 kHz và giai đoạn còn lại có fcl 325 Hz. Cái gì
KIỂM TRA tần số tới hạn thấp hơn chiếm ưu thế là gì?
2. Trong bộ khuếch đại 3 tầng nhất định fcu(1) 50 kHz, fcu(2) 55 kHz và fcu(3) 49 kHz.
Tần số quan trọng trên chiếm ưu thế là gì?
3. Khi thêm nhiều tầng giống hệt nhau vào bộ khuếch đại nhiều tầng với mỗi tầng
có cùng tần số tới hạn thì băng thông tăng hay giảm?
10–7 ĐO ĐÁP ỨNG TẦN SỐ

Hai phương pháp cơ bản được sử dụng để đo đáp ứng tần số của bộ khuếch đại. Các
các phương pháp áp dụng cho cả bộ khuếch đại BJT và FET mặc dù bộ khuếch đại BJT được sử dụng làm bộ khuếch đại
ví dụ. Bạn sẽ tập trung vào việc xác định hai tần số quan trọng chi phối.
Từ những giá trị này, bạn có thể nhận được băng thông.
Đo đáp ứng tần số của bộ khuếch đại Phân tích trường hợp các
tầng có tần số tới hạn khác nhau

• Xác định băng thông tổng thể
Phân tích trường hợp các giai đoạn có tần số tới hạn bằng nhau
• Xác định băng thông tổng thể Mô phỏng
bộ khuếch đại hai tầng bằng Multisim
Đo đáp ứng tần số của bộ khuếch đại • Mô tả quy trình đo
chung Áp dụng phép đo tần số/biên độ để xác định tần
số tới hạn Sử dụng phép đo phản ứng theo bước
• Xác định tần số tới hạn trên • Xác định tần số tới hạn dưới
Đo tần số/biên độ
Hình 10–50(a) thể hiện thiết lập thử nghiệm cho bảng mạch khuếch đại. Sơ đồ cho
bảng mạch cũng được hiển thị. Bộ khuếch đại được điều khiển bởi nguồn điện áp hình sin có
CÁC ĐO LƯỜNG ĐÁNH GIÁ TẦN SỐ • 547
LƯU/GỌI LẠI ĐO LƯỜNG GIÀNH ĐƯỢC THIẾT LẬP TỰ ĐỘNG
THỰC ĐƠN
Máy phát chức năng
7 số 8 9
TÍNH THIẾT THỰC CON TRỎ TRƯNG BÀY BẢN CỨNG CHẠY/DỪNG
kHz 4 5 6
tần số Bù lại
Bộ khuếch đại
THẲNG ĐỨNG NẰM NGANG CÒ SÚNG
Giai đoạn HiLevel LoLevel 1 2 3
CHỨC VỤ CHỨC VỤ CHỨC VỤ MỨC ĐỘ
0 . +/–
TOÁN HỌC
THỰC ĐƠN
đồ thị
CON TRỎ 1 CON TRỎ 2 GIỮ
Địa phương
Sin Quảng trường Trí Xung Tiếng ồn Arb Đồng bộ hóa đầu ra MENU KÍCH HOẠT
Cò súng CH 1 CH 2 NẰM NGANG
THỰC ĐƠN THỰC ĐƠN THỰC ĐƠN
ĐẶT MỨC LÊN 50%

Cửa hàng/
mod Nổ
Quét Nhớ lại Tính thiết thực Giúp đỡ đầu ra
VOL/DIV VOL/DIV GIÂY/DIV
LỰC KÍCH HOẠT
XEM KÍCH HOẠT
5V 2 mV 5V 2 mV 5 giây 5 giây
ĐẦU DÒ
CH 1 CH 2 EXT TRIG
5V
Đầu vào
+VCC
EBC
Nguồn cấp
RC
+
+
+
+
Vôn 2,2k C2
+ đầu ra R1
10 F
10
+
F
+
+ 68k đầu ra
Nguồn cấp
C1
đất 10 F
Đầu vào
+
+
+
+
đầu ra 10 F
100
F
R2 NỐT RÊ C3
15k 1,0k 100 F
(a) Thiết lập mạch và thử nghiệm để đo đáp ứng tần số của bộ khuếch đại
Đầu vào Đầu vào
đầu ra đầu ra
kHz Hz
Ch1 50 mV Ch2 0,5 V 50 giây Ch1 50 mV Ch2 0,5 mV 2 ms

Kiểm soát tần số đầu vào Kiểm soát tần số đầu vào
trên máy phát chức năng Điện áp đầu vào và đầu ra của bộ khuếch đại trên máy phát chức năng Điện áp đầu vào và đầu ra của bộ khuếch đại
(b) Tần số được đặt ở giá trị tầm trung (6,67 kHz trong trường hợp này). (c) Tần số giảm cho đến khi đầu ra đạt đỉnh 0,707 V.
Điện áp đầu vào được điều chỉnh để đạt đỉnh đầu ra 1 V. Đây là tần số tới hạn thấp hơn.
Đầu vào
đầu ra
kHz
Ch1 50 mV Ch2 0,5 mV 1 giây

Kiểm soát tần số đầu vào
trên máy phát chức năng Điện áp đầu vào và đầu ra của bộ khuếch đại
(d) Tần số được tăng lên cho đến khi đầu ra đạt mức đỉnh 0,707 V.
Đây là tần số tới hạn trên.
HÌNH 10 –5 0
Quy trình chung để đo đáp ứng tần số của bộ khuếch đại.

máy hiện sóng kênh đôi được kết nối với đầu vào và đầu ra. Tần số đầu vào được đặt ở
giá trị tầm trung và biên độ của nó được điều chỉnh để thiết lập mức tham chiếu tín
hiệu đầu ra, như trong Hình 10–50(b). Mức tham chiếu điện áp đầu ra cho dải trung này
phải được đặt ở giá trị thuận tiện trong hoạt động tuyến tính của bộ khuếch đại: ví
dụ: 100 mV, 1 V, 10 V, v.v. Trong trường hợp này, đặt tín hiệu đầu ra ở giá trị đỉnh là 1 V.
Tiếp theo, tần số của điện áp đầu vào giảm cho đến khi giá trị đỉnh của đầu ra giảm
xuống 0,707 V. Biên độ của điện áp đầu vào phải được giữ không đổi khi tần số giảm.
Việc điều chỉnh có thể cần thiết do sự thay đổi tải của nguồn điện áp theo tần số. Khi
đầu ra là 0,707 V, tần số được đo và bạn có giá trị fcl như được chỉ ra trong Hình 10–
50(c).
Tiếp theo, tần số đầu vào được tăng trở lại từ dải trung bình trở lên cho đến khi
giá trị đỉnh của điện áp đầu ra lại giảm xuống 0,707 V. Một lần nữa, biên độ của đầu
vào phải được giữ không đổi khi tần số tăng. Khi đầu ra là 0,707 V, tần số được đo và
bạn có giá trị fcu như được chỉ ra trong Hình 10–50(d).
Từ hai phép đo tần số này, bạn có thể tìm được băng thông theo công thức BW = fcu - fcl.
Đo lường phản hồi theo bước
Tần số tới hạn dưới và trên của bộ khuếch đại có thể được xác định bằng phương pháp
phản ứng từng bước bằng cách áp dụng bước điện áp vào đầu vào của bộ khuếch đại và đo
thời gian tăng giảm của điện áp đầu ra thu được. Thiết lập thử nghiệm cơ bản như
trong Hình 10–50(a) được sử dụng ngoại trừ việc chọn đầu ra xung của bộ tạo chức năng.
Bước đầu vào được tạo bởi cạnh tăng của xung có thời gian dài so với thời gian tăng
và giảm cần đo. Thời gian tăng của xung đầu vào phải nhanh so với thời gian tăng mà bạn
đo được từ bộ khuếch đại.
Đo tần số cao Khi áp dụng đầu vào theo bước, các mạch RC tần số cao (điện dung bên
trong) của bộ khuếch đại sẽ ngăn đầu ra phản hồi ngay lập tức với đầu vào theo bước.
Kết quả là, điện áp đầu ra có thời gian tăng (tr ) đi kèm với nó, như trong Hình 10–
51(a). Trong thực tế, thời gian tăng tỷ lệ nghịch với tần số tới hạn trên (fcu) của bộ
khuếch đại. Khi fcu trở nên thấp hơn, thời gian tăng của đầu ra sẽ lớn hơn. Màn hình
máy hiện sóng minh họa cách đo thời gian tăng từ điểm biên độ 10% đến điểm biên độ 90%.
Phạm vi phải được đặt trên cơ sở thời gian ngắn để có thể quan sát chính xác khoảng
thời gian tăng tương đối ngắn. Khi phép đo này được thực hiện, fcu có thể được tính
bằng công thức sau:
0,35
Phương trình 10–31 fcu
tr
HÌNH 10–51
Đo thời gian tăng và giảm liên quan

Đầu vào Đầu vào
đến phản hồi bước của bộ khuếch đại.
Các đầu ra được đảo ngược.

90% 90%
đầu ra
10% 10% đầu ra
µ
0,1 giây/div 1 mili giây/div
tr tf
(a) Đo thời gian tăng đầu ra tới (b) Đo thời gian đầu ra giảm xuống
xác định tần số tới hạn trên xác định tần số tới hạn thấp hơn
HOẠT ĐỘNG ỨNG TUYỂN Y • 549
Đo tần số thấp Để xác định tần số tới hạn thấp hơn ( fcl) của bộ khuếch đại, bước đầu vào
phải có thời lượng đủ dài để quan sát thời gian sạc đầy của các mạch RC tần số thấp (điện
dung ghép), gây ra hiện tượng “độ dốc” của đầu ra và chúng ta sẽ gọi là thời gian rơi (tf).
Điều này được minh họa trong Hình 10–51(b). Thời gian rơi tỷ lệ nghịch với tần số tới hạn
thấp của bộ khuếch đại.
Khi fcl càng cao thì thời gian rơi của đầu ra càng ít. Màn hình hiển thị phạm vi minh họa
cách đo thời gian rơi từ điểm 90% đến điểm 10%. Phạm vi phải được đặt trên cơ sở thời gian
dài để có thể quan sát được toàn bộ khoảng thời gian rơi. Khi phép đo này được thực hiện,
fcl có thể được xác định bằng công thức sau.
0,35
fcl Phương trình 10–32
tf
Đạo hàm của các phương trình 10 –31 và 10 –32 có trong “Đạo hàm của các phương trình đã
PHẦN 10–7 1. Trong Hình 10–50, tần số tới hạn dưới và trên là gì?
KIỂM TRA
2. Thời gian tăng và thời gian giảm của điện áp đầu ra của bộ khuếch đại được đo giữa hai
điểm nào trên quá trình chuyển đổi điện áp?
3. Trong Hình 10–51, thời gian tăng là bao nhiêu?
4. Trong Hình 10–51, thời gian rơi là bao nhiêu?
5. Băng thông của bộ khuếch đại có phản hồi bước được đo bằng
Hình 10–51?
Hoạt động ứng dụng: Phân tích tần số của Bộ khuếch đại âm thanh
Một công ty tiện ích quan tâm đến việc mua một số lượng lớn hệ thống PA đã được phát triển trong Hoạt động
ứng dụng ở Chương 6 và 7. Bởi vì công ty này thường xuyên làm việc gần các đường dây điện cao thế, nơi
thường xuyên bị nhiễu sóng ở tần số 60 Hz nên công ty này có đã yêu cầu hệ thống PA được thiết kế để giảm
thiểu việc thu từ đường dây điện. Bạn được giao phân tích đáp ứng tần số của hệ thống PA và xác định
cách tốt nhất để tránh nhiễu 60 Hz. Hệ thống PA được sửa đổi sẽ chỉ được bán trên thị trường để liên lạc bằng
giọng nói.
Phổ tần số âm thanh được định nghĩa là dải tần số từ 20 Hz đến 20 kHz. Tuy nhiên, dải tần số của giọng nói
con người thường được chấp nhận là từ 300 Hz đến 3 kHz. Dựa trên điều này, bộ khuếch đại âm thanh sẽ được
thiết kế lại để đạt tần số 300 Hz; Tần số cắt 10% (quan trọng) để giảm thiểu nhiễu 60 Hz.
Công ty tiện ích đã yêu cầu mức tăng ở tần số 60 Hz phải giảm tối thiểu -20 dB so với mức tăng tầm trung đối
với các thiết bị mà họ đang mua. Tại thời điểm này, đáp ứng tần số cao của bộ khuếch đại không còn là
vấn đề đáng lo ngại, miễn là nó lớn hơn khoảng 3 kHz.
Bộ khuếch đại âm thanh ban đầu, được hiển thị trong Hình 10–52 và trong mô phỏng của
Hình 10–53, có tần số tới hạn thấp hơn chiếm ưu thế là 16 Hz như được biểu thị trên máy
vẽ Bode trong Hình 10–53(c). Để đáp ứng thông số kỹ thuật mới cho tần số tới hạn thấp hơn
là 300 Hz, bộ khuếch đại phải được sửa đổi với giá trị điện dung thấp hơn.
HÌNH 10–52
VCC
Bộ tiền khuếch đại âm thanh có giá +15V
trị tụ điện gốc.
R3 C2
33k 10 µF R8
R1 R6 6.8k
C5
330k R4 47k
1.0k Vout
C1 C3
Q1 Q2 10 µF
Vin
2N3906 2N3904
10 µF 10 µF
R9
130k
R2 R7
330k R5 22k
22k R10
5k C4
100 µF
VEE
–15V
Phân tích tần số của bộ khuếch đại ban đầu như sau. Đối với giai đoạn Q1 , mạch
R2 7 bacR4 bao gồm C1 và bị đầu Tần .số
vào 7
bỏ qua. r¿
e tới hạn là (giả sử R1 trở lại = 100)
1 1
= = 0,255 Hz
fcl(đầu
vào) = 2p(R1 7 R2 7 bacR4 )C1 2p(62,3 kÆ)10 mF
Mạch bypass bao gồm C2 và
aR4 + a R1 7 R2 Bắc
7 Nguồn bb 7 R3 R4
Biểu thức giảm xuống xấp xỉ R4 vì Rsource được giả sử là 300 Æ (trở kháng micrô) và R3 lớn hơn
nhiều so với R4 .
1 1
= = 15,9 Hz
fcl(bỏ qua)
= 2pR4C2 2p(1 kÆ)10 mF
Mạch đầu ra bao gồm C3 và R5 + R6 7 R7 7 bac(R9 + R10) . r¿e bị bỏ quên.

Giả sử R10 được đặt ở 1 kÆ,
1
= = 0,452 Hz
1 fcl(đầu ra)
= 2p(R5 + R6 7 R7 7 bac(R9 + R10))C3 2p(35,2 kÆ)10 mF Đối
với tầng Q2 , mạch đầu vào giống như mạch đầu ra của tầng Q1 .
1 1
= = 0,452 Hz
fcl(đầu
vào) = 2p(R5 + R6 7 R7 7 bac(R9 + R10))C3 2p(35,2 kÆ)10 mF
Mạch bypass bao gồm C4 và điện trở xấp xỉ phụ R9 + R10 + (R6 7 R7 )>bac. Các
thuộc một phần vào cài đặt của R10. Chúng tôi sẽ giả định rằng cài đặt mức
khuếch đại sao cho R10 có ảnh hưởng không đáng kể đến tần số.
1 1
= = 5,68 Hz
fcl(bỏ qua) =
R6 7 R7 2p(280 Æ)100 mF
2paR9 + trở lại bC4
Mạch đầu ra bao gồm C5 và R8 + RL. Tải là điện trở đầu vào 29 kÆ của bộ khuếch đại công suất.
1 1
= = 0,445 Hz
fcl(đầu
ra) = 2p(R8 + RL)C5 2p(35,8 kÆ)10 mF
HOẠT ĐỘNG ỨNG TUYỂN Y • 551
Tần số tới hạn vượt trội của bộ khuếch đại được thiết lập bằng đường vòng giai
=
mạch và là fcl(bypass) đoạn Q1 15,9 Hz, rất phù hợp với mô phỏng.
Mô phỏng mạch gốc Bộ tiền
khuếch đại Multisim với các giá trị tụ điện ban đầu được hiển thị trong Hình 10–53(a).
Máy vẽ Bode được kết nối để đo đáp ứng tần số. Hình 10–53(b) thể hiện đường
cong đáp ứng logarit với mức tăng tầm trung ở tần số 5 kHz là 33,3 dB.
(a) Màn hình mạch với giá trị tụ điện ban đầu
(b) Ở mức tăng 5 kHz là 33,3 dB (c) fc gần đúng là 16 Hz ở mức 30,3 dB (giảm 3 dB)
HÌNH 10 –53
Đáp ứng tần số tiền khuếch đại với giá trị tụ điện ban đầu.
Di chuyển con trỏ máy vẽ Bode xuống cho đến khi mức tăng là khoảng 3 dB dưới mức trung
bình hoặc 30,3 dB, dẫn đến tần số tới hạn thấp hơn là 16 Hz ở cài đặt mức tăng này (lưu ý rằng
có một ảnh hưởng nhỏ đến phản hồi đối với các mức tăng khác nhau do một đường dẫn khác nhau
để C4 sạc và xả). Điều này xác minh rằng phản hồi của tiền khuếch đại bao gồm nhiễu 60 Hz có
thể gây rắc rối.
Phải giảm việc sửa đổi để tăng các giá trị Tụ điện có tần số tới hạn tổng thể thấp
hơn để đạt được tần số tới hạn là 300 Hz; 10%.
Trong trường hợp này, cách tiếp cận sẽ là sử dụng C1 và C3 để đặt tần số tới hạn chi phối mới.
C2 và C5 sẽ được sử dụng để tạo ra tốc độ cuộn nhanh hơn ở tần số dưới 60 Hz. C4 sẽ được để ở
mức 100 mF để tránh thay đổi đáp ứng tần số khi mức tăng thay đổi.
C1 là một phần của mạch đầu vào giai đoạn 1 và C3 là một phần của mạch đầu vào giai đoạn 2.
Các giá trị tụ điện này sẽ xác định tần số tới hạn thấp hơn chi phối thích hợp cần thiết để đạt
được tần số tới hạn chi phối tổng thể là 300 Hz.
Đáp ứng tần số nhiều tầng Khi tần số tới hạn thấp hơn của từng giai đoạn bằng nhau, Công thức 10–29 sẽ được
áp dụng. Tần số tới hạn dưới chiếm ưu thế tổng thể, f ¿cl(dom) , là 300 Hz. Giải phương trình cho tần số
tới hạn dưới chiếm ưu thế của từng giai đoạn, fcl(dom) , bạn nhận được fcl(dom) = f ¿cl(dom)2(21>2 - 1)
= 300 Hz1(1.414 -
1) = 300 Hz (0,643) = 193 Hz
Việc đặt tần số tới hạn vượt trội của cả hai giai đoạn của bộ khuếch đại thành 193 Hz sẽ tạo ra
tần số tới hạn vượt trội tổng thể là 300 Hz. Sử dụng phân tích tần số đã được thực hiện cho
mạch ban đầu làm hướng dẫn, hãy thực hiện các phép tính sau.
1. Tính giá trị C1 để tạo ra tần số tới hạn thấp hơn là 193 Hz.
2. Tính giá trị C3 để tạo ra tần số tới hạn thấp hơn là 193 Hz.
Kết quả tính toán của bạn phải phù hợp với các giá trị được hiển thị trong Hình 10–54. Giá trị
của C2 là giá trị khả dụng thấp hơn tiếp theo trong Multisim.
Mạch Multisim với giá trị tụ điện giảm được hiển thị trong Hình 10–54(a). BẰNG
bạn có thể thấy ở phần (c), tần số tới hạn mới là 276,604 Hz, nằm trong dung sai 10% được
chỉ định là 300 Hz. Mức tăng là 9,744 dB đối với tần số gần 60 Hz với cài đặt âm lượng ở mức
85%, như được trình bày trong phần (d).
3. Từ đồ thị Bode trong Hình 10–54, hãy xác định mức tăng ở 60 Hz là bao nhiêu
giảm từ mức tăng tầm trung.
Mô phỏng mạch tiền khuếch đại bằng phần mềm Multisim của bạn. Quan sát hoạt động với máy
vẽ Bode.
Tạo mẫu và thử nghiệm Bây
giờ, mạch sửa đổi đã được mô phỏng và hoạt động của nó đã được xác minh, các sửa đổi được thực
hiện đối với mạch và nó được xây dựng và thử nghiệm. Sau khi mạch được thử nghiệm thành
công trên bảng mạch nguyên mẫu, nó đã sẵn sàng để được hoàn thiện trên bảng mạch in.
Để xây dựng và kiểm tra một mạch tương tự, hãy chuyển đến Thí nghiệm 10 trong sách hướng dẫn thực hành
của bạn (Bài tập thí nghiệm dành cho thiết bị điện tử của David Buchla và Steven Wetterling).
Bảng mạch
Các giá trị tụ điện trên bảng mạch preamp được thay đổi và bảng được kiểm tra ở tần số 5 kHz và
60 Hz bằng máy hiện sóng, như trong Hình 10–55.
4. Điện áp đầu ra rms đo được ở 5 kHz trong Hình 10–55 là bao nhiêu?
5. Điện áp đầu ra rms đo được ở 60 Hz trong Hình 10–55 là bao nhiêu?
(a) Màn chắn mạch có giá trị tụ điện giảm
(b) Mức tăng tầm trung là 33,439 Hz (c) fc là 276,604 Hz ở mức 30,431 dB (-3 dB)
(d) Ở tần số 60,067 Hz mức tăng là 9,744 dB (giảm 23,7 dB)
HÌNH 10 –54
Đáp ứng tần số tiền khuếch đại với giá trị tụ điện giảm.
553
6. Biên độ rms gần đúng của dạng sóng đầu ra tại

300 Hz?
7. Dựa vào phép đo dao động ký trong Hình 10–55, hãy biểu thị mức tăng điện áp
ở mức 5 kHz tính bằng dB.
8. Dựa vào phép đo dao động ký trong Hình 10–55, hãy biểu thị mức tăng điện áp
ở tần số 60 Hz tính bằng dB.
+15V
15 V
Tín hiệu đầu
vào đỉnh 45 mV
Chiết
áp điều chỉnh
độ lợi
Đầu ra ở 5 kHz Đầu ra ở tần số 60 Hz
HÌNH 10–5 5
Kiểm tra tần số của bảng preamp mới bằng máy hiện sóng.
BẢN TÓM TẮT
Mục 10–1 • Các tụ ghép và tụ bypass của bộ khuếch đại ảnh hưởng đến đáp ứng tần số thấp. • Điện
dung của bóng bán dẫn bên trong ảnh hưởng đến đáp ứng tần số cao.
Phần 10–2 • Decibel là đơn vị đo logarit của độ lợi công suất và độ lợi điện áp. • Giảm mức
tăng điện áp xuống 70,7% giá trị tầm trung là giảm 3 dB. • Giảm một nửa mức
tăng điện áp tương ứng với mức giảm 6 dB. • dBm là đơn vị đo
mức công suất được tham chiếu đến 1 mW.

CÔNG THỨC CHÌA KHÓA NHƯ • 555
• Tần số tới hạn là giá trị tần số mà tại đó mạch RC giảm mức tăng điện áp xuống
70,7% giá trị tầm trung của nó.
Phần 10–3 • Mỗi mạch RC làm cho độ lợi giảm ở tốc độ 20 dB/thập kỷ.
• Đối với các mạch RC tần số thấp, tần số tới hạn cao nhất là tần số tới hạn vượt trội
Tính thường xuyên.
• Một thập kỷ thay đổi tần số là thay đổi mười lần (tăng hoặc giảm).
• Một quãng tám thay đổi tần số là sự thay đổi hai lần (tăng hoặc giảm).
Mục 10–4 • Đối với mạch RC tần số cao, tần số tới hạn thấp nhất là tần số tới hạn vượt trội
Mục 10–5 • Băng thông của bộ khuếch đại là dải tần số giữa mức giới hạn ưu thế thấp hơn
tần số và tần số giới hạn trên chi phối.
• Tích số khuếch đại băng thông là một tham số bóng bán dẫn không đổi và bằng hệ số khuếch đại thống nhất
Phần 10–6 • Tần số tới hạn vượt trội của bộ khuếch đại nhiều tầng quyết định băng thông.
Phần 10–7 • Hai phương pháp đo đáp ứng tần số là tần số/biên độ và bước.
Băng thông Đặc tính của một số loại mạch điện tử xác định phạm vi có thể sử dụng
tần số truyền từ đầu vào đến đầu ra.
Biểu đồ Bode Một biểu đồ lý tưởng hóa mức tăng tính bằng dB so với tần số được sử dụng để minh họa bằng đồ họa
đáp ứng của bộ khuếch đại hoặc bộ lọc.
Tần số tới hạn Tần số tại đó đáp ứng của bộ khuếch đại hoặc bộ lọc nhỏ hơn 3 dB
ở tầm trung.
Thập kỷ Tăng hoặc giảm mười lần giá trị của một đại lượng như tần số.
Decibel Một thước đo logarit về tỷ lệ giữa công suất này với công suất khác hoặc điện áp này với điện áp khác.
Mức tăng tầm trung Mức tăng xảy ra trong dải tần số giữa tần số tới hạn dưới và tần số tới
hạn.
Roll-off Tốc độ giảm độ lợi của bộ khuếch đại ở trên hoặc dưới các tần số tới hạn.
CÔNG THỨC CHÍNH
Định lý Miller
10–1 =
Cin(Miller) C(Av 1) Điện dung đầu vào Miller, trong đó C Cbc hoặc Cgd
Tháng 1
10–2 =
Điện dung đầu ra Miller, trong đó C Cbc hoặc Cgd
Cout(Miller) Ca Av b
Decibel
10–3
Ap(dB) 10 log Ap Tăng công suất tính bằng decibel
10–4 Tăng điện áp tính bằng decibel

Av(dB) 20 log Av
Đáp ứng tần số thấp của bộ khuếch đại BJT
Rc
10–5 Tăng điện áp tầm trung
Av(giữa)
nốt Rê
1
10–6 Tần số tới hạn thấp hơn, mạch RC đầu vào
fcl(đầu vào)
2pRinC1
10–7 Góc pha, mạch RC đầu vào

U tan1 aXC1 Rin b
1
10–8 fcl (đầu ra) Tần số tới hạn thấp hơn, mạch RC đầu ra
2p(RC RL)C3
10–9 Góc pha, mạch RC đầu ra

Bạn tan1 và XC3
RC RL b
thứ
10–10 Rin(máy phát) nốt Rê Điện trở nhìn vào bộ phát
Bắc
1
10–11 fcl(bỏ qua) Tần số tới hạn thấp hơn, bỏ qua mạch RC
2p[(r¿e Rth/Bac) || RE]C2
Bộ khuếch đại FET Đáp ứng tần số thấp

1
10–12 fcl(đầu vào) Tần số tới hạn thấp hơn, mạch RC đầu vào
2p(RG || Rin(cổng) )C1

U tan1 aXC1 Rin b
1
10–14 fcl(đầu ra) Tần số tới hạn thấp hơn, mạch RC đầu ra
2p(RD RL)C2

Bạn tan1 và XC2
RD RL b
Đáp ứng tần số cao của bộ khuếch đại BJT
1
10–16 fcu(đầu vào) Tần số tới hạn trên, mạch RC đầu vào
2p(Rs || R1 || R2 || Bacr¿e )Ctot
|| R1 || R2 || bacré
U tan1 aRs XCtot b
1
10–18 fcu(đầu ra) Tần số tới hạn trên, mạch RC đầu ra
2pRcCout(Miller)

Bạn tan1 a RcXCout(Miller) b
Bộ khuếch đại FET Đáp ứng tần số cao

10–20 chữ thập Cgd Điện dung cổng-cống
10–21 Cgs Ciss chéo Điện dung cổng tới nguồn
10–22 Băng đĩa coss chéo Điện dung thoát nguồn
1
10–23 fcu(đầu vào) Tần số tới hạn trên, mạch RC đầu vào
2pRsCtot

XCtot b
Bạn tan1 và Rs
1
10–25 fcu(đầu ra) Tần số tới hạn trên, mạch RC đầu ra
2pRdCout(Miller)

U tan1 a Rd XCout(Miller) b
Tổng số phản hồi
10–27 BW fcu fcl Băng thông
10–28 fT Av(giữa)BW Băng thông đạt được sự thống nhất
Phản hồi nhiều tầng

fcl(dom)
10–29 f¿cl(dom) Tần số tới hạn thấp hơn chiếm ưu thế tổng thể
22 1/n 1 trong trường hợp tần số tới hạn chiếm ưu
thế bằng nhau

CÂU HỎI HÀNH ĐỘNG MẠCH • 557
10–30 f¿cu(dom) fcu(dom)22 1/n 1 Tần số tới hạn trên tổng thể chiếm ưu thế đối với
trường hợp tần số tới hạn chiếm ưu thế bằng nhau
Kỹ thuật đo lường
0,35
10–31 fcu Tần số tới hạn trên
tr
0,35
10–32 fcl Tần số tới hạn thấp hơn
tf
1. Tụ điện ghép trong bộ khuếch đại xác định đáp ứng tần số thấp.
2. Tụ điện bỏ qua trong bộ khuếch đại xác định đáp ứng tần số cao.
3. Điện dung của bóng bán dẫn bên trong không ảnh hưởng đến đáp ứng tần số của bộ khuếch đại.
4. Định lý Miller phát biểu rằng cả độ lợi và điện dung bên trong đều ảnh hưởng đến đáp ứng tần số cao.
5. Mức tăng tầm trung nằm giữa tần số tới hạn trên và dưới.
6. Tần số tới hạn là mức tăng nhỏ hơn mức tăng tầm trung 6 dB.
7. dBm là đơn vị đo mức công suất.
8. Tần số thay đổi mười lần gọi là thập kỷ.
9. Một quãng tám tương ứng với việc tăng gấp đôi hoặc giảm một nửa tần số.
10. Mạch RC đầu vào và đầu ra không ảnh hưởng đến đáp ứng tần số.
11. Biểu đồ Bode biểu thị mức tăng điện áp so với tần số theo thang logarit.
12. Dịch pha là một phần đáp ứng tần số của bộ khuếch đại.
1. Nếu giá trị của R1 trong Hình 10–8 tăng lên, điện áp tín hiệu ở chân đế sẽ
2. Nếu giá trị của C1 trong Hình 10–27 giảm xuống, tần số tới hạn liên quan đến đầu vào
mạch sẽ
3. Nếu giá trị của RL trong Hình 10–27 tăng lên thì mức tăng điện áp sẽ
4. Nếu giá trị của RC trong Hình 10–27 giảm thì mức tăng điện áp sẽ
5. Nếu VCC trong Hình 10–34 tăng lên, điện áp bộ phát dc sẽ
6. Nếu bóng bán dẫn trong Hình 10–34 được thay thế bằng bóng bán dẫn có điện trở cao hơn, điều quan trọng
tần số sẽ
7. Nếu bóng bán dẫn trong Hình 10–34 được thay thế bằng bóng bán dẫn có bac thấp hơn, điện áp tầm trung sẽ
đạt được ý chí
8. Nếu giá trị của RD trong Hình 10–42 tăng lên thì mức tăng điện áp sẽ
9. Nếu giá trị của RL trong Hình 10–42 tăng lên, tần số tới hạn sẽ
(a) tăng (b) giảm 10. (c) không thay đổi
Nếu FET trong Hình 10–42 được thay thế bằng một FET có gm cao hơn, thì tần số tới hạn sẽ

TỰ KIỂM TRA Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
Phần 10–1 1. Đáp ứng tần số thấp của bộ khuếch đại được xác định một phần bởi
(a) độ lợi điện áp (b) loại bóng bán dẫn
(c) điện áp nguồn (d) tụ điện ghép nối
2. Đáp ứng tần số cao của bộ khuếch đại được xác định một phần bởi
(a) tích băng thông khuếch đại (c) (b) tụ điện rẽ nhánh
điện dung của bóng bán dẫn bên trong (d) sự ra mắt
3. Điện dung đầu vào Miller của bộ khuếch đại phụ thuộc một phần vào
(a) tụ điện ghép nối đầu vào (c) tụ (b) độ lợi điện áp
điện rẽ nhánh (d) không có cái nào trong số này
Phần 10–2 4. Decibel được dùng để biểu thị
(a) độ lợi công suất (b) độ lợi điện áp 5. (c) sự suy giảm (d) tất cả những điều này
Khi độ lợi điện áp bằng 70,7% giá trị tầm trung của nó, người ta gọi là
(a) suy yếu (b) giảm 6 dB (c) giảm 3 dB 6. Trong bộ (d) giảm 1 dB
khuếch đại, mức tăng xảy ra giữa tần số tới hạn dưới và tần số tới hạn trên là
được gọi là
(a) lợi ích quan trọng (b) độ lợi tầm trung (c) độ lợi băng thông (d) độ lợi decibel
7. Một bộ khuếch đại nhất định có mức tăng điện áp là 100 ở mức trung bình. Nếu mức tăng giảm đi 6 dB thì đó là
tương đương với
(a) 50 (b) 70,7 (c) 0 (d) 20
Mục 10–3 8. Độ lợi của một bộ khuếch đại nhất định giảm 6 dB khi tần số giảm từ 1 kHz xuống
10Hz. Việc triển khai là
(Một) -3 dB/thập kỷ (b) -6 dB/thập kỷ (c) -3 dB/quãng tám (d) -6 dB/quãng tám
9. Độ lợi của một bộ khuếch đại cụ thể ở tần số nhất định giảm 6 dB khi tần số đó
tăng gấp đôi. Việc triển khai là
(Một) -12 dB/thập kỷ (b) -20 dB/thập kỷ (c) -6 dB/quãng tám (d) câu trả lời (b) và (c)
10. Tần số tới hạn thấp hơn của bộ khuếch đại ghép trực tiếp không có tụ điện rẽ nhánh là
(một biến số (b) 0 Hz (c) phụ thuộc vào độ lệch (d) không có cái nào trong số này
Mục 10–4 11. Ở tần số tới hạn trên, điện áp đầu ra cực đại của một bộ khuếch đại nhất định là 10 V. Điện áp cực đại
điện áp ở dải giữa của bộ khuếch đại là
(a) 7,07 V (b) 6,37 V (c) 14,14 V (d) 10 V
12. Đáp ứng tần số cao của bộ khuếch đại được xác định bởi
(a) tụ điện ghép (c) điện (b) mạch thiên vị
dung bóng bán dẫn (d) tất cả những điều này
13. Điện dung đầu vào và đầu ra Miller của bộ khuếch đại đảo ngược BJT phụ thuộc vào
(a) Cbc (b) bac (c) Av (d) câu trả lời (a) và (c)
Mục 10–5 14. Băng thông của bộ khuếch đại được xác định bởi
(a) mức tăng tầm trung (b) tần số tới hạn
(c) tỷ lệ hoàn vốn (d) điện dung đầu vào
15. Bộ khuếch đại có các tần số tới hạn sau: 1,2 kHz, 950 Hz, 8 kHz và 8,5 kHz. Các
băng thông là
(a) 7550 Hz (b) 7300 Hz (c) 6800 Hz (d) 7050 Hz
16. Lý tưởng nhất là mức tăng tầm trung của bộ khuếch đại
(a) tăng theo tần số
(b) giảm theo tần số
(c) không đổi với tần số
(d) phụ thuộc vào tụ ghép

VẤN ĐỀ EMS • 559
17. Tần số mà mức khuếch đại của bộ khuếch đại là 1 được gọi là tần số
(a) tần số đạt được sự (b) tần số trung bình
thống nhất (c) tần số góc (d) tần số ngắt
18. Khi tăng điện áp của bộ khuếch đại tăng lên, băng thông
(a) không bị ảnh hưởng (b) tăng (c) giảm (d) trở nên méo mó
19. Nếu fT của bóng bán dẫn được sử dụng trong một bộ khuếch đại nhất định là 75 MHz và băng thông là 10 MHz,
mức tăng điện áp phải là
(a) 750 (b) 7.5 20. (c) 10 (d) 1
Trong dải băng thông trung bình của bộ khuếch đại, điện áp đầu ra cực đại là 6 V. Ở tần số tới hạn thấp hơn,
điện áp đầu ra cực đại là
(a) 3 V (b) 3,82 V (c) 8,48 V (d) 4,24 V
Mục 10–6 21. Tần số tới hạn dưới chiếm ưu thế của bộ khuếch đại nhiều tầng là tần số
(a) fcl thấp nhất (b) fcl cao nhất (c) trung bình của tất cả các fcl (d) không có cái nào trong số này
22. Khi tần số tới hạn của tất cả các giai đoạn là như nhau, tần số tới hạn vượt trội là
(a) cao hơn bất kỳ fcl riêng lẻ nào (b) thấp hơn bất kỳ cá nhân fcl nào
(c) bằng fcl riêng lẻ (d) tổng của tất cả các fcl riêng lẻ
Mục 10–7 23. Trong đáp ứng bước của bộ khuếch đại không đảo, thời gian tăng dài hơn có nghĩa là
(a) băng thông hẹp hơn (c) (b) fcl thấp hơn
fcu cao hơn (d) câu trả lời (a) và (b)
Phần 10–1 Các khái niệm cơ bản
1. Trong bộ khuếch đại ghép điện dung, tụ điện ghép đầu vào và tụ điện ghép đầu ra tạo thành hai mạch (cùng
với các điện trở tương ứng) xác định đáp ứng tần số thấp. Giả sử rằng trở kháng đầu vào và đầu ra là như
nhau và bỏ qua
mạch bypass, mạch nào trước tiên sẽ làm cho mức tăng giảm từ giá trị tầm trung của nó khi
tần số giảm xuống?
2. Giải thích tại sao tụ điện ghép nối không có ảnh hưởng đáng kể đến độ lợi ở mức đủ
tần số tín hiệu cao.
3. Liệt kê các điện dung ảnh hưởng đến mức tăng tần số cao ở cả bộ khuếch đại BJT và FET.
4. Trong bộ khuếch đại ở Hình 10–56, hãy liệt kê các điện dung ảnh hưởng đến đáp ứng tần số thấp của
bộ khuếch đại và những yếu tố ảnh hưởng đến đáp ứng tần số cao.
HÌNH 10 –5 6 VCC
Mạch file Multisim được xác định +20V
có logo và đang gặp sự cố
thư mục trên trang web đồng hành. RC

C3 βac = 150
R1
2,2k Vout
Tên file tương ứng với hình Cbc = 4pF
33k
số (ví dụ: F10-56). C1 Cbe = 10 pF
0,1 µ F
RL
0,1 µF 5,6k
50
Rs
R2 NỐT RÊ C2
Vin 4,7k 560 10 µF
5. Xác định điện dung đầu vào Miller trong Hình 10–56.
6. Xác định điện dung đầu ra Miller trong Hình 10–56.
7. Xác định điện dung đầu vào và đầu ra Miller cho bộ khuếch đại trong Hình 10–57.
+10V
Ciss = 10 pF
Crss = 3 pF
1,0k IGSS = 18 nA @ VDS = –10 V
0,001 µF
Vout VGS(tắt) = –8 V
IDSS = 10 mA
0,001 µF
10k
50
10 triệu 1,0k 0,1 µF

Vin
HÌNH 10–5 7
Phần 10–2 Decibel
8. Một bộ khuếch đại nhất định có công suất đầu ra là 5 W với công suất đầu vào là 0,5 W. Công suất đầu ra là gì?
mức tăng công suất tính bằng dB?
9. Nếu điện áp đầu ra của bộ khuếch đại là 1,2 V rms và mức tăng điện áp của nó là 50 thì điện áp đầu vào rms là
bao nhiêu? Mức tăng tính bằng dB là bao nhiêu?
10. Mức tăng điện áp tầm trung của một bộ khuếch đại nhất định là 65. Ở một tần số nhất định vượt quá
tầm trung, mức tăng giảm xuống còn 25. Mức giảm mức tăng tính bằng dB là bao nhiêu?
11. Giá trị dBm tương ứng với các giá trị công suất sau là bao nhiêu? (a) 2 mW (b) 1
mW (c) 4 mW (d) 0,25 mW 12. Biểu thị mức tăng điện áp tầm trung của
bộ khuếch đại trong Hình 10–56 bằng decibel. Cũng thể hiện
mức tăng điện áp tính bằng dB đối với các tần số tới hạn.
Phần 10–3 Phản hồi của bộ khuếch đại tần số thấp
13. Xác định tần số tới hạn của từng mạch RC trong Hình 10–58.
5µF 0,1 µF
100 1,0k
(Một) (b)
HÌNH 10–5 8
14. Xác định các tần số tới hạn liên quan đến đáp ứng tần số thấp của BJT
bộ khuếch đại trong Hình 10–59. Tần số quan trọng chi phối là gì? Vẽ đồ thị Bode.
15. Xác định mức tăng điện áp của bộ khuếch đại trong Hình 10–59 ở 1/10 tần số tới hạn vượt trội, ở tần số
tới hạn vượt trội và ở mức gấp 10 lần tần số tới hạn vượt trội đối với đáp ứng tần số thấp.
16. Xác định độ lệch pha ở mỗi tần số được sử dụng trong Bài 15.
HÌNH 10 –59 VCC

βDC = βac = 125
+9V
Cbe = 25 pF
Cbc = 10pF
RC
C3
R1 220 Vout
12k
C1
1 µF
RL
680
50 1µF
Rs
RE C2
Vin R2 4,7k 100 10 µF
17. Xác định các tần số tới hạn liên quan đến đáp ứng tần số thấp của bộ khuếch đại FET trong Hình 10–60.
Chỉ ra tần số tới hạn chi phối và vẽ đồ thị Bode.
18. Tìm mức tăng điện áp của bộ khuếch đại trong Hình 10–60 ở các tần số sau: fc , 0,1fc và 10fc , trong
đó fc là tần số tới hạn chiếm ưu thế.
VDD
+15V
Ciss = 10 pF
Crss = 4 pF
RD IGSS = 50 nA @ VGS = –10 V
560 0,005 µ
F
Vout VGS(tắt) = –6 V
IDSS = 15 mA
0,005 µ F
RL
10k
600 Rs
R G
10 triệu
Vin
HÌNH 10 –60
Phần 10–4 Phản hồi của bộ khuếch đại tần số cao
19. Xác định các tần số tới hạn liên quan đến đáp ứng tần số cao của bộ khuếch đại trong Hình 10–59. Xác định
tần số tới hạn chi phối và vẽ biểu đồ Bode.
20. Xác định mức tăng điện áp của bộ khuếch đại trong Hình 10–59 ở các tần số sau: 0,1fc , fc , 10fc và
100fc , trong đó fc là tần số tới hạn chi phối trong đáp ứng tần số cao.
21. Bảng dữ liệu cho FET trong Hình 10–60 cho Crss = 4 pF và Ciss = 10 pF. Xác định các tần số tới hạn liên
quan đến đáp ứng tần số cao của bộ khuếch đại và chỉ ra tần số chiếm ưu thế.
22. Xác định mức tăng điện áp tính bằng dB và độ dịch pha tại mỗi bội số sau của tần số tới hạn chiếm ưu thế
trong Hình 10–60 đối với đáp ứng tần số cao: 0,1fc , fc , 10fc và 100fc .
Phần 10–5 Đáp ứng tần số tổng thể của bộ khuếch đại 23. Một
bộ khuếch đại cụ thể có các tần số tới hạn thấp sau: 25 Hz, 42 Hz và 136 Hz. Nó cũng có tần số tới hạn cao
là 8 kHz và 20 kHz. Xác định tần số tới hạn trên và dưới.
24. Xác định băng thông của bộ khuếch đại trong Hình 10–59. 25. fT =
200 MHz được lấy từ bảng dữ liệu của một bóng bán dẫn được sử dụng trong một bộ khuếch đại nhất định. Nếu
mức tăng tầm trung được xác định là 38 và nếu fcl đủ thấp để có thể bỏ qua so với fcu, bạn mong đợi
băng thông bao nhiêu? Bạn mong đợi giá trị nào của fcu ?
26. Nếu mức tăng tầm trung của một bộ khuếch đại nhất định là 50 dB và do đó là 47 dB tại fcu thì mức tăng là bao nhiêu
ở 2fcu à? Ở 4fcu? Ở 10fcu?
Phần 10–6 Đáp ứng tần số của bộ khuếch đại đa tầng
27. Trong một bộ khuếch đại hai tầng nhất định, tầng đầu tiên có tần số tới hạn là 230 Hz và 1,2 MHz.
Giai đoạn thứ hai có tần số tới hạn là 195 Hz và 2 MHz. quan trọng chi phối là gì
tần số?
28. Băng thông của bộ khuếch đại hai tầng trong Bài 27 là bao nhiêu?
29. Xác định băng thông của bộ khuếch đại hai tầng trong đó mỗi tầng có giới hạn thấp hơn
tần số 400 Hz và tần số tới hạn trên là 800 kHz.
30. Tần số tới hạn dưới chiếm ưu thế của bộ khuếch đại ba tầng trong đó fcl = 50 Hz là bao nhiêu?
cho từng giai đoạn.
31. Trong một bộ khuếch đại hai tầng nhất định, các tần số tới hạn thấp hơn là fcl(1) = 125 Hz và fcl(2) =
125 Hz và tần số tới hạn trên là fcu(1) = 3 MHz và fcu(2) = 2,5 MHz. Quyết tâm
băng thông.
Phần 10–7 Đo đáp ứng tần số
32. Trong thử nghiệm đáp ứng từng bước của một bộ khuếch đại nhất định, tr = 20 ns và tf = 1 ms. Xác định fcl và fcu.
33. Giả sử bạn đang đo đáp ứng tần số của bộ khuếch đại bằng nguồn tín hiệu và
máy hiện sóng. Giả sử rằng mức tín hiệu và tần số được đặt sao cho máy hiện sóng chỉ ra mức điện áp đầu
ra là 5 V rms ở dải giữa của đáp ứng của bộ khuếch đại. nếu bạn
muốn xác định tần suất tới hạn trên, cho biết bạn sẽ làm gì và chỉ ra phạm vi nào bạn sẽ tìm kiếm.
34. Xác định băng thông gần đúng của bộ khuếch đại từ kết quả được chỉ ra của bước
kiểm tra phản ứng trong Hình 10–61.
HÌNH 10–61
µ
5 giây/div 0,1 mili giây/div
VẤN ĐỀ HOẠT ĐỘNG ỨNG DỤNG
35. Xác định tần số tới hạn thấp hơn chiếm ưu thế cho bộ khuếch đại trong Hình 10–52 nếu co- RL = 29 kÆ và
tụ pling được thay đổi thành 1 mF. Giả sử bac = 100.
36. Sự thay đổi ở Bài 35 có ảnh hưởng đáng kể đến băng thông tổng thể không?
37. Sự thay đổi từ điện trở tải ở 29

đầukÆrađến 100cùng
cuối kÆ của bộ khuếch đại trong Hình 10–52 ảnh hưởng đến tần số
tới hạn thấp hơn chiếm ưu thế như thế nào?
38. Nếu các bóng bán dẫn trong bộ tiền khuếch đại đã sửa đổi trong Hoạt động ứng dụng có độ bac là 300, hãy
xác định ảnh hưởng lên tần số tới hạn thấp hơn chiếm ưu thế.
VẤN ĐỀ BẢNG DỮ LIỆU
39. Tham khảo bảng dữ liệu một phần cho 2N3904 trong Hình 10–62, xác định tổng công suất đầu vào
điện dung cho bộ khuếch đại nếu mức tăng điện áp là 25.
40. Một bộ khuếch đại nhất định sử dụng 2N3904 và có mức tăng điện áp tầm trung là 50. Tham khảo
một phần bảng dữ liệu trong Hình 10–62, xác định băng thông tối thiểu của nó.
41. Bảng dữ liệu cho MOSFET 2N4351 chỉ định giá trị tối đa của điện dung bên trong
như sau: Ciss = 5 pF, Crss = 1,3 pF, và Cd(sub) = 5 pF. Xác định Cgd, Cgs và Cds.
Đặc điểm điện từ TA = 25°C trừ khi có ghi chú khác
Biểu tượng Tham số Điều kiện kiểm tra Đơn vị tối thiểu tối đa
ĐẶC ĐIỂM TẮT
Giám đốc điều hành V(BR)

Sự cố Collector-Emitter IC = 1,0 mA, IB = 0 40 V.
Vôn
V(BR)CBO Điện áp đánh thủng cơ sở Collector IC = 10 µA, IE = 0 60 V.
Điện áp đánh thủng cơ sở phát IE = 10 µA, IC = 0 6.0 V.

V(BR)EBO
IBL Dòng điện cắt cơ sở VCE = 30 V, VEB = 3V 50 nA
ICEX Dòng điện cắt của bộ thu VCE = 30 V, VEB = 3V 50 nA
VỀ ĐẶC ĐIỂM*
hFE Thu nhập hiện tại của DC IC = 0,1 mA, VCE = 1,0 V 40
IC = 1,0 mA, VCE = 1,0 V 70
IC = 10 mA, VCE = 1,0 V 100 300
IC = 50 mA, VCE = 1,0 V 60
IC = 100 mA, VCE = 1,0 V 30
VCE(thứ bảy)
Điện áp bão hòa của bộ thu-phát IC = 10 mA, IB = 1,0 mA 0,2 V.
IC = 50 mA, IB = 5,0 mA 0,3 V.
VBE(thứ bảy)
Điện áp bão hòa cực phát IC = 10 mA, IB = 1,0 mA 0,65 0,85 V.
IC = 50 mA, IB = 5,0 mA 0,95 V.
ĐẶC ĐIỂM TÍN HIỆU NHỎ
fT Mức tăng hiện tại - Sản phẩm băng thông IC = 10 mA, VCE = 20 V, 300 MHz
f = 100 MHz
cobo Điện dung đầu ra VCB = 5,0 V, IE = 0, 4.0 pF

f = 1,0 MHz
Cibo Điện dung đầu vào VEB = 0,5 V, IC = 0, 8,0 pF

f = 1,0 MHz
NF Hình tiếng ồn IC = 100 µA, VCE = 5,0 V, 5.0 dB
RS =1,0k,f=10 Hz đến 15,7kHz
ĐẶC ĐIỂM CHUYỂN ĐỔI
td Thời gian trì hoãn VCC = 3,0 V, VBE = 0,5 V, 35 ns
thời gian tăng IC = 10 mA, IB1 = 1,0 mA 35 ns
tr ts Thời gian lưu trữ VCC = 3.0V, IC = 10mA 200 ns
tf
Giảm thời gian IB1 = IB2 = 1,0 mA 50 ns
HÌNH 10 –62
Bảng dữ liệu một phần cho 2N3904. Bản quyền của Tập đoàn bán dẫn Fairchild. Được sử dụng bởi sự cho phép.
VẤN ĐỀ NÂNG CAO
42. Hai bộ khuếch đại ghép điện dung một tầng giống như trong Hình 10–56 được kết nối như
bộ khuếch đại hai giai đoạn (RL được loại bỏ khỏi giai đoạn đầu tiên). Xác định xem cấu hình này có
hoạt động như một bộ khuếch đại tuyến tính với điện áp đầu vào là 10 mV rms hay không. Nếu không thì sửa đổi
thiết kế để đạt được mức tăng tối đa mà không bị biến dạng.
43. Hai tầng của bộ khuếch đại trong Hình 10–60 được kết nối theo tầng. Xác định tổng thể
băng thông.
44. Thiết kế lại bộ khuếch đại trong Hình 10–52 để điều chỉnh mức tăng điện áp từ 50 đến 500 và thấp hơn
tần số tới hạn là 1 kHz.

11 THYRISTOR
11–1 Điốt bốn lớp Hoạt động ứng dụng trong chương này là hệ thống điều khiển
11–2 Bộ chỉnh lưu điều khiển bằng silicon (SCR) tốc độ động cơ cho băng tải trong dây chuyền sản xuất. Hệ
thống cảm nhận số lượng bộ phận đi qua một điểm trong một
11–3 Ứng dụng SCR
khoảng thời gian xác định và điều chỉnh tốc độ chuyển động
11–4 Diac và Triac
của băng tải để đạt được tốc độ dòng chảy mong muốn của các bộ phận.
11–5 Công tắc điều khiển bằng silicon (SCS)
Trọng tâm là mạch điều khiển tốc độ động cơ băng tải.
11–6 Transitor đơn nối (UJT)
11–7 Transitor nối tiếp có thể lập trình (PUT) THAM QUAN TRANG WEB CỦA CÔNG TY
Hoạt động ứng dụng

Hỗ trợ nghiên cứu và các tập tin Multisim cho chương này có
sẵn tại http://www.pearsonhighered.com/electronics
CHƯƠNG MỤC TIÊU
GIỚI THIỆU
• Mô tả cấu trúc cơ bản và hoạt động của 4 lớp
điốt
Trong chương này, một số loại thiết bị bán dẫn được giới
• Mô tả cấu trúc cơ bản và hoạt động của SCR • Thảo luận thiệu. Một họ thiết bị được gọi là thyristor được cấu tạo
một số ứng dụng của SCR • Mô tả cấu từ bốn lớp bán dẫn (pnpn). Thyristor bao gồm diode 4 lớp, bộ
trúc cơ bản và hoạt động của diac chỉnh lưu điều khiển bằng silicon (SCR), diac, triac và công
và triac tắc điều khiển bằng silicon (SCS).

Những loại thyristor này có chung một số đặc điểm chung ngoài cấu
• Mô tả một công tắc điều khiển bằng silicon
trúc bốn lớp. Chúng hoạt động như các mạch hở có khả năng chịu được
(SCS) • Mô tả cấu tạo cơ bản và hoạt động của một khớp nối điện áp định mức nhất định cho đến khi chúng được kích hoạt. Khi
bóng bán dẫn tion
được kích hoạt, chúng sẽ bật và trở thành đường dẫn dòng điện có
• Mô tả cấu trúc cơ bản và hoạt động của UJT có thể lập điện trở thấp và vẫn giữ nguyên như vậy, ngay cả sau khi loại bỏ
trình được bộ kích hoạt, cho đến khi dòng điện giảm xuống một mức nhất định hoặc
cho đến khi chúng được kích hoạt, tùy thuộc vào loại thiết bị.
Thyristor có thể được sử dụng để điều khiển lượng điện xoay chiều
cho tải và được sử dụng trong bộ điều chỉnh độ sáng của đèn, bộ điều
• Diode 4 lớp • • Đắc khiển tốc độ động cơ, hệ thống đánh lửa và mạch sạc, v.v.
Thyristor • triac
Các thiết bị khác được mô tả trong chương này bao gồm bóng
• Đột phá về phía trước • Biển Đông
bán dẫn nối một chiều (UJT) và bóng bán dẫn nối một chiều có thể
điện áp (VBR(F)) • UJT
lập trình (PUT). UJT và PUT được sử dụng làm thiết bị kích hoạt
• Dòng giữ (IH) • Tỷ lệ chờ cho thyristor cũng như trong các bộ tạo dao động và mạch định thời.
• SCR • đặt
• LASCR
ĐI -ỐC BỐN LỚP • 565
11–1 DIOD E BỐN LỚP
Thyristor cơ bản là một thiết bị 4 lớp có hai cực là cực dương và cực âm. Nó được cấu
tạo từ bốn lớp bán dẫn tạo thành cấu trúc pnpn.
Thiết bị hoạt động như một công tắc và luôn tắt cho đến khi điện áp chuyển tiếp đạt đến một
giá trị nhất định; sau đó nó bật và tiến hành. Sự dẫn điện tiếp tục cho đến khi dòng điện
giảm xuống dưới một giá trị xác định. Mặc dù diode 4 lớp hiếm khi được sử dụng trong các thiết
kế mới nhưng nguyên lý này tạo thành nền tảng cho các thyristor khác mà bạn sẽ nghiên cứu.
Mô tả cấu tạo cơ bản và hoạt động của diode 4 lớp Thảo

luận về diode Shockley
• Xác định ký hiệu sơ đồ • Giải thích hoạt động dựa trên mạch tương
đương • Giải thích điện áp ngắt thuận • Định nghĩa dòng điện giữ • Định
nghĩa dòng điện chuyển mạch • Mô tả ứng dụng
Diode Shockley Diode 4
lớp (còn được gọi là diode Shockley và SUS) là một loại thyristor, là một loại thiết bị được cấu tạo
từ bốn lớp bán dẫn. Cấu trúc cơ bản của một diode 4 lớp và ký hiệu sơ đồ của nó được thể hiện trong
Hình 11–1.
Cấu trúc pnpn có thể được biểu diễn bằng một mạch tương đương bao gồm một tran-sistor pnp và một
Q1
bóng bán dẫn npn, như trong Hình 11–2(a). Các lớp pnp phía trên hình thành và các lớp npn phía dưới
Q2 , chia sẻ bởi cả hai bóng bán dẫn Q1 tương đương . Lưu ý rằng
hình thành với hai lớp ở giữa được
điểm nối cơ sở-cực phát của tương ứng với điểm nối pn 1 trong Hình 11–1, điểm nối cơ sở-cực phát của
Q2 tương ứng với điểm nối pn 3, và điểm nối cơ sở-cực thu của cả hai và tương ứng với điểm nối pn 2.
Q1 Q2
Khi đặt một điện áp phân cực dương vào cực dương so với cực âm, như trong Hình 11–2(b), các điểm
nối cực-cực phát của và ( pn điểm nối 1 và 3 trong Hình 11–1(a))Q1 Q2cực thuận, và tiếp giáp cực
được phân
thu chung ( tiếp giáp pn 2 trong Hình 11–1(a)) được phân cực ngược.
Cực dương
MỘT
ngã ba pn 1
Cực dương (A) MỘT
Q1
P R
1
N ngã ba pn 2
2 +
Q1Q2
P Q2 –
3
N
ngã ba pn 3 K
Cực âm (K) K
cực âm
(a) Xây dựng cơ bản (b) Ký hiệu sơ đồ (Một) (b)
HÌNH 11 –1 HÌNH 11 –2
Điốt 4 lớp. Mạch tương đương diode 4 lớp.

566 • THYRISTOR
Dòng điện trong diode 4 lớp được thể hiện trong mạch tương đương trong Hình 11–3. Tại
LỊCH SỬ LƯU Ý
ở mức phân cực thấp, có rất ít dòng điện anode và do đó nó ở trạng thái tắt hoặc vùng chặn
Diode bốn lớp (còn gọi là diode chuyển tiếp.
Điốt Shockley) được phát minh bởi
William Shockley khi còn ở
Phòng thí nghiệm Bell. Shockley tin rằng HÌNH 11–3
diode bốn lớp sẽ cách mạng hóa MỘT

Dòng điện trong mạch tương IA = IE1
mạch chuyển mạch điện thoại vì đương diode 4 lớp.
nó có thể thay thế cơ khí R
Q1
công tắc được sử dụng bởi điện thoại IC2 = IB1
IC1 = IB2
thiết bị của thời đại. Vào giữa những
Q2 +
năm 1950, Shockley thành lập Shockley
Phòng thí nghiệm bán dẫn với mục đích –
chế tạo bóng bán dẫn silicon IK = IE2

K
nhưng sớm thay đổi sự nhấn mạnh của
công ty của ông cho đi-ốt bốn lớp.

Thật khó để sản xuất với
công nghệ thời đó và

Điện áp ngắt thuận Hoạt động của diode 4 lớp có thể có vẻ bất thường vì khi nó phân cực
Công ty của Shockley chưa bao giờ quản lý được
thuận, nó có thể hoạt động cơ bản như một công tắc mở. Có một khu vực
để kiếm lời. Điốt bốn lớp
có độ lệch thuận, được gọi là vùng chặn thuận, trong đó thiết bị có điện áp rất cao
cuối cùng phát triển thành SCR,
điện trở thuận (lý tưởng là mở) và ở trạng thái tắt. Vùng chặn thuận tồn tại từ VAK = 0 V cho đến giá trị
về cơ bản là bốn lớp
được gọi là điện áp cắt thuận, VAK V.BR(F).
diode có thêm cổng điều khiển.
Điều này được biểu thị trên đường cong đặc tính diode 4 lớp trong Hình 11–4.
HÌNH 11–4 IA
Đường cong đặc tính diode 4 lớp.

Dẫn truyền
thuận
TRÊN
vùng đất
IH
LÀ
Tắt Chặn
VAK
chuyển tiếp
0 VBR(F)
vùng đất
Khi tăng
VAK IA,
từ 0, dòng điện anode tăng dần, như thể hiện trên
đồ thị. Khi IA
tăng
IA =lên, dòng VAK
IS, điểm, điện chuyểnvàmạch
= VBR(F) sẽ đạt
cấu trúc bóng đến
bán một điểm. Tại đây
dẫn bên
trong trở nên bão hòa. Khi điều này
xảy ra, điện áp chuyển tiếp VAK đột ngột giảm xuống giá trị thấp và 4 lớp
diode đi vào vùng dẫn thuận như được chỉ ra trong Hình 11–4. Bây giờ, thiết bị này
ở trạng thái đóng và hoạt động như một công tắc đóng. Khi dòng điện anode giảm xuống dưới mức
giữ giá trị IH, thiết bị sẽ tắt.
Giữ dòng điện Khi diode 4 lớp đang dẫn điện (ở trạng thái bật), nó sẽ tiếp tục
tiến hành cho đến khi dòng điện anode giảm xuống dưới mức quy định, được gọi là mức giữ
hiện tại, tham
H. số này cũng được biểu thị trên đường cong đặc tính trong Hình 11–4.
TÔI
Khi rơiIAxuống
IH, dưới thiết bị sẽ nhanh chóng chuyển về trạng thái tắt và chuyển sang chế độ
vùng chặn chuyển tiếp.
Dòng điện chuyển mạch Giá trị của dòng điện anode tại điểm mà thiết bị
chuyển từ vùng chặn thuận (tắt) sang vùng dẫn thuận (bật) là
gọi là dòng điện chuyển mạch IS. Giá trị dòng điện này luôn nhỏ hơn giá trị dòng điện nắm giữ
hiện tại, IH.
ĐI -ỐC BỐN LỚP • 567
VÍ DỤ 11–1 Một diode 4 lớp nhất định được phân cực trong vùng chặn thuận với điện áp từ cực
dương đến cực âm là 20 V. Trong điều kiện phân cực này, dòng điện cực dương là 1 µA.
Xác định điện trở của diode trong vùng chặn thuận.
Giải pháp Điện trở là
VAK 20 V
= = 20 Maæ
RAK =
IA 1 mA
Vấn đề liên quan* Nếu dòng điện ở cực dương là 2 µA và VAK = 20 V, điện trở của diode 4 lớp là bao nhiêu
vùng chặn phía trước?
VÍ DỤ 11–2 Xác định giá trị dòng điện anode trong Hình 11–5 khi thiết bị được bật. VBR(F) =
10 V. Giả sử điện áp rơi phía trước là 0,9 V.
HÌNH 11 –5
RS
1,0k
+
VBIAS
20 V
–
Giải Điện áp ở anot, , VA là 0,9. Điện

áp trên là RS
VRS = VBIAS - VA = 20 V - 0,9 V = 19,1 V
Dòng điện anốt là
VRS 19,1 V
= = 19,1 mA
IA =
RS 1,0 kÆ
Vấn đề liên quan Điện trở trong vùng dẫn thuận của diode 4 lớp trong
Hình 11–5?
Một ứng dụng

Mạch trong Hình 11–6(a) là một bộ dao động điều hòa. Hoạt động như sau. Khi
đóng công tắc, tụ điện tích điện qua R cho đến khi điện áp của tụ đạt đến điện áp cắt
thuận của diode 4 lớp. Lúc này diode chuyển sang trạng thái dẫn điện,
và tụ điện phóng điện nhanh qua diode. Quá trình phóng điện tiếp tục cho đến khi
dòng điện qua diode giảm xuống dưới giá trị giữ. Tại thời điểm này, diode chuyển mạch
568 • THYRISTOR
SW
+ VBR(F)
V. C
–
VC
VS > 0 V
(Một) (b)
HÌNH 11–6
Một bộ dao động thư giãn diode 4 lớp.
trở về trạng thái tắt và tụ điện bắt đầu tích điện trở lại. Kết quả của hành động này là một
dạng sóng điện áp trên C như thể hiện trong Hình 11–6(b).
PHẦN 11–1
1. Tại sao diode 4 lớp được xếp vào loại thyristor?
KIỂM TRA
2. Vùng chặn chuyển tiếp là gì?
Câu trả lời có thể được tìm thấy tại www.
3. Điều gì xảy ra khi điện áp giữa cực dương và cực âm vượt quá điện áp đánh thủng thuận
lêsonhighered.com/floyd.
Vôn?
4. Sau khi bật, làm thế nào để tắt diode 4 lớp?
11–2 BỘ CHỈNH LƯU ĐIỀU KHIỂN SILICON (SCR)
Giống như diode 4 lớp, SCR có hai trạng thái hoạt động. Ở trạng thái tắt, nó
hoạt động lý tưởng như một mạch hở giữa cực dương và cực âm; thực ra, thay vì
mở thì có mức kháng cự rất cao. Ở trạng thái bật, SCR hoạt động lý tưởng như một mạch ngắn
từ cực dương đến cực âm; trên thực tế, có một lực cản nhỏ về phía trước. Các
LASCR hoạt động như một SCR ngoại trừ việc nó được kích hoạt bởi ánh sáng.
Mô tả cấu trúc cơ bản và hoạt động của SCR

• Xác định ký hiệu sơ đồ Vẽ
mạch tương đương SCR Giải thích
cách bật SCR
• Mô tả đường cong đặc trưng
Giải thích cách tắt SCR Thảo

luận và xác định các đặc tính và xếp hạng của SCR
Mô tả SCR được kích hoạt bằng ánh sáng và hiển thị một ứng dụng đơn giản
SCR (bộ chỉnh lưu điều khiển bằng silicon) là thiết bị pnpn 4 lớp tương tự như bộ chỉnh lưu 4 lớp
diode ngoại trừ có ba cực: cực dương, cực âm và cổng. Cấu trúc cơ bản của SCR
được hiển thị trong Hình 11–7(a), và ký hiệu sơ đồ được hiển thị trong Hình 11–7(b). Đặc trưng
Các gói SCR được hiển thị trong Hình 11–7(c). Các loại thyristor khác cũng được tìm thấy trong cùng
hoặc các gói tương tự.

BỘ CHỈNH LƯU ĐIỀU KHIỂN SILICON (SCR) • 569
Cực dương (A) MỘT HÌNH 11 –7
Bộ chỉnh lưu điều khiển bằng silicon (SCR).
Cổng (G) P
G
N
Cực âm (K) K
(a) Xây dựng cơ bản (b) Ký hiệu sơ đồ
(c) Các gói điển hình
Mạch tương đương SCR
Giống như hoạt động của diode 4 lớp, hoạt động của SCR có thể được hiểu rõ nhất bằng cách nghĩ đến
cấu trúc pnpn bên trong của nó dưới dạng bố trí hai bóng bán dẫn, như trong Hình 11–8. Cái này
Cấu trúc giống như cấu trúc của diode 4 lớp ngoại trừ kết nối cổng. Các lớp pnp phía trên
Q1
hoạt động như một bóng bán dẫn ,và các lớp npn phía dưới hoạt động như một bóng bán dẫn, Q2 . Một lần nữa, hãy chú ý rằng
hai lớp ở giữa được “chia sẻ”.
MỘT Cực dương HÌNH 11–8
Mạch tương đương SCR
P
Q1
G P
Cổng Q2
N
K cực âm
Bật SCR
Khi dòng điện cổng, , bằngIG
0, như trong Hình 11–9(a), thiết bị hoạt động như một thiết bị 4 lớp
diode ở trạng thái tắt. Ở trạng thái này, điện trở rất cao giữa cực dương và cực âm
có thể được tính gần đúng bằng một công tắc mở, như đã chỉ ra. Khi có xung dương của dòng điện
(kích hoạt) được áp vào cổng, cả hai bóng bán dẫn đều bật (cực dương phải dương hơn
hơn catôt). Hành động này được thể hiện trong Hình 11–9(b). IB2 bật đường Q2 , cung cấp một
dẫn cho Dòng thu ra
của khỏi Q2
bộ IB1
cung cấp thu, do đó bật Q1 . Q1
570 • THYRISTOR
+V +V +V +V +V +V
RA RA RA IA RA RA IA RA
IA IA
IA 0
IB1 IB1
Q1 MỘT Q1 MỘT Q1 MỘT
tắt TRÊN TRÊN
K K K
IB2 IB2
VG = 0 Q2 Q2 IG = 0 Q2
IG = 0 tắt TRÊN TRÊN

IG
IK IK
(a) Tắt SCR (b) SCR được kích hoạt trên (c) SCR vẫn bật sau xung kích hoạt
HÌNH 11–9
Quá trình bật SCR với công tắc tương đương được hiển thị.
dòng cơ sở bổ sung cho Q2 để Q2 vẫn dẫn truyền sau khi xung kích hoạt được di
chuyển lại khỏi cổng. Bằng hành động tái tạo này, Q2 duy trì sự dẫn truyền bão hòa của
Q Q2
1 bằng cách cung cấp đường dẫn cho lần lượt là IB1 , Q1 duy trì sự dẫn truyền bão hòa của pro-;
video IB2. Do đó, thiết bị vẫn bật (chốt) sau khi được kích hoạt, như trong Hình
11–9(c). Ở trạng thái này, điện trở rất thấp giữa cực dương và cực âm có thể xấp xỉ bằng một
công tắc đóng, như đã chỉ ra.
Giống như diode 4 lớp, SCR cũng có thể được bật mà không cần kích hoạt cổng bằng cách tăng
điện áp từ cực dương đến cực âm đến giá trị vượt quá điện áp ngắt thuận
VBR(F), như thể hiện trên đường cong đặc tính trong Hình 11–10(a). Sự đột phá về phía trước
IG 0 V, như được thể hiện bằng tập hợp các đường cong trong Hình
điện áp giảm khi tăng trên
11–10(b). Cuối cùng, đạt đến giá trị IG
mà tại đó SCR bật ở mức rất thấp
điện áp anode-cathode. Vì vậy, như bạn có thể thấy, dòng cổng điều khiển giá trị của chuyển tiếp
điện áp ngắt, VBR(F), cần thiết để bật.
NẾU NHƯ
Phía trước-
IA
sự dẫn truyền
khu vực (bật)

IH0 IG2 > IG1 IG1 > IG0 IG0 = 0
với IG = 0
IH1
IH
VBR(R) IH2
thực tế ảo VF thực tế ảo VF
0 VBR(F) 0 VBR(F2) VBR(F1) VBR(F0)
Đảo ngược-
Chặn
chặn
Lở ngược
chuyển tiếp
vùng đất
tuyết lở
vùng (tắt)
vùng đất IR
IR
(a) Với IG = 0 (b) Đối với các giá trị IG khác nhau
HÌNH 11–1 0
Đường cong đặc tính SCR.

BỘ CHỈNH LƯU ĐIỀU KHIỂN SILICON (SCR) • 571
Mặc dù điện áp giữa anode và cathode vượt quá VBR(F) sẽ không làm hỏng thiết bị nếu
dòng điện bị hạn chế, nên tránh tình trạng này vì việc điều khiển thông thường của SCR
bị mất. Thông thường nó chỉ được kích hoạt bằng một xung ở cổng.
Tắt SCR
Khi cổng trở về 0 V sau khi loại bỏ xung kích hoạt, SCR không thể tắt; Nó
nằm trong vùng dẫn truyền thuận. Dòng điện anode phải giảm xuống dưới giá trị
dòng điện giữ IH để xảy ra hiện tượng tắt máy. Dòng giữ được chỉ định trong
Hình 11–10.
Có hai phương pháp cơ bản để tắt SCR: ngắt dòng anode và
chuyển mạch bắt buộc. Dòng điện anode có thể bị gián đoạn bởi một chuỗi tức thời hoặc
bố trí chuyển mạch song song, như trong Hình 11–11. Công tắc nối tiếp ở phần (a)
chỉ đơn giản là giảm dòng điện anode về 0 và làm cho SCR tắt. Sự song song
phần (b) chuyển một phần dòng điện tổng ra khỏi SCR, do đó làm giảm
dòng điện anode có giá trị nhỏ hơn IH.
Phương pháp chuyển mạch cưỡng bức về cơ bản yêu cầu buộc dòng điện tạm thời
thông qua SCR theo hướng ngược lại với hướng dẫn truyền thuận để mạng chuyển tiếp
dòng điện giảm xuống dưới giá trị giữ. Mạch cơ bản, như trong Hình 11–12,
bao gồm một công tắc (thường là công tắc bóng bán dẫn) và một tụ điện. Trong khi SCR đang dẫn điện, công tắc
mở và được sạc vào điện áp nguồn thông Cc

qua , như thể hiện trong Rc
phần (a). Để tắt SCR, người ta đóng công tắc, đặt tụ điện ngang qua SCR và
buộc dòng điện chạy qua nó ngược chiều với dòng điện thuận, như chỉ ra ở phần (b). Tiêu biểu,
thời gian tắt của SCR dao động từ vài micro giây đến khoảng 30 ms.
+V +V
+V +V
Cc Rc Cc Rc
– + – +
RA
TÔI
IA = 0
TÔI SW SW
RA
IA < IH
RK RK
G G
(Một) (b) (a) Trên (b) Tắt
HÌNH 11 –1 1 HÌNH 11 –1 2
SCR tắt do gián đoạn dòng điện anode. SCR tắt bằng chuyển mạch cưỡng bức.
Đặc điểm và xếp hạng SCR

Một số đặc điểm và xếp hạng SCR quan trọng nhất được xác định như sau. Sử dụng
đường cong trong Hình 11–10(a) để tham khảo khi thích hợp.
Điện áp ngắt thuận, VBR(F) Đây là điện áp mà SCR đi vào

vùng dẫn truyền thuận. Giá trị của VBR(F) lớn nhất khi IG = 0 và được
khử lửa VBR(F0) . Khi dòng điện cổng tăng, VBR(F) giảm và được chỉ định
v.v.,
VBR(F1), VBR(F2), (IG1, Dòng để tăng
giữ, Đây các bước
là giá trị trong dòngmàđiện
dòng anode dưới cổng,
mức đó v.v.).
SCR IG2,
chuyển mạch IH
từ vùng dẫn truyền thuận đến vùng chặn thuận. Giá trị tăng lên
với giá trị giảm dần và đạtIG
giá trị lớn nhất khi IG = 0.
572 • THYRISTOR
Dòng kích hoạt cổng, IGT Đây là giá trị dòng điện cổng cần thiết để chuyển SCR từ vùng chặn thuận sang
vùng dẫn thuận trong các điều kiện cụ thể.
Dòng chuyển tiếp trung bình, IF(avg) Đây là dòng điện cực dương liên tục tối đa (dc) mà
thiết bị có thể chịu được ở trạng thái dẫn điện trong các điều kiện xác định.
Vùng dẫn thuận Vùng này tương ứng với điều kiện bật của SCR trong đó có dòng điện chuyển
tiếp từ cực âm đến cực dương thông qua điện trở rất thấp (gần đúng) của SCR.
Vùng chặn thuận và chặn ngược Các vùng này tương ứng với điều kiện tắt của SCR trong đó dòng
điện thuận từ cực âm đến cực dương bị chặn bởi mạch hở hiệu dụng của SCR.
Điện áp đánh thủng ngược, Thông đến

số này chỉ định giá trị điện áp VBR(R) ngược từ cực âm
cực dương tại đó thiết bị đi vào vùng tuyết lở và bắt đầu dẫn điện nặng (giống như trong
diode tiếp giáp pn).
SCR kích hoạt bằng ánh sáng (LASCR)
Bộ chỉnh lưu điều khiển bằng silicon kích hoạt bằng ánh sáng (LASCR) là một thiết bị bán dẫn bốn
lớp (thyristor) hoạt động về cơ bản giống như SCR thông thường ngoại trừ việc nó cũng có thể
được kích hoạt bằng ánh sáng. LASCR dẫn dòng điện theo một hướng khi được kích hoạt bởi một
lượng ánh sáng vừa đủ và tiếp tục dẫn dòng điện cho đến khi dòng điện giảm xuống dưới một giá trị
xác định. Hình 11–13 hiển thị biểu tượng sơ đồ LASCR. LASCR nhạy cảm nhất với ánh sáng khi thiết
HÌNH 11–13
bị đầu cuối cổng mở. Nếu cần thiết, có thể sử dụng điện trở từ cực cổng đến cực âm để giảm độ nhạy.
Ký hiệu LASCR.
Hình 11–14 cho thấy LASCR được sử dụng để cấp điện cho rơle chốt. Nguồn đầu vào bật đèn; ánh sáng tới sẽ
kích hoạt LASCR. Dòng điện cực dương cung cấp năng lượng cho rơle và đóng tiếp điểm. Lưu ý rằng nguồn đầu
vào được cách ly về điện với phần còn lại của mạch.
Báo động,
mở cửa, v.v.
+ +
VDC VDC
– –
R G
HÌNH 11–1 4
Một mạch LASCR.
PHẦN 11–2 1. SCR là gì?

KIỂM TRA
2. Đặt tên cho các thiết bị đầu cuối SCR.
3. Làm cách nào để bật SCR (được thực hiện để tiến hành)?
4. Làm thế nào để tắt SCR?
5. Trong Hình 11–14, cần phải làm gì để tắt LASCR và ngắt điện rơle?
SCR ỨNG DỤNG • 573
11–3 ỨNG DỤNG SCR
SCR được sử dụng trong nhiều ứng dụng, bao gồm điều khiển động cơ, mạch trễ thời gian,
điều khiển lò sưởi, điều khiển pha, điều khiển rơle và máy phát răng cưa.

Thảo luận một số ứng dụng SCR
Giải thích hoạt động của dòng điều khiển bật tắt
Mô tả điều khiển công suất nửa sóng
Giải thích cách hoạt động của mạch chiếu
sáng dự phòng Thảo luận về mạch bảo vệ
quá áp Giải thích hoạt động của máy phát điện răng cưa
Kiểm soát bật tắt hiện tại
Hình 11–15 cho thấy mạch SCR cho phép chuyển dòng điện thành tải bằng cách
đóng tạm thời công tắc SW1 và loại bỏ khỏi tải bằng cách đóng tạm thời
của công tắc SW2.
+V HÌNH 11–15
Mạch điều khiển SCR bật tắt.
RL
IA
SW2
R G
+ SW1
Giả sử SCR ban đầu tắt, việc đóng SW1 tạm thời sẽ cung cấp một xung dòng điện ra
khỏi cổng, do đó kích hoạt SCR bật để nó dẫn dòng điện qua Cổng. RL.
SCR vẫn dẫn điện ngay cả sau khi loại bỏ tiếp điểm tạm thời của SW1 nếu
dòng điện cực dương bằng hoặc lớn hơn dòng điện giữ, KhiIH.SW2 tạm thời
đóng, dòng điện bị lệch xung quanh SCR, do đó làm giảm dòng điện cực dương của nó
xuống dướiIH.
giá trị duy trì. Điều này sẽ tắt SCR và giảm dòng tải về 0.
VÍ DỤ 11–3 Xác định dòng kích hoạt cổng và dòng anode khi công tắc SW1 được kích hoạt
đóng cửa trong giây lát trong Hình 11–16. Giả sử VAK = 0,2 V, VGK = 0,7 V, Và
IH = 5 mA.
VTRIG - VGK 3V - 0,7V

Giải pháp =
IG = = 410 MA
R G 5,6 kÆ
VA - VAK 15V - 0,2V
= = 448 mA
IA =
RA 33 Æ
574 • THYRISTOR
HÌNH 11–1 6
VA
15 V
RA
33
SW 2
R G
2N5060
+ SW1
5,6k
VTRIG
3V –
Vấn đề liên quan SCR có bật không nếu VA giảm xuống 12 V? Giải thích.
Khi SW2 mở, hãy đóng SW1 trong giây lát. So sánh dòng điện anode đo được với giá trị tính toán.
Lưu ý rằng dòng anode vẫn tiếp tục ngay cả sau khi SW1 được mở. Đóng SW2 và quan sát dòng điện
anode. Giải thích quan sát của bạn.
Kiểm soát công suất nửa sóng
Một ứng dụng phổ biến của SCR là điều khiển nguồn điện xoay chiều cho bộ điều chỉnh độ sáng của đèn, lò
sưởi điện và động cơ điện. Một mạch điều khiển pha, điện trở thay đổi, nửa sóng được thể hiện trong Hình
11–17; 120 V ac được cấp qua các cực A và B; RL biểu thị điện trở R1 của tải (ví dụ: bộ phận làm nóng hoặc
dây tóc đèn). Điện trở giới hạn dòng điện R2 và chiết áp đặt mức kích hoạt cho SCR.
HÌNH 11–1 7
Mạch điều khiển nửa sóng, điện trở thay
đổi, điều khiển pha. MỘT R1

RL
120 V xoay chiều
B
R2
Bằng cách điều chỉnh R2 , SCR có thể được kích hoạt tại bất kỳ điểm nào trên nửa chu kỳ dương của
dạng sóng xoay chiều trong khoảng từ 0° đến 90°, như trong Hình 11–18.
Khi SCR kích hoạt gần điểm bắt đầu của chu kỳ (khoảng 0°), như trong Hình 11–18(a), nó sẽ dẫn điện
trong khoảng 180° và công suất tối đa được truyền tới tải.
Khi nó kích hoạt gần đỉnh của nửa chu kỳ dương (90°), như trong Hình 11–18(b), SCR dẫn điện trong khoảng
90° và ít điện năng được cung cấp cho tải hơn. Bằng cách điều chỉnh R2 , việc kích hoạt có thể được thực
hiện ở bất kỳ đâu giữa hai mức cực đoan này và do đó, một lượng điện năng thay đổi có thể được cung cấp
cho tải. Hình 11–18(c) minh họa việc kích hoạt ở điểm 45° làm ví dụ. Khi đầu vào xoay chiều trở nên âm,
SCR sẽ tắt và không hoạt động trở lại cho đến điểm kích hoạt trong nửa chu kỳ dương tiếp theo. Diode ngăn
điện áp xoay chiều âm được áp vào cổng của SCR.

Điểm kích hoạt

IL IL
MỘT
R1 RL MỘT
R1 RL
TÔI TÔI
0° 180° 90° 90°
Cò súng
R2 R2
B B
(a) dẫn 180° (b) dẫn điện 90°
Điểm kích hoạt

IL
MỘT
R1 RL
TÔI
45° 135°
R2
B
(c) dẫn nhiệt 135°
HÌNH 11 –1 8
Hoạt động của mạch điều khiển pha.
VÍ DỤ 11–4 Hiển thị dạng sóng điện áp trên SCR trong Hình 11–19 từ cực dương đến cực âm
(mặt đất) liên quan đến dòng điện tải đối với dây dẫn 180°, 45° và 90°. Giả sử một
SCR lý tưởng.
HÌNH 11 –19
R1 RL
10k 100
Vs
120 V
R2
500
Giải pháp Khi có dòng tải, SCR đang dẫn điện và điện áp trên nó lý tưởng nhất là
số không. Khi không có dòng tải, điện áp trên SCR bằng điện áp
điện áp đặt. Các dạng sóng được hiển thị trong Hình 11–20.
Vấn đề liên quan Điện áp trên SCR là bao nhiêu nếu nó không bao giờ được kích hoạt?
Xem điện áp trên SCR bằng máy hiện sóng. Thay đổi chiết áp
thiết lập và quan sát những thay đổi như thế nào. VAK
576 • THYRISTOR
HÌNH 11 –20
IL
VAK
180° 45° 90°
Chiếu sáng dự phòng khi mất điện

Một ví dụ khác về ứng dụng SCR, chúng ta hãy xem xét một mạch sẽ duy trì ánh sáng
bằng cách sử dụng pin dự phòng khi mất điện xoay chiều. Hình 11–21 cho thấy một bộ chỉnh lưu
toàn sóng có điểm giữa được sử dụng để cung cấp nguồn điện xoay chiều cho đèn điện áp thấp. Miễn là
có nguồn điện xoay chiều, pin sạc qua diode và R1 D .
3
R1 D3 R1 D3
TÔI
D1 Tắt D1 TRÊN
+6V
120 V
6,3 V + D4 D4 TÔI
rms >6 V C
–
0 V
VG
6,3 V
D2 D2
R3 R3
–+ –+
R2 6 V R2 6 V
(a) bật nguồn điện xoay chiều (b) Nguồn pin dự phòng (tắt nguồn ac)
HÌNH 11–2 1
Mạch chiếu sáng dự phòng tự động.
Điện áp cực âm của SCR được thiết lập khi tụ điện đạt giá trị cực đại
của điện áp xoay chiều được chỉnh lưu toàn sóng (ít hơn 6,3 V rmstrên
giảm . Cực dương ở
2 và D1
R ) điện áp pin 6 V, làm cho nó kém dương hơn so với cực âm, do đó ngăn cản sự dẫn điện. Cổng
của SCR ở điện áp được thiết lập bởi bộ chia điện áp được tạo thành từ và R2
R3 . Trong những điều kiện này, đèn được chiếu sáng bởi nguồn điện xoay chiều đầu vào và SCR được
tắt, như minh họa trong Hình 11–21(a).
Khi có sự gián đoạn của nguồn điện xoay chiều, tụ điện sẽ phóng điện qua mạch đóng
đường R R3 D và ,làm
Hành âm kém, dương hơn cực dương hoặc cổng. Cái này
cựccho
động 1 , 3 thiết lập điều kiện kích hoạt và SCR bắt đầu hoạt động. Hiện tại từ
pin được truyền qua SCR và đèn, do đó duy trì được độ sáng, như minh họa trong hình
Hình 11–21(b). Khi nguồn điện xoay chiều được phục hồi, tụ điện sẽ được sạc lại và SCR quay
tắt. Pin bắt đầu sạc lại.
Mạch bảo vệ quá áp

Hình 11–22 cho thấy một mạch bảo vệ quá điện áp đơn giản, đôi khi được gọi là mạch “thanh
xà beng”, trong nguồn điện một chiều. Điện áp đầu ra DC từ bộ điều chỉnh được giám sát bởi
điốt zener (D1 ) Và
và bộ chia điện trở (R Giới hạn trên 1 của R2 )
.
điện áp đầu ra được đặt bởi điện áp zener. Nếu vượt quá điện áp này, zener sẽ tiến hành
và bộ chia điện áp tạo ra điện áp kích hoạt SCR. Điện áp kích hoạt bật
SCR, được kết nối qua điện áp đường dây. Dòng điện SCR làm nổ cầu chì,
do đó ngắt kết nối điện áp đường dây khỏi nguồn điện.
SW Cầu chì HÌNH 11 –2 2
Bảo vệ quá áp SCR cơ bản
mạch (hiển thị màu xanh lam).
120 V xoay chiều DC

VOUT
60Hz Nguồn cấp
D1
R1
D2
VTRIG
R2
R3
Máy phát điện răng cưa
SCR có thể được sử dụng kết hợp với mạch RC để tạo ra răng cưa lặp đi lặp lại
dạng sóng. Mạch điện được hiển thị trong Hình 11–23. Hằng số thời gian được đặt R1
bởi và C1 ,
và điện áp tại đó SCR kích hoạt được xác định bởi bộ chia điện áp thay đổi
được hình thành . Khi đóng công tắc, tụ điện bắt đầu nạp điện và quay
bởi và R2 R3
trên SCR. Khi SCR bật, tụ điện nhanh chóng phóng điện qua nó; cực dương
dòng điện sau đó giảm xuống dưới giá trị giữ, khiến SCR tắt. Càng sớm càng
SCR tắt, tụ điện bắt đầu sạc lại và chu kỳ được lặp lại. Bằng cách điều chỉnh
chiết áp, tần số của dạng sóng răng cưa có thể được thay đổi.
HÌNH 11 –2 3
R1
+
R2
VS C1
–
R3
PHẦN 11–3 1. Nếu chiết áp trong Hình 11–18 được đặt ở điểm giữa của nó thì trong phần nào của
KIỂM TRA chu kỳ đầu vào SCR sẽ tiến hành?
2. Trong Hình 11–21, mục đích của diode D3 là gì ?

578 • THYRISTOR
11–4 DIAC VÀ TRIAC

Cả diac và triac đều là loại thyristor có thể dẫn dòng điện ở cả hai
hướng (song phương). Sự khác biệt giữa hai thiết bị là diac có hai cực, trong khi triac
có cực thứ ba, là cổng để kích hoạt. diac

chức năng cơ bản giống như hai điốt 4 lớp song song quay ngược chiều nhau. Các
chức năng triac về cơ bản giống như hai SCR song song quay ngược chiều nhau với một
thiết bị đầu cuối cổng chung.
Mô tả cấu tạo cơ bản và hoạt động của diac và triac Giải thích hoạt động
của diac
• Xác định ký hiệu sơ đồ • Mô tả đường đặc tính • Thảo luận mạch tương đương
Giải thích hoạt động của triac
• Xác định ký hiệu sơ đồ • Mô tả đường đặc tính • Thảo luận mạch tương đương
Mô tả ứng dụng của triac
Diac
Diac là một thiết bị bán dẫn bốn lớp (thyristor) có hai cực, có thể dẫn dòng điện theo một
trong hai hướng khi được kích hoạt. Cấu trúc cơ bản và biểu tượng sơ đồ của một
diac được thể hiện trong Hình 11–24. Lưu ý rằng có hai thiết bị đầu cuối, được dán A1
nhãn và A2 .
Lớp trên và lớp dưới chứa cả vật liệu n và p. Phía bên phải của ngăn xếp có thể là
được coi là cấu trúc pnpn có cùng đặc điểm với diode bốn lớp, trong khi
bên trái là một diode bốn lớp đảo ngược có cấu trúc npnp.
Sự dẫn điện xảy ra trong một diac khi đạt đến điện áp đánh thủng với một trong hai cực
qua hai thiết bị đầu cuối. Đường cong trong Hình 11–25 minh họa đặc điểm này. Một lần
xảy ra hiện tượng đánh thủng, dòng điện có chiều phụ thuộc vào cực tính của điện áp trên
các thiết bị đầu cuối. Thiết bị tắt khi dòng điện giảm xuống dưới giá trị giữ.
NẾU NHƯ
A1 A1
N IH
VBR(R)
P thực tế ảo VF
N 0 VBR(F)
–IH
P
N
A2 A2
(a) Xây dựng cơ bản (b) Ký hiệu IR
HÌNH 11–2 4 HÌNH 11 –25
Điac. Đường cong đặc tính Diac.
Mạch tương đương của một diac gồm có bốn bóng bán dẫn được sắp xếp như hình
Hình 11–26(a). Khi đường diac bị lệch như trong Hình 11–26(b), cấu trúc pnpn từ A1
A2 cung cấp hoạt động tương tự như được mô tả cho diode 4 lớp. Tương đương
tới mạchđộng
bị hoạt Q1 Q3
ở và
phần Q2
được
trênphân
bên cực
phảithuận và phân
của đường cựcđặc
cong ngược.
tính Thiết Q4
trong Hình 11–25 theo độ lệch này
THE DIAC VÀ TRIAC • 579
A1
TÔI TÔI
R R
Q3
Q1
A1 A1 –
–+
+
Q4
Q2
A2 A2
A2
(Một) (b) (c)
HÌNH 11 –2 6
Mạch tương đương Diac và điều kiện phân cực.
tình trạng. Khi diac bị sai lệch như trong Hình 11–26(c), cấu trúc pnpn từ
và Q3
A2 A1 được sử dụng.
phân Trong mạch
cực ngược. tương
Trong điềuđương, Q4 cực thuận, và và
và được phân
kiện sai Q1
Q2 lệch này, thiết bị hoạt động ở phía dưới bên trái
phần của đường cong đặc tính, như trong Hình 11–25.
người triac
Triac giống như một diac có cực cổng. Một triac có thể được bật bằng một xung của dòng điện cổng
và không yêu cầu điện áp đánh thủng để bắt đầu dẫn điện, cũng như diac. Về cơ bản,
một triac có thể được coi đơn giản là hai SCR được kết nối song song và ngược hướng với một
cổng chung. Không giống như SCR, triac có thể dẫn dòng điện theo một trong hai cách
hướng khi nó được kích hoạt, tùy thuộc vào cực tính của điện áp trên nó và A1
2 thiết bị đầu cuối. Hình 11–27 thể hiện cấu trúc cơ bản và ký hiệu sơ đồ của triac.
Một
A1 HÌNH 11–27
Triac.
N N A1
P
P G
N N
A2
Cổng
A2
(a) Xây dựng cơ bản (b) Ký hiệu
Đường cong đặc tính được thể hiện trong Hình 11–28. Lưu ý rằng điện thế đánh thủng giảm
khi dòng điện cổng tăng, giống như với SCR. Giống như các thyristor khác, triac
ngừng dẫn điện khi dòng điện cực dương giảm xuống dưới giá trị quy định của dòng điện giữ.
IH. nhất để tắt triac là giảm dòng điện xuống mức đủ thấp.
Cách duy
Hình 11–29 cho thấy triac được kích hoạt theo cả hai hướng dẫn. Một phần
(a), đầu cuối A có độ lệch dương so với A2 nên triac dẫn điện như khi 1 ,
580 • THYRISTOR
IA
IG2 IG1 IG0

IH0
IH1
IH2
VBR(R0) VBR(R1) VBR(R2)
–VA VA
VBR(F2) VBR(F1) VBR(F0)
–IH2
–IH1
–IG0 –IG1 –IG2 –IH0
–IA
HÌNH 11–2 8
Đường cong đặc trưng Triac.
HÌNH 11–29 +V
Hoạt động song phương của một triac.
TÔI
+V
A1
Q3
R
Q1
TÔI
A1
G
Q2 Q4
G
A2
A2
(Một) (b) Bật Q1 và Q2
TÔI
A1
Q3
R
TÔI
Q1
A1
G
Q2 Q4
G
A2
A2
+V +V
(c) (d) Quý 3 và Quý 4 trở đi

THE DIAC VÀ TRIAC • 581
được kích hoạt bởi một xung dương ở cực cổng. Mạch tương đương Transistor một phần
Q1 đóQ2và tiến hành khi áp dụng xung kích hoạt dương. Trong phần (c), đầu
(b) thể hiện điều
A
2 lệch dương đối với A1 Q3 Q4 , do
cuối có độ đó triac tiến hành như được hiển thị. Trong trường hợp này,
và tiến hành như đã chỉ ra ở phần (d) khi áp dụng xung kích hoạt dương.
Các ứng dụng
Giống như SCR, triac cũng được dùng để điều khiển công suất trung bình trên tải bằng phương pháp pha
điều khiển. Triac có thể được kích hoạt sao cho nguồn điện xoay chiều được cung cấp cho tải để điều khiển
phần của mỗi nửa chu kỳ. Trong mỗi nửa chu kỳ dương của điện xoay chiều, triac sẽ tắt trong một khoảng thời gian nhất định
khoảng thời gian, được gọi là góc trễ (được đo bằng độ), sau đó nó được kích hoạt và tiến hành
dòng điện chạy qua tải trong phần còn lại của nửa chu kỳ dương, gọi là
góc dẫn. Tác động tương tự xảy ra ở nửa chu kỳ âm, tất nhiên, ngoại trừ việc dòng điện được dẫn
theo hướng ngược lại qua tải. Hình 11–30 minh họa hành động này.
HÌNH 11 –3 0
Triac trên
Điều khiển pha triac cơ bản.
RL
IL
A1 Trì hoãn
Vin góc
G dẫn truyền
góc
A2
VG
Một ví dụ về điều khiển pha sử dụng triac được minh họa trong Hình 11–31(a). Điốt là
D1 trong thời gian tích cực

được sử dụng để cung cấp xung kích hoạt cho cổng triac. Diode dẫn điện
nửa chu kỳ. Giá trị của đặtR1

điểm trên nửa chu kỳ dương mà tại đó triac kích hoạt.
.
A1 Lưu ý rằng trong phần này của chu trình xoay chiều và G dương đối với A2
HÌNH 11 –3 1
Mạch điều khiển pha Triac.

RL
D1
VRL Điểm kích hoạt
A1
Vin
G
R1
A2 Điểm kích hoạt
(được điều chỉnh bởi R1 )

D2
(Một) (b)
D2điện trong nửa chu kỳ âm và đặt điểm kích hoạt. Để ý

Diode dẫn R1
A
rằng trong phần này của chu kỳ xoay chiều, và G dương đối với The re- 2 A1 .
RL trong Hình 11–31(b).
dạng sóng sunting được thể hiện
Trong mạch điều khiển pha, điều cần thiết là triac phải tắt ở cuối mỗi lần thay đổi dương và âm
của xoay chiều. Hình 11–32 minh họa rằng có một khoảng gần mỗi giao điểm 0 trong đó dòng điện triac
giảm xuống dưới giá trị giữ, do đó chuyển hướng

thiết bị tắt.
582 • THYRISTOR
HÌNH 11–32 R
MỘT
Khoảng thời gian tắt Triac.
TÔI
VAB 0
Khoảng thời gian trong đó
dòng điện giảm xuống dưới IH B
PHẦN 11–4
1. So sánh diac với diode 4 lớp về hoạt động cơ bản.
KIỂM TRA
2. So sánh triac với SCR về hoạt động cơ bản.
3. Triac khác diac như thế nào?
11–5 CÔNG TẮC ĐIỀU KHIỂN SILICON (SCS)
Công tắc điều khiển bằng silicon (SCS) có cấu trúc tương tự như SCR. SCS,
tuy nhiên, có hai cực cổng, cổng cực âm và cổng cực dương. SCS có thể
bật và tắt bằng cách sử dụng một trong hai thiết bị đầu cuối cổng. Hãy nhớ rằng SCR chỉ có thể
được bật bằng thiết bị đầu cuối cổng của nó. Thông thường, SCS có sẵn ở mức công suất
thấp hơn so với SCR.
Mô tả công tắc điều khiển bằng silicon (SCS)

Giải thích hoạt động cơ bản
• Xác định ký hiệu sơ đồ • Thảo luận về mạch tương đương Thảo
luận về ứng dụng SCS
Hoạt động cơ bản
Cực dương (A) SCS ( công tắc điều khiển bằng silicon) là một thyristor bốn cực có hai cực cổng
Cực dương
được sử dụng để kích hoạt và tắt thiết bị. Ký hiệu và nhận dạng thiết bị đầu cuối cho một
cổng
SCS được hiển thị trong Hình 11–33.
(GA)
cực âm Giống như các thyristor trước đây, hoạt động cơ bản của SCS có thể được hiểu bằng cách tham
cổng
khảo lại bóng bán dẫn tương đương, như trong Hình 11–34. Để bắt đầu, giả sử rằng cả Q1
(GK)
và bịQ2tắt, do đó SCS không hoạt động. Một xung dương trên cổng cath-ode điều khiển Q2
Cực âm (K) Q1 dẫn điện và do đó cung cấp đường dẫn cho dòng cơ sở. Khi Q1
bật, dòng cực góp của nó cung cấp dòng cơ sở cho Q2 , do đó duy trì trạng thái bật của
HÌNH 11–33
thiết bị. Hành động phục hồi này giống như trong quá trình bật SCR và
Công tắc điều khiển bằng silicon (SCS).
diode 4 lớp và được minh họa trong Hình 11–34(a).
SCS cũng có thể được bật bằng xung âm trên cổng anode, như được chỉ ra trong
Hình 11–34(a). Điều này thúc đẩy Q1 thành sự dẫn điện, từ đó cung cấp dòng cơ sở cho
Q2 .
Q2Khi
Q1 được bật, nó cung cấp đường dẫn cho dòng cơ sở, do đó duy trì trạng thái bật.
Để tắt SCS, một xung dương được đưa vào cổng anode. Điều này làm thiên lệch nghịch
Ngã ba cơ sở phát Q1 và tắt nó đi. Q2 , lần lượt, cắt đứt và SCS ngừng liên lạc
cảm ứng, như thể hiện trong Hình 11–34(b). Thiết bị cũng có thể được tắt bằng âm bản
xung trên cổng cực âm, như đã chỉ ra ở phần (b). SCS thường tắt nhanh hơn
thời gian hơn SCR.
ISTOR CHUYỂN ĐỔI UNIJUNCTION (UJT) • 583
+V +V HÌNH 11 –3 4
hoạt động SCS.

RA RA
TÔI
–
MỘT MỘT
Q1 Q1 +
GA
TRÊN
tắt
GK GK Tôi = 0
nghỉ
Q2 trênGA quý 2
K K
(a) Bật: Xung dương trên (b) Tắt: Xung dương trên GA
GK hoặc xung âm trên GA hoặc xung âm trên GK
Ngoài xung dương trên cổng cực dương hoặc xung âm trên cổng cực âm, còn có một phương pháp
khác để tắt SCS. Hình 11–35(a) và (b) thể hiện hai phương pháp chuyển mạch để giảm dòng điện anode
xuống dưới giá trị duy trì. Trong mỗi trường hợp, bóng bán dẫn tiếp giáp lưỡng cực (BJT) hoạt
động như một công tắc để ngắt dòng điện anode.
+V +V HÌNH 11 –3 5
Công tắc bóng bán dẫn ở cả cấu hình
nối tiếp và cấu hình shunt làm giảm dòng

Q bật
RA
Q điện cực dương xuống dưới dòng giữ và
Q tắt tắt SCS.
RA
Q bật
Q
Q tắt
(a) Công tắc nối tiếp tắt SCS (b) Công tắc Shunt tắt SCS
Các ứng dụng
SCS và SCR được sử dụng trong các ứng dụng tương tự. SCS có ưu điểm là tắt nhanh hơn bằng các
xung trên một trong hai đầu cuối cổng; tuy nhiên, nó bị hạn chế hơn về mặt xếp hạng dòng điện và
điện áp tối đa. Ngoài ra, SCS đôi khi được sử dụng trong các ứng dụng kỹ thuật số như bộ đếm,
thanh ghi và mạch định thời.
PHẦN 11–5
1. Giải thích sự khác biệt giữa SCS và SCR.
KIỂM TRA
2. Làm cách nào để bật SCS?
3. Mô tả ba cách có thể tắt SCS.
11–6 UNIJUNCTI TRÊN TRANSISTOR (UJT)

Transistor một điểm không thuộc họ thyristor vì nó không có kiểu cấu trúc bốn lớp. Thuật ngữ
mối nối đơn đề cập đến thực tế là UJT có một mối nối pn duy nhất. UJT rất hữu ích trong
một số ứng dụng tạo dao động nhất định và được dùng làm thiết bị kích hoạt trong mạch
thyristor.
584 • THYRISTOR
Mô tả cấu tạo cơ bản và hoạt động của Transistor đơn tiếp nối • Xác
định ký hiệu sơ đồ
Sử dụng mạch tương đương để mô tả hoạt động cơ bản
Xác định và thảo luận về tỷ lệ chờ
Thảo luận về ứng dụng UJT
UJT ( Transistor đơn tiếp nối) là một thiết bị ba cực có cấu trúc cơ bản là
được hiển thị trong Hình 11–36(a). Ký hiệu sơ đồ xuất hiện trong Hình 11–36(b). Chú ý
thiết bị đầu cuối được dán nhãn Emitter (E), Base 1 (B 1 ) , và Cơ sở 2 (B2 ). Đừng nhầm lẫn biểu tượng này
bol với JFET; sự khác biệt là mũi tên nằm ở một góc đối với UJT. UJT
chỉ có một điểm nối pn và do đó, đặc điểm của thiết bị này khác với
của BJT hoặc FET, như bạn sẽ thấy.
HÌNH 11–3 6 Cơ sở 2
Transistor đơn tiếp nối (UJT). B2
ngã ba pn N
E
Bộ phát P
B1
Cơ sở 1
(a) Xây dựng cơ bản (b) Ký hiệu
Mạch tương đương
Mạch tương đương cho UJT, được hiển thị trong Hình 11–37(a), sẽ giúp hiểu được
¿
thao tác cơ bản. Diode trong hình tượng trưng cho điểm nối pn, đại diện cho B1 gửi điện trở động bên trong của thanh
silicon giữa bộ phát và đế 1,
HÌNH 11–37 B2
B2
Mạch tương đương UJT
r′B2 r′B2
vpn
E + –
E r′BB
–+ VBB
I E
+VEB1
– ηVBB
r′B1 r′B1
B1
B1
(Một) (b)
rB2
¿
và biểu thị điện trở động giữa bộ phát và đế 2. Tổng điện trở giữa các cực của đế là tổng của và được gọi là
¿ ¿
interbase và rB2
Điện trở rB1 , rBB¿

.
¿ ¿
rBB¿ = rB1 + rB2
¿
Giá trị của thay rB1 I E,biểu thị dưới dạng
đổi nghịch đảo với dòng điện phát và do đó, nó được
¿
I E,đổi từ vài nghìn rB1
biến trở. Tùy theo giá trị của có thể thay ohm
rB1bộ chiarB2
¿ ¿
xuống đến hàng chục ohm. Các điện trở trong và tạo thành một điện áp khi
¿
thiết bị bị sai lệch, như trong Hình 11–37(b). Điện áp trên điện trở có thể là rB1
thể hiện như
rBB¿ bVBB
Vr¿B1 = a rB1
Tỷ lệ chờ
Tỷ lệ rB1 ¿ >r¿BB là đặc tính UJT được gọi là tỷ lệ dự phòng nội tại và được ký hiệu là (tiếng Hy Lạp h
eta).
r œB1
H Phương trình 11–1
r œBB
Miễn là điện áp bộ phát ứng dụng VEB1 nhỏ hơn Vr¿B1 + Vpn , không có máy phát
hiện tại vì tiếp giáp pn không phân cực thuận (Vpn là điện thế rào cản của pn
giao lô ). Giá trị của điện áp bộ phát làm cho tiếp giáp pn chuyển tiếp- VP
thiên vị được gọi là (điện áp điểm cực đại) và được biểu thị bằng
VP HVBB Vpn Phương trình 11–2
VEB1 nối
Khi đến điểm VP,pnIEsẽ phân cực thuận và bắt đầu. Hố
được đưa vào thanh loại n từ bộ phát loại p. Sự gia tăng số lỗ này gây ra
B1
tăng các electron tự do, do đó làm tăng độ dẫn điện giữa bộ phát và (giảm rB1 Sau khi bật, UJT hoạt động trong
¿
vùng điện trở ).
âm đến một giá trị nhất định là
IE, như được thể hiện bằng đường cong đặc tính trong Hình 11–38. Như bạn có thể thấy, sau đỉnh cao
điểm (VE = VP và IE = IP) VE IE , giảm khi tiếp tục tăng, do đó tạo ra
đặc tính điện trở âm. Ngoài điểm trũng và (VE = VV IE = IV) , các
Thiết bị VE ở trạng thái bão hòa và tăng rất ít khi IE tăng.
ĐÃ
Tiêu cực
Cắt sức chống cự Độ bão hòa
phó chủ tịch
Đỉnh cao
điểm
Điểm thung lũng
VV
I E
IP IV
HÌNH 11 –3 8
Đường cong đặc tính UJT cho một giá trị cố định của VBB.
586 • THYRISTOR
VÍ DỤ 11–5 Bảng dữ liệu của một UJT nhất định cho h = 0,6. Xác định điện áp cực đại của bộ phát nếu
VP VBB
20 =V.
Giải pháp
VP = hVBB + Vpn = 0,6(20 V) + 0,7 V = 12,7 V
Vấn đề liên quan Làm thế nào có thể tăng điện áp bộ phát điểm cực đại của UJT?
+VBB
Ứng dụng UJT
UJT có thể được sử dụng làm thiết bị kích hoạt cho SCR và triac. Các ứng dụng khác bao gồm
dao động không hình sin, máy phát răng cưa, điều khiển pha và mạch định thời. Nhân vâ t
11–39 trình bày bộ dao động phục hồi UJT như một ví dụ về một ứng dụng.
R1VE
Hoạt động như sau. Khi cấp nguồn một chiều, tụ điện C sẽ tích điện theo cấp số nhân cho đến khi
đạt điện áp đỉnh VP. R 1 Tại thời điểm này, pn
đường giao nhau trở nên phân cực thuận và đặc tính bộ phát chuyển sang âm
VR2
vùng kháng cự (VE IE giảm và tăng). Sau đó tụ điện phóng điện nhanh chóng
C rB¿ qua điểm nối phân cực thuận, và Khi điện áp tụ R2 . xuống
giảm
R2
điện áp điểm đáy VV, UJT tắt, tụ điện bắt đầu sạc lại và
chu kỳ được lặp lại, như thể hiện ở dạng sóng điện áp bộ phát trong Hình 11–40 (trên cùng). Trong lúc
thời gian phóng điện của tụ điện, UJT đang dẫn điện. Do đó, một điện áp được phát triển
HÌNH 11–39
sang R2 , như thể hiện trong sơ đồ dạng sóng ở Hình 11–40 (phía dưới).
Bộ dao động thư giãn.
ĐÃ
phó chủ tịch
VV
t
0
VR2
t
0
HÌNH 11–4 0
Dạng sóng cho bộ dao động thư giãn UJT.
Các điều kiện bật và tắt Trong bộ dao động hồi phục của Hình 11–39,
phải đáp ứng một số điều kiện nhất định để UJT có thể bật và tắt một cách đáng tin cậy. Đầu tiên, vào IP en-R IE .
điều này, bật1 chắc chắn, không được giới hạn ở điểm cao nhất nhỏ hơn Để đảm bảo
Điện áp rơi tại điểm cực đại 1phải lớn hơn IPR1. Do đó, điều kiện .
để bật là
VBB - VP 7 IPR1
hoặc
VBB - VP
R1 6
IP
Để đảm bảo tắt UJT tại điểm đáy, phải đủ lớn đểR1 (tại điểm đáy) có thể giảm xuống
I E
dưới giá trị quy định. Điều này có nghĩa là điện áp chạy IV.
qua tại điểm đáy phải nhỏ
hơn R 1 IVR1 . Vì vậy, điều kiện để tắt là
VBB - VV 6 IVR1
hoặc
VBB - VV
R1 7
IV
R1 phạm vi
Do đó, để bật và tắt đúng cách, phải nằm trong
VBB - VP VBB - VV
7 R1 7
IP IV
VÍ DỤ 11–6 Xác định giá trị trong Hình 11–41 để đảm bảo bật và tắt R1 của UJT đúng cách. Đặc
tính của UJT thể hiện các giá trị sau: h = 0,5, VV = 1 V, IV = 10 mA, IP = 20 mA và
VP = 14 V.
HÌNH 11 –41
VBB
+30V
R1
C R2
VBB - VP VBB - VV
Giải pháp 7 R1 7
IP IV
30V - 14V 30V - 1V

7 R1 7
20 mA 10 mA
800 kæ 7 R1 7 2,9 kæ
R1
Như bạn có thể thấy, có khá nhiều giá trị có thể hoạt động.
Vấn đề liên quan đến R1 Xác định giá trị trong Hình 11–41 sẽ đảm bảo bật và tắt thích hợp cho các giá trị sau: h = 0,33, VV
= 0,8 V, IV = 15 mA, IP = 35 mA và VP = 18V.

588 • THYRISTOR
PHẦN 11–6 1. Đặt tên cho các thiết bị đầu cuối UJT.
KIỂM TRA
2. Tỷ lệ bế tắc nội tại là gì?
3. Trong bộ dao động phục hồi UJT cơ bản như trong Hình 11–39, ba yếu tố nào quyết định
Tìm chu kỳ dao động?
11–7 CHƯƠNG TRÌNH CÓ THỂ UNIJUNCTI TRÊN TRANSISTOR (PUT)
Transistor đơn tiếp nối có thể lập trình (PUT) thực chất là một loại thyristor và không
giống UJT chút nào về mặt cấu trúc. Điểm giống nhau duy nhất với UJT là PUT có thể được sử dụng
trong một số ứng dụng bộ tạo dao động để thay thế UJT. PUT tương tự như SCR ngoại trừ điện áp
từ cực dương đến cổng của nó có thể được sử dụng để bật và tắt thiết bị.
Mô tả cấu trúc cơ bản và hoạt động của UJT có thể lập trình
• Xác định ký hiệu sơ đồ • Mô tả PUT khác với SCR như thế nào • So sánh PUT
và UJT Giải thích cách
đặt điện áp kích hoạt Thảo luận về
ứng dụng PUT
PUT ( transistor nối tiếp có thể lập trình) là một loại thyristor ba cực được kích hoạt dẫn khi
điện áp ở cực dương vượt quá điện áp ở cổng.
Cấu trúc của PUT giống với cấu trúc của SCR (bốn lớp) hơn là UJT. Ngoại lệ là cổng được đưa ra
ngoài như trong Hình 11–42. Lưu ý rằng cổng được kết nối với vùng n liền kề với cực dương. Ngã ba
pn này kiểm soát trạng thái bật và tắt của thiết bị. Cổng luôn phân cực dương so với cực âm. Khi
điện áp cực dương vượt quá điện áp cổng khoảng 0,7 V, điểm nối pn phân cực thuận và PUT bật. PUT
vẫn bật cho đến khi điện áp anode giảm xuống dưới mức này, sau đó PUT sẽ tắt.
HÌNH 11–4 2 Cực dương (A)
MỘT
Transistor đơn tiếp nối có thể lập
trình (PUT).
P
Cổng (G)
N
G
Cathode (K)
(a) Cấu tạo cơ bản (b) Ký hiệu
Đặt điện áp kích hoạt

Cổng có thể được phân cực đến điện áp mong muốn bằng bộ chia điện áp bên ngoài, như trong Hình 11–43(a), để khi
điện áp cực dương vượt quá mức “được lập trình” này, PUT sẽ bật.
ISTOR CHUYỂN ĐỔI ĐA NĂNG AMMABLE PROGR (PUT) • 589
VAK (điện áp từ anode đến cathode)
+V
R1 R2
phó chủ tịch
MỘT
Vin
G
R3
K VV
IP 0 IV IA
(dòng điện cực dương)
(a) Mạch điện (b) Đường đặc tính
HÌNH 11 –4 3
Xu hướng PUT.
Một ứng dụng

Đồ thị điện áp giữa anode và cathode, so với dòng điện anode, trong Hình 11–43(b) re- VAK, IA,
hiển thị một đường cong đặc trưng tương tự như của UJT. Do đó, PUT thay thế UJT trong
nhiều ứng dụng. Một ứng dụng như vậy là bộ dao động hồi phục trong Hình 11–44(a).
Hoạt động cơ bản của PUT như sau. Cổng bị sai lệch ở mức +9 V bởi điện áp
R3 R bao gồm các điện trở và KhiBộcấp nguồn .dc, PUT sẽ tắt và
2 chia
Tụ
R tích điện về phía +18 V qua Khi tụ đạt VG + 0,7 V, 1 . PUT bật và tụ điện phóng điện nhanh chóng qua điện trở thấp của
áp. tăng vọt được phát triển trong quá trìnhR4

PUT và điệnR4 phóng điện. Càng sớm càng
tụ điện phóng điện, PUT tắt và chu kỳ sạc bắt đầu lại, như được hiển thị bởi
các dạng sóng trong Hình 11–44(b).
VA
+18V
VG + 0,7 V
R1 R2
470k 10k
VG = +9 V
t
MỘT
0
G
VK
C R3
K 10k
0,22 µF
R4
22
t
0
(Một) (b)
HÌNH 11 –4 4
Bộ dao động thư giãn PUT.
PHẦN 11–7 1. Thuật ngữ lập trình được có nghĩa là gì khi được sử dụng trong chuyển giao đơn nối có thể lập trình?
KIỂM TRA chị gái (PUT)?
2. So sánh cấu trúc và hoạt động của PUT với cấu trúc và hoạt động của các thiết bị khác như
UJT và SCR.
590 • THYRISTOR
Hoạt động ứng dụng: Kiểm soát tốc độ động cơ
Trong ứng dụng này, SCR và PUT được sử dụng để điều khiển tốc độ của động cơ băng tải. Mạch
điều khiển tốc độ của băng tải sao cho số lượng trung bình các bộ phận cách nhau ngẫu nhiên
được xác định trước sẽ di chuyển qua một điểm trên dây chuyền sản xuất trong một khoảng thời
gian xác định. Điều này nhằm cho phép các công nhân trong dây chuyền sản xuất có đủ thời gian để
thực hiện các nhiệm vụ nhất định trên từng bộ phận. Sơ đồ cơ bản của hệ thống điều khiển tốc độ
băng tải được thể hiện trong Hình 11–45.
Tia hồng ngoại
Bộ phát Máy dò Xử lý
hồng ngoại hồng ngoại Chu trình
120 Vạc
Mạch điều khiển
Động cơ
Động cơ
tốc độ động cơ
HÌNH 11–4 5
Sơ đồ khối hệ thống điều khiển tốc độ băng tải.
Mỗi khi một bộ phận trên băng tải chuyển động đi qua máy dò hồng ngoại (IR) và làm gián đoạn
chùm tia hồng ngoại, bộ đếm kỹ thuật số trong các mạch xử lý sẽ được nâng cao thêm một bộ phận.
Số lượng các bộ phận đi qua được tích lũy trong một khoảng thời gian xác định và được các mạch xử
lý chuyển đổi thành điện áp tỷ lệ. Càng nhiều bộ phận đi qua máy dò hồng ngoại trong thời gian quy
định thì điện áp càng cao. Điện áp tỷ lệ được áp dụng cho mạch điều khiển tốc độ động cơ, từ đó
điều chỉnh tốc độ của động cơ điện dẫn động băng tải để duy trì số lượng bộ phận mong muốn
trong một khoảng thời gian xác định.
Mạch điều khiển tốc độ động cơ Điện áp
tỷ lệ từ các mạch xử lý được đưa tới cổng của PUT.
Điện áp này xác định điểm trong chu kỳ xoay chiều mà tại đó SCR được kích hoạt. Đối với điện áp
cổng PUT cao hơn, SCR bật muộn hơn trong nửa chu kỳ và do đó cung cấp ít công suất trung bình
hơn cho động cơ để giảm tốc độ của nó. Đối với điện áp cổng PUT thấp hơn, SCR bật sớm hơn trong
nửa chu kỳ và cung cấp nhiều công suất trung bình hơn cho động cơ để tăng tốc độ của nó. Quá
trình này liên tục điều chỉnh tốc độ động cơ để duy trì số lượng bộ phận cần thiết trên một
đơn vị thời gian di chuyển trên băng tải. Một chiết áp được sử dụng để hiệu chỉnh điểm kích hoạt
SCR. Mạch điều khiển tốc độ động cơ được hiển thị trong Hình 11–46.
HÌNH 11 –46
Mạch điều khiển tốc độ động cơ.
R1
Điều khiển
39k
Vôn
120 Vạc 2N6397
R2
10k
2N6027
SCR được sử dụng trong điều khiển tốc độ động cơ là kênh n 2N6397. Một phần
bảng dữ liệu được hiển thị trong Hình 11–47. PUT là 2N6027 và một phần bảng dữ liệu của nó là
cũng được hiển thị trong Hình 11–47.
Thiết bị ưu tiên dòng 2N6394

2N6027, 2N6028
Thiết bị ưa thích
Bộ chỉnh lưu điều khiển bằng silicon

Có thể lập trình
Thyristor chặn ngược
Transitor đơn
Lập trình được
Được thiết kế chủ yếu cho các ứng dụng điều khiển xoay chiều nửa sóng, chẳng hạn
như điều khiển động cơ, điều khiển hệ thống sưởi và nguồn điện.
Kích hoạt bóng bán dẫn
Đặc trưng
http://onsemi.com http://onsemi.com
• Mối nối thụ động bằng kính với hình học cổng trung tâm cho hiệu suất lớn hơn
Được thiết kế để cho phép kỹ sư “lập trình” sự phối hợp
Tính đồng nhất và ổn định của tham số
• Cấu trúc nhỏ, chắc chắn, sử dụng nhiệt điện cho nhiệt độ thấp
SCR các đặc điểm như RBB, , IV và IP chỉ bằng cách chọn
PUT
hai giá trị điện trở. Ứng dụng bao gồm các mạch kích hoạt thyristor, bộ tạo dao động,
Khả năng chống chịu, tản nhiệt cao và độ bền
12 Ampe RMS
xung và thời gian. Những thiết bị này cũng có thể được sử dụng trong trường hợp đặc biệt
40 VOL, 300 mW
• Chặn điện áp tới 800 V 50 đến 800 VOLTS ứng dụng thyristor do có sẵn cổng anode. cung cấp
trong một gói nhựa TO 92 rẻ tiền cho khối lượng lớn
G
• Có sẵn các gói không chứa Pb*
yêu cầu, gói này có thể dễ dàng thích ứng để sử dụng tự động MỘT K
G
TỶ LỆ TỐI ĐA† (TJ = 25°C trừ khi có ghi chú khác) thiết bị chèn.
MỘT K
Xếp hạng Biểu tượng Giá trị Đơn vị
Đặc trưng
Điện áp trạng thái tắt lặp lại cực đại (Lưu ý 1) VDRM, V.
VRRM • Có thể lập trình RBB, , IV và IP
(TJ = 40 đến 125°C, Sóng hình ĐÁNH DẤU
sin, 50 đến 60 Hz, Cổng mở) 2N6394 50
BIỂU ĐỒ • Điện áp trạng thái bật thấp Tối đa 1,5 V @ IF = 50 mA
2N6395 100 TO 92 (TO 226AA)
2N6397 400 • Dòng rò cổng tới Anode thấp Tối đa 10 nA TRƯỜNG HỢP 029
2N6399 800 PHONG CÁCH 16
• Điện áp đầu ra đỉnh cao 11 V điển hình 1
2
Dòng điện RMS ở trạng thái CNTT(RMS) 12 MỘT 4 • Điện áp bù thấp 0,35 V điển hình (RG = 10 k ) • 3
(Góc dẫn 180°; TC = 90°C)
Có sẵn các gói không chứa Pb*
ITSM 100 TO 220AB
Dòng điện tăng đột biến không lặp lại cực đại MỘT
2N639xG SƠ ĐỒ ĐÁNH DẤU
TRƯỜNG HỢP 221A
(Chu kỳ 1/2, Sóng hình sin, 60 Hz, TJ = 90°C)
AYWW
PHONG CÁCH 3
Cầu chì mạch (t = 8,3 ms)
I2t 40 A2
Chuyển tiếp sức mạnh cổng đỉnh PGM 20 W 1

2 2N
(Độ rộng xung ≤ 1,0 s, TC = 90°C) 3
602x
PG(AV) 0,5 W
Công suất cổng trung bình chuyển tiếp
2N639x = Mã thiết bị
AYWW
(t = 8,3 ms, TC = 90°C)
x = 4, 5, 7 hoặc 9
Chuyển tiếp cổng đỉnh hiện tại IGM 2.0 MỘT
G = Gói không có Pb
(Độ rộng xung ≤ 1,0 s, TC = 90°C)
MỘT
= Địa điểm lắp ráp
TJ 40 đến +125 °C Y = Năm
Phạm vi nhiệt độ giao lộ vận hành
WW = Tuần làm việc
Phạm vi nhiệt độ lưu trữ Tstg 40 đến +150 °C
2N602x = Mã thiết bị
x = 7 hoặc 8
TỶ LỆ TỐI ĐA† (TJ = 25°C trừ khi có ghi chú khác)
GIM LẠI CÔNG VIỆC ĐƯỢC GIAO
MỘT
= Địa điểm lắp ráp
Xếp hạng Biểu tượng Tối đa Đơn vị Y = Năm
1 cực âm WW = Tuần làm việc
Khả năng chịu nhiệt, mối nối với vỏ R JC 2.0 °C/W
2 Cực dương = Gói không có Pb
Nhiệt độ chì tối đa để hàn TL 260 °C (Lưu ý: Microdot có thể ở một trong hai vị trí)
3 Cổng
Mục đích 1/8” từ trường hợp trong 10 giây
4 Cực dương
†Cho biết Căng thẳng dữ liệu đã đăng
GIM LẠI CÔNG VIỆC ĐƯỢC GIAO
ký của JEDEC vượt quá Xếp hạng tối đa có thể làm hỏng thiết bị. Tối đa
Xếp hạng chỉ là xếp hạng căng thẳng. Hoạt động chức năng trên Điều kiện vận hành được 1 Cực dương
khuyến nghị không được ngụ ý. Việc tiếp xúc lâu với các ứng suất trên Điều kiện vận THÔNG TIN ĐẶT HÀNG
hành được khuyến nghị có thể ảnh hưởng đến độ tin cậy của thiết bị. 2 Cổng
Xem thông tin đặt hàng và vận chuyển chi tiết trong gói hàng
1. VDRM và VRRM cho tất cả các loại có thể được áp dụng liên tục. Xếp hạng áp dụng phần kích thước trên trang 4 của bảng dữ liệu này. 3 cực âm
cho điện áp cổng bằng 0 hoặc âm; tuy nhiên, điện áp cổng dương không được đặt
đồng thời với điện thế âm trên cực dương. Chặn Thiết bị ưu tiên là lựa chọn được đề xuất để sử dụng trong tương lai
không được thử nghiệm điện áp với nguồn dòng không đổi sao cho và giá trị tổng thể tốt nhất. THÔNG TIN ĐẶT HÀNG
định mức điện áp của các thiết bị được vượt quá.
Xem thông tin đặt hàng và vận chuyển chi tiết trong gói hàng
phần kích thước trên trang 5 của bảng dữ liệu này.

*Để biết thêm thông tin về chiến lược Pb Free và chi tiết hàn của chúng tôi, vui lòng
*Để biết thêm thông tin về chiến lược Pb Free và chi tiết hàn của chúng tôi, vui lòng
tải xuống Sổ tay tham khảo kỹ thuật hàn và lắp chất bán dẫn ON, SOLDERRM/D.
tải xuống Sổ tay tham khảo kỹ thuật hàn và lắp chất bán dẫn ON, SOLDERRM/D. Thiết bị ưu tiên là lựa chọn được đề xuất để sử dụng trong tương lai
và giá trị tổng thể tốt nhất.
Công nghiệp linh kiện bán dẫn, LLC, 2006 1 Số thứ tự xuất bản: Công nghiệp linh kiện bán dẫn, LLC, 2006 1 Số thứ tự xuất bản:
Tháng 8 năm 2006 - Bản sửa đổi 6 2N6394/D 2N6027/D
Tháng 5 năm 2006 - Rev.6
HÌNH 11 –47
Bảng dữ liệu một phần cho bộ chỉnh lưu điều khiển bằng silicon 2N6397 và cho bộ chỉnh lưu có thể lập trình 2N6027
Transistor đơn tiếp giáp. Bản quyền của Công ty TNHH Công nghiệp Thành phần Bán dẫn. Được sử dụng bởi sự cho phép.
592 • THYRISTOR
Trả lời các câu hỏi sau bằng cách sử dụng một phần bảng dữ liệu trong Hình 11–47. Nếu đủ
thông tin không xuất hiện trên các bảng dữ liệu này, hãy truy cập onsemi.com và tải xuống (các)
bảng dữ liệu hoàn chỉnh.
1. SCR có thể chịu được điện áp cực đại bao nhiêu khi ở trạng thái tắt?
2. Dòng SCR tối đa khi bật là bao nhiêu?
3. Công suất tiêu tán tối đa của PUT là bao nhiêu?
Mô phỏng
Mạch điều khiển tốc độ động cơ được mô phỏng trong Multisim với tải điện trở/điện cảm thay cho động
cơ và nguồn điện áp một chiều thay cho đầu vào từ mạch xử lý, như trong Hình 11–48. Diode được đặt
trên động cơ để triệt tiêu tạm thời.
(a) Mạch điều khiển tốc độ động cơ (b) Điện áp trên SCR tại Vcont = 12 V
HÌNH 11–4 8
Kết quả mô phỏng mạch điều khiển tốc độ động cơ.
4. Trên màn hình hiển thị phạm vi trong Hình 11–48, xác định thời điểm SCR đang tiến hành.
5. Nếu điện áp điều khiển giảm thì SCR sẽ dẫn điện nhiều hay ít?
6. Nếu điện áp điều khiển giảm thì tốc độ động cơ sẽ tăng hay giảm?
Hình 11–49 cho thấy kết quả của việc thay đổi điện áp . Bạn có thể xem đó là sự kiểm soát
Vcontrol bị giảm, SCR dẫn điện trong nhiều chu kỳ hơn và do đó cung cấp nhiều năng lượng hơn cho
động cơ để tăng tốc độ của nó.
Mô phỏng mạch điều khiển tốc độ động cơ bằng phần mềm Multisim. Quan sát xem điện áp SCR thay
đổi như thế nào khi Vcontrol thay đổi .
Tạo nguyên mẫu và thử nghiệm
Bây giờ mạch đã được mô phỏng, mạch nguyên mẫu được xây dựng và thử nghiệm.
Sau khi mạch được thử nghiệm thành công trên bảng mạch nguyên mẫu, nó đã sẵn sàng để được hoàn
thiện trên bảng mạch in.
Để xây dựng và kiểm tra một mạch tương tự, hãy chuyển đến Thí nghiệm 11 trong sách hướng dẫn thực hành
của bạn (Bài tập thí nghiệm dành cho thiết bị điện tử của David Buchla và Steven Wetterling).
(a) Điện áp trên SCR tại Vcont = 14,2 V (b) Điện áp trên SCR tại Vcont = 4 V
HÌNH 11 –49
Dạng sóng SCR cho hai điện áp điều khiển.
Bảng mạch Bảng
mạch điều khiển tốc độ động cơ được hiển thị trong Hình 11–50. Tản nhiệt dùng để tản điện trong SCR.
HÌNH 11–5 0
Bo mạch điều khiển tốc độ động cơ.
7. Kiểm tra độ chính xác của bảng mạch in bằng cách so sánh với sơ đồ trong Hình 11–46.
8. Dán nhãn cho từng chân đầu vào và đầu ra theo chức năng.
Khắc phục sự cố Ba
bảng mạch đã được kiểm tra và kết quả được hiển thị trong Hình 11–51.
594 • THYRISTOR
12 V
120 V xoay chiều
Mô phỏng tải của động cơ
(a) Kiểm tra bảng 1
(b) Kiểm tra bảng 2 (c) Kiểm tra bảng 3
HÌNH 11–5 1
9. Xác định vấn đề, nếu có, trong mỗi bài kiểm tra trên bảng trong Hình 11–51.
10. Liệt kê các nguyên nhân có thể gây ra bất kỳ vấn đề nào từ mục 9.?
TỔNG HỢP CÁC BIỂU TƯỢNG THYRISTOR
(a) Điốt 4 lớp (b) SCR (c) LASCR (d) Diac (e) Triac (f) Biển Đông (g) UJT (h) ĐẶT
KEY CHO MUL AS • 595
BẢN TÓM TẮT
Mục 11–1 • Thyristor là thiết bị được cấu tạo với bốn lớp bán dẫn (pnpn).
• Thyristor bao gồm điốt 4 lớp, SCR, LASCR, diac, triac, SCS và PUT. • Diode 4 lớp là một
thyristor dẫn điện khi điện áp trên các cực của nó vượt quá giá trị cho phép
khả năng đột phá.
Phần 11–2 • Bộ chỉnh lưu điều khiển bằng silicon (SCR) có thể được kích hoạt bằng một xung ở cổng và tắt bằng cách giảm
dòng điện anode xuống dưới giá trị duy trì được chỉ định. • Ánh
sáng đóng vai trò là nguồn kích hoạt trong SCR kích hoạt bằng ánh sáng (LASCR).
Phần 11–4 • Diac có thể dẫn dòng điện theo một trong hai hướng và được bật khi có điện áp đánh thủng
vượt quá. Nó tắt khi dòng điện giảm xuống dưới giá trị giữ. • Triac,
giống như diac, là một thiết bị hai chiều. Nó có thể được bật bằng một xung ở cổng và dẫn theo hướng
tùy thuộc vào cực tính điện áp trên hai cực anode.
Phần 11–5 • Công tắc điều khiển bằng silicon (SCS) có hai cực cổng và có thể được bật bằng xung ở
cổng cực âm và bị tắt bởi một xung ở cổng cực dương.
Mục 11–6 • Tỷ lệ dự phòng nội tại của bóng bán dẫn không tiếp giáp (UJT) xác định điện áp tại đó
thiết bị sẽ kích hoạt.
Mục 11–7 • Transistor không tiếp giáp có thể lập trình (PUT) có thể được lập trình bên ngoài để bật ở mức điện áp anode-
to-gate mong muốn.
Diac Một thiết bị bán dẫn bốn lớp hai cực (thyristor) có thể dẫn dòng điện theo một trong hai hướng khi
được kích hoạt đúng cách.
Điện áp ngắt thuận (VBR(F)) Điện áp tại đó thiết bị đi vào vùng chặn thuận. Diode 4 lớp Loại thyristor hai
cực dẫn
dòng điện khi điện áp từ anode đến cathode đạt đến giá trị “ngắt” xác định.
Dòng giữ (IH) Giá trị của dòng điện anode mà dưới mức đó thiết bị sẽ chuyển từ vùng dẫn thuận sang vùng
chặn thuận.
LASCR Bộ chỉnh lưu điều khiển bằng silicon kích hoạt bằng ánh sáng; một thiết bị bán dẫn bốn lớp
(thyristor) dẫn dòng điện theo một hướng khi được kích hoạt bởi một lượng ánh sáng vừa đủ và tiếp tục
dẫn cho đến khi dòng điện giảm xuống dưới một giá trị xác định.
PUT Transistor đơn tiếp nối có thể lập trình; một loại thyristor ba cực (giống SCR hơn là UJT) được kích
hoạt dẫn khi điện áp ở cực dương vượt quá điện áp ở cổng.
SCR Bộ chỉnh lưu điều khiển bằng silicon; một loại thyristor ba cực dẫn dòng điện khi được kích hoạt bởi
điện áp ở cực cổng đơn và duy trì cho đến khi dòng điện anode giảm xuống dưới một giá trị xác định.
Công tắc điều khiển bằng silicon SCS; một loại thyristor bốn cực có hai cực cổng được sử dụng để kích hoạt
bật và tắt thiết bị.
Tỷ lệ dự phòng Đặc tính của UJT xác định điểm bật của nó.
Thyristor Một loại thiết bị bán dẫn bốn lớp (pnpn).
Triac Một thyristor ba cực có thể dẫn dòng điện theo một trong hai hướng khi được kích hoạt đúng cách.
Transistor đơn nối UJT; một thiết bị tiếp giáp pn đơn ba cực có đặc tính điện trở âm.
CÔNG THỨC CHÍNH
r
11–1 H Tỷ lệ bế tắc nội tại của UJT
œB1 r œBB
11–2 VP HVBB Vpn Điện áp đỉnh UJT

596 • THYRISTOR
1. Thyristor được đặc trưng bởi bốn lớp bán dẫn.
2. SCR là bộ chỉnh lưu dẫn silicon.
3. Ba cực của SCR là cực dương, cực âm và cổng.
4. Một phương pháp để tắt SCR được gọi là chuyển mạch cưỡng bức.
5. SCR được bật bằng xung trên cực dương.
6. Một diac có thể dẫn dòng điện theo hai hướng.
7. Một diac có hai cực.
8. Một triac có bốn đầu cuối.
9. SCS là một công tắc được điều khiển bằng silicon.
10. UJT thường được sử dụng để kích hoạt thyristor nhưng bản thân nó không phải là thyristor.
11. PUT là một thyristor ba cực có thể bật và tắt bằng điện áp trên cổng của nó.
12. PUT là viết tắt của Transistor nối tiếp dương.
1. Nếu chiết áp trong Hình 11–19 được điều chỉnh từ cài đặt gần đáy (điện trở thấp
từ cần gạt nước xuống đất) đến cài đặt gần phía trên (điện trở cao hơn từ cần gạt nước xuống đất),
RL
dòng điện trung bình qua ý chí
2. Nếu diode trong Hình 11–19 mở ra, điện áp trên sẽ RL

(a) tăng (c) không (b)
thaygiảm
đổi
3. Giả sử rằng pin trong Hình 11–21 đã được sạc đầy và nguồn điện xoay chiều tắt. Nếu D3
mở ra thì dòng điện qua đèn lập tức sẽ
(a) tăng (b) giảm 4. Nếu tụ điện (c) không thay đổi
trong Hình 11–44 chạm đất, điện áp ở cực âm của PUT sẽ
TỰ KIỂM TRA
Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.
Phần 11–1 1. Thyristor có
(a) hai điểm nối pn (b) ba điểm nối pn
(c) bốn điểm nối pn (d) chỉ có hai đầu cuối
2. Các loại thyristor thông dụng gồm có
(a) BJT và SCR (b) UJT và PUT
(c) FET và triac (d) diac và triac
3. Diode 4 lớp bật khi điện áp anode-cathode vượt quá
(a) 0,7 V (b) điện áp cổng
(c) điện áp cắt thuận (d) điện áp chặn thuận
4. Khi nó đang hoạt động, diode 4 lớp có thể được tắt bằng cách
(a) giảm dòng điện xuống dưới một giá trị nhất định
(b) ngắt điện áp anode
(c) câu trả lời (a) và (b)
(d) không trả lời (a) cũng không (b)
Mục 11–2 5. SCR khác với diode 4 lớp vì
(a) nó có một cực cổng (b) nó không phải là thyristor
(c) nó không có bốn lớp (d) nó không thể bật và tắt

TỰ KIỂM TRA • 597
6. SCR có thể được tắt bằng (a)
chuyển mạch cưỡng bức (b) xung âm trên cổng (d) trả
(c) ngắt dòng điện anốt (e) lời (a), (b) và (c)
các câu trả lời (a) và (c)
7. Trong vùng chặn chuyển tiếp, SCR ở (b) ở
(a) phân cực ngược trạng thái tắt (d)
(c) ở trạng thái tại điểm đánh thủng
bật 8. Giá trị quy định của dòng giữ cho SCR có nghĩa là
(a) thiết bị sẽ bật khi dòng điện anode vượt quá giá trị này (b) thiết bị sẽ tắt
khi dòng điện anode giảm xuống dưới giá trị này (c) thiết bị có thể bị hỏng nếu dòng
điện anode vượt quá giá trị này (d) thiết bị có thể bị hỏng nếu dòng điện anode
vượt quá giá trị này dòng điện cổng phải bằng hoặc vượt quá giá trị này để bật thiết bị
Phần 11–4 9. Diac là
(a) thyristor
(b) thiết bị song phương, hai thiết bị đầu cuối
(c) giống như hai điốt 4 lớp song song ngược chiều nhau
(d) câu trả lời (a), (b) và (c)
10. Triac là
(a) giống như SCR hai chiều
(b) thiết bị bốn cực (c)
không phải
thyristor (d) trả lời (a) và (b)
Mục 11–5 11. SCS khác với SCR vì
(a) nó không có cực cổng (b) dòng
giữ của nó nhỏ hơn (c) nó có
thể xử lý dòng điện cao hơn nhiều (d)
nó có hai cực cổng 12. SCS
có thể được bật bằng cách
(a) điện áp cực dương vượt quá điện áp ngắt thuận (b) xung
dương trên cổng cực âm (c) xung âm
trên cổng cực dương (d) (b) hoặc (c)
13. SCS có thể được tắt bằng (a)
một xung âm trên cổng cực âm và một xung dương trên cổng cực dương (b) làm
giảm dòng điện cực dương xuống dưới giá trị giữ (c) các
câu trả lời (a) và (b)
(d) xung dương trên cổng cực âm và xung âm trên cổng cực dương
Phần 11–6 14. Điều nào sau đây không phải là đặc điểm của UJT?
(a) tỷ lệ dự phòng nội tại
(b) điện trở âm (c)
điện áp điểm cực đại
(d) dẫn truyền song phương
Phần 11–7 15. PUT là
(a) giống như UJT (b)
không phải thyristor
(c) được kích hoạt bật và tắt bởi điện áp cổng tới cực dương
(d) không phải là thiết bị bốn lớp

598 • THYRISTOR
Phần 11–1 Điốt bốn lớp
1. Điốt 4 lớp trong Hình 11–52 bị phân cực sao cho nó nằm trong vùng dẫn thuận.
Xác định dòng điện anode VBR(F) = 20 V, VBE = 0,7 V, Và VCE (ngồi) = 0,2 V.
HÌNH 11–5 2 RS
1,0k
+
VBIAS
– 25V
2. (a) Xác định điện trở của một diode 4 lớp nhất định trong vùng chặn thuận nếu và VAK = 15 V IA = 1 mA.
(b) Nếu điện áp cắt thuận là 50 V thì VAK phải tăng lên bao nhiêu để chuyển diode sang vùng dẫn thuận?
Phần 11–2 Bộ chỉnh lưu điều khiển bằng silicon (SCR)
3. Giải thích hoạt động của SCR dưới dạng tương đương bóng bán dẫn của nó.
4. Biến trở trong hình 11–53 phải được điều chỉnh đến giá trị nào để tắt SCR? Giả sử IH = 10 mA VAK = 0,7 V.
HÌNH 11–5 3 +30V

Các mạch tệp Multisim được xác định TÔI
bằng logo và nằm trong thư mục Sự cố R
trên trang web đồng hành. 10k

Tên tệp tương ứng với số
hình (ví dụ: F11-53).
4,7k
5. Bằng cách xem xét mạch điện trong Hình 11–54, hãy giải thích mục đích và hoạt động cơ bản của nó.
115 V xoay chiều
SW
Động cơ
V1
λ
–+
–+ V2
HÌNH 11–5 4
VẤN ĐỀ • 599
6. Xác định dạng sóng điện áp trên RK trong Hình 11–55.
HÌNH 11 –55 +VCC +V
RA
Vin1 Vin2
RK
Vin1
Vin2
Phần 11–3 Ứng dụng SCR
7. Mô tả cách bạn sửa đổi mạch điện trong Hình 11–17 để SCR kích hoạt và
tiến hành trên nửa chu kỳ âm của đầu vào.
D1 D2
8. Mục đích của điốt trong Hình 11–21 là gì?
9. Vẽ dạng sóng của mạch trong Hình 11–56, cho biết mối quan hệ đã chỉ ra của
Dạng sóng đầu vào VR .
HÌNH 11 –56 MỘT
VA
VG
thực tế ảo
Phần 11–4 Diac và Triac
10. Vẽ dạng sóng hiện tại của mạch trong Hình 11–57. Diac có tiềm năng đột phá
của 20 V. IH = 20 mA.
HÌNH 11 –57
25V 1,0k
rms
600 • THYRISTOR
11. Lặp lại Bài 10 cho mạch triac trong Hình 11–58. Điện thế đánh thủng là 25 V và
IH = 1 mA.
HÌNH 11–5 8 đỉnh 15V
R
4,7k
Phần 11–5 Công tắc điều khiển bằng silicon (SCS)
12. Giải thích hoạt động bật và tắt của SCS theo tương đương bóng bán dẫn của nó.
13. Đặt tên cho các thiết bị đầu cuối của SCS.
Phần 11–6 Transitor đơn nối (UJT)
14. Trong một UJT nhất định, Và = 4 kÆ

rB1¿ = 2,5 kÆ rB2¿ . Tỷ lệ bế tắc nội tại là gì?
15. Xác định điện áp đỉnh của UJT trong Bài toán 14 nếu VBB = 15 V.
R1 11–59 để đảm bảo bật và tắt đúng cách

16. Tìm phạm vi giá trị trong Hình
UJT. h = 0,68, VV = 0,8 V, IV = 15 mA, IP = 10 mA, VP = 10 V.Và
HÌNH 11–5 9 VBB

+12V
R1
C
0,1 µF R2
100
Phần 11–7 Transitor nối tiếp có thể lập trình (PUT)
17. Ở điện áp anode (VA) là bao nhiêu mỗi PUT trong Hình 11–60 có bắt đầu hoạt động không?
18. Vẽ dạng sóng dòng điện cho mỗi mạch trong Hình 11–60 khi có đỉnh 10 V
điện áp hình sin ở anot. Bỏ qua điện áp chuyển tiếp của PUT.
HÌNH 11–60 VB VB
+20V +9V
R2 R2
VA 12k
VA 47k
R1 R3 R1 R3
470 10k 330 47k
(Một) (b)

450-600 bản dịch

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

450-600 bản dịch

Uploaded by

Copyright:

Available Formats

Machine Translated by Google

450 • BẠC ĐIỆN HIỆU ỨNG TRƯỜNG ( FETS)

CÁC VẤN ĐỀ KHẮC PHỤC SỰ CỐ ĐA SIM

72. Mở file TSP08-72 và xác định lỗi.

73. Mở file TSP08-73 và xác định lỗi.

74. Mở file TSP08-74 và xác định lỗi.

75. Mở file TSP08-75 và xác định lỗi.

76. Mở file TSP08-76 và xác định lỗi.

77. Mở file TSP08-77 và xác định lỗi.

78. Mở file TSP08-78 và xác định lỗi.

79. Mở file TSP08-79 và xác định lỗi.

80. Mở file TSP08-80 và xác định lỗi.

MẠCH CHUYỂN ĐỔI

NỘI DUNG CHƯƠNG XEM TRƯỚC HOẠT ĐỘNG ỨNG DỤNG

9–7 Khắc phục sự cố

• Giải thích và phân tích hoạt động của nguồn chung

bộ khuếch đại FET GIỚI THIỆU

• Giải thích và phân tích hoạt động của cống chung

Các mạch chuyển mạch khác nhau—công tắc analog, analog

bộ ghép kênh và tụ điện chuyển mạch—được thảo luận. Ngoài ra,

sử dụng CMOS (MOS bổ sung).

452 • BỘ KHUẾCH ĐẠI FET VÀ MẠCH CHUYỂN ĐỔI

9–1 BỘ KHUẾCH ĐẠI NGUỒN COMM

Sau khi hoàn thành phần này, bạn sẽ có thể

mô hình FET ac Mô tả và phân tích hoạt động của bộ

phương pháp đồ họa • Sử dụng phương pháp toán học •

Máy tính TI-89* (nếu có) Thảo

Mạch tương đương FET bên trong.

Độ lợi điện áp xoay chiều của mạch này là

Mạch tương đương FET đơn giản hóa với

BỘ KHUẾCH ĐẠI NGUỒN CHUNG • 453

Từ mạch tương đương,

và từ định nghĩa của độ dẫn điện, gm Id VSS, >

trung bình đường Phương trình 9–1

tưởng là bao nhiêu?

Giải pháp Av = gm Rd = (4 mS)(1,5 kÆ) = 6

*Câu trả lời có thể được tìm thấy tại www.pearsonhighered.com/floyd.

Hoạt động của bộ khuếch đại JFET

+VDD HÌNH 9–3

Bộ khuếch đại nguồn chung JFET.

(một sơ đồ (b) Mối quan hệ dạng sóng điện áp

454 • BỘ KHUẾCH ĐẠI FET VÀ MẠCH CHUYỂN ĐỔI

Nhận dạng Nhận dạng vgs

hiển thị hoạt động tín hiệu

Đường cong đặc tính JFET.

BỘ KHUẾCH ĐẠI NGUỒN CHUNG • 455

HÌNH 9–5 HÌNH 9–6

trong Hình 9–5.

Vạch tải trọng

VGS (V) VGS (V)

456 • BỘ KHUẾCH ĐẠI FET VÀ MẠCH CHUYỂN ĐỔI

IDSS cho JFET cụ thể này là 4,3 mA và V là -7,7 V. GS(tắt)

f(x) = 0 Nhập phương trình

Số Vì vậy… tương đương:

Nhập phương trình Nhập phương trình

eqn: id=idss*(1-id*rs/vgsoff)ˆ2 eqn: id=idss*(1-id*rs/vgsoff)ˆ2

BỘ KHUẾCH ĐẠI NGUỒN CHUNG • 457

Bước 5: Nhập giá trị của từng biến trừ id.

Nhập phương trình

VGS = -IDRS = -(2,1 mA)(1,1 kÆ) = 2,31 V

Mạch tương đương AC

AC tương đương cho bộ khuếch đại

trong Hình 9–5.

458 • BỘ KHUẾCH ĐẠI FET VÀ MẠCH CHUYỂN ĐỔI

eqn: id=idss(1-idrs/vgsoff)ˆ2 eqn: id=idss(1-idrs/vgsoff)ˆ2