You are on page 1of 5

1/ (Kỹ thuật phân trang) Cho kích thước trang và kích thước khung trang là 100K và địa chỉ

bắt đầu
cấp phát là 0K. Tiến trình P1 có 3 trang, P2 có 5 trang, P3 có 6 trang. Xây dựng các bảng quản lý
cấp phát. Biết rằng hệ thống cấp đủ theo yêu cầu của tiến trình. (Gs có đủ bộ nhớ theo yêu cầu)
Tính địa chỉ vật lý tương ứng với địa chỉ logic : 4 40k
Tính địa chỉ logic tương ứng với địa chỉ vật lý : 750k

JT

P1 PMT P1
0 300K 01 0 P1/0 0 0K Đ/c logic → đ/c vật lý :
1 500K 12 1 P1/1 1 100K
2 600K 23 2 P1/2 2 200K P1 4 40k
P2/0 3 300K P1 không có trang 4 → đ/c không hợp lệ.
P2 PMT P2
P2/1 4
0 0 3 P2 4 40k
P2/2 5
1 1 4 P2/3 6 P2 → f=7
2 2 5 P2/4 7 P=4
3 3 6 P3/0 8 Đ/c vật lý : 7*100 + 40 = 740K
4 7 P3/1 9
4
P3 PMT P3 P3/2 10
P3/3 11 P3 4 40k
0 0 8 P3 → f=12
P3/4 12
1 1 9 P3/5 13
P=4
2 2 10 Đ/c vật lý : 12*100 + 40 = 1240K
14
3 3 11 15
4 12 Đ/c vật lý → đ/c logic : 750K
4 16
5 13 17
5 f = 750 div 100 = 7
18
19 d = 750 mod 100 = 50K
20 2000K f = 7 → P2, p = 4.

Đ/c logic: P2 44 50k


50k
2/(Kỹ thuật phân đoạn) Cho các tiến trình : P1 có các phân đoạn S0 (350K), S1(520K), S2 (150K).
P2 có các phân đoạn S0 (350K), S1(200K), S2 (270K), S3 (140K). Xây dựng các bảng quản lý cấp
phát khi hệ thống cấp phát bộ nhớ đủ theo yêu cầu cho P1 và P2. Biết rằng hệ thống bắt đầu cấp
phát tại địa chỉ 0K.
Tính địa chỉ vật lý tương ứng với địa chỉ logic S2 190k
Tính địa chỉ logic tương ứng với địa chỉ vật lý : 1250k
JT
1120K 1
960K 2 Đ/c logic → đ/c vật lý :

P1 SMT P1 P1/s0 0K P1 s2 190k


s0 350K 0 350K 0K P1 → Kt = 150K
s=2 đ/c = 870K
1 520K 350K
d = 190K > 150K = kt → đ/c không hợp lệ
2 150K 870K P1/s1 350K
s1 520K
P2 s2 190k Kt = 270K
P2 → đ/c = 1670K
s2 150K s=2
P1/s2 870K
d = 190K < 270K = kt → đ/c hợp lệ
Đ/c vật lý : 1670K + 190K = 1860K
P2 SMT P2 P2/s0 1120K
s0 350K 0 350K 1120K
1 200K 1470K Đ/c vật lý → đ/c logic : 1250K
P2/s1 1470K
2 270K 1670K
3 140K 1940K đ/c = 1120K
s1 200K P2/s2 1670K P2= 130K
d = 1250K - 1120K
đ/c = 1120K → s = 0
P2/s3 1940K kt = 350K
s2 270K
2080K d = 130K < 350K = kt → đ/c hợp lệ
s3 140K Đ/c logic : P2 s0 130K
3/(Kỹ thuật phân đoạn kết hợp) Cho các tiến trình
P1 có các phân đoạn S0 (250K), S1(370K), S2 (220K), S3(430K).
P2 có các phân đoạn S0 (280K), S1(370K), S2(450K).
Xây dựng các bảng quản lý cấp phát khi hệ thống cấp phát bộ nhớ đủ theo yêu cầu cho P1 và P2
với kỹ thuật phân đoạn kết hợp. Biết rằng kích thước trang, khung trang là 100K và địa chỉ bắt đầu
cấp phát là 0K
Tính địa chỉ vật lý của s2 250k
Tính địa chỉ logic tương ứng với địa chỉ vật lý : 950k

P1: S0 (250K) → 3 Trang, S1(370K) → 4 Trang, S2 (220K) → 3 Trang, S3(430K) → 5 Trang.


P1: S0 (280K) → 3 Trang, S1(370K) → 4 Trang, S2 (450K) → 5.
JT
1500K 1
960K 2
P1 SMT P1 (0)PMT P1 s0 P1/s0/0 0 0K B
s0 0 0 300K (0) 0 0 P1/s0/1 1 100K B
1 1 400K (1) 1 1 P1/s0/2 2 200K B
2 2 300K (2) 2 2 P1/s1/0 3 300K B
3 500K (3) P1/s1/1 4
s1 0 (1)PMT P1 s1 P1/s1/2 5
1 0 3 P1/s1/3 6
2 1 4 P1/s2/0 7
3 2 5 P1/s2/1 8
s2 0 3 6 P1/s2/2 9
1 P1/s3/0 10
(2)PMT P1 s2 P1/s3/1 11
2 0 7 P1/s3/2 12
s3 0 1 8 P1/s3/3 13
1 2 9 P1/s3/4 14
2 P2/s0/0 15
(3)PMT P1 s3
3 0 10
P2/s0/1 16
4 P2/s0/2 17
1 11
P2/s1/0 18
2 12
P2/s1/1 19
3 13
P2/s1/2 20
4 14
P2/s1/3 21
P2/s2/0 22
P2 (0)PMT P2 s0 P2/s2/1 23
s0 0 0 300K (0) 0 15 P2/s2/2 24
1 1 400K (1) 1 16 P2/s2/3 25
2 2 500K (2) 2 17 P2/s2/4 26 2600K B
s1 0 27 F
(1)PMT P2 s1 28 2800K F
1 0 18
2 1 19
3 2 20
s2 0 3 21
1 (2)PMT P2 s2
2 0 22
3 1 23
4 2 24
3 25
4 26
Đ/c logic → đ/c vật lý :
P1 s2 250k
P1 kt =300K
s=2 (2)P1
d = 250K < 300K = kt → đ/c hợp lệ.
p = 250 div 100 = 2
d’ = 250 mod 100 = 50K
(2)P1
f=9
p=2
Đ/c vật lý : 9*100 + 50 = 950K

P2 s2 250k
P2 Kt =500K
s=2 (2)P2
d = 250K < 500K = kt → đ/c hợp lệ.
p = 250 div 100 = 2
d’ = 250 mod 100 = 50K
(2)P2
f = 24
p=2
Đ/c vật lý : 24*100 + 50 = 2450K

Đ/c logic → đ/c vật lý : 950K


f = 950 div 100 = 9
d’ = 950 mod 100 = 50K
f=9 P1
s=2
p=2
d = 2*100 + 50 = 250K
Đ/c logic :
P1 s2 250k
4/ Trong kỹ thuật phân vùng động. Với bộ nhớ 2000K, sử dụng giải thuật Quick Fit với H giảm cho
chuỗi cấp phát : A(300K)B(500K) thu hồi AC(200K) thu hồi BD(200K) E(300K).
Xây dựng danh sách quản lý bộ nhớ ở mỗi thời điểm cấp phát.

A(300K)
H 0K 2000K A 0K 300K A 0K 300K
H 300K 1700K H 300K 1700K
B(500K)
H 300K 1700K B 300K 500K A 0K 300K
H 800K 1200K B 300K 500K
H 800K 1200K
thu hồi A
H 800K 1200K H 0K 300K
H 0K 300K B 300K 500K
H 800K 1200K

C(200K)
H 800K 1200K C 800K 200K H 0K 300K
H 0K 300K H 1000K 1000K B 300K 500K
C 800K 200K
H 1000K 1000K
thu hồi B
H 1000K 1000K H 0K 800K
H 0K 800K C 800K 200K
H 1000K 1000K
D(200K)
H 0K 800K
H 1000K 1000K D 1000K 200K
C 800K 200K
H 0K 800K H 1200K 800K
D 1000K 200K
H 1200K 800K
E(300K)
E 0K 300K
H 0K 800K E 0K 300K
H 300K 500K
H 1200K 800K H 300K 500K
C 800K 200K
D 1000K 200K
H 1200K 800K

You might also like