1

CMOS invertor



Zadatak 1
CMOS invertor sa slike 1 s dimenzijama kanala 2
n p
L L = = , 3
n
W = i 12
p
W =
( m 1 , 0 = ) radi s naponom napajanja 1,8 V
DD
U = . Parametri tranzistora su:
2
228 A/V
n
K = ,
2
66 A/V
p
K = ,
0 0
0, 45 V
GS n GS p
U U = = , 0, 45 V
DSzasn
U = , 0, 60 V
DSzasp
U = ,
1
0, 07 V
n

= i
1
0, 22 V
p

= . Izraunati:
a) napon praga okidanja U
PO
invertora zanemarujui modulacije duina kanala tranzistora,
b) struju invertora uz
UL PO
U U = zanemarujui modulacije duina kanala tranzistora,
c) struju invertora uz
UL PO
U U = uzimajui u obzir modulacije duine kanala tranzistora,
d) relativnu pogreku struje invertora uz
UL PO
U U = u sluaju da se zanemari modulacija duine
kanala tranzistora.

Slika 1 CMOS invertor.
Rjeenje:
a) Napon praga okidanja U
PO
je napon za koji je
UL IZ
U U = . Prema slici 2, uz
UL IZ PO
U U U = =
oba tranzistora rade u zasienju, pri emu tranzistori s kratkim kanalima rade u zasienju
brzine nosilaca. Zanemarenjem modulacije duine kanala i izjednaavanjem struja nMOS i
pMOS tranzistora,
Dn Dp
I I = , uz
GSn PO
U U = i
GSp PO DD
U U U = , dobiva se

0 0
2 2
DSzasp
DSzasn
n PO GS n DSzasn p PO DD GS p DSzasp
U
U
K U U U K U U U U


=




.
Uvoenjem pokrate

( )
( )
/
12 66 0, 60
1,54
/ 3 228 0, 45
p DSsp p p DSsp p p DSsp
n DSsn n DSsn n n DSsn
p
W L
K U K U W K U
r
K U W L K U W K U

= = = = =

,
napon praga okidanja je
2

Slika 2 Prijenosna karakteristika CMOS invertora s oznakom napona praga okidanja.

0 0
2 2
1
0, 45 0, 60
0, 45 1, 54 1,8 0, 45
2 2
0, 903 V .
1 1, 54
DSzasp
DSzasn
GS n DD GS p
PO
U
U
U r U U
U
r


+ + + +



= =
+

+ +


= =
+

b) Struja invertora je struja tranzistora
Dn Dp
I I = . Uz
UL GSn PO
U U U = = to je struja nMOS
tranzistora u zasienju brzine nosilaca
Dn Dns
I I = i uz zanemarenje modulacije duine kanala
vrijedi
0 0
2 2
3 0, 45
228 0, 903 0, 45 0, 45 35 A .
2 2
DSzasn n DSzasn
Dns n PO GS n DSzasn n PO GS n DSzasn
n
U W U
I K U U U K U U U
L

= = =



= =



c) Uzimajui u obzir modulaciju duine kanala, struja invertora u toki napona praga, uz
UL GSn IZ DSn PO
U U U U U = = = = , je

( ) ( )
( )
0
1 1
2
35 1 0, 07 0,903 37, 2 A .
DSzasn
Dn n PO GS n DSzasn n PO Dns n PO
U
I K U U U U I U

= + = + =


= + =

d) Relativna pogreka izmeu stvarne struje i struje izraunate uz zanemarenje modulacije
duine kanala tranzistora je

37, 2 35
0, 0594 5,94 %
37, 2
Dn Dns
Dn
I I
rp
I

= = = = .
3
Parametri tranzistora odgovaraju 0,18 m-skoj TSMC CMOS tehnologiji. SPICE
analizom za istu tehnologiju dobiveni su rezultati 0, 906 V
PO
U = i 39,3 A
Dn
I = . Rezultati
analitikog prorauna praktiki su jednaki rezultatima SPICE analize.



Zadatak 2
Za CMOS invertor iz zadatka 1 izraunati granicu smetnje GS
V
za visoku razinu ulaznog
napona. Pri proraunu koristiti metodu jedininog nagiba u prijenosnoj karakteristici invertora.
Zanemariti modulacije duina kanala tranzistora.
Rjeenje:
Za visoku razinu ulaznog napona granica smetnji je

V IZV ULV DD ULV
GS U U U U = = ,
gdje je
IZV DD
U U = napon visoke logike razine. Prema slici 3 napon U
ULV
je ulazni napon visoke
razine uz jedinino pojaanje invertora.

Slika 3 Prijenosna karakteristika CMOS invertora s oznaenom granicom smetnji GS
V
.
Uz
UL ULV
u U = izlazni napon je mali, to znai da nMOS tranzistor radi u triodnom
podruju, a pMOS tranzistor u podruju zasienja brzine nosilaca. Izjednaavanjem struja nMOS
i pMOS tranzistora,
Dn Dp
i i = , uz
GSn UL
u u =
DSn IZ
u u = i
GSp UL DD
u u U = , te uz zanemarenje
modulacije duine kanala tranzistora, slijedi
( )
2
0 0
2 2
DSzasp
IZ
n UL GS n IZ p UL DD GS p DSzasp
U
u
K u U u K u U U U

=


.
Gornja jednadba moe se pisati u obliku
4
( )
2
0 0

2 2
DSzasp
IZ
UL GS n IZ UL DD GS p DSzasp
U
u
u U u K u U U U

=


, (1)
gdje je
/
p n
K K K = .
Deriviranje obje strane jednadbe (1) po u
UL
daje
( )
0
d d
d d
IZ IZ
IZ UL GS n IZ DSzasp
UL UL
u u
u u U u KU
u u
+ = . (2)
Prema slici 3, toka jedininog pojaanja invertora definirana je s
UL ULV
u U = i d / d 1
IZ UL
u u = .
Primjenom tih veliina u (2), dobiva se

( )
0
1
2
IZ ULV GS n DSzasp
u U U KU = . (3)
Uvrtenjem
UL ULV
u U = i napona u
IZ
iz (3) u (1) dobiva se jednadba iz koje se nakon podueg
sreivanja moe eksplicitno izraziti napon U
ULV

( ) ( )
0 0 0
2 3
2 1
3
ULV GS n DSzasp DD GS n GS p DSzasp DSzasp
U U KU U U U K U KU

= + + +

.
Od dva matematika rjeenja fizikalno je realno rjeenje s pozitivnim predznakom uz koje je
napon U
ULV
pozitivan. Primjenom podataka iz zadatka 1 dobiva se

( )
( )
/
12 66
1,16
/ 3 228
p p p p p
n n n n
p
W L
K K W K
K
K W L K W K


= = = = =

,

( ) ( ) ( )
2 3
0, 45 1,16 0, 60 2 1,8 0, 45 0, 45 1 1,16 0, 60
3
1,16 0, 60 1, 08 V ,
ULV
U = + +

=

1,8 1, 08 0, 72 V
V DD ULV
GS U U = = = .
SPICE analizom za isti primjer dobiveni su rezultati 1, 01 V
ULV
U = i 0, 79 V
V
GS = , koji
se vrlo dobro slau s analitikim proraunom. Analitiki pristup opisan u ovom zadatku je
prilino toan, ali zahtjeva dosta matematikog sreivanja i time je neprikladan za praktiku
primjenu.



5
Zadatak 3
Za CMOS invertor iz zadatka 1 izraunati granice smetnji GS
N
i GS
V
za obje razine
ulaznog napona. Pri proraunu koristiti pojednostavljenu metodu nadomjetavanja prijenosne
karakteristike invertora s tri segmenta pravca.
Rjeenje:
Analitiki proraun granica smetnji moe se pojednostavniti ako se stvarna prijenosna
karakteristika CMOS invertora nadomjesti s aproksimiranom karakteristikom koja se sastoji od tri
segmenta pravca prema slici 4. U prijelaznom podruju karakteristika je nadomjetena ravnom
linijom iji je nagib d / d
IZ UL
u u jednak nagibu stvarne karakteristike u toki praga okidanja za
UL IZ PO
U U U = = . Izvan prijelaznog podruja karakteristika je nadomjetena s horizontalnim
segmentima pravaca, pri emu ulaznim naponima niske razine odgovara izlazni napon visoke
razine
IZ IZV DD
U U U = = , a ulaznim naponima visoke razine odgovara izlazni napon niske razine
0
IZ IZN
U U = = . Na sjecitima segmenata pravaca, uz
IZ IZV
U U = i
IZ IZN
U U = , definiraju se ulazni
naponi
UL ULN
U U = i
UL ULV
U U = .

Slika 4 Aproksimirana prijenosna karakteristika CMOS invertora
za odreivanje granica smetnji.
Stvarna prijenosna karakteristika CMOS invertora sa slike 1 prikazana je na slici 2. U
toki praga okidanja, uz
UL IZ PO
U U U = = , oba tranzistora rade u zasienju brzine nosilaca.
Izjednaavanjem struja nMOS i pMOS tranzistora,
Dn Dp
i i = , uz
GSn UL
u u = ,
DSn IZ
u u = ,
GSp UL DD
u u U = i
DSp IZ DD
u u U = , vrijedi

( )
( )
0
0
1
2
1 .
2
DSzasn
n UL GS n DSzasn n IZ
DSzasp
p UL DD GS p DSzasp p IZ p DD
U
K u U U u
U
K u U U U u U

+ =



= +


(4)
Budui da treba odrediti nagib prijenosne karakteristike, u jednadbama za struje ukljueni su
utjecaji modulacija duina kanala. Deriviranjem obje strane jednadbe (4) po naponu u
UL
dobiva
se
6
( )
( )
0
0
d
1
2 d
d
1 ,
2 d
DSzasn IZ
n DSzasn n IZ n UL GS n DSzasn n
UL
DSzasp
IZ
p DSzasp p IZ p DD p UL DD GS p DSzasp p
UL
U u
K U u K u U U
u
U
u
K U u U K u U U U
u



+ + =



= +



odakle je pojaanje A
V

( ) ( )
0 0
d
d
1 1
.
2 2
IZ
V
UL
n DSzasn n IZ p DSzasp p IZ p DD
DSzasp
DSzasn
n UL GS n DSzasn n p UL DD GS p DSzasp p
u
A
u
K U u K U u U
U
U
K u U U K u U U U


= =
+ + +
=


+



(5)
Pojaanje A
V
treba odrediti u toki praga okidanja za koju je
UL PO
u U = . Za taj napon nazivnik
jednadbe (5) sadri izraze za struje nMOS tranzistora I
Dns
i pMOS tranzistora I
Dps
u toki praga
okidanja raunate uz zanemarenje modulacije duine kanala. Te su struje meusobno jednake,
Dns Dps
I I = , tj. vrijedi

0
0
2
.
2
DSzasn
Dns n PO GS n DSzasn
DSzasp
Dps p PO DD GS p DSzasp
U
I K U U U
U
I K U U U U

= =



= =


(6)
Uz pretpostavku da su u brojniku jednadbe (5) 1 1
n IZ
u + i 1 1
p IZ p DD
u U + , primjenom
pokrate

p DSsp
n DSsn
K U
r
K U
= ,
te koritenjem izraza za struje prema (6), pojaanje A
V
iz (5) u toki praga okidanja poprima oblik

( )
0
d 1
d
2
UL PO
IZ
V
DSzasn UL
u U
PO GS n n p
u r
A
U u
U U
=
+
= =




.
Primjenom podataka iz zadatka 1 dobiva se

( )
1 1, 54
38, 5
0, 45
0, 903 0, 45 0, 07 0, 22
2
UL PO
V
u U
A
=
+
= =

+


.
Dobiveno pojaanje odreuje nagib aproksimirane karakteristike sa slike 4 za koju se u
prijelaznom podruju moe se pisati

IZV IZN IZV PO PO IZN
V
ULN ULV ULN PO PO ULV
U U U U U U
A
U U U U U U

= = =

.
7
Iz gornjeg izraza slijedi

1,8 0, 903
0, 903 0,879 V
38, 5
IZV PO DD PO
ULN PO PO
V V
U U U U
U U U
A A

= + = + = + =

,

0, 903
0, 903 0, 926 V
38, 5
PO IZN PO
ULV PO PO
V V
U U U
U U U
A A

= = = =

.
odakle su granice smetnji
0,879 V
N ULN IZN ULN
GS U U U = = = ,
1,8 0, 926 0,874 V
V IZV ULV DD ULV
GS U U U U = = = = .
Za isti primjer SPICE analizom dobiveni su rezultati 0, 78 V
ULN
U = , 1, 01 V
ULV
U = ,
0, 78 V
N
GS = i 0, 79 V
V
GS = . U odnosu na toniju SPICE analizu pogreke analitikog
prorauna su oko 10% i pristup odreivanja granica smetnji iz ovog zadatka manje je toan od
pristupa iz zadataka 2. S druge strane pristup iz ovog zadatka, temeljen na aproksimativnoj
prijenosnoj karakteristici bino je jednostavniji i za primjenu prihvatljiviji od pristupa opisanog u
zadatku 2.



Zadatak 4
CMOS invertor izveden je s tehnolokim procesom u kojem su minimalne dimenzije
kanala tranzistora 0, 2 m L = i / 1, 5 W L = . Napon napajanja 1,8 V
DD
U = , a parametri
tranzistora su:
2
228 A/V
n
K = ,
2
66 A/V
p
K = ,
0 0
0, 45 V
GS n GS p
U U = = , 0, 45 V
DSzasn
U = ,
0, 60 V
DSzasp
U = . Zanemariti parametar .
a) Uz minimalne dimenzije kanala nMOS tranzistora, te uz minimalnu duinu kanala pMOS
tranzistora, odrediti irinu kanala pMOS tranzistora uz koji e, pri skokovitoj promjeni
ulaznog napona, vremena kanjenja pri porastu i padu izlaznog napona biti jednaka.
Vrijednost parazitnog kapaciteta invertora C
T
jednaka je pri oba prijelaza izlaznog napona.
b) Izraunati vremena kanjenja takvog invertora optereenog s istim sklopom, ako se zna da je
ukupni parazitni kapacitet invertora izvedenog s minimalnim tranzistorima 3 fF, pri emu
oba tipa tranzistora jednako doprinose tom kapacitetu. U tom parazitnom kapacitetu
zanemaren je kapacitet prospoja. Pretpostaviti da se promjenom irine kanala tranzistora
proporcionalno mijenja i njegov kapacitet.
Rjeenje:
a) Dimenzije kanala nMOS tranzistora su ( / ) 0, 3 m/0, 2 m
n
W L = . Uz ulazni napon niske
razine, 0
UL
U = vodi pMOS tranzistor, a ne vodi nMOS tranzistor i izlazni napon je u
visokoj razini,
IZ DD
U U = . Pri skokovitoj promjeni ulaznog napona s 0 na U
DD
, ukljuuje se
nMOS tranzistor, a iskljuuje pMOS tranzistor. Parazitni kapacitet izlaznog vora C
T
prazni
se preko nMOS tranzistora i izlazni napon se smanjuje. Kroz vrijeme kanjenja t
dVN
izlazni
napon smanji se s
1 IZ DD
U U = na
2
/2
IZ DD
U U = . Kroz cijelo to vrijeme nMOS tranzistor radi
8
u podruju zasienja brzine nosilaca s konstantnom strujom I
Dns
. Uz
GSn UL DD
U U U = = ta je
struja

0
2
3 0, 45
228 1,8 0, 45 0, 45 173 A .
2 2
n DSzasn
Dns n DD GS n DSzasn
n
W U
I K U U U
L

= =



= =



S promjenom izlaznog napona invertora mijenja se i izlazni napon nMOS tranzistora
DSn IZ
U U = s
1 DSn DD
U U = na
2
/2
DSn DD
U U = , pa se s njime mijenja i otpor tranzistora
/
n DSn Dn
R U I = . Za vrijeme kanjenja kapacitet C
T
prazni se kroz nadomjesni otpor

( ) ( )
1 2
/2 1 1
2 2
3 3 1,8
7,80 k .
4 4 0,173
DD DD
n n DSn n DSn
Dns Dns
DD
Dns
U U
R R U R U
I I
U
I

+ = + =



= = =

Za vrijeme pranjenja kapaciteta C
T
izlazni napon postaje jednak 0. Pri slijedeoj promjeni
ulazni napon skokovito pada s U
DD
na 0. Time se ukljuuje pMOS tranzistor, a iskljuuje
nMOS tranzistor i parazitni kapacitet C
T
puni se preko pMOS tranzistora i izlazni napon
raste. Kroz vrijeme kanjenja t
dNV
izlazni napon naraste s
1
0
IZ
U = na
2
/2
IZ DD
U U = . Kroz
cijelo to vrijeme pMOS tranzistor radi u podruju zasienja brzine nosilaca s konstantnom
strujom I
Dp
. Uz
GSp UL DD DD
U U U U = = ta je struja

0
2
p DSzasp
Dps p DD GS p DSzasp
p
W U
I K U U U
L

=


. (7)
S promjenom izlaznog napona invertora mijenja se izlazni napon pMOS tranzistora
DSp IZ DD
U U U = s
1 DSp DD
U U = na
2
/2
DSp DD
U U = . Parazitni kapacitet C
T
puni se preko
nadomjesnog otpora

( ) ( )
1 2
/2 1 1 3
2 2 4
DD DD DD
p p DSp p DSp
Dps Dps Dps
U U U
R R U R U
I I I



+ = + =




.
Da bi vremena kanjenja pri padu i porastu izlaznog napona bila jednaka,
dVN dNV
t t = moraju
biti jednaki nadomjesni otpori nMOS tranzistora kroz koji se kapacitet C
T
prazni i pMOS
tranzistora kroz koji se kapacitet C
T
puni, tj.
7,80 k
p n
R R = = ,
iz ega slijedi da je struja pMOS tranzistora
173 A
Dps Dns
I I = = .
Prema (7) ta se struja dobiva uz irinu kanala pMOS tranzistora
9

0
173 0, 2
0,83 m
0, 6
66 1,8 0, 45 0, 6
2
2
DSp p
p
DSzasp
p DD GS p DSzasp
I L
W
U
K U U U

= = =

+ +




.
b) Ako je ukupni parazitni kapacitet invertora s minimalnim tranzistorima 3 fF i ako oba tipa
tranzistora jednako doprinose tom kapacitetu za kapacitete nMOS i pMOS tranzistora
minimalnih dimenzija kanala
min
0, 2 m L = i
min
0, 3 m W = vrijedi

0 0
3
1, 5 fF
2
n p
C C = = = .
Veliine kapaciteta tranzistora proporcionalne su irinama kanala. S obzirom da je nMOS
tranzistor izveden s minimalnom irinom kanala, a irina kanala pMOS tranzistora je vea
parazitni kapacitet je

0 0
min
0,83
1, 5 1,5 5, 66 fF
0, 3
p
T n p
W
C C C
W
= + = + = .
Vremena kanjenja pri oba prijelaza izlaznog napona su

3 15
0, 69 0, 69 0, 69 7,8 10 5, 66 10 44 ps
dVN dNV n T p T
t t R C R C

= = = = = .



Zadatak 5
U tehnolokom procesu s minimalnim dimenzijama kanala tranzistora 0, 2 m L = i
/ 1, 5 W L = , simetrina prijenosna karakteristika CMOS invertora podeena je s dimenzijama
tranzistora m 2 , 0 = L , ( / ) 3/2
n
W L = i ( / ) 9/2
p
W L = . Za tranzistore tih dimenzija nadomjesni
otpor nMOS tranzistora je 8 k, a pMOS tranzistora 5 k. Kada je taj invertor optereen s istim
takvim invertorom ukupni parazitni kapacitet na njegovom izlazu, uz zanemaren kapacitet
prospoja, je 8 fF. Doprinosi pojedinih tranzistora ukupnom kapacitetu odnose se kao irine
njihovih kanala.
a) Odrediti vremena kanjenja t
dVN
, t
dNV
i t
d
tog invertora uz skokovitu pobudu ulaznog napona.
b) Promjenom irine kanala pMOS tranzistora u oba invertora odrediti omjer irina kanala
pMOS i nMOS tranzistora koji minimizira vrijeme kanjenja t
d
? Koliko su pri tome vremena
t
dVN
i t
dNV
? Pretpostaviti da se parazitni kapacitet tranzistora i njegova nadomjesna vodljivost
mijenjaju proporcionalno sa irinom tranzistora.
Rjeenje:
a) Za invertor sa zadanom simetrinom prijenosnom karakteristikom vrijedi

3 15
0, 69 0, 69 8 10 8 10 44, 2 ps
dVN n T
t R C

= = = ,
10

3 15
0, 69 0, 69 5 10 8 10 27, 6 ps
dNV p T
t R C

= = = ,
( ) ( ) /2 44, 2 27, 6 /2 35, 9 ps
d dVN dNV
t t t = + = + = .
b) S obzirom da je kanal nMOS minimalnih dimenzija, te da je irina kanala pMOS tranzistora
3 puta vea od minimalne irine
min
0,3 m W = , nadomjesni otpori i kapaciteti tranzistora
minimalnih dimenzija su
8 k
n
R = ,

min
3
5 5 15 k
1
p
p
W
R
W
= = = ,

min
0, 3
8 2 fF
0, 3 0, 9
n p T
n p
W
C C C
W W
= = = =
+ +
.
Da bi se postiglo minimalno vrijeme kanjenja irina kanala pMOS tranzistora poveava se
puta. Pri tome je vrijeme kanjenja

( )
0, 69
2 2
p
dVN dNV
d n n p
R
t t
t R C C

+
= = + +


.
Funkcija t
d
() ima minimum koje se odreuje izjednaavanjem prve derivacije dt
d
/d s
nulom

( )
2
d
0, 345 0, 345 0
d
p p
d
n p n p
R R
t
C C R C


= + + +


.
Iz gornjeg izraza dobiva se optimalni faktor
opt
koji minimizira vrijeme kanjenja

15
1 1, 37
8
p
n
opt
n p
R
C
R C
= = = .
Primjenom
opt
kanjenja su

( )
( )
min
3 15
0, 345
15
0, 345 8 10 1 1, 37 2 10 31, 0 ps
1, 37
p
d n n opt p
opt
R
t R C C

= + + =



= + + =


,

( ) ( )
3 15
0, 69 0, 69 8 10 1 1, 37 2 10 26, 2 ps
dVN n n opt p
t R C C

= + = + = ,

( ) ( )
3
15
15 10
0, 69 0, 69 1 1, 37 2 10 35,8 ps
1, 37
p
dNV n opt p
opt
R
t C C

= + = + = .
11
Zadatak 6
CMOS invertor s dimenzijama kanala tranzistora m 2 , 0 = L , ( / ) 3/2
n
W L = i
( / ) 9/2
p
W L = . na izlazu je optereen s kapacitetom 7 fF
T
C = . Napon napajanja 1,8 V
DD
U = , a
parametri tranzistora su:
2
228 A/V
n
K = ,
2
66 A/V
p
K = ,
0 0
0, 45 V
GS n GS p
U U = = ,
0, 45 V
DSzasn
U = , 0, 60 V
DSzasp
U = . Modulacija duina kanala tranzistora moe se zanemariti.
Odrediti energiju koja se u svakoj periodi promjene ulaznog napona troi:
a) na nabijanje i izbijanje kapaciteta C
T
,
b) zbog izravnog toka struje kroz invertor, ako je invertor upravljan pravokutnim impulsima
napona prema slici 5 s vremenima porasta i pada 20 ps
r f
t t = = .

Slika 5 Ulazni napon CMOS invertora.
Rjeenje:
a) Nabijanjem i izbijanjem izlaznog kapaciteta C
T
u svakoj periodi promjene ulaznog napona
troi se energija

2 15 2
7 10 1,8 22, 7 fJ
d T DD
E C U

= = = .
b) Zbog izravnog toka struje za vrijeme periode promjene ulaznog signala priblino se utroi
energija

2 2 2
V f r f
V r
i DD DD DD V
I t t t
I t
E U U U I
+
= + = ,
gdje je I
V
vrna vrijednost istosmjerne struje, a t
r
i t
f
su vremena porasta i pada ulaznog
napona. Vrna vrijednost istosmjerne struje I
V
tee kroz invertor uz ulazni napon jednak
naponu praga okidanja,
UL PO
U U = . Uz taj ulazni napon tranzistori s kratkim kanalima rade u
zasienju brzine nosilaca. Uz
GSn PO
U U = i
GSp PO DD
U U U = , izjednaavanje struja nMOS i
pMOS tranzistora
Dn Dp
I I = daje

0 0
2 2
DSzasp
DSzasn
n PO GS n DSzasn p PO DD GS p DSzasp
U
U
K U U U K U U U U


=




.
Koritenjem pokrate
12

( )
( )
/
9 66 0, 60
1,16
/ 3 228 0, 45
p DSsp p p DSsp p p DSsp
n DSsn n DSsn n n DSsn
p
W L
K U K U W K U
r
K U W L K U W K U

= = = = =

,
napon praga okidanja je

0 0
2 2
1
0, 45 0, 60
0, 45 1,16 1,8 0, 45
2 2
0,876 V .
1 1,16
DSzasp
DSzasn
GS n DD GS p
PO
U
U
U r U U
U
r


+ + + +



= =
+

+ +


= =
+
,
Vrna vrijednost struje I
V
je struja nMOS tranzistora u zasienju brzine nosilaca
Dn Dns
I I =
uz
GSn PO
U U =

0 0
2 2
3 0, 45
228 0,876 0, 45 0, 45 30,1 A ,
2 2
DSzasn n DSzasn
V Dns n PO GS n DSzasn n PO GS n DSzasn
n
U W U
I I K U U U K U U U
L

= = = =



= =


,
pa je energija E
i


12 6
20 20
10 1,8 30,1 10 1,12 fJ
2 2
r f
i DD V
t t
E U I

+
+
= = = .