Dr Abdulah Akšamović, dip.ing.el.

Napredne elektroničke komponente i strukture

4. CMOS KRUGOVI

4.1 Uvod

Planarna tehnologija na siliciju, poseban zamah je uzela primjenom za

integraciju krugova u MOS tehnici. MOS IC imaju nekoliko ključnih prednosti nad
bipolarnim IC, kad je tehnološki proces u pitanju. To su:
• jednostavnost izvedbe,
• postojanje samoizolacije,
• manja površina,
• vrlo niske ulazne struje,
• mogućnost izrade svih elemenata kao MOS elemenata (tranzistora,
otpora, kondenzatora, itd.),
• jednostavnije projektovanje,
• veći prinos.
Osnovni nedostatak MOS komponenti u odnosu na bipolarne je brzina.
Postojanje kapacitivnog MOS sloja na upravljačkoj elektrodi čini sve ove krugove još
uvjek sporijim u odnosu na bipolarne. Međutim, integrisana tehnologija, posebno
ultra visok stepen integracije (ULSI) iskoristio je sve prednosti MOS komponenti i
intenzivno se razvijao. Poseban primat MOS krugovi su doživjeli primjenom
komplementarnog MOS para poznatog pod CMOS (Complementary Metal Oxide
Semiconductor) krugovima.
CMOS krugovi su danas dominantni krugovi u ULSI tehnologiji. Njihova
osnovna prednost - mala potrošnja, uz one već nabrojane za MOS komponente,
omogućila je ultra visoku integraciju uz povećanje zagrijavanja do stepena koji se
može kontrolisati na sobnim temperaturama. Problem disipacije je vrlo prisutan
problem u radu IC. Veliki broj komponenti, čak i pri mikroamperskim strujama po
jednom tranzistoru, stvara ukupnu disipaciju po ukupnom integriranom krugu
mjerljivu vatima ili čak desetinama vata. To izaziva zagrijavanje kruga do
temperatura kada se mjenjaju karakteristike pn spojeva, komponente počinju
griješiti ili čak dođe do trajnog oštećenja. Da se to ne bi desilo, vrši se prinudno
hlađenje IC u radu. Kod današnjih IC krugova na bazi CMOS-a, obično, pomaže
dodatni hladnjak određene površine, te ventilator koji vrši hlađenje strujom zraka.
Pri istom stepenu integracije kod bipolarnih krugova količina disipirane snage je
takva, da je za normalan rad kruga potrebno hlađenje u tečnom heliju ili neki drugi
princip hlađenja, koji je vrlo skup. To smanjuje mogućnost primjene vrlo brzih

28
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

bipolarnih krugova visokog stepena integracije u primjenama široke potrošnje.

Posebno područje, gdje se CMOS tehnologija pokazala vrlo upotrebljivom, je PC
industrija. PC je najreprezentativniji dio razvoja mikroelektronike, gdje do
maksimuma dolaze do izražaja sva dostignuća planarnog procesa na siliciju.
Proizvesti brzu, jeftinu i pouzdanu komponentu što manjih dimenzija postala je
aksioma mikroelektronike za potrebe PC industrije. Isto tako, mobilna telefonija,
koja takođe zahtjeva, vrlo zahtjevne integrirane krugove ekstremno niske potrošnje
kao stvorena je za primjenu CMOS tehnike.
Trend razvoja rješenja na jednom čipu, pred CMOS je stavio novi izazov.
Superiornost CMOS-a u digitalnim strukturama nad biopolarnim rješenjima nije bila
izražena i u oblasti analogne i linearne obrade. Posebno se to odnosi na radio
tehniku. Naprotiv, u ovim područjima brzina rada je neuporedivo na strani
bipolarnih rješenja. Kao alternativa pojavili su se BiCMOS krugovi koji kombinuju
dobre osobine obiju tehnologija, te po vrlo niskim cijenama nude izvanredna
rješenja.

4.2 Osnovni CMOS krugovi

CMOS je osnovnu primjenu našao u digitalnim strukturama. Za potrebe

ovakvih struktura dovoljan je jedan od dva osnovna logička kruga: NI-krug ili NILI-
krug. Za razumjevanje rada CMOS struktura dovoljno je prikazati CMOS invertor,
jer on sadrži kompletnu filozofiju rada CMOS-a. Ipak, radi stvaranja kompletnije
slike o CMOS kolima, ovdje će biti prikazani: CMOS invertor, CMOS dvoulazni NI
krug i CMOS dvoulazni NILI krug. Pored navedenih krugova koji omogučuju
realizaciju logičkih krugova biće prikazani: trostatički CMOS invertor, transmisioni
gejt i šmitov triger.

4.2.1.CMOS invertor

Osnovni CMOS krug je sastavljen od CMOS invertora predstavljenog slikom

4.1. Krug se sastoji od komplementarnog para n i p kanalnog MOS FET tranzistora
spojenih na način prikazan na navedenoj slici. U stacionarnom stanju, uvijek je
jedan od tranzistora propusno polarisan, a drugi nepropusno polarisan, što struju
između (+) napona napajanja (+VDD) i mase svodi na nulu. Praktično, postoji samo
struja u intervalu prebacivanja stanja.

29
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

Slika 4.1 Električna šema i presjek CMOS invertora u planarnoj izvedbi

Uizl I II III IV
VDD IDn -IDp

Uul -UGSp UGSn

VT Vt
IDD IDDmax Vtn Vtp

Uul

Slika 4.2 Prenosna karakteristika CMOS invertora

Prenosna karakteristika CMOS kruga se može posmatrati kroz četiri područja

prema slici 4.2 i sljedećoj tabeli. U prvoj oblasti ulazni napon je manji od napona
praga nMOS tranzistora te isti ne vodi (zakočen je), pMOS vodi i prema ulaznom
naponu trebao bi biti u aktivnoj oblasti, ali zakočeni nMOS obara njegov napon UDS
na nulu pa je on u zasićenju. U drugoj oblasti ulazni napon postaje veći od napona
praga nMOS-a, a manji od praga invertora, te nMOS počinje da vodi. Njegova struja
drejna se mijenja sa porastom ulaznog napona (raste) i on ulazi u aktivno područje,
za to vrijeme pMOS je u zasićenju, jer mu je struja vezana za struju nMOS-a i manja
je od one koju bi isti imao prema njegovom naponu UGS. U trećoj oblasti tranzistori
mijenjaju uloge u odnosu na drugu. Ulazni napon postaje veći od napona praga
invertora, pMOS je u aktivnoj oblasti i određuje struju, nMOS ima manju struju od

30
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

odgovarajućeg napona UGS te je u zasićenju. U četvrtoj oblasti pMOS se koči, nMOS

ostaje u zasićenju, izlaz postaje 0V.

I II III IV
nMOS Zakočen Aktivni Zasićen Zasićen
pMOS Zasićen Zasićen Aktivni Zakočen

Uz simetrične nMOS i pMOS tranzistore prema karakteristici sa prethodne

slike vidi se da vrijedi:
• napon nivoa 'log 1' iznosi: U izl = VDD ,

• napon nivoa 'log 0' iznosi: U izl = 0 .

Napon praga se dobije iz jednakosti struja pMOS i nMOS tranzistora u
trenutku kada oba ova tranzistora vode na granici II i III oblasti. Ove struje se mogu
izjednačiti pod pretpostavkom da analiziramo neopterećen krug. U slučaju
opterećenog kruga imaćemo neznatne izmjene. Poznato je da se struja drejna u
aktivnoj oblasti n i p MOS tranzistora mijenja proporcionalno kvadratu ∆U, gdje je
∆U razlika napona u vratima MOS tranzistora i napona praga.

IDn -IDp

-UGSp Vt UGSn
Vtn ∆Un ∆Up Vtp
Uul

VDD

Slika 4.3 Određivanje struja drejna u aktivnoj oblasti MOS tranzistora

I Dn = k n (∆U n )2
Prema tome imamo: (4.1)
I Dp = k p (∆U p ) 2

gdje su kn i kp konstante tranzistora:

31
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

µ nε ox Wn µ pε ox W p
kn = ⋅ , kp = ⋅ . (4.2)
2t ox Ln 2tox Lp

Sa slike 4.3 se vidi da vrijedi:

∆U n = U ul − Vtn

∆U p = VDD − U ul − Vtp .

Tako da su: I Dn = k n (U ul − Vtn ) 2 i I Dp = k p (VDD − U ul − Vtp ) 2

U trenutku kada ulazni napon dostiže vrijednost praga i jedan i drugi

tranzistor su u aktivnoj oblasti te vrijede gornje jednačine za struju oba tranzistora.
To je ujedno i maksimalna vrijednost struje na tranzistorima u procesu promjene
stanja invertora. Na osnovu ovoga imamo:

I DD = k p (VDD − U ul − Vtp ) 2 = k n (U ul − Vtn ) 2 (4.3)

Odavde slijedi:

kn
VDD − Vtp + ⋅ Vtn
kp
U ul = VT = (4.4)
kn
1+
kp

U slučaju simetričnih nMOS i pMOS tranzistora imamo kn=kp, Vtn=│Vtp│ pa će

napon praga biti:
VDD
VT = (4.5)
2
Analizom karakteristike CMOS invertora i njenim poređenjem sa
karakteristikom bipolarnih krugova, recimo TTL-a, možemo izvesti nekoliko bitnih
zaključaka koji definiraju prednosti CMOS-a, te mogući dalji razvoj. Napon signala
'log 0' približno odgovara 0V što znači da se pad napona na nMOS-u kada on vodi
može zanemariti. Isto tako napon 'log 1' približno odgovara naponu napajanja, što
znači da se pad napona na pMOS-u kada isti vodi može zanemariti. Ova
karakteristika definira disipaciju kruga i ona je u stacionarnom stanju približno
nula. Trošenje energije pojavljuje se samo u intervalu promjene stanja. Napon
napajanja može da varira u dosta širokim granicama. Napon praga ne zavisi od broja
pn prelaza, kao kod bipolarnih krugova, nego od parametara koji definiraju fizičke
karakteristike korištenih materijala, odnosno primjesa. Te parametre ćemo kasnije
detaljno obraditi. Samim time moguće je napon praga proizvoljno definirati u skladu
sa potrebom. Najčešće se taj napon uzima kao polovica predviđenog napona
napajanja, jer time definiramo isti iznos margine šuma za 'log 0' i za 'log 1'.

32
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

4.2.2 CMOS NI krug

CMOS NI krug je prikazan sljedećom slikom:

Slika 4.4 NI krug u CMOS tehnici

Sa slike je jasno da sklop obavlja funkciju Y = AB . Samo kada su

istovremeno na ulazima A i B prisutni signali 'log 1' vodiće i T1 i T2, a neće voditi T3 i
T4, te će na izlazu biti nizak naponski nivo, odnosno signal 'log 0'. Bilo koji od ulaza
A i B da je na signalu 'log 0' držaće zatvorenim jedan od tranzistora T1 ili T2, a
istovremeno otvorenim neki od tranzistora T3 ili T4, te će se na izlazu pojaviti napon
napajanja ili signal 'log 1'. Sklop se realizira preko tranzistora dva invertora spojenih
na prikazani način, što znači da će za rad NI kruga biti dovoljno poznavati princip
rada i osobine invertora te će svi zaključci vrijediti i za ove krugove. Isto tako,
potrebna površina za realizaciju jednog dvoulaznog NI kruga ista je kao potrebna
površina za realizaciju dva invertora. Ostali bitni parametri, napon napajanja, napon
praga, kašnjenje, prenosna karakteristika, imaju iste vrijednosti i ponašaju se kao
kod invertora.

4.2.3 CMOS NILI krug

Kod realizacije NILI kruga uloge p i n kanalnih MOS FET-ova korištenih

invertora se praktično mijenjaju. Sada se p-kanalni MOS FET-ovi vezuju serijski
prema + napajanju, a n-kanalni MOS FET-ovi paralelno prema masi. Na ovaj način

realiziramo funkciju Y = A + B . Da bi na izlazu bio signal 'log 1' ni jedan od

tranzistora T1 ili T2 ne smije da vodi, što znači da oba ulaza trebaju biti u stanju 'log
0'. U svim drugim kombinacijama neki od tranzistora T1 ili T2 vodi, dok istovremeno

33
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

neki od tranzistora T3 ili T4 nevodi, što na izlaz dovodi napon 'log 0'. Slično kao i kod
NI kruga i za ovu realizaciju koriste se samo tranzistori dva invertora, te svi
parametri koji karakterišu rad ovog kruga su isti kao kod invertora.
Možemo zaključiti da za realizaciju višeulaznog NI, odnosno NILI kruga
koristimo onoliko površine koliko je potrebno za realizaciju jednog invertora puta
broj ulaza. Sve složenije strukture mogu se realizirati korištenjem nekog od
navedenih krugova (NI, NILI) što projektovanje CMOS kola značajno
pojednostavljuje. Praktično, fizikalno se prati samo ponašanje invertora, jer se
kompletan ostali sklop, bez obzira na složenost, ponaša u skladu sa radom
invertora. Ovo je jedna od značajnih prednosti CMOS-a u odnosu na ostale
tehnologije. Ako se još konstatira da za logiku, gdje se CMOS najviše i koristi, ne
postoji potreba za ostalim elementima (R i C) onda su prednosti bez sumnje na
strani CMOS-a
CMOS NILI krug je prikazan sljedećom slikom:

Slika 4.5 NILI krug u CMOS tehnici

4.2.4 Transmisioni gejt

Transmisioni gejt se sastoji od nMOS i pMOS tranzistorskog para čiji su sors i

drejn spojeni paralelno. Dodavanjem invertora obezbjeđuje se protufazno upravljanje
tako da su u nekom trenutku oba tranzistora otvorena ili zatvorena. Kada su oba
tranzistora isključena (upravljački signal CL=0) onda se veza ulaza-izlaza u idealnom
slučaju tretira kao otvoren prekidač, odnosno u realnom slučaju postoji otpor reda
108 do 109Ω. Kada su oba tranzistora uključena (upravljački signal CL=1) veza
ulaza-izlaza u idealnom slučaju se tretira kao zatvoren prekidač, a u realnom

34
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

slučaju postoji otpor od nekoliko Ω do nekoliko kΩ. Budući da sors i drejn MOS
tranzistora mogu zamijeniti uloge, transmisioni gejt može da vodi u obje strane.

CL=0
Uul Uizl

CL=1
Uul +VDD Uul Uizl
Uizl
-VDD

Uul Uizl

CL

Slika 4.6 Transmisioni gejt: šema, prekidačka stanja i simbol

Otpor transmisionog gejta kada je gejt uključen zavisi od Uul. Primjenom

pMOS i nMOS komplementarnog para ova ovisnost je manje izražena nego da se kao
prekidač koristi samo jedan tranzistor. Određenim poboljšanjima moguće je
obezbjediti približno uniformnu vrijednost otpora transmisionog gejta u oblasti
promjene ulaznog napona od 0 do VDD. Ovakve izvedbe se realiziraju kada se
transmisioni gejt koristi kao analogni prekidač.
Za primjer biće prikazane kerakteristike analognog prekidača 4066. Slika 4.7
pokazuje raspored izvoda na navedenom kolu i unutrašnju strukturu jednog
prekidača. Kolo je standardni CMOS i predviđeno je za napon napajanja od 3V do
15V.

Slika 4.7 Analogni prekidač 4066

Dvostruki ulazni invertor ima zadatak da pojača upravljački signal i učini ga

neovisnim o izvoru signala (bafer). Prekidač je realiziran sa dva serijski vezana
prekidača čija zejednička tačka se preko nMOS tranzistora vezuje na masu. Kada je
ulaz na 'log 1' ovaj tranzistor ima 'log 0' na svom gejtu te nevodi, odnosno odspojen

35
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

je, između IN-OUT i OUT-IN tačaka pojavljuje se otpor od nekoliko desetina oma,
ovisno o ulaznom naponu (naponu koji se prekida). Kada je ulaz na 'log 0' prekidač
je otvoren, nMOS prema masi vodi, odnosno kratko spaja napon podloga-sors oba
prekidača na nulu. Ovo čini karakteristiku otpora unformnijom. Na slici 4.8 je
prikazana karakteristika otpora transmisionog gejta u opštem slučaju i karateristika
analognih prekidača kola 4066.

Slika 4.8 Otpor transmisionog gejta i analognog prekidača 4066

4.2.5 Trostatička CMOS kola

Potreba da se više CMOS krugova istovremeno priključuje na zajedničke

izlazne linije kao što su sabirnice nameće zahtjev da se ovakvi krugovi impedantno
odvajaju od sabirnice kada nisu aktivni. Odvajanje se izvodi logičkim kolima koja
pored stanja niskog napona, stanja visokog napona imaju i stanje visoke impedanse.
U stanju visoke impedanse krug impedantno ne opterečuje zajedničku liniju te je
moguće neograničen broj izlaza spojiti na zajedničku liniju. Jasno je da se posebnim
upravljačkim signalima obezbjeđuje da u istom trenutku samo jedan od priključenih
krugova nije u stanju visoke impedanse. Simbol i prenosna funkcija trostatičkog
bafera su dati na sljedećoj slici:

CL X Y
X Y 0 0 ZL = ∞
0 1 ZL = ∞
1 0 0
1 1 1
CL

Slika 4.9 Simbol i prenosna funkcija trostatičkog bafera

36
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

Trostatički invertor se realizuje prema slici 4.10. Nedostatak navedene

realizacije je serijska veza dva nMOS i dva pMOS tranzistora što slabi dinamičke
karakteristike strukture.

+VDD

CL

Slika 4.10 Trostatički invertor

Drugi tip trostatičkih kola su trostatički baferi koji se realiziraju prema slici
4.11. X je ulaz u bafer koji se može tretirati kao izlaz iz logičke funkcije, izlaz iz
memorijske ćelije, ili na neki drugi način predstavljena logička vrijednost. CL je
upravljački signal koji obezbjeđuje prisutnost varijable X na zajedničkoj sabirnici Y
kada je CL=1 ili odvajanje nosioca logičke vrijednosti X od sabirnice Y. Tranzistori T1
i T2 su 'snažni' tranzistori koji obezbjeđuju odgovarajuće logičke nivoe i potrebne
brzine u širokom dijapazonu mogućih parametara sabirnice Y. Kombinaciona mreža
se realizira tako da za slučaj CL=0 obezbjeđuje da oba tranzistora budu zakočena, a
za slučaj CL=1 jedan tranzistor bude zakočen, a drugi da vodi, u ovisnosti stanja
varijable X prema tabeli.

X +VDD
P

Y
Kombinaciona X CL P N Y
CMOS mreža 0 0 1 0 Z=∞
0 1 1 1 0
CL N 1 0 1 0 Z=∞
1 1 0 0 1

Slika 4.11 Principijelna šema trostatičkog bafera

37
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

Na osnovu tabele na slici 4.11 kombinaciona mreža se opisuje sa:

P = X ⋅ CL
(4.6)
N = X ⋅ CL = X + CL
Sada je rezultujuća šema data slikom 4.12.

+VDD
X
P

CL N

Slika 4.12 Šema neinvertujućeg trostatičkog bafera

4.2.6 Šmitovo kolo

U digitalnim kolima šmitovo kolo se najčešće koristi kao ulazno kolo u

digitalnu strukturu, onda kada je ulazni signal podložan uticaju šuma te oblika koji
nije kvalitetna četvrtka, nego više liči deformisanom sinusnom signalu (slika 4.13).
Zahvaljujući pozitivnoj povratnoj sprezi, te postojanju histereze izlaz iz šmitovog kola
postaje plavilna četvrtka, a samo kolo se ponaša kao logičko kolo sa poboljšanim
marginama šuma.

VH
Vt
VL

Vt

VH

VL

Vd Vt Vg

Slika 4.13 Uporedna prenosna karakteristika logičkog kola i šmitovog kola

38
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

4.2.6.1 CMOS šmitovo kolo u diskretnoj tehnici

Principijelna izvedba šmitovog kola data je slikom 4.14. Na navedenoj slici

koriste se diskretne komponente otpori i CMOS integrirani invertori. S obzirom da
standardni CMOS invertori serije 40xx koriste napajanja od 3 do 15V te da se u
navedenoj strukturi mogu koristiti otpori u širokom dijapazonu, onda je moguće
realizirati šmitov triger sa širokim izborom napona pragova. Ova struktura daje i
osnovnu ideju realizacije šmitovog kola u integriranoj tehnici te ćemo stoga
navedenu strukturu detaljno analizirati.

R2 VDD

Uul R1 Uizl

Vd Vg

Slika 4.14 Šmitovo kolo u diskretnoj tehnici

Kada je ulazni napon nula, onda je izlaz iz prvog invertora VDD, a izlaz iz
drugog invertora 0V. Porastom ulaznog napona raste napon na ulazu prvog invertora
proporcionalno djelitelju R1-R2. Kada ovaj napon dostigne napon praga prvog
invertora (VDD/2) prvi invertor svoj izlaz prebacuje na 0V a drugi na VDD, odnosno
ulaz je dostigao vrijednost gornjeg praga, a izlaz je promjenio stanje. Prema tome
imamo:
R1 V R
Vg = Vt (1 + ) = DD (1 + 1 ), R1 < R2 (4.7)
R2 2 R2
Dalje povećanje ulaznog napona neće promijeniti vrijednost izlaza (izlaz je na
VDD). Ako sada smanjujemo ulaz, izlaz će se promjeniti onda kada ulaz dostigne onu
vrijednost pri kojoj je na ulazu prvog invertora dostignut napon praga (VDD/2).
Odnosno imamo:
R1 V R
Vd = Vt (1 − ) = DD (1 − 1 ), R1 < R2 (4.8)
R2 2 R2
Histereza navedenog šmitovog kola iznosi:
R1
H = Vg − Vd = VDD . (4.9)
R2
Jasno je da se gornji prag može kretati u granicama (VDD/2)-VDD, a donji u
granicama 0-(VDD/2), otuda uslov R1<R2.

39
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

4.2.6.2 Monolitno CMOS šmitovo kolo

Za potrebe digitalnih ulaza u integriranim kolima realizira se monolitni šmitov

triger koji se realizira u invertirajućoj ili neinvertirajućoj varijanti. Ovdje će biti
prikazana neinvertirajuća varijanta. Principijelno struktura se sastoji od tri
standardna CMOS invertora spojena prema slici 4.15.

+VDD

Tp2

Tp1 Tp3

Uul V0 Uizl

Tn1 Tn3

Tn2

Slika 4.15 Principijelna struktura monolitnog neinvertirajučeg šmitovog kola

Pri niskom naponu na ulazu (Uul=0V) izlaz je takođe nizak (Uizl=0V), invertori
1 i 3 dvaput invertiraju ulaz. Invertor 2 ima ulaz uzet sa izlaza šmitovog kola, koji je
na niskom naponu, pa će on na svom izlazu dati viši naponski nivo. Tranzistori
invertora 2 (Tp2 i Tn2) su realizirani tako da je širina njihovog kanala (W) manja nego
je to kod tranzistora na invertorima 1 i 2, te će ovi tranzistori biti u aktivnom
području kada vode. Kada vode ovi tranzistori se ponašaju kao otpori čiji iznos se
računa prema:
1
Rn / p = (4.10)
2 ⋅ k n' / p (VDD − Vtn' / p )

Kada se ulazni napon mijenja od nule prema naponu praga invertora 1

tranzistori Tp1 i Tp2 ulaze u aktivno područje. Napon na njihovom izlazu se mijenja
od napona VDD prema naponu praga invertora 3 (Vt3), prema:

k 
V0 = VDD − k p R p  n (U ul − Vtn ) 2 − (VDD − Vtp − U ul ) 2  , koji je dobijen iz
 k p 
jednakosti struja na izlazu invertora 1.

40
Dr Abdulah Akšamović, dip.ing.el. Napredne elektroničke komponente i strukture

VDD − V0
I Dn = I Dp + , odnosno:
Rp

VDD − V0
k n (U ul − Vtn ) 2 = k p (VDD − Vtp − U ul ) 2 + .
Rp
Invertori 1 i 3 su simetrični pa prilikom određivanja napona gornjeg praga
vrijedi: kn=kp, Vtn=Vtp, Uul=Vg, V0=VDD/2 pa dobijemo:
'
VDD k p VDD − Vtp
'
VDD 1
Vg = + = + (4.11)
2 4k p R p (VDD − 2 Vtp ) 2 k p 2(VDD − 2 Vtp )

Analogno za niski napon praga dobije se:

'
VDD 1 VDD k n' VDD − Vtn
Vd = − = + (4.12)
2 4k n Rn (VDD − 2 Vtn ) 2 k n 2(VDD − 2 Vtn )
Primjer 4.1
Odrediti parametre šmitovog kola ako su poznati sljedeći podaci: VDD=3V,
Vtn=│Vtp│=0,8V za sve tranzistore, W1/3=3W2 gdje je W2 širina kanala tranzistora u
povratnoj sprezi. (Uzeti da je µn1/Ln1=µp2/Ln2=µp3/Ln3).
Na osnovu:

µ nε ox Wn µ pε ox W p
kn = ⋅ , kp = ⋅
2t ox Ln 2tox Lp
imamo:
µ n1ε ox Wn1
⋅
k n1 2tox Ln1 W k p1
= = n1 = 3 , analogno = 3.
k n 2 µ n 2ε ox ⋅
Wn 2 Wn 2 k p2
2tox Ln 2
Sada se pragovi mogu odrediti iz:
'
VDD k p VDD − Vtp
'
VDD 1
Vg = + = + =
2 4k p R p (VDD − 2 Vtp ) 2 k p 2(VDD − 2 Vtp )
3 − 0,8
= 1,5 + = 1,5 + 0,26 = 1,76V
3 ⋅ 2 ⋅ (3 − 2 ⋅ 0,8)
'
VDD 1 V k ' VDD − Vtn
Vd = − = DD + n =
2 4k n Rn (VDD − 2 Vtn ) 2 k n 2(VDD − 2 Vtn )
3 − 0,8
= 1,5 − = 1,5 − 0,26 = 1,24V
3 ⋅ 2 ⋅ (3 − 2 ⋅ 0,8)
A histereza kao: H = Vg − Vd = 0,52V

41