PIC10F200

Jednoipov mikropota
PIC10F20x
Peklad originln dokumentace
Ing. Vladimr ebi
Materil vznikl v rmci projektu MMT Podpora projektovn elektronickch systm s mikroprocesory v eskm jazyce na
stednch kolch, kter je een na Stedn odborn kole a Stednm odbornm uiliti COP Sezimovo st. Je mon ho vyut
pro vuku odbornch pedmt na kolch v R.
Zvltn podkovn pat firm Microchip, Arizona, Chandler, USA a pmmu mezinrodnmu zastoupen firmy Microchip pro R
a SR firm MICRORISC s.r.o. Jin za podporu uvedenho projektu a podporu vuky mikroprocesorov techniky na kole.
2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi
Symbolika textu
V textu je pomoc rznho typu psma odlien charakter terminologie.
Slova psan neproporcionlnm psmem, zde Courier, zna e jde o instrukci Assembleru (MOVMF).
Slova, kter jsou vyznaena VELKM psmem oznauj nzvy registr nebo jde o zkratkov slovo (pam RAM).
Pojmenovn, kter se vztahuj ke konkrtnmu pedmtu, jsou psna s Velkm potenm psmenem (ta Watchdog, reim Sleep).
Adresovn X <3:0> odkazuje na bity 3 a 0 registru X.
Jednoduchou uvozovkou je oznaena konkrtn hodnota, nap. 0 nulovn bitu.
Ochrana duevnho vlastnictv

Tento dokument je uren k nekomernmu vyuit. Veker komern en, poizovn kopi nebo pebrn jakkoli sti textu je bez
pedchozho souhlasu zakzno.
Informace jsou zveejnny bez ohledu na patenty tetch osob. Nroky na odkodnn na zklad zmn, chyb nebo vynechn jsou
vyloueny.
Veker pouit registrovan, obchodn a ochrann znmky jsou majetkem jejich autor nebo vlastnk a uvedenm tchto znmek
nejsou zpochybnna autorsk prva vyplvajc z vlastnictv uvedench znmek.
Zvaznost informac
Aktulnost a sprvnost informac vychz z publikovanho katalogu spolenosti Microchip DS41239A, PIC10F200/202/204/206
Data Sheet, vydan v roce 2004 spolenost Microchip.
V ppad nesrovnalost uvedench dat vyhledejte aktuln katalog spolenosti Microchip nebo zmnov listy errata (informaci najdete
na konci dokumentu).
Veker uveden informace maj charakter doporuen a mohou bt pozdjmi revizemi uvedenho katalogu zmnny nebo doplnny.
Text neproel jazykovou korekturou.
PIC10F200/202/204/206
8-bitov jednoipov mikropota se esti vvody s pamt Flash
Zazen popsan v tto dokumentaci:
PIC10F200
PIC10F202
PIC10F204
PIC10F206
Vkonn CPU na bzi RISC:

Pouze 35 jednoduchch instrukc
Vechny instrukce se vykonaj bhem jedinho cyklu,
vyjma instrukc vtven programu (dva cykly)
12-bitov operan kd instrukce
Dvou rovov HW zsobnk
Pm, nepm a relativn adresovn pro data i instrukce
8-bitov adresa dat
Taktovac frekvence:
vnitn osciltor 4 MHz (doba vykonn instrukce 1 s)
Speciln vlastnosti mikropotae:

Precizn vnitn taktovac kalibrovateln osciltor 4 MHz
se zaruenou pesnost do 1%
Programovn v aplikaci ICSPTM
Podpora ladn v aplikaci ICD
Reset po zapnut napjecho napt POR
asova pro zpodn signlu Reset DTR
asova Watchdog (WDT)
s vlastnm nezvislm vnitnm RC osciltorem
Nastaviteln ochrana kdu proti vyten
Vstup MCLR s konfigurovatelnm pouitm
Vnitn pidren vstupu v log.1 (pull-up)
sporn reim Sleep
Probuzen z reimu Sleep zmnou na vstupu
Technologie CMOS s nzkou spotebou:

Spoteba proudu
pi Udd=2 V, 4 MHz <350 A
Spoteba v reimu Sleep
pi Vdd=2 V typicky 100 nA
ivotnost pamti Flash
je 100.000 zpis
doba udren dat >40 let
Pln statick architektura
Rozsah pracovnho napt : 2,0 - 5,5 V
Teplotn rozsah:
prmyslov (Industrial): -40 oC a +85 oC
speciln (Extended):
-40 oC a +125 oC
Vlastnosti periferi (PIC10F200/202)

4 vvody (nepotaje 2 napjec)
3 konfigurovateln vvody
1 vstupn vvod
vysok proud jednm vvodem pro pm pipojen LED
probuzen z reimu Sleep zmnou na vstupu
slab pull-up v reimu vstupu
8-bitov ta/asova TMR0
s 8-bitovou programovatelnou peddlikou
Vlastnosti periferi (PIC10F204/206)

4 vvody (nepotaje 2 napjec)
3 konfigurovateln vvody
1 vstupn vvod
vysok proud jednm vvodem pro pm pipojen LED
probuzen z reimu Sleep zmnou na vstupu
slab pull-up v reimu vstupu
8-bitov ta/asova TMR0
s 8-bitovou programovatelnou peddlikou
1 kompartor
vnitn napov reference
oba vstupy kompartoru jsou pstupn
na vvodech mikropotae
vstup kompartoru je pstupn
na vvodu mikropotae
strana 1
PIC10F200/202/204/206
Popis vvod
Tabulka 1-1:
Pehled pamovho prostoru a vlastnost ady PIC10F2xx

Pam programu
Pam dat SRAM
12-bitovch slov
byt
PIC10F200
256
PIC10F202
Vstup/vstup
asova
(8 bit)
Kompartor
16
512
24
PIC10F204
256
16
PIC10F206
512
24
Mikropota
strana 2
PIC10F200/202/204/206
Obsah
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0
10.0
11.0
12.0
13.0
14.0
Celkov popis .......................................................................................................................................................................5

Monosti ady PIC10F200/202/204/206................................................................................................................................7
Popis architektury mikropotae ...........................................................................................................................................9
Organizace pamovho prostoru .........................................................................................................................................15
Vstupn vstupn brna........................................................................................................................................................25
Modul tae/asovae a registr TMR0 (PIC10F200/202) ....................................................................................................29
Modul tae/asovae a registr TMR0 (PIC10F204/206) ....................................................................................................33
Modul kompartoru .............................................................................................................................................................37
Speciln vlastnosti mikropotae.......................................................................................................................................41
Instrukn sada ....................................................................................................................................................................52
Vvojov prostedky ............................................................................................................................................................61
Elektrick charakteristiky......................................................................................................................................................67
Grafy a prbhy ...................................................................................................................................................................77
Popis pouzder .....................................................................................................................................................................79
strana 3
PIC10F200/202/204/206
Poznmky:
strana 4
PIC10F200/202/204/206
1.0
Celkov popis
PIC10F2xx je velmi levn, 8-bitov, pln statick jednoipov mikropota postaven na bzi architektury RISC s pamt programu typu
Flash. Instrukn sada obsahuje 33 instrukc, kter se vykonvaj bhem jedinho instruknho cyklu, vyjma instrukc vtven programu.
12-bitov operan kd je vysoce symetrick. Ve srovnn s vtinou jednoipovch mikropota ve sv td dosahuje PIC10F2xx vy
komprese kdu (typicky 2:1) a poskytuje mohutnj HW monosti. Jednoduch instrukn sada dle zkracuje as nutn k vytvoen
aplikace.
Mikropota PIC10F2xx je vybaven adou specilnch systm, kter umouj minimalizovat potebu vnjch obvod a tm dle snit
cenu koncov aplikace. Vnitn systm resetu po zapnut napjecho napt POR a asova resetu DRT eliminuj potebu externho
resetovacho obvodu. Vnitn osciltor umouje lep vyuit vvod pouzdra soustky. Na cenu koncov aplikace kladn psob
i monost pouit reimu Sleep, hldacho asovae Watchdog nebo ochrany kdu proti vyten.
Mikropota PIC10F2xx je dodvn v cenov vhodnm proveden s pamt typu Flash, kter je vhodn pro libovolnou aplikaci.
Pro poteby vvoje je k dispozici integrovan vvojov prosted jeho soust je assembler, softwarov simultor a kompiltor jazyka C.
Prosted podporuje i ladn v aplikaci. Dle je k dispozici levn vvojov programtor i plnohodnotn programtor. Vvojov prosted
pracuje na potach kompatibilnch se standardem IBM PC.
1.1
Aplikace
Pouit mikropotae PIC10F2xx je velmi irok. Od jednoduchch aplikac v zabezpeovac technice a ipovch kartch po realizaci
loklnho zen v rmci sloitjch systm. Pouit pamti Flash in velmi rychl a pohodln uivatelsk modifikace kdu. Miniaturn
pouzdro uren pro povrchovou mont je pednostn ureno pro aplikace s kritickmi rozmry.
Tabulka 1-1:
Hodiny
Pam
Porovnn mikropota ady PIC10F2xx

PIC10F200
PIC10F202
PIC10F204
PIC10F206
Velikost pamti programu Flash (instrukc)
256
512
256
512
Velikost pamti dat (bajt)
16
24
16
24
TMR0
TMR0
TMR0
TMR0
ano
ano
ano
ano
Nejvy taktovac frekvence (MHz)
Modul tae/asovae
Periferie
Vlastnosti
Probuzen z reimu Sleep zmnou na vvodu

Kompartory
Vstupn vstupn vvody
Vstupn vvod
Vnitn pull-up
ano
ano
ano
ano
Programovn v aplikaci ICSP
ano
ano
ano
ano
Poet instrukc
33
33
33
33
6-pin SOT-23
8-pin PDIP
6-pin SOT-23
8-pin PDIP
6-pin SOT-23
8-pin PDIP
6-pin SOT-23
8-pin PDIP
Pouzdra
Vechny mikropotae maj implementovan systm POR, konfigurovateln Watchdog, konfigurovatelnou ochranu kdu proti vyten,
schopnost dodvat velk proud kadm vvodem a kalibrovateln vnitn taktovac RC osciltor.
Sriov komunikace v reimu programovn (ICSP) probh prostednictvm vvodu GP0 (data) a GP1 (hodiny).
strana 5
PIC10F200/202/204/206
Poznmky:
strana 6
PIC10F200/202/204/206
2.0
Monosti ady PIC10F200/202/204/206
Mikropota je dodvn v nkolika rznch pouzdrech. Pi objednvce specifikujte laskav svoje poadavky v souladu se systmem
znaen na pouzde, popsanm v zadn sti tto dokumentace.
2.1
Zkaznick mikropotae (QTP)
Takto oznaen soustky neobsahuj pam programu typu Flash, ale pevn program zaveden do soustky ji v prbhu vroby. Tato
sluba je poskytovna vrobcem pro uivatele, kte nechtj u svch aplikac dle mnit program ppadn se zabvat jeho zavdnm
do soustky. Uivateli je tak dodn mikropota kter obsahuje jak program, tak i poadovanou konfiguraci vetn identifikanch daj.
V ppad zjmu o tuto slubu kontaktujte svho obchodnho zstupce.
2.2
Identifikovateln zkaznick mikropotae (SQTPSM)
Vrobce umouje dodn sady zkaznickch mikropota s obsahem pamti programu, kter na nkolika zvolench bukch obsahuje
jedinen identifikan kd. Tento kd me bt nhodn, pseudonhodn nebo se me jednat o vzestupnou adu sel. Tento systm
umouje vytvoen aplikac v oblasti pstupovch systm nebo ochrany dat.
strana 7
PIC10F200/202/204/206
Poznmky:
strana 8
PIC10F200/202/204/206
3.0
Popis architektury mikropotae
Architektura mikropotae PIC10F2xx m mnoho shodnch rys s architekturou RISC. Mikropota pouv Harvardskou architekturu
s oddlenou pamt dat a programu a oddlenmi sbrnicemi. To umouje pouit operanho kdu odlin dlky ne m datov slovo.
Kad instrukce m 12-bitov operan kd a zabr prv jednu adresovatelnou buku v pamti programu. Naten operanho kdu
do registru instrukce ped vykonnm instrukce trv jeden instrukn cyklus. Mikropota pouv zetzen vykonn instrukc, kdy
se souasn provd vkon ji naten instrukce a naten instrukce nsledujc. Vechny instrukce vyjma instrukc vtven programu
se vykonaj bhem jedinho instruknho cyklu.
Tabulka 3-1:
Mikropota
Pehled pamovho prostoru ady PIC10F2xx

Pam
programu (Flash)
dat (RWM)
PIC10F200
256 x 12
16 x 8
PIC10F202
512 x 12
24 x 8
PIC10F204
256 x 12
16 x 8
PIC10F206
512 x 12
24 x 8
Mikropota PIC10F2xx me adresovat sv speciln funkn registry a pam RWM bu pmo nebo nepmo. Veker speciln funkn
registry vetn programovho tae (PC) jsou mapovny do pamti RWM.Mikropota pouv vysoce symetrickou instrukn sadu,
kter umouje pracovat s libovolnm bitem nebo libovolnm registrem v pamti RWM pomoc zvolenho zpsobu adresovn.
Mikropota PIC10F2xx obsahuje osmibitovou aritmeticko logickou jednotku (ALU) a pracovn registr stada (w). ALU podporuje
aritmetick a logick operace mezi libovolnm registrem pamti RWM a stadaem, resp. konstantou.
Pomoc ALU lze provdt aritmetick operace stn a odtn, ppadn inkrementaci a dekrementaci registru. Mezi podporovan
logick operace pat logick souet, logick souin a vlun logick souet (nonekvivalence, resp. XOR). ALU rovn provd operace
pesunu a posunu bit registru. Pro dvouoperandov instrukce je operandem stada a konstanta nebo stada a registr RWM, pro
jednooperandov instrukce je operandem stada nebo registr RWM.
Stada je osmibitov registr pouvan pro prci ALU. Stada nen mapovn do adresovho prostoru pamti dat RWM.
V zvislosti na tom, jak instrukce je vykonvna me ALU ovlivovat pznaky ve stavovm registru STATUS. Jedn se o pznak
peteen CARRY (C), pznak polovinho peteen DIGIT CARRY (DC) a pznak nuly ZERO (Z). Pznak peteen C a pznak polovinho
peteen DC jsou pi operacch odetn pouvny jako pznaky vpjky a jejich vznam je negovn. Podrobnji je problematika
vysvtlena na pkladech v popisu instrukc.
Blokov schma mikropotae je uvedeno na obrzku 3-1 a 3-2, popis vvod je uveden v tabulce 3-2.
strana 9
PIC10F200/202/204/206
Obrzek 3-1:
Blokov schma mikropotae PIC10F200/202
strana 10
PIC10F200/202/204/206
Obrzek 3-2:
Blokov schma mikropotae PIC10F204/206
strana 11
PIC10F200/202/204/206
Tabulka 3-2:
Popis vvod PIC10F2xx
Nzev vvodu
Funkce
Druh
Druh
vstupu vstupu
GP0
TTL
CMOS
Obousmrn vstupn vstupn vvod. Me bt programov povolen pull-up

v reimu vstupu a me bt pouit pro probuzen ze stavu Sleep zmnou na
vstupu.
ICSPDAT
SN
CMOS
Penos dat v reimu ICSPTM
CIN+
AN
GP1
TTL
CMOS
Obousmrn vstupn vstupn vvod. Me bt programov povolen pull-up

v reimu vstupu a me bt pouit pro probuzen ze stavu Sleep zmnou na
vstupu.
ICSPCLK
SN
CMOS
Penos hodinovho signlu v reimu ICSP
CIN
AN
GP2
TTL
CMOS
T0CKI
ST
COUT
CMOS
Vstup kompartoru (pouze PIC10F204/206)
FOSC4
CMOS
Vstup taktovacho osciltoru Fosc/4
GP3
TTL
Vstupn vvod. Me bt programov povolen pull-up v reimu vstupu a me

bt pouit pro probuzen ze stavu Sleep zmnou na vstupu.
ST
Resetovac vstup. Pokud je konfigurovn jako MCLR, zpsob nzk rove

aktivn signl reset, zrove je vdy povolen vnitn pull-up. Napt na vvodu
nesm bhem bhu programu pekroit napjec napt VDD. To by zpsobilo
uveden mikropotae do programovacho reimu.
HV
Vstup programovacho napt
VDD
Kladn napjec napt
VSS
Napjec a signlov zem
GP0/ICSPDAT/CIN+
GP1/ICSPCLK/CIN
GP2/T0CKI/COUT/
FOSC4
GP3/MCLR/VPP
MCLR
VPP
Vysvtlivky :
Popis
Vstup pro kompartor (pouze PIC10F204/206)
Vstup pro kompartor (pouze PIC10F204/206)

Obousmrn vstupn vstupn vvod.
Vstup pro ta/asova Timer0
I = vstup, O = vstup, I/O = vstup/vstup, P = napjen, = nepouito, TTL = vstup s rovnmi TTL,
ST = vstup je oeten Schmittovm klopnm obvodem, AN = analogov vstup
strana 12
PIC10F200/202/204/206
3.1
Taktovn mikropotae a instrukn cyklus
Taktovac frekvence mikropotae je intern vydlena tymi. Tm vzniknou tyi vzjemn fzov posunut strojov cykly oznaovan
jako takt Q1, Q2, Q3, Q4. Tyto tyi takty tvo instrukn cyklus. V taktu Q1 dochz k inkrementaci programovho tae PC a bhem
taktu Q4 dochz k uloen operanho kdu nsledujc instrukce do zchytnho registru instrukce. Tato instrukce je vykonna bhem
nsledujcch ty takt Q1 Q4. Situace je znzornna na obrzku 3-3 a pkladu 3-1.
3.2
Zetzen instrukc
Jeden instrukn cyklus trv tyi takty taktovacho osciltoru (Q1 Q4). Dochz ke zetzen vykonvn instrukc, protoe zatmco je
jedna instrukce vykonvna, je souasn natna instrukce nsledujc. Dky zetzen je tedy kad instrukn cyklus dokonena prv
jedna instrukce, i kdy ve skutenosti jej vykonn trv dva instrukn cykly. Pokud dochz k programovmu skoku, tedy zmn obsahu
PC, nelze vykonat ji natenou instrukci. Dochz k novmu naten operanho kdu dle obsahu PC, ji naten instrukce je vykonna
jako NOP a doba dokonen cel instrukce skoku jsou dva instrukn cykly. Situace je znzornna na pkladu 3-1.
Naten instrukce je zahjeno v prvnm taktu Q1 prvnho instruknho cyklu inkrementac programovho tae PC. Vykonn instrukce
probhne ve druhm instruknm cyklu, kdy v taktu Q1 dojde k naten operanho kdu do registru instrukce (IR), v taktu Q2 dojde
k naten operand, v taktu Q3 dojde k samotnmu vykonn instrukce a v taktu Q4 k uloen vsledku operace.
Obrzek 3-3:
Instrukn cyklus
Pklad 3-1:
Zetzen instrukc
Vechny instrukce se vykonaj v jedinm instruknm cyklu, vyjma instrukc vtven programu. Tato instrukce trv dva instrukn
cykly, protoe nsledujc naten instrukce je vykonna jako przdn operace zatmco je natna nov instrukce dle programovho
tae.
strana 13
PIC10F200/202/204/206
Poznmky:
strana 14
PIC10F200/202/204/206
4.0
Organizace pamovho prostoru
Pamov prostor mikropotae PIC10F2xx je rozdlen na pam programu a pam dat. Pstup do pamti dat je mon rovn pomoc
nepmho adresovn prostednictvm registru FSR.
4.1.
Organizace pamti programu PIC10F200/204
Mikropota PIC10F200/204 m programov ta PC o ce 9 bit a je tedy schopen adresovat pamov prostor o velikosti 512
pamovch bunk, kdy kad buka obsahuje jeden instrukn kd o ce 12 bit.
Mikropota PIC10F200/204 m vak fyzicky implementovno pouze prvnch 256x12 bunk na adresch 0000h 00FFh (viz obrzek
4-1). Adresovnm bunk na vych adresch dojde k pstupu do pamovho prostoru na prvnch 256 bukch. Zahjen programu po
signlu reset je na adrese 0000h (vektor resetu). Na adrese 00FFh je vrobcem uloena kalibran konstanta pro vnitn RC taktovac
osciltor v podob instrukce RETLW. Tato pamov buka nesm bt nikdy pepsna.
Obrzek 4-1:
Mapa pamti programu a zsobnku PIC10F200/204
Poznmka 1:
Na adrese 0000h zan program po signlu
reset. Na adrese 00FFh je umstna kalibran
konstanta vnitnho RC taktovacho osciltoru
v podob instrukce RETLW xx.
strana 15
PIC10F200/202/204/206
4.2.
Organizace pamti programu PIC10F202/206
Mikropota PIC10F202/206 m programov ta PC o ce 10 bit a je tedy schopen adresovat pamov prostor o velikosti 1024
pamovch bunk, kdy kad buka obsahuje jeden instrukn kd o ce 12 bit.
Mikropota PIC10F202/206 m vak fyzicky implementovno pouze prvnch 512 x 12 bunk na adresch 0000h 01FFh
(viz obrzek 4-2). Adresovnm bunk na vych adresch dojde k pstupu do pamovho prostoru na prvnch 512 bukch. Zahjen
programu po signlu reset je na adrese 0000h (vektor resetu). Na adrese 01FFh je vrobcem uloena kalibran konstanta pro vnitn
RC taktovac osciltor v podob instrukce RETLW. Tato pamov buka nesm bt nikdy pepsna.
Obrzek 4-2:
Mapa pamti programu a zsobnku PIC10F202/206
Poznmka 1:
Na adrese 0000h zan program po signlu
reset. Na adrese 01FFh je umstna kalibran
konstanta vnitnho RC taktovacho osciltoru
v podob instrukce RETLW xx.
4.3
Organizace pamti dat.
Pam dat je pstupn po jednotlivch bajtech a je rozdlena na dv funkn sti. Na nich adresch jsou speciln funkn registry
(SFR) na vych adresch jsou registry pro veobecn pouit (GPR), tzv. zpisnkov pam RWM. Jedn se o spolen adresovateln
prostor v rozsahu adres 00h 1Fh.
Mezi speciln funkn registry pat registr tae/asovae Timer0 TMR0, programov ta PCL, stavov registr STATUS, registr pro
prci s vstupn vstupnmi vvody GPIO a registry pro nepm adresovn FSR a INDF. Speciln funkn registry ovldaj vstupn
vstupn brnu a nastaven peddliky.
Registry pro veobecn pouit tvo zpisnkovou pam RWM pro data a je mon je libovoln uivatelsky vyuvat.
Mikropota PIC10F200/204 pouv 7 specilnch funknch registr a 16 registr RWM pro veobecn pouit, viz obrzek 4-3
a obrzek 4-4.
Mikropota PIC10F202/206 pouv 8 specilnch funknch registr a 24 registr RWM pro veobecn pouit, viz obrzek 4-3
a obrzek 4-4.
4.3.1 Registry pro veobecn pouit (zpisnkov pam RWM)

Registry pro veobecn pouit lze adresovat bu pmo nebo nepmo pomoc dvojice registr FSR a INDF. Podrobnji je pojednno
v kapitole 4.9 Nepm adresovn: registry INDF a FSR.
strana 16
PIC10F200/202/204/206
Obrzek 4-3:
Mapa pamti dat PIC10F200/204
Poznmka 1:
Nejedn se o fyzick registr. Viz kapitolu 4.9
Nepm adresovn: registry INDF a FSR
Poznmka 2:
Pouze pro PIC10F204. U PIC10F200 nen
pouit a je ten jako 00h
Poznmka 3:
Nen pouit a je ten jako 00h.
Obrzek 4-4:
Mapa pamti dat PIC10F202/206
Poznmka 1:
Nejedn se o fyzick registr. Viz kapitolu 4.9
Poznmka 2:
Pouze pro PIC10F206. U PIC10F202 nen
pouit a je ten jako 00h
strana 17
PIC10F200/202/204/206
4.3.2
Speciln funkn registry
Pomoc specilnch funknch registr lze ovldat innost mikropotae a jeho periferi. Tyto registry mohou bt rozdleny do dvou
skupin. Prvn skupinu tvo registry ovldajc jdro mikropotae. Tyto registry jsou popsny v tto kapitole. Druhou st tvo registry
pro prci s periferiemi, kter jsou popsny v pslunch kapitolch popisujcch tyto periferie.
Tabulka 4-1:
Adresa Nzev
Celkov pehled specilnch funknch registr

Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Hodnota po
resetu POR(2)
Popsn
na str.
00h
INDF
Adresovnm tohoto registru je pistupovno do pamti RWM na adresu ve FSR

(nepm adresa)
xxxx xxxx
23
01h
TMR0
8-bitov ta/asova
xxxx xxxx
29, 33
02h(1)
PCL
Nich osm bit programovho tae (PC)
1111 1111
22
03h
STATUS
04h
FSR
05h
OSCCAL
GPWUF
CWUF(5)
TO
PD
DC
Ukazatel pro nepm adresovn pro pstup do RWM prostednictvm INDF

CAL6
CAL5
CAL4
06h
GPIO
07h(4)
CMCON0 CMPOUT COUTEN
POL
N/A
TRISGPIO
N/A
OPTION
CAL3
CAL2
CAL1
CAL0
GP3
GP2
GP1
CMPT0CS CMPON CNREF CPREF
GPWU
GPPU
T0CS
T0SE
PS2
PS1
19
111x xxxx
23
FOSC4
1111 1110
21
GP0
---- xxxx
25
CWU
1111 1111
34
---- 1111
25
1111 1111
20
Konfigurace vstup/vstup vvod

PSA
00-1
1xxx(3)
PS0
Vysvtlivky:
= nepouito, pi ten "0", x = neznm, u = nezmnn, q = hodnota zvis na podmnkch
Poznmka 1:
Horn st programovho tae PC nen programov pstupn. Podrobnji je pojednno v kapitole

4.7 Programov ta.
Poznmka 2:
Ostatn druhy resetu (vyjma resetu po zapnut napjecho napt) jsou vnj reset na vvodu MCLR,
reset zpsoben peteenm asovae Watchdog a reset zpsoben probuzenm ze stavu Sleep zmnou na vstupu.
Poznmka 3:
Podmnky resetu viz tabulku 9-1.
Poznmka 4:
Pouze u mikropota PIC10F204/206.
Poznmka 5:
Pouze u mikropota PIC10F204/206, ve vech ostatnch je tento bit rezervovan a nesm bt pouvn.
strana 18
PIC10F200/202/204/206
4.4
Registr STATUS
Registr STATUS obsahuje aritmetick pznaky a pznaky resetu. Registr STATUS me bt clovm registrem jakkoli operace stejn
jako ostatn registry. Pokud je registr STATUS clovm registrem pro uloen vsledku instrukce ovlivujc pznaky Z, DC nebo C, je
zpis do tchto bit zakzn a bity jsou nastaveny v zvislosti na vsledku instrukce. Pznaky resetu TO a PD nen mon programov
ovlivnit. Je tedy vhodn ukldat vsledek instrukce, jejm operandem je registr STATUS do stadae.
Napklad instrukce CLRF STATUS vynuluje horn ti bity a nastav bit Z do log.1. Po tto operaci vypad obsah STATUS nsledovn:
000u u1uu (kde u oznauje stav beze zmny).
Je tedy vhodn pouvat pro zmny obsahu registru STATUS instrukce BCF, BSF a MOVWF, kter neovlivuj aritmetick pznaky.
Dsledek pouit dalch instrukc je popsn v kapitole 10.0 Instrukn sada.
Registr 4-1:
Registr STATUS (adresa: 03h)

R/W-0
R/W-0
R/W-0
R-1
R-1
R/W-x
R/W-x
R/W-x
GPWUF
CWUF(1)
TO
PD
DC
bit 7
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
Poznmka 1:
bit 0
GPWUF: pznak resetu po probuzen ze stavu Sleep zmnou na vstupu

1 = Dolo k resetu po probuzen ze stavu Sleep zmnou na vstupu
0 = Dolo k resetu POR nebo k jinmu druhu resetu
CWUF: pznak resetu po probuzen ze stavu Sleep zmnou na kompartoru (1)
1 = dolo k resetu po probuzen ze stavu Sleep zmnou na kompartoru
0 = Dolo k resetu POR nebo k jinmu druhu resetu
Rezervovn: nepouvat, pouit tohoto bitu me vst k nekompatibilit s vymi typy
TO: pznak peteen asovae Watchdog
1 = po zapnut napjen, vykonn instrukce CLRWDT nebo SLEEP
0 = po resetu zpsobenm peteenm asovae Watchdog
PD: pznak reimu Sleep
1 = po zapnut napjen nebo vykonn instrukce CLRWDT
0 = po vykonn instrukce SLEEP
Z: pznak nuly
1 = vsledek aritmetick nebo logick operace je nula
0 = vsledek aritmetick nebo logick operace nen nula
DC: pznak polovinho penosu/vpjky (pro instrukce ADDWF, SUBWF)
ADDWF:
1 = nastal penos z bitu b3 do bitu b4 vsledku aritmetick operace
0 = nenastal penos z bitu b3 do bitu b4 vsledku aritmetick operace
SUBWF:
1 = nenastala vpjka z bitu b4 do bitu b3 vsledku aritmetick operace
0 = nastala vpjka z bitu b4 do bitu b3 vsledku aritmetick operace
C: pznak penosu/vpjky ( pro instrukce ADDWF, SUBWF, RRF a RLF)
ADDWF:
1 = nastal penos (peteen pes hodnotu 255)
0 = nenastal penos
SUBWF:
1 = nenastala vpjka (podteen pod hodnotu 0)
0 = nastala vpjka
RRF nebo RLF: Naten bitu na pozici LSb resp. MSb
Tento bit je vyuit u mikropota PIC10F204/206.
Pro zachovn kompatibility nepouvejte tento bit u mikropota PIC10F200/202.
Vznam:
R = bit pro ten
n = hodnota po resetu POR
W = bit pro zpis

'1' = bit je nastaven
U = nepouit bit, teno jako '0'

'0' = bit je v nule
x = hodnota bitu je neznm
strana 19
PIC10F200/202/204/206
4.5
Registr OPTION
Registr OPTION je uren pouze pro zpis (jeho obsah nelze pest) a obsahuje dc bity pro prci s taem/asovaem Timer0
a peddlikou pro tento ta nebo asova Watchdog.
Instrukce OPTION provede pesun obsahu stadae do registru OPTION. Po resetu dojde k nastaven vech bit registru STATUS do stavu
log.1.
Poznmka:
Pokud jsou pslun bity registru TRIS nastaveny log.0, nen pro pslun vvod povolena ani funkce pull-up ani
probuzen ze stavu Sleep zmnou na vstupu. Registr Tris je v tomto ppad nadazen volb bit GPWU a GPPU .
Poznmka:
Pokud je bit T0CS nastaven do log.1 dojde ke zmn nastaven pslunho bitu v registru TRIS.
Registr 4-2:
Registr OPTION
W-1
W-1
W-1
W-1
W-1
W-1
W-1
W-1
GPWU
GPPU
T0CS
T0SE
PSA
PS2
PS1
PS0
bit 7
bit7
bit6
bit5
bit4
bit3
bit2-0
bit 0
GPWU: Povolen probuzen ze stavu Sleep zmnou na vstupu (GP0,GP1,GP3)

1 = zakzno
0 = povoleno
GPPU: Povolen pipojen odpor ke vstupu pro pull-up (GP0,GP1,GP3)
1 = zakzno
0 = povoleno
T0CS: Volba zdroje hodinovho signlu pro ta/asova Timer0
1 = vnj zdroj na vvodu T0CKI ( zmn nastaven pro T0CHI v registru TRIS)
0 = vnitn zdroj Fosc/4 (inkrementace jednou za instrukn cyklus)
T0SE: Volba aktivn hrany pi vnjm zdroji hodinovho signlu pro TMR0
1 = inkrementace se sestupnou hranou na vvodu T0CKI
0 = inkrementace s nbnou hranou na vvodu T0CKI
PSA: Volba pouit peddliky
1 = peddlika je pedazena asovai Watchdog
0 = peddlika je pedazena tai/asovai Timer0
PS<2:0>: Volba dlcho pomru pedliky
kombinace
pomr pro Timer0
pomr pro Watchdog
000
001
010
011
100
101
110
111
1:2
1:4
1:8
1 : 16
1 : 32
1 : 64
1 : 128
1 : 256
1:1
1:2
1:4
1:8
1 : 16
1 : 32
1 : 64
1 : 128
Vznam:
R = bit pro ten
W = bit pro zpis


'0' = bit je v nule
strana 20
PIC10F200/202/204/206
4.6
Registr OSCCAL
Registr OSCAL se pouv pro kalibraci vnitnho taktovacho RC osciltoru s pracovn frekvenc 4 MHz. Obsahuje celkem 7 kalibranch
bit. Kalibran konstanta je urena na zklad men pi vrob a je uloena do pamti Flash programu na posledn adresovateln
buce.
Poznmka:
Vymaznm pamti programu Flash dojde rovn k vymazn kalibran konstanty. Ped smaznm pamti je proto
vhodn vyst tuto konstantu pro pozdj vyuit. Jednou smazanou konstantu ji nelze dnm zpsobem znovu
obnovit. Je mon ji stanovit znovu pouze menm taktovac frekvence.
Jakmile ulote kalibran konstantu do registru OSCCAL (zpravidla bezprostedn po sputn programu) ji dle nemte obsah tohoto
registru. Podrobnji je pojednno v kapitole 9.2.2 Vnitn osciltor 4MHz.
Registr 4-3:
Registr OSCCAL (adresa: 05h)

R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
CAL6
CAL5
CAL4
CAL3
CAL2
CAL1
CAL0
FOSC4
bit 7
bit 7-1
bit0
Poznmka 1:
bit 0
CAL<6:0>: kalibran bity vnitnho taktovacho osciltoru

0111111 = nejvy frekvence
0000001
0000000 = sted ladn
1111111
1000000 = nejni frekvence

FOSC: INTOSC/4 povolen vstupu na vnj vvod GP2 (1)
1 = na vvodu GP2 je ptomna tvrtina taktovac frekvence (Fosc/4)
0 = vvod lze pout pro dal funkce (GP2,T0CKI,COUT)
Povolenm dojde k pepsn pslunch bit dcch registr GP2/T0CKI/COUT.
Vznam:
R = bit pro ten
W = bit pro zpis


'0' = bit je v nule
strana 21
PIC10F200/202/204/206
4.7
Programov ta PC
Programov ta (PC) obsahuje adresu instrukce, kter bude vykonna v nsledujcm instruknm cyklu. Obsah programovho tae
je inkrementovn v kadm instruknm cyklu, pokud nedojde v dsledku vykonn instrukce k zpisu do PC.
Programov ta m ku 9 bit, je tedy schopen adresovat pamov prostor o velikosti a 512 adres. Nich 8 bit PC je pstupnch
v podob registru PCL. Pi vykonn instrukce GOTO je do PC uloena kompletn 9-bitov adresa obsaen v operanm kdu instrukce.
Programov skoky lze tedy provdt v rmci cel pamti programu.
Pi vykonn instrukce CALL nebo jin instrukce, kter mn obsah PCL je do PC zapsno pouze nich 8 bit. Nejvy bit PC<8>
je vdy nulovn. To m za nsledek, e voln podprogram ppadn skoky v programu zpisem do PC je mon provdt vlun
na prvn strnce pamti programu v rozsahu 8-bitov adresy (256 kombinac) 0000h 00FFh.
Pro skok v pamti programu pomoc modifikace obsahu PC lze pout instrukce MOVWF PCL, ADDWF PCL, ppadn BCF PCL,x
nebo BSF PCL,x.
Poznmka:
Obrzek 4-5:
4.7.1
Voln podprogramu instrukc CALL je mon pouze v rmci prvnch 256 adres pamti programu i v ppad,
e m pam programu 512 bunk (tot plat pro skok pomoc modifikace PC).
Naten obsahu PC pi instrukcch vtven programu
Dsledky signlu reset
Obsah PC je signlem reset nastaven na potek pamti programu (vektor resetu 0000h) a v kadm instruknm cyklu je inkrementovn.
Po vykonn instrukce na posledn adrese pamti programu (MOVLW xx, kde xx je kalibran konstanta) dojde k peteen PC
a je vykonvn program opt od zatku. (Ve skutenosti je prvn vykonvanou instrukc po resetu instrukce na posledn adrese, tedy
MOVLW xx. Nsleduje peteen PC a vykonn instrukce na adrese 0000h. Proto hovome o vektoru resetu na adrese 0000h. Uivatel
me vyut toho, e po resetu m vdy ve stadai uloenou kalibran konstantu.)
4.8
Zsobnk (Stack)
Mikropota PIC10F200/204 obsahuje hardwarov ovldan zsobnk o dvou rovnch a ce 8 bit.

Mikropota PIC10F202/206 obsahuje hardwarov ovldan zsobnk o dvou rovnch a ce 9 bit.
Zsobnk obsahuje nvratovou adresu pro nvrat z podprogramu. Do zsobnku se ukld obsah PC vdy pi vykonn instrukce CALL
(tzv. PUSH). Pi dalm voln podprogramu dojde automaticky k pepsn zsobnku prvn rovn do zsobnku druh rovn a uloen
dal nvratov adresy. Instrukci CALL lze volat jen dvakrt za sebou. Pi dalm vykonn, ani by dolo ped tm k vyzdvihnut obsahu
zsobnku instrukc RETLW, by byla pvodn nvratov adresa nenvratn ztracena.
Podprogramy jsou ukoneny vykonnm nvratov instrukce RETLW. Pi vykonn instrukce RETLW dojde k obnov nvratov adresy
do PC (tzv. POP) a souasn k posunu obsahu zsobnku druh rovn do zsobnku prvn rovn. Souasn dojde k naten konstanty
do stadae z operanho kdu instrukce. Pomoc instrukce RETLW je mon realizovat tabulky dat v pamti programu.
Poznmka 1:
Nen k dispozici dn pznak peteen nebo podteen zsobnku.
Poznmka 2:
Nejsou k dispozici dn instrukce pro uloen (PUSH) nebo vyzdvihnut (POP) obsahu zsobnku.
Tyto operace je mon vykonvat jen prostednictvm instrukc CALL nebo RETLW.
strana 22
PIC10F200/202/204/206
4.9
Registr FSR je ukazatel pamti pro nepm adresovn, obsahuje adresu registru v pamti RWM, se kterm chceme pracovat. Registr
INDF nen skuten registr, pi prci s nm pracujeme ve skutenosti s registrem, jeho adresa je uloena v ukazateli FSR.
4.10
Nepm adresovn
Registr na adrese 09h obsahuje hodnotu 10h

Registr na adrese 0Ah obsahuje hodnotu 0Ah
Ulote hodnotu 09h do registru FSR
Natenm obsahu INDF obdrte hodnotu 10h, co je obsah registru na adrese 09
Inkrementujte obsah registru FSR, tedy zvyte o jedniku ukazatel
Natenm obsahu INDF nyn zskte hodnotu 0Ah, co je obsah registru na adrese 0A
Natenm obsahu INDF pi FSR = 00h obdrte hodnotu 00h. Zpisem data do INDF pi FSR = 00h nedojde k dn operaci
(vyjma ppadnho nastaven pznak registru STATUS).
Pkladu 4-1: uvd jednoduchou rutinu pro nulovn pamti RWM v rozsahu 10h 1Fh pomoc nepmho adresovn.
Pklad 4-1:
Nulovn pamti RWM pomoc nepmho adresovn
NEXT
MOVLW
MOVWF
CLRF
0x10
FSR
INDF
;nastaven ukazatele
;FSR na zatek RWM
;Nuluj INDF (RWM(FSR))
INCF
BTFSC
GOTO
FSR,F
FSR,4
NEXT
;FSR = FSR+1
;u je 20h?
;ne, nuluj dal
CONTINUE
:
:
;ano, pokrauj
Registr FSR obsahuje 5 bit. Je uren ve spoluprci s registrem INDF k nepmmu adresovn pamti RWM v rozsahu adres 00h - 1Fh.
Poznmka:
Obrzek 4-6:
Poznmka 1:
PIC10Fxx nepouv strnkovn pamti dat. Bity registru FSR<7:5> nejsou pouity a jsou tena jako '0'.
Pm a nepm adresovn PIC10Fxx
Podrobnji je mapa pamti uvedena v kapitole 4.3 "Organizace pamti dat"
strana 23
PIC10F200/202/204/206
Poznmky:
strana 24
PIC10F200/202/204/206
5.0
Vstupn vstupn brna
Pro prci se vstupy a vstupy slou registr GPIO. Tento registr lze programov st a lze do nj i zapisovat. Pokud budete st hodnotu
registru GPIO (nap. instrukc MOVF GPIO, W) zskte informaci o stavu na pslunch vvodech mikropotae nezvisle na tom, zda
jsou vvody konfigurovny jako vstupy nebo vstupy. Po resetu jsou vechny vvody konfigurovny jako vstupn, co odpovd stavu
vysok impedance. Toto je zabezpeeno nastavenm vech pslunch bit dcho registru TRIS do stavu log.1.
5.1
Registr GPIO
Registr GPIO je 8-bitov zchytn registr vstupn vstupn brny. Pro prci s vstupn vstupnmi vvody jsou pouity pouze doln 4 bity
(GP<3:0>). Horn tyi bity jsou nepouit a teny jako '0'. Vvod GP3 je konfigurovateln pouze jako vstupn vvod. Ostatn vvody lze
nakonfigurovat podle poteby. Na tyto vvody (GP2, GP1, GP0) lze rovn v reimu vstupu povolit pipojen pull-up odpor pro pidren
nezatenho vstupu ve stavu log.1 a povolit probuzen ze stavu Sleep zmnou rovn na vstupu. Tyto funkce lze povolit nebo zakzat
pouze jako celek, nelze je povolovat u jednotlivch vvod. Pokud je vvod GP3/MCLR konfigurovn jako MCLR, je na nm vdy povolen
pull-up a vdy zakzno probuzen ze stavu Sleep zmnou na vstupu.
5.2
Registr TRIS
Registr TRIS je konfiguran registr vstupn vstupn brny. Zapsnm hodnoty log.1 do pslunho bitu nastavme pslun vvod
jako vstupn. Zapsnm log.0 do tohoto bitu pak konfigurujeme vvod jako vstupn. Zpis do registru TRIS je mon pouze instrukc TRIS,
kter pesune obsah stadae (w) do registru TRIS. Vechny vvody vyjma GP3 kter je jen vstupn lze libovoln konfigurovat.
Na konfiguraci vvodu GP2/T0CKI/COUT/FOSC4 maj vliv jet dal registry, viz Tabulku 5-1.
Poznmka:
tenm obsahu registru GPIO zskte stav na vvodech mikropotae, nikoliv stav vstupnho zchytnho registru
GPIO. Pokud tedy bude v reimu vstupu do zchytnho registru GPIO zapsna hodnota log.1, ale vnj obvod
zpsob na vvodu mikropotae stav log.0 (nap. zkrat proti zemi), bude natena hodnota log.0.
Registr TRIS je uren jen pro zpis, jeho stav nelze zjistit tenm. Po resetu jsou vechny konfiguran bity tohoto registru nastaveny do log.1
Tabulka 5-1:
Priorita nastaven jednotlivch vvod
Priorita
GP0
GP1
GP2
GP3
CIN+
CIN
FOSC4
I/MCLR
TRIS GPIO
TRIS GPIO
COUT
T0CKI
TRIS GPIO
5.3
Zapojen vstupn vstupn brny
Na obrzku 5-1 je uvedeno nhradn zapojen vstupn vstupn brny. Vechny vvody vyjma GP3 mohou bt pouity jak pro realizaci
vstupu, tak i pro realizaci vstupu. Ve vstupnm reimu nem dn vvod vstupn zchytn klopn obvod. Kad vstupn rove mus bt
ptomna na vvodu po celou dobu, dokud nedojde k jejmu naten (nap. instrukc MOVF GPIO, W). Vstup je vybaven zchytnm
klopnm obvodem typu D, kter udr zapsanou rove do t doby, ne bude pepsna dal hodnotou. Pro konfiguraci vvodu jako
vstupu je nutn vynulovat pslun konfiguran bit v registru TRIS. Vechny vvody mohou bt konfigurovny individuln.
Obrzek 5-1:
Nhradn obvod vvodu mikropotae PIC10F2xx
Poznmka 1:
Viz tabulku 3-2

pro zjitn typu vstupu
strana 25
PIC10F200/202/204/206
Tabulka 5-2:
Adresa
Pehled registr vstupn vstupn brny
Nzev
bez adresy TRISGPIO
Bit 7
Bit 6
Bit 5
Bit 4
GPPU
T0CS
T0SE
PSA
PS2
PS1
PS0
TO
PD
DC
GP3
GP2
GP1
GP0
bez adresy
OPTION
GPWU
03h
STATUS
GPWUF CWUF
06h
GPIO
Bit 3
Bit 2
Bit 1
Bit 0
Konfiguran bity vvod
Hodnota po
resetu POR
Hodnota po
ostatnch druzch
resetu
---- 1111 ---- 1111

1111 1111 1111 1111
00-1 1xxx qq-q quuu (1,2)
---- xxxx ---- uuuu
Vznam:
Stnovan buky nemaj pro prci s vstupn vstupnmi vvody vznam, teno jako '0',
= nepouito, teno jako '0', x = neznm hodnota, u = beze zmny, q = podle podmnek.
Poznmka 1:
Po resetu zpsobenm probuzenm ze stavu Sleep zmnou na vstupu bude hodnota bitu 7 = '1'.
Po vech ostatnch resetech bude bit 7 = '0'
Poznmka 2:
Po resetu zpsobenm probuzenm ze stavu Sleep zmnou na kompartoru bude hodnota bitu 6 = '1'.
Po vech ostatnch resetech bude bit 6 = '0'
5.4
Pouit vstupn vstupn brny
5.4.1
Obousmrn vvody
Zpis do zchytnho registru vstupu GPIO probh formou tenmodifikacezpis. Pokud budeme nastavovat hodnotu jednoho bitu
nap. instrukc BSF GPIO,x, dojde nejprve k naten obsahu celho registru do procesoru, nsledn k nastaven pslunho bitu a teprve
potom k zapsn obsahu celho registru. Na tuto skutenost je nutn dbt pi prci s brnou, kter m souasn konfigurovan vstupn
i vstupn vvody. Bhem naten do procesoru dochz toti k naten skutenho stavu na vvodech. Bhem operace s jednm bitem
me tak dojt k nechtnmu pepsn vstupnho zchytnho registru i na ostatnch bitech registru GPIO. Tento problm me nastat
u vech vvod, kter jsou konfigurovan jako vstupn.
Pklad 5-1 uvd dsledek dvou nsledujcch instrukc typu tenmodifikacezpis (BCS a BSF) jejich operandem je registr GPIO.
Vnj obvody mus bt navreny tak, aby nemohly mnit logickou rove vstupnho vvodu ( pozor na montn souin nebo souet).
Vysok hodnota proudu vvodem po ppadnm nechtnm peklopen do opanho stavu me zniit mikropota.
Pklad 5-1:
Instrukce typu tenmodifikacezpis na vstupn vstupn brn

;Nastaven GPIO
;GPIO<3:2> jako vstupy,
;GPIO<1:0> jako vstupy
;
BCF
BCF
MOVLM
TRIS
GPIO,
GPIO,
007h;
GPIO
1
0
Zchytn vstupn
obvod GPIO
;---- pp01
;---- pp01
Vvody GPIO
;---- pp10
---- pp11
---- pp11
---- pp11
Poznmka 1:
5.4.2
Uivatel by oekval hodnoty na vvodech ---- pp00.

Vykonn druh instrukce BCF vak zpsob naten do bitu GP1 hodnotu log.1.
spn operace s vstupn vstupn branou.
Zpis do zchytnho vstupnho registru nastane na konci instruknho cyklu. Naopak pro ten mus bt platn data pipravena na vvodu
ped zahjenm instruknho cyklu, viz Obrzek 5-2. Z toho plynou urit pravidla pi stdavm ten a zpisu na stejnm vvodu. Je nutn
dbt pi nvrhu vnjho obvodu na dostatek asu pro ustlen hodnoty napt na vvodu. Je vhodn vytvoit v takovm ppad
programov zpodn nkolika instrukc.
strana 26
PIC10F200/202/204/206
Obrzek 5-2:
asov pomry pi ten a zpisu (PIC10F2xx)
Tento pklad ukazuje situaci pi zpisu na vstup, po kterm bezprostedn nsleduje ten tho vvodu.
Doba ustlen dat = (0,25 TCY TPD),
kde
TCY je doba instruknho cyklu
TPD je zpodn prbhu logickho signlu.
Z pkladu je patrn, e pi vych hodnotch taktovac frekvence me bt pouit podobn sekvence
instrukc zpisu a ten problematick.
strana 27
PIC10F200/202/204/206
Poznmky:
strana 28
PIC10F200/202/204/206
6.0
Modul tae/asovae Timer0 a registr TMR0 (PIC10F200/202)
Modul tae/asovae m nsledujc zkladn vlastnosti:

ka pracovnho registru TMR0 je 8 bit
Registr tae/asovae TMR0 lze st i do nj zapisovat
Voliteln zdroj hodinovho signlu vnitn nebo vnj
Voliteln aktivn hrana vnjho hodinovho signlu
8-bitov programovateln peddlika
Na obrzku 6-1 je zjednoduen blokov schma tae/asovae Timer0.
Reim asovae je zvolen nulovnm dcho bitu T0CS v registru OPTION<5>. V tomto reimu je registr TMR0 inkrementovn
v kadm instruknm cyklu (pokud nen zaazena peddlika). Po zpisu do TMR0 je inkrementace po dobu dvou nsledujcch
instruknch cykl zakzna. Tuto vlastnost lze v ppad poteby programov oetit korekc zapisovan hodnoty do TMR0. Viz obrzek
6-2 a obrzek 6-3.
Reim tae vnjch udlost je zvolen nastavenm dcho bitu T0CS registru OPTION<5>. V tomto reimu je registr TMR0
inkrementovn s kadou aktivn hranou vnjho hodinovho signlu pivedenho na vvod GP2/T0CKI. Sestupn hrana je aktivn
nastavenm bitu T0SE v registru OPTION<4>. Nulovnm tohoto bitu je zvolena aktivn nbn hrana. Omezen pro pouit tae/
asovae v reimu buzen vnjm signlem jsou podrobnji probrna v kapitole 6.1 Pouit tae/asovae Timer0 s vnjm
hodinovm signlem PIC10F200/202).
Peddlika je tvoena 8-bitovm taem a me bt pipojena bu k tai/asovai Timer0 nebo k hldacmu asovai Watchdog.
Nastavenm bitu PSA v registru OPTION<3> zaadme peddliku k asovai Watchdog. Nulovnm tohoto bitu zaadme peddliku
na vstup tae/asovae Timer0. Pokud je peddlika pipojena ped ta/asova Timer0 lze snit frekvenci vstupnho hodinovho
signlu voliteln v pomru od 1:2 do 1:256.Podrobnji je pojednno v kapitole 6.2 Peddlika.
Pehled registr, kter souvis s innost tae/asovae Timer0 je uveden v tabulce 6-1.
Obrzek 6-1:
Blokov schma tae/asovae Timer0(PIC10F200/202)
Poznmka 1:
Bity T0CS, T0SE, PSA, PS2, PS1, a PS0 jsou v registru OPTION.
Poznmka 2:
Peddlika je sdlen s asovaem Watchdog (obrzek 6-5)
Obrzek 6-2:
asovn Timer0 v reimu asovae ( intern hodinov signl bez peddliky)
strana 29
PIC10F200/202/204/206
Obrzek 6-3:
asovn Timer0 v reimu asovae ( intern hodinov signl s peddlikou 1:2)
Tabulka 6-1:
Pehled registr tae/asovae Timer0
Adresa
Nzev
01h
TMR0
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
TRISGPIO (1)
GPWU
GPPU
T0CS
T0SE
PSA
PS2
PS1
Hodnota po
resetu POR
Hodnota po
ostatnch
druzch resetu
xxxx xxxx
uuuu uuuu
1111 1111
1111 1111
---- 1111
---- 1111
Bit 0
Pracovn registr tae/asovae Timer0
bez adresy OPTION

bez adresy
Bit 7
PS0
Vznam:
Stnovan buky nemaj pro prci s taem/asovaem vznam, teno jako '0',
= nepouito, teno jako '0', x = neznm hodnota, u = beze zmny
Poznmka 1:
Nastavenm bitu T0CS do log.1 dojde k penastaven pslunho bitu registru TRIS
6.1
Pouit tae/asovae Timer0 s vnjm hodinovm signlem (PIC10F200/202)
Pokud je pro inkrementaci tae/asovae Timer0 pouito vnjho zdroje hodinovho signlu je nezbytn zajistit synchronizaci tohoto
signlu s vnitnm taktem mikropotae. Z toho vyplv urit zpodn mezi aktivn hranou externho signlu a okamikem skuten
inkrementace registru TMR0.
6.1.1
Synchronizace vnjho hodinovho signlu
V ppad, kdy nen pouita peddlika je vnj hodinov signl shodn s vstupnm signlem s peddliky. Synchronizace taktovacho
kmitotu a kmitotu na vstupu T0CKI je zajitna tm, e ke vzorkovn dochz ve druhm Q2 a tvrtm Q4 strojovm taktu kadho
instruknho cyklu, viz obrzek 6-4. Z tohoto dvodu je dleit, aby stav log.1 tohoto signlu trval alespo 2Tosc (strojov takty) a stav
log.0 tohoto signlu rovn 2Tosc. Nbn hrana tohoto signlu nesm bt vt ne 2Tt0H. Podrobnosti jsou uvedeny v elektrickch
charakteristikch.
Pokud je pouita peddlika, vnj hodinov signl je dlen nejmn v pomru 1:2 pomoc asynchronnho tae peddliky a je tedy
na vstupu symetrick (stda 1:1). Pouit tohoto tae m vliv na poadavky na vnj signl. Perioda tohoto signlu mus bt vt ne
tynsobek doby taktu (4Tosc) se zapotenm doby trvn nbnch hran. Tato doba nesm bt po vydlen nastavenm pomrem
peddliky vt ne 4Tt0H. Jedin poadavek na ku puls vnjho hodinovho signlu tedy souvis s dobou Tt0H. Viz parametry
40,41 a 42 v elektrickch charakteristikch.
strana 30
PIC10F200/202/204/206
6.1.2
Doba zpodn inkrementace tae/asovae Timer0
Akoli je vstupn signl z peddliky synchronizovn s vnitnm taktem, dochz k uritmu zpodn mezi aktivn hranou vnjho
hodinovho signlu a okamikem, kdy je ta/asova Timer0 skuten inkrementovn. Situace je znzornna na obrzku 6-4.
Obrzek 6-4:
ta/asova Timer0 buzen vnjm hodinovm signlem
Poznmka 1:
Zpodn mezi aktivn hranou hodinovho signlu a okamikem inkrementace TMR0 je od 3 Tosc do 7 Tosc.
(Tosc je doba jednoho strojovho taktu Q). Celkov chyba pi men intervalu mezi dvmi aktivnmi hranami
na vstupu Timer0 je maximln 4 Tosc.
Poznmka 2:
Pokud nen peddlika zaazena je prbh signlu na jejm vstupu odlin
Poznmka 3:
ipky oznauj okamik vzorkovn
6.2
Peddlika
Peddlika je tvoena 8-bitovm taem kter me bt zaazen ped ta/asovat Timer0 nebo za asova Watchdog, viz kapitolu
9.6 asova Watchdog. Pro jednoduchost bude tento ta nazvn vdy jako peddlika.
Poznmka:
Peddlika me bt pouita bu pro ta/asova Timer0 nebo pro asova Watchdog. Pokud je tedy pipojena
ped Timer 0 znamen to, e ji neme bt pouita pro Watchdog a naopak.
Peddliku lze ovldat pomoc bit PSA, PS2, PS1, PS0 v registru OPTION<3:0>. Nastavenm bitu PSA je peddlika piazena
obvodu Watchdog, nulovnm tohoto bitu pak tai/asovai Timer0. Pokud je peddlika piazena tai/asovai Timer0, veker
instrukce zapisujc do registru TMR0 zpsob souasn vynulovn peddliky. Pokud je peddlika piazena asovai Watchdog,
zpsob instrukce CLRWDT souasn s nulovnm obsahu Watchdog i nulovn peddliky. Obsah peddliky nelze dnm zpsobem
st. Po signlu reset je peddlika vdy vynulovan.
6.2.1
Zmna piazen peddliky
Peddliku lze zaadit ped ta/asova Timer0 nebo k asovai Watchdog kdykoli i bhem programu (zmnu piazen a nastaven lze
provst pouze softwarov). Pokud provdme zmnu piazen peddliky od tae/asovae Timer0 k asovai Watchdog je nutn
dodret uritoi sekvenci instrukc. V opanm ppad by mohlo v nkterch ppadech dojt k nechtnmu resetu mikropotae. Sled
instrukc je popsn na pkladu 6-1.
Pklad 6-1:
Zmna piazen peddliky od Timer0 k Watchdog

CLRWDT
CLRF
MOVLW
OPTION
TMR0
`00xx1111`b
;Tyto ti instrukce
;se pouij jen pro
;kombinaci
;PS<2:0> 000 nebo 001
`00xx1xxx`b
;Piazen peddliky Watchdog

;a nastaven poadovanho pomru
CLRWDT
MOVLW
OPTION
;Nuluj WDT
;Nuluj TMR0 a peddliku
strana 31
PIC10F200/202/204/206
Pro zmnu piazen peddliky od asovae Watchdog k tai/asovai Timer0 je nutn pout sekvenci instrukc uvedenou v pkladu
6-2. Tento postup je nutn dodret i v ppad, e je asova Watchdog zakzn v konfiguranm slov. Ped zahjenm zmny piazen
je vdy nutn vykonat instrukci CLRWDT.
Pklad 6-2:
Zmna piazen peddliky od Watchdog k Timer0

CLRWDT
MOVLW
Obrzek 6-5:
;Nuluj WDT
;a peddliku
`xxxx0xxx`
;Zvol piazen k Timer0,

;nov dlic pomr
;a zdroj hodinovho signlu
Blokov schma zapojen peddliky pro Timer0 a Watchdog
Poznmka 1:
T0CS, T0SE, PSA, PS2, PS1,PS0 jsou bity registru OPTION
Poznmka 2:
T0CKI a GP2 sdlej spolen vvod mikropota PIC10F2xx
strana 32
PIC10F200/202/204/206
7.0
Modul tae/asovae Timer0 a registr TMR0 (PIC10F204/206)
Modul tae/asovae m nsledujc zkladn vlastnosti:

ka pracovnho registru TMR0 je 8 bit
Registr tae/asovae TMR0 lze st i do nj zapisovat
8-bitov programovateln peddlika
Voliteln zdroj hodinovho signlu vnitn nebo vnj
voliteln aktivn hrana vnjho hodinovho signlu
voliteln zdroj vnjho hodinovho signlu vvod T0CKI nebo vstup kompartoru.
Na obrzku 7-1 je zjednoduen blokov schma tae/asovae Timer0.
Reim asovae je zvolen nulovnm dcho bitu T0CS v registru OPTION<5>. V tomto reimu je registr TMR0 inkrementovn
v kadm instruknm cyklu (pokud nen zaazena peddlika). Po zpisu do TMR0 je inkrementace po dobu dvou nsledujcch
instruknch cykl zakzna. Tuto vlastnost lze v ppad poteby programov oetit korekc zapisovan hodnoty do TMR0. Viz obrzek
7-2 a obrzek 7-3.
Reim tan vnjch udlost m dva mdy. V prvnm mdu je inkrementace TMR0 odvozen z hodinovho signlu pivedenho na
vvod T0CKI. Tento md je zvolen nastavenm bitu T0CS v registru OPTION<5>, nastavenm bitu CMPT0CS v registru CMCON0<4>
a nastavenm bitu COUTEN v registru CMCON0<6>. V tomto mdu je registr TMR0 inkrementovn s kadou aktivn hranou vnjho
hodinovho signlu pivedenho na vvod GP2/T0CKI. Sestupn hrana je aktivn nastavenm bitu T0SE v registru OPTION<4>.
Nulovnm tohoto bitu je zvolena aktivn nbn hrana. Podmnky pro pouit tae/asovae v reimu buzen vnjm signlem jsou
podrobnji probrna v kapitole 7.1 Pouit tae/asovae Timer0 s vnjm hodinovm signlem (PIC10F204/206).
Ve druhm mdu je inkrementace TMR0 odvozen z vstupu kompartoru. Kompartor me inkrementovat ta/asova Timer0 dvmi
rznmi zpsoby. Prvn zpsob spov ve vnitnm propojen vstupu kompartoru na vstup tae/asovae Timer0. Tento zpsob je
zvolen nastavenm bitu T0CS v registru OPTION<5> a nulovnm bitu CMPT0CS v registru CMCON0<4>. Stav bitu COUTEN v registru
CMCON0<6> nem pi tomto zpsobu buzen tae/asovae Timer0 dn vznam.
Druh zpsob inkrementace tae/asovae Timer0 pomoc kompartoru spov ve vyveden vstupu kompartoru na vvod T0CKI pi
jeho souasn aktivaci jako vstupu pro Timer0. Tento zpsob je zvolen nastavenm bitu T0CS v registru OPTION<5>, nastavenm bitu
CMPT0CS v registru CMCON0<4> a nulovnm bitu COUTEN v registru CMCON0<6>. Vstup kompartoru se tedy projev jako
logick rove na vvodu T0CKI a je opt pouita jako vstupn signl pro ta/asova Timer0. Stav bitu T0SE v registru OPTION<4>
uruje aktivn hranu tohoto signlu. Nulovnm tohoto bitu je zvolena aktivn nbn hrana. Podmnky pro pouit tae/asovae
v reimu buzen vnjm signlem jsou podrobnji probrna v kapitole 7.1 Pouit tae/asovae Timer0 s vnjm hodinovm
signlem (PIC10F204/206).
Peddlika je tvoena 8-bitovm taem a me bt pipojena bu k tai/asovai Timer0 nebo k hldacmu asovai Watchdog.
Nastavenm bitu PSA v registru OPTION<3> zaadme peddliku k asovai Watchdog. Nulovnm tohoto bitu zaadme peddliku
na vstup tae/asovae Timer0. Stav peddliky nelze st ani ho nelze mnit zpisem. Pokud je peddlika pipojena ped ta/
asova Timer0 lze snit frekvenci vstupnho hodinovho signlu voliteln v pomru od 1:2 do 1:256.Podrobnji je pojednno v kapitole
7.2 Peddlika.
Pehled registr, kter souvis s innost tae/asovae Timer0 je uveden v tabulce 7-1.
Obrzek 7-1:
Blokov schma tae/asovae Timer0 (PIC10F204/206)
Poznmka 1:
Bity T0CS, T0SE, PSA, PS2, PS1, a PS0 jsou v registru OPTION.
Poznmka 2:
Peddlika je sdlen s asovaem Watchdog (obrzek 7-5)
Poznmka 3:
Bit CMPT0CS je v registru CMCON0<4>
strana 33
PIC10F200/202/204/206
Obrzek 7-2:
asovn Timer0 v reimu asovae ( intern hodinov signl bez peddliky)
Obrzek 7-3:
asovn Timer0 v reimu asovae ( intern hodinov signl s peddlikou 1:2)
Tabulka 7-1:
Pehled registr tae/asovae Timer0
Adresa
Nzev
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Hodnota po
resetu POR
Hodnota po
ostatnch
druzch resetu
01h
TMR0
Pracovn registr tae/asovae Timer0
07h
CMCON0
CMPOUT COUTEN POL CMPT0CS CMPON CNREF CPREF CWU 1111 1111 uuuu uuuu
bez adresy OPTION

bez adresy
TRISGPIO (1)
GPWU
GPPU
T0CS
T0SE
xxxx xxxx uuuu uuuu
PSA
PS2
PS1
PS0 1111 1111 1111 1111
---- 1111 ---- 1111
Vznam:
Stnovan buky nemaj pro prci s taem/asovaem vznam, teno jako '0',
= nepouito, teno jako '0', x = neznm hodnota, u = beze zmny
Poznmka 1:
Nastavenm bitu T0CS do log.1 dojde k penastaven pslunho bitu registru TRIS
7.1
Pouit tae/asovae Timer0 s vnjm hodinovm signlem (PIC10F204/206)
Pokud je pro inkrementaci tae/asovae Timer0 pouito vnjho zdroje hodinovho signlu je nezbytn zajistit synchronizaci tohoto
signlu s vnitnm taktem mikropotae. Z toho vyplv urit zpodn mezi aktivn hranou externho signlu a okamikem skuten
inkrementace registru TMR0.
7.1.1
Synchronizace vnjho hodinovho signlu
V ppad, kdy nen pouita peddlika je vnj hodinov signl shodn s vstupnm signlem s peddliky. Synchronizace taktovacho
kmitotu a kmitotu na vstupu T0CKI je zajitna tm, e ke vzorkovn dochz ve druhm Q2 a tvrtm Q4 strojovm taktu kadho
instruknho cyklu, viz obrzek 6-4. Z tohoto dvodu je dleit, aby stav log.1 tohoto signlu trval alespo 2Tosc (strojov takty) a stav
log.0 tohoto signlu rovn 2Tosc. Nbn hrana tohoto signlu nesm bt vt ne 2Tt0H. Podrobnosti jsou uvedeny v elektrickch
charakteristikch.
Pokud je pouita peddlika, vnj hodinov signl je dlen nejmn v pomru 1:2 pomoc asynchronnho tae peddliky a je tedy
na vstupu symetrick (stda 1:1). Pouit tohoto tae m vliv na poadavky na vnj signl. Perioda tohoto signlu mus bt vt ne
tynsobek doby taktu (4Tosc) se zapotenm doby trvn nbnch hran. Tato doba nesm bt po vydlen nastavenm pomrem
peddliky vt ne 4Tt0H. Jedin poadavek na ku puls vnjho hodinovho signlu tedy souvis s dobou Tt0H. Viz parametry 40,
41 a 42 v elektrickch charakteristikch.
strana 34
PIC10F200/202/204/206
7.1.2
Doba zpodn inkrementace tae/asovae Timer0
Akoli je vstupn signl z peddliky synchronizovn s vnitnm taktem, dochz k uritmu zpodn mezi aktivn hranou vnjho
hodinovho signlu a okamikem, kdy je ta/asova Timer0 skuten inkrementovn. Situace je znzornna na obrzku 7-4.
Obrzek 7-4:
ta/asova Timer0 buzen vnjm hodinovm signlem
Poznmka 1:
Zpodn mezi aktivn hranou hodinovho signlu a okamikem inkrementace TMR0 je od 3 Tosc do 7 Tosc.
(Tosc je doba jednoho strojovho taktu Q). Celkov chyba pi men intervalu mezi dvmi aktivnmi hranami
na vstupu Timer0 je maximln 4 Tosc.
Poznmka 2:
Pokud nen peddlika zaazena je prbh signlu na jejm vstupu odlin
Poznmka 3:
ipky oznauj okamik vzorkovn
7.2
Peddlika
Peddlika je tvoena 8-bitovm taem, kter me bt zaazen ped ta/asovat Timer0 nebo za asova Watchdog, viz obr. 9-6.
Pro jednoduchost bude tento ta nazvn vdy jako peddlika.
Poznmka:
Peddlika me bt pouita bu pro ta/asova Timer0 nebo pro asova Watchdog. Pokud je tedy pipojena
ped Timer 0 znamen to, e ji neme bt pouita pro Watchdog a naopak.
Peddliku lze ovldat pomoc bit PSA, PS2, PS1, PS0 v registru OPTION<3:0>. Nastavenm bitu PSA je peddlika piazena
obvodu Watchdog, nulovnm tohoto bitu pak tai/asovai Timer0. Pokud je peddlika piazena tai/asovai Timer0, veker
instrukce zapisujc do registru TMR0 zpsob souasn vynulovn peddliky. Pokud je peddlika piazena asovai Watchdog,
zpsob instrukce CLRWDT souasn s nulovnm obsahu Watchdog i nulovn peddliky. Obsah peddliky nelze dnm
zpsobem st. Po signlu reset je peddlika vdy vynulovan.
7.2.1
Zmna piazen peddliky
Peddliku lze zaadit ped ta/asova Timer0 nebo k asovai Watchdog kdykoli i bhem programu ( zmnu piazen a nastaven
lze provst pouze softwarov). Pokud provdme zmnu piazen peddliky od tae/asovae Timer0 k asovai Watchdog je nutn
dodret uritoi sekvenci instrukc. V opanm ppad by mohlo v nkterch ppadech dojt k nechtnmu resetu mikropotae. Sled
instrukc je popsn na pkladu 7-1.
Pklad 7-1:
Zmna piazen peddliky od Timer0 k Watchdog

CLRWDT
CLRF
MOVLW
OPTION
TMR0
`00xx1111`b
;Tyto ti instrukce
;se pouij jen pro
;kombinaci
;PS<2:0> 000 nebo 001
`00xx1xxx`b
;Piazen peddliky Watchdog

;a nastaven poadovanho pomru
CLRWDT
MOVLW
OPTION
;Nuluj WDT
;Nuluj TMR0 a peddliku
strana 35
PIC10F200/202/204/206
Pro zmnu piazen peddliky od asovae Watchdog k tai/asovai Timer0 je nutn pout sekvenci instrukc uvedenou v pkladu
7-2. Tento postup je nutn dodret i v ppad, e je asova Watchdog zakzn v konfiguranm slov. Ped zahjenm zmny piazen
je vdy nutn vykonat instrukci CLRWDT.
Pklad 7-2:
Zmna piazen peddliky od Watchdog k Timer0

CLRWDT
MOVLW
;Nuluj WDT
;a peddliku
`xxxx0xxx`
;Zvol piazen k Timer0,

;nov dlic pomr
;a zdroj hodinovho signlu
OPTION
Obrzek 7-5:
Blokov schma zapojen peddliky pro Timer0 a Watchdog
Poznmka 1:
T0CS, T0SE, PSA, PS2, PS1,PS0 jsou bity registru OPTION
Poznmka 2:
T0CKI a GP2 sdlej spolen vvod mikropota PIC10F2xx
Poznmka 3:
Bit CMPT0CS je v registru CMCON0<4>
strana 36
PIC10F200/202/204/206
8.0
Modul kompartoru
Modul kompartoru m jeden analogov kompartor. Vstupy kompartoru jsou pipojiteln na vvody GP0 a GP1. Vvod GP2 me bt
konfigurovn jako vstup kompartoru. V registru 8-1 je popsn dc registr kompartoru CMCON. Blokov schma kompartoru je
uvedeno na obrzku 8-1.
Registr 8-1:
dc registr kompartoru CMCON (adresa: 07h)

R-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
CMPOUT
COUTEN
POL
CMPT0CS
CMPON
CNREF
CPREF
CWU
bit 7
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
bit 0
CMPOUT: vstup kompartoru

v ppad, e je bit POL = 1
1 = VIN+ > VIN
0 = VIN+ < VIN
v ppad, e je bit POL = 0
1 = VIN+ < VIN
0 = VIN+ > VIN
COUTEN: povolen vstupu kompartoru (1,2)
1 = Vstup kompartoru nen pipojen na vvod COUT
0 = Vstup kompartoru je pipojen na vvod COUT
POL: dc bit pro negaci vstupu (2)
1 = vstup kompartoru nen negovn
0 = vstup kompartoru je negovn
CMPT0CS: Volba kompartoru jako zdroje hodinovho signlu Timer0 (2)
1 = Zdroj hodinovho signlu je uren stavem bitu T0CS
0 = Zdroj hodinovho signlu je kompartor
CMPON: Zapnut kompartoru
1 = Kompartor je zapnut
0 = Kompartor je vypnut
CNREF: Volba pipojen k invertujcmu vstupu kompartoru (2)
1 = Na invertujc vstup je pipojen vvod CIN (3)
0 = Na invertujc vstup je pipojena vnitn napov reference
CPREF: Volba pipojen k neinvertujcmu vstupu kompartoru (2)
1 = Na neinvertujc vstup je pipojen vvod CIN+ (3)
0 = Na neinvertujc vstup je pipojen vvod CIN+ (3)
CWU: Povolen probuzen ze stavu Sleep zmnou na kompartoru (2)
1 = Probuzen ze stavu Sleep zmnou na kompartoru je zakzno
0 = Probuzen ze stavu Sleep zmnou na kompartoru je povoleno
Poznmka 1:
Zmnou bitu dojde k pepsn bitu T0CS ( konfigurace GP2 podle nastaven TRIS)
Poznmka 2:
Tyto bity se uplatuj jen v ppad, e je kompartor zapnut.

Pi vypnutm kompartoru nemaj dn vliv na innost mikropotae.
Poznmka 3:
Pouze pro PIC10F204/206
Vznam:
R = bit pro ten
W = bit pro zpis


'0' = bit je v nule
strana 37
PIC10F200/202/204/206
8.1
Konfigurace kompartoru
Vstupy vnitnho kompartoru (GP0/CIN+, GP1/CIN-) stejn jako vstup kompartoru (GP2/COUT) jsou konfigurovateln. Pro zen
tchto vvod je nutn pout bity registr CMCON0, OPTION a TRIS viz obrzek 8-1. Pi zmn konfigurace kompartoru je po uritou
dobu na vstupu programtoru nedefinovateln hodnota, viz tabulku 12-1.
Poznmka:
Vstup kompartoru me bt invertovn (viz obrzek 8-1).
Obrzek 8-1:
Blokov schma kompartoru
Tabulka 8-1:
Pepnn zdroje hodinovho signlu pro Timer0
T0CS
CMPT0CS
COUTEN
Zdroj
Vnitn (instrukn cyklus)
CMPOUT
CMPOUT
CMPOUT
T0CKI
strana 38
PIC10F200/202/204/206
8.2
Funkce kompartoru
Schmatick znaka kompartoru sestvajcho z jedinho operanho zesilovae je uvedena na obrzku 8-2. Dle jsou na obrzku
znzornny prbhy signlu na analogovch vstupech a digitlnm vstupu. Pokud je napt na neinvertujcm vstupu VIN+ men ne
na invertujcm vstupu VIN ,vstup kompartoru je v logick '0'. Pokud je napt na neinvertujcm vstupu VIN+ vt ne na invertujcm
vstupu VIN, vstup kompartoru je v logick '1'. K peklopen vstupu nedojde v nekonen krtkm ase. Rovn pokud jsou si vstupn
napt tm rovn, nemus bt vstup kompartoru vdy stabiln. Vyznaen oblast na grafu prbhu znzoruje dobu, po kterou nem
vstup kompartoru platnou hodnotu. Podrobnji viz tabulku 12-1.
Obrzek 8-2:
8.3
Jednoduch kompartor
Napov reference kompartoru
innost kompartoru spov v porovnvn velikosti napt na dvou vstupech. V ppad poteby lze na invertujc vstup pipojit vnitn
pevnou napovou referenci 0,6 V. Podrobnosti jsou uvedeny v tabulce 12-1.
8.4
Doba reakce kompartoru
Doba reakce kompartoru je nejkrat doba nutn k ustlen pomr po volb nov napov reference nebo po pipojen novho zdroje
signlu, aby byl zajitn platn vstup dat z kompartoru. Pi zmn nastaven napov reference je nezbytn vytvoit programov
zpodn mezi touto zmnou a pouitm vstupu kompartoru. Je nutn pout vdy nejmn maximln dobu reakce kompartoru
uvedenou v tabulce 12-1.
8.5
Vstup kompartoru
Vstup kompartoru je k dispozici v bitu CMPOUT v registru CMCON0. Bit lze pouze st, nen mon do nj cokoli zapisovat. Vstup
kompartoru me bt rovn pouit pro vnitn pipojen ke vstupu tae/asovae 8-1.
Poznmka:
8.6
Piveden analogovho napt na jakkoli vvod, kter je konfigurovn jako digitln vstup me mt za nsledek
vy spotebu proudu, ne je uvedeno v elektrickch charakteristikch.
Pznak probuzen z reimu Sleep zmnou kompartoru
Pznak probuzen zmnou kompartoru se nastav, pokud jsou souasn splnny nsledujc podmnky:
Bit CWU = 0
Dolo k naten obsahu CMCON pro zachycen poslednho znmho stavu kompartoru do vnitnho zchytnho bitu
(MOVF CMCON, W)
Mikropota je ve stavu Sleep
Vstup kompartoru byl zmnn
Pznak probuzen zmnou kompartoru me bt nulovn programem nebo dalm resetem mikropotae.
8.7
Kompartor ve stavu Sleep
Kompartor je schopen innosti ve stavu Sleep, pokud byl ped uvedenm do stavu Sleep povolen. Vedlejm inkem je vy odbr ve
stavu Sleep ne odpovd specifikaci. Pslun zvten odbru je popsno oddlen v elektrickch charakteristikch. Pro minimalizaci
odbru ve stavu Sleep je nutn vypnout kompartor ped uvedenm mikropotae do stavu Sleep.
strana 39
PIC10F200/202/204/206
8.8
Dsledky signlu Reset pro kompartor
Signl Reset zpsob nastaven obsahu registru CMCON do inicializanch hodnot po resetu. Modul kompartoru bude nastaven do stavu
resetu. Vechny ppadn vstupy budou nastaveny jako analogov vstupy. Odbr modulu kompartoru bude minimln, pokud bhem
resetu budou vstupy konfigurovny jako analogov vstupy. Bhem aktivnho signlu reset je kompartor vypnut.
8.9
Nvrh analogovho vstupu kompartoru
Zjednoduen nhradn schma analogovho vstupu kompartoru je uvedeno na obrzku 8-3. Analogov vstup je oeten dvojic
ochrannch diod zapojench proti napjecmu napt a zemi. Vstupn napt mus bt tedy vdy jen v rozsahu napjecho napt. Pokud
dojde k pekroen tohoto rozsahu o vce ne 0,6 V, dojde k oteven pslun diody a vstup bude zkratovn proti pslunmu napjecmu
vodii. Vnitn odpor zdroje signlu by neml peshnout 10 kOhm. Pipojen jakkoli vnj soustky jako je kondenztor nebo Zenerova
dioda zpsob vznik malho svodovho proudu vytkajcho z vvodu do zem.
Obrzek 8-3:
Reim analogovho vstupu
Vysvtlivky:
Tabulka 8-2:
Adresa
CPIN
VT
ILEAKAGE
RIC
RS
VA
=
=
=
=
=
=
parazitn kapacita vstupu

napt v propustnm smru ochrann diody
parazitn svodov proud zpsoben zvrnm proudem rznch PN pechod
celkov odpor mezi vvodem mikroprocesoru a vstupem kompartoru
vnitn impedance zdroje signlu
napov zdroj analogovho signlu
Pehled registr modulu kompartoru
Nzev
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Hodnota po
resetu POR
Hodnota po
ostatnch
druzch resetu
GPWUF
CWUF
TO
PD
DC
xxxx xxxx
uuuu uuuu
01h
STATUS
07h
CMCON0 CMPOUT COUTEN POL CMPT0CS CMPON CNREF CPREF CWU 1111 1111 uuuu uuuu
bez adresy TRISGPIO

Vysvtlivky:
---- 1111
---- 1111
strana 40
PIC10F200/202/204/206
9.0
Speciln vlastnosti mikropotae
Mikropota je uzpsoben pro aplikace v relnm ase dky svm specilnm vlastnostem a obvodm. Tyto obvody umouj spolehliv
provoz v zapojen s minimem vnjch prvk a spornm odbrem ze zdroje napjen. Jedn se o nsledujc prvky:
Reset
automatick po zapnut napjecho napt (POR)
asova resetu mikropotae (DRT)
hldac asova pro ppad kolize programu
probuzen ze stavu Sleep zmnou na vnjm vvodu
probuzen ze stavu Sleep zmnou na kompartoru
Reim Sleep s maximln snenou spotebou
Ochrana pamti programu proti vyten
Identifikan kd soustky (ID)
Programovn osazen soustky v koncov aplikaci (ICSPTM)
Clock Out vstup taktovae frekvence
Mikropota PIC10F2xx m hldac obvod Watchdog, kter lze povolit nebo zakzat vlun v konfiguranm slov. Tento obvod je
asovn vlastnm nezvislm RS osciltorem. Zkladn perioda tohoto asovae je 18 ms. Pi pouit asovae Watchdog lze navrhnout
vtinu aplikac bez poteby vnjho resetovacho obvodu.
Reim Sleep je reim s nejmen monou spotebou. Program se nevykonv, ale obsahy vnitnch registr se nemn. Probuzen
z reimu Sleep je mon bu zmnou stavu na vnjm vvodu konfigurovanm jako vstup nebo zmnou na vstupu kompartoru nebo
peteenm asovae Watchdog.
9.1
Konfiguran bity
Konfiguran slovo mikropotae PIC10F2xx m celkem 12 bit. V konfiguranm slov lze nastavit dleit volby pro innost
mikropotae. Konfiguran slovo nelze mnit programem, k jeho nastaven dochz pouze pi zavdn programu do soustky.
V konfiguranm slov jsou 3 vznamn bity. Jeden povoluje innost obvodu Watchdog, druh povoluje vnj signl reset mikropotae
na jeho vvodu MCLR a tet povoluje ochranu programovho kdu proti vyten.
Registr 9-1:
Konfiguran slovo PIC10F2xx
MCLRE
CP
WDTE
bit 11
bit 11-5
bit 4
bit 3
bit 2
bit 1-0
bit 0
Nepouito: teno jako '0'

MCLRE: volba funkce vvodu GP3/MCLR
1 = funkce vvodu GP3/MCLR je vnj reset MCLR
0 = funkce vvodu GP3/MCLR je digitln vstup (MCLR je vnitn pipojen k Vdd)
CP: nastaven ochrany proti vyten programu
1 = ochrana kdu proti vyten je neaktivn
0 = ochrana kdu proti vyten je aktivn (program ze soustky nelze vyst)
WDTE: nastaven hldacho asovae Watchdog (WDT)
1 = WDT je povolen ( je nutn periodick nulovn programem instrukc CLRWDT)
0 = WDT je zakzn
Nepouito: teno jako '0'
Poznmka 1:
Pstup do registru obsahujc konfiguran slovo je popsn v dokumentaci DS41228 s nzvem "PIC10F200/202/
204/206 Memory Programming Specifications". Konfiguran slovo nen programov pstupn.
Poznmka 2:
Pro taktovn mikropotae PIC10F2xx lze pout vhradn vnitn taktovac RC osciltor (4 MHz).
Vznam:
R = bit pro ten
W = bit pro zpis


'0' = bit je v nule
strana 41
PIC10F200/202/204/206
9.2
Konfigurace osciltoru
9.2.1
Typy osciltoru
Mikropota PIC10F2xx me pouvat pouze vnitn kalibrovateln RC osciltor pracujc s taktovacm kmitotem 4 MHz.
9.2.2
Vnitn taktovac osciltor 4 MHz
Vnitn osciltor m po kalibraci zkladn pracovn frekvenci 4 MHz. Podrobnj informace o pesnosti osciltoru jsou uvedeny v kapitole 12.0.
Vrobce mikropotae umsuje do kadho mikropotae kalibran konstantu v podob instrukce RETLW, kter je umstna na
posledn adresovateln buce pamti programu. Tuto posledn pozici je vdy mon z mikropotae vyst nezvisle na ppadnm
nastaven ochrany kdu proti vyten. Po resetu mikropotae dojde k nastaven adresy prv na posledn buku pamti programu.
Mikropota vykon instrukci RWTLW xx a tm pesune kalibran konstantu do stadae. Nsleduje peteen programovho tae PC
a dal vykonan instrukce le na adrese 0000h, co je tzv. vektor Resetu. Uivatel tak me prvn instrukc svho programu zapsat
kalibran konstantu ze stadae do registru OSCCAL (adresa 05h) nebo me tento postup ignorovat.
Okamikem zpisu kalibran konstanty do registru OSCCAL je definovna taktovac frekvence. Obsah registru OSCCAL a tm i taktovac
frekvence jsou po signlu reset nhodn.
Poznmka:
9.3
Smaznm obsahu pamti programu dojde i k neobnovitelnmu smazn kalibran konstanty. Ped maznm tto
pamti je nutn vyst kalibran konstantu a zapamatovat si ji, pro pozdj sprvnou kalibraci taktovacho
osciltoru.
Reset
Mikropota rozdluje mezi nkolika typy resetu:

Reset po zapnut napjecho napt (POR)
Vnj reset na vstupu MCLR bhem vkonu programu
Vnj reset na vstupu MCLR v reimu Sleep
Reset zpsoben ochrannm taem Watchdog bhem vkonu programu
Probuzen ze stavu Sleep prostednictvm peteen asovae Watchdog
Probuzen ze stavu Sleep zmnou na vstupnm vvodu
Probuzen ze stavu Sleep zmnou na vstupu kompartoru
Hodnoty nkterch registr se nijak nemn pi dnm z uvedench druh Resetu. Jejich obsah je po Resetu POR nhodn a po vech
ostatnch druzch Resetu beze zmny. ada dalch registr je nastavena v zvislosti na druhu Resetu do potenho stavu. Jedin druh
Resetu, kter zaruen nemodifikuje dn pracovn registry je Probuzen ze stavu Sleep prostednictvm peteen asovae Watchdog
nebo pomoc vnjho resetu na vvodu MCLR. Tyto druhy Resetu jsou toti povaovn za pirozen pokraovn bhu programu po
ukonen reimu Sleep.
Vjimkou z tohoto pravidla jsou bity stavovho registru (STATUS) TO, PD, GPWUF, a CWUF, kter jsou nastavovny resetovacm
systmem v zvislosti na druhu poslednho Resetu. Podle jejich stavu lze urit programov druh poslednho Resetu. V tabulce 9-1 je
popis stav vech registr po vech druzch resetu.
strana 42
PIC10F200/202/204/206
Tabulka 9-1:
Nzev
registru
Poten stav po resetu pro vechny registry PIC10F2xx

Adresa
Reset po zapnut
napjecho napt
(POR)
Reset na vvodu MCLR, Reset peteenm WDT,

Reset po probuzen ze Sleep zmnou na vstupu,
Reset po probuzen ze Sleep zmnou kompartoru
qqqq qqqu (1)
qqqq qqqu (1)
INDF
00h
xxxx xxxx
uuuu uuuu
TMR0
01h
xxxx xxxx
uuuu uuuu
PCL
02h
1111 1111
1111 1111
STATUS
03h
00-1 1xxx
q00q quuu (2)
STATUS (3)
03h
00-1 1xxx
qq0q quuu (2)
FSR
04h
111x xxxx
111u uuuu
OSCCAL
05h
1111 1110
uuuu uuuu
GPIO
06h
---- xxxx
---- uuuu
CMCON (3)
07h
1111 1111
uuuu uuuu
OPTION
1111 1111
1111 1111
TRISGPIO
---- 1111
---- 1111
Vysvtlivky:
Poznmka 1:
Bity <7-1> stadae obsahuj po resetu kalibran konstantu
Poznmka 2:
Viz rovn tabulku 9-2 Uren druhu resetu
Poznmka 3:
Pouze pro mikropotae PIC10F204/206
Tabulka 9-2:
Uren druhu resetu

Registr STATUS
(adresa03h)
Registr PCL
(adresa 02h)
00-1 1xxx
1111 1111
Vnj reset na vstupu MCLR bhem vkonu programu
000u uuuu
1111 1111
Vnj reset na vstupu MCLR v reimu Sleep
0001 0uuu
1111 1111
Probuzen ze stavu Sleep prostednictvm peteen asovae Watchdog
0000 0uuu
1111 1111
Reset zpsoben ochrannm taem Watchdog bhem vkonu programu
0000 uuuu
1111 1111
Probuzen ze stavu Sleep zmnou na vstupnm vvodu
1001 0uuu
1111 1111
Probuzen ze stavu Sleep zmnou na vstupu kompartoru
0101 0uuu
1111 1111
Vysvtlivky:
= nepouito, pi ten "0", x = neznm, u = nezmnn
strana 43
PIC10F200/202/204/206
9.3.1
Povolen resetu MCLR
Na nastaven tohoto konfiguranho bitu zle, zda bude vvod MCLR pouit jako vnj reset mikropotae nebo jako univerzln vvod.
Pokud nechme bit nastaven v log.1, co je stav ve kterm je mikropota dodvn, je na vvod pipojen vstup pro vnj reset MCLR.
Pokud bude bit nulovn, je vnitn signl MCLR pipojen ke kladnmu napjecmu napt a uveden vvod je mon pout jako
univerzln digitln vstup.
Obrzek 9-1:
9.4
Volba funkce vvodu MCLR
Mikropota PIC10F2xx m implementovan vnitn systm pro zajitn resetu po zapnut napjecho napt. Tento systm e vtinu
obvyklch stav pi zapnut napjen.
Systm POR podr aktivn reset po dobu, ne se ustl napjec napt. Pro zajitn POR je vhodn pipojit vvod MCLR pes rezistor
ke kladnmu napjecmu napt, pokud je tento vvod konfigurovn jako resetovac vstup. V opanm ppad je MCLR pipojen ke
kladnmu napjecmu napt vnitn. Toto een uet obvykle pouvan vnj RC lnek, kterm bv dosahovno asov prodlevy
mezi zapnutm napjecho napt a generovnm signlu Reset. Kritick doby nrstu napjecho napt pro sprvnou innost resetu POR
je uveden v elektrickch charakteristikch v kapitole 12.0.
Po ukonen signlu Reset zane mikropota vykonvat prvn instrukci v pamti programu. V tto dob ji mus bt dosaeno
pedepsanch hodnot napjecho napt, taktovac frekvence, teploty a dalch parametr. Pokud tyto podmnky nejsou splnny, je
nezbytn prodlouit signl Reset do doby, ne dojde k jejich splnn. V opanm ppad by nebyla zaruena sprvn funkce
mikropotae. Typickm jevem pi zapnut napjecho napt je jeho nelinern nbh a kolsn, souvisejc s odeznvnm
pechodovch jev celho napjenho obvodu.
Zjednoduen blokov schma systmu POR je uvedeno na obrzku 9-2.
Systm POR zce souvis se systmem DRT, tedy asovaem pro zpodn signlu reset. Podrobnji je pojednno v kapitole 9.5
asova pro zpodn resetu DRT. Po zapnut napjecho napt je asova DRT vynulovn. Po detekovn log.1 na vstupu MCLR
zane DRT odmovat as zpodn, typicky 18 ms.
Na obrzku 9-3 je uveden pklad, kdy je vstup MCLR konfigurovan jako vstup pro reset pidren v nzk rovni po dobu nbhu
napjecho napt. Program se vak zane vykonvat nikoli po dosaen log.1 na vstupu MCLR, ale a po uplynut doby asovae DRT.
Na obrzku 9-4 je uveden pklad, kdy je vstup MCLR konfigurovan jako vstup pro reset pipojen ke kladnmu napjecmu napt.
S nbhem napjecho napt stoup i napt na tomto vstupu. Program se vak zane vykonvat nikoli po dosaen log.1 na tomto
vstupu, ale a po uplynut doby asovae DRT.
Na obrzku 9-5 je uveden pklad, kdy napjec napt nabh pli pomalu. Doba asovae DRT v tomto ppad nepostauje pro
dosaen alespo minimln rovn kladnho napjecho napt v okamik zahjen programu. V tomto ppad nen zaruena sprvn
innost mikropotae. Problm se d vyeit navrenm vnjho resetovacho obvodu pomoc RC lnku tak, aby podle poteby
prodlouil nbh napt na vstupu MCLR oproti nbhu kladnho napjecho napt.
Poznmka:
Ped zahjen vkonu programu mus bt dosaeno provoznch hodnot napt, taktovac frekvence a teploty. Pokud
nkter z tchto hodnot nen dosaeno, mus bt signl reset udrovn v aktivnm stavu tak dlouho, dokud nebudou
vechny hodnoty v pracovnch mezch.
Dal informace jsou v dokumentaci DS00522 a DS00607.
strana 44
PIC10F200/202/204/206
Obrzek 9-2:
Zjednoduen blokov schma systmu POR
Obrzek 9-3:
asov prbhy pi zapnut napjecho napt

(vnj reset na vstupu MCLR je nezvisl na VDD)
Obrzek 9-4:

(vnj reset na vstupu MCLR je pipojen k VDD, rychl nbh VDD)
strana 45
PIC10F200/202/204/206
Obrzek 9-5:
Poznmka:

(vnj reset na vstupu MCLR je pipojen k VDD, pomal nbh VDD)
Pokud je nrst VDD pli pomal, uplyne zpodn asovae DRT dve ne doshne VDD minimln
pracovn hodnoty. V tomto ppad bude mikropota resetovn korektn pouze v tom ppad, e hodnota
napt VDD v bod V1 doshla alespo hodnoty minimlnho pracovnho VDD.
strana 46
PIC10F200/202/204/206
9.5
asova pro zpodn signlu reset (DRT)
Mikropotae PIC10F2xx pouvaj asova pro zpodn resetu (DRT) vdy, pokud dojde k zapnut napjecho napt (POR).
asova DRT je buzen internm osciltorem. Mikropota je udrovn ve stavu reset do doby peteen tae DRT. Toto zpodn umon
ustlen napjecho napt po zapnut a ustlen oscilac taktovacho osciltoru.
Vnitn asova DRT udruje mikropota ve stavu reset jet asi 18 ms pot, kdy napt na vstupu MCLR doshlo rovn odpovdajc
log.1. Parametry tohoto asovae jsou natolik uspokojiv, e v mnoha ppadech nen nutn konfigurovat vvod GP3/MCLR/VPP jako
vstup signlu reset a vybavovat ho RC obvodem pro dal zpodn resetu. To umouje dle snit cenu ppadn i rozmry u ady
aplikac a rovn vyut zmnn vvod jako dal univerzln vstup.
Zpodn asovae DRT se li u jednotlivch vyrobench kus vlivem vrobnch toleranc a dle je zvisl na teplot pouzdra a velikosti
napjecho napt. Podrobnji viz elektrick charakteristiky.
Signl reset me zpsobit POR, MCLR, peteen WDT nebo probuzen ze stavu Sleep. Podrobnji viz kapitolu 9.9.2 Probuzen ze
stavu Sleep, poznmky 1, 2 a 3.
Tabulka 9-3:
DRT (perioda peteen asovae DRT)
Typ osciltoru
Ostatn druhy resetu
INTOSC
typicky 18 ms
typicky 10 s
9.6
asova Watchdog (WDT)
asova Watchdog je vnitn asova buzen vlastnm vnitnm RC osciltorem, kter nepotebuje ke sv innosti dn dal soustky
nebo obvody a je naprosto nezvisl na taktovacm osciltoru mikropotae. B tedy i v dob, kdy taktovac osciltor nen v provozu,
nap. v reimu Sleep nebo pi zvad. Pokud asova Watchdog petee bhem vkonu programu, generuje signl Reset. Peteen
asovae bhem reimu Sleep zpsob probuzen z tohoto stavu a pokraovn vkonu programu instrukc nsledujc po instrukci SLEEP.
innost asovae Watchdog me bt trvale zakzna vynulovnm bitu WDTE v konfiguranm slov mikropotae bhem zavdn
programu do soustky. O tto problematice pojednv rovn kapitola 9.1.
Reset zpsoben peteenm asovae Watchdog zpsob nulovn pznakovho bitu TO v registru STATUS<4>
9.6.1
Doba peteen asovae Watchdog
Obvykl doba peteen asovae Watchdog bez pouit peddliky je 18 ms. Tato doba je zvisl na teplot, velikosti napjecho napt
VDD a dle zvis na rozptylu parametr konkrtnho vyrobenho kusu mikropotae (viz. DC parametry). Pokud uivatel poaduje del
dobu peteen, je mon pipojit ped asova peddliku, kterou lze ovldat pomoc programu. Dlic pomr tto peddliky lze
nastavit pomoc dcch bit registru OPTION a do pomru 1:128. Tm lze prodlouit dobu peteen piblin na 2,3 sec.
Doba peteen asovae Watchdog se li u jednotlivch vyrobench kus vlivem vrobnch toleranc a dle je zvisl na teplot pouzdra
a velikosti napjecho napt. Pi shod rznch tchto vliv me bt pi nejvtm monm dlicm pomru peddliky skuten doba
peteen i nkolik sekund.
9.6.2
Pouit asovae Watchdog
Instrukce CLRWDT a SLEEP zpsob vynulovn jak asovae Watchdog, tak i peddliky, pokud je pipojen ped asova WDT.
Vykonn jedn z uvedench instrukc tedy oddl peteen asovae Watchdog a nsledn Reset mikropotae o dobu v rozsahu 18 ms
2,3 s (pokud je asova Watchdog povolen, tedy WDTE=0).
strana 47
PIC10F200/202/204/206
Obrzek 9.6:
Blokov schma asovae Watchdog
Poznmka 1:
Tabulka 9-4:
Bity T0CS, T0SE, PSA, PS2, PS1,PS0 jsou v registru OPTION
Pehled registr pro prci s asovaem Watchdog
adresa
nzev
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
hodnota po
resetu POR
hodnota po ostatnch
druzch resetu
dn
OPTION
GPWU
GPPU
T0CS T0SE
PSA
PS2
PS1
PS0
1111 1111
1111 1111
Vznam:
Stnovan buky nemaj pro prci s asovaem Watchdog vznam, = nepouito, teno jako '0', u = beze zmny
strana 48
PIC10F200/202/204/206
9.7
Stavov bity pro uren druhu resetu
Ve stavovm registru STATUS jsou obsaeny pznakov stavov bity TO, PD, GPWUF a CWUF. Podle tchto bit lze usoudit, zda posledn
reset byl zpsoben vnjm signlem reset na vvodu MCLR, resetem po zapnut napjecho napt POR, peteenm asovae Watchdog
nebo probuzenm ze stavu Sleep peteenm kompartoru ppadn zmnou na vstupu.
Tabulka 9-5:
Pznakov stavov bity a jejich vznam
CWUF
GPWUF
TO
PD
Probuzenm ze stavu Sleep peteenm asovae Watchdog
Reset byl zpsoben
Peteenm asovae Watchdog bhem normln operace
Probuzenm ze stavu Sleep vnjm resetem na vvodu MCLR
Zapnutm napjecho napt
Vnjm resetem na vvodu MCLR bhem normln operace
Probuzenm ze stavu Sleep zmnou na vstupu
Probuzenm ze stavu Sleep zmnou na vstupu kompartoru
Vysvtlivky:
Poznmka 1:
Hodnoty pznakovch stavovch bit se nemn a do dalho resetu mikropotae.
9.8
Reset pi poklesu napjecho napt (Brown-out)
Krtkodob pokles napjecho napt pod doln povolenou mez napjecho napt s nslednm obnovenm na pvodn rove me
zpsobit nesprvnou innost mikropotae. Pokud toti napjec napt pi tomto vpadku neklesne a k nule, nedojde k resetu POR
a mikropota pokrauje ve vykonn programu s monost pokozen dat. Tento problm lze eit zaazenm obvodu, detekujcm
vpadek napjecho napt s nslednm vyvolnm signlu reset ( tzv. BOD Brown-out detector).
Mikropotae PIC10F2xx nemaj vnitn obvod BOD, ale je mon pout vnj vvod MCLR spolu s externm obvodem BOD pro ochranu
zazen ped vpadky napt. Na obrzku 9-7, 9-8 a 9-9 jsou uvedeny rzn zpsoby een tohoto vnjho obvodu BOD.
Obrzek 9-7:
Ochrann obvod BOD .1
Obrzek 9-8:
Poznmka 1: Toto een je levnj, ale mn pesn.

Tranzistor T1 rozepne v okamiku, kdy
napjec napt VDD klesne pod hodnotu
danou dliem tvoenm odpory R1 a R2:
Poznmka 1: Tento obvod aktivuje MCLR tehdy, pokud
dojde k poklesu napjecho napt pod
hodnotu UZ + 0,7 V, kde UZ je napt
Zenerovy diody.
Poznmka 2: Vvod MCLR mus bt konfigurovn jako
vstup signlu reset
Poznmka 2: Vvod MCLR mus bt konfigurovn jako

vstup signlu reset
strana 49
PIC10F200/202/204/206
Obrzek 9-9:
Poznmka:
9.9
Toto een pouv speciln hldac obvod firmy Microchip MCP809.

Je k dispozici celkem 7 rznch variant pro pouit v systmech s napjenm od 5 V do 3 V.
sporn reim Sleep
Mikropota me bt uveden do spornho reimu Sleep a nsledn me bt z tohoto reimu uveden do normlnho stavu (probuzen
z reimu Sleep).
9.9.1
Reim Sleep
Reim Sleep je vyvoln vykonnm instrukce SLEEP.

Pi zahjen reimu Sleep je vynulovn asova Watchdog, pokud je jeho innost povolena v konfiguranm slov ( asova Watchdog
b dle i bhem reimu Sleep). Dle je nulovn bit PD v registru STATUS<3> a nastaven bit TO v registru STATUS<4> a je vypnut
taktovac osciltor mikropotae. Univerzln vstupn vstupn brny mikropotae zstvaj ve stavu, ve kterm byly ped vykonnm
instrukce SLEEP ( log1, log0, nebo stav vysok impedance).
Pro dosaen co nejmen spoteby v reimu Sleep je nutn zapojit vstupn vvody tak, aby nemohly dodvat proud do dalch obvod.
Vstupn vvody je nutn pipojit no log1 nebo log0 aby se zabrnilo vzniku ztrt zpsobench nhodnm peklpnm na plovoucch
vstupech. Vvod MCLR mus bt v reimu Sleep pipojen na log1, pokud je konfigurovn jako vstup signlu reset.
Poznmka:
9.9.2
Signl Reset, generovan peteenm asovae Watchdog bhem reimu Sleep nezpsob rove napt
odpovdajc log0 na vvodu MCLR.
Probuzen ze stavu Sleep
Mikropota me bt probuzen ze stavu Sleep jednm z nsledujcch zpsob:

1. Vnj Reset na vstupu MCLR
2. Peteen asovae Watchdog (pokud je asova Watchdog povolen)
3. Zmnou na vvodech GP0, GP1 nebo GP3, pokud jsou konfigurovny jako vstupy a probuzen zmnou na vstupu je povoleno
4. Zmnou na vstupu kompartoru, pokud je probuzen zmnou na vstupu povoleno.
Vechny tyto udlosti maj za nsledek Reset mikropotae a zahjen vkonu programu od adresy 0000h. K jak udlosti dolo lze zjistit
podle pznakovch stavovch bit. Bit PD, kter je nastaven do log1 pi zapnut napjecho napt se nuluje pi vykonn instrukce
SLEEP. Bit TO se nuluje, pokud dojde k peteen asovae Watchdog, kter zpsob probuzen ze stavu Sleep. Bit GPWUF je nastaven
pi zmn na vstupech bhem reimu Sleep ( zmna se zjiuje podle poslednho natenho stavu vstupu ped uvedenm do reimu
Sleep). Bit CWUF je nastaven pi zmn na vstupu kompartoru bhem reimu Sleep.
Poznmka:
Je nezbytn nutn bezprostedn ped uvedenm mikropotae do reimu Sleep nast hodnotu vstup. Bhem
reimu Sleep dochz k porovnvn skutenho stavu na vstupech se stavem tohoto poslednho ten. Pokud by
dolo k uveden do stavu Sleep bez tohoto naten, byla by porovnvna nedefinovan hodnota a k probuzen
by mohlo dojt nhodn, dokonce i bez skuten zmny na vstupech.
Poznmka:
asova Watchdog je nulovn kadm probuzenm ze stavu Sleep, nezvisle na pin probuzen.
strana 50
PIC10F200/202/204/206
9.10
Ochrana kdu proti vyten
Pokud nen v konfiguranm slov nastavena ochrana kdu proti vyten, lze vyst cel obsah pamti programu bez omezen.
Pokud dojde k nastaven ochrany, je mon vytat pouze prvnch 64 instrukc v pamti programu a hodnotu kalibran konstanty na
posledn pozici v pamti programu.
9.11
Pamov buky ID
Pro poteby uloen identifikanch sel nebo kontrolnch sout jsou k dispozici tyi buky. Tyto buky nejsou pstupn bhem vkonu
programu, lze do nich zapisovat nebo je st pouze bhem zavdn programu do soustky. Pro poteby uivatele lze pout pouze doln
tyi bity kad buky.
9.12
Programovn mikropotae v aplikaci (ICSPTM)
Do mikropotae PIC12F2xx me bt zaveden program pomoc sriovho rozhran pmo v koncov aplikaci. Toto sriov synchronn
programovn se provd pomoc dvou vodi, kdy po jednom z vodi pichzej data, druh je pouit pro hodinov signl. Dal ti
vodie jsou pouity pro napjec napt Vdd a Vss a pro piveden programovacho napt. Uivatel tak me na desku plonch spoj
osadit mikropota bez programu, a tento zavst tsn ped pouitm aplikace. Tato technologie umouje pouvat nov verze programu
ve stvajcm zazen ppadn pouvat rzn firmware dle poteb zkaznka.
Mikropota je uveden do reimu programovn pivedenm nbn hrany na vvod MCLR pi souasnm pidren vvod GP1 a GP0
ve stavu log.0. Vvod GP1 je nsledn pouit pro penos hodinovho signlu a vvod GP0 je pouit pro data. Oba vvody maj v reimu
programovn vstupy oeten Schmittovm klopnm obvodem.
Po resetu je do mikropotae poslna 6-bitov instrukce. Nsleduje penos 16-bitovho slova, kdy smr toku dat je uren v zvislosti
na poadovan operaci. Podrobnj informace o ICSP lze nalzt v dokumentaci s nzvem In-Circuit Serial Programing Guide oznaen
DS30277.
Typick zapojen mikropotae PIC10F2xx kter vyuv monosti ICSP je uvedeno na obrzku 9-10.
Obrzek 9-10:
Typick zapojen pi pouit ICSP
strana 51
PIC10F200/202/204/206
10.0
Instrukn sada
Kad mikropota z ady PIC10f2xx m instrukn kd o dlce 12 bit. V tomto 12-bitovm slov je obsaen operan kd instrukce
(Opcode), kter uruje o jakou instrukci se jedn a dle jsou v nm ureny jeden nebo dva operandy a specifikovn clov registr.
Pehled vech instrukc je uveden v tabulce 10-2, kde jsou instrukce rozdleny do tech skupin. Operandem bajtov orientovanch
instrukc je cel registr, operandem bitov orientovanch instrukc je uren bit libovolnho registru v pamti RWM. Tet skupina
instrukc pracuje s konstantami (Literal) nebo se jedn o instrukce dc. V tabulce 10-1 jsou vysvtlena pouvan oznaen v pehledu
instrukc.
Bajtov orientovan instrukce pouvaj pro uren operandu zpis f, kdy se jedn o adresu registru v pamti RWM. Vsledek
operace bude uloen do clovho registru, kter je uren ukazatelem d ve formtu instrukce.
Pokud je ukazatel d ve formtu instrukce roven 0, je vsledek uloen do stadae (W). Pokud je tento ukazatel roven 1, je vsledek
uloen do registru, se kterm instrukce pracuje, tedy s operandem instrukce urenm pomoc zpisu f.
Bitov orientovan instrukce pouvaj pro uren operandu ukazatel b, kter uruje poad bitu v registru, kter je uren pomoc
zpisu f. Krajn prav bit m hodnotu b rovnu 0, krajn lev bit m hodnotu b rovnu 7. Bitov orientovan instrukce pracuje pouze
s jedinm adresovanm bitem.
dc instrukce pouvaj zpis k pro uren 8-bitov nebo 9-bitov konstanty.
Tabulka 10-1:
Oznaen pouvan v pehledu instrukc
Oznaen
Popis
Adresa registru v pamti RWM v rozsahu od 0x00 do 0x7f
Stada (pracovn registr)
Bitov adresa v rozsahu od 0 do 7 urujc bit registru
Datov konstanta nebo nvt (adresa v pamti programu)
Nem vliv, me nabvat hodnot 0 nebo 1.

Peklada generuje na msto x vdy 0.
Jedn se o doporuen postup pro zajitn kompatibility se vemi vvojovmi nstroji Microchip.
Uren clovho registru.

Pro d = 0 je vsledek operace uloen do stadae (W),
pro d = 1 je vsledek uloen do registru, se kterm instrukce pracuje (f).
Implicitn nastaven je d = 1
label
TOS
PC
WDT
Nvt
Vrchol zsobnku
Programov ta (Program Counter)
Hldac asova Watchdog
TO
Pznak peteen tae Watchdog (stavov bit)
PD
Pznak reimu Sleep (stavov bit)
dest
Clov registr (stada nebo registr RWM)
[ ]
Voliteln
( )
Obsah
Je piazeno
< >
Uren bitu v rmci registru

Me nabvat hodnot v rozsahu
Instrukn soubor je logicky rozdlen do tech skupin:

Bajtov orientovan instrukce
Bitov orientovan instrukce
dc instrukce
strana 52
PIC10F200/202/204/206
Vechny instrukce se vykonvaj v jedinm instruknm cyklu vyjma instrukc, kdy je splnna podmnka instrukc podmnenho vtven
programu nebo v ppadech, kdy dojde k zpisu do tae instrukc PC. V tchto ppadech trv vykonn instrukce dva instrukn cykly,
piem druh instrukn cyklus odpovd vykonn instrukce NOP. Jeden instrukn cyklus obsahuje tyi takty osciltoru mikropotae.
Pi frekvenci taktovacho osciltoru 4 MHz trv vykonn jedn instrukce prv 1 s. Pokud dojde ke splnn podmnky instrukce
podmnenho vtven nebo bude vsledkem instrukce zpis do programovho tae PC, bude tato instrukce trvat prv 2 s.
Na obrzku 10-1 je uveden formt vech druh instrukc. Vechny uvdn pklady pouvaj pro zpis hexadecimlnho sla formt
0xhhh, kde h je hexadecimln slice v rozsahu 0 - F.
Obrzek 10-1:
Obecn formt instrukc
strana 53
PIC10F200/202/204/206
Tabulka 10-2:
Instrukce,
Operandy
ADDWF
ANDWF
CLRF
CLRW
COMF
DECF
DECFSZ
INCF
INCFSZ
IORWF
MOVF
MOVWF
NOP
RLF
RRF
SUBWF
SWAPF
XORWF
f, d
f, d
f
f, d
f, d
f, d
f, d
f, d
f, d
f, d
f
f, d
f, d
f, d
f, d
f, d
Instrukn soubor PIC10Fxx

Instrukn
cykly
Popis
Piten registru ke stadai
Logick souin stadae a registru
Nulovn registru
Nulovn stadae
Negace registru
Snen obsahu registru o jedniku (dekrementace)
Dekrementace registru, skok pi 0
Zven obsahu registru o jedniku (inkrementace)
Inkrementace registru, skok pi 0
Logick souet stadae a registru
Naten registru do stadae
Pesun stadae do registru
Przdn instrukce
Rotace registru doleva pes pznak C
Rotace registru doprava pes pznak C
Odeten stadae od registru
Zmna dolnho a hornho plbajtu
Nonekvivalence stadae a registru
1
1
1
1
1
1
1(2)
1
1(2)
1
1
1
1
1
1
1
1
1
12-bitov
instrukn kd
MSb
LSb
Ovlivovan
Pozn.
pznaky
0001
0001
0000
0000
0010
0000
0010
0010
0011
0001
0010
0000
0000
0011
0011
0000
0011
0001
11df
01df
011f
0100
01df
11df
11df
10df
11df
00df
00df
001f
0000
01df
00df
10df
10df
10df
ffff
ffff
ffff
0000
ffff
ffff
ffff
ffff
ffff
ffff
ffff
ffff
0000
ffff
ffff
ffff
ffff
ffff
C, DC, Z
Z
Z
Z
Z
Z
dn
Z
dn
Z
Z
dn
dn
C
C
C, DC, Z
dn
Z
1, 2, 4
2, 4
4
0100
0101
0110
0111
bbbf
bbbf
bbbf
bbbf
ffff
ffff
ffff
ffff
dn
dn
dn
dn
2,4
2,4
kkkk
kkkk
0000
kkkk
kkkk
kkkk
0000
kkkk
0000
0000
kkkk
kkkk
kkkk
0100
kkkk
kkkk
kkkk
0010
kkkk
0011
0fff
kkkk
Z
dn
TO, PD
dn
Z
dn
dn
dn
TO, PD
dn
Z
2,4
2,4
2,4
2,4
2,4
2,4
1,4
2,4
2,4
1, 2, 4
2,4
2,4
Bitov orientovan instrukce

BCF
BSF
BTFSC
BTFSS
f, d
f, d
f, d
f, d
Nulovn bitu registru

Nastaven bitu registru
Skok pi nulovm bitu registru
Skok pi nastavenm bitu registru
1
1
1(2)
1(2)
dc instrukce a instrukce s konstantami

ANDLW
CALL
CLRWDT
GOTO
IORLW
MOVLW
OPTION
RETLW
SLEEP
TRIS
XORLW
k
k
Logick souin stadae a konstanty

Voln podprogramu
Nulovn asovae Watchdog
k Skok na nvet
k Logick souet stadae a konstanty
k Naten konstanty do stadae
Pesun obsahu stadae do registru OPTION
k Nvrat z podprogramu s konstantou ve stadai
Zahjen reimu Sleep
f
Pesun obsahu stadae do registru TRIS
k Nonekvivalence stadae a konstanty
1
2
1
2
1
1
1
2
1
1
1
1110
1001
0000
101k
1101
1100
0000
1000
0000
0000
1111
Poznmka 1:
Devt bit programovho tae PC bude kadou instrukc kter zapisuje do PC nulovn, vyjma instrukce GOTO.
Viz kapitolu 4.7 Programov ta PC.
Poznmka 2:
Pokud bude zchytn registr brny (PORTA nebo PORTB) modifikovn (nap. natenm sebe sama instrukc MOVF
PORTB, 1), bude do nj zapsna hodnota, kter bude v okamiku vykonn instrukce fyzicky ptomna na vnjch
vvodech soustky. Pokud bude napklad v zchytnm registru vvodu konfigurovanm jako vstup hodnota log.1
a tento vvod bude vnjm obvodem udrovn ve stavu log.0, bude po proveden instrukce modifikujc pslun
zchytn registr zapsna na odpovdajc bit log.0.
Poznmka 3:
Vykonn instrukce TRIS f, kde f = 6 zpsob pesun obsahu stadae do registru TRIS. rove log.1 na
pslunm bitu zpsob nastaven vvodu jako vstupu.
Poznmka 4:
Pokud je operandem tto instrukce (a ppadn i clovm registrem pi d = 1) registr TMR0, dojde pi vykonn
tto instrukce rovn k vynulovn peddliky, pokud je tato v tto dob pipojena k tai Timer0.
strana 54
PIC10F200/202/204/206
ADDWF
ADD W and F
piten registru ke stadai
BCF
Bit Clear F
nulovn bitu registru
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
b = (0 7)
Operace:
(clov registr) = (W) + (f)
Operace:
f(b) = 0
Ovlivovan
pznaky:
C, DC, Z
Ovlivovan
pznaky:
dn
Popis:
Obsah stadae je seten s obsahem registru

a vsledek je umstn do stadae pro d = 0
nebo do registru pro d = 1
Popis:
Je vynulovn bit s adresou b v registru

s adresou f
ADDWF
f,d ; koment
BCF
f,b ; koment
ANDLW
AND Literal with W

logick souin stadae a konstanty
BSF
Bit Set F
nastaven bitu registru
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
k = (0 255)
Operandy:
Operace:
(W) = (W) AND k
f = (0 31)
b = (0 7)
Ovlivovan
pznaky:
Operace:
f(b) = 1
dn
Popis:
Je provedena operace logickho souinu mezi

obsahem stadae a osmi bitovou konstantou.
Vsledek je umstn do stadae
Ovlivovan
pznaky:
Popis:
Je nastaven bit s adresou b v registru

s adresou f
ANDLW
; koment
BSF
f,b ; koment
ANDWF
AND W with F
logick souin stadae a registru
BTF SC
Bit Test F Skip if Clear

skok pi nulovm bitu registru
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
b = (0 7)
Operace:
(clov registr) = (W) AND (f)
Operace:
skok za podmnky f(b) = 0
Ovlivovan
pznaky:
Ovlivovan
pznaky:
dn
Popis:
Je provedena operace logickho souinu mezi

obsahem stadae a obsahem registru.
Vsledek je umstn do stadae pro d=0
nebo do registru pro d=1.
Popis:
Pokud je bit s adresou b v registru s adresou

f roven 1, je nsledujc instrukce vykonna.
Pokud je tento bit roven 0, je msto
nsledujc instrukce vykonna vdy instrukce
NOP. Doba vykonn instrukce je v tomto
ppad 2 instrukn cykly.
ANDWF
f,d ; koment
BTFSC
f,b ; koment
strana 55
PIC10F200/202/204/206
BTFSS
Bit Test F Skip if Set

skok pi nastavenm bitu registru
CLRW
CLeaR W
nulovn stadae
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 127)
b = (0 7)
Operandy:
dn (implicitn je adresovn stada)
Operace:
W = 00h
Z=1
BTFSS
f,b ; koment
CLRW
; koment
Operace:
skok za podmnky f(b) = 1
Ovlivovan
pznaky:
dn
Ovlivovan
pznaky:
Popis:
Pokud je bit s adresou b v registru s adresou

f roven 0, je nsledujc instrukce vykonna.
Pokud je tento bit roven 1, je msto
nsledujc instrukce vykonna vdy instrukce
NOP. Doba vykonn instrukce je v tomto
ppad 2 instrukn cykly.
Popis:
Je vynulovn obsah stadae a je nastaven

pznak nuly Z.
CALL
CALL subroutine
voln podprogramu
Syntaxe:
nvt
Operandy:
CLRWDT
CleaR WatchDog Timer

nulovn asovae Watchdog
Syntaxe:
nvt
k = (0 255)
Operandy:
dn
Operace:
STACK = (PC)+1
PC(b7-b0) = k
PC(b10,b9) = STATUS(b6,b5)
PC(8) = 0
Operace:
WDT = 00h
peddlika Watchdog = 0 (pokud je piazena)
pznak TO = 1
pznak PD = 1
Ovlivovan
pznaky:
dn
Ovlivovan
pznaky:
TO, PD
Popis:
Je voln podprogram lec v pamti programu

na adrese k. Do zsobnku je uloena
nvratov adresa. Adresa podprogramu
v rozsahu (0-255) je vloena do
programovho tae PC. Horn dva bity
programovho tae jsou souasn doplnny
z registru STATUS. Devt bit PC je nulovn.
Instrukce trv dva instrukn cykly.
Popis:
Je vynulovn ta Watchdog a jeho

peddlika. Jsou nastaveny pznakov bity
TO a PD.
CALL
CLRF
CLeaR F
nulovn registru
Syntaxe:
nvt
Operandy:
f = (0 31)
Operace:
f = 00h
Z=1
CLRF
; koment
; koment
CLRW
COMF
COMplement F
negace registru
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operace:
(clov registr) = (f)
COMF
DT ; koment
f,d ; koment
Ovlivovan
pznaky:
Ovlivovan
pznaky:
Popis:
Je vynulovn obsah registru f a je nastaven

pznak nuly Z.
Popis:
Obsah registru je negovn a vsledek je

umstn do stadae pro d=0 nebo do
registru pro d=1
strana 56
PIC10F200/202/204/206
DECF
DECrement F
snen obsahu registru o jedniku
INCF
INCrement F
zven obsahu registru o jedniku
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
d = (0,1)
Operace:
(clov registr) = (f) 1
Operace:
(clov registr) = (f) + 1
Ovlivovan
pznaky:
Ovlivovan
pznaky:
Popis:
Od obsahu registru je odetena jednika

a vsledek je umstn do stadae pro d=0
nebo do registru pro d=1
Popis:
K obsahu registru je pitena jednika

nebo do registru pro d=1
DESF
f,d ; koment
INCF
f,d ; koment
DECFSZ
DECrement F Skip if Zero

dekrementace registru, skok pi 0
INCFSZ
INCrement F Skip if Zero

inkrementace registru, skok pi 0
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
d = (0,1)
Operace:
(clov registr) = (f) 1

Skok pi vsledku rovnm 0
Operace:
(clov registr) = (f) + 1

Skok pi vsledku rovnm 0
Ovlivovan
pznaky:
dn
Ovlivovan
pznaky:
dn
Popis:
Od obsahu registru je odetena jednika

nebo do registru pro d=1. Pokud nen
vsledek roven 0, je nsledujc instrukce
vykonna. Pokud je vsledek roven 0,
je msto nsledujc instrukce vykonna vdy
instrukce NOP. Doba vykonn instrukce
je v tomto ppad 2 instrukn cykly
Popis:
K obsahu registru je pitena jednika

nebo do registru pro d=1. Pokud nen
vsledek roven 0, je nsledujc instrukce
vykonna. Pokud je vsledek roven 0,
je msto nsledujc instrukce vykonna vdy
instrukce NOP. Doba vykonn instrukce
je v tomto ppad 2 instrukn cykly
DESFSZ f,d ; koment
GOTO
GO TO adress
skok na nvet
Syntaxe:
nvt
Operandy:
Operace:
INCFSZ
f,d ; koment
IORLW
Inclusive OR Literal with W

logick souet stadae a konstanty
Syntaxe:
nvt
k = (0 511)
Operandy:
k = (0 255)
PC(b8-b0) = k
PC(b10,b9) = STATUS(b6,b5)
Operace:
(W) = (W) OR k
Ovlivovan
pznaky:
Popis:
Je provedena operace logickho soutu mezi

obsahem stadae a osmi bitovou konstantou.
Vsledek je umstn do stadae.
GOTO
; koment
Ovlivovan
pznaky:
dn
Popis:
Je proveden nepodmnn skok na urenou

adresu. Adresa v rozsahu (0-511) je vloena
do programovho tae PC. Horn dva bity
programovho tae jsou souasn doplnny
z registru STATUS. Instrukce trv dva
instrukn cykly.
IORLW
; koment
strana 57
PIC10F200/202/204/206
IORWF
Inclusive OR W with F
logick souet stadae a registru
MOVWF
MOVe W to F
pesun stadae do registru
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
Operace:
(f) = (W)
Operace:
(clov registr) = (W) OR (f)

Z
Ovlivovan
pznaky:
dn
Ovlivovan
pznaky:
Popis:
Obsah stadae je pesunut do registru.
Popis:
Je provedena operace logickho soutu mezi

obsahem stadae a obsahem registru.
IORWF
f,d ; koment
MOVWF f
; koment
MOVF
MOVe F to W
naten registru do stadae
NOP
No OPeration
przdn instrukce
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
dn
Operace:
dn operace
Operace:
(clov registr) = (f)

Z
Ovlivovan
pznaky:
dn
Ovlivovan
pznaky:
Popis:
Popis:
Obsah registru je umstn do stadae pro

d=0 nebo do registru pro d=1. Operand
d=1 je vhodn pout pi testovn obsahu
registru na nulu, protoe instrukce ovlivuje
pznak nuly Z.
Bhem jednoho instruknho cyklu nedochz

k dn operaci.
MOVF
f,d ; koment
NOP
; koment
MOVLW
MOVe Literal to W
naten konstanty do stadae
OPTION
OPTION
pesun obsahu stadae do registru OPTION
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
k = (0 255)
Operandy:
dn
Operace:
(W) = k
Operace:
OPTION = (W)
Ovlivovan
pznaky:
dn
Ovlivovan
pznaky:
dn
Popis:
Do stadae je natena osmibitov konstanta.

Bity v operanm kdu, kter nemaj dn
vznam budou peloeny jako 0.
Popis:
Obsahu stadae je pesunut do registru

OPTION.
MOVLW k
; koment
OPTION
; koment
strana 58
PIC10F200/202/204/206
RETLW
RETurn with Literal in W

nvrat z podprogramu s konstantou
SLEEP
go into mode SLEEP

zahjen reimu Sleep
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
k = (0 255)
Operandy:
dn
Operace:
(PC) = STACK
(W) = k
Operace:
Ovlivovan
pznaky:
dn
WDT = 00h
peddlika Watchdog = 0
pznak TO = 1
pznak PD = 0
Popis:
Do programovho tae je umstn

nvratov adresa z vrcholu zsobnku a
souasn je do stadae natena osmibitov
konstanta, kter je soust instruknho kdu.
Instrukce trv dva instrukn cykly.
Ovlivovan
pznaky:
TO, PD
Popis:
Je vynulovn ta Watchdog a jeho

peddlika. Je nastaven pznakov bit TO
a vynulovn pznakov bit PD. Procesor
potae je uveden do spnkovho reimu
Sleep, ve kterm je zastaven taktovac
osciltor. Ostatn stavov bity nejsou
zmnny.
RETLW
; koment
SLEEP
; koment
RLF
Rotate Left F
rotace registru doleva pes C
SUBWF
SUBtract W from F
odeten stadae od registru
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
d = (0,1)
Operace:
(clov registr) = rotace (f) doleva
Operace:
(clov registr) = (f) (W)
Ovlivovan
pznaky:
Ovlivovan
pznaky:
C, DC, Z
Popis:
Obsah registru je posunut o jeden bit doleva

pes bit C pznak penosu CARRY (rotace
probh pes devt bit). Vsledek je umstn
do stadae pro d=0 nebo do registru pro
d=1.
Popis:
Obsah stadae je odeten (metodou

dvojkovho doplku) od obsahu registru a
vsledek je umstn do stadae pro d=0
RLF
f,d ; koment
SUBWF
f,d ; koment
RRF
Rotate Right F
rotace registru doprava pes C
SWAPF
SWAP nibbles in F
zmna dolnho a hornho plbajtu
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f = (0 31)
d = (0,1)
Operandy:
f = (0 31)
d = (0,1)
Operace:
(clov registr) = rotace (f) doprava
Operace:
Ovlivovan
pznaky:
f(b3-b0) = f(b7-b4)
f(b7-b4) = f(b3-b0)
dn
Popis:
Obsah registru je posunut o jeden bit doprava

pes bit C pznak penosu CARRY (rotace
probh pes devt bit). Vsledek je umstn
do stadae pro d=0 nebo do registru pro
d=1.
Ovlivovan
pznaky:
Popis:
Jsou vzjemn zamnny tyi ni a tyi

vy bity registru, kdy je zachovno jejich
poad. Vsledek je umstn do stadae pro
d=0 nebo do registru pro d=1.
RRF
f,d ; koment
SWAPF
f,d ; koment
strana 59
PIC10F200/202/204/206
TRIS
TRIS
pesun obsahu stadae do registru TRIS
XORWF
eXclusive OR W with F
nonekvivalence stadae a registru
Syntaxe:
nvt
Syntaxe:
nvt
Operandy:
f=6
Operandy:
Operace:
TRIS = (W)
f = (0 31)
d = (0,1)
Ovlivovan
pznaky:
dn
Operace:
(clov registr) = (W) XOR (f)

Z
Popis:
Obsahu stadae je pesunut do registru TRIS

(pro f = 6 nebo 7).
Ovlivovan
pznaky:
Popis:
Je provedena logick operace nonekvivalence

mezi obsahem stadae a obsahem registru.
TRIS
; koment
XORLW
eXclusive OR Literal with W

nonekvivalence stadae a konst.
Syntaxe:
nvt
Operandy:
k = (0 255)
Operace:
(W) = (W) XOR k
Ovlivovan
pznaky:
Popis:
Je provedena logick operace nonekvivalence

mezi obsahem stadae a osmi bitovou
konstantou. Vsledek je umstn do stadae.
XORLW
XORWF
f,d ; koment
; koment
strana 60
PIC10F200/202/204/206
11.0
Vvojov prostedky
Pro mikropotae PIC je k dispozici irok kla hardwarovch i softwarovch vvojovch prostedk.
Integrovan vvojov prosted:
program MPLAB IDE
Assemblery, kompiltory a spojovac programy:
MPASM TM, MPLAB C17, MPLAB C18, MPLINK TM, MPLAB C30.
Simultory:
MPLAB SIM, MPLAB dsPIC30
Emultory:
MPLAB ICE2000, MPLAB ICE4000
Debugger pro ladn v aplikaci:
MPLAB ICD2
Programtory:
PRO MATE, PICSTART, MPLAB MP3,
Demonstran desky:
PICDEM TM 1, PICDEM.net TM, PICDEM 2 plus, PICDEM 3, PICDEM 4,

PICDEM 17, PICDEM 18R, PICDEM LIN, PICDEM USB
Vvojov kity:
KEELOQ, PICDEM MSC, microID, CAN, PowerSmart, Analog
11.1
Integrovan vvojov prosted MPLAB
Program umouje snadn ovldn a vvoj program, kter nebyl dve na trhu s 8-bitovmi jednoipovmi mikropotai k dispozici.
Program obsahuje:
4 reimy prce:
simultor
programtor ( nutno dokoupit samostatn)
emultor (nutno dokoupit samostatn)
debugger pro ladn v aplikaci (nutno dokoupit samostatn)
Editor
Sprvce projekt
Prce pomoc oken s monost pm editace
MPLAB IDE umouje:
Editovat zdrojov soubory v jazyku assembler nebo C.
Sputn pekladu jednou klvesou se souasnou aktualizac celho projektu
Ladn s pouitm zdrojovch soubor nebo vpisu pekladae (listing)
MPLAB poskytuje ucelen prostedky pro plnohodnotnou vvojovou prci. Pozdj pechod od jednoduchho simultoru pes
jednoduch debugger v aplikaci k plnohodnotnmu emultoru je velmi snadn.
11.2
Assembler MPASM
Makroassembler MPASM je peklada jazyka symbolickch adres pro potae PC. Podporuje vechny typy jednoipovch
mikropota PIC. MPASM m plnou podporu maker, umouje podmnn peklad, rzn formty zdrojovho textu a nkolik monost
vpis (listing). Pro potebu rznch vvojovch prostedk vytv rzn vstupn formty.
MPASM m nsledujc funkce:
Integrace do projekt MPLAB IDE
Podpora maker
Podmnn peklad
Direktivy umoujc zen pekladu
strana 61
PIC10F200/202/204/206
11.3
Kompiltory jazyka C MPLAB C17 a MPLAB C18
Kompiltory MPLAB C17 a MPLAB C18 jsou pekladae jazyka ANSI C pro adu jednoipovch mikropota PIC17xxx a PIC18xxx.
Oba pekladae jsou pln integrovateln do vvojovho prosted MPLAD IDE.
11.4
Programy MPLINK a MPLIB
Program MPLINK spojuje pemstiteln zdrojov kd vytvoen v programu MPASM nebo MPLAB C17 nebo MPLAB C18. Me rovn
spojit zdrojov kd s dve vytvoenmi knihovnmi prvky.
Program MPLIB spravuje knihovnu programovch rutin, kter lze pout pi tvorb zdrojovho kdu. Pokud je pouita ve zdrojovm kdu
rutina z knihovny, je do zdrojovho kdu vloen jen ten knihovn modul, kter danou rutinu obsahuje. Knihovn objekty lze libovoln
upravovat a rozliovat.
Programy MPLINK a MPLIB maj nsledujc funkce:
Snadn spojovn mezi jednotlivmi knihovnami
Snadn sprva pomoc seskupovn pbuznch rutin
Pohodln vytven, modifikace, pidvn rutin
11.5
Kompiltor jazyka C MPLAB C30
Program MPLAB C30 je plnohodnotn peklada jazyka ANSI-C pro adu jednoipovch mikropota dsPIC30Fxxx. Peklada je pln
integrovateln do vvojovho prosted MPLAB IDE.
MPLAB C30 je dodvn s kompletnmi standardnmi knihovnami.Knihovny obsahuj potebn rutiny pro penos, konverze, matematick
operace a dal zkladn operace.
11.6
Program MPLAB ASM30
Program MPLAB ASM30 je kompiltor jazyka symbolickch adres pro adu dsPIC30F. Peklada generuje penositeln kd kter lze
pomoc knihovnho programu archivovat nebo spojovat do spustitelnho kdu.
11.7
Softwarov simultor MPLAB-SIM
Tento program umouje vvoj program pro jednoipov mikropotae PIC na potach PC mimo laboratorn prosted, tedy pouhou
simulac innosti. Uivatel me simulovat innost mikropotae na rovni jednotlivch instrukc, zastavovat na libovolnch mstech
kdu, nahlet nebo modifikovat libovoln promnn v libovolnou chvli. Rovn je mon simulovat buzen vstup mikropotae
z vnjho prosted. Vstupn formt je voliteln a je mon vykonvat program v reimu trasovn nebo bhu do splnn podmnky.
11.8
Softwarov simultor MPLAB SIM30
Tento program umouje simulovn innosti mikropota ady dsPIC30F na potach PC. Tento simultor pln podporuje ladn
na symbolick rovni s vyuitm pekladae MPLAB ASM30. Simultor me bt vyuvn samostatn nebo jako soust prosted
MPLAB IDE.
strana 62
PIC10F200/202/204/206
11.9
Obvodov emultor MPLAB ICE 2000
Jedn se o univerzln obvodov emultor jednoipovch mikropota PIC. Je uren jako podpora pro kompletn vvoj aplikac
s vyuitm integrovanho vvojovho prosted MPLAB IDE. Umouje editovat, vytvet a spoutt program v aplikacch. Bhem bhu
programu je mon monitorovat veker registry, program je mon krokovat nebo spoutt do splnn podmnky. Je mon trasovat
pam programu. Emultor reaguje na reln hodnoty na vstupech mikropotae a naopak poskytuje vnjm obvodm relnou odezvu
na svch vstupech.
Program je uren pro OS Windows.
11.10 Obvodov emultor MPLAB ICE 4000

Jedn se o univerzln obvodov emultor jednoipovch mikropota PIC vetn ady PIC18xxx a dsPIC30F. Je uren jako podpora
pro kompletn vvoj aplikac s vyuitm integrovanho vvojovho prosted MPLAB IDE. Umouje editovat, vytvet a spoutt program
v aplikacch. Bhem bhu programu je mon monitorovat veker registry, program je mon krokovat nebo spoutt do splnn
podmnky. Je mon trasovat pam programu. Emultor reaguje ne reln hodnoty na vstupech mikropotae a naopak poskytuje
vnjm obvodm relnou odezvu na svch vstupech.
Program je uren pro OS Windows.
11.11 Debugger pro ladn v aplikaci MPLAB ICD-2

Tento hardwarov nstroj umouje provdt ladn programu pro mikropotae PIC pmo v koncov aplikaci. Zazen je pipojen
k mikropotai pomoc dvou vvod, obdobn jako pi programovn ICSP. K potai typu PC je zazen pipojeno pomoc rozhran
RS232C nebo pomoc USB. Pomoc integrovanho vvojovho prosted MPLAB IDE lze spoutt nebo krokovat program, sledovat stav
vech registr, ppadn tyto registry modifikovat. Prce probh v relnm ase v reln aplikaci.
11.12 Univerzln programtor PRO MATE II

Tento programtor me pracovat jak samostatn tak ve spoluprci s PC. Programtor je vybaven displejem LCD pro zobrazovn
chybovch hlen, tlatky a patic pro pipojovn modul s pouzdry mikropota. Programtor umouje ten, verifikaci
a programovn vech pamt vech mikropota ady PIC. Rovn je mon nastavovat konfiguraci vetn ochrany kdu proti vyten.
11.13 Programtor MP3

Tento programtor me pracovat jak samostatn tak ve spoluprci s PC. Programtor je vybaven velkm displejem LCD (128x64) pro
komunikaci s uivatelem, tlatky a patic pro pipojovn rznch typ pouzder. Programtor umouje ten, verifikaci a programovn
vech pamt vech mikropota ady PIC. Rovn je mon nastavovat konfiguraci vetn ochrany kdu proti vyten. Programtor m
speciln algoritmy pro rychl programovn velkch pamt a karet SD/MMC.
strana 63
PIC10F200/202/204/206
11.14 Vvojov systm pro zatenky PICSTART Plus
Tento programtor je jednoduch a levn programtor vech mikropota PIC s pouzdrem do 40 vvod. Typy s vce vvody lze
programovat pomoc redukn patice. Programtor se pipojuje k potai PC pomoc RS232 a ovld se pomoc integrovanho prosted
MPLAB IDE.
11.15 Levn demonstran deska PCDEM 1

Jedn se o jednoduchou desku kter demonstruje monosti nkterch mikropota PIC (PIC16C54 a PIC16C58A, PIC16C61,
PIC16C62X, PIC16C71, PIC16C8X, PIC17C42, PIC17C43 a PIC17C44). Deska obsahuje veker potebn hardware pro prci. Uivatel
me pro prci pout vzorkov mnostv mikropota dodvanch s deskou. Desku lze pipojit k emultoru MPLAB-ICE. K dispozici je
univerzln motiv plonho spoje pro realizaci vlastnho zapojen. K dispozici je dle rozhran RS 232C, potenciometr pro realizaci
analogovho vstupu, tlatka a 8 LED pipojench na PORTB.
11.16 Demonstran deska PICDEM.net Internet/Ethernet

Jedn se o desku s mikropotaem PIC18F452 s dodvanm firmware pro realizaci protokolu TCP/IP. Deska podporuje pouit
libovolnho 40 vvodovho mikropotae od PIC16F877 do PIC18C452. Kit obsahuje realizaci TCP/IP, webov server s podporou
HTML, sriovou pam 24L256 pro stahovn dat z webu, konektor pro pipojen k ICSP nebo MPLAB ICD 2, pipojen k Ethernet, rozhran
RS232C a dvoudkov estnctiznakov LCD displej. K desce je dodvna dokumentace a CD.
11.17 Demonstran deska PICDEM 2 Plus

Jedn se o desku podporujc vtinu 18, 28 a 40 vvodovch mikropota vetn PIC16F87x a PIC18Fxx2. Veker nezbytn hardware
i software pro demonstraci zkladnch operac je soust dodvky. Dodvan vzorky mikropota je mon programovat pomoc
programtor PRO MATE II, PICSTART Plus nebo pomoc MPLAB ICD 2 pomoc standardnho rozhran. Desku lze vyut rovn
s emultorem MPLAB-ICE nebo MPLAB ICD 2. Na desce je univerzln motiv plonho spoje pro realizaci vlastnho zapojen, rozhran
RS232C, LCD displej, teplotn senzor a 4 LED. Soust dodvky jsou vzorky mikropota PIC18F452 a PIC16F877.
11.18 Demonstran deska PICDEM 3 PIC16C92x

Jedn se o desku podporujc mikropotae PIC16C923 a PIC16C924 v pouzdrech PLCC. Soust dodvky je veker potebn
hardware i software potebn ke sputn demonstranch program.
11.19 Demonstran deska PICDEM 4 pro pouzdra 8/14/18 vvod

Desku je mon pout pro demonstraci monost mikropota v pouzdrech s 8, 14 nebo 18 vvody ady PIC16xxxx nebo PIC18xxxx
vetn typ PIC16F818/819, PICPIC16F87/88, PIC 16F62XA a PIC18F1320. Na desce je mon demonstrovat adu vlastnost tchto
mikropota vetn LIN a ovldn motoru pomoc ECCP. Dky monosti odpojit adu obvod lze demonstrovat i nzk odbr
mikropota v reimu se snenm odbrem. Taktovac osciltor lze volit krystalov, RC nebo vnitn. Deska obsahuje stabiliztor napt
pro napjen z baterie 9V. Deska je vybavena rozhranm RS232C, konektorem ICD pro programovn pomoc ICSP nebo pro pipojen
k MPLAB ICD 2, LCD displejem, motivem plonho spoje pro realizaci mstkovho zapojen pro zen motoru, komunikan rozhran
LIN a pamt EEPROM. Na desce je rovn 8 LED, 4 potenciometry, ti tlatka a univerzln motiv plonho spoje. Soust dodvky jsou
mikropotae PIC16F627A a PIC18F1320.
strana 64
PIC10F200/202/204/206
11.20 Demonstran deska PICDEM 17
Jedn se o desku podporujc mikropotae PIC17C752, PIC17C756A, PIC17C762 a PIC17C766. Soust dodvky jsou
naprogramovan vzorky mikropota. Pro vlastn programovn lze pout standardn programtory PRO MATE II nebo PICSTART Plus.
Deska umouje spoutt programy umstn v extern pamti Flash. Uivatel m rovn k dispozici univerzln motiv plonho spoje.
11.21 Demonstran deska PICDEM 18R pro PIC18C601/801

Deska je urena pro vvojov prce s adou pro PIC18C601/801. Umouje pouit vech hardwarovch md mikropota. Deska
obsahuje 2 Mb extern pamti typu Flash, 128 Kb pamti SRAM a sriovou pam EEPROM. Deska umouje vyut i vy adresovateln
prostor ady PIC18C601/801.
11.22 Demonstran deska PICDEM LIN PIC16C43x

Soust kitu je hardwarov i softwarov podpora prce s LIN. Souprava obsahuje adu jednoduchch desek s motivem plonho spoje
a ti mikropotae. PIC16C432 a PIC16C433 jsou pouity v sti LIN jako podzen (slave), zatmco mikropota PIC16F874 ovld
sbrnici (master). Ve vech tech mikropotach je nahrn firmware realizujc LIN.
11.23 PICkitTM 1 Flash Starter Kit

Souprava obsahuje ve nezbytn pro zahjen prce s 8 nebo 14 vvodovmi mikropotai PIC. Deska umouje programovn, ladn
a vvoj, komunikace s PC je realizovna pomoc USB. Soust dodvky je CD s aplikanmi programy, ukzkami a nvody a integrovan
vvojov prosted MPLAB IDE. Deska podporuje vechny vyrbn mikropotae v pouzdrech 8 a 14 vvod a bude podporovat i vtinu
novch mikropota PIC do budoucna.
11.24 Demonstran deska PICDEM USB PIC16C7x5

Tato deska ukazuje monosti mikropota PIC 16C745 a PIC16C765 pouvajcch rozhran USB.
11.25 Dal vvojov prostedky

Firma Microchip poskytuje podporu vekermu svmu dalmu sortimentu. Podrobnosti a aktuln nabdka je uvedena na strnkch
Microchip.com.
strana 65
PIC10F200/202/204/206
Poznmky:
strana 66
PIC10F200/202/204/206
12.0
Elektrick charakteristiky
Mezn parametry (r)

Okoln teplota pi zapojenm napjen ...................................................................................................................40 oC a +125 oC
Skladovac teplota .................................................................................................................................................65 oC a +150 oC
Napjec napt na VDD proti VSS .......................................................................................................................................0 a +6,5 V
Napt na vstupu MCLR proti VSS .....................................................................................................................................0a +13,5 V
Napt na ostatnch vvodech proti VSS ............................................................................................................0,3 V a (VDD + 0,3 V)
Celkov pkon (1).....................................................................................................................................................................800 mW
Maximln proud z vvodu VSS .................................................................................................................................................. 80 mA
Maximln proud do vvodu VDD ................................................................................................................................................ 80 mA
Vstupn proud ochrannmi omezovacmi diodami, IIK(VI < 0 nebo VI > VDD) ......................................................................... 20 mA
Vstupn proud ochrannmi omezovacmi diodami, IOK(VO < 0 nebo VO > VDD) ..................................................................... 20 mA
Maximln proud vtkajc do libovolnho vvodu ...................................................................................................................... 25 mA
Maximln proud vytkajc z libovolnho vvodu ....................................................................................................................... 25 mA
Maximln celkov proud vytkajc z vstupn vstupn brny ..................................................................................................... 75 mA
Maximln celkov proud vtkajc do vstupn vstupn brny..................................................................................................... 75 mA
Poznmka 1:
Celkov vkonov ztrta je stanovena podle vzorce:

PDIS = VDD x {IDD IOH} + {(VDD VOH) x IOH} + (VOL x IOL)
Upozornn r:
Hodnoty vy, ne v pehledu uveden jako maximln hodnota mohou vyvolat trval pokozen soustky. Jedn
se o hodnoty maximln za uvedench podmnek, nikoli o hodnoty pracovn. Pi delm psoben uvedench
extrmnch rovn jednotlivch vliv me dojt ke snen spolehlivosti soustky.
strana 67
PIC10F200/202/204/206
Obrzek 12-1:
Zvislost pracovnho napt na frekvenci (PIC10F2xx, -40 a +125 oC)
strana 68
PIC10F200/202/204/206
12.1
DC parametry PIC10F2xx ( prmyslov proveden Industrial)

Bn pracovn podmnky (pokud nen uvedeno jinak)
(pracovn rozsah -40 a+125 oC)
DC charakteristiky
Parametr Znaen
Charakteristika
Minimln Typick(1) Maximln Jedn.
VDD
Napjec napt
2,0
D002
VDR
Napt pro zachovn dat v RWM(2)
D003
VPOR
Mezn napt VDD

pro zajitn resetu POR
D004
SVDD
Rychlost nbhu napt VDD

D010
IDD
D020
IPD
D001
5,5
Viz obrzek 12-1
1,5*
Zazen je v reimu Sleep
VSS
Podrobnji viz kapitolu 9.4
0,05*
V/ms Podrobnji viz kapitolu 9.4
Napjec proud(3)
170
350
TBD
TBD
A FOSC = 4 MHz, VDD = 2,0 V

Proudov odbr v reimu Sleep(4)
0,1
TBD
A VDD = 2,0 V
1,0
TBD
A VDD = 2,0 V
15
TBD
A VDD = 2,0 V
TBD
TBD
A VDD = 2,0 V
Proudov odbr asovae(4)
D022
IWDT
D023
ICMP Proudov odbr kompartoru(4)

IVREF
D024
Vznam:
Podmnky
Watchdog
Proudov odbr vnitn napov(4)
reference
TBD = bude upesnno
Tyto parametry jsou typick, nejsou vak testovny
Poznmka 1:
daje ve sloupci "Typick" jsou zskny menm pi teplote 25 oC.

daje jsou pouze orientan, nejsou testovny.
Poznmka 2:
Toto je mez napjecho napt, na kterou me VDD poklesnout ani by dolo ke ztrt dat v pamti RWM.
Poznmka 3:
Spoteba proudu zvis pedevm na velikosti napjecho napt a taktovac frekvenci.

Dle spoteba zvis na zaten sbrnic, typu osciltoru, typu vykonvanch instrukc a teplot pouzdra soustky.
a) Testovac podmnky pro men proudu IDD v aktivnm reimu jsou:
vechny vvodu jsouve tetm stavu a pipojen na zem, vstup T0CKI je pipojen na VDD,
vstup MCLR je pipojen na Vdd. Stav asovae Watchdog (povolen zakzn) je nutn specifikovat.
b) Pro men v reimu Sleep jsou podmnky stejn s tm, e je aktivn reim Sleep.
Poznmka 4:
Proudov spoteba v reimu Sleep se m zsadn pokud je soustka v reimu Sleep

a vechny vvody jsou uvedeny do tetho stavu a pipojeny k VDD nebo VSS.
strana 69
PIC10F200/202/204/206
12.2
DC parametry PIC10F2xx (speciln proveden Extended)

(pracovn rozsah -40 a+125 oC)
DC charakteristiky
Parametr Znaen
Charakteristika
Minimln Typick(1) Maximln Jedn.
VDD
Napjec napt
2,0
D002
VDR
Napt pro zachovn dat v RWM(2)
D003
VPOR
Mezn napt VDD

D004
SVDD
Rychlost nbhu napt VDD

D010
IDD
D020
IPD
D001
5,5
Viz obrzek 12-1
1,5*
Zazen je v reimu Sleep
VSS
Podrobnji viz kapitolu 9.4
0,05*
V/ms Podrobnji viz kapitolu 9.4
Napjec proud(3)
170
350
TBD
TBD

Proudov odbr v reimu Sleep(4)
0,1
TBD
A VDD = 2,0 V
1,0
TBD
A VDD = 2,0 V
15
TBD
A VDD = 2,0 V
TBD
TBD
A VDD = 2,0 V
Proudov odbr asovae(4)
D022
IWDT
D023
ICMP Proudov odbr kompartoru(4)

IVREF
D024
Vznam:
Podmnky
Watchdog
Proudov odbr vnitn napov(4)
reference
TBD = bude upesnno
Poznmka 1:
daje ve sloupci "Typick" jsou zskny menm pi teplote 25 oC.

daje jsou pouze orientan, nejsou testovny.
Poznmka 2:
Toto je mez napjecho napt, na kterou me VDD poklesnout ani by dolo ke ztrt dat v pamti RWM.
Poznmka 3:
Spoteba proudu zvis pedevm na velikosti napjecho napt a taktovac frekvenci.

Dle spoteba zvis na zaten sbrnic, typu osciltoru, typu vykonvanch instrukc a teplot pouzdra soustky.
a) Testovac podmnky pro men proudu IDD v aktivnm reimu jsou:
vechny vvodu jsouve tetm stavu a pipojen na zem, vstup T0CKI je pipojen na VDD,
vstup MCLR je pipojen na Vdd. Stav asovae Watchdog (povolen zakzn) je nutn specifikovat.
b) Pro men v reimu Sleep jsou podmnky stejn s tm, e je aktivn reim Sleep.
Poznmka 4:
Proudov spoteba v reimu Sleep se m zsadn pokud je soustka v reimu Sleep

a vechny vvody jsou uvedeny do tetho stavu a pipojeny k VDD nebo VSS.
strana 70
PIC10F200/202/204/206
Tabulka 12-1:
DC parametry PIC10F2xx (proveden prmyslov i speciln)

(pracovn rozsah prmyslov proveden -40 a+85 oC,
speciln proveden -40 a +125 oC)
Rozsah napjecho napt podle DC charakteristik
DC charakteristiky
Parametr
Zn.
Charakteristika
D030
D030A
D031
D032
VIL Vstupn napt v rovni log.0

vstupn vstupn vvody:
se vstupem TTL
se Schmittovm klopnm obvodem
na vstupu
MCLR, T0CKI
VIH Vstupn napt v rovni log.1
vstupn vstupn vvody:
se vstupem TTL
D040
D040A
se Schmittovm klopnm obvodem

na vstupu
MCLR, T0CKI
D041
D042
IPUR Proud odporem pull-up (3)
D070
Min.
Typick+
Max.
Jed.
VSS
VSS
VSS
0,8 V
0,15 VDD
0,15 VDD
V
V
V
VSS
0,15 VDD
VDD
VDD
V
V
V rozsahu od 4,5 do 5,5 V

V ostatnch ppadech
VDD
V celm rozsahu VDD
0,85 VDD
VDD
TBD
250
TBD
A VDD = 5 V, VPIN = VSS

A VSS <
VPIN <
VDD, Vvod je
ve stavu vysok impedance
A VSS <
VPIN <
VDD
<
A VSS VPIN <
VDD
2,0
0,25 VDD
+0,8 VDD
0,85 VDD
proud (1, 2)
D060
Vstupn svodov
vstupn vstupn vvody
D061
D061A
GP3/MCLR (4)
GP3/MCLR (5)
30
5
D080
Vstupn napt v rovni log.0

vstupn vstupn vvody
0,6
0,6
VDD 0,7
VDD 0,7
50o
pF
IIL
D080A
Vstupn napt v rovni log.1
vstupn vstupn vvody (2)
D090
D060A
Kapacitn zt na vstupu
Vechny vstupn vstupn vvody
D101
Vznam:
Podmnky
V rozsahu od 4,5 do 5,5 V

V ostatnch ppadech
IOL = 8,5 mA, VDD = 4,5 V

40 oC a +85 oC
IOL = 7,0 mA, VDD = 4,5 V
40 oC a +125 oC
IOL = 3,0 mA, VDD = 4,5 V
40 oC a +85 oC
IOL = 2,5 mA, VDD = 4,5 V
40 oC a +125 oC
TBD = bude upesnno

+
daje ve sloupci "Typick" jsou pro napjec napt 5 V pi teplote 25 oC pokud nen uvedeno jinak.
daje jsou pouze pro poteby nvrhu, nejsou testovny.
daje jsou pouze pro poteby nvrhu, nejsou testovny
Poznmka 1:
Svodov proud vvodu MCLR siln zvis na piloenm napt. Uveden daj plat pro normln pracovn
podmnky. Pi jinch vstupnch naptch me bt namena vy hodnota svodovho proudu.
Poznmka 2:
Zporn proud je definovn jako proud vytkajc z vvodu.
Poznmka 3:
Vyjma vvod GP3. Jeho parametry viz D061 a D061A
Poznmka 4:
Plat pro vvod MCLR/GP3 konfigurovan jako vstup pro signl reset s vnitnm pull-up rezistorem
Poznmka 5:
Plat pro vvod MCLR/GP3 konfigurovan jako univerzln vstup se zakzanm vnitnm pull-up rezistorem
Svodov proud vvodu MCLR je vy ne u standardnho vstupn vstupnho vvodu.
strana 71
PIC10F200/202/204/206
Tabulka 12-2:
Vlastnosti kompartoru
Pracovn podmnky (pokud nen uvedeno jinak): -40 a 125 st.C , Vdd od 2,0 do 5,5 V
Max.
Jedn.
D300
Parametr Znaen
VIOFF
Vstupn napov nesymetrie
5,0
TBD
mV
D301
VICM
Vstupn napt
VDD 1,5*
D302
CMRR
Pomr potlaen soufznho napt
55*
db
D303
TRESP
Doba pebhu (1)
300
TBD
ns
D304
TMC2OV
Doba platnosti vstupu po zmn mdu
300
TBD
ns
D305
VIVRF
Vnitn napov reference
TBD
0,6
TBD
Vznam:
Charakteristika
Min. Typick
Koment
VDD od 3,0 do 5,5 V,

teplota od -40 do + 85 oC
TBD = Bude upesnno

*
Poznmka 1:
Tabulka 12-3:
Napjec napt
VDD (V)

Doba pebhu je mena pi zmn napt na vstupu kompartoru z hodnoty VSS na VDD
za souasnho pipojen druhho vstupu kompartoru na napt U = (VDD 1,5)/2 .
Rozsah rezistor pull-up PIC10F2xx

Teplota (oC)
Minimln
Typicky
Maximln
Jednotky
40
TBD
TBD
TBD
25
TBD
TBD
TBD
85
TBD
TBD
TBD
125
TBD
TBD
TBD
40
TBD
TBD
TBD
25
TBD
TBD
TBD
85
TBD
TBD
TBD
125
TBD
TBD
TBD
40
TBD
TBD
TBD
25
TBD
TBD
TBD
85
TBD
TBD
TBD
125
TBD
TBD
TBD
GP0/GP1
2,0
5,5
GP3
2,0
5,5
Vznam:
40
TBD
TBD
TBD
25
TBD
TBD
TBD
85
TBD
TBD
TBD
125
TBD
TBD
TBD
TBD = Bude upesnno

*
strana 72
PIC10F200/202/204/206
12.3
Symbolika asovch parametr
Symboly asovch parametr jsou vytvoeny jednm z nsledujcch zpsob:

1. TppS2ppS
2. TppS
T
F
Kmitoet
as
Symboly znaen malm psmem a jejich vznam:

pp
2
na
mc
MCLR reset
ck
CLKOUT vstup taktovacho signlu
osc
Taktovac osciltor
cy
Doba instruknho cyklu
os
Vvod OSC1
drt
asova signlu reset
t0
Vvod T0SKI
io
Vstupn vstupn vvod
wdt
asova Watchdog
Symboly znaen velkmi psmeny a jejich vznam:

S
F
Pokles (sestupn hrana)
Perioda
Vysok (rove)
Nrst (vzestupn hrana)
Zakzan (nebo vysok impedance)
Platn
Nzk (rove)
Vysok impedance
Obrzek 12-2:
Zatovac podmnky PIC 10F2xx
strana 73
PIC10F200/202/204/206
Tabulka 12-4:
Kalibrace kmitotu vnitnho taktovacho RC osciltoru PIC10F2xx

AC charakteristiky

Rozsah napjecho napt podle DC charakteristik viz kapitolu 12.1
Parametr
Zn.
Charakteristika
Tolerance
Min.
Typick+
Max.
Jed.
F10
FOSC
Kalibrovan frekvence
vnitnho taktovacho osciltoru (1)
1%
TBD
4,00
TBD
MHz Rozsah VDD a teploty

budou upesnny
2%
TBD
4,00
TBD
MHz 2,5 V <

VDD <
5,5 V
Teplota bude upesnna
5%
TBD
4,00
TBD
MHz 2,0 V <

VDD <
5,5 V
<
A
T
-40 oC <
+85 oC
(prmyslov rozsah)
-40 oC <
TA <
+125 oC
(speciln rozsah)
Vznam:
Podmnky
TBD = bude upesnno

*
Tyto parametry jsou typick, nikoli vak testovan
daje ve sloupci "Typick" jsou pro napjec napt 5 V pi teplote 25 oC pokud nen uvedeno jinak.
Poznmka 1:
Obrzek 12-3:
Pro zajitn uveden tolerance je nutn blokovat napjec napt mikropotae co nejble vvodm pouzdra
pomoc kondenztor. Doporuuje se zapojit paraleln k napjecm obvodm kondenztor 0,1 F a keramick
kondenztor 10 F.
asovn resetu, asovae Watchdog a asovae resetu PIC10F2xx.
Poznmka 1:
Vstupn vstupn vvodu mus bt pepnuty ze 3 stavu (vysok impedance) programov v registru TRIS.
Poznmka 2:
Pouze pi resetu po zapnut napjecho napt (POR).
strana 74
PIC10F200/202/204/206
Tabulka 12-5:
asovn resetu, asovae Watchdog a asovae resetu PIC10F2xx

AC charakteristiky
Parametr
Zn.
Charakteristika
30
TMCL ka pulsu MCLR ( v nzk rovni)
31
32
34
Typick (1) Max.
Min.
Jed.
Podmnky
2000*
ns
TWDT Perioda peteen asovae Watchdog

(bez zapojen peddliky)
9*
9*
30*
40*
18*
18*
ms VDD = 5,0 V (prmyslov rozsah)

ms VDD = 5,0 V (speciln rozsah)
TDRT
9*
9*
30*
40*
18*
18*
ms VDD = 5,0 V (prmyslov rozsah)

ms VDD = 5,0 V (speciln rozsah)
2000*
TIOZ
Perioda asovae resetu DRT (2)

Doba pechodu od stavu log.0 na vstupu
MCLR do stavu vysok impedance
VDD = 5,0 V
ns

daje ve sloupci "Typick" jsou pro napjec napt 5V pi teplote 25 oC pokud nen uvedeno jinak.
Poznmka 1:
Obrzek 12-4:
asov prbhy na asovai Timer0 PIC10F2xx
Tabulka 12-6:
Poadavky na asovn asovae Timer0 PIC10F2xx

AC charakteristiky
Zn.
40
Tt0H ka pulsu T0CKI

bez peddliky 0,5 TCY +20*
ve vysok rovni (log.1) s peddlikou
10*
ns
ns
Tt0L ka pulsu T0CKI

v nzk rovni (log.0)
bez peddliky 0,5 TCY +20*
ns
s peddlikou
10*
ns
20 nebo TCY
+40* N
ns
41
42
Charakteristika
Tt0P Perioda signlu T0CKI
*
Poznmka 1:
Min.
Typick (1) Max. Jed.
Parametr
Podmnky
Vt z obou parametr.
N=dlic pomr
peddliky (1,2,4,...256)

daje ve sloupci "Typick" jsou pro napjec napt 5V pi teplot 25 oC pokud nen uvedeno jinak.
strana 75
PIC10F200/202/204/206
Poznmky
strana 76
PIC10F200/202/204/206
13.0
Grafy a prbhy
Grafy a prbhy poskytovan vrobcem nebyly v dob zpracovn tohoto textu k dispozici.
strana 77
PIC10F200/202/204/206
Poznmky:
strana 78
PIC10F200/202/204/206
14.0
Popis pouzder
14.1
Znaen na pouzdrech
Vznam:
Poznmka:
XX...X
Zkaznicky specifikovan informace
Rok vroby (posledn slo kalendnho roku vroby)
YY
Rok vroby (posledn dvojsl kalendnho roku vroby)
WW
Tden vroby ( prvn tden v roce je znaen "01"
NNN
Alfanumerick identifikan kd
Pokud pln znaen neme bt umstno na jednom dku,

pokrauje znaen na druhm dku s omezenm potem znak zkaznicky specifikovan informace.
Standardn znaen mikropota PIC sestv z
oznaen typu soustky, roku vroby, tdne vroby a identifikanho kdu.
strana 79
PIC10F200/202/204/206
6 vvodov pouzdro SOT-23 (CH nebo OT)
Jednotky
Tolerance
Poet vvod
Palce
Minimln
Milimetry
Nominln
Maximln
Minimln
Nominln
Rozte vvod
,038
0,95
Vka osazenho pouzdra
,075
1,90
Maximln
Vka pouzdra bez vvod
A2
,035
,046
,057
0,90
1,18
1,45
Vzdlenost doln sti pouzdra od dosedac sti vvod
A1
,035
,043
,051
0,90
1,10
1,30
ka pouzdra s vvody
,000
,003
,006
0,00
0,08
0,15
ka pouzdra bez vvod
E1
,102
,110
,118
2,60
2,80
3,00
Dlka pouzdra
,059
,064
,069
1,50
1,63
1,75
Dlka pjec plochy vvodu
,110
,116
,122
2,80
2,95
3,10
Tlouka vvodu
,014
,018
,022
0,35
0,45
0,55
hel pjec plochy vvodu
B1
10
10
Tlouka vvodu
,004
,006
,008
0,09
0,15
0,20
ka vvodu
eB
,014
,017
,020
0,35
0,43
0,50
hel hornho skosen ela pouzdra
10
10
hel dolnho skosen boku pouzdra
10
10
*
Poznmky:
Zkladn parametr
Rozmry D a E1 nezahrnuj otepy a vstupky.
Otepy a vstupky nesmj peshnout 0,005' (0.127mm) na kad stran.
strana 80
PIC10F200/202/204/206
8 vvodov pouzdro PDIP (300 mil)
Jednotky
Tolerance
Palce
Minimln
Milimetry
Nominln
Maximln
Minimln
Nominln
Poet vvod
Rozte vvod
,100
2,54
Maximln
Vka osazenho pouzdra
,140
,155
,170
3,56
3,94
4,32
Vka pouzdra bez vvod
A2
,115
,130
,145
2,92
3,30
3,68
Vzdlenost doln sti pouzdra od dosedac sti vvod
A1
,015
0,38
Vzdlenost mezi zaoblenm vvod
,300
,313
,325
7,62
7,94
8,25
ka pouzdra
E1
,240
,250
,260
6,10
6,35
6,60
Dlka pouzdra
,360
,373
,385
9,14
9,46
9,78
Vzdlenost od dosedac rovn vvodu k jeho konci
,125
,130
,135
3,18
3,30
3,43
Tlouka vvodu
,008
,012
,015
0,20
0,29
0,38
ka horn sti vvodu
B1
,045
,058
,070
1,14
1,46
1,78
ka doln sti vvodu
,014
,018
,022
0,36
0,46
0,56
Vzdlenost mezi dolnmi okraji vvod
eB
,310
,370
,430
7,87
9,40
10,92
hel hornho skosen ela pouzdra
10
15
10
15
hel dolnho skosen boku pouzdra
10
15
10
15
Zkladn parametr
Vznamn hodnota
Poznmky:
Rozmry D a E1 nezahrnuj otepy a vstupky.

Otepy a vstupky nesmj peshnout 0,01' (0.254mm) na kad stran.
strana 81
PIC10F200/202/204/206
Poznmky:
strana 82
PIC10F200/202/204/206
Identifikan systm PIC10F2xx
Pro pesn objednn kontaktujte svho dodavatele
Pklady:
a) PIC10F200-I/PG = prmyslov proveden
(teplotn rozsah), pouzdro PDIP,
bez pouit olova
b) PIC10F202T-E/OTG = speciln proveden
(teplotn rozsah), pouzdro SOT-23,
bez pouit olova,
balen v psce pro SMT.
Poznmka:
Dodvka v podob psky se soustkami

pro technologii povrchov monte je mon pouze
pro pouzdra SOT-23.
strana 83

PIC10F200

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

PIC10F200

Uploaded by

Copyright:

Available Formats

Jednoipov mikropota

Ing. Vladimr ebi

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Ochrana duevnho vlastnictv

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Zazen popsan v tto dokumentaci:

Vkonn CPU na bzi RISC:

Speciln vlastnosti mikropotae:

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Technologie CMOS s nzkou spotebou:

Vlastnosti periferi (PIC10F200/202)

Vlastnosti periferi (PIC10F204/206)

Pehled pamovho prostoru a vlastnost ady PIC10F2xx

Pam dat SRAM

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Celkov popis .......................................................................................................................................................................5

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Porovnn mikropota ady PIC10F2xx

Velikost pamti programu Flash (instrukc)

Velikost pamti dat (bajt)

Nejvy taktovac frekvence (MHz)

Probuzen z reimu Sleep zmnou na vvodu

Vstupn vstupn vvody

Programovn v aplikaci ICSP

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Monosti ady PIC10F200/202/204/206

Zkaznick mikropotae (QTP)

Identifikovateln zkaznick mikropotae (SQTPSM)

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Popis architektury mikropotae

Pehled pamovho prostoru ady PIC10F2xx

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Blokov schma mikropotae PIC10F200/202

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Blokov schma mikropotae PIC10F204/206

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Popis vvod PIC10F2xx

Obousmrn vstupn vstupn vvod. Me bt programov povolen pull-up

Penos dat v reimu ICSPTM

Obousmrn vstupn vstupn vvod. Me bt programov povolen pull-up

Penos hodinovho signlu v reimu ICSP

Vstup kompartoru (pouze PIC10F204/206)

Vstup taktovacho osciltoru Fosc/4

Vstupn vvod. Me bt programov povolen pull-up v reimu vstupu a me

Resetovac vstup. Pokud je konfigurovn jako MCLR, zpsob nzk rove

Vstup programovacho napt

Kladn napjec napt

Napjec a signlov zem

Vstup pro kompartor (pouze PIC10F204/206)

Vstup pro kompartor (pouze PIC10F204/206)

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Taktovn mikropotae a instrukn cyklus

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Organizace pamovho prostoru

Organizace pamti programu PIC10F200/204

Mapa pamti programu a zsobnku PIC10F200/204

2004 Microchip Technology Inc. 2005 Translation Ing. Vladimr ebi

Organizace pamti programu PIC10F202/206

Mapa pamti programu a zsobnku PIC10F202/206

Organizace pamti dat.