Logicko Projektovanje

Logiko projektovanje
Bulova algebra
Digitalna logika kola
Minimizacija Bulovih funkcija
Tehnoloko mapiranje
Bulova algebra
Algebarska struktura: (B={0,1}, +, ), + - logiko ILI (OR), - logiko I (AND)
Aksioma 1 (Zatvorenosti)
Aksioma 2 (Jedinini element)
x+0=0+x=x
x1=1x=x
Aksioma 3 (Komutativnost)
x+y=y+x
xy=yx
Aksioma 4 (Distributivnosti)
x(y+z)=xy+xz
x+yz=(x+y) (x+z)
Aksioma 5 (Komplementarni element)
x+x=1
xx'=0
Aksioma 6 (Kardinalnost)
Arhitektura mikrosistema
Operatori Bulove algebre
AND
OR
NOT
xy
x+y
x'
Bulova algebra: (B={0,1}, AND, OR, NOT) praktina definicija
Teoreme Bulove algebre
Teorema 1
(idenpotencija)
Teorema 2
Teorema 3
(absorpcija)
(a)
x+x
(b)
xx
(a)
x+1
(b)
x0
(y+x)x
(x)
(a)
(b)
Teorema 4
(involucija)
yx + x
Teorema 5
(asocijativnost)
(a)
(x+y)+z
x+(y+z)
(b)
x(yz)
(xy)z
Teorema 6
(De Morganovo pravilo)
(a)
(x+y)
xy
(b)
(xy)
x + y
Teorema 7
(Zakon saimanja)
(a)
(x+y)(x+y)
xy
(b)
xy + xy
Asocijativnost + komutativnost
U logikoj sumi ili proizvodu proizvoljnog broja promenljivih redosled

promenljivih i raspored zagrada nije od znaaja
Apsorpcija + saimanje
Osnova za pojednostavljenje
(minimizaciju) prekidaih funkcija
Apsorpcija smanjuje broj literala za 2
yx + x =
(y+x)x =
x
x
Saimanje smanjuje broj literala za 3

x y + x y = x
(x + y) (x + y) = x
DeMorganova teorema
(x + y) = x y
(x y) = x + y
Pozitivna i negativna logika
Pozitivna logika:
Negativna logika:
LOW 0
LOW 1
HIGH 1
HIGH 0
Princip dualnosti
(x y) + x = x
(y + x) x = x
Neka je E(x1,x2xn) Bulov izraz, a Ed(x1,x2xn)

njegov dualni izraz. Tada vai:
E(x1,x2xn) = Ed(x1,x2xn)
Generalizovana De Morganova pravila:
x 1=x
(x1+x2++xn)=x1x2xn
(x1x2xn)= x1+x2++xn
x+0=x
Bulove funkcije
Bulova funkcija: algebarski izraz sainen od binarnih promenljivih, Bulovih operatora

AND, OR i NOT, zagrada i znaka jednakosti
AND lanovi
Tabela istinitosti:
Vrednosti
promenljivih
F1 = xy+xyz+xyz
OR lan
literali
Komplement funkcije:
- Primenom De Morganovih pravila:
F1 = (xy+xyz+xyz)
= (xy)(xyz)(xyz)
= (x+y)(x+y+z)(x+y+z)
- Primenom principa dualnosti:
F1 = (xy+xyz+xyz)
= (x+y)(x+y+z)(x+y+z)
Vrednosti
funkcija
Redni broj
vrste
F1
F1
Algebarske manipulacije
Problem: Pokazati da su sledea dva izraza ekvivalentna:
F1 = xy+xyz+xyz (8 literala)
F1 = xy+xz+yz
(6 literala)
Reenje:
xy+xyz+xyz
= xy+xyz+xyz+xyz
= xy+x(y+y)z+xyz
distributivnost
= xy+x1z+xyz
komplement
= xy+xz+xyz identitet
= xy+xyz+xz+xyz
apsorpcija
= xy+xz+(x+x)yz
distributivnost
= xy+xz+1yz komplement
= xy+xz+yz identitet
apsorbcija
Broj AND i OR operatora jednak je broju literala umanjenom za 1.

Manji broj literala => Manji broj AND i OR operatora => Manja hardverska sloenost (cena)
Kanonske forme
- mintermi i makstermi
minterm Bulova funkcija koja ima

vrednost 1 samo za jednu kombinaciju
vrednosti promenljivih, a vrednost 0 za
sve ostale kombinacije
Za funkciju od n promenljivih postoji 2n
minterma, mi, i =0,...,2n-1.
Svaki minterm se moe predstaviti u
obliku AND lana od n literala
Mintermi od tri promenljive:
x
Minterm
Oznaavanje
xyz
m0
xyz
maksterm Bulova funkcija koja ima

vrednost 0 samo za jednu kombinaciju
vrednosti promenljivih, a vrednost 0 za
sve ostale kombinacije
Za funkciju od n promenljivih postoji 2n
maksterma, Mi, i =0,...,2n-1.
Svaki maksterm se moe predstaviti u
obliku OR lana od n literala
Makstermi od tri promenljive:
x
Maksterm
Oznaavanj
e
m1
x+y+z
M0
xyz
m2
x+y+z
M1
xyz
m3
x+y+z
M2
xyz
m4
x+y+z
M3
xyz
m5
x+y+z
M4
xyz
m6
x+y+z
M5
xyz
m7
x+y+z
M6
1 1 1
x+y+z
M7
Kanonske forme
Vrednosti promenljivih
Redni broj
vrste
Vrednosti funkcija
F1
F1
F = m3+m5+m6+m7 = xyz+xyz+xyz+xyz = (3,5,6,7)
- suma 1-minterma
F = M0M1M2M4 = (x+y+z)(x+y+z)(x+y+z)(x+y+z) = (0,1,2,4) - proizvod 0-maksterma

F = m0+m1+m2+m4 = xyz+xyz+xyz+xyz = (0,1,2,4)
- suma 0-minterma
F = M3M5M6M7 = (x+y+z)(x+y+z)(x+y+z)(x+y+z) = (3,5,6,7) - proizvod 1-maksterma
Kanonske forme
- proirenje
Svaki Bulov izraz se moe proiriti na oblik suma minterma ili

proizvod maksterma
Transformisati izraz F=x+yz (3 literala) u oblik:
suma minterma
proizvod maksterma
x+yz = x(y+y)(z+z) + (x+x)yz
x+yz = (x+y)(x+z)
= xyz+xyz+xyz+xyz+xyz+xyz
= (x+y+zz)(x+yy+z)
= xyz+xyz+xyz+xyz+xyz
= (x+y+z)(x+y+z)(x+y+z)(x+y+z)
= (3,4,5,6,7) 15 literala
= (x+y+z)(x+y+z)(x+y+z)
= (0,1,2) - 9 literala
(3,4,5,6,7) = (0,1,2)
Kanonske forme su jedinstvene i lako se izvode, ali, obino, sadre

vei broj literala u odnosu na izraze nekog drugog oblika
Standardne forme
Proizvod-suma:
F1=(x+y)(x+y+z)(x+y+z)
Suma-proizvoda:
F1=xy+xyz+xyz
implikant AND lan od jednog ili vie literala
implikat OR lan od jednog ili vie literala
Standardne forme nisu jedinstvene
Kanonaska forma -> standardna forma:
1.
xyz+xyz = xy(z+z) = xy
2.
xyz+xyz+xyz+xyz = (xyz+xyz)+(xyz+xyz)+(xyz+xyz)
= xy(z+z) + x(y+y)z + (x+x)yz
1-mintermi
= xy+xz+yz
primarni implikanti (dalja redukcija nije mogua)
Svaki primarni implikant obuhvata jedan ili vie 1-minterma
Svaki 1-minterm je ukljuen u jedan ili vie primarnih implikanata
Ako je 1-minterm sadran samo u jednom primarnom implikantu, takav

implikant se zove esencijalni primarni implikant
Nestandardne forme
Bulovi izrazi koji sadre zagrade

Dobijaju se faktorizacijom kanonskih i standardnih formi
xy+xyz+xyz = x(y+yz+yw)
= x(y+y(z+w)) 5 literala
Omoguavaju dalju redukciju broja literala

Nisu jedinstvene
F1 = xy+xz+yz
= xy+(x+y)z varijanta 1
= x(y+z)+yz varijanta 2
= xz+y(x+y) varijanta 3
Vee kanjenje (due vreme izraunavanja): prvo se izrauna izraz u

zagradi, a onda...
Logike operacije
Ime operacije
Simbol
operatora
Zero
Vrednosti funkcije za x,z=
Algebarski
izraz
Komentar
00
01
10
11
F0=0
Binarna konstanta 0
AND
xy
F1=xy
xiy
Inhibicija
x/y
F2=xy
x, ali ne y
F3=x
y/x
F4=xy
y, ali ne x
F5=y
F6=xy+xy
x ili y ali ne oba
F7=x+y
x ili y
NOR
x y
x+y
x y
F8=(x+y)
NOT-OR
Ekvivalencija
x y
F9=xy+xy
x jednako y
Komplement
F10=y
NOT y
x y
F11=x+y
Ako y, tada x
F12=x
NOT x
Implikacija
x y
F13=x+y
Ako x, tada y
NAND
x y
F14=(xy)
NOT-AND
Transfer
Inhibicija
Transfer
XOR
OR
Implikacija
Komplement
One
Arhitektura
mikrosistema
F =1
1
1
1
15
Binarna konstanta 1
Digitalna logika kola
Logiko kolo ili gejt - digitalno kolo koje obavlja jednu ili vie standardnih
Bulovih operacija.
Biblioteka gejtova - kolekcija logikih kola koje koristimo za konstrukciju
kombinacionih mrea.
Standardni gejtovi - gejtovi koji pripadaju biblioteci.
Bibiloteke gejtova sadre manji broj gejtova koji se biraju u skladu sa
sledeim kriterijumima:
Frekvencija korienja u tipinom dizajnu, definisana kao sposobnost gejta da u
kombinaciji sa drugim gejtovima iz biblioteke realizuje raznorodne Bulove
funkcije.
Proirljivost operatora na vie od dve promenljive. Preduslov za proirljivost
operatora je posedovanje osobine komutativnosti i asocijativnosti.
Jednostavnost konstrukcije, koja se definie brojem tranzistora potrebih za
realizaciju gejta kao i vreme potrebno da se promena na ulazu gejta prenese na
izlaz gejta.
Osnovna logika biblioteka

Funkcija
Cena (broj
tranzistora)
Kanjenje
(ns)
Invertor
F = x
Drajver
F=x
AND
F = xy
2.4
OR
F=x+y
2.4
NAND
F = (xy)'
1.4
NOR
F = (x + y)'
1.4
XOR
F = xy
14
4.2
NXOR
F= x y
12
3.2
Ime
Grafiki
simbol
Primer:
Sinteza potpunog sabiraa
xi
yi
ci
ci+1
si
Varijanta 1:
ci+1 = (xiyi)+ci(xi+yi)
Varijanta 2:
ci+1 = xiyici'+xiyici+xi'yici+xiyi'ci
= xiyi(ci'+ci)+ci(xi'yi+xiyi')
= xiyi+ci(xi yi)
si = xiyici+xiyici+xiyici+xiyici
= (xiyi+xiyi)ci+(xiyi)ci
= (xiyi)ci+(xiyi)ci
= (xi yi)ci
Primer:
Sinteza potpunog sabiraa
(realizacija pomou NAND gejtova)
ci+1 = xiyi+ci(xi+yi)
= ((xiyi)(ci(xi+yi)))
si = (xiyi)ci+(xi yi)ci
= (xiyi)'ci'+(xi yi)ci
= (xiyi) ci
gde je:
xi yi = xiyi+xiyi
= ((xiyi)'(xi'yi')')'
= ((xiyi)'(xi+yi))
Gejtovi sa vie ulaza

Funkcija
Cena (broj
tranzistora)
Kanjenje
(ns)
3-ulazni AND
F = xyz
2.8
4-ulazni AND
F = xyzw
10
3.2
3-ulazni OR
F = x+ y+z
2.8
4-ulazni OR
F = x+y+z+w
10
3.2
3-ulazni
NAND
F = (xyz)'
1.8
4-ulazni
NAND
F = (xyzw)'
10
2.2
3-ulazni NOR
F = (x+y+z)'
1.8
4-ulazni NOR
F = (x+y+z+w)'
10
2.2
Ime gejta
Grafiki simbol
Primer:
Realizacija potpunog sabiraa pomou vie-ulaznih gejtova
ci+1 = xiyi+cixi+ciyi
= ((xiyi)(cixi)(ciyi))
= ((xi'yi'ci)'(xi'yici')'(xiyi'ci')'(xiyici)')'
Vie-operatorski gejtovi
(kompleksni gejtovi)
Funkcija
Cena (broj
tranzistora)
Kanjenje
(ns)
dvostruki 2ulazni AOI
F = (wx+yz)
2.0
trostruki 2ulazni AOI
F = (uv+wz+yz)'
12
2.4
dvostruki 3ulazni AOI
F = (uvw+xyz)
12
2.2
dvostruki 3ulazni OAI
F = ((w+x)(y+z)')'
2.0
trostruki 2ulazni OAI
F = ((u+v)(w+x)
(y+z))'
12
2.2
dvostruki 3ulazni OAI
F = ((u+v+w)
(x+y+z))'
12
2.4
Ime gejta
Grafiki simbol
Primer:
Realizacija potpunog sabiraa pomou vie-operatorskih gejtova
= ((xi'yi'ci+xi'yici)(xiyi'ci'+xiyici)')'
ci+1 = xiyi+cixi+ciyi
= ((xiyi)(cixi)(ciyi))
= ((xi+yi)(ci+xi)(ci+yi))
= ((xiyi+cixi+ciyi)
Minimizacija Bulovih funkcija
Cilj: optimizacija cene i kanjenja logikih mrea.

Osobine logike mree direktno zavise od osobina algebarskog
izraza (broj i tipovi operatora) na osnovu koga je mrea
konstruisana =>
Neophodne su sistematske tehnike za transformaciju Bulovih izraza
obilka standardne i nestandardne forme u oblik koji e garantovati
optimalnu realizaciju.
Ne postoji univerezalna metoda za minimizaciju Bulovih funkcija, jer
kriterijumi optimalnosti zavise od sastava raspoloive bibiloteke
gejtova i osobina implementacione tehnologije.
Bulove kocke
1-podkub
mintermi
yizi
2-kub
xiyi
xizi
Primarni implikant (PI) - podkub koji nije

sadran ni u jednom drugom podkubu
Esencijalni primarni implikant (EPI) je
podkub koji sadri 1-minterm koji nije
sadran ni u jednom drugom podkubu.
Karnoove mape
Dvodimenzionalna forma Bulove kocke (n-kuba)
Ukazuju na susedstvo binarnih kombinacija to

olakava identifikaciju podkubova
Karnoova mapa za dve promenljive
Karnoova mapa za tri promenljive
Karnoova mapa za etiri promenljive
Karnoova mapa za pet promenljivih
Minimizacija Bulovih funkcija pomou Karnoovih mapa

(procedura)
Korak Kreiranje minimalnog pokrivanja nije
egzaktan.
Greedy algoritam: u listi primarnih implikanata
pronalaze se implikanti koji pokrivaju najvei broj
nepokrivenih 1-miterma i prebacuju u listu
pokrivanja. Ako dva ili vie implikanata pokrivaju
isti broj nepokrivenih 1-minterma, na sluajan
nain, bira se jedan. Ova procedura se ponavlja
sve dok svi mintermi ne postanu pokriveni.

(primer)
Korienjem Karnoove mape pojednostaviti Bulovu funkciju:

F=wyz+wz+xyz+wy
Oba reenja sadre

isti broj operatora

(primer neoptimalnosti procedure)
Minimizovati Bulovu funkciju: F=wxyz+wxy+wxz+wxy+wxyz
Primarni implikanti imaju istu veliinu

=> sadraj liste pokrivanja zavisi od
sluajnog redosleda izbora primarnih
implikanata
Minimizacija nepotpuno definisanih funkcija

(primer)
Problem: Izvesti Bulov izraz za funkciju koja odreuje komplement
najvee cifre BCD cifre.
Dekadne Cifre
Komplement najvee cifre

BCD
BCD
Decimalno
x3
x2
x1
x0
Decimalno
y3
y2
y1
y0
Funkcije y3, y2, y1 i y0 nisu definisane za sve kombinacije ulaznih promenljivih x3,
x2, x1 i x0 koje nisu navedene u tabeli istinitosti.
Minimizacija nepotpuno definisanih funkcija

(reenje)
VLSI tehnologija
Nivoi integracije:
Nizak nivo integracije (SSI Small Scale Integration) - do 10 nezavisnih
gejtova
Srednji nivo integracije (MSI - Medium-Scale Integration) 10 do 100
gejtova: registri, brojai i sabirai.
Visoki nivo integracije (LSI - Large-Scale Integration) izmeu 100 i
nekoliko stotina gejtova: kontroleri, memorijski ipovi manjeg kapaciteta
i programabilne logike komponente.
Veoma visok nivo integracije (VLSI Very-large-scale Integration) vie
stotina hiljada gejtova: memorije velikog kapaciteta, mikroprocesori,
mikroraunari na ipu i razliiti hardverski akceleratori.
Custom - kola potpuno po narudbi
Semi-custom kola po narudbi
Programabilna kola
Standardna digitalna integrisana

kola
IC fiksne funkcije koja se proizvode u masovnim
serijama za nepoznatog kupca
Standardizovana funkcija i pakovanje
komponente sa istom oznakom, proizvedene od
strane razliitih proizvoaa poseduju identino
pakovanje, raspored pinova, logiku funkciju i
pribline elektrine karakteristike.
Serije i familije:
Serija 7400. Familije: 74LS (TTL), 74HC (CMOS),
74HCT (BiCMOS), ...
Serija 4000 (CMOS)
Standardna digitalna IC (serija

7400)
DIP pakovanje
7404 - Raspored pinova
IC niskog i srednjeg nivoa integracije (do 100 logikih kola u jednom ipu)
Vie od 100 tipova kola: osnovna logika kola, digitalna kola sloenije
funkcije (npr. 4-bitni broja, dekoder 3-u-8, 4-bitni komparator, 8-bitni sabira)
Standardna digitalna IC
(realizacija sloenijih funkcija)
f = x1x2 + x2`x3
Klasifikacija IC prema nivou integracije

Klasina podela
SSI (Small-Scale Integration), IC niskog nivoa
integracije. Do 10 logikih kola.
MSI (Medium-Scale Integration), IC srednjeg nivoa
integracije. Od 10 do 100 logikih kola.
LSI (Large-Scale Integration), IC velikog nivoa
integracije. 100 - 1000 logikih kola.
VLSI (Very Large Scale Integration), IC veoma velikog
nivoa integracije. Vie od 100.000 logikih kola.
Savremena digitalna IC
Savremena IC su VLSI.
Stariji tipovi ipova
koriste se retko ili samo
kao rezervni delovi za
starije ureaje.
Koncept sistem na
ploi zamenjen je
konceptom sistem na
ipu.
Programabilne logike
komponente
PLD (Programmable Logic Device)
Digitalna IC opte namene.
Sadre mnotvo nepovezanih logikih kola, metalnih veza i
prekidaa.
Programiranjem prekidaa ostvaruje se eljeno povezivanje
logikih kola i tako realizuje data funkcija.
Reprogramiranje jednom programirano PLD kolo se moe
programirati novom funkcijom.
PLA
Bolova algebra: Svaka
logika funkcija se moe
predstaviti u vidu zbira
logikih proizvoda. Npr.
f1 = x1x2x3 + x2x4 + x1x4
PLA: dve programabilne
mree:
AND realizuje logike proizvode
OR sumira logike proizvode
PLA (unutranja struktura)
f1= x1x2 + x1x3` + x1`x2`x3.

f2 = x1x2 + x1`x2`x3 + x1x3
Simboliki prikaz
PAL
AND mrea programabilna, OR mrea fiksna
f1 = x1x2x3` + x1`x2x3
f2 = x1`x2` + x1x2x3
PAL 16L8 (kombinacioni izlazi)
PAL 16R8 (registarski izlazi)
ROM
AND mrea fiksna, OR mrea
programabilna
AND matrica ima funkciju
binaranog dekodera n/2n
(generator minterma)
Mogunost realizacije
proizvoljen funkcije n
promenljvih
Programiranje SPLD kola
CPLD
Sadri vie logikih
blokova (PAL ili PLA
strukture) meusobno
povezanih programabilnom
prekidakom matricom.
U/I blokovi za spregu sa
pinovima kola.
CPLD (strukturni detalji)
Programiranje CPLD kola

ISP (In-System-Programming) - mogunost
programiranja ipa u sistemu.
CPLD (Altera Max 7000 arhitektura)
Logiki kapacitet
Mera sloenosti (veliine) digitalnog sistema.
Izraava se brojem ekvivalentnih gejtova
procenjeni broj jednostavnih logikih kola (najee
dvoulaznih NI kola) potrebnih za realizaciju funkcije
sistema.
Tipino SPLD kolo = 160 ekvivalentnih gejtova.

Vee CPLD komponete (1000 makroelija) =
oko 20.000 ekvivalentnih gejtova.
Sistemi sloenosti 20.000 gejtova smatraju se
srednje sloenim sistemima.
FPGA
PLD kola najveeg logikog
kapaciteta (od 10K do 1M
ekvivalentnih gejtva)
Zasnovani na logikim
blokovima (a ne na
prekidakim mreama)
Dodatno sadre ugraenu
RAM memoriju i
specijalizovane module, kao
to su mnoai,
komunikacioni kontroleri i sl.
Omoguavaju realizaciju
sistema na ipu
(zasnovanih na
mikroprocesoru)
FPGA (logiki blok)

Logiki blok:
LUT - univerzalni logiki
blok sa malim brojem ulaza
(n = 4-6) i jednim izlazom.
Realizuje se kao RAM
2nx1. Sadraj RAM-a
definie logiku funkciju.
Dvoulazni LUT moe da
realizuje proizvoljnu
funkciju dve promenljive
FPGA (LUT realizacija funkcije)
x1
x2
f1
FPGA (logiki blok)

Logiki blok = LUT + flip-flop
FPGA (realizacija sloenijih

funkcija)
f = f1 + f2 = x1x2 + x2x3.
FPGA (tehnolgija programiranja)
SRAM tehnologija:
LUT Statiki RAM (SRAM)
blok
Prekida - kombinacija pass
tranzistora i SRAM
memorijske elije
Sve SRAM elije sadrane u
FPGA su redno povezane u
pomeraki registar.
Programiranje - serijski upis (bit-po-bit) niza konfiguracionih bita u niz
SRAM elija
Iskljuenje napajanja => gubitak konfiguracije.
Neophodnost konfigurisanja nakon ukljuenja napajanja
Mogunost dinamike rekonfiguracije.
FPGA (logiki blok Xilinx XC 4000)
Klasifikacija IC prema stilu

projektovanja
IC projektovana za datu primenu
IC po narudbi
PLD stil
projektovanja
IC po narudbi
IC po narudbi (klasifikacija)
Metodologije projektovanja IC po
narudbi:
IC potpuno po narudbi
Standardne elije
Gejtovska polja
IC potpuno po narudbi
Eng. full-custom
IC se projektuje iz poetka za konkretnu promenu
Projektant bira veliinu ipa, broj i raspored tranzistora i metalnih veza
Rezultat projektovanja: layout definie tane pozicije tranzistora i metalnih
veza na ipu
Prednosti:
Mogunost optimizacije povrine i performansi
Niska cena po komadu fabrikovanih IC
Nedostaci:
Veliki utroak projektantskog vremena
Visoki jednokratni trokovi pripreme proizvodnje
Primena:
IC visokih performansi
IC za masovnu proizvodnju (amortizacija trokova pripreme proizvodnje)
Mikroprocesori i memorijska IC
Standardne elije (1/5)

Unapred projektovani (fullcustom) moduli, jednostavne
fukcije (AND, OR, flip-flop, ...),
koji se koriste za konstrukciju
sloenijih struktura na ipu.
Dostupne projektantu u vidu
biblioteke standardnih elija
Sve standardne elije iz iste
biblioteke imaju istu visinu, a
razlikuju se po irini.

Standardne elije se pakuju u
horizontalne redove, a povezuju
vezama koje se smetaju u
kanale izmeu redova.
Horizontalne i vertikalne
metalne veze se izvode na dva
ili vie nivoa koji su postavljeni
iznad standardnih elija.

Realizacija potputnog sabiraa (tri reda sa
po etiri standardne elije)

Osim biblioteke bazinih
standardnih elija na
raspolaganju su i elije
sloenije funkcije (sabirai,
komparatori, registari, ...)
realizovane pomou bazinih
elija:
Makro-elije (hard-makroi).
Layout elije je fiksiran.
Makro-funkcije. Layout nije
fiksiran.

Prednosti:
Skraeno vreme projektovanja (projektovanje na
nivou logikih kola, a ne na nivou tranzistora)
Projektant ne projektuje layout elija, ve definie
raspored elija i metalnih veza. (automatizovana
procedura)
Nedostaci:
Nii nivo korisnog iskorienja povrine ipa u odnosu
na full-custom.
Neophodno kreiranje svih maski kao i kod full-custom
Gejtovska polja (1/3)

Polu-fabrikovana IC:
Veliki broj identinih,
nepovezanih gejtova
(tipino NI ili NILI kola)
rasporeenih na
silicijumskoj ploici u vidu
regularne dvodimenzione
matrice
Naknadnom doradom,
kreiranje metalnih veza,
gejtovi se povezuju na
nain koji diktira konkretna
primena

Logike funkcije se moraju
transformisati oblik
prilagoen realizaciji
pomou raspoloivog tipa
logikog kola. Npr.
ci+1 = xiyi+yici+xici
= ((xiyi)(yici)(xici))
Realizacija potpunog sabriaa u

gejtovskom polju

Prednosti:
Nii trokovi pripreme proizvodnje. Kreiraju se samo
maske za povezivanje.
Nia cena gotovih IC. (amortizovana masovnom
proizvodnjom polufabrikovanih, identinih ploica
gejtovskih polja).
Nedostaci:
Nizak nivo iskorienja povrine silicijuma (broj
korisnih gejtova 4-10 puta manji u odnosu na fullcustom).
Zbog ogranienja u povezivanju nije uvek mogue
iskoristiti sve raspoloive gejtove iz polja (iskorienje
70-90%).
Realizacija potpunog sabiraa u tehnologiji gejtovskih polja
Tehnoloko mapiranje:
ci+1 = xiyi+yici+xici
= ((xiyi)(yici)(xici))
=(xiyici+xiyici+xiyici)+xiyici
=((xiyici+xiyici+xiyici)(xiyici))
=((((xiyici)(xiyici)(xiyici)))(xiyici))
Tehnoloko mapiranje za gejtovska polja
Projektovanje na bazi gejtovskih polja

zahteva transformaciju izraza ili
logikih ema koje sadre AND, OR i
NOT gejtove u oblik koji sadri
iskljuivo m-ulazne (najee 3ulazne) NAND (NOR) gejtove.
Pravila za konverziju:
Pravilo 1: xy = ((xy))
Pravilo 2: x+y = ((x+y)) = (xy)
Pravilo 3: xy = ((xy)) = (x+y)
Pravilo 4: x+y = ((x+y))
pravilo za optimizaciju
Primenom pravila 1 i 2 (3 i 4) svako AND i OR kolo zameniti NAND (NOR) kolom,

a zatim, svuda gde je to mogue, eliminisati duple invertore.
Konverzija formi tipa "suma proizvoda" i "proizvod suma" u

NAND i NOR mree
Tip forme
Standardne
realizacija forme
NAND realizacija
suma proizvoda
proizvod suma
NOR realizacija
Primer konverzije u NAND (NOR) mreu
Projektovati NAND i NOR logike mree za funkciju carry (c i+1) potpunog sabiraa.
1. Karnoova mapa:
2. Analitiki izrazi u
obliku sume proizvoda
(proizvod suma):
3(a). AND-OR mrea:
4(a). Konverzija u NAND

mreu (pravila 1 i 2):
3(b). OR-AND mrea:
4(a). Konverzija u NOR

mreu (pravila 3 i 4):
Dekompozicija AND (OR) lanova
Transformacija n-ulaznog AND (OR) kola u stablo m-ulaznih AND (OR)

gejtova, gde je m<n:
Stablo ima log m n nivoa sa ukupno (n 1) /(m 1) m-ulaznih gejtova.
Prvi nivo sadri n / m gejta
Izlazi n / m gejtova sa prvog nivoa zajedno sa preostalih (n n / m )
ulaza ine ulaze u drugi nivo.
Prethodna procedura se ponavlja za svaki nivo.
Dekompozicija AND lana

(primer)
Razloiti AND lan od 10 promenljivih na stablo tro-ulaznih AND gejtova

Nivo
1
Reenje 1:
Broj
gejtova
Broj ulaza
10 / 3 3
10
3 (10 3( 10 / 3 )) 4
1 ( 4 3( 4 / 3 )) 2
Reenje 2:
4 / 3 1
2 / 3 1
Reenja 1 i 2 imaju istu cenu,

ali se razlikuju po progacionom
kanjenju od nekih ulaza do
izlaza.

(primer)
Realizovati funkciju sum (si) potpunog sabiraa pomou tro-ulaznih

NAND gejtova.
2. Izraz suma proizvoda:
1. Karnoova mapa:
4. Dekompozicija OR gejta:
3. AND-OR mrea:
Problem!

(primer - nastavak)
5. Konverzija:
6. Optimizacija:
Kao posledica dekompozicije veih AND i OR gejtova, u NAND (NOR) mrei se

javljaju stabla gejtova, zbog ega razliite putanje kroz mreu mogu imati razliita
kanjenja.
Retiming
Retiming - optimizacija performansi (kanjenja) logike mree.

Obavlja se nakon dekompozicije, konverzije i eliminacije invertora, onda
kada se precizno mogu izraunati razliita kanjenja kroz logiku mreu.
Koristi osobinu stabla gejtova da razliite putanje kroz stablo imaju razliita
kanjenja:
Putanjama kroz stablo koje imaju najkrae kanjenje dodeljuju se signali
koji imaju najvee kaenjenje kroz celokupnu logiku mreu
Nakon retiming-a, esto je potrebno jednom ili vie puta, ponoviti konverziju
i eliminaciju duplih gejtova.
Retiming
(primer)
Polazna AND-OR mrea:
Dekompozicija:
Konverzija:
Kritina putanja 8.2ns
Retiming
(primer - nastavak)
Polazna dekompozicija:
0D
1D
1D
2D
2D
4D
OR stablo
Retiming:
Konverzija:
0D
1D
2D
3D
2D
1D
OR stablo
Kritina putanja 6.4ns

(opta procedura)
Tehnoloko mapiranje za custom biblioteke

(primer)
Problem: Transformisati izraz

wz+z(w+y) u logiku mreu,
korienjem gejtova iz biblioteke
definisane tabelama 2.10 i 2.11
(slajdovi 18 i 20).
Tehnoloko mapiranje za custom biblioteke

(opta procedura)
Na raspolaganju je vei broj razliitih gejtova,
kako osnovnih tako i kompleksnih => Sloen
kombinatorni problem
Kompromis cena-performanse: najpre se
minimizuje cena (konverzija u NAND mreu),
a zatim se minimizuje kanjenje, pokrivanjem
gejtova sa kritine putanje preostalim
standardnim i kompleksnim gejtovima.
Pitanja i zadaci
Pitanja i zadaci
Pitanja i zadaci
Pitanja i zadaci
Zadatak
Reenje
Konverzija u NAND mreu
Eliminacija invertora
Uvoenje kompleksnih gejtova
Uvoenje kompleksnih gejtova

Logicko Projektovanje

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Logicko Projektovanje

Uploaded by

Copyright:

Available Formats

Logiko projektovanje

Operatori Bulove algebre

Bulova algebra: (B={0,1}, AND, OR, NOT) praktina definicija

Teoreme Bulove algebre

U logikoj sumi ili proizvodu proizvoljnog broja promenljivih redosled

Saimanje smanjuje broj literala za 3

Pozitivna i negativna logika

Neka je E(x1,x2xn) Bulov izraz, a Ed(x1,x2xn)

Bulova funkcija: algebarski izraz sainen od binarnih promenljivih, Bulovih operatora

Broj AND i OR operatora jednak je broju literala umanjenom za 1.

minterm Bulova funkcija koja ima

maksterm Bulova funkcija koja ima

F = m3+m5+m6+m7 = xyz+xyz+xyz+xyz = (3,5,6,7)

F = M0M1M2M4 = (x+y+z)(x+y+z)(x+y+z)(x+y+z) = (0,1,2,4) - proizvod 0-maksterma

F = M3M5M6M7 = (x+y+z)(x+y+z)(x+y+z)(x+y+z) = (3,5,6,7) - proizvod 1-maksterma

Svaki Bulov izraz se moe proiriti na oblik suma minterma ili

Transformisati izraz F=x+yz (3 literala) u oblik:

x+yz = x(y+y)(z+z) + (x+x)yz

Kanonske forme su jedinstvene i lako se izvode, ali, obino, sadre

implikat OR lan od jednog ili vie literala

Standardne forme nisu jedinstvene

Kanonaska forma -> standardna forma:

Svaki primarni implikant obuhvata jedan ili vie 1-minterma

Svaki 1-minterm je ukljuen u jedan ili vie primarnih implikanata

Ako je 1-minterm sadran samo u jednom primarnom implikantu, takav

Bulovi izrazi koji sadre zagrade

Omoguavaju dalju redukciju broja literala

Vee kanjenje (due vreme izraunavanja): prvo se izrauna izraz u

Vrednosti funkcije za x,z=

x ili y ali ne oba

Digitalna logika kola

Osnovna logika biblioteka

Gejtovi sa vie ulaza

dvostruki 2ulazni AOI

trostruki 2ulazni AOI

dvostruki 3ulazni AOI

dvostruki 3ulazni OAI

trostruki 2ulazni OAI

dvostruki 3ulazni OAI

Minimizacija Bulovih funkcija

Cilj: optimizacija cene i kanjenja logikih mrea.

Primarni implikant (PI) - podkub koji nije

Dvodimenzionalna forma Bulove kocke (n-kuba)

Ukazuju na susedstvo binarnih kombinacija to

Karnoova mapa za dve promenljive

Karnoova mapa za tri promenljive

Karnoova mapa za etiri promenljive

Karnoova mapa za pet promenljivih

Minimizacija Bulovih funkcija pomou Karnoovih mapa

Minimizacija Bulovih funkcija pomou Karnoovih mapa

Korienjem Karnoove mape pojednostaviti Bulovu funkciju:

Oba reenja sadre

Minimizacija Bulovih funkcija pomou Karnoovih mapa

Primarni implikanti imaju istu veliinu

Minimizacija nepotpuno definisanih funkcija

Komplement najvee cifre

Minimizacija nepotpuno definisanih funkcija

Standardna digitalna integrisana

Standardna digitalna IC (serija

7404 - Raspored pinova

Klasifikacija IC prema nivou integracije

PLA (unutranja struktura)

f1= x1x2 + x1x3` + x1`x2`x3.

PAL 16L8 (kombinacioni izlazi)