Univerzitet u Blacu Visoka poslovna kola strukovnih studija

Predmet: Uvod u programiranje

SEMINARSKI RAD
Tema:CPU (Central Processing Unit)

Profesor: Mr. Danilo Oklobdija

Studenti: Milo Bogievi 80/09 Jovanovi Ninoslav 78/09

Sadrzaj:

1. Istorija

.. 3 .. 4 5 6 7

2. Glavne karakteristike procesora .. 4 3. Podela procesora

3.1 Po tome koliko instrukcija i sa koliko podataka rade jednom koraku ... 3.2 Po arhitekturi i skupu instrukcija se dele i na .. 3.3 Ostale podele: ..

4. Radni takt procesora 5. Organizacija procesora

.. 8 .. 9

Procesor (u raunarstvu) je izvrna jedinica koja prima i izvrava instrukcije proitane iz odgovarajue memorije. Kada se kae samo procesor najee se misli na centralni procesor (central processing unit CPU, centralna procesorska jedinica), ali postoje i procesori specijalnih namena kao to su procesori signala, razni grafiki procesori, itd. Sam po sebi procesor ne ini raunar, ali je jedan od najvanijih delova svakog raunara. 1. Istorija Prvi procesori su bili mehaniki i praktino nisu bili zaseban deo raunara (npr. kakve je projektovao arls Bebid) zatim elektromehaniki (relejni) pa na bazi elektronskih vakuumskih cevi i bili su jako veliki (obino su raunari zauzimali cele prostorije ili ak spratove). Do znaajnog smanjenja dimenzija i poveanja performansi dolo je upotrebom tranzistora (miniprocesori) i, u drugoj polovini 20. veka, integralnih kola (mikroprocesori).

2. Glavne Karakteristike procesora Brzina procesora izrazava se brzinom takta tj. broj perioda clock signala (clock speed). Ona se meri megahercima (1MHz = koliko se impulsa proizvedu u sekundi za dati processor) ili MIPS-ovima (million instruction per second) Brzina procesora zavisi direktno od: - duine procesorske rei (binarna re koja se istovremeno prenosi i obrauje unutar procesora) - irine magistrala - frekvencije procesorskog takta - veliine Cache memorije - matematikog koprocesora - irina podataka - veliina registara (Internal Register Size) - irina magistrale podataka (Data I/O Bus Width)

- irina adresnog prostora (Memory Address Bus Width). 3. Podela procesora - po irini magistrale podataka, adresne magistrale,... 1. 4-bitni (Intel 4004) 2. 8-bitni (Z80, 8086) 3. 16-bitni (80286) 4. 32-bitni (svi procesori bazirani na 80x86 arhitekturi poev od 80386) 5. 64-bitni (procesori bazirani na x64 arhitekturi) - po tehnologiji izrade, stepenu integracije 90nm, 65nm, 55nm, 45nm - prema tome da li imaju zasebne magistrale za programsku memoriju i memoriju za podatke ili koriste jednu - harvard aritektura (zasebna magistrala) - Von Neumannova aritektura (koriste jednu magistralu) 3.1 Po tome koliko instrukcija i sa koliko podataka rade jednom koraku: Ovu podelu je 1972. godine predloio Michael J. Flynn, i po njemu se ona naziva Flinova taksonomija. Podela procesora na: - jednu instrukciju sa jednim podatkom (tzv. skalarni procesori, eng: SISD Single Instruction Single Data). Podvarijanta (super-skalarni) mogu da u toku izvravanja odrede koje parove instrukcija i podataka mogu da izvre u isto vreme i to i uine.

-jednu instrukciju izvravaju na vie podataka odjednom (tzv. vektorski procesori, eng: SIMD Single Instruction Multiple Data) -izvravaju vie nezavisnih instrukcija, svaku na svojim podacima (eng: MIMD Multiple Instruction Multiple Data) -izvravaju vie nezavisnih instrukcija, svaku na jednom, zajednikom, podatku(eng: MISD Multiple Instruction Single Data) Iako se SIMD nekada koristio uglavnom na vektorskim superkompjuterima poput onih koje je 70-ih godina 20. veka popularisao Cray, potreba za obradom multimedijalnih podataka je dovela do dodavanja SIMD instrukcija u arhitekturu procesora opte namene, trend koji je izrodio tehnologije kao to su PowerPCjev AltiVec, Intel-ovi MMX, SSE, SSE2, SSE3 and SSE4, AMD-ov 3DNow!, SPARC-ov VIS, Sun-ov MAJC, PA-RISC-ov MAX i MIPS-ovi MDMX i MIPS-3D. Flinova taksonomija danas nije od znaaja kao praktina podela, jer moderni raunarski sistemi esto potpadaju u nekoliko (pa ak i sve etiri!) kategorije ove taksonomije. Ilustrativan primer bi bio neki dual Pentium 4 Xeon sistem je u osnovi x86 SISD arhitektura sa SIMD proirenjima (MMX, SSE, SSE2...), radi simetrino multiprocesiranje na dva odvojena mikroprocesora (MIMD), a svaki od njih sadri jezgro sa pajplajn arhitekturom koja se moe shvatiti kao MISD (jer svaki korak u pajplajnu operie nad istim podatkom instrukcijom koja se izvrava).

3.2 Po arhitekturi i skupu instrukcija se dele i na: Procesore sa kompleksnim skupom instrukcija, u kojima se svaka kompleksna instrukcija interno prevodi u niz mikrokod instrukcija (eng: CISC Complex Instruction Set Computer). Ovakav skup instrukcija je obino ugodniji za programiranje, ali generalno rezultuje manjom brzinom izvravanja. Svakako

znaajan primer CISC arhitekture je Intelova (i AMD-ova) 80x86 familija, a ovakav dizajn su koristili i CDC 6600, System/360, VAX, PDP-11 i Motorola 68000. Procesore sa redukovanim skupom instrukcija, u kojima se instrukcije ne prevode ve su direktno podrane (eng: RISC Reduced Instruction Set Computer). Ovakav skup instrukcija je obino nezgodniji za programiranje ali generalno rezultuje veom brzinom izvravanja. Poveanje veliine radne memorije, kao i razvoj kompajlera su doveli do toga da je danas RISC opteprihvaena filozofija u dizajnu mikroprocesora. ak i moderni Intelovi i AMD-ovi procesori, iako programeru izgledaju kao CISC maine, interno razbijaju CISC instrukcije u nizove internih RISC instrukcija (mikrooperacija) koje se zatim izvravaju na superskalarnom jezgru. Podela na RISC i CISC je opteprihvaena ali postoje i neke manje zvanine podvarijante i kombinacije: Procesore sa jako redukovanim skupom instrukcija (eng: ERISC Extremely Reduced Instruction Set Computer). Procesore sa "proirenim" redukovanim skupom instrukcija, u kojima se veina instrukcija ne prevodi ve su direktno podrane ali sadre i kompleksne instrukcije (eng: ERISC Extended Reduced Instruction Set Computer). Ovakav skup instrukcija je i ugodan za programiranje i rezultuje veom brzinom izvravanja ali sam procesor postaje znaajno kompleksniji. Napomena: ova kategorizacije nije potpuno zvanina. Jedno vreme su poboljane verzije CISC procesora bile pribliene RISC arhitekturi i bile klasifikovane kao ERISC. 3.3 Ostale podele: -po irini adresne magistrale, magistrale podataka, itd. (recimo, 4004 je 4-bitni procesor, Z80 8-bitni, MC68000 16-bitni itd.) -po tehnologiji izrade i stepenu integracije (za mikroprocesore) -po tome da li imaju zasebne magistrale za programsku memoriju i memoriju za

podatke (pogledajte harvardsku arhitekturu) ili koriste jednu (pogledajte fon Nojmanovu arhitekturu) 4. Radni takt procesora - clock (oscilator) generie impulse odredjene frekvencije. - CPU je sainjen od sinhronizovanih elektronskih kola. Kao signal sinhornizacije koristi se clock signal, u obliku periodinog pravougaonog talasa. - period clock signala (radni takt, radni ciklus) bira se na osnovu maksimalnog vremena (u najgorem sluaju) potrebnog da neka elektronska kola zavre svoj deo zadatka. - prednost sinhronizacije je u pojednostavljenju dizajna CPU i smanjenju broja komponenti. - nedostatak je to svi elementi CPU moraju da ekaju na najsporije delove da zavre svoje operacije. Ovaj nedostatak se ublauje implementacijama CPU zasnovanim na razliitim tipovima paralelne obrade. - overklokovanje (overclock) poveanje radnog takta procesora iznad vrednosti koje je propisao proizvodja. - procesor se vie zagreva a moe i da radi nekorektno

5. Organizacija procesora

Struktura CPU-a

Glavne strukturne komponente CPU-a su: 1 2 - Upravljaka jedinica - upravlja radom CPU-a a shodno tome i radom raunara. - Staza podatka koja obuhvata 0 1 3 * Aritmetiko logiku jedinicu (ALU) - obavlja obradu podataka, tj. izvrava razliite aritmetike i logike funkcije. * Registre - obezbeuju memorijski medijum unutar CPU-a. - Interna CPU magistrala - obezbeuje mehanizam preko koga se ostvaruje komunikacija izmeu upravljake jedinice, ALU i registara.

Centralni procesori obino sadre: Upravljaku jedinicu (eng: control unit), koja upravlja radom ostalih komponenti, konkretno operacione jedinice. U ranim danima raunarstva se funkcionalnost upravljake jedinice mahom realizovala hardverski (oiena realizacija), dok se danas tipino koristi mikroprogramska realizacija, gde se rad procesora, ukljuujui i njegov set instrukcija, implementira kroz mikroprogram. Operacionu jedinicu (eng: execution unit), koja tipino sadri: Aritmetiko-logiku jedinicu (eng: ALU - Arithmetic logic unit), koja vri aritmetike i logike operacije. Registre, koji slue za privremeno skladitenje podataka pri izvravanju programa (registri opte namene), kao i za uvanje informacija o trenutnom stanju programa koji se izvrava (programski broja, pokaziva steka, prihvatni registar instrukcije, programska statusna re i dr.) Podsistem za vezivanje sa memorijom i periferijama Moderniji procesori imaju i jedinice za rad sa brojevima u pokretnom zarezu, brzu internu memoriju itd. Super-skalarni procesori imaju i po vie operacionih jedinica. to im omoguava da izvravaju nekoliko instrukcija istovremeno (kada one nisu meusobno zavisne). Proizvoai mikroprocesora Postoji vei broj proizvoaa mikroprocesora, a meu njima se istiu: AMD, Intel, MOTOROLA, IBM i Transmeta.

1 0