1.

Језици, нивои и виртуалне машине

Problemu se moze prici na dva nacina, a oba zahtevaju da se stvori nov skup instrukcija koji ljudima
vise odgovara od skupa ugradjeniih masinskih instrukcija. Taj skup novih instrukcija takodje formira
jedan jezik koji cemo zvati L1, za razliku od masinskog jezika L0 koji razume racunar.
Jedan nacin izvrsavanja programa pisanih na jeziku L1 jeste da se najpre svaka njegova instrukcija
zameni ekvivalentnim nizom instrukcija na jeziku L0. Racunar tada izvrsava nov program na jeziku
L0 umesto starog programa na jeziku L1. Ova tehnikase naziva PREVODJENJE.
Drugim nacinom se program pisan na jeziku L1 ucitava instrukciju po instrukciju, svaka se instrukcija
redom ispituje I odmah izvrsava njoj ekvivalentan skup instrukcija na jeziku L0. Tehnika se zove
interpretiranje, a program koji je koristi naziva se interpreter.
Razlika izmedju prevodjenja I interpretiranja je u tome sto se pri prevodjenjuceo program pisan na
jeziku L1 najpre prevede u program na jeziku L0, odbaci se prvi program , a novi se ucita u memoriju
racunara I izvrsi. Tokom izvrsavanja aktivan je nov program I on upravlja radom racunara.
Pri interpretiranju, svaka instrukcija na jeziku L1 analizira se I prevodi, a zatim odmah izvrsava.
Ovde interpreter upravlja racunarom.
S pravljenjem citavog niza jezika, pri cemu je svaki pogodniji za ljude od njegovog prethodnika,
moze se ici u nedogled ili sve dok se ne oformi jedan jezik koji je dovoljno pogodan za ljudsku
upotrbu. Svaki od jezika u ovom nisu koristi prethodni jezik kao osnovu, tako da racunar koji
primenjuje ovu tehniku mozemo posmatrati kao niz nivoa poredjanih jedan na drugi. Najnizi jezik I
nivo su najjednostavniji, a najvisi nivo I jezik najslozeniji.
Racunar sa n nivoa moze se posmatrati kao niz od n razlicitih virtuelnih masina od kojih svaka govori
drugacijim masinskim jezikom. Elektronska kola mogu direktno da izvrsavaju samo programe pisane
na jeziku L0. Programera ne treba da zanima da li ce njegove programe izvrsavati interpreter koga
izvrsava drugi interpreter ili ce ih direktno izvrsavati elektronska kola.
2. Савремени рачунари са више нивоа
Vecina savremenih racunara ima dva ili vise nivoa.
Nivo 0 predstavlja hardver racunara. Zvacemo ga nivo digitalne logike I na tom nivou zanimace
nas logicka kola. Logicka kola se mogu precizno modelovati kao digitalni uredjaji. Svako logicko
kolo ima jedan ili vise digitalnih ulaza I izlaz na kome se pojavljuje neka jednostavna funkcija
ulaznih podataka npr. AND ili OR. Kombinovanjem nekoliko logickih kola moze se napraviti
jednobitna memorija, u koju se moze smestiti jedna nula ili jedna jedinica. Jednobitne memorije se
mogu kombinovati u grupe od 16, 32 ili 64 da bi se dobili registri. Kombinovanjem logickih kola
moze se naprarviti I mikroprocesor racunara.
Nivo 1 je nivo mikroarhitekture. On po pravilu sadrzi skupove od 8 do 32 registra koji cine lokalnu
memoriju I elektronsko kolo zvano ALU(aritmeticko logicka jedinica) kojom teku podaci. Registri
su povezani sa ALU I obrazuju putanju podataka kojom teku podaci. Osnovni zadatak putanje
podataka je da izabere jedan ili dva registra s kojima ce ALU raditi i da rezultat smesti u neki registar.
Na nekim racunarima putanjom podataka upravlja mikroprogram na drugim upravlja direktno
hardver. U racunarima u kojima se putanjom podataka upravlja softverski, mikroprogram je
interpreter instrukcija na nivou 2. On preuzima, ispituje I izvrsava jednu po jednu instrukciju koristeci
za to putanju podataka. Na racunaru sa hardverskom kontrolom putanje podataka izvrsavaju se isti
koraci, ali ne postoji odredjen program za interpretiranje instrukcija na nivou 2.
Nivo 2 je nivo arhitekture skupa instrukcija(ISA). Svaki proizvodjac za svoje racunare stampa
prirucnik. U prirucnicima se ne govori o nizim nivoima vec upravo o ISA. Kada se u njima opisuje
skup masinksih instrukcija u stvari se opisuju instrukcije koje interpretira mikroprogram ili koje
izvrsavaju hardverska elektronska kola. Ako bi proizvodjac neki od svojih modela racunara opremio
sa dva interpretera, koji interptretiraju dva razlicita nivoa ISA, morao bi da obezbedi I dva prirucnika
, po jedan za svaki interpreter.
Nivo 3 je hibridni nivo(nivo operativnog Sistema racunara). Vecina instrukcija na njegovom
jeziku istovremeno pripada I nivou ISA. Instrukcije Nivoa 3 koje su indenticne instrukcijama nivoa 2
direktno izvrsava mikroprogram(ili hardver), dok nove instrukcije izvrsava operativni sistem. Zato
kazemo da je ovaj nivo hibridan.
Nivo 4 je nivo asemblera. Sadrzi masinski jezik iz nizih slojeva nivoa preveden u skup tekstualnih
simbola. Ovaj nivo pruza ljudima mogucnost da pisu programe za nivoe 1,2,3 u obliku koji nije tako
neprijatan kao jezici virtuelnih masina. Programi napisani u asembleru najpre se prevode na jezik 1,2
Ili 3, a zatim ih interpretira odgovarajuca virtuelna masina ili stvarni racunar. Program koji obavlja
prevodjenje zove se asembler.
Nivo 5 je nivo jezika. Obicno sadrzi jezike namenjene proramerima aplikacija, koje treba da resavaju
konkretne problem. Takvi jezici obicno se zovu jezici visokog nivoa I postojih ih bukvalno na
stotine. Neki od njih su c, c++, java…Programe pisane na ovim nivoima prevode
kompajleri(programski prevodioci).
3. Еволуција рачунара са више нивоа

Nastanak mikroprogramiranja

Prvi digitalni racunari iz cetrdesetih godina proslog veka imali su samo dva nivoa: nivo ISA,
rezervisan za programiranje I nivo digitalne logike koji je izvrsavao programe. Racunar sa 3
nivoa je projektovan je 1951 kako bi se drasticno pojednostavio hardver. Takva masina je
trebalo da ima ugradjen, nepromenljiv interpreter cija bi funkcija bila da interpretiranjem
izvrsava rograme na nivou ISA, morao da izvrsava samo mikroprograme sa uzim skupom
instrukcija, bilo bi potrebno manje elektronskih kola. U to vreme su elektronska kola praljena
od elektronskih cevi, pa bi predlozeno pojednostavljenje znacilo manji broj elektronskih cevi
I vecu pouzdanost.

Nastanak operativnog Sistema

Racunar je cesto radio u praznom kodu dok su programeri nosali kartice po prostoriji. Negde
oko 1960 doslo se na ideju da se prazan hod racunara smanji takosto ce se automatizovati
posao operatera. Poseban program, nazvan operativni system, sve vreme se nalazio u
racunaru.Prvi operativni sistem je FMS (fortran monitor system) na IBM 709. Iako je
operativni system automatizovao posao operatora, on je istovremeno bio I prvi korak ka
ostvarenju nove virtuelne masine. Narednih godina, operativni su sve vise usavrsavani.
Nivou ISA odavane su nove instrukcije,pogodnosti I mogucnosti sve dok nije poceo da lici
na nov nivo. Nove instrukcije su se cesto zvale makroi operativnog Sistema. Danas se
obicno zovu sistemski pozivi. Pocetkom sezdesetih godina razvili su se operativni sistemi
koji su omogucavali vise programera istovremeno komunicira sa racunarom. Takvi sistemi
su se zvali sistemi sa podeljenim vremenom.

Prenosenje funkcionalnosti u mikrokod

Kada je mikroprogramiranje vec postalo obicna stvar projektanti su shvatili da nove

instrukcije mogu dodavati jednostavnim prosiravanjem mikroprograma. To otkrice je
izazvalo pravu eksploziju skupova masinskih instrukcija. Mnoge instrukcije nisu bile u
pravom smislu nove njhov efekat se mogao postici I koriscenjem postojecih instrukcija, ali su
nove instrukcije po pravilu davale rezultat nesto brze od postojecih.

Napustanje mikroprogramiranja

Mikroprogrami su se znatno uvecali tokom doba mikroprogramiranja zbog toga su se izvrsavali sve
sporije I sporije. Konacno su neki strucnjaci shvatili da ce racunari raditi brze ukoliko se eliminisu
mikroprogrami, smanji skup instrukcija I direktno izvrsavaju preostale insrukcije. Projektovanje
racunara je tako u izvesnom smislu zatvorilo krug, vracajuci se na mesto pre nego sto je smisljeno
mikroprogramiranje.
 4. Процесори. Организација процесора
Procesor je mozak racunara. Njegova uloga je da radi sa programima smestenim u glavnoj memoriji,
preuzimajuci njihove instrukcije, ispitujci ih I izvrsavajuci ih jednu za drugom. Procesor je sastavljen
od vize razlicitih delova. Upravljacka jedinica je odgovorna za preuzimanje instrukcija iz glavne
memorije I utvrdjivanje njihovog tipa. Aritmeticko logicka jedinica obavlja operacije kao sto su
sabiranje I logicko AND, koje su neophodne za izvrsavanje instrukcija.
Procesor sadrzi I malu memoriju velike brzine koja se koristi za skladistenje privremenih rezultata I
upravljackih podataka. Ta memorija se sastoji od niza registara, a svaki ima odredjenu velicinu I
ulogu.
Najvazniji registar je programski brojac on ukazuje na instrukciju koju upravo treba uzeti za
izvrsavanje.Isto tako je vazan I registar instrukcija on cuva instrukciju koja se trenutno izvrsava.
Organizacija procesora
Unutrasnja organizacija putanje podataka Von Neumannovog procesora sastoji se od ALU I vise
magistrala koje povezuju komponente. ALU obavlja sabiranje, oduzimanje I druge jednostavne
operacije sa podacima na njenom ulazu , dajuci rezultat u svom izlaznom registru. Vecina instrukcija
se moze svrstati u dve kategorije: registar-memorija ili registar-registar.
Instrukcije tipa registar-memorija kopirajuci iz memorije u registar. Instrukcije tipa registar-memorija
omogucavaju da se sadrzaj registra vrati u memoriju.
Kod instrukcije tipa registar-registar instrukcija tog tipa preuzima dva operanda iz registra, dovodi ih
u ulazne ALU register, obavlja sa njima neku operaciju I rezultat vraca u jedan od reistara.
Proces povlacenja dva operanda kroz ALU I smestanja rezultata zove se siklus podataka. Sto se brze
izvrsava ciklus podataka, I racunar brze radi.
5. Извршавање инструкција
Svaku instrukciju processor izvrsava kroz niz malih koraka. Ti koraci su sledeci:
1. Preuzmi iz memorije sledecu instrukciju I smesti je u registar instrukcija
2. Pomeri programski brojac tako da ukazuje na sledecu instrukciju
3. Odredi tip upravo preuzete instrukcije
4. Ako instrukcija koristi rec iz memorije, odredi gde se ona nalazi
5. Ako je potrebno, preuzmi rec u registar procesora
6. Izvrsi instrukciju
7. Idi na korak 1 da bi poceo izvrsavanje naredne instrukcije
Ovaj niz koraka cesto se zove ciklus preuzmi-dekodiraj-izvrsi. On je najvazniji za rad svih
racunara.
Racunar koji se interpretira ima dva registra vidljiva korisnickim programima: programski brojac( pc)
za ukazivanje na adresu sledece instrukcije I akumulator ( ac) za cuvanje aritmetickih rezultata.On
ima I dva unutrasnja registra za cuvanje tekuce instrukcije dok se ona izvrsava, tipa tekuce instrukcije
adrese operanda instrukcije I samog tekuce operanda.
Prvi racunari su imali mali I jednostavan skup instrukcija. Potraga za mocnijim racunarima podstakla
je stvaranje mocnijih pojedinacnih instrukcija. Otkriveno je da slozenije funkcije vode brzem
izvrsavanju programa.
Slozenije instrukcije bile su bolje jer se pojedinacne operacije mogu izvrsavati preklapanjem ili
paralelno uz koriscenje drugacijeg hardvera.
Iako su 8-bitni mikroprocesori bili veoma jednostavni sa vrlo prostim skupom instrukcija, krajem
sedamdesetih godina cak su se I mikroprocesori okrenuli interpretiranju. Najveca prednost pristupa
zasnovanog na interpretiranju bilo je konstruisanje jednostavnog procesora, dok je slozenost
prepustena sadrzaju memorije-interpreteru. Drugi cinilac koji je isao u prilog interpretiranju tokom
tog perioda, bio je postojanje memorije samo za citanje tzv. upravljackog sladista u kome se nalazio
interpreter.
6. RISC, CISC.Принципи пројектовања савремених рачунарa
RISC oznacava racunar sa smanjenim skupom instrukcija negde oko 50.
CISC oznacava racunar sa slozenim skupom instrukcija.
RISC racunaru za obavljanje istog posla treba cetiri ili pet instrukcija umesto jedne CISC instrukcije,
odmah se misli da je RICS racunar sporiji ali ne ipak pobedjuje RISC racunar jer se njegove
instrukcije izvrsavaju 10 puta brze.
Postoje neki vazniji principi a to su:
Sve instrukcije direktno izvrsava hardver
Sve instrukcije direktno izvrsava hardver. One se ne prevode u mikroinstrukcije. Vecina
INSTRUKCIJA SE MNOGO BRZE IZVRSAVA KADA SE NEPREVODI. Na racunarima sa
ugradjenim skupom CISC instrukcija, slozenije instrukije se mogu rastaviti na vise jendostavnijih,
koje se zatim izvrsavaju kao niz mikroinstrukcija.
Povecanje brzine zadavanja instrukcija
Kod savremenih racunara osnovno je postici da se u sekundi zada sto vise instrukcija. Navedeni
princip ukazuje na to da paralelizam moze da ima znacajnu ulogu u poboljsanju performansi jer je
zadavanje velikog broja sporih instrukcija u kratkom vremenskom interval moguce samo ako se vise
instrukcija moze izvrsavati istovremeno.
Dekodiranje instrukcija mora da bude lako
Kritican factor pri zadavanju instrukcija jeste brzina dekodiranja pojedinacne instrukcije. Korisno je
sve sto moze da ubrza taj process a tu spade standardizovanje formata I duzine instrukcija. Bolje je
ako postoji nekoliko formata instrukcija.
Memoriji treba pristupiti samo pri ucitavanju I smestanju podataka
Operacije se najlakse rastavljaju u vise koraka ako se postavi zahtev da se operandi za vecinu
instrukcija uzimaju iz procesorksih reistara I u njih vracaju. Posto pristupanje memoriji moze da bude
sporo I posto se ne moze predvideti kada ce se process preuzimanja zavrsiti, najbolje je da se te
instrukcije kombinuju sa drugim instrukcijama. Ovakav zakljucak znaci da memoriji treba da
pristupaju samo instrukcije LOAD I STORE. Sve ostale instrukcije treba da rade iskljucivo sa
registrima.
Obezbedjivanje dovoljnog broja registra
Posto se memoriji pristupa srazmerno sporo, treba obezbediti mnogo registara tako da preuzeta rec
moze da ostane u registru sve dok je potrebno. Stednja na broju registra donosi nepotrebne probleme.
Zbog toga je najbolje od pocetka imati dovoljan broj registara.
7. Паралелизам на нивоу инструкција
Paralelizam na nivou instrukcija se koristi unutar pojedinacnih instrukcija da bi se moglo zadati sto
vise instrukcjia u sekundi. Izvrsavanje instrukcija uz prethodno preuzimanje deli se na dva dela:
preuzimanje I stvarno izvrsavanje. Ova osnovna strategija dalje se razradjuje kroz concept paralelne
obrade podataka. Umesto da se izvrsavanje instrukcije deli damo na dva dela, ono se cesto deli na
desetak I vise delova koji se na obradu upucuju u isto toliko namenskih komponeni koje sve mogu
raditi istovremeno.

Slika
prikazuje niz od pet koraka obrade, nazvanih I faze obrade.
U fazi 1 instrukcija se preuzima iz memorije u bafer I tamo cuva do upotrebe.
U fazi 2 instrukcija se dekodira I odredjuje njen tip I potrebni operandi
U fazi 3 operandi se pronalaze I preuzimaju iz registra ili iz memorije
U fazi 4 instrukcija se stvarno izvrsava
U fazi 5 rezultat se upisuje u odgovarajuci registar

Na slici vidimo kako paralelna obrada radi tokom vremena.

Tokom prvog ciklusa S1 radi na instrukciji 1 preuzimajuci je iz memorije
Tokom drugog ciklusa S2 dekodira instrukciju 1 dok istovremeno S1 preuzima instrukciju 2
Tokom treceg ciklusa S3 preuzima operande za instrukciju 1, S2 dekodira instrukciju 2, a S1
preuzima instrukciju 3
Tokom cetvrtog ciklusa S4 izvrsava instrukciju 1, S3 preuzima operande za instrukciju 2, S2 dekodira
instrukciju 3, a S1 preuzima cetvrtu instrukciju
Tokom petog ciklusa, faza S5 zapisuje izvrsavanje instrukcije 1, dok ostale faze rade na instrukcijama
koje slede.
Izraz “superskalaran” pojavio se negde u tom cetrdesetogodisnjem period. On se danas koristi za
procesore koji u jednom ciklusu radnog akta zadaju vise instrukcija – najcesce 4 ili 6. Naravno
superskalarni processor mora imati isti broj paralelnih funkcionalnih jedinica kojima bi predao
instrukcije.
8. Паралелизам на нивоу процесора

Paralelizam na osnovu instrukcija je od izvesne pomoci ali se sa paralelnom obradom podataka I

skalarnim radom retko postizu ubrzanja veca od petostrukih ili desetostrukih. Da bi se postiglo
ubrzanje od pedeset, sto ili vise puta, jedino resenje je pravljenje racunara sa vise procesora.
Racunarske operacije nad matricama
Matricni processor- sastoji se od broja indenticnih procesora koji isti niz instrukcija izvrsavaju sa
razlicitim skupovima podataka. Plan je bio da se napravi racunar sa cetiri kvadranta, od kojih bi svaki
imao kvadratnu matricu 8*8 procesorsko-memorijskih elemenata. Trebalo je da upravljacka jedinica,
jedinstvena za svaki kvadrant, emituje instrukcije koje sinhrono izvrsavaju svi procesori.Posto je
budzet probijen izgradjen je samo jedan kvadrant koji je postigao brzinu od 50 megaflopsa. U to
vreme se pricalo da je racunar bio dovrsen dostigao bi brzinu od 1 gigaflops, I time bi udvostrucio
racunarsku snagu celog sveta.
Vektorski processor-kao I matricni procesor I on vrlo brzo izvrsava niz operacja sa parom zadatih
podataka. Za razliku od matricnog procesora, u njemu se sve operacije sabiranja izvrsavaju u
jedinstvenom sabiracu koji obradu obavlja paralelno.
Matricni I vektorski procesori rade sa matricama podataka. Dok matricni processor to radi tako sto
ima onoliko sabiraca koliko I elemenata u vektoru, vektorsi processor koristi koncep vektorskog
registra.
Multiprocesori
Prvi paralelni system sa vise procesora je multiprocesor – sistem sa vise procesora koji dele
zajednicku memorij, slicno grupi djaka koji u ucionici koriste istu tablu. Postoji vise nacina
realizacije multiprocesorkog rada. Najjednostavnije resenje je da su svi procesori I memorija vezani
za zajednicku magistralu.

Nije tesko shvatiti da ce nekoliko brzih procesora koji istovremeno pokusavaju da pristupe memoriji
preko iste magistrale dovesti do sukoba. Jedan od nacina da se izbegne sukobljavanje je da svaki
mikroprocesor ima svoju privatnu memoriju.
Multiracunari
Multiracunar je system koji se sastoji od velikog broja medjusobno povezanih racunara sa njihovim
memorijama, ali bez zajednicke memorije. Posto se multiprocesori lakse programiraju, a
multiracunari lakse prave, mnogo se razmisljalo o hibridnim sistemima koji bi objedinjavali dobre
strane I jednih I drugih. Takvi racunari pokusavaju da stvore iluziju kako imaj deljenu memoriju –
posto je nemaju jeftiniji su.
9. Основна меморија. Битови. Меморијске адресе. Постројавање бајтова
Memorija je deo racunara u kome se cuvaju programi I podaci. Bez memorije iz koje processor moze
da ucita informacije I da ih zapise u nju, ne bi bilo ni racunara sa uskladistenim programima.
Bit je osnovna jedinica racunarske memorije. Bit moze da bude 0 ili 1. To je najjednostavnija moguca
jedinica. Binarni broji system razlikuje samo odve vrednosti. Prema tome, on predstavlja
najpouzdaniji nacin za zapisivanje digitalnih informacija.
Memorijske adrese
Memorija se sastoji od velikog broja celija od kojih svaka moze da sacuva delic informacije. Svakoj
celiji je pridruzen broj nazvan adresa – pomocu nje programi mogu da nadju celiju. Celija je
znacajna zato sto predstavlja najmanju jedinicu koja se moze adresirati. Svi proizvodjaci racunara
slozili su se da se usvoji 8-butna celija nazvana bajt. Bajtovi se grupisu u reci. Racunar sa 32-bitnim
recima ima 4 bajta po reci,dok racunar sa 64-bitnim recima ima 8 bajtva po reci. Reci su bitne zato sto
vecina instrukcija radi sa celim recima. Tako ce 32-bitni racunar imati 32-bitne register I instrukcije
za rad sa 32-bitnim recima, dok ce 64-bitni racunar imati 64-bitne registre I instrukcije za rad sa 64-
bitnim recima.
Postrojanje bajtova
Bajtovi se u reci mogu brojati sleva udesno ili zdesna levo. Racunari u kome se bajtovi broje sa leva
udesno dobijaju atribut big endian, za razliku od racunara u kome se bajtovi broje sa desna ulevo koji
su dobili atribut little endian. Najveci problem je razumevanje izmedju izmedju dva racunara jedan sa
big endian drugi sa little endian je u tome sto ne postoji standard za redosled bajtova.
10. Кеш меморија
Kes je nacinjen da bi se u njemu cuvale najcesce koriscene memorijske reci. Kada procesoru zatreba
rec on je najpre trazi u kesu. Procesor pristupa glavnoj memoriji samo ako trazenu rec ne nadje u
kesu. Ako se u kesu nalazi bitan deo najcesce koriscenih reci, prosecno vreme pristupanja znatno se
skracuje. Uspesno pronalazenje reci u kesu, dakle, zavisi od toga koliko se memorijskih reci nalazi u
njemu. Ako se vec pristupalo memorijskoj adresi A, postoji verovatnoca da ce I sledeci pristup
memoriji biti u okolini adresi A.
Projektovanje kesa postaje sve vaznije za procesore visokih performansi. Jedna od vaznijih osobina je
velicina kesa. Sto je kes veci, bolje su mu performance, ali je I skuplji. Druga vazna osobina je duzina
reda kesa. Kes od 16 KB moze se podeliti na 1024 reda po 16 bajova, na 2048 redova po 8 bajtova
itd.Treca pitanje koje se postavlja prilikome izrade kesa je da li instrukcije I podatke treba drzati u
istom kesu ili odvojeno. Jedinstven kes, u kome se nalaze I instrukcije I podaci, jednostavniji je I
automatski odrzava ravnotezu izmedju preuzetih instrukcija I podataka. Ipak danas se tezi
razdvojenom kesu instrukcije u jednom, a podaci u drugom. Takva konstrukcija se zove hardverska
arhitektura. Razdvojeni kes omogucava paralelni pristum,dok jedinstveni kes to ne dozvoljava. Isto
tako posto se instrukcije tokom izvrsavanja ne menjaju, sadrzaj kesa sa instrukcijama nikada se ne
vraca u memoriju.
Rad kesa zasniva se na dve vrste lokalnosti adresa. Prostorna lokalnost jeste zapazanje da ce se
adresama brojcano bliskim adresama kojima je nedavno pristupano vrlo verovatno pristupati u bliskoj
buducnosti.Vremenska lokalnost odnosi se na ponovno pristupanje nedavno posecenim mem.
Lokacijama.
11. Секундарна меморија. Хијерархија меморије. Магнетни дискови
Bez obzira na to kolika je, memorija nikad nije dovoljna. Korisnici uvek zele da sacuvaju vise
informacija nego sto ona moze da prihvati, narocito zato sto pod uticajem novih tehnologija misle da
u memoriju mogu smestiti sve ono o cemu su nekada samo mastali.
Hijerarhija memorije
Klasicno resenje za skladistenje velike kolicine podataka jeste hijerarhjsko organizovanje memorije.

Na vrhu se nalaze registry

procesora, kojima processor moze pristupiti punom brzinom. Ispod njih je kes memorija, cija se
velicina trenutno krece od 32 KB do nekoliko megabajta. Sledeca je glavna memorija, od 16 MB za
najjednostavnije sisteme, pa do desetine gigabajta za najsavrsenije. Posle nje su naredu magnetni
diskovi, danasnji glavni medijum za trajno skladistenje podataka. Na kraju se nalaze magnetne trake I
opticki diskovi za potrebe arhiviranja podataka.
Kako se krecemo kroz hijerarhiju rastu vrednosti tri kljucna parametra. Prvo, povecava se vreme
pristupanaja memoriji. Drugo, kako idemo niz hijerarhiju , tako raste I kapacitet skladistenja. Trece,
broj bitova memorije koje mozete kupiti za dolar, raste niz hijerarhiju.
Magnetni diskovi
Magnetni disk se sastoji od jedne ili nekoliko aluminijumskih ploca prevucenih slojevima koji se
moze namagnetisati.Upisan niz bitova tokom jedne rotacije diska naziva se staza. Svaka staza
podeljena je na izvestan broj sektora fiksne duzine koji po pravilu sadrze 512 bajtova podatka, a
ispred kojih se nalazi tzv preambula – uvodni deo koji omogucava sinhronizovanje glave pre citanja
ili upisivanja bitova. Iza podatka sledi kod za ispitivanje gresaka. Izmedju uzastopnih sektora nalazi
se medjusektorski razmak. Formatiran disk ne racuna preambule, kodove I razmake kao podatke.
Kapacitet formatiranog diska je 15% manji od kapaciteta neformatiranog.
Diskovi imaju vise vertikalno naredjanih ploca. Svaka od dve povrsine ploce ima svoju rucicu I svoju
glavu. Skup traka na datom radijalnom rastojanju naziva se cilindar. Danasnji diskovi za PC racunare
imaju najcesce od 6 do 12 ploca po uredjaju. Postupak u kome se rucica dovodi na odredjeno
radijalno mesto zove se trazenje. Kada se glava postavi u odredjeni radijalni polozaj, sledi pauza,
nazvana rotaciono kasnjenje. Cilindri se dele u zone, a broj sektora po stazi je tim veci sto je zona u

kojoj se sector nalazi bliza periferiji diska.

Uza svaki disk ide I njegov kontroler. Kontroler treba da prihvati komande programa, kao sto su
READ, WRITE I FORMAT, upravlja kretanje rucice diska, otkriva I ispravlja greske.
12. IDE, SCSI и RAID дискови

IDE
Kod IDE diskova sektori su se adresirali navodjenjem brojeva glave, cilindra I sektora, pri cemu su
glave I cilindri brojani pocevsi od 0, a sektori od 1. Sa 4 bita za glave, 6 bita za sektore I 10 bitova za
cilindre, najveci disk bi imao 16 glava, 63 sektora I 1024 cilindra sto znaci da bi njegov kapacitet bio
504 MB. IDE diskovi su evoluirali u EIDE diskove koji su podrzavali I drugaciju semu adresiranja
adresiranje logickih blokova(LBA). Sektori su jednostavno oznacavani od 0 do 2na 28-1. Za
primenu ove seme bilo je potrebno da kontroler pretvra LBA adrese u adrese glave, sektora I cilindara
I za nju je postojalo ogranicenje od 128 GB. Brzina je povecana sa 4 na 16 MB/s. Kako se razvijala
tehnologija tako je I unapredjen EIDE u ATA-3, a potom u ATAPI-4, a brzina mu je povecana na 33
MB/s. U standard ATAPI-5 ona je dostigla 66 MB/s. Standard ATAPI-7 potpuno raskida sa
prosloscu. Umesto da prosiruje prikljucak diska, ovaj standard koristi serijsku ATA tehnologiju za
prenosenje jendog po jednog bita preko prikljcka sa 7 nozica, brzinom od 150MB/s.
SCSI
SCSI diskovi se ne razlikuju od IDE diskova toliko po organizaciji cilindra, staza I sektora koliko po
interfejsu I mnogo vecim brzinama prenosa podataka. Posto SCSI diskovi imaju evce brzine prenosa,
oni su postalistandardni diskovi. SCSI je I magistrala na koju se mogu prikljuciti SCSI kontroler I
joss edam uredjaja. Svaki SCSI uredjaj ima svojjedinstveni indentifikator, od 0 do 7. Svaki uredjaj
ima I 2 prikljucka jedan ulazni drugi izlazni. SCSI kontroleri I periferijski uredjaji mogu da rade kao
inicijatori ili kao odredista. Kontroler je po pravilu inicijator I izdaje komande diskovima I drugim
periferijskim uredjajima koji su odredista. Komande su blokovi velicine 16 bajtova koji odredistima
saopstavaju sta treba da rade.
RAID
Mnogima je tokom godina palo na pamet da bi mozda imalo smisla paralelno obavljati I ulazno-
izlazne operacije. Industrija je brzo prihvatila te ideje, sto je dovelo do pojave nove klase ulazno-
izlaznih uredjaja, nazvanih RAID (definisanih kao reundantan niz jeftinih diskova). Osnovna
konfiguracija Sistema RAID bila bi da se instalira puna kutija diskova, da se kontroler diska zameni
RAID kontrolerom, da se podaci kopiraju na RAID diskove I da se nastavi normalan rad. Drugm
recima, system RAID bi operativnom sistemu trebalo da izgleda kao I system SLED(jedan veliki I
skup disk), samo uz boljeperformanse I vecu pouzdanost.
13. Логичка кола. Булова алгебра. Инплементирање Булових функција

Strujno kolo je digitalno ukoliko u njemu postoje samo dve logicke vrednosti. Npr binarno 0 se
predstavlja najcesce signal napona od 0 do 1, a binarno 1 signalom napona od 2 do 5 volti. Logicka
kola su sicusni elektronski uredjaji, mogu da izracunaju razlicite funkcije ova dva signala. Logicka
kola su temelj hardvera od koga se sastoje svi racunari. Savremena digitalna logika pociva na
cinjenici da se transistor moze navesti da radi kao vrlo brz binarni prekidac. Tranzistor ima tri vezesa
spoljnim svetomL kolektor,emitor i bazu. Kada je ulani napon ispod odredjene kriticne vrednosti,
tranzistor se ‘iskljucuje’ I ponasa se kao beskonacan elektricni otpor. Kada napon predje kriticnu
vrednost, tranzistor se ‘ukljucuje’ I ponasa se kao provodnik. Ovo kolo je invertor jer logicku nulu
pretvara u logicku jedinicu, I obbrnuto.Simboli koji se koriste pri opisivanju ova tri logicka kola
prikazani su na slici

Iz
prethodnog opisa se vidi da za svako od kola NAND I NOR potrebna dva tranzistora, kod su za kola
AND I OR potrebna tri. Zbog toga se mnogi racunari zasnivaju na kolima NAND I NOR umesto na
uobicajenim kolima AND I OR.
Bulova algebra
Za opisivanje sklopova koji se mogu dobiti kombinovanjem logickih kola potrebna je nova vrsta
algebra u kojoj promenjive funkcije mogu zimati samo vrednosti 0 I 1. Takva je bulova algebra
odnosno prekidacka algebra.
Bulova funkcija ima jedan ili vise argumenata, a njen rezultat zavisi iskljucivo od njihovih vrednosti.
Jednostavna funkcija f moze se definisati sledecim iskazom f(A)=1 ako je A = 0 I f(A)=0 ako je A
=1. To je funkcija NOT. Posto bulova funkcija n promenljivih ima samo 2n mogucih kombinacija
ulaznih vrednosti, ona se moze potpuno opisati pomocu tabele od 2n mogucih kombinacija ulaznih
vrednosti , ona se moze potpuno opisati pomocu tabele od 2n redova s razlicitim vrednostima funkcije
dobijenim za sve moguce kombinacije argumenata.Ta tabela se zove tabela istinitosti.
Bulova funkcija se moze realizovati elektronskim kolima (po pravilu na vise nacina) tako sto
naponski signali predstavljaju ulazne I izlazne vrednosti.
Implementiranje Bulovih funkcija
1. Napisati tabelu istinitosti funkcije.
2.Pomocu invertora generisati komplemente svih ulaznih
vrednosti
3.Predvideti po jedno logicko kolo AND za svaki red u tabeli
koji u koloni rezultata ima bit1.

4.Spojiti logicka kola AND sa odgovarajucim ulazima.

5. Sve izlaze logickih kola AND dovesti na ulaz logickog kola OR.
14. Комбинациона кола. Мултиплексери. Декодери. Компаратори
U mnogim primenama digitalne logike potrebno je koristiti kola sa vise ulazai vise izlaza, kod kojih
su izlazni signali jednoznacno odredjeni trenutnim vrednostima ulaznih signala. Takvo kolo se zove
kombinaciono kolo. Ne ponasaju se sva kola tako, npr. Kolo s memorijskim elementima moze da
generise izlazne signale koji zavise ne samo od ulaznih signala, vec I od zapamcenih vrednosti.
Multiplekseri
Na nuivo digitalne logike, multiplekser je kolo sa 2na n ulaza, jednim izlazom I n upravljackih ulaza
pomocu kojih se bira jedan od ulaza koji ce se pojaviti na izlazu. Na slici je prikazano kolo
multipleksera sa 8 ulaza

3 upravljacka signala A ,B , C kodiraju 3-bitni broj koji odredjuje koji ce od osam ulaznih signala biti
usmeren ka logickom kolu OR I odatle ka izlazu. Bez obzira na upravljacke signale, sedam od osam
logickih kola AND uvek ce dati nulu : preostalo kolo AND dace vrednost 0 ili 1 sto zavisi od
vrednosti odabranog ulaznog signala. Svako kolo AND aktivira se drugacijom kombinacijom
upravljackih signala.

Uredjaj koji funkcionise suprotno od multipleksera zove se demuktiplekser.on jedan ulazni signal
upucuje na jedan od 2n izlaza, sto zavisi od vrednosti n upravljackih signala. Ako je binarna vrednost
upravljackih signala k, bira se izlaz k.
Dekoderi
Dekoder je kolo koje kao ulazni podatak prihvata n-bitni broj, a zatim na osnovu njega bira samo
jedan od 2 na n izlaza koji opstavlja na vrednsot logucke jedinice. Slika na strain 148
Kada se od memorije zatrazi sadrzaj s neke adrese , 3 njena najznacajnija bita omogucavaju biranje
jednog od osam cipova. Ta tri bita u kolu jesu tri ulazna signala A B I C . Zavisno od njihovih
vrednosti,na samo jednom od osam izlaza d0….d7 pojavice se logicka jedinica; na ostalim izlazima
pojavice se logicka nula. Svaki izlaz aktivira jedan od osam memorijskih cipova. Posto se samo na
jednom izlazu pojavljuje logicka jedinica, aktivira se samo jedan cip.
Komparatori
Komparator poredi dve ulazne reci. Komparator se zasniva na logickom kolu xor, koje generise
logicku nulu ako su ulazni signali jednaki , a logicku jedinicu ako su nejednaki. Ako su dve ulazne
reci jednake, sva cetiri kola XOR moraju generisati 0. Na 4 signala se tada moze primeniti operacija
OR; ako je rezultat0, ulazne reci su jednake u suprotnom nisu.
 15.Аритметичка кола. Сабирачи. Аритметичко логичка јединица
Skoro je nezamisliv racunar koji nemoze da sabira cele brojeve. Prema tome, sustinski deo svakog
procesora je hardversko kolo za sabiranje.Tabela istinitosti u njoj za svaki red postoje dva rezultata;
zbir ulaznih vrednosti A I B I prenos na sledecu (levu) poziciju.

Slika za tebelu istinitosti kolo koje racuna bit zbira I bit prenosa prikaznao je na slici pod b
Iako polusabirac moze da se iskoristi za sabiranje najmanje znacajnih bitova dve visebitne reci, on se
ne moze upotrebiti za sabiranjebitova u sredini reci jer neobradjuje izracunati prenos. Za to je
potreban potpuni sabirac koji je prikazan
Da bi se napravio sabirac za dve 16-bitne reci, treba 16 puta umnoziti kolo sa slike.Bit prenosa se tad
koristi kao unos za poziciju na levoj strain. Unos za krajnju desnu poziciju hardverski je podesen
uvek na nulu.Ovakav tip sabiraca se zove sabirac sa potpunim prenosom.

Aritmeticko-logicke jedinice
ALU je kolo koje moze da obavlja bilo koju od cetiri funkcije: AND, OR, negacija ili +, sto zavisi od
toga da li lazi F0 I F1 za biranje funkcije sadrze bitove 00,01,10 ili 11. Alu jedinica sadrzi 2-bitni
dekoder koji generise signale za aktiviranje cetiri operacije na osnovu upravljackih signala F0 I F1. U
Zavisnosti od vrednosti siganal f0 I f1 bira se samo jedan od cetiri ulaza za aktiviranje. Na taj nacin se
omogucava da rezultat izabrane funkcije prodje kroz krajjnje logicko kolo OR do izlaza. U ALU jos
se nalazi se I jedinica za izracunavanje funkcija A AND B, A OR B I B, ali se samo jedan od rezultata
propusta do krajnjeg logickog kola OR, u zavisnosti od toga koji je od ulaza dekodera aktiviran. Posto
samo jedan izlaz dekodera ima vrednost 1, bice aktivirano samo jedno od cetiri logicka kola AND
koja su povezana s kolom OR; izlaz iz ostala tri kola bice 0, bez obzira na vrednosti A I B.
Alu nalazi se I potpuni sabirac za izracunavanje zbira Ai B ukljucujuci I obradu prenosa jer postoji
verovatnoca da ce vise ovakvih kola biti medjusobno povezano radi obavljanja operacija nad celim
recima.Stvarno se proizvode I pozana su kao jednobitne sekcije,One projektantu omogucavaju da
konstruise ALU jedinicu bilo koje sirine.
16.Генератори такта
U mnogim digitalnim kolima, sustinski je vazan redosled kojim se odvijaju dogadjaji. Ponekad jedan
dogadjaj mora prethoditi durgom, a ponekad se dva dogadjaja moraju desiti istovremeno.Da bi
projektanti mogli da uspostave vremenske odnose izmedju dogadjaja u mnogim digitalnim kolima se
za sinhronizovanje koristi radni takt.. Radni takt predstavlja kolo koje neprekidno emituje impulse
odredjene duzine u odredjenim vremesnkim razmacima. Vremenski interval izmedju dve
odgovarajuce ivice dva uzastopna impulse poznat je kao ciklus radnog takta. Ucestalost impulsa je
najcesce izmedju 1 I 500 MHz sto odgovara ciklusima duzine izmedju 1000 I 2 ns. Ucestalost se
precizno odrzava pomocu kristalnog oscilaotra.U racunaru se moze dogoditi vise stvari unutar jednog
ciklusa radnog takta. Ukoliko se one moraju odvijati odredjenim redosledom, ciklus se mora podeliti
na podcikluse. Uobicajeno je da se veca vremenska rezolucija ostvaruje tako sto se na osnovni vod
generatora radnog takta poveze kolo s definisanim kasnjenjem koje generise sekundarni signal radnog
takta, fazno pomeren u odnosu na primarni signal.

17. Леч кола. Флип-флопови. Регистри

Za memoriju velicine jednog bita potrebno nam je elektronsko kolo koje moze da ‘zapamti’
prethodne ulazne vrednosti. Takvo kolo se moze sklopiti od dva logicka NOR kola prema
slici

Takvo kolo se zove SR lec. Ono ima dva uaza S za aktiviranje I R za deaktiviranje.kolo ima I
dva izlaza Q I negirano Q koji se medjusobno dopunjuju.
Flip-flopovi
U mnogim kolima neophodno je uzrokovati signal u odredjenom renutku I tu vrednost
uskladistiti. U takvim kolima znvani flip-flopovi, stanje se ne menja u trenutku kada radni
takt ima vrednost 1, vec tokom prelaska iz nule u jedinicu ili iz jedinice u nulu. Razlika je sto
Registri
Flip-flopovi postoje u raznim konfiguracijama. Na slici je prikazan dvojni D-flip-flop.
Iako se nalaze na istom cipu sa 14 nozica, ova dva flip-flopa nemaju nikakve medjusobne veze.
Potpuno je drugacija situacija kod oktalnog flip-flopa prikazanog na slici.
Osam D-flip-flopova ne samo da nemaju svoje izlaze negirano Q I signale za aktiviranje, vec su svi
ulazi radnih taktova povezani zajedno I spojenisa nozicom 11. Svih 8 ulaza za deaktiviranje (CLR)
takodje su povezani zajedno, tako da svi flip-flopovi prelaze u stanje 0 kada se na nozici 1 pojavi
vrednost 0. Iako se objedinjavanje ulaza za signal radnog takta I deaktiviranje u kolu na slici 162b
obavlja da bi cip imao manje nozica, osam flip-flopova nisu nezavisni I u ovoj konfiguraciji imaju
sasvim odredjenu funkciju. Ovakav cip se koristi kao 8-bitni registar. Dva takva registra moze se
koristiti kao 16-bitni registar ako im se spoje nozice 1 i 11.
18.RAM и ROM меморија
Ram memorija omogucava citanje I upisivanje podataka. Postoje dve vrste Ram memorije: staticka I
dinamicka.
Staticka Ram memorija interno se konstruise pomocu kola slicnih D flip-flopovima. Ova vrsta
memorije cuva sadrzaj sve dok postoji napajanje. Staticke ram memorije su vrlo brze. Staticka Ram
memorija je popularna kaokes memorija drugog nivoa.
Za dinamicku Ram memoriju ne koriste se flip-flopovi. Dinamicka Ram memorija za razliku od
staticke sastoji se od niza celija, a svaka sadrzi jedan transistor I mali kondenzator. Posto su za
dinamicku Ram memoriju potrebni samo jedan transistor I kondenzator po bitu, dinamicka Ram
memorija ima vrlo visoku gustinu. Zbog toga, glavna memorija skoro uvek cini dinamicka Ram
memorija. Dinamicka Ram memorija je spora.
Prema tome, kombinacija staticke Ram memorije za kes memoriju I dinamicke Ram memorije za
glavnu, optimalno je resenje jer se iskoriscavaju dobra svojstva I jedne I druge vrste.
Rom memorija
Rom je memorija ciji se sadrzaj ne moze promeniti niti obrisati, moze se jedino citati. Podaci se u
Rom unose tokom njegove proizvodnje, posupkom cije su faze osvetljivanje fotoosetljivog materijala
kroz masku koja sadrzi odredjen raspored bitova I nagrizanje osvetljenih podrucja povrsine cipa.
Rom cipovi su mnogo jeftiniji od Ram cipova kada se proizvede dovoljno velike serije koje
nadoknadjuju troskove izrade maske. Da bi se kompanijama olaksalo razvijanje proizvoda zasnovanih
na Rom memoriji, smisljen je PROM cip cime se eliminise cekanje na programiranje cipa. Sledece
unapredjenje bio je EPROM cip, koji ne samo sto se moze programirati na terenu, vec se tamo
njegov sadrzaj moze I brisati. EPROM cipovi su mnogo ekonomicniji od PROM cipova jer se mogu
iznova upotrebljavati. OD EPROM cipa jos je bolji EEPROM cip ciji se sadrzaj umesto izlaganja
ultraljubicastoj svetlosti u specijalnoj komori moze obrisati jednostavnim dovodjenjem impulse.
Najnovija vrsta EEPROM cipa je fles memorija. Za razliku od EPROM memorije, koja se brise
izlaganjem ultraljubicastoj svetlosti,I EEPROM memorije kod koje se brisu pojedini bajtovi, kod fles
memorije se brisu I upisuju citavi blokovi.
19. Рачунарске магистрале. Ширина магистрале
Magistrala je elektricni ‘autoput’ koji povezuje vise uredjaja. Magistrale u odnosu na processor
mogu biti interne, kada sluze za razmenu podataka izmedju procesora I ALU, ili eksterne, kada ga
povezuju sa memorijom i ulazno-izlaznim uredjajima. Svaka vrsta magistrale ima svoja svojstva I
zahteve. Projektanti procesora mogu da koriste proizvoljnu internu magistralu; ali da bi se na
sistemsku magistralu mogle prikljucivati I maticne ploce nezavisnih proizvodjaca, moraju postojati
strogo definisana pravila o nacinu rada magistrale koja moraju postovati svi uredjaji koji se na nju
prikljucuju. Sva ta pravila nalaze se u protokolu magistrale.
Neki od uredjaja prikljucenih na magistralu aktivni su I mogu da iniciraju prenos podataka preko nje
dok su drugi pasivni I rade tek kada dobiju zahtev. Aktivni uredjaji su glavni a pasivni su sporedni ili
podredjeni. Kada procesor zatrazi od kontrolera diska da procita ili upise blok podataka, on se ponasa
kao glavni uredjaj a kontroler diska kao sporedni.Memorija ni u jednom slucaju ne moze da bude
glavni uredjaj.
Sirina magistrale
Sirina magistrale je nesto na sta se pri projektovanju odmah obraca paznja.Sto magistrala ima vise
vodova za adresiranje, to ce processor direktno da adresira vise memorije. Ako processor ima n
vodova za adresiranje, processor ih moze iskoristiti za adresiranje 2 na n razlicitih memorijskih
lokacija. Za rad sa velikim memorijama magistrala mora imati mnogo vodova za adresiranje.
Problem je to sto za sire magistrale treba vise zica nego za one uze. Sire magistrale zauzimaju vise
mesta, a potrebni sui m I veci konektori. Zbog toga magistrala biva skuplja prema tome mora se naci
kompromis izmedju maksimalne velicine memorije I cene sistema. Sistem s magistralom koja ima 64
voda za adresiranje 232 bajtova memorije kostace vise od sistema s magistralom koja ima 32 voda za
adresiranje I istih 232 bajtova memorije.Takodje mogucnost kasnijeg prosirivanja sistema nije
besplatna. Da bi se prevazisao problem sa presirokim magistralama projektanti se ponekad
opredeljuju za multipleksirane magistrale. U ovom resenju vodovi za adresiranje I podatke nisu
razdvojeni vec zajednicki. Kad magistrala radi vodovi se koriste za prenos adrese, a kasnije se koriste
za prenos podataka. Multipleksiranjem vodova smanjuje se fizicka sirina magistrale I njena cena, ali
se usporava system.
20.Временско усклађивање рада магистрале

Prema tome kako se rad magistrala vremesnki uskladjuje, one se svrstavaju u dve jasno podeljene
kategorije.
Sinhrone magistrale imaju vod povezan kristalnim oscilatorom.Signal je kvadratni talas,a svaka
aktivnost na magistrali traje ceo broj njegovih ciklusa, tzv. ciklusna magistrala.
Druga vrsta, asinhrone magistrale, nemaju ustaljeni radni takt. Ciklus magistrale moze biti bilo koje
potrebne duzine, a ona ne mora biti ista za sve parove uredjaja koji komuniciraju.
Sinhrone maistrale
Npr. Razmotrimo vremenski sled dogadjaja, koristicemo radni takt frekvencije 100 MHz sto znaci da
ciklus magistrale traje 10ns. Iako ovo izgleda pomalo sporo u poredjenju s radnim taktom procesora
brzine 3GHz I vise malo je pc magistrala s kracim ciklusom,Razlog zbog koga danasnje magistrale
rade sporo je nesimetricnost magistrale I potreba za kompatibilnoscu sa starijim sistemima. Dalje
pretpostavljamo da citanje podataka iz memorije traje 15 ns od trenutka kada se adresa stabilizuje.
Kao sto cemo ubrzo videti za citanje reci bice potrebna tri ciklusa. Prvi ciklus pocinje nailaskom
uzlazne ivice signala radnog takta T1. A treci se zavrsava nailaskom uzlazne ivice signala t4, Ivice
nisu vertikalne jer nijedan elektricni signal ne moze trenutno promeniti svoju vrednost. Promena traje
1 ns, na istoj vremenskoj skali uporedo su prikazana stanja radnog takta I signala ADDRESS ,
DATA, MREQ , RD I WAIT. Pocetak ciklusa T1 definisan je uzlaznom ivicom signala radnog takta.
Tokom dela ciklusa T1 procesor smesta adresu zeljene reci na vodove za adresiranje. Posto adresa
nije jedna vrednost, kao signal radnog takta, na slici je ne mozemo prikazati jednom linijom, vec
pomocu dve linije koje se ukrstaju u trenutuku kada se adresa menja. Osencena podrucja su nebitna,
pa tako vidimo da je sadrzaj vodova za podatke nebitan sve dok dobro ne zadjemo u ciklus t3.Posto
su signali za adresiranje dobili sansu da se stabilizuju na svojim novim vrednostima uspostavljaju se
singali MREQ I rd. Prvi oznacava da se pristupa memoriji a drugi kad postoji oznacava citanje a kad
ne postoji upisivanje. Posto memoriji za isporucivanje adrese treba 15ns od tenutka kada adresa
postane stabilna, podaci se ne mogu isporuciti tokom drugog ciklusa t2. Da bi procesoru saopstila da
ne ocekuje podatke memorija na pocetku drugog ciklusa t2 uspostavlja signal na wait. Na taj nacin se
umecu dodatni ciklusi tzv stanja cekanja, sve dok memorija ne zavrsi posao I ponisti signal wait. U
nasem primeru umetnuto je jedno stanje cekanja t2 jer je memorija spora. Na pocetku ciklusa t2 kada
je sigurna da ce imati podatke tokom tekuceg ciklusa memorija negira signal wait.Tokom prve
polovine ciklusa t2, memorija postavlja podatke na odgovarajuce vodove, u trenutku kada signal
radnog takta u ciklusu t2 opadne, procesor cita potadke I procitane vrednosti smesta u interni registar.
Kada procita podatke, procesor negira signale mreq I rd. potomako je potrebno pocinje drugi ciklus
rada s memorijom pri sledecoj uzlaznoj ivici signala radnog takta. Opisani postupak se moze
ponavljati u nedogled.
Asinhrone magistrale
Ako se sa sinhronim magistralama lako radi jer imaju diskt=retne vremesnke interval, one imaju I
svojih problema. Na primer, sve operacije se obavljaju u vremeskim intervalima koji su umnosci
ciklusa magistrala. Ako processor I memorija mogu da obave razmenu podataka za 3,1 ciklusa, oni je
moraju produziti na 4 ciklusa jer se operacije izvrsavaju unutar celog broja ciklusa.Sinhrona
magistrala na kojoj se nalaze razliciti uredjaji mora da bude prilagodjena najsporijem, a brzi uredjaji
nece moci da iskoriste svoje pune potencjale. Ipak, razlicite uredjaje moze da pomiri asinhrona
magistrala, koja ne radi na osnovu sinala takta. Svaki dogadjaj je izazvan prethodnim dogadjajem, a
ne impulsom radnog takta. Ako je neki par uredjaja spor, to ni na koji nacin ne utice na sledeci par
uredjaja koji mogu biti znano brzi.
Postoji cinjenica da su magistrale vecinom sinhrone. Razlog je lakoca pravljenja sinhronog Sistema.
Procesor salje svoje signale, a emorija samo na njih odgovara. Pored toga, u tehnologiji sinhronog
rada ulozeno je mnogo novca.
21.Арбитрирање магистралом. Операције на магистрали

Postavlja se pitanje sta se desava kada dva ili vise uredjaja istovremeno hoce da upravljaju
magistralom. Odgovor je mora postojati neki mahanizam arbitriranja magistralom kako bi se
izbegao haos.
Mehanizam arbiriranja moze biti centralizovan I decentralizovan.
Na slici (str 182)je prikazan posebno jednostavan oblik centralizovanog arbitriranja. Prema ovoj semi,
jedan uredjaj – arbitrira – odredjuje ko sledeci izlazi na magistralu. Arbitar ne moze znati koliko
uredjaja je istovremeno zahtevalo pristup. On razlikuje samo dva stanja: “ima zahteva” i ”nema
zahteva”.kada arbitar dobije zahtev za pristupanje magistrali on daje dozvolu tako sto na vod za
izdavanje dozvola salje odgovarajuci signal. Taj vod je povezan sa svim ulazno izlaznim uredjajima.
Kada uredjaj koji je fizicki najblizi arbitru vidi dozvolu, on proverava da li je sam poslao zahtev.
Ukoliko jeste on preuzima magistralu ali dozvolu ne prosledjuje drugim uredjajima. Ako utvrdi da
nije on poslao zahtev dozvola za pristupanje se prosledjuje do sledec uredjaja koji se ponasa na isti
nacin ceo postupak se ponavlja dok neki uredjaj ne prihvati dozvolu I preuzme magistralu. Ovakva
sema se naziva ulencavanje uredjaja I karakterise je to da prioritet dobija uredjaj koji se nalazi
najblize arbitru.da bi zaobisao podrazumevani prioritet uredjaja koji su najblizi arbitru na mnogim
magistralama postoji vise nivoa prioriteta.
Moguce je I decentralizovati arbitriranje magistralom. Na primer, racunar moze da ima prioritetnih
vodova za zahtevanje pristupa magistrali. Kada uredja hoce da koristi magistralu, on salje zahtev
preko odgovarajuceg voda. Svi uredjaji prate stanje svih vodova za slanje zahteva, tako da na kraju
svakog ciklusamagistrale svaki uredjaj zna da li zahtev salje uredjaj najviseg prioriteta I , prema tome,
da li mu je dozvoljeno da u sledecem ciklusu korisi magistralu. Za razliku od centralizovanog
arbitriranja, za ovu metodu je potrebno vise vodova na magistrali, ali se eliminisu potencijalni
troskovi za uredjaj za arbitriranje. U ovom slucaju, broj uredjaja ogranicen je brojem vodova za slanje
zahteva.

Operacije na magistrali
Magistralom se po pravilu prenosi jedna po jedna rec. Medjutim, kada se koristi kesiranje, pozeljno je
da se u jednom trenutku preuzima citav red kesa. Prenos celih blokova je cesto efikasniji od prenosa
vise pojedinacnih reci. Kada zapocne citanje bloka podataka, glavni uredjaj na magistrali saopstava
sporednom uredjaju koliko ce reci biti preneto. Umesto da odgovara samo jednom recju, sporedni
uredjaj ce u svakom ciklusu isporuciti jednu rec sve dok ne isporuci zadat broj reci.
Jos jedan vazan ciklus magistrale sluzi za obradu sistemskih prekida. Kada processor zahteva od
ulazno-izlaznog uredjaja da nesto uradi, on obicno ocekuje sistemski prekid cim uredjaj zavrsi posao.
Signal sistemskog prekida prenosi se magistralom. Posto vise uredjaja mogu da posalju istovremeno
signale za sistemski prekid, I ovde se javlja problem sa arbitriranjem, koji je postajo u normalnim
ciklusima magistrale. Resenje se obicno nalazi u dodeljivanju prioriteta uredjajima I koriscenju
centralnog arbitra koji ce davati prioritet vremesnki kriticnim uredjajima.
22.PCI магистрала
PCI magistrala ima mnogo veci ospeg od EISA magistrale. Njen propusni opseg je od 133MB/s. PCI
magistrala moze da radi I sa taktom od 528MB/s. Uz ovakav kapacitet moguce je prikazivanje
pokretnih slika preko celog ekrana(na rezoluciji 1024*768). PCI magistrala obezbedjuje veliki
propusni opseg brzim periferijskim uredjajima, kao sto su SCSI diskovi, graficke kartice i dr. Da bi
koristio PCI magistralu, uredjaj mora najpre da je preuzme. Za arbitriranje PCI magistrali koristi se
centralizovani arbiter magistrale

Arbitar magistrale je u najvecem broju slucajeva ugradjen u jedan od cipova za premoscavanje. Svaki
PCI uredjaj ima dva numericka voda koja ga spajaju sa arbitrom. Jedan od njih je (REQ#), koristi se a
zahtevanje pristupa magistrali, a drugi (GNT#), prihvata dozvole za preuzimanje magistrale.
Karakteristike
Moze da prenosi 64 bita odjednom na 66 MHz, sto je dovoljno brzo za skoro sve magistrale , ali nije
dovoljno za memorijsku magistralu.
Intel je 1990. godine projektovao novu magistralu propusnog opsega koju je nazvao PCI. Uloga je da
prikazuje pokretnu sliku preko celog ekrana (na rezoluciji 1024*768). I ako je brza postoje 2 vrste
problema:
1.Nije dovoljno brza za memorijsku magistralu
2.PCI magistrala nije kompatibilna sa svim ISA karticama
PCI most povezuje procesor , memoriju i PCI magistralu, dok ISA most povezuje PCI magistralu sa
ISA magistralu sa jos jedan ili dva IDE diska.
PCI magistrala obezbedjuje veliki propusni opseg (133MB/s) periferijskim uredjajima.(graficke
kartice,SCSI diskovi)
AGP sluzi za graficku magistralu, brza je.
23. Magistrala PCI Express

Sustina resenja koje donosi PCI Express jeste da se napusti paralelna magistrala s mnogo glavnih I
sporednih uredjaja I da se ide na direktno serijsko povezivanje uredjaja brzim vezama. Osnovna ideja
je sledeca: PC racunar je sastavljen od procesora , memorije I kontrolera ulazno izlaznih uredjaja koji
moraju biti medjusobno povezani. Tu na scenu stupa magistrala pci express u ulozi skretnice opste
namene koja spaja cipove pomocu serijskih veza.
Novost je skretnica vezana za most. Svaki ulazno izlazni cip ima direktu namensku vezu sa
skretnicom. Svaka veza ima dva jednosmerna kanala (jedan ka skretnici, drugo od nje). Svaki kanal
ima dva voda( jedan za signal, drugi za uzemljenje). Cime se obezbedjuje otpornost na sum tokom
brzog prenosa.razlikue je se od PCI magistrale u tri glavna aspekta. Centralizovana skretnica umesto
magistrale s mnogo uticnica I upotreba elegantne serijske veze od tacke do tacke umesto siroke
magistrale s mnogo paralelnih vodova. Treca razlika je finija. Po koncepciji rada pci magistrale
vlasnik magistrale zadaje komandu podredjenom uredjaju da s magistrale ocita rec ili blok reci. U
magistrali pci express, uredjaj salje paket podataka drugom uredjaju. Konecpt paketa koji sadrzi
zaglavlje I korisne podatke preuzet je iz sveta mreza. Zaglavlje sadzri sve upravljacke informacije pa
nisu potrebni brojni upravljacki signali koji postoje na PCI magistrali. Korisni podaci prenose se
magistralom. PC racunar opremljen magistralom PCI express u stvari je minijaturna mreza s
komutiranjem paketa.

Iako je PCI dovoljna za mnoge savremene aplikacije, postojala je potreba za većim ulazno-izlaznim
propusnim opsegom. Sve veći broj uređaja je bio prebrz za PCI magistralu te je Intel dodao novi
specijalni priključak kako bi se omogućilo zaobilaženje PCI magistrale, što je privremeno rešenje.
Drugi problem sa PCI magistralom je to što su kartice za nju prilično velike te nemogu stati u
prenosive i džepne računare.
Najbolje rešenje je PCI Express magistrala (a ustvari nije magistrala) ali intel nije hteo da izgubi
brend pa je zadržao autentično ime.
Suština PCI-E magistrale je da ide direktno na serijsko povezivanje uređaja brzim vezama i da se
izbegne paralelna magistrala sa glavnim i sporednim uređajima.
Za razliku od postojuće arhitekture ova sledi mnogo ravnomerniji model u kome se svi uređaji
ravnopravno tretiraju
24. Univerzalna serijska magistrala
Usb magistrala se primenjuje u ličnim računarima.
Korisnici ne bi trebali da otvaraju kućište kako bi instalirali nove ulazno izlazne uređaje
Sistem treba da omogući uređaje koji rade u realnom vremenu (zvuk, telefon)
Uređaji da budu takvi da računar radi dok se instalira uređaj
Ne sme mnogo koštati proizvodnja ulazno izlaznih uređaja.

USB sistem služi za spore ulazno izlazne uređaje (tastatura, miš).Troškovi su mali. Sastoje se od
čvorišta koje ulazi u kućište. sam kabl se sastoji od 4 žice, 2 za podatke, 1 za uzemljenje i 2 za
uzemljenje.
Nastala 1998

Kada se utakne nov ulazno izlazni uredjaj taj dogadjaj detektuje osnovno cvoriste I salje sistemski
prekid operativnom sistemu. Operativni sistem tada ispituje uredjaj da bi ga identifikovao I utvrdio
koliki mu je propusni USB opseg potreban. Ako operativni sistem u tvrdi da postoji dovoljan
propusni opseg za rad uredjaja, on mu dodlejuje jedinstvenu adresu I zajedno s drugim parametrima
prenosi je u konfiguracione registre uredjaja. Na taj nacin se nov uredjaj moze dodati u hodu pa se
korisnik ne bavi konfigurisanjem niti umece novu ISA ili PCI karticu. Neinicijalizovane kartice
pocinju od adrese0, tako da se ipak mogu adresirati. Zbog jednostavnijeg kabliranja mnogi usb
uredjaji imaju ugradjena cvorista koja prihvataju dodatne usb uredjaje .USB se moze logicki
posmatrati kao skup kanala za protok bitova od osnovnog cvorista do ulazno izlaznih uredjaja. Svaki
uredjaj svoj kanal moze da podeli na najvise 16 potkanala I da ih nameni razlicitim tipovima
podataka. Unutar svakog kanala ili potkanala podaci teku od osnovnog cvorista do uredjaja ili obrnuto
. ne postoji direktan saobracaj izmedju 2 ulazno izlazna uredjaja. Usb sistem podrzava cetiri vrste
okvira: upravljacke,izihrone,masivne okvire I okvire za prekidanje. Upravljacki okviri se koriste za
konfigurisanje uredjaja, za komandovanje uredjajima I za ispitivanje njihovog statusa. Izohroni
okviri su namenjeni uredjajima koji rade u realnom vremenu. Masivni okviri sluze za prenos velike
kolicine podataka u komunikaciji sa uredjajima koji ne rade u realnom vremenu. Okviri za prekidanje
su neophodni jer usb sistem ne podrzava sistemske prekide.
Okvir se sastoji od jednog ili vise paketa:zetoni,paketi s podacima, paketi za usaglasavnje I specijalni
paketi
*Treci deo jedno pitanje*
27.1Типови података. Пример-Pentium 4
Tipovi podataks se mogu svrstati u dve kategorije: numericki i svi ostali. Glavni numericki tip
podataka su celi brojevi. Oni mogu da budu razlicite duzine, najcesce 8, 16, 32 i 64 bita. Celi brojevi
sluze za prebrojavanje, za indentifikovanje i za stosta drugo. Danasnji racunari cele brojeve uglavnom
cuvaju u binarnom zapisu komplementa dvojke.
Neki racunari podrzavaju I neoznacene I oznacene cele brojeve. Kod neoznacenih brojeva nema bita
koj iodredjuje znak I svi bitovi predstavljaju podatke. Tu se iskoriscava dodatni bit, pa, na primer, 32-
bita rec nize da sadrzi jedan neoznacen ceo broj u intervalu 2^32-1. Za razliku od toga, ta ista 32-
bitna rec u komplementu dvojke moze predstaviti oznacene brojeve samo do 2^31-1, ali , naravno, I
njhove negativne ekvivalente. Brojevi koji nisu celi, navode se u format pokretnog zareza. Njihova
duzina je 32, 64 ili ponekad 128 bitova. Vecina racunara ima instrukcije za rad sa brojevima u
formatu pokretnog zareza.
Ostali tipovi podataka su znakovi, njih neporzavaju svi racunari na hardverskom nivou. Najcesci
kodovi kojima se predstavljaju znakovi su ASCII I UNICODE. To su 7-bitni, odnosno 16-btini
kodovi. Za nivo ISA nije neobicno da ima instrukcije specijalno namenjene radu sa znakovnim
nizovima. Na kraju ovakvih nizova ponekad se nalazi specijalan znak za razgranicavanje. Instrukcije
mogu da kopiraju nizove, da ih premestaju, manjaju ili na neki drugi nacin rade sa njima
Vazne su I logicke vrednosti. Postoje samo dve ogicke vrednosti tacno ili netacno. One se teoretski
mogu predstaviti pomocu samo jednog bita. Logicka vrsdnost se predstavlja jednim bitom u slucaju
da postoji niz logickih vrednosti, tako da 32-bitna rec moze da sadrzi 32 logicke vrednsoti. Takva
struktura podataka naziva se mapa bitova I javlja se u brojnim momentima.
Primer Pentium-4
Pentium 4 podrzava oznacene cele brojeve kao kompleksne dvojke, neoznacene cele brojeve, binarno
kodirane decimalne brojeve I brojeve u format pokretnog zareza. Pentium 4 radi dobro I sa 8-bitnim
ASCII znakovima: postoje specijalne nstrukcije za kopiranje I pretrazivanje znakovnih nizova. One se
mogu korititi I sa nizovima cija je duzina unapred poznata I sa onima ciji je kraj oznacen posebnim
znakom. Cesto se nalaze u bibliotekama instrukcija za rad sa nizovima.