Universidad Autónoma de Nuevo León

Facultad de ingeniería Mecánica y Eléctrica

Electrónica Digital
Proyecto Formativo #5

Presentado por:
Jesús Iván De La Rosa Genera
Matrícula: 1675615 # Lista: 23
Hora: M4
Correo Electrónico: jesus__ivan@hotmail.com

Profesor:
M.C. Juan Ángel Garza Garza

Horas dedicadas a la actividad: 4 horas

30 de octubre de 2017
2.- Enunciado del Problema asignado y Diagrama de Bloques (entradas y
salidas)
Implementar los dos convertidores de código propuestos en un solo Dispositivo
Lógico Programable, utilizando el lenguaje ABEL-HDL
1.- 5211→2421 2.- 5211→84-2-1

E
F
A 5211→2421
G
B H

I
C J
5211→84-2-1
K
D L

3.- Tabla de verdad

m 5211 2421 84-2-1 W

0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1 0 1 1 1 0
2 0 0 1 1 0 0 1 0 0 1 1 0 0
3 0 1 0 1 0 0 1 1 0 1 0 1 0
4 0 1 1 1 0 1 0 0 0 1 0 0 0
5 1 0 0 0 1 0 1 1 1 0 1 1 0
6 1 0 1 0 1 1 0 0 1 0 1 0 0
7 1 1 0 0 1 1 0 1 1 0 0 1 0
8 1 1 1 0 1 1 1 0 1 0 0 0 0
9 1 1 1 1 1 1 1 1 1 1 1 1 0
10 x x x x x x x x x x x x 1
11 x x x x x x x x x x x x 1
12 x x x x x x x x x x x x 1
13 x x x x x x x x x x x x 1
14 x x x x x x x x x x x x 1
15 x x x x x x x x x x x x 1
4.- Archivo en formato ABEL-HDL Module (incluyendo el Test_vectors).
MODULE PForC
"Proyect Form. 5 [7]->[4,4,0];
"Convertir código 5211 a 2411 y 84-1-1 [8]->[11,11,0];
"26 de Octubre [9]->[x,x,1];
x=.x.; [10]->[12,10,0];
"ENTRADAS [11]->[x,x,1];
A,B,C,D PIN 1..4; [12]->[13,9,0];
"SALIDAS [13]->[x,x,1];
W,E,F,G,H,I,J,K,L PIN 22..14 ISTYPE [14]->[14,8,0];
'dc,com'; [15]->[15,15,0];
O=[A,B,C,D]; END
P=[E,F,G,H];
R=[I,J,K,L];
TRUTH_TABLE
([O]->[P,R,W])
[0]->[0,0,0];
[1]->[1,7,0];
[2]->[x,x,1];
[3]->[2,6,0];
[4]->[x,x,1];
[5]->[3,5,0];
[6]->[x,x,1];
[7]->[4,4,0];
[8]->[11,11,0];
[9]->[x,x,1];
[10]->[12,10,0];
[11]->[x,x,1];
[12]->[13,9,0];
[13]->[x,x,1];
[14]->[14,8,0];
[15]->[15,15,0];
test_vectors
([O]->[P,R,W])
[0]->[0,0,0];
[1]->[1,7,0];
[2]->[x,x,1];
[3]->[2,6,0];
[4]->[x,x,1];
[5]->[3,5,0];
[6]->[x,x,1];
Archivo JEDEC
NOTE Table of pin names and numbers*
NOTE PINS A:1 B:2 C:3 D:4 W:22 E:21 F:20 G:19 H:18 I:17 J:16 K:15 L:14*
L0440 11111111111111111111111111111111111111111111*
L0484 01111111101101111111111111111111111111111111*
L0528 01111011111101111111111111111111111111111111*
L0572 10111111011110111111111111111111111111111111*
L0616 10110111111110111111111111111111111111111111*
L0924 11111111111111111111111111111111111111111111*
L0968 01111111111111111111111111111111111111111111*
L1496 11111111111111111111111111111111111111111111*
L1540 11111111011110111111111111111111111111111111*
L1584 11110111111110111111111111111111111111111111*
L1628 11110111011111111111111111111111111111111111*
L2156 11111111111111111111111111111111111111111111*
L2200 11110111101101111111111111111111111111111111*
L2244 11111011011101111111111111111111111111111111*
L2288 01110111011111111111111111111111111111111111*
L2332 01111011101111111111111111111111111111111111*
L2904 11111111111111111111111111111111111111111111*
L2948 11111111101101111111111111111111111111111111*
L2992 01111111111101111111111111111111111111111111*
L3036 01111111101111111111111111111111111111111111*
L3652 11111111111111111111111111111111111111111111*
L3696 01111111111111111111111111111111111111111111*
L4312 11111111111111111111111111111111111111111111*
L4356 11111111111101111111111111111111111111111111*
L4884 11111111111111111111111111111111111111111111*
L4928 11111011111101111111111111111111111111111111*
L4972 01111111111101111111111111111111111111111111*
L5016 01111011111111111111111111111111111111111111*
L5368 11111111111111111111111111111111111111111111*
L5412 11111111101101111111111111111111111111111111*
L5456 01111111111101111111111111111111111111111111*
L5500 01111111101111111111111111111111111111111111*
L5808 00111111111111111111*
V0001 0000XXXXXXXNXLLLLLLLLLXN*
V0002 0001XXXXXXXNXHHHLHLLLLXN*
V0003 0010XXXXXXXNXXXXXXXXXHXN*
V0004 0011XXXXXXXNXLHHLLHLLLXN*
V0005 0100XXXXXXXNXXXXXXXXXHXN*
V0006 0101XXXXXXXNXHLHLHHLLLXN*
V0007 0110XXXXXXXNXXXXXXXXXHXN*
V0008 0111XXXXXXXNXLLHLLLHLLXN*
V0009 1000XXXXXXXNXHHLHHHLHLXN*
V0010 1001XXXXXXXNXXXXXXXXXHXN*
V0011 1010XXXXXXXNXLHLHLLHHLXN*
V0012 1011XXXXXXXNXXXXXXXXXHXN*
V0013 1100XXXXXXXNXHLLHHLHHLXN*
V0014 1101XXXXXXXNXXXXXXXXXHXN*
V0015 1110XXXXXXXNXLLLHLHHHLXN*
V0016 1111XXXXXXXNXHHHHHHHHLXN*
CAE9F*
1E43

Código de programación que se transfiere al Gal para que cumpla con el propósito deseado
5.- Ecuaciones Mínimas del reporte

Ecuaciones simplificadas automáticamente obtenidas por medio del código de programación

6.- Distribución de terminales (Pin Out)

Imagen que nos muestra las terminales en las que irán conectadas las entradas (izquierda) y las
salidas (derecha) GAL
7.- Imagen de la simulación (Test_vectors).

Las primeras 4 líneas representan las entradas en código 5211, una señal alta es un 1 lógico y una
señal baja es un 0 lógico, las siguientes 4 son las salidas en el código 2421, las otras 4 las salidas
en código 84-2-1 y la última línea es la salida de warning o error, que será una alta o 1 cuando la
combinación de entrada no sea posible por lo cual las de salida tampoco.

8.- Simulación en Proteus

La combinación de entrada es 0001 (5211) y las salidas son 0001(2421), 0111(84-2-1), tal cual la
tabla de verdad, al ser una combinación aceptada la salida de warning permanece en 0
La combinación de entrada es 0111(5211) y las salidas son 0100(2421), 0100(84-2-1), tal cual la
tabla de verdad, al ser una combinación aceptada la salida de warning permanece en 0

La combinación de entrada es 1110(5211) y las salidas son 1110(2421), 1000(84-2-1), tal cual la
tabla de verdad, al ser una combinación aceptada la salida de warning permanece en 0

La combinación de entrada es 0110(5211) y las salidas son 0100(2421), 0000(84-2-1), pero al no

ser una combinación valida la salida de warning cambia a 1
9.- Foto del circuito implementado y comprobación de su funcionamiento

W 2421 84-2-1

5211

Al igual que en la simulación y la tabla de verdad la combinación de entrada es 0001 (5211) y las salidas son
0001(2421), 0111(84-2-1), tal cual la tabla de verdad, al ser una combinación aceptada la salida de warning
permanece en 0

W 2421 84-2-1

5211

Al igual que en la simulación y la tabla de verdad La combinación de entrada es 0111 (5211) y las salidas son
0100(2421), 0100(84-2-1), tal cual la tabla de verdad, al ser una combinación aceptada la salida de warning
permanece en 0

W 2421 84-2-1

5211

Al igual que en la simulación y la tabla de verdad la combinación de entrada es 1110 (5211) y las salidas son
1110(2421), 1000(84-2-1), tal cual la tabla de verdad, al ser una combinación aceptada la salida de warning
permanece en 0
 W 2421 84-2-1

5211

Al igual que en la simulación y la tabla de verdad La combinación de entrada es 0110(5211) y las salidas son
0100(2421), 0000(84-2-1), pero al no ser una combinación valida la salida de warning cambia a 1

10.- Conclusiones

En esta actividad se pusieron en práctica algunos de los conocimientos adquiridos

al inicio del semestre como lo es la conversión de sistema numéricos, solo que en
esta ocasión se aprendieron códigos que no se habían visto anteriormente como lo
son el Exceso 3, 2421,5211 y el 84-2-1 y la manera en que podemos llegar a ellos
por medio del código BCD o binario

11.- Recomendaciones

Siempre hay que verificar que las conexiones estén bien y donde corresponden, ya
que en mi caso primero olvide conectar la tierra del GAL y me hacía creer que estaba
dañado, y luego conecte mal las salidas, por lo cual los resultados no eran los que
esperaba, con todos estos inconvenientes tuve que armar y desarmar mi circuito 3
veces.

12.- Referencias

http://jagarza.fime.uanl.mx/general/proyectoadicional/PA5/Proyecto%20Formativo
%205%20n.htm

http://jagarza.fime.uanl.mx/general/paginas/presentOct2017.htm

http://jagarza.fime.uanl.mx/general/paginas/Padicionales.htm