Universidad Pedagógica y Tecnológica de Colombia.

Jiménez Guevara, Álvarez, Morales, Aplicación

del Álgebra Booleana
Universidad Pedagógica y Tecnológica de Colombia
Facultad Seccional Sogamoso
Escuela de Ingeniería
Laboratorio de Electrónica Digital I

Nombres Código
Jenny Fernanda Álvarez 201421629
Henry Camilo Jiménez Guevara 201410912
Ximena Lucía Morales 201524072

APLICACIÓN DEL ÁLGEBRA BOOLEANA

1. ABSTRACT 3. KEYWORDS: Maps of Karnaugh.

In this report we will give a brief explanation on the
fundamental concepts that must consider to develop 3.1 Maps of Karnaugh
the laboratory guide proposal, which is focused on The Karnaugh map is a method of simplifying
the application of combinational logic using LOGIC Boolean algebra expressions. It also permits the
BOOLEAN. For the development we used as help rapid identification and elimination of potential
the software proteus for the simulations and design, race conditions. The required Boolean results
then we implemented two displays with 16 segments are transferred from a truth table onto a two-
alphanumeric of common cathode, this report dimensional grid where, in Karnaugh maps, the
contains an exercise about combinational logic each cells are ordered in Gray code, and each cell
one with 16 segments display of common cathode. position represents one combination of input
Also we used several methods for development and
conditions, while each cell value represents the
implement the problem proposal, as were the maps
corresponding output value. Optimal groups of
of Karnaugh, the truth tables and the simulations in
1s or 0s are identified, which represent the terms
the software proteus.
of a canonical form of the logic in the original
truth table. These terms can be used to write a
2. OBJECTIVES minimal Boolean expression representing the
 Aplicar los conceptos del álgebra booleana required logic.
para obtener un circuito digital a partir de
una tabla de verdad o la descripción de un
problema.
 Desarrollar habilidades en la detección y
solución de problemas que se presentan en
la implementación de circuitos digitales.
Universidad Pedagógica y Tecnológica de Colombia. Jiménez Guevara, Álvarez, Morales, Aplicación del Álgebra
Booleana
Universidad Pedagógica y Tecnológica de Colombia
Facultad Seccional Sogamoso
Escuela de Ingeniería
Laboratorio de Electrónica Digital I
4. MATERIALS AND EQUIPMENT 7. REPORT
 Fuente DC. Para el desarrollo del presente laboratorio se
 2 Displays alfanuméricos. comenzó por determinar el método más eficiente
 Compuertas. para implementar los circuitos, se decide optar por
 Dipswitch de 8 posiciones. usar los mapas de Karnaugh ya que estos nos brindan
 Multímetro. una función lógica simplificada, en este caso para
cada uno de los display tomamos entradas A, B, C, D
y salidas desde la a – p usando el esquema de la
5. INTRODUCTION
Figura 1. Debido a que son dos displays
alfanuméricos se trabajara cada uno por separado
Las tablas de verdad son una herramienta visual en la evitando que ocurra alguna complicación en la
que se observa de manera directa los valores de
salida de un sistema digital con respecto a los implementación en protoboard, así mismo facilitando
posibles valores de entrada que puede tener. Usando dicha implementación y optimizando el tiempo de
esta información se obtienen las funciones lógicas y desarrollo de la guía propuesta. Una vez obtenidos
los circuitos digitales que producirán las señales de los mapas los cuales serán adjuntados desde la
salida correspondientes para cada una de las señales Figura 5 hasta la Figura 12 para el primer display y
de entrada del circuito digital. Obteniendo de manera
desde las Figura 13 hasta la Figura 16 para el display
directa las ecuaciones booleanas de la tabla de
verdad se obtendrá un circuito que requiere un mayor número dos; para el desarrollo de los mapas se
número de compuertas en comparación de si se tomaron los min-términos lo cual genera una función
utiliza álgebra booleana para reducir el número de de salida SOP (sum of products), dichas salidas se
operando de la función lógica. Otro método para encuentran indicadas en cada uno de los mapas
obtener las funciones lógicas que describen el
realizados. Posteriormente se procede a la simulación
circuito digital es utilizar mapas de Karnaugh los
cuales entregan la función lógica ya reducida. del circuito completo en el software proteus esto se
observa en la Figura 2 y a continuación se muestran
las simulaciones individuales en las figuras 3 y 4
6. DESCRIPTION OF THE para el primer y segundo display respectivamente.
LABORATORY
Cada grupo de trabajo debe diseñar un circuito que
permita visualizar cada una de las letras que
compone los nombres de los integrantes del
grupo de trabajo. Las letras de los nombres se
visualizaran en dos diplays alfanuméricos.
Utilizando los dipswitch se cambia entre el par
de letras que se muestran en los displays. El
circuito debe tener mínimo 6 pares de letras.

Figura 1. Esquema display alfanumérico de16

segmentos
Universidad Pedagógica y Tecnológica de Colombia. Jiménez Guevara, Álvarez, Morales, Aplicación del Álgebra
Booleana
Universidad Pedagógica y Tecnológica de Colombia
Facultad Seccional Sogamoso
Escuela de Ingeniería
Laboratorio de Electrónica Digital I
A continuación se muestran las tablas de verdad del
DISPLAY 1 que mostrará las letras C, m, l, -,
J, n, y, -, X, m, n, - .

Tabla 1. Tabla de verdad display 1, salidas a-h.

A B C D a b c d e f g h
0 0 0 0 1 1 0 0 1 1 1 1
0 0 0 1 0 0 0 1 0 0 1 0
Figura 2. Simulación posición 0000 en proteus 0 0 1 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 0 0 0 1 1 1 1 1 0
0 1 0 1 0 0 0 0 0 0 1 0
0 1 1 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 1 0 0 1 0
1 0 1 0 0 0 0 0 0 0 1 0
1 0 1 1 0 0 0 0 0 0 0 0

Tabla 2. Tabla de verdad display 1, salidas i-p.

A B C D i j k l m n o p
0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1 1 0 1 0
0 0 1 0 0 1 0 0 0 0 1 0
0 0 1 1 0 0 0 1 1 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0
0 1 0 1 0 0 0 1 0 0 1 0
0 1 1 0 1 0 1 0 0 0 1 0
0 1 1 1 0 0 0 1 1 0 0 0
1 0 0 0 1 0 1 0 0 1 0 1
Figura 3. Simulación display 1 en proteus, posición 1 0 0 1 0 0 0 1 1 0 1 0
0100 1 0 1 0 0 0 0 1 0 0 1 0
1 0 1 1 0 0 0 1 1 0 0 0

CD Mapa de Karnaugh a CD Mapa de Karnaugh b

00 01 11 10 00 01 11 10
A B A B
0 0 1 0 0 0 0 0 1 0 0 0
0 1 0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 0 1 1 0 0 0 0
1 0 0 0 0 0 1 0 0 0 0 0
SALIDA = A' B' C' D' SALIDA = A' B' C' D'

Figura 5. Mapas de Karnaugh salidas a y b del

display 1.

Figura 4. Simulación display 2 en proteus, posición

0101
Universidad Pedagógica y Tecnológica de Colombia. Jiménez Guevara, Álvarez, Morales, Aplicación del Álgebra
Booleana
Universidad Pedagógica y Tecnológica de Colombia
Facultad Seccional Sogamoso
Escuela de Ingeniería
Laboratorio de Electrónica Digital I
CD Mapa de Karnaugh c CD Mapa de Karnaugh d CD Mapa de Karnaugh k CD Mapa de Karnaugh l
00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10
A B A B A B A B
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0
0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 0 1 1 0
1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0
1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 1 1
SALIDA = A' B C' D' SALIDA = B'C'D + A'BC'D' SALIDA = A'BCD' + AB'C'D' SALIDA = A'D + B'D + AB'C

Figura 6. Mapas de Karnaugh salidas c y d del Figura 10. Mapas de Karnaugh salidas k y l del
display 1. display 1.

CD Mapa de Karnaugh e CD Mapa de Karnaugh f CD Mapa de Karnaugh m CD Mapa de Karnaugh n

00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10
A B A B A B A B
0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0
0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0
1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0
1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 0 0
SALIDA = A'C'D' SALIDA = A'C'D' SALIDA = B'D + A'CD SALIDA = AB'C'D'

Figura 7. Mapas de Karnaugh salidas d y f del Figura 11. Mapas de Karnaugh salidas m y n del
display 1. display 1.

CD Mapa de Karnaugh g CD Mapa de Karnaugh h CD Mapa de Karnaugh o CD Mapa de Karnaugh p

00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10
A B A B A B A B
0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0
0 1 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 0 0 0
1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0
1 0 0 1 0 1 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 0
SALIDA = A'C' + B'C'D + AB'CD' SALIDA = A' B' C' D' SALIDA = A'C'D + B'C'D + A'CD' + B'CD' SALIDA = AB'C'D'

Figura 8. Mapas de Karnaugh salidas g y h del Figura 12. Mapas de Karnaugh salidas o y p del
display 1. display 1.

CD Mapa de Karnaugh i CD Mapa de Karnaugh j A continuación se muestran las tablas de verdad del
00 01 11 10 00 01 11 10 display 2 que mostrará las letras: a, i, o, -, e, n,-,-, i,
A B A B
e, a, -. Para el desarrollo de los mapas se toma a
0 0 0 0 0 0 0 0 0 0 0 1
0 1 0 0 0 1 0 1 0 0 0 0 partir de la salida e, esto se debe a que las salidas de
1 1 0 0 0 0 1 1 0 0 0 0 a hasta d no se usan, así mismo para las salidas h, j, k
1 0 1 0 0 0 1 0 0 0 0 0 y p.
SALIDA = A'BCD' + AB'C'D' SALIDA = A'B'CD'

Figura 9. Mapas de Karnaugh salidas i y j del

display 1.
Universidad Pedagógica y Tecnológica de Colombia. Jiménez Guevara, Álvarez, Morales, Aplicación del Álgebra
Booleana
Universidad Pedagógica y Tecnológica de Colombia
Facultad Seccional Sogamoso
Escuela de Ingeniería
Laboratorio de Electrónica Digital I
Tabla 3. Tabla de verdad Display 2. CD Mapa de Karnaugh l CD Mapa de Karnaugh m
A B C D e f g h i j k l m n o
00 01 11 10 00 01 11 10
0 0 0 0 0 1 1 0 1 0 0 1 0 0 1 AB AB
0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 00 1 1 1 0 00 0 0 1 0
0 0 1 0 0 1 1 0 0 0 0 1 0 0 1
01 1 1 1 1 01 0 0 1 1
0 0 1 1 0 0 0 0 0 0 0 1 1 0 0
0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 11 0 0 0 0 11 0 0 0 0
0 1 0 1 0 0 1 0 0 0 0 1 0 0 1 10 0 1 1 1 10 0 0 1 0
0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 SALIDA = A'C + A'B+B'C+A'C'D'+AB'D SALIDA = B'CD+ A'CD+ A'BC
0 1 1 1 0 0 0 0 0 0 0 1 1 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 Figura 15. Mapas de Karnaugh salidas l y m del
1 0 0 1 1 1 1 0 0 0 0 1 0 1 0 display 2.
1 0 1 0 0 1 1 0 1 0 0 1 0 0 1
1 0 1 1 0 0 0 0 0 0 0 1 1 0 0 CD Mapa de Karnaugh n CD Mapa de Karnaugh o
00 01 11 10 00 01 11 10
A B A B
0 0 0 0 0 0 0 0 1 1 0 1
CD Mapa de Karnaugh e CD Mapa de Karnaugh f 0 1 1 0 0 0 0 1 0 1 0 0
00 01 11 10 00 01 11 10 1 1 0 0 0 0 1 1 0 0 0 0
AB AB 1 0 0 1 0 0 1 0 1 0 0 1
00 0 0 0 0 00 1 0 0 1 SALIDA = A' B C' D' + AB'C'D SALIDA = B'D' + A'C'D
01 1 0 0 0 01 1 0 0 0 Figura 16. Mapas de Karnaugh salidas n y o del
11 0 0 0 0 11 0 0 0 0 display 2.
10 0 0 0 1 10 0 0 1 1
SALIDA = A' B C' D' + AB'C'D SALIDA = A'C'D' + B'CD'+ AB'C'D
Figura 13. Mapas de Karnaugh salidas e y f del
display 2.

CD Mapa de Karnaugh g CD Mapa de Karnaugh i

00 01 11 10 00 01 11 10
AB AB
0 0 1 0 0 1 0 0 1 0 0 0
0 1 1 1 0 0 0 1 0 0 0 0
1 1 0 0 0 0 1 1 0 0 0 0
1 0 0 1 0 1 1 0 0 0 0 1
SALIDA = A'B'D' + B'CD' + A'BC' + AB'C'D SALIDA = A'B'C'D' + AB'CD'
Figura 14. Mapas de Karnaugh salidas g y h del
display 2.

Figura 17. Implementación del circuito en

protoboard
Universidad Pedagógica y Tecnológica de Colombia. Jiménez Guevara, Álvarez, Morales, Aplicación del Álgebra
Booleana
Universidad Pedagógica y Tecnológica de Colombia
Facultad Seccional Sogamoso
Escuela de Ingeniería
Laboratorio de Electrónica Digital I
9 BIBLIOGRAPHY

[1] Thomas L. Floyd: Fundamentos de

Sistemas Digitales. Editorial Pearson
Prentice Hall, 2006

Figura 18. Desarrollo de mapas de Karnaugh.

8. CONCLUSIONS
 Gracias a los mapas de Karnaugh
podemos simplificar un problema que de
otra forma sería más largo de desarrollar
y esto influirá en el porcentaje de error
durante el desarrollo de la práctica.
 Debido a la gran cantidad de compuertas
usadas el tiempo de retardo será grande.
 No es óptimo trabajar circuitos
combinacionales a mediana y grande
escala ya que estos tienen demasiadas
compuertas y para su implementación se
usa también bastante espacio,
actualmente existen instrumentos que
nos facilitan a implementación de estos
como lo son las FPGA'S.