Sayisal Tasarim Ders Notlari

SAYISAL TASARIM DERS NOTLARI
DIGITAL DESIGN COURSE NOTES

.
.
1 of 2
.
.
.
Prof. Dr. Murat UZAM
http://host.nigde.edu.tr/muzam
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 http://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
2
LOJİK DEVRELER DERSİ --- DERS NOTLARI
K"llqo'lon 5og r S''qE n /<.,.i
loyy,^ Ql"nL
Number Systems
, \ l. !\
\ o l 2 l r t a l \ ']^' lt' )
I r /, r: ' d r\ /\ . r,) l\eA
J?! I r/
B i . o r r 1 l r1 r' \ l
. '/^ r ll,
(
Des,ftql\ u.'l;r\ )
.) i-l o r o0 o $
?1 /
o\
O,I o O0or
aa 0 oo,lc
i?
O LrarI I
Otr 0 ol0o O l.^ Oq
os do r 0\ Ll! ot
O C I lrl Ub o6
o+ ootrl na o?
o8 0 tooo
AA o8
o9 c)10ol Ir oq
. 40 o I o lo
1q
OA
a
1l o totl 42 0/s
r2 '.4 Do rt t /. oa
|
t5 {J/ / or /t aI'
t\ -il /l' I,
l5 ct til OF
' I aaaa ta 10
/it
r.) a 4l
i7 / o0e ,
t7 l00lo 1a .1 C
,:)?.
/'l l0 a | | 43
aa) I a / a0 rt/
41
4 /.
31 I I 0o tl bJ 33
FF FF
1:t+17"
iitr^"i
'
!'€{q
r.4"1.,,i!iL.
r.l"p:
-far"'t'r
' inr' 'll^' \cî^ Soq'sq|
Fnd-s+'g''"*-
.^ Mo.ai5 lvttt44
lvt -- - - _-:*
i'. -'*t^qsL - F 1"1.-1

N i{ f :r$r"zs-rln\S
i J r Sr a '
Y
LOJİK DEVRELER DERSİ --- DERS NOTLARI 4rL-2
Binary to Decimal Conversion
l, sd,L-
2 T"!o"1, 5.6,1..,,. ,10T"lc.,r N,i^3f$31,'nzli
:
integer fraction
(troo lot , ^10^)2-- ( ? ) ,1,

il binary
B" npointg.ts"Lt 1|'..ilo-Li\*r-si \.1" ,
lc.r.al s,l*r^dq L,
"i.gda"-
f-o^"scX' lz-rSnrnt4 k Li. L"ro^sf,, 2 L-vvz|lu'ilz- v<'
"i^ 1ti'ti6l
yirgJ 1s,.. .of ,^J"/r: L'rsa1a,n l-Li, bs"w-3;' 2'nin /'"{ Lt v"'t
"tg
le.,,gle-Qa.ptltr.' To^s*A, u. L-s,'.l,' ht,n /o - h7 hn,"." .,
Ct 4lL I o
4lo010t.
Octal to Decimal Conversion
^" D
8 T.,len",l,S,,X"|rn,.,40Gl..nl', ..9'.d,lc "'n,liLi.; Inncs
I
integer fraction
(tz+s, t,st), )1"

octal point
Bu f phtn,h g-<oLQ 6'.'1,U/l'w.li ,',,in se/a"..in p",,'l;/ r'e rugA(
luv*lL.i l/c L.L,. bqsarv.af, t 14 .FmcMlL St ctun
d{iiffil'.
',-'"3
f
- 1.t3+t. f+ +.gr.''. 5,s'*; ,i"*".r-|
3.30-1
- 5t2-+t28+sL*, * <."o."ris
+ti.r,rrr'r#,o"nrt
- (gqq,8 oot\ro
Hexadecimal to Decimal Conversion
{6 Tcla.,.h S..g.L.,,r,{0Tcb..,rl. 5",.6,loerLgncdC*l"ati

J:1 .3
;lt* ri tlttl' rc' t5ll t[
( 88cb2,a.)oy,c \
,/16 (')ro
ts"+
M. t{+ g, r f+ tr.tl"+ta,li+ l. I dtr' lt''+?'
.=
hexadecimal point
Gselt,6,22L3)1o
t-
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1
http://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
L..i;12.3
Binary to Octal Conversion
,2- T<banlr Sog,lc.,n E Tobonlr S"grhn b Snlpli!rilrvsi
6 oo,tl,tooit0 ,41O1t4)t = ( JI^

ts
binary point
gtrq)onzLilir" Teuggr
B,t qcvt rnr- ipla-înd. '>lt"Ltl' g"t pu yoL'ldz
Ltsr'' ''o'"
fz.,su, fqin v,'r3Ol"L--Lul/ntgo'<L i'azr i4et, L'zsi'/i * ,.
Lu ttc*"
,ioa- i'r,u hi^^'l ( il-'l;) soy'ntn LostrnzLlo'' og''l'' E{"'
Lu ay,r,ne 'i/z^l"h 9a,-rn& olJf/nu7o'et fotr sagt igrh soytntn
gnruplo.
l"rs:r/i Lstm 'icin d"- saJt'11a sanv'q,
61/o,gt.,ts1 | vula J srftt v.
z/;l'- 4''?lf '
| ,a" I s,ft, l-oa(r, i1"r" Lu s,fitb, sdJthtn 4t4a{t'4"
WUL
?^J9WLeegg,
2-31(6:t
= (/3 q6, 6V)v
Q oo trr oo tt 0, 4'loll'( ) ^
Binary to Hexadecimal Conversion
2 T.. b.r,r[ .S".g,lo.r'. 1( T.L"lr S.'X,l""r b3nsl{irILr,osi
', )to =(4e6.,bc)10

2 =
(,too ttt ootto,i4 O 114)
-q199Upg
.o 4.'t
o,!,t-PJ
U9!
E c6 D
Decimal to Binary Conversion
,lO Tabanl, Sng,/ra,. 2- Tabanlt S<yrlo^.A!o#rr--r;
(tzst",?67),0= ( ,
),
tz''tth
Bv q,uir,,,t- ;71..^l lLi aJ,^Ja 9 ur",'Lle1h'^'lir' \""; Jaasag'
olrrnL hzsop/an,r'Bi'! /.'. bt/aaa"/a r Eo'
agrr, lzttir/i L,s,m 4u agn
(,'L,'1") fo'^Jo sagt ['tlttnttr''
nvelo b,'r/eSh'r|l,tl< b,'^t,,! ?^tO' ,
^'"-l
lusutnt Lep/on,rlz'1 L,i/,,2 yJ^k -i uyg,t/on,r.B' y<i'^k"J'
t'a^sesr L"s^, a.4,p,L o lo'aL i Liye- L'l/'!''\c L'/"9"'9/o, Lti'na I
L"jiL I
quotient dividend remainder
laosny, Itsm, La'lii*^, 2'yt bll"^z iTle-'h,l"- sonra orhga ttlzta sagr
#lt!-, /o,w iligz L4 l;r^z goL isz ..'lo l-a /"" sayt rrrlc,a nd'nt dlr'
Bd//a s, fi r o l^nn !,r,do" bllru- ,i lt'*;,,,t ohuo- uo/,',/,'z pot,', l,' Lz-sm t
l""lz'^ Lz-sirli L.tsrm sJ',eLli
hesolu 2,'lz qo.ptLr ,'u lr-- qc'rphs
iTla'nin/o- Sohrq qd.pmq to4i cunvn fonsagr Lrsmr qrLotr,Ir. lan' Sayt
1'a eVil vc4a 'l'le-n b;g;Ls. f *y,tt ) /'"/"- t'J,, ': L lse tt A. 57!tt
Li*,"1 ( iL'l') .uy,n,n Lz-s;rli Lsn, o L.aL ,/,n,..
conversion of the integer portion
quotient
BdU'^ Bil,*, divisor F-a,d remainder

,^lrL(d!-$h!l)ldJl _-xs',r- __;
dividend 125 t4 4Lrq/2_ oLf
6Z-+ 627/t ?t2

!-
313 313/z 4_
156 l5L/z ra
r6 78/2
"q
t,q 'l
37 3S/2 I
tc ,17/z 1
q ?/z .1 il
c
4 h/t
2/2 /^)
I 4/z 4
fraction
|Zqtirlf Lsm'" a?'r"/nta-si conversion of the fractional portion
multiplicand multiplier 1 a f P 4 ^ product
4arPll<rn
,,96+ 2_ \+3\
') '1,\L&
o,azt'l
O,\ L?
a o,93C
'4i,87L
o ,131 ,
'.j"r|q
0, [T'
9
9_ _-> .4, Q88

o.7qu
I (ottl..)L
(n7,an),
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 - o o t l l oo lt 0 /
/ thttp://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
LCJL5
Decimal to Octal Conversion
40 Atonlr .S'U'lonrI Joknlr Segr)""". \3n8$S"$L"re,ri
=( 7
Qrsq,se+),,' )?
'-fd.n , tl
l/'1.Ltt
9ut /at S.h lA qe^/.t conversion of the integer portion
&lau Bsl*. trZrlo,n

ut,tlo(&t;,'al)*gr tTW^^l
l:-5ll
'
lLsh/i
,(t c
ts( tt( /8 tq .1
11 'te/a z ?
^ )- n
Ku,,,i,.'tii.,,''q,..,/^",r conversion of the fractional portion

multiplicand multiplier product
C ',CtI o"\ G..PoA crq.ptm
o rt6?_ c Qtst
o,1?( I (+)488
D,q88 , (gqt,,
0,q0q 8 @zzz
0,23L ? Q;tse
0 \8gL z Q.,er.,v
o tEt4V 8 @rsr
/1
o,+:q 8 \3) t ct c
:
:
(t2s1,zttS,o= ('2zq 6 6? 3? t6(6...)1

,
Decimal to Hexadecimal Conversion
lo Tab"^1, S<g,)err ^ ,l 6 Tq l,qnlr Sogrto.< b 3"ll firilnu-ri
Qzstr,ztT)p = ( , - ),lu conversion of the integer portion

qa-ur; /rr*s I
B:t,J*4 B"'/,az- p,/,la Ko/"a
yv:vt tiktt,' --'=-- ---7-
rlr q tz51/lL 'r_ 6 0
ir n?/16 4
/4eE)
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 o4
4 //6 http://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
Lgrle.6
k251rt L,rs^ra qcnri lrw-,s,t conversion of the fractional portion

multiplicand
product
q""pl lon
multiplier 1.P'^_
0rt6+ 4t" D(3,872
o,glz 4b o(jtsz
O r 95 2 t6 F(JSt,23L
t6 '.j,Ttz
0,L32
o,vlz (b E /lt3sz
0 , jq2- tb i tz+L
0 tLtL IL li,3sz
0,3s2 l6 / 5) b3Z
;
6qs.-)/4
= ( 4E 6, bbFSB
(tzs4,t6?)ao
Octal to Binary Conversion
8 Tob^|, S..g,lo"tr. 2 Ta bq'nl, €1'ln"a Aia,lshr/âsi
8 /" t.l, se3,t. b,'na., fo'^4a 2'l" fuL"'Ja ,7t6 -/ll'yt,dz

hll"n,l", loif s.yrst e4 fiulo Jq BlSle,< 9 fiLanL synt
"lâl,J,.'
1*.!o,'7 lao5aâgtn 3 looEorna Ll, L;--"r ( ; L'li) fr,^4o g " t o a L . q t u i r t t *
if lem;î 9 o-.c,aUt th'*bil"n'z
gf q,r.,tlr=( i ),
,// / | \\---...-
or{,,,u,,2 ,',o ot! oor too
(z+tL,3l1)z = ( lolll ll oll o ) ott oot4)"

Octal to Hexadecimal Conversion
8 5n5rlo.,^ 16 Tq lonnlrsoXrLê Q!id:,':/'ttt/

TrL.nl,
8, q..r;r.'e ;7lo-,-iJto[7 hLo^l' soJ' L'b'g ("L:/") {or-Je
gartltr vt Jab toar4 J''/''tl" Srvplar L'tli^lz /l kLo"l s 'y'xq

5lda!2#'ru- Ya7'lrr'
l-ojil=, *
(.eiq+,
LIL)* --(")U
'/ \ \\
- / \
, Jl "
\
\----.-
rroooo
€Lie]lJuI Olo lr\
].-*Jw*
6 +a ?t-
(ztt+,2+()s= ( e++'sFlrt
Hexadecimal to Binary Conversion
16 Ta bq*\ Sog,\o.ra2 Totorl' SsX,lo,.r b E":'bllJ,rsi
'l"t,.
q orir.*r i,Elc-.ini g1ru,L iein /6 fcto"lr soy,",rn
!, tl" b.''ro-
ti^'?(il.,iti) /"'-Jn J.,r.rlrr. Mgl"' q a^t'inz i1l<' i
,".,i' { bltl;L
p,'ni1 e 1,,r.
(n3ts,ttb.C)1.= (l
"r5q.L\a
),
lolD
,// I, s\__...-_.
00\\ lol\ ol oo llor llog
---.r
(A38,/'tDC){6 =( 4otoq911|oll,0loottorrl)2
Hexadecimal to Octal Conversion
lI TnL.nl, S.3,1..,n 8 TcLonlr S.p,lo-^ b3^Sp{[ril^.si
B*r q."riroar-illc;a gop".cL tq;^ 4G tabonlr .ml,n,n htrLir

1;no'rt ih'li) {n'^Jo xo.,l'' * lala sonra '1c*/" gryl"
L.s.ma{ '
,?\
Aali,u-ay'' l'r'
0 l t ol-v-\-?!
A l Q\z.v- l n o o .t ow\e^"-
oll t Qr-----r-\-rJ
lo llll
!{'
2i3416r?
-- (ztz 1' t 6s7)t

(4 uc,lne)r,
Iq;t t
-T'i^13o-nl"-
1's and 2's Complement of Binary Numbers
B,'/9,!oy..l', q, k-^,nnailu-' gupmol" i,.i n /;n /az,t

, ",,,/*Ayi;
lr-".tll^n'r.0 ^J"L14 L,. sa4rttrnI / a l,!u l4qe.,in/Ur/r,-/ ,,r0,; /-_-
haro-X, /'Jz" a,L^.^ttL g 8,.ôrgt;t-'i) b,,, sagrrrn /,e /:- /"t4vn
"*.L,r.
brl,-oL i,o,.n /'/e,- 0 ," 0'/.. / jn1o,/,c-8,,*.y /,2 3ny,n,n
"b
2'y. /i.b1-i",' lul^'Ltr; o lagtnta ,t'e /:- l^.in_t_ 4 cL/.-
n.cL 9e..r'L.'r. /.!4lyr4; -_(es,l zS)
.rlo,:
(zcats),"'.g,.,",i ito tr-toyu,* (gs lzq),;a..
(lorra! t or), ,,.. I'e 4 ) (oroolgoto)r.
> /t '---)(otoo1g6r
Z'W 1),
Top/n,a,c 6'/"4^t ll'n//otr -
Addition and Subtraction Rules
O-t-O =o ltool__.>2r
I
ot' =4 --.r.2
i-^ +toror 'L"1- |
1+o:,{
' I
-)tb
\ f0tttO
,l+l =D(.lJ",l)/
o-o -la
( llool
| -o -l
-/otol
--, /- |
--v
1-l o)t oo --t o,
O -l ( I t"o"r,') )
Subtraction by Means of 2's Complement of Binary Numbers

2\., Ti;nlnÛ Q,laar,n-1 Itl'.^t
lf o'.-':;:;^: ,,,1n,^"^ i/2,î goprrwL ir in
sc3,Ja q,lzqn syr^,n 2' .ljului ( /O'" -*",'*4
Xc
eVlenir .
2- 'clL'
Vop,lon hv illtn sonun& olv'p olnt J,6tn tal-l' c
i) ^ E lJ" vo/-.rc oll,.-
tlJ. goh< ulJo n/i/- ,oyn,n tqe l-7"r, W) qltrr.-
,.tit- ( 46'o
vo J n /'n<- - t5o*l' lonur.
LtlL 7
'nl L r'in'
Onolo' ' 'fc^
'44 oo | ;'l' /'u//o*'-tr !cP' 2'
b'4'-^;^;
,',ii ,'
-2l 7
01"
'z -,p10lo
I o 4O| --+ .l 13,'rLri
A
-D'
l4oot 0 t 0l I -+ -2'y
- f:,nh^^ts
ot0tl ,'rli
. .prf
<.- 0 0 | OD -+, so^vj
"\&'
,,r-ofJrr
o\v
6r^tl" ' olol

tOo I 1 ' 7 1 t * , , ' n ,2l ' a , h h^ltdt t-' L,lL'-."L '
al J"f'ot
2--)
llool -> a'e / in /2..i = OOIIO

+4
lotot 96 111 --->2 gz tt;ot
1,.h'
laaori5
{3!!-
tlt00 -> 12 fi,ulut = o oo / |
.lP--------
go'
Soar'\ -'-,
rtl
oleL; az53 -3Ls g i3tc.a,,,n. 32-50 - 7Zr3 ir l4,,v,r^ (
/0 ,a fctu Ura-/.; la /1.,,.,.a l_ 1o/"n fln /zgt^;^; l.rll4,,r, /,qL
Jdpttu
ldFnn
72-53 ---+ f'e /",lgz1t2+Qf,
32-tO--> I'o y'.-l.t-i -,6717 -t 'l
*€V=o
tl'a , to2 o .-+fifi
+2rs :-E93zs o
67so 7Lr 3
()rq 1t -+ qi lo"lry;1O0z
jL, o
w!it. qoo3 '1,
ello a
It ohl'' 5onvq,
lllt' so4u9-> m
!ot
Subtraction by Means of 1's Complement of Binary Numbers
q'
Q'L"^q l^fL''';
l'u Tc^14'nl'
i"'"
B, ,f h"^,, qap^'"rt' , to
ln^,r'-
t'e /,r^, legea,," 1.,
sctg)Na"'o'" ')
t. c La,, tlau b'l
,r 6lnâ,/,ri,..",
r'.,'nrl^" "r
l-*,^..t',+,i,'j
,? v.,p,1,.,L.,, no]r',,,
rrr"":''.r,,',o"to^l'
"31r,,
ise
^t- Q pa- vo' ,,^ ,"!,^,:\-!*7"ni al,n,,
lse
'' € ll' ioL -
t jtre-i, !fJ'''
l''ll"*''!
O| /'r'4, ll oDl i 1ln'--: n; ,r"^ l-^\'ît':
)a lo I
a lol o
' ' - ''' - l o l n " i
--) 4c
tol 0l
lloo I
o to
',I,!_=&ffi,,
ot
I::-:-
ffi
Sn
i !(r
lo lo | ?
I
ll "vD
-
-
o
---> oo ll
44 o0l
IQ IO \
.u.c::::-
o\&',. i
4 rOt I
--- 7
[:':::i
t-"jtl to
KONLAMALAA
Digital Codes
t-le,/Aa^ti L,tr se'g, s&*u"{tta L"l/i vz- sis/"-'norh'L y" //.,h Jaf ,i -
li,. i I rnzsi o I aX,na l.o"l1",*q
"/nu
;,
Bcb CBl.*.1 C"a"d \";. rl \ -l L;li KoJl'r on&lrlz-

vagq 8q2| L"d,t
L I J z S ' ^ ^ 4 l ) U ^ da{,!- >al I Rc\ CS12l) L,^l^.,
f
ooo o t
ln-+4.\
I o0o I I 0ott = 0.8+o'qtI
z oD 10 i= 3
o0 | | {
)
tl
O I oo
I
O I ol
i otto
1
.l
(-
Ott I
? \ 000
q
.----=---
I oo|
1,
Jg_s'i4
I BcI
o0t o ol ol
o tlt | 000 aota-
3 evq ool | 0t(o I ooo ot oo
Ona^1,1, 6ir 9a4ta16 biâ1 CiL'l) '%,Jn ",.u,.i /,^zs' i/e

JJol,L t-. <og,n,nih'li Loollanme!tarqstnc:leLt lorh orlont,L soL
1,t,.-,lidir. Qz-v.i^Jzn e-lJ* 4;l/"r iLl/,' Aone/u-J'., h4'
"n/i/."
/4 ".''dA " e,lL eJ,'l.t L,'l /n- ise. Lo//cn,/qn tro/ua Lu"o/fo.,no9J<-
'l ,tz 0 1",;1" ,'- /.-,J it
t
a . . ,-,\
d",,-L, (ls)ro = (ttot)^
1"1.4f
(4 z) to -*( ooo' aort )ocb
L ojilc 14
Ha/,a fc5pif kJh"r Error Detection Codes
&y,rtl ,olgo o,L/io/o'' StL/""/z ih/'^;

L,'19,'/".,'^ lol"l' vga
4sâs/hlq ls-/;r/; h,ic"' ga.;/h b,' / L{ <rl,--,'^,' 0'/o" I 2 v.-
,l J"^ r, ft,n &-g +/i,"'L;/,'., /'/L/,'fi,, er,-c,ny'n o/uSoL,'L*L L" /n /u/o''
ksf'l e/ ^,,4-l '*-.11 /o L,t/;) 'e5tiL 4"1, /." lla,,,a/< ,'J".1 1:'
Q".d"rt/
ff /,'L L,'/;- kL
y3^k-,.^/.,'r, v"yt etfl oL/,'1,'"G:^/'-,|-J "l'n
,,,-41t^ -sag,nola/"-'
i/L Las.*-p';/,ve eo//lic B- 7 /,/",,-" A"t'' '/;z'/-
"'1.'l'/"
h'lwat, AL"f vo' lg ' 1'rh'l zalil*'"7olur' \
srliI tJh(]pl) Ett:,1L[7i(1,fl) Even parity

4-bit Message Odd parity
00 00 t'
0oo t 0 I
;
,l
oo 1o
o0t, I
Oloo o I
ol o l I 0
Ol to I
Ol o (
I ooo o I
| 0 0\
,t L)
10lo I
lotl
'l(oo 1
Il or 0
llto n !
t4'
yt''i-
I '7\r:7'
f-lr l c
r _ {L--/LJ]-----
t L"plo5 ' <
ut r t
(/'r ytar't1 bilt'
b.t ft
ht"
t,f't
\v,II't !"
, bns -s,e
/' b.r'
%l
L,),
Ldn- 12
* Gray Code
b,5.' d-Ji K.di..
3-Excess ( i 14'Li,l")
Uadotr \c saa;1 3-i/av<- eJ,-1 -l
2!3! 50L3240
t^
oo 14 oo 0 0 0roo 91sQ)OI
I ot00 ol tl 000 | 0 l o00lo
2 0tol auo O0 to otoot00
0tlo ot0l ootl Olotooo
.l
Qrt I 0 too o lo0 Ot t 0ooo
5 l ooo ,otl l0tl loooool
loo' lol0 ll00 I vv v w I v
to to loo r llot loQo loo

I lotl looo llt0 lootooo
I I oo lt l I tt tl to l oooo
( lr or a I o o \t Lt LoJlu saX's,,^, oaol"il,

L sa,yg"ctui.-
tlol ?J421---+ vLt(z)Gt) LL'^

Lz+Lq+o.L+1.1= 7 '
"l€n:ss;^
o100. O.11 I'l^+0L+01 =11
( llol otoo)2tLt -- (+c1,1o
Alk*^'AV tlv,llar
Ail g is"X"'J" q l{s";"-r.i lc toJ lq',n g lsl*;,.; i,.;n Loll""J,r.
(Ascrr ud")
M -r .l00 ,14
o{
$ * 0\o 0t0O
ASCII - American Standard Code for Information Interchange
,l*itlz. 'tE
LOtik KAro,l34- LOGIC GATES
b;^s.l (;L;l;) 17r {5t,.i ,t

ilci qte:| ,-^1-2 yqnltl d oi r,.,
Ao.e^^w Valr- vqa
i leA'n, Jo.
utrlv aq ' L &-a't< /..apu lt o/t-u*
aotL Lapt
do.vmv
7i/e1,, clt*"<Aa qc,L
+,i^', r^:-' \
7zv
--.
, ) ttL ertL se^tL.si < o.gv
Yrr",
tn'1,,
R8r("*.c.)
OR GATE page 139
a *---t- Y A -l--:-l v Y= 4 + B
ts -=P ttL!!)
inputs
2_in_or_gate AB output
oo
truth table 0r
r"efllhi' lo
t\
A""l.L/. J"l,* lla
o € l"rF'sl timing diagrams
I
Y
,ewyJ'i:/gSt / t ' ' l / e '

Operation of an OR gate: for a 2-input OR gate, output Y is HIGH when either input A or input B is HIGH, or
when both A and B HIGH; Y is LOW only when both A and B are LOW.
A --S-----'-.
| ..<--J
v
g=.Ais+c
_-/
5v r----------1 3_in_or_gate
Loj:l'-l OO
to
tl
0,8v o
Lgil+ ! http://host.nigde.edu.tr/muzam
ov
Operation of an AND gate: for a 2-input AND gate, output Y is HIGH when both inputs A and B are HIGH;
Y is LOW when either input A or input B is LOW, or when both A and B are LOW.
Lojil^ a(
AND GATE ANA l v a J Paptst page 132
blN
Y Y= A'B
ts inputs output
Vcc0SV J4^ltt"
2_in_and_gate ) 1 ljt,.ts"
truth table
B
e
D
VccOSV) timing diagrams A
A
A
B
wave forms
Y
a
inverter Operation: When the input is LOW the output is HIGH; when the input is HIGH the output is LOW,
thereby producing an inverted output pulse.
The inverter N 0T Cdatrl ) kapst page 129

',
--tto--t
NOT GATE
" Y= A-
timing diagrams
The indicator is a "bubble" truth table
inverter
Y
A
Y
NAND GATE
5
a--NJ
-t-r
=iJ>Do-
ts v'
&
NorAN;;^N[ (ve d3;/) Kepsl page 144 output
ASGS btN inputs
ABI T
Y= A.B o ol I
o I 14
2_in_nand_gate truth table I o l4
lrlo
I
Y
s
timing diagrams
Y
Operation of a NAND gate: for a 2-input NANDhttp://host.nigde.edu.tr/muzam
gate, output Y is LOW when both inputs A and B are HIGH;
Y is HIGH when either input A or input B is LOW, or when both A and B are LOW.
LoJi'l- lS
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 Doç. Dr.Murat UZAM
Operation of a NOR gate: for a 2-input NOR gate, output Y is LOW when either input A or input B is HIGH,
or when both A and B HIGH; Y is HIGH only when both A and B are LOW.
oet u$t4tt) ^ro'rr" page 149
o.--S:
NOR GATE
"lfn; "ot nfB
aj;
2_in_nor_gate
t+-'- inputs /46
oo
Y output
ol
e -t5 to
1l
truth table
I
timing diagrams
EX'OA(Excl'tdte oil'd.J qr - /<e1tst

esGS Dfl Y: TStAB
i:P-'
A.
B
v=A@8
2_in_xor_gate
1=At+ AB
|
l-cJt I
.,, ,t6
EX-N,A ( E x.lotivz- NOT'oA) - oqzJ 'ry' cltfi/ lapsr

ASqt DrN -=
A ----+f--\ Y
E
1= AA+ A8
t5 ------/ 1_/ E
2_in_xnor_gate : A@B
A&
l,l
AEB
D*=i)D-ry--t
...-sopu
BooLE ceSR i vc- Te-o--r,rleri Boolean Algebra and Its' Theorems
Ga-,3. B-lc I r815- r86l+)

8..1. ..Jri n,ir aLsllo-lcr, op--l4rlr- u- t1-u-^1t" l z i a a t - is
. B.ol. ctbri-^ A;rl.

^Zr\"(',!-r'^.
.r" :.-,*Lt, gO.u),, =)/+B
rule 1 L- A+o =A rule 4 .A.'I=A
rule 2
3- A+l =1 """'A.D=O
rule 3 p. 202
rule 5 lt- A+A=/ rule Dtt7,A=A
7 ozdeslik_kurali
-- A '5d4urt"t' lz'cift_tersleme_kurali
/ -t
rule 9 q' (A)
rule 6 6' A+E=l rule 8 A,[--o tamamlayici_kurali
7' A+E = 8+A A'B = &'A 4'iisnw commutative3z' laws p. 201

p. 201
associative laws
G- (A+a11g =Ar(6+c) (/.B)C= A(Bc) pASC L;.4oe'3
birlesme_kurali_veya_1 birlesme_kurali_veya_2 birlesme_kurali_ve_1 birlesme_kurali_ve_2
= /+8+c r. rule 12 p. 205
q- AcB+c) " AE+AC uIHi,;
distributive law = (4+B) (ntc\ (b'"tv hpt/ov
dagilma_kurali_3 dagilma_kurali_4
dagilma_kurali_1 dagilma_kurali_2
(n+e)(tiE)--A (,"u^";sp"lhX'^)
p. 201
t0- AA+ nE = A
=A
e 1s1f;1 A+fl6+AB+PS=A
'^Y{
- -a ^
1 A+A(-B+11)=A
A+Ai' -' A
'....a..
.*
rule 10 ft- Al AB= A ALA+E)=A 5oln"1;'..
A (a+B)-A A t AC = A yutma_kurali
v'.J
I ,4(4"tB) =A
'^'l
c-?
W
A
SJeat'
L";;t 17
Doç. Dr.Murat UZAM
rule 11 tz- ad+ e = AtrB p. 204

nc+e , (r+A\ _\
r-l'
= iB + BfAg = ncs-+e)rg=,a+g
L 1
\J.14
IJ. D. Mo.g,e"
_}E,Z Kr.alr Demorgan's Theorems p. 206
PT:
=_<
demorgan_kurali_2
_-_ ._s< A.+ Bfz
A.B9 -
_--=- -= demorgan_kurali_1
A8= ll -F t< - a.!r<
ne+Bc(n+E)+Ae
ll- Ae*Bc+Ac =AB+At ("\,,r' =4BtAgc+ABc+Ec
-- nec!! + Ac(t+B) \'-
/
t
= *erli
ts - (rt+B)C13+c)<fraa1=(A+B)( A+c1 1>5
" (l'B+e. r E tBc\ (Ftc\
= Gc+ 8(l+A+c) (e-+c)
' = (Ac+a) tA+c) =AAc+Ac+EB+Bc
= ( +E)(F+c) 0
Vqrq Fo",^nr,
y/) li;-r' [3""1c u.Ar, q/z3igo"'la"'n'n, 44 0../,'1"-f,,; .q&{l ti 4
b;tl"- t" b,,ti.
A.
4+A ='l
I t+A8=A
aBtB = A+B
/4I +AB-=I
Boolean Functions
Booue Frrr.s I t6 u 14g.l
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 Doç. Dr.Murat UZAM LoJllo,l&
) ,. , ..
nt-
iLl,' l-'. J*:sL-^ ,/'
\{
d3".' Lt;rL. olq^ ,,/,"/,'
\1i Ln L- ;e1^ &^ l,ilon 0 J'n
"-tr^/
i'r.). L""L {o^Lo,io^_
E= AcE
A=1 a=t c__
,ortoo|
z.aa,,x"-",r7) l- t"i o ri,:',rt
n ''LL dLf,'fL-^
liz /,o.utu . /J. g,.*njo
;",t:t ffi ":)! :,^
2^ '*.r^/".,
kn 0 te- l, /r_,.n
/t'sksi"a 1- {-"Ls,V,""" 0 v. / ,c
t_|il o lJ, gdskan
bi. sifv"t ;llh_\ vq.dt/.
construction of the truth tables for functions F1, F2, F3 and F4
Ft= Aga
rt= 4tEc
rs=,ific+Fec+nd
I
rq = Ag +4c
= +CinctiieT\ o
..:- aB.+t e,.+AB:C I
-j I
(.t/ Fs = F. I
o
1-----\
6 ------1
F/
-/
c _DoJ F1
F3
F2
C
F4
implementation of the functions F1, F2, F3 and F4 with logic gates
t-Siu 4 ?
Doç. Dr.Murat UZAM
$"L. *-k42"; The complement of a Boolean function
ht, f6alt /."4LTei",' tn/,.th /e'^ trz y'logon | :u,,r/,nJ". fuXln h* 1

Fl-- e-Bd+n-Ec -?
? E:
F2 -- 4(ct +36; J
Ft =(nea+ABc) = (tBa) . ( Asc) =(r-+6+ + E+Z)

-(t +E+cS
(a +ete)
[n(Fa+Bq]--Et ( 6-c+ac; -- n + (E'c)(ec)
A + (B+c)({+e1
All Boolean expressions can be converted into either of the two standard forms:
,allil4h v. o-qA**-oh u;":k-i^W rvtcls,,k-t^1.-
/-__-____
d bc- *4; sn.6l /.., ^ s.-Lo I
,n oo -i -
otbc' /42 q+h+. n,
Ol aLe a +la+E
lo aa; ft7 a +b+c /lt,
o rl at.- /'hJ q rE+i lvlz
i-
I q laa
a+b+( A4q
I ol qE- rhg q+t +-c Lle
I lo abE m6 a+b+( Mt
I rl 4 lac- ml
-i -
qtb+c th
Converting standard SOP to standard POS and vice versa
OrntL , /, -- ;6. 1 oEETob" niait<-falert^ l.pl"-, /"ôL g;sA

"
f,_--. n,+41tryt _..
nS+ml tn7 ,,)
-'i- i i-
{, ibi+qbc+qbc+qte+6bc
1 r --{ : (q+b+c) (;+b+-c) ( 7 +to+c)

-f = lvlo.M".fu\7,r,l:, Mt arlJ
lr(o,br)=li1ttrit,'rtk7 = \
( l, tn'+) -"> t /
qorpl,al.r,^ lr/L^ (^'.t:!fi
tllo lh, llls /r/o =
=
410,ur) /vlo. Tfu (o, 2,l, t, t) -->'/qlnn1,,,
" q
arpat I matzsi[7;,
/14;= m; 1 7a;
=
r'4-;
Converting Product Terms to Standard SOP: p. 217
aLOJİK
, DEVRELER DERSİ --- DERS NOTLARI KISIM 1
Lojil.
Doç. Dr.Murat UZAM
20
g},&' (7q,t,,a,dl= a (u+d) + i&J.si.i
. . Pen,\l "ci
L. m;";k-i-/t-.-n o lo.et<- if.& edi";z
.) t4 A nlA,UM k-i^Wi^ <'t1-' 't"-L i{{'t' e'l;;1'
t' --* L {n,^do 4.9i1
P. a!+ a"l +otJ {oalcsigo"lz'ano"i
(
-- aicc+E) t ; J ( b+E)+'dJ b+T)
= aEe+;1.+ af,ataua
+ olri a qbc.4
I
--a-ufca
+; )+ aIc c"r+l)+ aIJ ( c+e)+ aLJ (c+EltaiJtoL.J
=-ggr-9+*4.r.!"jt #! +ibaJ+aLc) +*9
s'f "
-
o t z
\-.- n{-
a
.lo -
' 'fqbd
th
{a,r,cd|-- E. (0, l, 2t 3/ 5,7t t o)I tj)
1- 7TN( 4, G,8,q,t t,/2, t?tl, )

f c',u,,,"1
Converting SOP Expressions to Truth Table Format: p. 221
Converting POS Expressions to Truth Table Format : p. 222
oliLb,l. ./,a"2ar &^t,v, lc. :
f,.tt /oal tigonlo..le iL; l; te-,.^
o14-zz 0 ,ro;
4 olJ"f, L"ll; ot<;,/J,c B"
A;'../,- A"zrgo^ ,q,.nJ. b,",,L.
x ,!/" ;fq.l" -Jl/,'. B, ]i. fu.r,n /o. J,,ll.tk o /,on-6n")
(/o,'l co,e ) /-. -- 1,. o /o,-l aJ /onlr,/,r l
\t .,4Bca
. ^rY'/ ----+----=-_r o ooo o
rr T5r o \ I e
c :-f --' ooot 0
A---l I oo'o 0
o o rl I
3eLi/;+bih:,Acb O roD U
xthn*.alil o
4
3,i:
.c) t tl
ffnp,c,ll-->. (3, e,9) +EJ(ro,tl,
le,l3,1{rltj
/ o ., c \)
t oo
l 'l
lot o ^
toll x
| 100 x
| ( ol x
| | lo X
t( x
= oe * ab(c+J)+oz f6^[rio^,",.
lco,a,"J)
O,&..
'l^^L ;hk' t{iaiz'
L- r.tlaiana tr.r;- lotin i-pl'-'
q"Ptv '
). I'lAXliAln "
. | ,.1+J)*abJ(<+Z)+"1 a(b+b)
qk'cl
lqab(c+zlr hr" - Û,
As 'a -1
+ q)e{'l+o taJ+ abc +2$e
- qT, + ot"" + ouiA +ab'J
t =r -1*i)+ qb6(d+d ) -+mt3+Mt\-ttvllt
(J+al )+ arbc!c
* ab c
=
-r qb?d +ob'cd +aFd+ Ml3'ttah+
^-:',-r l:l ""'
* q0?J
- --r., +q6cJn oGeJ
-, ,'1t .'13 Mtz
; nro
P- S-( t'l ,to'tt't2't3'l14'ls)

l-+
f--T,r( or,,2i3,t4,5'6,+)
s6
oc ,d
d at lO
O0 \,
fr
tl I .*
0f lq 4
r{ 3 {, I
lr I \L u
{{,,b,.,J)-- d
l-j;L sl
sASsLetriAMe Y6NTg'.{.Leq,i
tn Johl h'r i/e/;/'t
R- /- 4"L,'g".1",, .s'lp;rsuf ghk-/z-/z
Fa/,gf Lu J;^1.; ufL, t,) ,"t";i/J;.,
"
A Karnaugh map provides a systematic method for simplifying Boolean expressions
(aradu!4 fltihrt The Karnugh Map p. 225

A,o,B"o
/'{,B:o
'l
, 4 - o ,B :
v,Y*-- ,| Arl , B.{
u' /44
0o
6
o
ol
A
* rttc'ulia o /,lu|u k-d-'
a h;gc b q;qoae ,
-
l"t^t u- oz soJ'*o
ll 4.i9t!.. d ltnmdt I
ol I L'' r'
lo i ar'<'
^ --Jd'i+ l'-t"g"'' ,'
F=A * 1 .,n Lon ro'
'i- (l*o*, iqinL al'nbilir'
A
AB+Ar5 : A ( 8tg ): I
",1
,?,L,9,|L,72 "'
A Karnaugh will produce the simplest SOP or POS expression possible
3 ,t2i+l7l: l4rêufh kritl.tt The 3-Variable Karnaugh Map
c
6c ol A OO ol lo
o! $0 tu. o tng h3
Ol nl ry ,lt nl ,16
tl
"3 r
n2 cell
/D
Ft
Bc
lr"rl, F, '-AB
o oc
oo'
.*f
-t bt0 Fz--Ae
# ,1 | |
l0c
to,
F= Fr+Fr=rts+A-
I
t 10
V
I
A8c+ [Bcr A ti"i* nBg
.L
R-l
Ca
The 4-Variable Karnaugh Map
Adjacency in a Karnough Map is defined by a single-variable change
L"j;L 2Z
4 a1,,3?/1"/'' )!r.anaqj4 A-czitt*t The 4-Variable Karnaugh Map
c!
ca 0o 0l rl Ag 0l
0o t1 0 3 z
0l
5 t3 t1
I
7 t 1t IL
lo L la to t I r
artotg\ fur''k
drrr.L; I >^( 1 , 3 , 4 , 5 , t 0 , t ? t l 3 ) h n L s i g o n , t " "s1c d2.I2l l-,'.i"i z
oo fr1' to KARNAUGH MAP SOP MINIMIZATION
o)t
I !- ,alcl + fea + Ba
.o t4
_lt
to
2 , 3 , 5 , t , 1 , y , , l o t! 1, l t 4t 1 5 )
f;- c+'[Ba+ 6E
C
A
t)
4 E, ( 6, t? ,B)
cnv
le
00
0t 's: 4D + Ab
l0
b
t
.z!.1r!fr | A
A Boolean expression must first be in standard form before you use a Karnaugh map.
KARNAUGH MAP POS MINIMIZATION
n; t.
o
() a (îr)
f--( B+a)
I
(< a
c J O1
1 T t , 2 . , .' .' Y r 7' ' gI' , 9I t, l 1 5 )
ry
lq)--
Z^ (0,2,4D.,44'l?'
llM\r,rrir
lU'x,5'+\=
?v
Az o ol 1o
0')
b E+t ) ( E+t +c)
+
1--(n+6) (A )(
0l
'.yb
f Ag.,tr\. ,!BZlr t,gct+A6-ctrA
{.,^l" r
1'l
._ \
/
OBo J pr l.t, t9
fi(2, t,?, ,l? rl)
cA
!,
lr
l0
Lo./L- ll
Non-Degenerate Two-Level Circuit Forms Introduction to Logic Design (2nd Ed.) p.155 (160)
^tfr.
B."lz ft,,Lsi[o4 latnntx {gi/L /.j;t<. bp/u,h
\_
''',,r1th
tl
g ciq.t1-U_an4_s.i Digital_Design_Mano_2e p.105 (95)
qdJt++-;
/- rmhik-rlo ls*' A nf,Nb ( , vedef;l
( aa,p'- h.n f"pl"^01
Realized from SOP form NoB v1
3"d.j
6r*l !- ATB+,4 e __fuil6+z

nNP ID
A gL
B
T
A
and_or
tltlorg a,t /2., t /<
,-udz "
(Ae
{ =f= e-E+A€
) f =(Ae, f
"-)= (as). ) UtPo-l'/A^tb
^JANU r llAN[
nand_nand
-- G+e) (A+ OA alPL
NftNl i.
f
or_nand
I
,- (t+ds([+4-- Q+E)+ ( E+c\ NoA- &
A
6 nor_or
r=(t+E)+ ( Ftcl = F8+AE

Realized from POS form l-ojll1 2tr
C_ ir4l"riy'.-,^rl-,n g..e4lza*..ri
(|opb'^ln.'n qo.?)rl )
6.*A y.f4rs+c)(f+ 8+[)

op-Nln
A
N0p- I
<.
E
a
+ F+B+e)- (A+B+c)+ ( A-itst?) Noe-NoR

P= (A+B+c)(
A.
B.
+=GE+c)-6#): ,qEi + nEc Al/bfu&
6
A
E
c-
f= ABC + AEc : (AEC)(n8c) MAITI' A,'J'

NA!A AN}
# (nEa) ( adc) = (n+c+c)

( A+s+t) ""/
a o) cl
o)
\ o t
0r o l I
o. X ,l o
lO
X o 1
t(0,1,.,4 I I u ( a,3,qt6tf,il
1-_ /4?)11):Ta (z,t)
110,b,,,J1--
>;(0, ,,tt4i t)+ I ( z,+)
,,l3,l
lvo4 - oK l,-/,b,,{h
Jo.qntr/qA,,,n;t.
| : m 6 ' t n 5 - t r a 2 t m u + t a t 3 im , g i - t J a + d 7
t -=-Yt1.M 3. /\4q.146.tt't1.M 11.

fuIR . ftl tt, b, b I
L,.jit- 2f,
dJo, So.oton
L- f G,L,.,A)=E. ( o,I,z,q,6,
+,I, q, tl, tS):p^;ry1;l L^n1",,t,
2- f G,u,c,ot)=Trm (ri?,r.,9,
1l).
:*A*. piF"d^
3-f tc3c,d) =,>.^(ol,r,r,tz,ttr,ri1^ftj-Cz,i,'tii
,6ryg"
, .Bi -o', t'ii| {'-nx; l,-r"n.
ri"l-#'v,i*1.,'i.u,l?iil;^'2.,!"#Ltt
Loi.
A' boalo su6as, var. !u, banl,ol Jv\<sin;^ b;.
/' L6,6 ! vor-
8u L.asanh cqr/notr iqin g.,<L ve
yek 7a,1lo, gttnla,slrr:
- nJJC r
va e'r, cL 1 ,-,;F;
-_.-K,] \ L-,*,
g ol c ' c r ; ; ; . g a r J r r v r c r s,vc_
r iL; ma-^vr J ocobilin
- nu'v'url"/
, L,-J; Lagrnq L,,.gay,
- I-orsq L{. L,,ri ;le aqrlorvlaa.
ldar" sl..rf".r- e tzl.rlerl

=E^ (o, r,?,4r ,(,?, &,9,t3rt5
l- .-.1ro,u,,,d) )
a0 F= aJ+ ,- * or5/ a hcd

0l
J
l0
b--
J
2- F C a ,L , c , d) =
'1-t-
Ityl (
/
// )
ot lt
Oo
F=(q+b+c+d)( q+ b+Z+J)( /.+c+ d,( q+btd,
Ol
F---
Loj:t+ ZG
3 - ffq r,c,J) = Z^(r, t,S,g,!?,tqttl) 1/^qz,7,tt)
0a 0t tl
f= ALa + dZJ+ qzi + qu-
4- m;{ir -> A .I
r B ., ,l,â-^tr ) C -+
, 2 . -arn,)r D
) t4,.1+.
3dt4
o D Doo cl
1e
a
Ooot
2 oo t0
?
Oa | | ol
q O I Oo
o I ol aa
6 a^l
Q I to
+ 0trt
r I oo2
I
q r ltl
/o
I /8+iDfAc+Bcb
lott
/t I | 00
'l
/? | | 0t
/4 4
It 4
* -
Qvi"z M.Cfu sL4 Y6al+ai(Tcblo 7a^8i.1
5"4t, Q. /vl. \l5 alc^: E*14 k"k,'J-",""
W Zqfu)41;,i aiz.
n: L.ll"., ,aL- op o g, &la'
Ft.,r,gi=X .(o, 1. 2-| g,'l ! t lt, 44,'l5)

, a !J&_:r'_. d )<lz
iq;nd. O b,,,lua.aXoa
3r,.tro 0 o 0o o / nt ooo-
4 6tltnta 'r
.l oo;il 8,2 oo -o/
,, I o /'l 2 oolo a tJ,8 - O 0 Ot/
a 1000 /
i ,t0
4o,t0 / 2,lo -6 t o/
2q
qt0 ri-o/
ll /o/t /,
3" ,]q ,l1/ o. '/ t0,tl 40 1-
9t'^ t- t0
t5 ( //,1
11,t4 I t l
-
T"Llo !
http://host.nigde.edu.tr/muzam/ JLI5 ' t 4'lot4 Doç. Dr. Murat UZAM
Ah .?
bt';L 27
w x t.L
- 0 -0
o)2,slo F(r,t',g,2)= w i Y + x z + *Y
q2,\2tt0 - 0 -0
40,14,l\ttt 4
r0tlt4,ll,lt l
a obl. 3
flr,r'la, trt4,B,e)
= A Ea+Aee+icc+AEatABerABc |-'"Lt'Xo
j.
4' Tq Llo lt "k-*-VL ote/t74r;n'7-
tr qa,c)= 2Q, 2,3,q ,e,+\

-oA BL A 8C .n 6 L_-
o oo/' o,7 0-0r' q 2,4,6 --o

- o 0"" l, tr,2, 6
2 a t o /.- O,t
;tl
'l o o:
L*
2l 30 ;-
3 0 tl,/, 'l
2, -/ ? Z -l
6 / / t2 /' 4, 6,1 o/i
,t ./l
44t/ 3,7 - I abto S
6,7 ,r 1-
/i
Ta 6lo 'l
Tablo2
tr-_B+a
l9l""i-,' F ( L.', -t
x,g,r I : Z-( 1,.2,{.,>,& t2.il]) Zr ( 9,ll'13 r51
']"" t'z- Me (lus .'d,i*--'^; l a t l \ aa " . a l < s a d e ) t \ 1 i r " " i c
/o.Lsi.9oavav . \
tt s" &tlt4 m' a f1û'A0", .
-
a1 "'" { NA oA htP'tenar l'-"lb'-'.. L t ,,
, i''a;z'
bt NkN[ - N*N b J SuqeL4l
s 1x g l
I Oao\ r .' ,
z no I J
\ O | oor'/
I \ o oOr'
; Qloty',
? | 0ot //'
/. t t 0o v
t/_ l ott '/.
ts l/o/ y',
lt4 | | | o r'z
LOJİK DEVRELER
| | KISIM 1
l t NOTLARI
/ 5DERSİ --- DERS http://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
,_ 1qLto t _
4}k, 28
urxJz /,
w x Lz._
'i,s "-
l< 11-^l / 4/qr,f3 -- t9l
o-oi /,r'
- +i5.1?" ''- of -
-10-
1.,, Otrc- t cr't't2
/.t? -loa /
U';i?
U,'; 4oo- z/ 8"1,17,t3
--4;R" 14-
4 - o-
---*--€-'
1=e. '
?,tz 1-0o +.t:
o"'l t,
4 l-?.
'
I --
"
? ) l t tt ? t l t I
tr, -4ol / -1;t3lffi
9,ll
i,'it 4-,lo-
l1
lt 4I
40-l /
-w,t#W -1-c
-rffi-!i??
l?t t9
blo 3
'1,r
))
, lt , 1 ,
ltltlt li- z
|
T^Llo 2-
L."+.ol [s4,eh b' lu^ ', 'qd" .f<-n,,-,kr.
2 wxLlz
1,s,1,t3 ;7
J- 9,l/.,t?rts
Lt,t,1?,13 v.t o I'tsPPw '4n
J'LLÎI- eln-a? -
8,1,t2,13 uu
- !;+1r4J+------w-e--
t?, 13, )\llt wN
F( /(,yt?): r,Fg€ + iz +xf twy- tw0

A^JD 0A
I
r
J
t
ll FtutN,t)
z
J
I
--r\
-v .-1)
x
l-j;/L 4
F=G *tt+3++xl+wi tcux

=la iyt ) ( yz) ( xj ) (*y) (u'x)
t
-v_
z
g
?
J
LU
x ----:
THE UNIVERSAL PROPERTY OF NAND AND NOR GATES
qANL ez /1Jo/L Lnp,lo.,n,aJ,.'tt,'t t .'
- NoT, fiNL,$R"erNOkfon Lsi;1onl"a n,n ri-/rqll0l,o prl".,4l a
3zr <t LL4 lir ilywsi
/1 _N
a
t> -t)
lD-{
!.r V- da
Y v- 4
pcr A-.t$"-- A
Al'\^
fv
t".1iLl
Aluu
ra\
t=+q+-n > t=i)-v Y=AB
A v -- A+B
wt?
&
Murat UZAM PICBIT_PLC İLE LOJİK TASARIM
bir fonksiyondaki NOT, OR, AND ve NAND kapıları yerine bunların eşdeğeri olan NOR
kapılarını kullanmaktır. Bu anlatılan her iki yöntemde, ilgili eşdeğerler yerine konduktan
sonra kapılarda sadeleşme varsa sadeleştirme işlemi yapılması gerekir. Şekil 5.24’te NAND
ve NOR kapıları kullanılarak temel lojik kapıların nasıl oluşturulduğu görülmektedir.
Kapı adı sembolü NAND kapı eşdeğeri NOR kapı eşdeğeri

NOT
(DEĞİL) a a a a
a a
kapısı
AND
a
(VE) a a a.b
kapısı a.b a.b
b b b
OR
a
(VEYA) a a+b a
a+b a+b
Kapısı b b b
NAND a
(VEDEĞİL) a a
Kapısı a.b a.b
b b b a.b
NOR a
(VEYADEĞİL) a a
kapısı a+b b a+b
b a+b b
Şekil
THE 5.24. NAND vePROPERTY
UNIVERSAL NOR kapılarıOF
ile temel
NANDlojik
AND kapıların oluşturulması.
NOR GATES
Sonuçta bir lojik fonksiyonun gerçekleştirilmesi için daha önceki kısımda anlatılan 8 farklı
yönteme ilave olarak burada 2 yöntem daha anlatılmıştır. Bu 2 yöntemin nasıl uygulandığını
bir örnek ile detaylı olarak inceleyelim.
Örnek 5.5. f(a,b,c) = ab  a c şeklinde bir Boole fonksiyonu verilmiştir. Buna göre:
a). Verilen fonksiyonu NAND kapılarının özelliklerinden faydalanarak sadece NAND

kapılarıyla PICBIT’te gerçekleştiriniz.
b). Verilen fonksiyonu NOR kapılarının özelliklerinden faydalanarak sadece NOR kapılarıyla
PICBIT’te gerçekleştiriniz.
Fonksiyonları PICBIT’te istenen lojik kapılarla gerçekleştirmek için giriş ve çıkışlara

PICBIT’te mevcut olan giriş ve çıkış isimlerini verelim: aPA0, bPA1, cPA2, ve
fPB0 olsun.
a). Verilen fonksiyonu NAND kapılarının özelliklerinden faydalanarak sadece NAND

kapılarıyla PICBIT’te gerçekleştirmek için öncelikle verildiği şekliyle (AND-OR) lojik
kapılarla gerçekleştirmemiz gerekir. Böylelikle verilen f(a,b,c) = ab  a c fonksiyonunu lojik
kapılar kullanarak Şekil 5.25’te görüldüğü gibi gerçekleştiririz.
Bölüm 5 - PICBIT ile Lojik Devre Tasarımı 93

LoJ\'l<- 30
---=-
-2& / v--Ar8
' NoT, A^J0,03 Ya NAN0 p^Lsi6 oalannta il0A'/-to,/nr,11U fi

3 u,tt)Jz'! hri lrf,asi
A _€>-4 =+ {-+-J '1=F

N"1 A A
I
. A+B A \=A+&
oA-
A #\-_gJ
E+
F-
tL''
^.8 )
s
A ,.1
-*48
Aru!
-/-r ga---Lr
-f-.-J Y=tB
M^JA
l$go la"ula r
J- (x+,1) (i++) : xl tiy o lJ.f.^" gi,sl<','"iz--
Llt = Xt +71+ l+ (xtx)
)'.{"rt-tx-1+
=Xz+rU r xlz-rFf? = xt (t+y) +Vy (l++) = X++FI
k+ frg -* A+B olJviunt gdsl^.t"tz'

a
:
/1 -r Ab -=
4 (n+6) _ aA+Fa= AB r A+B=AtB
.l':l http://host.nigde.edu.tr/muzam
(r+\) (i++t
* tr+t r )(.e
- lx q i )
I X:a)
rx*4,l \.
o'9 JJD....JL'
ira*;
\ a inB. /(ttB)tAB
t+Ag= rG+el+AE ne +Ag
.t A+
o6''^g}tn;" a+D
o CAiA)
, n*-n
-)
* B tt
4 6e+-v]-\ a+b
,l
- ,4+ts
L.jt'l<- ?'l
3- AB(Btc); AE oldug",n gsr*ca'niz

4BA+ nsc = Atg f Aec -- A B Cltc) =Ag
4- ) -* o,
A B (A'+B- lJ';,^, 33s{".rî1
=o
r'1
At'A+AYe
/ ' O
o
5- + 4n+e1= 4+E o lJ3-r'- gls.l-..f,,ra.
= AtB
5' AB CE-e+Bc) -- AEc ol{ug""w sbs}<;,,i2.
AE(F+E)r ABEc= ydr /AE+AEC = ABc
+ ASpc= ADC-
' - AE [s
+
(A +c)(A+D)(s+c)6 B +b) = Ag +c[ o O. ess*<;na.
. (o * 4D+,rc+cb)(B+ Bb+Bc+cb)
= (,r+Dic)+ca)J[B( r+o+c)+c{
[4 - i_ .
+--f
= (n+rb) (nrcl)
--ABtAcb+BcStc-D
** Afi + fU 414iB)
: ,qAt|(b
'" --N
E- A pr
-D;:-T,\+-i\ F3 F
-
F =?
A-v
--
Fr = /\C
Fz--F,+B -- nc+B
F3' 16 =(E+e) 6 \ = Gi +E)+E = A-c'P,+ A
F= -*tr = A cfi1fi -- A Cr6+,1)=A
^b '.- Alb
h +
(4+ B
A
' A tB
A+E-$i
6i'
A+At --
,i-;iry1
= A+E
--A+B h+6qf,|
n+etuil -ir
l\+(A'ut'
4tr+E)+nB
..,;r+fi6
_-
- - -->! A(4t>t
/f+n'r+1$
,+e+ AE+[e
\ /-> v,--r rt
-n.f e r n+F)
-.
A(ts+B)r
-' A+A) A+b'w
r+e /1+E
Loj"k- 32
1'
c-?
€
C=/
Ft = Al3 F3 =AB
c-- Fz--AE ,,-- CtUl(xte);(e+6) (*tB). n/nftnAr
'gl
'/"P/'g'"',
Fu.' AE +FB , Yo''
exolL Ldfi\
\ )
40-
A
A
F-2
F=Fr: eerE-- @+E)

(7+E)=AfABtAB+
.^-i = Aeta{ = LTr;( AA) =(Are) (ArE)
ft =rE
F, ^ aP.
F--Fs'-AA /'F6 ( rXNoe Lo,",s,
LOGIC CIRCUIT OPERATION WITH PULSE WAVEFORM INPUTS p. 278 (263)
Combinational LogicDERSİ
Circuits p. 311 (296)
Lojil'u 3J
LOJİK DEVRELER --- DERS NOTLARI KISIM 1 Doç. Dr.Murat UZAM
fi.o,* Lir".sgo"rl W,2'1.4'

Digital_Design_Mano_2e p.124 (114)
t' An'/ôh'k 1-''-/z'

/i' bJ ,.!,J.t/u (be,-&"s)
( KoJ loq'Qh- ( E n'nJnts )
*'
\16 koJ "d.;^Js6;"t;';"I"r ( ado- G nverl'rs1
"f ' f,tnrnp,
s
/1e/..!n
a)
hSFyu la. -( r j ^p. a{+s) -
";i:rk. "
*_wA tr!::'it;c;il
a,
lo Ar,'ftwt nP /J2)'r"- u-.. :
<n I cp
The Half-Adder f'D /a'1rcr
'ur> | |
; o a I qo +J-
o t ,
,/u-
e/4t (s)
cc)
I
Sv,a
7a7la, ( s) €&Cc)
s= 4&*48 = 408
C r /8,
Sum
(r"rto11
C(Etatc
1
Carry out
half_adder
L?i,'L B4
I am /op l4gtll The Full-Adder p. 314 (299)
\ A1A"
A-, , AsEzBLEo
9-i r= c2 tr cr \ Ao
h3'\ /.'\ A1 \ ,Bo
',
*,_+
' Bz + B z \ i *, B , --,t-
L^.- s.
ss €3l s, (9s, fg
-,l&,+u€l
.lli,
-- -i.t
3l
c, t' A S
cO oc o ci ol
,o DI o) 2
o
LO
:o
lo
II
I
o I ol
R
ql O) I
CD
tl
L(
o
tO
l. o
o
I
I vl
31 tl I
s= ,4Ecr + aBcJ+ EBA+ At3ct

("-_ ACt f AI3+BC;__
A EC; EBCi
J_"j;L fs
u"l(..J"lr
+ ABcl+AgQ'
s= Afia;+Al3cr' I
r -- A( \,Ec + rcc;) + I\(Rci
_, _- !.-_./.-
*E ) s,-- A@R
c-*o a
--
ex- 6o a
,41
s = AOBOC
:=A(BOC.)+A(BOci) ' /
s= Ac)b
/'-\
\]?Li
. . f'tl J'tJt'
C"--[Br,' + a Bc,'+A&{ +A 8C,

s - AOB-@CI Cn=GBrtdsc " P<([ tc )
) \ f JDR
9ir.1i Lp = \.r!'/r
ele
c; --.-'*_--
._f1T\r__, .t hP lo-
A -____+_A\r z,-
B -,4)),r--T1',u
Lr>r-+=r- s'hs'
LD-,- L_.__ -2_// roz"u/&-
the full-adder (FA) full_adder
Ag
tul tall.'
CoS
\-o
h r'rrr.l
F3
fo
B\
.n lol 't' lrg'
D
"t Four-Bit Parallel Adder
At 6a
\ \
AB AB
TI
FA 'r7
FA FA FA
CoS c.5
7 4
4_bit_parallel_adder
145B L)6
minuend Ljit" 3(
subtrahend
bolc,
Difference (D) Borrow (B)
Ya.t Q' Lentt ^
o ' ?'''o
0- 0 b,-o B--o
f..la
L B8
0-.t A=l B"'l 0a oo
vt
l-0 D--4 E to to o4
D =o E =o Ir 00
J): 1! I v.!:" = il@y

Ey
t^
,, ft
I 4
half_subtractor
I q
-?ba r
R e'- Difference (D)
L o'-
subtrahend
output borrow
previous borrow
-t\f; r.y'n t,
= 1' ,A* X -J
Taa ql laaqra t'.n 6\' I
v 7 /Fn- ,l
\z
/ ./ ?.o
{S{\r +e}
<1\l'dtt\t: /
A l r t L t 2D"
l I
0 o oo 6-o- J *"x" n' e
o6, r r \ -_g'
-
;---T*-t I
minuend
')
ol ;---6, I t o 0
ol\ '
l!2
oo\. 04
5 lc
b o a0
(l r | , qfa
I
z y-{gtll
a 1-->,
Yt j) (/+\
0c
0l /: A
l0 /o c
t-,LJ?+xJt+xJz f ,<y?
"/ oo
$--izli'ry+y+
0t/
Loj''L-3*
Borrow (B)
.krL
Difference (D)
h,;
IJ -- A ( yz (yll + Y ( iFtya\
=X- (a6+)+, c76-+l

D:X @y@+
X D({^'t"')
3 Difference (D)
7
ig ( a"rr)
output borrow
+ iY*
full_subtractor
fy + tY+
y,lT
D= ?f+ + fyt+ x tJl -t
.fxq?
= ff+ +xV (? 'rl
- ,-,5\
-- xg+ i[+trYt
) c
=1e1(;f+x1)+ -* x9 r0-@Y
t-"1'"L 38
CODE CONVERTERS p. 344 (329)
2: k-d j l'al7l;iri.t/er: Digital_Design_Mano_2e p.134 (124)
bi'
KoJ ,Art*,r- Lt',. l".J ,/. kJb,*,1 tugy, Li-J,p<-
/z-do <.^t,'.*,Atz x,--
4
RcL - A.ttL-3 L-L .,.t \\( Y'"\''
, *l- :. t u.,". a , bve tz-oAuno .' 3
-d a
ai^.)lJ^ ic..;4. t''' LoJ J;"1;,t$'i;;-
go..^t)Lt e1,n t i^' L.
Q ebLt
- !
x J 4/ q\r+-_q+
-)(S
oc
o0 oOo\a? tl o,l-ffi{lu:,4+B}fgc
-b o I o \ o I o I tl
'"5 o 41^ o ' I o
,b \,o, to
1 io r I
10 .t ol llD 0 0
t o I to i ro o I e6!:--e!tr-,-l!
10 t t | ; I o I o J'
8 | o oo I r o | | ol
'q
I o ot \ t I oo I
lo
c^ 0O Ot I It g ol l' X=EE'+ED+EC
a9
0l 0l
tl /l
l0 I XIX lo
J=aJ-+cD
(**
bcd_2_excess3_code_converter
L"i,',L37
Doç. Dr.Murat UZAM
3- KoJ C,t.lqj2"-Ctra.-&.d p. 331 (316)
N g i.ls i/c z' a'lof l
I
N.
o oo
oo I
o to fitclve,'tlteH)
(, r\ /
f c,L';'o'
loJ
l.c r
lt 0
.. zNq
Jur" a//'
G) t
0
X x
U I
t2o
4 00
olut'/
O
b.r.D
o
t)
ll
0 Ooto
o o\
n input lines
N x2-
N
C r., k-,I 0
,( o
9t rttu{ b6el.. n Do
2 output lines
e.l;l6l< . u/
\:>/
enable input /., \ u7
http://host.nigde.edu.tr/muzam *. 03
2^l)
1t
&,,k
A z
A 3
A{b tz3 B
o o9 f,.'{i,rc t SI q,'los
lo"
oo
\ Oo
\o 0 \o
\l o o\
Fl4B:i
-,r-- 9_1.-zl
{^\ I I t I
\ 'on,nn
i "": \o^
Xli"\r,ol
"ol,,tlrlto
A )-1 ?,(h
o"'irl;
!**hlu^J'"'n-
DECODER
A decoder is a circuit that changes a code into a set of signals. It is called a decoder because it
does the reverse of encoding. A common type of decoder is the line decoder which takes an
m-bit binary input data and decodes it into 2m data lines. As a standard combinational
component, a decoder, asserts one out of n output lines, depending on the value of an mbit
binary input data. The general form of an m-to-n decoder can be seen from Figure 1. In
general, an m-to-n decoder has m input lines, im-1, …, i1, i0, and n output lines, dn-1, …, d1, d0,
where n = 2m. Although, not shown in Figure 1, in addition, it may have an enable line, E, for
enabling the decoder. When the decoder is disabled with E set to 0 (for active-high enable
input E), all the output lines are de-asserted. When the decoder is enabled, then the output line
whose index is equal to the value of the input binary data is asserted (set to 1 for active-high),
while the rest of the output lines are de-asserted (set to 0 for active-high). A decoder is used in
a system having multiple components, and we want only one component to be selected or
enabled at any one time.
d0
d1
.
.
i0 . n o utput line s
i1 .
. .
m s e le c t inputs . .
. .
i m-1 d n-1 .
Figure 1. The general form of an m-to-n decoder, where n = 2m.
decoder_1_2: its’ symbol and the truth table.

Symbol Truth table
1x2
DECODER
d0
A d1
decoder_1_2
decoder_1_2_AL: sembolü ve doğruluk tablosu.
Sembol Doğruluk tablosu
1x2
DECODER
d0
A d1
decoder_1_2_E: its’ symbol and the truth table.

Symbol Truth table
1x2
DECODER
d0
decoder_1_2_E
A d1
E
decoder_1_2_E_AL: sembolü ve doğruluk tablosu.

1x2
DECODER
d0
A d1
E
Symbol Truth table
2x4
DECODER
d0
decoder_2_4
d1
A d2
B d3
decoder_2_4_AL sembolü ve doğruluk tablosu.

2x4
DECODER
d0
d1 decoder_2_4_AL
A d2
B d3

Symbol Truth table
2x4
DECODER
d0
d1 decoder_2_4_E
A d2
B d3
E
decoder_2_4_E_AL: sembolü ve doğruluk tablosu.
2x4
DECODER
d0
d1 decoder_2_4_AL_E
decoder_2_4_AL_E_AL
A d2
B d3
E

Symbol Truth table
3x8
DECODER
d0
d1
d2
d3
d4
A d5
B d6
C d7
decoder_3_8
decoder_3_8_AL: sembolü ve doğruluk tablosu.
3x8
DECODER
d0
d1
d2
d3
d4
A d5
B d6
C d7
decoder_3_8_AL

Symbol Truth table
3x8
DECODER
d0
d1
d2
d3
d4
A d5
B d6
C d7
E
decoder_3_8_E
“decod_3_8_E_AL” sembolü ve doğruluk tablosu.
3x8
DECODER
d0
d1
d2
d3
d4
A d5
B d6
C d7
E
decoder_3_8_E_AL
Lojik- /4 o
L-,1 L L"d 4 ,o z v ( a { nrrrvr a"u1

\ 1'
a, L,.f "
g irillr a,lrzSl"'
Nxtlz Ao A, la - - bts
oo0 o Ot4-
,W
o oo \ t-o-1
I
4ut I,
l, r.t^ ' '
)"J
I A,b
+o
/ttu#n/â1
*o' k""/ 'ti' z'3'i/"r L 7ot to
B*/o 4n yonlon
Ls;
'"9 B,'. L' J

/o5''t to''
''! ti,'i
4!
"
Iv9cL'kSttr'a
' d t " r ;L
,,e. (€Yl.( ?.:) l'oP's'g/c
1.1," h7 xif+ xYt

( 4'?'U'}1 = ijttrYll
I Y,4tr) =2 't x z
Fy++xi +* Y\+ Y
i^,i,,,'->(t't6'?)=
?x8
t'Att
.v t
+ ('
7
\
HW1: Construct a 4x16 decoder with five 2x4 decoders
HW2: Construct a 5x32 decoder with four 3x8 decoders
and one 2x4 decoder LI;L- 4l
Doç. Dr.Murat UZAM
Construction of a 4x16 decoder with two 3x8 decoders
ile Itxl6 L-,t ,.i' ,"Idi Jetr<ia

3^8 tSS c^8"'t
tij,
lt.ottl*as
ô*"'*
X Ao-D+
J
?
trr - bts
,41:4'Ji'll*,;;)
The BCD-to-7-Segment Decoder p.337(322)
Dt ot;t
8cl
efi,r-rl7'i7r*
'1t'i-i'f' uni)' r! tl
o4^
-l
f I e
,i,fr'q
"l__-1' l)' bt'bl'
c,
lFb / lcD
oNr't
t;,AtE-lt1
/\. \
ilfjl,
/.,
*-*--.
!fD
loj;t- 42
Doç. Dr.Murat UZAM
F
b
or l"t I"hl
Ajls Bn/#E.i
c l-- """'
-A ---',-t
/.:
LSE ,
bc q A l al b c Jitte - { 7 tl O
D A O U" I
'"i 100",
r - ^ l o\ J i'
lv
?', \
t no
t | | 0 oI
tu', ono, 'o'o
-o
);'otao'tl
", ,', 111
t t ol
n, 'n on
(t O r i r')
\ t, u' onorol
',
1 0 rtl 1
n' '' 4 4 4
o" t'1^
Q 1 0 0: i'' * \
i ,;,-"
'r rll
e4 Iw
tu la'.: ^ X , )a !
''. ,
)' .,- -)"
lt l.a,;, x - \-t t
','r'','r', ''v/''
.v'
i '
l: ,*-
/i.1 \
, I I
l-! li
L5;r< A3
Ac LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1
Ac
Doç. Dr.Murat UZAM
BA 8A ct lt l) Bi o, Dl ll l0 d4\ oe
o, o?
at 6 T I
ol
t,l 1
tll
l)
tl 4 ,|
x
lo 0
I
l9
. - D+ L+.'
r""Z+Enr BA
o'=gl 51cn+c[ A+D
-t- ( B + c En
t.:f1SAt cB+cB
+C,4, l--g=-l+aan(.-'bel\
r . - . " . . .--- - - - - J"
4\ ll
A O aO
)CBA DCBA
l-r,
rl t ,
t-..
..1
!-L_
\ c|r
I
\_4
\
1:=*-'
\
=$>-- -" .
t
l\-'--*"*--^
L--/ t
/
J-\*--"*-""
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 http://host.nigde.edu.tr/muzam/
IDoç. Dr. Murat UZAM
I-" I
LoJt Ia- qL1
tsr /1ryt
d
e
e
lz-qle I
bcd_2_7_segment
tVe.
ot1.
D d9u
c
B
orlo l*
q ôl
p. 339 (324)
n outputs
n
2 input lines
;t';i
7L,ry:"L;J1a1"t
I\
Dr
h
PA-
[-'\---
'-L- A
4O encoder_4_2
Dt
oa
o(-) p2fu3
D-
(PRIORITY) ENCODER
An encoder is a circuit that changes a set of signals into a code. As a standard combinational
component, an encoder is almost like the inverse of a decoder where it encodes a 2n-bit input
data into an n-bit code. As shown by the general form of an m-to-n encoder in Figure 1, the
encoder has m = 2n input lines and n output lines. For active high inputs, the operation of the
encoder is such that exactly one of the input lines should have a 1, while the remaining input
lines should have 0’s. The output is the binary value of the index of the input line that has the
1. It is assumed that only one input line can be a 1. Encoders are used to reduce the number of
bits needed to represent some given data either in data storage or in data transmission.
Encoders are also used in a system with 2n input devices, each of which may need to request
for service. One input line is connected to one input device. The input device requesting for
service will assert the input line that is connected to it. The corresponding n-bit output value
will indicate to the system which of the 2n devices is requesting for service. However, this
only works correctly if it is guaranteed that only one of the 2n devices will request for service
at any one time. If two or more devices request for service at the same time, then the output
will be incorrect. To resolve this problem, a priority is assigned to each of the input lines so
that when multiple requests are made, the encoder outputs the index value of the input line
with the highest priority. This modified encoder is known as a priority encoder. In this
article, we are concerned with the priority encoders. Although, not shown in Figure 1, the
priority encoder may have an enable line, E, for enabling it. When the priority encoder is
disabled with E set to 0 (for active-high enable input E), all the output lines will have 0’s (for
active-high outputs). When the priority encoder is enabled, then the output lines issues the
binary data representation of the highest priority input signal asserted (set to 1 for active-
high).
d0
d1
y0
y1
m input line s
.
.
.
. n o utput line s
.
.
. yn-1
.
.
d m-1
Figure 1. The general form of an m-to-n encoder, where m = 2n.

encoder_4_2_p: its’ symbol and the truth table.
Symbol Truth table
4x2
PRIORITY
ENCODER
3 encoder_4_2_p
2 A1
1 A0
0
encoder_4_2_p_E: its’ symbol and the truth table.

Symbol Truth table
4x2
PRIORITY
ENCODER
3
2 A1
1 A0
0
E
encoder_4_2_p_E
encoder_4_2_p_E_2
encoder_8_3_p: its’ symbol and the truth table.
Symbol Truth table
8x3
PRIORITY
ENCODER
7
6
5
4 A2 encoder_8_3_p
3 A1
A0
2
1
0
encoder_8_3_p_E: its’ symbol and the truth table.

Symbol Truth table
8x3
PRIORITY
ENCODER
7
6
5
4 A2
encoder_8_3_p_E
3 A1
A0
2
1
0
E
encoder_dec_bcd_p: its’ symbol and the truth table.
symbol Truth Table
DECIMAL TO BCD
PRIORITY ENCODER
9
8
7
6 A3
A2 encoder_dec_bcd_p
5
4 A1
A0
3
2
1
0
encod_dec_bcd_p_E: its’ symbol and the truth table.

Symbol Truth table
DECIMAL TO BCD
PRIORITY ENCODER
9
8
7
6 A3
5 A2
4 A1
A0
3
2
1
0
E
encoder_dec_bcd_p_E
DetL / A cD 2-a/.y tc.1 da2.<-
Loji L- 4,
rD€,c/BcD d,q
-,'c /.
\ . Aiacg,k
ilcb
tsc\ .L.J,
Ar- A, Ao
tL At" E*1 ^
i.= +t6+ 61+
o
o ol
o ^
ts1 :
t- +7+L+7
o D ,l
6a
.-*;-aat
I
I ol A"=4*3t>"
I to
lo g3
^.1
I
tl
priority encoders:
-t S
'r'\ A-
encoder_dec_bcd
A"
t'/tn seg,n,n e-5i/- o/,.,7 /noolj,"
{=t>-' 9-ll\-r
V -l l-.'
-lf---:c- o A+E
A=B
9
r -/ l_/
'l -)T-*:e--- a /+E
B":i/ O -/ J-z/
Lo ,Yl'sh"'1n,n
i -\f)P--
http://host.nigde.edu.tr/muzam | A=B
Loj;/. 4 6
2 b'1 tti(
ih' bi'ot\
A,Ao B,B.
tt,il'n"t*"
At
tlsg Br
Ra---\
LtB ,5o /
,'L Li ry tl"r,hr'lnz-i1
!a4!thm 1aa
A3ArA'A' 83B"B1B"
AE
E'
-\\-->
-'-7
J_-./
B"*)
ft=-B&sA7E , AB
Bj
Bt A<E
Br
B4
4a
x.
X.
Az-7Bt
)q
&
At=Bs
At --?s At-Br. A t l E t
X; &n'1 (-q re-
di=D,"-r; (i: A;B;*A: E

0o
0l
lo
tl
--)
(4=E)=&. xt: xt. r",1n, t r[e-r)(a,eJA-tE(p,r, t 4 {) (t" AtiA)

")
As\a xsA2B'-+ AiEif X4X2Xt#oE"
XsX2
6>B)=
- AsErt(Arsr+[l. e.F"i(n.r.tA.ij! f'j.tlr B.),4,B,+
I
4{"nGE)(*,s,*fr g,+n;a,
,E]) (,q, ) +"Fl
U<4 =
' 4'B,t tnzett
$$148._
t(h h tE rib,t,i$1\ g,,
fish+nltrXa,t rf,fl ),n,e,+F,l)
i, r.
-') Loj;lc Q|
, tl KISIM 1 Doç. Dr.Murat UZAM
?a
A = As AtA, Ao I B. ts:8rB,8o
-A' A>IB
bc- 6,
,fr A
'Br1
,rr{
k-) A_R
At
8l )
,40
B,
4_bit_comparator
Rr'
i 4 E ,r-<- A - 13 is lu^;
4 +B i7l<mi
A,nJe- ',:z;"t
L
t . L' Li.
1"so.lo5'P !''^ "
d
A/l\;se- A-B) A+B+l
6o'-'")htt
(' c,ouP'l
Az-
A.
#: {'t,V1t^-'1
qhi+t'La'
47B
A='
t3,
lr" ?l A= AJJJl1
ol1
I
A>B
/ol ,o
A.E
cI
*" 3'*l.it"-
hr)
( A'tulliplr*,.s)
I(g" sec.''i Digital_Design_Mano_2e p.183 (173)
lq _ ,2\ | /utux
It
'f2
Y (rlarp
n
2 input lines data input
t' .J
-.LI*t,' Jl
o L z (i-t) n select inputs
(-"+-t :^,"kJ
T"
-I
oo I.
T. Tr
lo T-
ll
51 ;--- =-- .aT --r

Y: 5,5. Jo+ 5,J.1, f ),Jo lz'fJ,)o Jl
'to
I-t
t-
tr 4
IttuX
1= s-'sii.br Sz-S,
S"f, 1 3y5,i J't s1s,s, Te. sr 9 -i -T, ' S"tll"lt
tsz-s,30& + s?-s, s.r?
MULTIPLEXER
As a standard combinational component, the multiplexer, abbreviated MUX, allows the

selection of one input signal among n signals, where n > 1, and is a power of two. Select lines
connected to the multiplexer determine which input signal is selected and passed to the output
of the multiplexer. As can be seen from Figure 1, in general, an n-to-1 multiplexer has n data
input lines, m select lines where m = log2 n, i.e. 2m = n, and one output line. Although, not
shown in Figure 1, in addition to the other inputs, the multiplexer may have an enable line, E,
for enabling it. When the multiplexer is disabled with E set to 0 (for active-high enable input
E), no input signal is selected and passed to the output.
d0
d1
n input d2
s ig nals .
. y o utput line
.
.
.
.
d n-1 s0
s1
s m-1
.....
m s e le c t inputs
Figure 1. The general form of a n-to-1 multiplexer, where n = 2m.
mux_2_1: its’ symbol and the truth table.

Symbol Truth table
d0
y mux_2_1
d1
s0
mux_2_1_E: its’ symbol and the truth table.
Symbol Truth table
E
d0
y mux_2_1_E
d1
s0

Symbol Truth table
d0
d1 mux_4_1
y
d2
d3
s1 s0

Symbol Truth table
E
d0
d1
y mux_4_1_E
d2
d3
s1 s0
Symbol Truth table
d0
d1
d2
d3
y mux_8_1
d4
d5
d6 s0
s1
d7 s2

Symbol Truth table
E
d0
d1
d2
d3
y mux_8_1_E
d4
d5
d6 s0
s1
d7 s2
L"j;1,,17
Doç. Dr.Murat UZAM
Boolean Function Implementation with multiplexers Digital_Design_Mano_2e p.186 (176)
go. /e f''" l'a'6n"l orrntn Ao /.r kqi.i i /e. 6 uq ctr-h1'llri ln -r I
A BC
F(48,c)=5(r,;,le)
truth table
implementation with 4x1 multiplexer: o ,,o

,o'ro
o
7 s.c l. 1
t' Lx 1
r \ o I' o
4
t.
:i \l PiJ;
r o1' 4
't\,tlP 1
7lli, 0
I'
implementation table
f- (A',f3,c,b)
z Z (0,1,?, tr) {, ^/t*rjonv,tv Li, Aotr'q
"y
Example
t,t,7l
re.,ici i/c 3atc,a,Lltg'h'ria Digital_Design_Mano_2e p.189 (179)
Io 8xl
It Mvx Jr Jr JL Jl lq rj JL J7
3L
mux_8_1_E_f rt rq@
T, 1
JL'rl
:2-- ^ - a.;t
A\CA,F
@@-.sr cDl-l-qZ--
{',:it- iDSorooD
\',iit,
'o' t'i
1,
p'
l'":
i,"1l\: t"-
t,t,
oo \o
rr 'o l!
l] r r 11 +JzJ,5o
A demultiplexer (DEMUX) basically reverses the multiplexing function.
Lej"L fo
It takes digital information
LOJİK from---one
DEVRELER DERSİ DERSline and distribute
NOTLARI it to
KISIM 1 a given number of outputDoç.
lines.
Dr.Murat UZAM
7- DJ" (V,'i) b,.g,hc,lo.(Denaulh'pkxo') p. 355 (340)

!t
Veh'?irili B,
n
I 2 output lines
data input '
t Bn-,
b3 N,b, N
-^-.'^ ' n -^ ; -?-
n select inputs wvv-
sec;q',
ltn
gi 'it
0{
lo
0 0 t0
So ll oI0e
r0 00
Nr
ba 4-E
)Mi/x
D3
. t "r | -'t 5'-51

Posi*{ v- N t1 an t L-oJt rt-
l"iiL Ngch'f l-1'tl

7"ulil
Hcgul-' o
H('sA)--.1
LUt) - t
J-(q"') = A
p0{ 1"7,s,
lha,tin--L"- gtriyli Adl\ l.ap,r,
4 ---{-'...-
'^ Y
l^t=*>-Y=nt[+f
\ \,-
5 ------'1 ,/-
c 4/./.- V: AtBtc
)" "-{
\= 4.9 C
Na,h'f - ANI) l-?'s,
- NoB--
NANDl"^p,s, ue A.iivs -l-a"' 0R laep,1'
A _____-1-- Y
8-----LP--_ - t , Alzc ? 4:5-\-Y=A+B+a
A+B+' le
C-l
\l-
z---------2'--
t-
DEMULTIPLEXER
A demultiplexer, abbreviated DMUX, is used when a circuit is to send a signal to one of many
devices. This description sounds similar to the description given for a decoder, but a decoder
is used to select among many devices while a demultiplexer is used to send a signal among
many devices. However, any decoder having an enable line can function as a demultiplexer. If
the enable line of a decoder is used as a data input, then the data can be routed to any one of
the outputs and thus in that case the decoder can be used as a demultiplexer. As the name
infers, a demultiplexer performs the opposite function to that of a multiplexer. A single input
signal can be connected to any one of the output lines provided by the choice of an
appropriate select signal. The general form of a 1-to-n demultiplexer can be seen from Figure
1. If there are “m” select inputs then the number of output lines to which the data can be
routed is n = 2m. Although, not shown in Figure 1, in addition to the other inputs, the
demultiplexer may have an enable line, E, for enabling it. When the demultiplexer is disabled
with E set to 0 (for active-high enable input E), no output line is selected and therefore the
input signal is not passed to any output line.
y0
y1
.
. n output lines
input s ignal i .
.
.
.
yn-1
s0
s1
s m-1
.....
m s elect inputs
Figure 1. The general form of a 1-to-n demultiplexer, where n = 2m.
Dmux_1_2: its’ symbol and the truth table.

Symbol Truth table
y0 Dmux_1_2
i
y1
s0
Dmux_1_2_E: its’ symbol and the truth table.
Symbol Truth table
E
y0
i Dmux_1_2_E
y1
s0
Dmux_1_4: with its’ symbol and the truth table.

Symbol Truth table
y0
y1
i
y2
y3 Dmux_1_4
s1
s0

Symbol Truth table
E y0
y1
i
y2
y3 Dmux_1_4_E
s1
s0
Dmux_1_8: its’ symbol and the truth table.
Symbol Truth table
y0
y1
y2
y3
i y4 Dmux_1_8
y5
s2 y6
s1 y7
s0

Symbol Truth table
E y0
y1
y2
y3
i y4 Dmux_1_8_E
y5
s2 y6
s1 y7
s0
SEQUENTIAL LOGIC
KISIM 1 t1j,'L s4
Doç. Dr.Murat UZAM
Ap-btFtk LoiiK_ lathces, flip-flops p. 385 (370)
L- 14oô slatola Mu /h v, L..li. ( 7.2 /.-a.../t L4a"* sa/"'f )

LzrarS D hzavn
stable state , -'2
unstable state
Iufr.q 1241L p",..t -. {<s,a AaE/1
impulse
2- EisJ!.Lle_/u" //iv i Lra y'$r ( /k4 t.d.t.tl Ln"v,n sol'/ )'.
l1 f /y- f bpl..
- 1,.+.^
a"-ûl\
- l,4,,sr +.+.'Llt*,Jt FF.
t
v|.lrttu
impulse
T. I I - e,b
t,Jr l.- '.su,!)
U.rrrYA
B- A sh 61. 14,' l{i ,ziL,z.l'. ( /aa.q.S t1 L-û.n 5"t,,'f ol" n\
Eu e, htI l-rcr l, L;. lô""^ snh,'p Q4,'lair. /L l,s,...r,t /*,*

.irdttada qltr'i.a&a al<iis ir. e s*Ll. q.,,d<tHlq
,n,, /h.,t;L,-lSr L,^.^1,-,-
c-I oc-le( zs,nâ"la"'<) s ; ag"a ) ltt t.ilq*otL i zl,?z b,> osilq.l.;. a la"cl,. lt-'/lor,l,t.
BiSrAEL€ wl rtLTtYi(P"g7ii2_ R (P'4\ : s$t h

SG.J ) : Lorinvalid condition
o
R
tl o,l I
inputs SR_latch_nand outputs
1 l0 ol I
>l 11
k
/
(t.w
act.ir.
Japof s-A taI.l^
\
outputs make transitions a
f
No Change (NC) h, r,lgoc
.q""n
a:: LrjI l. s,".bol;
l4.l; 6; L 10 lo lo
timing diagram of active LOW input SR latch

L{,'/<_ t2
& ,l
k a 5A QC C
oN,4.
to,l
rk )o No Change (NC)
SR_latch_nor
I 10 o0 2\
s
lr
AcF,rc higt^, 4^Pvr
( )
SB FF invalid condition
timing diagram of active HIGH input SR latch

outputs make transitions
" ,r.- 0 orr,tt'

a
q
ot, c1
(s"qHi )
ldlpIanntS s-R L"l.L (1,'t"^Jel)
The Gated SR Latch uz*i"*
gated_SR_latch t-f 5,<

s- 4 O XX
Q - l- '<r o 1 00
.,H. - | ,l o\
- , -tA 4t- ras4
o | 10 s.t
l1{
.I
Lo1'"1<- 53
@"t1,')
LOJİK DEVRELER DERSİ --- DERS NOTLARI FF KISIM 1 Doç. Dr.Murat UZAM
gated_D_latch
(.orp r lonmr; D L"t.J, ( na-."Jal,
)
The Gated D Latch
CP
ox
,t o
41
e t - -Ka^/fA EDGE TRIGGERED (etfe

Tert:pLeMe FLIP-FLOPS
--- -"''\/-
e
c s|e- q rJ(
fLo
_J.L o
-i-1 I t (.'t
dynamic input indicator

<. sR sq-
-J_Loo e"G I
-J1z- I4 o1
-.% 1o to
--{s--a}- -A}-
D_FF
-{b
--D.- ;, -4";l
'4rI
+
qT-
[ I
rising edge triggered D flip-flop falling edge triggered D flip-flop
t-k Fli FhP

iol brllo"'|.^ f l'p f t", ha
cftz- QA
NoJ4i'r,-9ol^
oo &Q. Change (NC)
o\ ,<t c-l-
lo 1o sc-l
rising edge triggered JK flip-flop l'l \.{o rYO hsSl" JK_FF
falling edge triggered JK flip-flop

-T F/tp-FloP
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 r3 Doç. Dr.Murat UZAM
a uuj
[]a4;r;-Yr{ Qq
O ? s FF
^ )'
.D
E-r
T_FF
^
T '
eE ) DFF
5 -K * c? I "
9s94- ^ cf ----) rl L
',..,
JptF 7
to
5- F. -T rr i
FT I
D N
-) T-F I
,-F
(o
IG
L!,'L- s4
Doç. Dr.Murat UZAM
A sc^L." Preset and Clear Inputs

Asynchronous
CLA c cR.
P?6
CIA
P.r-v-f
* EiLe-erc,ni1);;it}r.E
\* C,'lg, g,',,i lnn' s";fiFJls'
A"- - ug&i
Master-Slave SR Flip-Flop
A 5t /,tEL( p atlp..a4
ourylr 5r4b4/
- P9t
I l-
a
I *\
q. c
=l
Rt
aJ+
5R
tl cvL'
-n
ft\ rkl
d a K4^,. l4h lLla_,lJ d.j:/L,.L/, OO
T-1 a4 o
_J1 l0 I
A --rLg
4.'' .
:1
h d^h*M,-
http://host.nigde.edu.tr/muzam/
R ri-s-*_)
Doç. Dr. Murat UZAM

LojiL tJi
@atJu'
-fi,r ston.)
:ugdaj T-11 Ftr.
Master-Slave JK Flip-Flop
-L1- NocLsz
o o lq" S,
Prj-l-
s-t
pl
.[ 14 fogjtc.-
IQ"Qo
(AA"#u-sh"z)
Master-Slave D Flip-Flop [ rp
-\ ,_.ral_ r-/ ol ,.54

-!r ' - . Jt-1L - I| ID S?+
---l"
r"-r -1fQ
-7
-- '--.dc IO
LI JJ_
L-
D_flip_flop_f
D_flip_flop_r
D_flip_flop_SR_f
D_flip_flop_SR_r
JK_flip_flop_r
JK_flip_flop_f
JK_flip_flop_SR_f
JK_flip_flop_SR_r
T_flip_flop_r
T_flip_flop_f
T_flip_flop_SR_f
T_flip_flop_SR_r

L.j:L s(
'bP
y3
ct\
Qr
Q?
{rs
6
r rlQ
O olQo a
o,lq A'-"
I oll
r rld;
' (bu\
L.j"h--Etf-
^9" LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 Doç. Dr.Murat UZAM
c tt)
h
G.4q
Qu
O3
o\
QE
o!
Ol
lo
ll 'lYW{ffl*)
L"j,'L sV
Doç. Dr.Murat UZAM
)
JCOUNTERS
AYICILA( i
L- As
AsynchronousS-r1,.-.1.- (Ilipple
Counters (Ripple C-"'f.'\
Counters)
",.,L-,'o.. q3"rcrlar (P",",IU
2- 5Synchronous
"...Lzo"r S Counters (Parallel Counters)
c.**-)
s"nl"- n Srj,.-^lo.\
AAsynchronous Counters (Ripple Counters)
Herbi. FF' 2'y" b5l.- J^ & 2'.1. r4!c^
2" =-il" *> n:{ Ftr snj,s,
2" , i\ --> n=- 6 39,-- tn 'r=f , 3i)n:b;fru

Qt 'I
r
c
K
A 2-Bit Asynchronous Binary Counter
Lc.qr^ \.+ @,a, Des,",a\

+" o
,1
o
.l , ol (
count_2_bit_as
t nr,t- 1 lo J
!r. +3 3 tl 3
t..* \ 4 AO 0
A33-Bit
B,'/1,'l- iaa.7
Asynchronous
B
Binary Counter
nAsaL-n
O, ,1" i''r' I)"'r,.,. cf 4lQ.Q,
count_3_bit_as 0o o
'l oo l. T
CP a OI o L
tqt3 3 0t I 3
\ l0x
to I
propagation delay tn+G I, rlt T
g.U'ilL1l*{l'ri 'rhl+
ll I v
a\
qt
q3
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 http://host.nigde.edu.tr/muzam/
counter recycles Doç. Dr. Murat UZAM
back to 0
flip-flop
count outputs
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 Doç. Dr.Murat
values UZAM
A 4-Bit Asynchronous Binary UP Counter count_4_bit_as_d
The maximum possible number of states (maximum

modulus) of a counter is "n" power of 2, where "n" is the
number of flip-flops in the counter.
state diagram
http://host.nigde.edu.tr/muzam counter recycles
back to 0
KISIM 1
LOJİK DEVRELER DERSİ --- DERS NOTLARI Doç. Dr.Murat UZAM
count_dec_as
count_dec_as_7seg
An asynchronously clocked decade counter with asynchronous recycling
An asynchronously clocked modulus-12 counter
with asynchronous recycling
KISIM 1 Doç. Dr.Murat UZAM
flip-flop
outputs
flip-flop
count
outputs
values
truncated sequence
temporary state
necessary for
recycling
temporary state necessary
for recycling state diagram
KISIM 1
LOJİK DEVRELER DERSİ --- DERS NOTLARI Doç. Dr.Murat UZAM
count_mod12_as
Loj;L 58
Bz[''.
Modulus 8,7 be5
/''Counters with c'.- kat/ar recycling
asynchronous 5.y otl
, *,".'t ,
14
;^
>( ({
\-/
)
)<-cr-d
,lt' e. L"J".
1Qe Qt Q'
40 t0
a-41,
E g"u' o-'t4olsogll count_mod12_as
Qq Qr
11 1o u ----
Qz-"
qzr'ryc- .J'tJ/cl
A 3-Bit Asynchronous Binary DOWN Counter \*,.1al i, !'0'' *r Qr.Q, o4Ji.4r, I
1"1o t 4 4 ' l o oo
I \I9- Qg ti0 a0 4 7'
,'*'i O l: 1 t0
€,.rI 3i 0 ,0i , 0l
I
\l a
OO
cp tar 4
tur! ri , .toi 0
2
6 ! l orl o t O,
vlt / Dl 0
o
count_3bit_as_d t*\ o\,, t,10 o0i
o\
Qt
Qr
flip-flop
count outputs
values
A 4-Bit Asynchronous Binary DOWN Counter
count_4bit_as_d
state diagram
o dl,ni
'
1, k^ 3-t' Ss^lE^sa7t( t
' '*
13 l"-^ f 9zr! *a'Xen tqld'c,
t ''
'Jat /o '
0 n (S ih-r,' v'7a
,9*'
>:7' c I
7 4l'
iLu'i *ag * $e+f
,'tL, o,r&
K: control input :
if K=1 count UP flip-flop
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 count Doç. Dr.Murat UZAM
outputs
if K=0 count DOWN values
clock
pulse
A 4-Bit Asynchronous Binary UP/DOWN Counter

count_4_bit_as_ud_1
count_4_bit_as_ud_2
state diagram
RESET (or setup) circuits
to a circuit which is
to a circuit which is to be reset to be reset
with a "logic 0" signal with a "logic 0"
signal
reset button
Power ON RESET circuit Power ON RESET circuit

with a reset button

count_as_up_12_..._3
Q0(L S B) Q1 Q2 Q3 (MS B)
HIGH
S S S S
J Q J Q J Q J Q
CLK C FF0 C FF1 C FF2 C FF3
+V
K Q K Q K Q K Q
R R R R
HIGH
S S S S
J Q J Q J Q J Q
+V
K Q K Q K Q K Q
R R R R

HIGH
S S S S
J Q J Q J Q J Q
+V
K Q K Q K Q K Q
R R R R
HIGH
S S S S
J Q J Q J Q J Q
+V
K Q K Q K Q K Q
R R R R

+V
RESET
C HIGH
S S S S
J Q J Q J Q J Q
+V
K Q K Q K Q K Q
R R R R
R
SETUP
+V
RESET
C HIGH
S S S S
J Q J Q J Q J Q
+V
K Q K Q K Q K Q
R R R R
R
SETUP


+V
RESET
C HIGH
S S S S
J Q J Q J Q J Q
+V
K Q K Q K Q K Q
R R R R
R
SETUP
count_secmeli_as
Loj
Doç. Dr.Murat UZAM
s7
A t'let'; - Ca.'.-; Ya"ot
4-Bit Asynchronous gV*
Binary UP/DOWN Counter
flt".t/<,oa Scgtct
count_4_bit_as_ud_1
Ko /-rt I :4 --> count_4_bit_as_ud_2
"
k-o ^h'o I = o ---5 ";: Ss's'êvovleuL
&"lol
4< '=---l a bl,-

b -u
\--' -;df
o
|3 't,t AEP
je;l?
i;e," o- '€-P
.!€^/KA o V
Synchronous s A (Parallel
Counters i t L t e A R Counters)
s'ff':,"- o ''Lr's n Jol,!,

u, yt^ "t{rr-,2.u' "nlc !a,vaflonaL. ly",
""
Ja
truth table present state next state
OD
o4 O ---> o ;.
4o t o-> ,l ,tx
41 qo 4 ---s
O x'l x: don't care
1 --> 1 xo
the excitation table for a JK flip-flop
Design Steps for synchronous counters:

1. State diagram
2. Next state table we can use the following flip-flops
3. Flip-flop transition table for designing synchronous counters:
4. Flip-flop input functions JK flip-flops
5. Karnough Maps D flip-flops
6. Logic Expressions for flip-flop inputs T flip-flops
7. Counter implementation
1o.1,
L 6o
Doç. Dr.Murat UZAM
Design of a synchronous decade counter

l o t , , t - . ( J r , ,;
next state table flip-flop transition table flip-flop input functions
Q+ QsQz Q' Q , Q r Q zQ ,
Q,, Q] Qz a, nl r"l a ltz'
ta state
present nextt"+'l
state tl).D^r I f^-tArl a
^
oo o oo t 0)o olo (
{ ttoot 0a \o oJo 0Jo 4

oolo oot4 o J 0 oJA
o 4 00 a ) 0 o-5t l-t o
o I co o 4 c4 D)O t+l a+l
o 4 A4 0l4o o-o l ) i 4+o
o | 40 0 t 14 o)o l ) 4 o-rl
o 4t 4 0o o o+l l)o i;b I
looo b04 ,t-rI arl x
I I oo 4 O 0 0o x
-anQ-i Pq
O& a 0 0l o0 Qt tt to
O2 x X x J
0l
91 {
)l tY
I' J
t1 t,
0 k })
t0 10 X 0 .{
^ J4= Q3QeQ, &. Q'

g"q
J3: L{2LYl
9:0r 9q
u?
tQ\ 03 or I lA 0 L.\ u 0 a 1 r( It
lc ,
\ 0a I i)
2l 0 { ,r fl r)
7'- 4
ll ll
)(
$ \
i0 0 t? X
/.s--Q"Q,, Kz = Q r
9,o,rr= QcQr
t Q'q [ r ] )'
'l '? lir O;i tl. o, u._!?
4 1 x 4 r i.t Karnough Maps
t1 x x { ( tr
x ^ '{ 4
t* .,1 4 l0 http://host.nigde.edu.tr/muzam
LOJİK DEVRELER DERSİ:---
l DERS NOTLARI KISIM 1 http://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
J4''l
L"j,'t<6 !
Logic Expressions for flip-flop inputs
5{: I J3c Q2Qr
Vt -l
L3 : QzQr
j4 = ere"e, count_s_dec_7seg
K2=Q\ tsq= Qt
Counter implementation
(r(
Ia I
€
o'Hr,n
;/eng-Design
At-, dog.'
/t- en^! e4 bit
of a Synchronous sdJc^
Binary Ee4l.-o.
Up/Down Counter s:dyrct
*tgr
"'l'
O ---r{s / 4r-->O
t {' t
O - + l - - > ? - . 13 - : - . - --) /3-) t 2 ^+ 4 1 ) /0 --+9--r40
'QqQ: QzQ, otorsr
e,ce v3 Q1 0, -11 Ir
l"-
,L3
J I l"[
//eJUq s.!tcl gz.ige s"y,er icin
T1r 1 J{ -- ,l
Ll:l lll =- 1
TLIQI
E7-- Qt
Itt . Qr
J3: QrQt 'rj = QrQt
,<3: QaQL zr -d 6l
i4 . e.Q.Qr J q ' - u Ct { r w ,
, - I :qgwl
- F - 7 i tlJ[
-l
Lq' QsQ.Ql fq
L"j i lL oz^
/t4"L
pl --
M:
count_s_4bit_ud_7seg
gtgd ^
18 --> /t -> I'-,*!2,
a@!e::i: Se'/"-/"'nolz,1b,'r
SenLro n sej rr, crJt,1t7-

4l,v "<!,v,, /-c.1a/-1
"fuL, ^^ê-
^t=3
. \=-
-> a
/ <--
,<-----) t2 -_> e<---l
c -)' 1-
--"= PzkL'4e.2-
__
i/e-, v<- 3u i sajaa Lir sdy,.( rrt-1/.<t ; lo5a./g rntz -
-t-
' 4 -./ - .l ')
7- l/
bağlı olarak sayıcı çıkışlarının (PB3, PB2, PB1 ve PB0) PB7’deki sinyalin 1’den 0’a her
düşüşünde PA0=1 olduğu durumda 0’dan 15’e doğru (ikilik olarak 0000 değerinden 1111
değerine doğru) yukarı, PA0=0 olduğu durumda ise 15’ten 0’a doğru (ikilik olarak 1111
değerinden 0000 değerine doğru) aşağı sayma değerlerini gösterdiğini gözlemleyiniz. Sayıcı
belirli bir yönde sayarken (örneğin yukarı doğru) sayma yönü değiştirildiğinde sayıcının
ulaşılan sayma değerinden itibaren diğer yönde saymaya devam edildiğine dikkat ediniz.
Hatırlanacağı üzere 4 bitlik asenkron yukarı/aşağı sayıcıda sayma yönünün değiştirilmesiyle
birlikte sayıcı çıkışları tetikleme girişinin düşen kenarından önce rastgele değişmekteydi, yani
sayıcı değeri kaybolmaktaydı. Senkron sayıcıda ise böyle bir problem meydana
gelmemektedir.
5.4.2.4. Senkron Sayıcı Tasarımı: Bir sayıcı, tetikleme darbeleri uygulanarak önceden
belirlenmiş bir sırayla sayma işlemi gerçekleştiren bir sıralı (ya da ardışıl) (sequential) devre
olarak tanımlanabilir. Sayıcı devrelerinde herbir tetikleme darbesi ile sayıcı bulunduğu
durumdan bir sonraki duruma geçmektedir. Bir sonraki sayma durumu tamamen o an içinde
bulunulan duruma bağlıdır. Bu sebepten sayıcıların sayma sırasını temsil etmek üzere sonlu
durum makinalarının (finite state machines) ya da kısaca durum makinalarının kullanımı
oldukça yaygındır. Senkron sayıcılarda, sayıcı tasarımında en yaygın olarak kullanılan
yöntem sayma değerleri içindeki en büyük sayıyı ikili (binary) olarak ifade edecek şekilde
yeterli flip-flop kullanmak ve buna göre kullanılacak olan herbir flip-flop için gerekli giriş
fonksiyonunu en sade şekilde bulmaktır. Örneğin, sayma işleminde en büyük sayı değeri 21
(ikili olarak = 10101) sayısı ise bu sayma işlemi için toplam 5 tane flip-flop kullanmak
gerekmektedir. Çünki 25 = 32 olduğundan 5 flip-flop kullanarak 0’dan 31’e kadar sayma
işlemi gerçekleştirilebilir. Bu yöntemde flip-flop çıkışları sayıcı çıkışlarına eşittir. Bu yöntem
flip-flop sayısından tasarruf etmek için kullanılan bir yöntem olarak düşünülebilir. Fakat bu
yöntemde eğer sayma değerleri büyük olursa flip-flop giriş fonksiyonları kompleks hale gelir
ve kolaylıkla sadeleştirilemez. Bu yöntemde takip edilecek işlem sırası aşağıdaki gibi
özetlenebilir:
1- Sayıcı bir durum makinası ile ifade edilir.

2- Kullanılacak flip-flop tipi ve sayısı belirlenir.
3- Sayıcıya ait durum tablosu oluşturulur. Bu tablo sayıcının bulunduğu sayıdan (tn) bir
sonraki sayıya (tn+1) geçişini ifade eder.
4- Kullanılan flip-flop tipine ait uyarım tablosundan faydalanılarak flip-flop
çıkışlarındaki değişimleri elde etmek için flip-flop giriş fonksiyonlarının ne olması
gerektiğini gösteren sayıcı tablosu oluşturulur.
5- Her bir flip-flop girişi için bulunan fonksiyonlar sadeleştirilir. Karnough haritası ile
sadeleştirme yapılması durumunda fonksiyonların haritaya yerleştirilmesinden sonra
haritada boş kalan yerler ‘ne olursa olsun’(  : don’t care) olarak işaretlenir.
6- Bulunan sadeleşmiş fonksiyonlarla senkron sayıcı devresi çizilir.
Bu işlem basamaklarını bir örnek üzerinde inceleyelim.
ÖRNEK 5.17. 0246135702... şeklinde periyodik olarak sayan bir

senkron sayıcı devresini;
a). JK flip-floplar kullanarak tasarlayınız.
b). T flip-floplar kullanarak tasarlayınız.
c). D flip-floplar kullanarak tasarlayınız ve PICBIT’te gerçekleştiriniz.

CEVAP a):
0246135702... şeklinde periyodik olarak sayan bir senkron sayıcı

devresini JK flip-floplar kullanarak tanımlanan işlem sırasına uygun bir şekilde tasarlayalım.
1- Sayıcıyı bir durum makinası ile ifade edelim: Şekil 5.194’te

0246135702... şeklinde periyodik olarak sayan senkron sayıcı
devresine ait durum makinası görülmektedir.
0 2 4 6 1 3 5 7
flip-flop çıkışları =
000 010 100 110 001 011 101 111
sayıcı çıkışları:
(Q2Q1Q0)
Şekil 5.194. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde periyodik olarak sayan senkron sayıcıya ait
durum makinası ve her bir durum için flip-flop çıkışları.
2- Kullanılacak flip-flop tipi ve sayısını belirleyelim: Bu örnek için kullanılacak olan

flip-flop tipi JK flip-flop olarak verilmiştir. Sayıcıda kullanılan en büyük sayı değeri 7 olduğu
için bu sayma işlemini gerçekleştirmek için 3 tane flip-flop kullanmak yeterli olacaktır. 3 tane
flip-flop kullanarak toplam 8 tane (23 = 8) yani 0’dan 7’ye (23 – 1 = 7) kadar sayma işlemi
gerçekleştirilebilmektedir.
3- Sayıcıya ait durum tablosunu oluşturalım: 0246135702...

şeklinde periyodik olarak sayan senkron sayıcıya ait durum tablosu Tablo 5.34’te görüdüğü
gibidir. Dikkat edilirse sayıcıdaki her bir sayı değişimi tek tek bu tabloda yer almaktadır.
Tablo 5.34. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde periyodik olarak sayan senkron sayıcıya ait
şimdiki ve sonraki durumda sayı değişimlerini gösteren durum tablosu.
Şimdiki durum
present state Sonraki
next durum
state
tn tn+1
(ikili) Onluk (ikili) Onluk
Q2Q1Q0 sayı Q2Q1Q0 sayı
000 0 010 2
010 2 100 4
100 4 110 6
110 6 001 1
001 1 011 3
011 3 101 5
101 5 111 7
111 7 000 0
next state table
4- Sayıcıya ait sayıcı tablosunu oluşturalım: Tasarlanacak olan sayıcıya ait sayıcı
tablosunu oluşturmak için JK flip-flop’a ait Tablo 5.35’te görülen uyarım tablosundan
faydalanılmıştır. Hatırlanacağı üzere flip-flop uyarım tablosu flip-flop çıkışındaki
değişikliklerin elde edilebilmesi için girişlerin ne olması gerektiğini gösteren tablodur.

Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu değişimlerin elde

edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları yer almaktadır.
Sayıcıya ait sayıcı tablosu Tablo 5.36’te görülmektedir.
JK flip-flop
Tablo 5.35. transitionuyarım
JK flip-flop’un tabletablosu
Qtn Qtn+1 J K
00 0 
01 1 
10  1
11  0
Tablo 5.36. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde sayan senkron sayıcıya ait sayı değişimleri,
flip-flop çıkışlarındaki değişim ve bu sayıcı için kullanılacak JK flip-floplara ait giriş
present state next state fonksiyonlarını gösteren sayıcı tablosu.
tetik- flip-flop giriş
flip-flop çıkışları flip-flop çıkışlarındaki değişim flip-flop input functions
leme fonksiyonları
CP Q2Q1Q0 Q2Q1Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
tn tn tn+1 tn tn+1 tn tn+1 tn tn+1 tn tn tn tn tn tn
0 000 010 00 01 00 0  1  0 
1 010 100 01 10 00 1   1 0 
2 100 110 11 01 00  0 1  0 
3 110 001 10 10 01  1  1 1 
4 001 011 00 01 11 0  1   0
5 011 101 01 10 11 1   1  0
6 101 111 11 01 11  0 1   0
7 111 000 10 10 10  1  1  1
5- Her bir flip-flop için bulunan fonksiyonları sadeleştirelim: Sadeleştirme işlemine

tabi tutulacak flip-flop giriş fonksiyonları şu şekildedir:
J2(Q2,Q1,Q0) = m(2, 3) + d(4, 5, 6, 7),

K2(Q2,Q1,Q0) = m(6, 7) + d(0, 1, 2, 3),
flip-flop input functions J1(Q2,Q1,Q0) = m(0, 1, 4, 5) + d(2, 3, 6, 7),
K1(Q2,Q1,Q0) = m(2, 3, 6, 7) + d(0, 1, 4, 5),
J0(Q2,Q1,Q0) = m(6) + d(1, 3, 5, 7),
K0(Q2,Q1,Q0) = m(7) + d(0, 2, 4, 6).
Bu giriş fonksiyonlarını Karnough haritalarına Şekil 5.195’te görüldüğü gibi yerleştirip flip-
flop’lar için sadeleşmiş giriş fonksiyonlarını buluruz.

Karnough Maps
Şekil 5.195. JK flip-flop giriş fonksiyonlarının Karnough haritalarıyla sadeleştirilmesi.

Logic Expressions for flip-flop inputs
6- Bulunan sadeleşmiş giriş fonksiyonlarıyla sayıcı devresini çizelim: Bir önceki
işlemde bulunan sadeleşmiş giriş fonksiyonları kullanılarak sayıcı devresi JK flip-flop’larla
Şekil 5.196’da görüldüğü gibi elde edilir.
count_s_0_2_4_6_1_3_5_7
Q0 (LSB) Q1
Counter implementation Q2 (MSB)
J Q J Q J Q
C FF0 C FF1 C FF2

K Q K Q K Q
Tetikleme
sinyali
Şekil 5.196. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde periyodik olarak sayan senkron sayıcının JK

flip-floplar kullanılarak gerçekleştirilmesi.
CEVAP b):

devresini T flip-floplar kullanarak tanımlanan işlem sırasına uygun bir şekilde tasarlayalım.
1- Sayıcıyı bir durum makinası ile ifade edelim: (a) şıkkında görülen Şekil 5.194’te
devresine ait durum makinası verilmiştir.

flip-flop tipi T flip-flop olarak verilmiştir. Sayıcıda kullanılan en büyük sayı değeri 7 olduğu


şeklinde periyodik olarak sayan senkron sayıcıya ait durum tablosu (a) şıkkında görülen Tablo
5.34’te verilmiştir.
tablosunu oluşturmak için T flip-flop’a ait Tablo 5.37’de görülen uyarım tablosundan
faydalanılmıştır. Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu
değişimlerin elde edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları
yer almaktadır. Sayıcıya ait sayıcı tablosu Tablo 5.38’de görülmektedir.
T flip-flop
Tablo 5.37. transition
T flip-flop’un tabletablosu
uyarım
Qtn Qtn+1 T
00 0
01 1
10 1
11 0
flip-flop çıkışlarındaki değişim ve bu sayıcı için kullanılacak T flip-floplara ait giriş
present state nextfonksiyonlarını
state gösteren sayıcı tablosu.
tetik- flip-flop
flip-flop inputgiriş
functions
flip-flop çıkışları flip-flop çıkışlarındaki değişim
leme fonksiyonları
CP Q2Q1Q0 Q2Q1Q0 Q2 Q1 Q0 T2 T1 T0
tn tn tn+1 tn tn+1 tn tn+1 tn tn+1 tn tn tn
0 000 010 00 01 00 0 1 0
1 010 100 01 10 00 1 1 0
2 100 110 11 01 00 0 1 0
3 110 001 10 10 01 1 1 1
4 001 011 00 01 11 0 1 0
5 011 101 01 10 11 1 1 0
6 101 111 11 01 11 0 1 0
7 111 000 10 10 10 1 1 1

T2(Q2,Q1,Q0) = m(2, 3, 6, 7),

flip-flop input functions T1(Q2,Q1,Q0) = m(0, 1, 2, 3, 4, 5, 6, 7),
T0(Q2,Q1,Q0) = m(6, 7).
Bu giriş fonksiyonlarını Karnough haritalarına Şekil 5.197’de görüldüğü gibi yerleştirip flip-

Karnough Maps
Şekil 5.197. T flip-flop giriş Expressions

Logic fonksiyonlarının
for Karnough haritalarıyla sadeleştirilmesi.
flip-flop inputs
işlemde bulunan sadeleşmiş giriş fonksiyonları kullanılarak sayıcı devresi T flip-flop’larla
Şekil 5.198’de görüldüğü gibi elde edilir.
Q0 (LSB) Q1
Q2 (MSB)
Counter implementation
T Q 1 T Q T Q
C FF0 C FF1 C FF2
Q Q Q
Tetikleme
sinyali
Şekil 5.198. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde periyodik olarak sayan senkron sayıcının T

flip-floplar kullanılarak gerçekleştirilmesi.
CEVAP c):

devresini D flip-floplar kullanarak tanımlanan işlem sırasına uygun bir şekilde tasarlayalım.
1- Sayıcıyı bir durum makinası ile ifade edelim: (a) şıkkında görülen Şekil 5.194’te
devresine ait durum makinası verilmiştir.

flip-flop tipi D flip-flop olarak verilmiştir. Sayıcıda kullanılan en büyük sayı değeri 7 olduğu

şeklinde periyodik olarak sayan senkron sayıcıya ait durum tablosu (a) şıkkında görülen Tablo
5.34’te verilmiştir.

tablosunu oluşturmak için D flip-flop’a ait Tablo 5.39’da görülen uyarım tablosundan
faydalanmıştır. Uyarım tablosunda sayıcı için flip-flop çıkışlarındaki değişim ve bu
değişimlerin elde edilebilmesi için flip-flop girişine uygulanması gereken giriş fonksiyonları
yer almaktadır. Sayıcıya ait sayıcı tablosu Tablo 5.40’ta görülmektedir.
D flip-flop
Tablo 5.39. transition
D flip-flop’un tabletablosu
uyarım
Qtn Qtn+1 D
00 0
01 1
10 0
11 1
flip-flop çıkışlarındaki değişim ve bu sayıcı için kullanılacak D flip-floplara ait giriş
present state next fonksiyonlarını
state gösteren sayıcı tablosu.
tetik- flip-flop
flip-flop inputgiriş
functions
flip-flop çıkışları flip-flop çıkışlarındaki değişim
leme fonksiyonları
CP Q2Q1Q0 Q2Q1Q0 Q2 Q1 Q0 D2 D1 D0
tn tn tn+1 tn tn+1 tn tn+1 tn tn+1 tn tn tn
0 000 010 00 01 00 0 1 0
1 010 100 01 10 00 1 0 0
2 100 110 11 01 00 1 1 0
3 110 001 10 10 01 0 0 1
4 001 011 00 01 11 0 1 1
5 011 101 01 10 11 1 0 1
6 101 111 11 01 11 1 1 1
7 111 000 10 10 10 0 0 0

D2(Q2,Q1,Q0) = m(2, 3, 4, 5),

flip-flop input functions D1(Q2,Q1,Q0) = m(0, 1, 4, 5),
D0(Q2,Q1,Q0) = m(1, 3, 5, 6).
Bu giriş fonksiyonlarını Karnough haritalarına Şekil 5.199’da görüldüğü gibi yerleştirip flip-
Karnough Maps
Şekil 5.199. D flip-flop

Logicgiriş fonksiyonlarının
Expressions Karnough
for flip-flop haritalarıyla sadeleştirilmesi.
inputs


işlemde bulunan sadeleşmiş giriş fonksiyonları kullanılarak sayıcı devresi D flip-flop’larla
Şekil 5.200’de görüldüğü gibi elde edilir.
Q0 (LSB) Q1
Counter implementation Q2 (MSB)
D Q D Q D Q
C FF0 C FF1 C FF2
Q Q Q
Tetikleme
sinyali
Şekil 5.200. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde sayan senkron sayıcının D flip-floplar

kullanılarak gerçekleştirilmesi.
Şekil 5.200’de görülen senkron sayıcıyı PICBIT’te gerçekleştirmek için Şekil 5.201’de
görülen devre elde edilmiştir. Buna göre bu sayıcıda 3 adet yükselen kenar tetiklemeli DFF
elementi (D flip-flop) (DFF.0, DFF.1 ve DFF.2) kullanılmıştır. PICBIT’te D flip-flop’ların
girişlerini bağlayabilmek için M00, M01 ve M02 marker’ları kullanılmıştır. AND kapılarının
çıkışlarını ifade etmek için M03 ve M04 marker’ları kullanılmıştır. Tetikleme darbesi olarak
T = 1048.576 ms zaman aralığına sahip TIMER.11 kullanılmış ve böylelikle sayıcının 1
saniyeye yakın aralıklarla sayması sağlanmıştır. Tetikleme sinyallerinin değişimi PB7
çıkışından, flip-flop çıkışları Q2(MSB), Q1 ve Q0(LSB) sırasıyla PB2, PB1 ve PB0
çıkışlarından dışarıya verilmiştir.
Q0 (LSB) Q1 Q2 (MSB)
PB0 PB1 PB2
M 02
M 03 M 00 M 01
D Q D Q D Q
C C C
FF0 FF1 FF2
M 04
PB7=TIMER.11
(1048.576 ms)
tetikleme
girişi
Şekil 5.201. 0, 2, 4, 6, 1, 3, 5, 7, 0, 2, ... şeklinde sayan senkron sayıcının DFF elementleri

kullanılarak gerçekleştirilmesi.

count_s_2_4_8_14_1_3_5_12_6_7
clock Flip‐flop outputs transitions on flip‐flop outputs flip‐flop input functions
CP Q3Q2Q1Q0 Q3Q2Q1Q0 Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
present state next state
tn tntn+1 tntn+1 tntn+1 tntn+1 tn tn tn tn tn tn tn tn
tn tn+1
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

J Q J Q J Q J Q

K Q’ K Q’ K Q’ K Q’


count_s_1_12_0_14_3_13_6_8_7_2
flip‐flop input
clock Flip‐flop outputs transitions on flip‐flop outputs
functions
CP Q3Q2Q1Q0 Q3Q2Q1Q0 Q3 Q2 Q1 Q0 D3 D2 D1 D0
tn tn tn+1 tntn+1 tntn+1 tntn+1 tntn+1 tn tn tn tn
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

D Q D Q D Q D Q

Q’ Q’ Q’ Q’

count_s_4_12_0_8_3_15_1_14_7
flip‐flop input
clock Flip‐flop outputs transitions on flip‐flop outputs
functions
CP Q3Q2Q1Q0 Q3Q2Q1Q0 Q3 Q2 Q1 Q0 T3 T2 T1 T0
tn tn tn+1 tntn+1 tntn+1 tntn+1 tntn+1 tn tn tn tn
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

T Q T Q T Q T Q

Q’ Q’ Q’ Q’

SENKRON SIRALI (SEQUENTIAL) DEVRELER
(kaynak: “PICBIT_PLC ile Lojik Tasarım” kitabı)
Kombinasyonel devrelerin çıkışları devre girişlerinin o anki değerlerine bağlı olarak oluşur.
Girişler değişir değişmez daha önceki girişlerle ilgili bilgi kaybolur. Bir başka deyişle
kombinasyonel devrelerde hafıza (bellek) elemanı yoktur. Bir çok uygulamada belirli bir
andaki giriş değerleriyle ilgili bilgiye daha sonra ihtiyaç duyulmaktadır. Her dijital sistemde
genellikle kombinasyonel devreler bulunmaktadır. Bununla birlikte, pratikte kullanılan pek
çok sistemde, ardarda meydana gelen sıralı (ardışıl - sequential) olaylarla ilgili bilgiyi
depolamak için hafıza (memory) birimlerine ihtiyaç duyulmaktadır. Çıkışları o anki giriş
değerlerinin yanında daha önceki giriş değerlerine de bağlı olan devrelere sıralı lojik devreler
(sequential logic circuits) adı verilir. Sıralı bir devrenin matematik modeli genellikle sıralı
makina (sequential machine) olarak bilinir. Sıralı bir devreye ait genel bir blok diyagram
Şekil 1’de görülmektedir. Bu diyagramda hafıza elemanlarının bir geri besleme hattı
üzerinden kombinasyonel devreye bağlandığı görülmektedir. Bu hafıza elemanları ikili
bilgileri (0 ve 1) depolamak için kullanılan elemanlardır. Durum bilgisi devrenin
karmaşıklığına göre, bir bitlik olabileceği gibi bir çok bitten de oluşabilir. Bir kaç bitten
oluşan durum bilgilerini ifade etmek için flip-flop’lar kullanılabilir. Durum bilgisinin çok
fazla olduğu hallerde ise kaydediciler (registerler), ROM ve RAM gibi hafıza elemanları
kullanılır. Kombinasyonel devre, girişten ve hafıza elemanından gelen iki grup giriş sinyaline
sahiptir. Herhangi bir andaki hafıza elemanına ait çıkışlar devrenin o anki durum giriş
değişkenleridir. Şekil 1’de görülen sıralı devrede çıkış değeri o anki durumlara ve girişlere
bağlıdır. Bu tip sıralı makinalar Mealy makinaları olarak bilinir. Bununla birlikte çıkışları
sadece o anki durumlara bağlı olan Moore makinaları da mevcuttur. Uygulamada bazı
örnekler, yapısı nedeniyle Mealy, bazıları da Moore makinası yaklaşımına daha uygundur. Bu
kısımda her iki yöntemle ilgili örnekler incelenecektir.
Girişler Çıkışlar
Kombinasyonel
Lojik Devre
bir sonraki
Durumlar
Durumlar
Durum bilgisi
(Hafıza elemanları)
Şekil 1. Sıralı devreye ait blok diyagram.
Sıralı devreler temelde senkron ve asenkron olmak üzere iki gruba ayrılırlar. Bu sınıflandırma
kullanılan zamanlama sinyaline bağlıdır. Senkron sıralı devreler; serbest bir şekilde sürekli
olarak çalışan bir tetikleme sinyalinin (clock signal-saat sinyali | ya da | clock pulse-CP- saat
darbesi) yükselen ya da düşen kenarında gerçekleşen ayrık zaman aralıklarında durum ve
çıkış değerlerini değiştirirler. Şekil 2’den görüleceği gibi saat periyodu ardarda gelen düşen ya
da yükselen kenarlar arasındaki zaman aralığıdır. Senkron sıralı devrelerde durum geçişleri
sadece tetikleme sinyalinin 0’dan 1’e (yükselen kenar) [ya da 1’den 0’a (düşen kenar)]
değiştiği anlarda gerçekleşir. Ardarda gelen yükselen kenarlar (ya da düşen kenarlar) arasında
geçen (saat periyoduna eşit) zaman aralığında hafızada yüklü olan bilgide herhangi bir
değişiklik olmaz. Asenkron sıralı devrelerde ise bir durumdan bir başka duruma geçiş sadece
girişte meydana gelen değişikliklerle oluşur. Ayrıca harici bir senkronizasyon sinyali
kullanılmaz. Asenkron sıralı devrelerde yaygın olarak kullanılan hafıza elemanları lojik
kapılar arasındaki geri besleme tarafından gerçekleştirilen zaman geciktirmeli aygıtlardır.
Böylelikle, asenkron sıralı devreler geri beslemeli kombinasyonel devreler olarak bilinir.
Lojik kapılar arasındaki geri besleme sebebiyle bazı anlarda geçici durumlar sebebiyle devre
kararsız hale gelebilir. Bu kararsızlık sebebiyle tasarımcı pek çok problemle karşılaşır. Bu
sebepten bu çalışmada sıralı devrelerle ilgili olarak sadece senkron sıralı devrelerin
gerçekleştirilmesi ile ilgili inceleme yapılacaktır.
saat periyodu
düşen kenar
saat genişliği yükselen kenar
Şekil 2. Tetikleme sinyali (clock signal-saat sinyali | ya da | clock pulse-CP- saat darbesi).
Flip-flop’lar ya da diğer hafıza elemanları kullanılarak gerçekleştirilmiş olan bir sıralı

devrenin çalışmasının incelenmesine sıralı devrenin analizi denir. Nasıl çalışacağı bir durum
diyagramı ile ifade edilmiş olan bir sıralı devrenin de flip-flop’lar ya da diğer hafıza
elemanları kullanılarak gerçekleştirilmesine de sıralı devrenin sentezi (tasarımı ya da
gerçekleştirilmesi) denir. Senkron sıralı devrelerin gerçekleştirilmesi için kullanılan pek çok
yöntem vardır. Bu çalışmada bu yöntemlerden bazıları incelenecektir. Daha detaylı
açıklamalar için konuyla ilgili kitaplara müraacat edilmelidir. Bu kısımda incelenecek olan
konuları şu başlıklar altında toplayabiliriz:
1. D flip-floplar kullanılarak senkron sıralı devrelerin tasarımı

2. D flip-floplar kullanılan yöntem için tasarım örneği – Mealy makinası
3. Her durum için bir D flip-flop kullanalarak senkron sıralı devrelerin tasarımı
4. Her durum için bir D flip-flop kullanılan yöntem için tasarım örneği – Mealy makinası
5. Data seçiciler (multiplexer) kullanalarak senkron sıralı devrelerin tasarımı
6. Data seçiciler kullanılan yöntem için tasarım örneği
7. ROM kullanalarak senkron sıralı devrelerin tasarımı
8. ROM kullanılan yöntem için tasarım örneği – Mealy makinası
9. Uygulama örneği (ikili şifre çözücü devre) – Moore makinası
Bu kısımda yapılacak olan incelemeyle ilgili olarak iki noktanın aydınlatılması faydalı
olacaktır. Öncelikle, bu kısımda incelenen durum diyagramları (ya da durum makinaları),
bazı kitaplarda algoritmik durum makinaları (ADM) olarak da anlatılmaktadır. ADM’ler
durum diyagramlarının bir tür akış şeması olarak ifade edilmiş şekilleridir. Sonuçta,
ADM’lerle durum diyagramları aynıdır. Bu konuya dikkat etmelidir. İkinci açıklama ise
incelenen örneklerle ilgilidir. Bu kısımda toplam dört farklı yöntemle ilgili olarak birbirinden
farklı beş örnek incelenmiştir. İstediği takdirde her bir örnek diğer farklı 3 yöntem kullanarak
incelenebilir ve tasarlanan devreler gerçekleştirebilir. Böylelikle, istenirse bu kısımdaki
örnekler kullanılarak 15 farklı örnek türetilebilir.
1. D Flip-Floplar Kullanarak Senkron Sıralı Devrelerin Tasarımı: Durum sayısı çok fazla
olmayan senkron sıralı devrelerin gerçekleştirilmesi için D flip-floplardan faydalanılır. D flip-
flopların kullanımında inceleyecek olduğumuz bu ilk yöntemde durumların temsil edilmesi
için flip-flop çıkışlarının tamamı dikkate alınmaktadır. Buna göre eğer „n’ adet D flip-flop
kullanılacaksa 2n farklı durum gerçekleştirilebilmektedir. Bu yöntemde durum sayısı arttıkça
flip-flop giriş fonksiyonları kompleks hale gelir ve bu fonksiyonları sadeleştirmek zorlaşır. Bu
yöntemde tasarım devreyi tarif eden bir dizi özellikle başlar ve bir lojik diyagramın
çizilmesiyle son bulur. Devre çalışmasının sadece bir doğruluk tablosu ile tarif edildiği
kombinasyonel devrelerin aksine, sıralı bir devrenin çalışmasını tarif etmek için bir durum
tablosu gereklidir. Sıralı devre tasarımında yapılacak ilk işlem bir durum tablosu ya da durum
tablosunun eşdeğeri bir durum diyagramını elde etmektir. Bu yöntemde; senkron sıralı devre,
flip-floplar ve lojik kapılardan oluşur. Devrenin tasarımı, flip-flop giriş fonksiyonlarının
belirlenmesini ve daha sonra da flip-floplarla beraber kullanılacak olan lojik kapılara ait
yapının bulunmasını içerir. Bu yöntemde takip edilecek işlem sırası aşağıdaki gibi
özetlenebilir:
1. Problem belirlenir ve devrenin davranışı sözel olarak tarif edilir.

2. Durum diyagramı elde edilir.
3. Eğer durum sayısını azaltmak mümkünse durum indirgeme metodu kullanılarak
durum sayısı indirgenir.
4. Durum tablosu elde edilir.
5. Kullanılacak olan flip-flop sayısı belirlenir ve durumlara flip-flop ataması yapılır.
6. Genişletilmiş durum tablosu elde edilir.
7. Flip-flop giriş fonksiyonları ve çıkış fonksiyonları bulunur.
8. Karnough haritası ya da herhangi bir sadeleştirme yöntemi kullanılarak bulunan
fonksiyonlar sadeleştirilir.
9. Lojik diyagram çizilir.
Sıralı devreler, özellikle mikroişlemciler ya da mikrodenetleyicilerin tasarımında

mikroişlemciler ya da mikrodenetleyicilerin yapacak olduğu işlemleri kontrol eden kontrol
birimi olarak, ya da herhangi bir kontrol işleminin tasarımında kullanılmaktadırlar. Bu
çalışma çerçevesinde 1nci adımda belirtilen işlemler üzerinde durulmayacaktır. Bu adım
çözülecek problemle ilgili açıklamaları içermektedir ve durum diyagramının çıkarılması için
bir ön hazırlık çalışmasıdır. Dolayısıyla bu kısımda incelenecek olan örnekler direk olarak
durum diyagramı ile yapılacaktır. Eğer mümkünse durum diyagramındaki durum sayısı
azaltılır. Bu işlem burada incelenmeyecektir. Verilen durum diyagramı öncelikle bir durum
tablosuna dönüştürülür. Daha sonra kullanılacak olan flip-flop sayısı belirlenerek durumlara
flip-flop çıkışlarının atanması yapılır. Durum tablosundaki durumlar yerine, durumları temsil
etmek üzere flip-flop çıkışları kullanılarak genişletilmiş durum tablosu elde edilir. Flip-flop
giriş fonksiyonları ve çıkış fonksiyonları bulunarak sadeleştirilir ve son olarak lojik diyagram
çizilir.
2. D Flip-Floplar Kullanılan Yöntem İçin Tasarım Örneği: Bu kısımda D flip-floplar

kullanılarak senkron sıralı devrelerin tasarımı bir örnek ile incelenecektir. Buna göre D flip-
floplar kullanılarak gerçekleştirilmesi istenilen sıralı devreye ait durum diyagramı Şekil 3’te
görülmektedir.
0/0
x y
(giriş) (çıkış)
A
1/1 0/0
1/0
B C
0/0 0/0 1/1
1/1 1/1 0/0
Şekil 3. D flip-floplar kullanılarak gerçekleştirilecek olan sıralı devreye ait durum diyagramı.
Tablo 1. D flip-floplar kullanılarak gerçekleştirilecek olan sıralı devreye ait durum tablosu.
Şimdiki Giriş Sonraki Çıkış
durum x durum y
A 0 A 0
A 1 B 1
B 0 D 0
B 1 C 0
C 0 A 0
C 1 D 1
D 0 D 0
D 1 E 1
E 0 C 0
E 1 B 1
Tablo 2. D flip-floplar kullanılarak gerçekleştirilecek olan sıralı devreye ait durum

diyagramındaki 5 durum için flip-flop çıkışlarının atanması.
Flip-flop atama:
Durumlar Q1 Q2 Q3
A 000
B 001
C 010
D 011
E 100
D1(Q1,Q2,Q3,x) = m(7) + d(10, 11, 12, 13, 14, 15);
D2(Q1,Q2,Q3,x) = m(2, 3, 5, 6, 8) + d(10, 11, 12, 13, 14, 15);
D3(Q1,Q2,Q3,x) = m(1, 2, 5, 6, 9) + d(10, 11, 12, 13, 14, 15);
y(Q1,Q2,Q3,x) = m(1, 5, 7, 9) + d(10, 11, 12, 13, 14, 15);
Tablo 3. D flip-floplar kullanılarak gerçekleştirilecek olan durum diyagramını ifade eden

genişletilmiş durum tablosu.
Şimdiki durum Giriş Sonraki durum Çıkış Flip-flop giriş fonksiyonları
Q1Q2Q3 x D1D2D3 y D1 D2 D3
000 0 000 0 0 0 0
000 1 001 1 0 0 1
001 0 011 0 0 1 1
001 1 010 0 0 1 0
010 0 000 0 0 0 0
010 1 011 1 0 1 1
011 0 011 0 0 1 1
011 1 100 1 1 0 0
100 0 010 0 0 1 0
100 1 001 1 0 0 1
Bulunan D flip-flop giriş fonksiyonları ve ‘y’ çıkış fonksiyonu Karnough haritası kullanılarak
Şekil 4’te görüldüğü gibi sadeleştirilir.
Şekil 4. D flip-flop giriş fonksiyonları ve ‘y’ çıkış fonksiyonunun Karnough haritası ile
sadeleştirilmesi.
D1(Q1,Q2,Q3,x) = Q2Q3x ;
D2(Q1,Q2,Q3,x) = Q3 x + Q2 Q3 + Q1 x + Q2 Q3 x;
D3 (Q1,Q2,Q3,x) = Q3 x + Q3 x = Q3  x;
y(Q1,Q2,Q3,x) = Q3 x + Q2x ;
x x Q1 Q2Q2 Q3Q3
1
giriş çıkış
x 7 y
8 D1 Q1
Q1
R
3
sm_1
4
9 D2 Q2
5
Q2
R
6
10 D3 Q3
Q3
R
tetikleme sinyali CP sıfırlama (reset)
Şekil 5. Durum diyagramı Şekil 3’te verilen senkron sıralı devrenin D flip-floplar kullanılarak
gerçekleştirilmesi.
one hot encoding
3. Her Durum İçin Bir D Flip-Flop Kullanarak Senkron Sıralı Devrelerin Tasarımı: Bir
önceki kısımda anlatılan, D flip-floplar kullanılarak senkron sıralı devrelerin
gerçekleştirilmesi yönteminde kullanılan flip-flop sayısı az olmakla birlikte durum sayısının
artması sonucunda flip-flop giriş fonksiyonları çok karmaşık hale gelmektedir. Bu
problemden kaçınmak için eğer yeterli sayıda flip-flop varsa her durum için bir D flip-flop
kullanarak flip-flop giriş fonksiyonlarının daha sade bir şekilde elde edilmesi mümkün
olabilmektedir. Bu prensip kullanılarak yapılan işleme, senkron sıralı devrelerin her durum
için bir D flip-flop kullanılarak tasarımı adı verilmektedir. Bu yöntemde durum sayısı
kadar flip-flop kullanmak mecburiyeti vardır. Sıralı devrelerin durum diyagramlarıyla
modellenmesi nedeniyle tabiatı gereği herhangi bir anda sadece bir durum aktif olmaktadır.
Dolayısıyla sıralı devrelerin her durum için bir flip-flop yöntemi kullanılarak
gerçekleştirilmesi işleminde herhangi bir anda sadece bir flip-flopta 1 bilgisi ve diğer bütün
flip-floplarda ise 0 bilgisi yüklü olacaktır. Bu bir anlamda bir bayrak yarışı gibi
düşünülebilecek bir işlemdir. Buna göre kaç tane durum varsa o kadar yarışmacı var demektir.
İlk yarışmacı bayrağı alıp kendisine müsaade edilen mesafeyi koşup bayrağı bir sonraki
yarışmacıya teslim etmektedir. Böylece; bayrak, yarışmacılar arasında gezmektedir. Bu arada
diğer yarışmacılar hiç bir işlem yapmamaktadır. Bu yöntemde takip edilecek işlem sırası
aşağıdaki gibi özetlenebilir:

4. Durum diyagramındaki durum sayısı kadar D flip-flop kullanılır ve her bir durum
için bir D flip-flop atanır.
5. Flip-flop giriş fonksiyonları direk olarak yazılır ve çıkış fonksiyonları bulunur.
4. Her Durum İçin Bir D Flip-Flop Kullanılan Yöntem İçin Tasarım Örneği: Bu kısımda
her durum için bir D flip-flop kullanılarak senkron sıralı devrelerin tasarımı bir örnek ile
incelenecektir. Buna göre her durum için bir D flip-flop kullanılarak gerçekleştirilmesi
istenilen sıralı devreye ait durum diyagramı Şekil 6’da görülmektedir.
0/0 0/0
1/0
x y A D
(giriş) (çıkış)
1/1 0/0 1/1
1/0
B C
0/0
Şekil 6. Her durum için bir D flip-flop kullanılarak gerçekleştirilecek olan sıralı devreye ait
durum diyagramı.
Tablo 4. Şekil 6’da görülen durum diyagramındaki her duruma bir D flip-flop atanması.
Flip-flop atama:
Durumlar QA QB QC QD
A 1000
B 0100
C 0010
D 0001
Buna göre, Şekil 6’da görülen durum diyagramını temsil eden flip-floplara ait giriş
fonksiyonları ve çıkış fonksiyonu aşağıdaki gibidir.
DA(QA,QB,QC,QD) = QA x + QB x + QD x ;
DB(QA,QB,QC,QD) = QA x ;
DC(QA,QB,QC,QD) = QB x + QC x ;
DD(QA,QB,QC,QD) = QC x + QD x ;
y(QA,QB,QC,QD) = Q A x + QC x .
x x QAQBQCQD
giriş
x
1 çıkış
y
3
S
4 10 DA QA
11 DB QB
12 DC QC
7
R
sm_2
8
13 DD QD
9
R
tetikleme sinyali CP kurma
Şekil 7. Durum diyagramı Şekil 6’da verilen senkron sıralı devrenin her durum için bir D flip-
flop kullanılarak gerçekleştirilmesi.
5. Data Seçiciler (Multiplexer) Kullanarak Senkron Sıralı Devrelerin Tasarımı: Senkron

sıralı devrelerin gerçekleştirilmesinde tasarım işleminin temel amaçlarından biri de sistemin
çalışmasını kolayca gerçekleyen bir devrenin elde edilmesidir. Buna karşın, devredeki lojik
kapı sayısının minimum yapılmasını hedefleyen yöntemler kullanıldığında genellikle düzensiz
devreler elde edilir. Bu tür devrelerin tasarımcıdan başka biri tarafından anlaşılması, bakımı
ve onarımı çok güç olmaktadır. Bu sebepten, ilave elemanlar kullanılmasını gerektirse bile
yapısı devre düzeninden açıkça anlaşılan modüler devre gerçekleme yöntemleri tercih
edilmektedir. Bu amaçla, senkron sıralı devrelerin gerçekleştirilmesi için kullanılan
yöntemlerden biri de data seçicilerin (multiplexer) kullanıldığı yöntemdir. Bu yöntemde üç
seviyeli elemanlardan oluşan düzgün bir yapı vardır. Birinci seviyede D flip-flopların bir
sonraki durumunu belirleyen data seçiciler, ikinci seviyede durum bilgilerini saklayan D flip-
floplar ve son olarak üçüncü seviyede de çıkışında her bir durumu gösteren bir kod çözücü
bulunur. Bu yöntemde takip edilecek işlem sırası aşağıdaki gibi özetlenebilir:

6. Data seçici girişlerini de içeren genişletilmiş durum tablosu elde edilir.
7. Data seçici girişleri ve çıkış fonksiyonları ile lojik diyagram çizilir.
6. Data Seçiciler (Multiplexer) Kullanılan Yöntem İçin Tasarım Örneği: Bu kısımda data
seçiciler kullanılarak senkron sıralı devrelerin tasarımı bir örnek ile incelenecektir. Buna göre
data seçiciler kullanılarak gerçekleştirilmesi istenilen sıralı devreye ait durum diyagramı Şekil
8’de görülmektedir.
xy
OUT1 1
P R
x
xy w /OUT3 x z /OUT4 xz
Q S
OUT2
z
Şekil 8. Data seçici kullanılarak gerçekleştirilecek olan sıralı devreyi temsil eden durum
diyagramı.
girişler çıkışlar
x OUT1
y tasarlanacak olan OUT2
z devre OUT3
w OUT4
tetikleme sinyali (saat darbeleri)
Şekil 9. Data seçici kullanılarak gerçekleştirilecek olan devreye ait blok şema.
Tablo 5. Data seçiciler kullanılarak gerçekleştirilecek olan sıralı devreyi temsil eden durum
tablosu.
Şimdiki durum Girişler Sonraki durum
xy Q
P xy R
x S
w P
Q
w R
R 1 P
xz P
S xz R
z S
Tablo 6. Şekil 8’de görülen durum diyagramındaki 4 durum için flip-flop çıkışlarının
atanması.
Flip-flop atama:
Durumlar QBQA
P 00
Q 01
R 10
S 11
Tablo 7. Data seçiciler kullanılarak gerçekleştirilecek olan sıralı devreyi ifade eden
genişletilmiş durum tablosu.
Şimdiki durum Girişler Sonraki durum Data seçici girişleri
(QBQA) (x y z w) (DBDA) MUX1 MUX2
xy 01
00 xy 10 xy +x=x+y x y + x = x +y
x 11
w 00
01 0 w
w 10
10 1 00 0 0
xz 00
11 xz 10 z xz + z = x + z
z 11
İncelenen örnekte kullanılacak olan data seçici girişleri ve çıkış fonksiyonları özetle aşağıdaki
gibi ifade edilebilir:
MUX1(0) = x y + x = x + y MUX2(0) = x y + x = x + y OUT1 = P

MUX1(1) = 0 MUX2(1) = w OUT2 = Q
MUX1(2) = 0 MUX2(2) = 0 OUT3 = Q w
MUX1(3) = z MUX1(3) = xz + z = x + z OUT4 = S x z
Şekil 8’de görülen durum diyagramı, girişler (x, y, z, w), iki tane 41 data seçici (MUX1 ve
MUX2), iki tane D flip-flop (A ve B flip-flopları), bir tane 24 kod çözücü kullanılarak ve
bulunan data seçici girişleri ile çıkış fonksiyonları kullanılarak Şekil 10’da görüldüğü gibi
elde edilmiştir.
x x y y z z ww
4x1 MUX
1 0 MUX1
0 1 D A QA
y1
0 2
girişler 3 çıkışlar
s1 s0
x
MSB LSB P
OUT1
0
y LSB Q
a0 1 OUT2
R
z a1 2
MSB 2x4 S
LSB
3
MSB DECODER
w
s1 s0
2 0
1
sm_3
y2 DB QB
0 2
3 3 4x1 MUX
MUX2
OUT3
OUT4
tetikleme sinyali (saat darbeleri)
Şekil 10. Durum diyagramı Şekil 8’de verilen senkron sıralı devrenin data seçiciler,
D flip-floplar ve bir kod çözücü kullanılarak gerçekleştirilmesi.
7. ROM Kullanarak Senkron Sıralı Devrelerin Tasarımı: Durum sayısı çok fazla olan
senkron sıralı devrelerin daha önce anlatılan yöntemlerle tasarlanması ve gerçekleştirilmesi
çok zor olmaktadır. Bu yüzden, durum sayısı çok fazla olan senkron sıralı devrelerin ROM’lar
kullanılarak modüler bir şekilde gerçekleştirilmesi basit ve pratik bir yöntemdir. ROM
kullanımında pek çok yapı mevcuttur. Bu kısımda incelenecek olan ROM kullanarak senkron
sıralı devrelerin tasarımına ait blok şema Şekil 11’de görülmektedir. Buna göre, ‘n’ adet
duruma sahip, ‘p’ girişli, ‘m’ çıkışlı bir durum diyagramı şekilde görüldüğü gibi 2(p+n) 
(m+n) kapasiteye sahip bir ROM ve durum saklayıcı olarak ‘n’ adet D flip-flop ya da ‘n’
bitlik paralel girişli-paralel çıkışlı bir register kullanılarak gerçekleştirilebilir. Bu yapıda
durum saklayıcı o anki durum bilgisini üzerinde tutmaktadır. Bu durum bilgisine ve girişlerin
değerlerine göre tetikleme sinyali ile birlikte sonraki durum bilgisi durum saklayıcıya
yüklenirken çıkış değerleri de gerektiği gibi ROM’un çıkışına gönderilecektir.
Girişler Çıkışlar
1 1
2
. .. .. 2
.
.. .. .. ..
. ROM .
p m
2(p+n) x (m+n)
.. ..
.. ..
1 1
2
. 2
.
.. durum ..
. .
n saklayıcı n
Şekil 11. ROM kullanılarak senkron sıralı devrelerin tasarımında kullanılan bir yöntem.
Bu yöntemde, eğer „n’ adet D flip-flop kullanılacaksa 2n farklı durum ifade edilebilmektedir.
Bu yöntemde genişletilmiş durum tablosu ROM’a yüklenerek tasarım gerçekleştirilmiş olur.
Bu sebepten bu yöntem oldukça basit bir tasarım yöntemidir. Bu yöntemde takip edilecek
işlem sırası aşağıdaki gibi özetlenebilir:

6. Genişletilmiş durum tablosu elde edilir.
7. Genişletilmiş durum tablosu ROM’a yüklenecek bilgi olarak belirlenir.
8. ROM Kullanılan Yöntem İçin Tasarım Örneği: Bu kısımda ROM kullanılarak senkron
sıralı devrelerin tasarımı bir örnek ile incelenecektir. Buna göre ROM kullanılarak
gerçekleştirilmesi istenen senkron sıralı devreye ait durum diyagramı Şekil 12’de
görülmektedir.
00 / 111
10 / 001 01 / 101
girişler
çıkışlar A
00 / 111 00 / 111
xy / z2z1z0 10 / 010
01 / 001 01 / 000
11 / 001 B 11 / 000 00 / 111 D
10 / 100
11 / 100 11 / 100
C
01 / 100 10 / 110
Şekil 12. ROM kullanılarak gerçekleştirilecek olan sıralı devreye ait durum diyagramı.
Tablo 8. ROM kullanılarak gerçekleştirilecek olan sıralı devreye ait durum tablosu.
Şimdiki Girişler Sonraki Çıkışlar
durum xy durum z2z1z0
00 A 111
01 D 101
A
10 B 001
11 C 000
00 A 111
01 C 100
B
10 D 010
11 B 001
00 A 111
01 A 001
C
10 D 110
11 B 100
00 A 111
01 D 000
D
10 B 100
11 C 100
Tablo 9. ROM’la gerçekleştirilecek sıralı devreye ait durum diyagramındaki 4 durum için
flip-flop çıkışlarının atanması.
Flip-flop atama:
Durumlar Q1 Q0
A 00
B 01
C 10
D 11
Tablo 10. ROM’la gerçekleştirilecek sıralı devreyi ifade eden genişletilmiş durum tablosu.
Şimdiki durum Girişler Sonraki durum Çıkışlar
Q1Q0 xy D1D0 z2z1z0
00 00 111
01 11 101
00
10 01 001
11 10 000
00 00 111
01 10 100
01
10 11 010
11 01 001
00 00 111
01 00 001
10
10 11 110
11 01 100
00 00 111
01 11 000
11
10 01 100
11 10 100
Tablo 11. ROM kullanılarak gerçekleştirilecek olan sıralı devre için ROM’a yüklenecek olan
bilgi.
ROM’un adresleri İlgili adresteki bilgi
A3A2A1A0 V4V3V2V1V0
0000 00111
0001 11101
0010 01001
0011 10000
0100 00111
0101 10100
0110 11010
0111 01001
1000 00111
1001 00001
1010 11110
1011 01100
1100 00111
1101 11000
1110 01100
1111 10100
girişler çıkışlar
xy A0 V0 z0
yx A1 ROM V1 z1
16x5
A2 V2 z2
A3 V3
V4
Q1 D1
sm_4
Q0 D0
tetikleme sinyali CP
Şekil 13. Durum diyagramı Şekil 12’de verilen senkron sıralı devrenin ROM kullanılarak
gerçekleştirilmesi.
9. Uygulama Örneği (İkili Şifre Çözücü Devre): Bu kısımda senkron sıralı devrelerin
kullanımına örnek olsun diye ikili şifre çözücü bir devre incelenecektir. Tasarlanması istenen
devrenin şu şekilde çalışması istenmektedir: Devrenin bir girişi (x) ve bir de çıkışı (y) olacak,
tetikleme sinyalinin yükselen kenarlarına senkron olarak girilmek kaydıyla ‘x’ girişinden
ardarda ‘111010’ ikili bilgi girildiği takdirde ‘y’ çıkışı 1 olacak, ardarda girilen ikili bilginin
‘111010’dan farklı olması durumunda çıkış 0 olarak kalmaya devam edecektir. Çıkış bir kez 1
oldumu artık sürekli olarak 1 olarak kalmaya devam edecektir. Anlatılan bu çalışma şeklini
Şekil 14’te görülen durum diyagramı tarif etmektedir. Şekil 14’te görülen durum diyagramı,
Tablo 12’de görülen durum tablosuyla ifade edilmektedir. Bu durum tablosu, durum
diyagramında görülen durumlar ve durumlar arası geçişleri gösteren bir tablodur. Sonuç
itibarıyla durum tablosu ve durum diyagramının her ikisi de tasarlanan devreye ait aynı bilgiyi
biri diyagram olarak diğeri de tablo olarak ifade etmektedir.
x
0 0
(giriş) 1 1 1 0 1 0
0
A,0 B,0 C,0 D,0 E,0 F,0 G,1
0 1 0 1
1
y
(çıkış)
Şekil 14. 2’li şifre çözücüye ait durum diyagramı (Moore makinası).
Tablo 12. 2’li şifre çözücüye ait durum tablosu.

Şimdiki Giriş Sonraki Çıkış
durum x durum y
A 0 A 0
A 1 B 0
B 0 A 0
B 1 C 0
C 0 A 0
C 1 D 0
D 0 E 0
D 1 A 0
E 0 A 0
E 1 F 0
F 0 G 0
F 1 A 0
G 0 G 1
G 1 G 1
Tablo 13. 2’li şifre çözücü sıralı devreyi temsil eden durum diyagramındaki durumlara flip-
flop çıkışlarının atanması.
Flip-flop atama:
Durumlar Q1 Q2 Q3
A 000
B 001
C 010
D 011
E 100
F 101
G 110
Tablo 14. 2’li şifre çözücü sıralı devreyi temsil eden genişletilmiş durum tablosu.
Şimdiki durum Giriş Sonraki durum Çıkış Flip-flop giriş fonksiyonları
Q1Q2Q3 x D1D2D3 y D1 D2 D3
000 0 000 0 0 0 0
000 1 001 0 0 0 1
001 0 000 0 0 0 0
001 1 010 0 0 1 0
010 0 000 0 0 0 0
010 1 011 0 0 1 1
011 0 100 0 1 0 0
011 1 000 0 0 0 0
100 0 000 0 0 0 0
100 1 101 0 1 0 1
101 0 110 0 1 1 0
101 1 000 0 0 0 0
110 0 110 1 1 1 0
110 1 110 1 1 1 0
Bulunan D flip-flop giriş fonksiyonları ve ‘y’ çıkış fonksiyonu şunlardır:
D1(Q1,Q2,Q3,x) = m(6, 9, 10, 12, 13) + d(14, 15);

D2(Q1,Q2,Q3,x) = m(3, 5, 10, 12, 13) + d(14, 15);
D3(Q1,Q2,Q3,x) = m(1, 5, 9) + d(14, 15);
y(Q1,Q2,Q3,x) = m(12, 13) + d(14, 15);
Bulunan D flip-flop giriş fonksiyonları ve ‘y’ çıkış fonksiyonu Karnough haritası kullanılarak
Şekil 15’te görüldüğü gibi sadeleştirilir.
Şekil 15. D flip-flop giriş fonksiyonları ve ‘y’ çıkış fonksiyonunun Karnough haritası
kullanılarak sadeleştirilmesi.
D1(Q1,Q2,Q3,x) = Q1Q2 + Q1Q3 x + Q1 Q3 x + Q2Q3 x ;

D2(Q1,Q2,Q3,x) = Q1Q2 + Q1Q3 x + Q2 Q3 x + Q1 Q2 Q3x ;
D3 (Q1,Q2,Q3,x) = Q2 Q3 x + Q1 Q3 x ;
y(Q1,Q2,Q3,x) = Q1Q2
x x Q1Q1 Q2Q2 Q3Q3
giriş çıkış
x y
2
9 D1 Q1
Q1
R
4
10 D2 Q2
5
6 Q2
R
7
D3 Q3
11
8
Q3
R
tetikleme sinyali CP sıfırlama (reset)
Şekil 16. 2’li şifre çözücü için D flip-floplarla gerçekleştirilmek üzere tasarlanmış senkron
sıralı devre.
SOURCE: http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/18-fsm/10-
trafficlight/
TRAFFIC LIGHT CONTROLLER EXAMPLES

Traffic light controller (1/4)
Circuit Description
A very simple traffic light controller, realized as a Moore-type state-machine with two flip-
flops and a few gates.
The state table looks like follows:

red Red+ylw green yellow
state encoding next state
z1 z0 z1* z0*
---------------------------------
red 0 0 0 1
red+ylw 0 1 1 0
green 1 0 1 1
yellow 1 1 0 0
This results in the following logic equations:

z1* = z1.z0’+ z1’.z0
z0* = z0’
led_red = z1’
led_yellow = z0
led_green = z1.z0’
tlc_1_4
Traffic light controller (2/4)
Circuit Description
Another traffic light controller.
In this example, the state-encoding is chosen so that each flip-flop directly encodes one
output: flip-flop z0 drives the red LED, z1 the yellow LED, and z2 the green LED. Therefore,
no additional gates are required for the 'lambda' circuit of the Moore model. However, one
additional flip-flop and a more complex 'delta' circuit are required in comparison the
realization demonstrated in the previous applet.
Over the years, many different and elaborate algorithms have been proposed to automatically
find good solutions to the state-encoding and logic-minimization problems. Note that the
quality of a solution largely depends on technological constraints like implementation
technology (bipolar, CMOS), architecture (full-custom, FPGA), required clock-frequency,
power-consumption, etc.
state encoding next state
z2 z1 z0 z2* z1* z0*
----------------------------------
reset 0 0 0 0 0 1
red 0 0 1 0 1 1
red+yellow 0 1 1 1 0 0
green 1 0 0 0 1 0
yellow 0 1 0 0 0 1
This results in the following logic equations:

z2* = z1.z0
z1* = z2 + z1’.z0
z0* = z2’.z0’+ z1’.z0
led_red = z0
led_yellow = z1
led_green = z2
tlc_2_4
Traffic light controller (3/4 one-hot encoding))
Circuit Description
Another traffic light controller based on a state machine with one-hot encoding.
In a one-hot encoding, the number of flip-flops is the same as the number of states of the
automaton, only one of which is active. One advantage of this design style is that the design is
straightforward and can be easily automated by design tools. It is also well matched to many
programmable devices like FPGAs, which often include a flip-flop in each of their basic
blocks. Second, exactly two flip-flops change state during a state transition, which often
translates into high clock rates and low power consumption. A third advantage is that the
output circuits are often very simple; for example, only two additional gates are required to
drive the output LEDs of the traffic light controller.
The obvious drawback of the one-hot encoding is the required number of flip-flops, which
limits this design style to automata with a few dozen states.
Note that the one-hot state-machine used here is actually realized as a simple shift-register.
In order to initialize the circuit to a one-hot state after a reset, special care has to be taken for
one of the flip-flops. In the example circuit, the first flip-flop (corresponding to the 'red' state)
includes a preset input (DFFRS), while all other flip-flops only have a reset input (DFFR).
This ensures that only the first flip-flop is set after a reset impulse. Alternatively, we could
have used the negative (NQ) output for the first flip-flop. Naturally, for a traffic light
controller, the all-red state is chosen as the reset state.
state encoding next state red Red+ylw green yellow

z3 z2 z1 z0 z3* z2* z1* z0*
-----------------------------------------
red 0 0 0 1 0 0 1 0
red+yellow 0 0 1 0 0 1 0 0
green 0 1 0 0 1 0 0 0
yellow 1 0 0 0 0 0 0 1
tlc_3_4
Traffic light controller (4/4_1, ROM-based)
Circuit Description
State table.
select present state next state outputs
Hex Hex
input z3 z2 z1 z0 z3 z2 z1 z0 R Y G
address data
A4 A3 A2 A1 A0 O6 O5 O4 O3 O2 O1 O0
00 0 0 0 0 0 0 0 0 1 1 0 0 0C
01 0 0 0 0 1 0 0 1 0 1 1 0 16
02 0 0 0 1 0 0 0 1 1 0 0 1 19
03 0 0 0 1 1 0 0 0 0 0 1 0 02
04 0 0 1 0 0 0 0 0 0 0 0 0 00
. . . . . . . . . . . . . .
. . . . . . . . . . . . . .
1E 1 1 1 1 0 0 0 0 0 0 0 0 00
1F 1 1 1 1 1 0 0 0 0 0 0 0 00
R: Red, Y:Yellow, G:Green
tlc_4_4_1
Traffic light controller (4/4_2, ROM-based)
Circuit Description
if select input=0 :
if select input=1:
red red red red red red red Red+ylw
Red+ylw
yellow yellow green green green green green
State table.
select present state next state outputs
Hex Hex
input z3 z2 z1 z0 z3 z2 z1 z0 R Y G
address data
A4 A3 A2 A1 A0 O6 O5 O4 O3 O2 O1 O0
00 0 0 0 0 0 0 0 0 1 1 0 0 0C
01 0 0 0 0 1 0 0 1 0 1 1 0 16
02 0 0 0 1 0 0 0 1 1 0 0 1 19
03 0 0 0 1 1 0 0 0 0 0 1 0 02
04 0 0 1 0 0 0 0 0 0 0 0 0 00
05 0 0 1 0 1 0 0 0 0 0 0 0 00
06 0 0 1 1 0 0 0 0 0 0 0 0 00
07 0 0 1 1 1 0 0 0 0 0 0 0 00
08 0 1 0 0 0 0 0 0 0 0 0 0 00
09 0 1 0 0 1 0 0 0 0 0 0 0 00
0A 0 1 0 1 0 0 0 0 0 0 0 0 00
0B 0 1 0 1 1 0 0 0 0 0 0 0 00
0C 0 1 1 0 0 0 0 0 0 0 0 0 00
0D 0 1 1 0 1 0 0 0 0 0 0 0 00
0E 0 1 1 1 0 0 0 0 0 0 0 0 00
0F 0 1 1 1 1 0 0 0 0 0 0 0 00
10 1 0 0 0 0 0 0 0 1 1 0 0 0C
11 1 0 0 0 1 0 0 1 0 1 0 0 14
12 1 0 0 1 0 0 0 1 1 1 0 0 1C
13 1 0 0 1 1 0 1 0 0 1 0 0 24
14 1 0 1 0 0 0 1 0 1 1 0 0 2C
15 1 0 1 0 1 0 1 1 0 1 0 0 34
16 1 0 1 1 0 0 1 1 1 1 0 0 3C
17 1 0 1 1 1 1 0 0 0 1 1 0 46
18 1 1 0 0 0 1 0 0 1 1 1 0 4E
19 1 1 0 0 1 1 0 1 0 0 0 1 51
1A 1 1 0 1 0 1 0 1 1 0 0 1 59
1B 1 1 0 1 1 1 1 0 0 0 0 1 61
1C 1 1 1 0 0 1 1 0 1 0 0 1 69
1D 1 1 1 0 1 1 1 1 0 0 0 1 71
1E 1 1 1 1 0 1 1 1 1 0 1 0 7A
1F 1 1 1 1 1 0 0 0 0 0 1 0 02
R: Red, Y:Yellow, G:Green
tlc_4_4_1
ARDIŞIK (ARDIŞIL) DEVRE ANALİZİ
(KAYNAK: Yıldız Teknik Üniversitesi,
Elektronik ve Haberleşme Müh. Böl.
Yrd. Doç. Dr. Tuncay Uzun
Lojik Devreler Ders Notları)
t-l r:r !: r t:l 1:.
, -tt "l t 2
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 brtV'
Doç. Dr.Murat UZAM b)
.4t
ns -t -t t- '* o'
'o\p'
^-3 ('-s€
''. (.-. :,1 ,' . -JJ-
i ;i'o4 "
c-44; 91e lle9J-.1199-(
ri-
5e),1:tc=c t":tto r c- . t-^r r-:t, c,@g'C.r (l a j J !<. !d la,-e,
:) D i-J\ca<Y-o.v-
.\ -
c) sa
-Qr
j'it;'14"
c'.5:.5"'.{,
I Qal tr- llerrf4f
;-;l,l.jx
"*1
l-l^->-, , t t" i,.l
iiil
o o1r ,l04 o ->4 l+o
1,t]x;o I
:lii , l" lnlr I

1 4a| : A4A O-t,{ ' -r"
l-io
{ tlti
',
al^, a^| o'n x ia lt iy't
3 : aa4
2,
AOC oeo U-' J
I
a->o
I ,1, I I j"
iiii
o lx lx jr I
-l
narl
"J"I- -r
il .. ..t.
*
_--P,---
:
1
'n-1" at , . t /\, tl
11' o+o o-> 4 lo ["
.t_ l _J
A^ , s..
^;i=---L vcl
-r9aliffi
q,^
S
€,
o 4 /d>;
v .J
''qn "tr
OJ
.\ J. , | , ! 6 : a ,
J , \ \ aa'-
'JCI t oa @ F oq /.1 | '
x o4'\x,x
in-i-*-1
onlX
orloixloai 4 d 04 X
I I
rrh-T\l 'a
r4lI
I
tl
5 l4 I 4l ,( rl
#l iI
lo to ,o r4
lol X
rcjo''1to1 ( ta
J=-.' , {^r J2 t 51
I
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 Doç. Dr.Murat UZAM[,.-jtk- o u
'/p-n]€? t
; ^ r , n 4 ;"",
Lq) s,i.l--,.,,.' de,.,o...,
a" A
----l t--]
I i l l-l
j b.r l-r-l
,--J ! ----r t ..-
î | ,--> lC/, --. ^t A-a - ' l ' - - t a r l ) -rO4 ' -e {Or

3-+5-+r -*) 'i *.> a ---5 3 --= 5
(c-) ;,-Llrar n qdaL rn L
CP r3,.*t! € I 1'
tn {r.j rt ' , : t 1.,
0 o-attt-.r',rt 1'{ il .
tc.{ '-r-) i I -.r:l : '1 i
1 .tc
3C3 iO-ri i'-,".i:i')al ie C
iil
: O,tl jr., 1-r l',)'
lii..)'\ 1''.:,1 i' -ri | :
-:i i 4 ,I
l.
)1iiii il
.rt rlr [l trr tL lri t.itrt t. lii tilL:.ll.iliELi, rE l:,
L;J;l,uLf
q26 Qr, ,,
9-a- N
\",..1
62rEh
0,r
h.
-;/
O o"l
u_
(
Ot 4 oul IL,
It C )l _r'1 4,1 /')
'11\
o \."' 10 't l
04 I -) 1cl -J o 1o --+ ool * coo-+o r I
lRs rt,'p-etop1 61 b L.jiLIe
o * \ - . " ,KISIM o+b oo
LOJİK DEVRELER DERSİ --- DERS NOTLARI j-- 1 ot Doç. Dr.Murat UZAM
R-S 6 -2__,../t" to
lr
sq
5R )o r"na
-hL lool 4 o s e,*

ocol I <- t e:O'&''r so nr")
o,l,rl o ,t r'e-Se+
'n
o --r ,
.a .) ocol ,t (s --0,R=l "]"''' So r..a)
j F. Iq(t+l
o I G&\
{ 4l
,l c ( q qsalz-)
o tto
I
I iJ.lgsursttl::--o {c+ r J e" )
SR 9ore/Yl
4o ol ra s€-+
l1 O{ [5= 1,R.=o&"s""'o)
'ol tO Se-t \
ea so""S
i0 15'-o ,L'-l
q | {
,,
44 (YeseL)
Qc+l!..,
1;i;tr ( r i{)
4
o
Qcty
qq
-lL 5
lo ,lO s4-f
a<- I A" l'&"s*')
40
o{ ol re so-f
(s--0,P' l'Jons^'
oo 04
o -:rL- ,t 4 (y"*L)
ll
Ql+nl
oD Qrn
a\ A
lo I
I
qsq,?'
FFI
tl http://host.nigde.edu.tr/muzam/
Y Doç. Dr. Murat UZAM
L.-iiLLI
o o o,! o
I
o0 o
o\\ o
lo o 4
{
lol
lto lr
llr lo
Q=(66r \t(eo'E.\
q --(Q^r)+(0,r'
)
61= )o
r
D
6\r
FriP-t"lo
-l
LOJİK DEVRELER DERSİ --- DERS NOTLARI KISIM 1 #Jh=FI.tF Llir-u
Doç. Dr.Murat UZAM
q
q,--b Q =@r)16qî
t l[:n"p
a =(Gr)+[qnz
1
5 lLlQ
-[)+(e^.T
ii \+ Q =(d,
l) O la^
)
FF --r 5r F
Q =(q'^r,)+
(e^ E-)
I = (F^f )t[q,f )
JK-_>DFT
T
V-
a--(aÛ.t(q"b)=\
Qo=(q-^1'*(q"E)
ffi--.>t F-r
e\L
tLq
A= {e^-l)+(oni ) Q--d;tQ^ta
,A f..
\r( L l)
L.-j;tc- 6,
Doç. Dr.Murat UZAM
TQa
$ c=dr*e^T
Q"
o
c--
I
i6qj-
crLf I
Q=b
D
' w',\ NQnQ -
oo Oos -;i
0 dt o oc I
o ,lo o y'rtl
0 rl o 0rl *l -:
6 c-"
I fo-- o1 A
li
I i
ol Lr0r ai
lr
t
r----:r Ito 0
l [__YJ I {tr t,
I tl l1
e --q;Trq^r-
o -,6; ,al l +q^(d;-)
Q = Q^b+en (e^*E) )
I
q = e-nN+
e^*ey,[=
=dd rQnI+entr
-J
t_--
=6
uj;L9a
Doç. Dr.Murat UZAM
J K- ETIT
o
o? Qn I
,l
r1
Ot 0
(
lo
f{
.T
ll-Q,r.
k-q
*t o , | 4'
1 | "lA'
I t'\0
lt \J(
c\lt
r'a
LOJİKCa
DEVRELER DERSİ --- DERS NOTLARI KISIM 1 http://host.nigde.edu.tr/muzam/ Doç. Dr. Murat UZAM
L.i;L+l
Doç. Dr.Murat UZAM
TQ" ^ ^-z rr?

;7 b1 =r$n I T ta^ |
Oc
v -tO \ \ ".-
:'-? | Q
1
_.,.1|
T
Jg
e
ir0 0 4u
kq ll tl
(l = Q" J -t Lf^ F-
f
t's) r[^+rQ"
Tq
^;
'
Q= OnT tt{" \
= Q^(vqltnt")* Q" (YO^+rQ")
(t-o")
=G; + a"(; a-").
=d;r +q" (T+a).([+n" )
--r]^r +q^ (32+ro"+q".2)
=6: + Q^JIZ+Q.E '.-' QnZ( f+l )
I
r-f
\ o =6nJ + o"l4 \
L.-# '.-..'.-*_-*'.._+
II
I
t
n
I Dza I
I
J 2, I
I
:- .l
c{ 4
CP?
c.iL t)
({? 'l
'fu
Es efegt*r- 6fsE+,-
e frg*e-'
t=b--" '. AE' Gr-*\
Sr nau Sr'f rs,-'
c- ArE_--
t-rD-t '1;
!:.T l{r
---t--
o l8'
'tla,
V - A' 1 r -
A
e,a)
r\
v'-''- "
:.Y9
u-- l-_/
te(
ct8
(^
R---r-J=
P - L'.
Doç. Dr.Murat UZAM
{4
il
b
a
I
Il1
I
o
rl tl
{'
.1
I
' ''r,,L,f
])aL L,a6.,g,,'r,al uet k'/^-a-:"'
iL; g'ziSie aL t,fr. 9/a-atSt . 4
t q; ^ 77.^c-/.n.
B c,,Lt1/a", ieirt p, riS/<.&-t 4,,v,'{o;r^tt d
h, o/o,u-^ /, s, fi. O/ur.

s ldrf"^'lan qt[.5/*-
L e.
cp! '! 'I
a L a,i
-)-ko4i/:'<,r't/L
uJ
rrzlO
O 0 i qJr
o ti Q
'rOl l _:-4
T
t-? )
Y' lYr It
,,7* B, p.l. lrn ion uq /a- TrL

',). 'l '
^
--\ I
| Jg qle,",re, /o-,^r/t- i "/',"L , /u'o L-
o t) i:.
t' | --,-
aln,r/o I
t4+-
\t,l\Qo
I _'{-'::-,_:--_-
,ea VB rlX
/)
2
Y- 6* ;
\ye ;
tyc-
<P
t ,//
;
ttA
nâ
!g
ci /ia () r) i,aa/ O t/
!a
l4 3
J t{--lu
--l-"-=
c? Oi s
tl I
n
a, l 1 +
l ,
I
r / Ia"
l
Q-
\YA JE 4h
@ , (A)
I
/ CP :;'
/!l i-, t
?n
:*
qs
a.
/ ---+\ '-.r-A.g
{\ -4 )-
l*
:o' a i
., ^.\.".':l' I
. I \' t'
,
. \,- /'- qo
a etuo
!''r ^'
-1r. I., .,-''-.,.r"-"
*tt1 r'\
r,\\ ,."ri''^
o
1')",,^
/f-
RQ.
/F) ,@_
E sQ
D I Q"+'1
------r---_-- Qn+'l
"l u
a;
@
r1 t o4^
4L'
ll
1t
)r-4\
& I
1o
i --'I .'
J, /.;
1 ' Ir;l'
rl---*i
t\ i
.--1,--.. _!!_
,',),,tl!
'! i
,t
5-
\r./ c
f r-- C.tp
,,;
].
{
k<. Qn6srGft

Sayisal Tasarim Ders Notlari

Uploaded by

Document Information

Original Description:

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Sayisal Tasarim Ders Notlari

Uploaded by

Copyright:

Available Formats

SAYISAL TASARIM DERS NOTLARI

DIGITAL DESIGN COURSE NOTES

i'. -'*t^qsL - F 1"1.-1

(troo lot , ^10^)2-- ( ? ) ,1,

Octal to Decimal Conversion

(tz+s, t,st), )1"

{6 Tcla.,.h S..g.L.,,r,{0Tcb..,rl. 5",.6,loerLgncdC*l"ati

Binary to Octal Conversion

,2- T<banlr Sog,lc.,n E Tobonlr S"grhn b Snlpli!rilrvsi

6 oo,tl,tooit0 ,41O1t4)t = ( JI^

', )to =(4e6.,bc)10

quotient dividend remainder

BdU'^ Bil,*, divisor F-a,d remainder

dividend 125 t4 4Lrq/2_ oLf

6Z-+ 627/t ?t2

9_ _-> .4, Q88

40 Atonlr .S'U'lonrI Joknlr Segr)""". \3n8$S"$L"re,ri

&lau Bsl*. trZrlo,n

Ku,,,i,.'tii.,,''q,..,/^",r conversion of the fractional portion

(t2s1,zttS,o= ('2zq 6 6? 3? t6(6...)1

lo Tab"^1, S<g,)err ^ ,l 6 Tq l,qnlr Sogrto.< b 3"ll firilnu-ri

Qzstr,ztT)p = ( , - ),lu conversion of the integer portion

k251rt L,rs^ra qcnri lrw-,s,t conversion of the fractional portion

8 Tob^|, S..g,lo"tr. 2 Ta bq'nl, €1'ln"a Aia,lshr/^asi

8 /" t.l, se3,t. b,'na., fo'^4a 2'l" fuL"'Ja ,7t6 -/ll'yt,dz

or{,,,u,,2 ,',o ot! oor too

(z+tL,3l1)z = ( lolll ll oll o ) ott oot4)"

8 5n5rlo.,^ 16 Tq lonnlrsoXrL^e Q!id:,':/'ttt/

gartltr vt Jab toar4 J''/''tl" Srvplar L'tli^lz /l kLo"l s 'y'xq

lI TnL.nl, S.3,1..,n 8 TcLonlr S.p,lo-^ b3^Sp{[ril^.si

B*r q."riroar-illc;a gop".cL tq;^ 4G tabonlr .ml,n,n htrLir

-- (ztz 1' t 6s7)t

B,'/9,!oy..l', q, k-^,nnailu-' gupmol" i,.i n /;n /az,t

Subtraction by Means of 2's Complement of Binary Numbers

6r^tl" ' olol

llool -> a'e / in /2..i = OOIIO

Bcb CBl.*.1 C"a"d \";. rl \ -l L;li KoJl'r on&lrlz-

Ona^1,1, 6ir 9a4ta16 bi^a1 CiL'l) '%,Jn ",.u,.i /,^zs' i/e

Ha/,a fc5pif kJh"r Error Detection Codes

&y,rtl ,olgo o,L/io/o'' StL/""/z ih/'^;

srliI tJh(]pl) Ett:,1L[7i(1,fl) Even parity

to to loo r llot loQo loo

( lr or a I o o \t Lt LoJlu saX's,,^, oaol"il,

tlol ?J421---+ vLt(z)Gt) LL'^

b;^s.l (;L;l;) 17r {5t,.i ,t

,ewyJ'i:/gSt / t ' ' l / e '

The inverter N 0T Cdatrl ) kapst page 129

oet u$t4tt) ^ro'rr" page 149

EX'OA(Excl'tdte oil'd.J qr - /<e1tst

EX-N,A ( E x.lotivz- NOT'oA) - oqzJ 'ry' cltfi/ lapsr

Ga-,3. B-lc I r815- r86l+)

. B.ol. ctbri-^ A;rl.

7' A+E = 8+A A'B = &'A 4'iisnw commutative3z' laws p. 201

rule 11 tz- ad+ e = AtrB p. 204

implementation of the functions F1, F2, F3 and F4 with logic gates

ht, f6alt /."4LTei",' tn/,.th /e'^ trz y'logon | :u,,r/,nJ". fuXln h* 1

Ft =(nea+ABc) = (tBa) . ( Asc) =(r-+6+ + E+Z)

OrntL , /, -- ;6. 1 oEETob" niait<-falert^ l.pl"-, /"^oL g;sA

1 r --{ : (q+b+c) (;+b+-c) ( 7 +to+c)

1- 7TN( 4, G,8,q,t t,/2, t?tl, )

P- S-( t'l ,to'tt't2't3'l14'ls)

(aradu!4 fltihrt The Karnugh Map p. 225

v,Y*-- ,| Arl , B.{