Chương 3: Mạch logic tổ hợp

I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic

tổ hợp
II. Bộ mã hóa
III. Bộ giải mã
IV. Bộ so sánh
V. Bộ cộng
VI. Bộ chọn kênh
VII.Bộ nhớ Rom

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 1

 I. Đặc điểm cơ bản và phương pháp
thiết kế mạch logic tổ hợp
1. Đặc điểm cơ bản
x1 z1
x2 ......... M¹ch logic z2

.........
tæ hîp
xn zm

– Tín hiệu đầu ra của mạch tại thời điểm bất kỳ chỉ phụ
thuộc vào tổ hợp giá trị tín hiệu vào ở thời điểm đó
– Mạch logic tổ hợp được xây dựng từ các mạch điện
cổng logic
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 2
• Phương pháp biểu diễn
– Hàm số logic
– Bảng chân lí
– Sơ đồ logic
– Bảng Các-nô
– Đồ thị dạng sóng theo thời gian

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 3

 2. Phương pháp thiết kế mạch logic tổ hợp

Xác định các biến vào ra và

Phân tích yêu cầu quan hệ giữa chúng

Dùng 0,1 để mô tả giá trị

Lập bảng chân lí
biến đầu ra theo biến vào

Đơn giản hóa biểu thức

Tối thiểu hóa logic dùng bìa Các-nô
hoặc biến đổi

Mô tả biểu thức tối giản

Vẽ sơ đồ logic bằng các cổng logic

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 4

 II. Bộ mã hóa
1. Bộ mã hóa nhị phân
2. Bộ mã hóa nhị-thập phân
3. Bộ mã hóa ưu tiên
4. Một số mã thông dụng

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 5

 Khái niệm
• Mã hoá là việc sử dụng kí hiệu để biểu thị
một đối tượng xác định hoặc một tín hiệu
xác định nào đó
• Bộ mã hoá là mạch điện thực hiện thao
tác mã hoá

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 6

 1. Bộ mã hóa nhị phân
• Bộ mã hoá nhị phân là mạch điện dùng n bit để mã hoá N  2n
tín hiệu.
• Thiết kế bộ mã hóa nhị phân 3 bit (n=3)

C¸c y0 C C¸c
kÝ hiÖu y1 Bé bit -Inputs: 8
B m·
.........

cÇn m· ho¸
m· ho¸ nhÞ -Outputs: 3
y7 A ph©n

- Tại mỗi thời điểm chỉ có một đầu vào tích cực
- Giá trị tổ hợp bít nhị phân đầu ra (CBA) cho biết số thứ tự đầu
vào tích cực
VD: y2 tích cực =>CBA=(010)2=2 ,y5 tích cực => CBA=(101)2=5

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 7

 1. Bộ mã hóa nhị phân
BiÕn ra C B A
C B A
BiÕn vµo
y0 0 0 0
y1 0 0 1 y7
y6
y2 0 1 0 a) y5
y4 b)
y3 0 1 1 y3
y2
y4 1 0 0 y1
y5 1 0 1
y6 1 1 0
y7 1 1 1 y7 y6 y5 y4 y3 y2 y1

C  y4  y5  y6  y7

B  y2  y3  y6  y7

A  y1  y 3  y 5  y 7

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 8

 2. Bộ mã hóa nhi-thập phân
(Decimal-to-BCD Encoder)

-Inputs: 10
-Outputs: 4

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 9

 2. Bộ mã hóa nhi-thập phân
BiÕn ra D C B A
D C B A
BiÕn vµo
y0 (0) 0 0 0 0
y1 (1) 0 0 0 1
y9
y2 (2) 0 0 1 0 y8
y3 (3) y7
0 0 1 1 y6
y4 (4) y5
0 1 0 0 y4
y5 (5) 0 1 0 1
y3
y2
y6 (6) 0 1 1 0 y1
y7 (7) 0 1 1 1
y8 (8) 1 0 0 0
y9 (9) 1 0 0 1 y9 y8 y7 y6 y5 y4 y3 y2 y1

a) b)

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 10

 2. Bộ mã hóa nhi-thập phân

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 11

 3.Bộ mã hóa ưu tiên
• Các bộ mã hoá vừa xét , tại mỗi thời điểm chỉ có
một biến vào duy nhất ở trạng thái tích cực.
• Nhiều khi, cùng một lúc có thể có từ 2 biến vào
trở lên ở trạng thái tích cực;
=>Nên cần thiết phải có ưu tiên khi mã hoá.
Biến vào nào có mức ưu tiên cao hơn
được mã hoá trước.
Bộ mã hoá như vậy được gọi là bộ mã
hoá ưu tiên
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 12
 3.Bộ mã hóa ưu tiên

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 13

 Ví dụ

Keyboard
Encoder

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 14

 4. Một số mã thông dụng
Lo¹i m· Vßng DÞch
8421 D­ 3 2421(A) 2421(B) 5211 d­ 3 ph¶i
Sè hÖ 10
0 0000 0011 0000 0000 0000 0010 00000
1 0001 0100 0001 0001 0001 0110 10000
2 0010 0101 0010 0010 0100 0111 11000
3 0011 0110 0011 0011 0101 0101 11100
4 0100 0111 0100 0100 0111 0100 11110
5 0101 1000 0101 1011 1000 1100 11111
6 0110 1001 0110 1100 1001 1101 01111
7 0111 1010 0111 1101 1100 1111 00111
8 1000 1011 1110 1110 1101 1110 00011
9 1001 1100 1111 1111 1111 1010 00001

Hình 4.9. Bảng các loại mã nhị- thập phân thông dụng

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 15

 4. Một số mã thông dụng

Sè hÖ 10 M· Gray Sè hÖ 10 M· Gray

0 0000 8 1100
1 0001 9 1101
2 0011 10 1111
3 0010 11 1110
4 0110 12 1010
5 0111 13 1011
6 0101 14 1001
7 0100 15 1000

Hình 4.10. Bảng mã Gray

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 16

 0 1 2 3 4 5 6 7
<NUL> <DLB> <sp> 0 @ p ` p
0
0 16 32 48 64 80 96 112

<SO H > <D C 1> ! 1 a q a q

1
1 17 33 49 65 81 97 113

<St X > <D C 2> " 2 b r b r

2
2 18 34 50 66 82 98 114

<E T X > <D C 3> # 3 c s c s

3
3 19 35 51 67 83 99 115

<B O T > <D C 4? $ 4 d t d t

4
4 20 36 52 68 84 100 116

<enq > <NaK > % 5 e u e u

5
5 21 37 53 69 85 101 117 Bảng mã
<ack > <syn> & 6 f v f v
6 ASCII tiêu chuẩn
6 22 38 54 70 86 102 118

<bbl> <etb> ' 7 g W g W

7
7 23 39 55 71 87 103 119

<bs> <can> ( 8 h x h x
8
8 24 40 56 72 88 104 120

<h t> <em > ) 9 i y i y

9
9 25 41 57 73 89 105 121

<lf> <sub> * : j z j z
a
10 26 42 58 74 90 106 122

<vt> <esc> + ; k [ k {
b
11 27 43 59 75 91 107 123

<ff> <fs> , < l \ l |

c
12 28 44 60 76 92 108 124

<cr> <o s> - = m ] m }

d
13 29 45 61 77 93 109 125

<so > <rs> . > n ^ n ~

e
14 30 46 62 78 94 110 126

< s i> <us> / ? o - o <DEL>

f
9/12/2010 3:09 PM 15 31 Chương
47 4. Mạch
63 logic
79 tổ hợp
95 111 127 17

H×nh 4.11. B¶ng m· ASCII tiªu chuÈn

 III. Bộ giải mã
1. Bộ giải mã nhị phân
2. Bộ giải mã nhị - thập phân
(BCD)
3. Bộ giải mã hiển thị ký tự

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 18

 Khái niệm
• “A decoder is a digital circuit that detects the presence of
a specified combination of bits (code) on its inputs and
indicates the presence of that code by a specified output
level. In its general form, a decoder has n input lines to
handle n bits and from one to 2 n output lines to indicate
the presence of one or more n-bit combinations.”

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 19

 1. Bộ giải mã nhị phân
• Xét bộ giải mã nhị phân n=3 bít
– Inputs(3): C,B,A
– Outputs(8): y0,y1,y2,y3,y4,y5,y6,y7

BiÕn vµo BiÕn ra

C B A y0 y1 y2 y3 y4 y5 y6 y7

0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 20

 1. Bộ giải mã nhị phân
C C B B A A

y0
C y 0  C.B.A y 4  C.B.A
y1

B y2
y1  C.B.A y 5  C.B.A
y3

A
y4
y 2  C.B.A y 6  C.B.A
y5
y 3  C.B.A y 7  C.B.A
y6

y7

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 21

 1. Bộ giải mã nhị phân

CS1, CS2: Enable

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 22

 Ví dụ
A simplified
computer 1/0 port
system with a port
address decoder
with only four
address lines
shown.

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 23

 2.Bộ giải mã nhị – thập phân
(BCD-to-Decimal Decoder)

-Đầu ra tích cực ở mức 0

- Inputs: 4
- Outpus: 10

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 24

 2.Bộ giải mã nhị – thập phân

TT D C B A y0 y1 y2 y3 y4 y5 y6 y7 y8 y9

0 0 0 0 0 0 1 1 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1 1 1
2 0 0 1 0 1 1 0 1 1 1 1 1 1 1
3 0 0 1 1 1 1 1 0 1 1 1 1 1 1
4 0 1 0 0 1 1 1 1 0 1 1 1 1 1
5 0 1 0 1 1 1 1 1 1 0 1 1 1 1
6 0 1 1 0 1 1 1 1 1 1 0 1 1 1
7 0 1 1 1 1 1 1 1 1 1 1 0 1 1
8 1 0 0 0 1 1 1 1 1 1 1 1 0 1
9 1 0 0 1 1 1 1 1 1 1 1 1 1 0
10 1 0 1 0 x x x x x x x x x x
11 1 0 1 1 x x x x x x x x x x
12 1 1 0 0 x x x x x x x x x x
13 1 1 0 1 x x x x x x x x x x
14 1 1 1 0 x x x x x x x x x x
15 1 1 1 1 x x x x x x x x x x

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 25

 2.Bộ giải mã nhị – thập phân
y0 y1 y2 y3 y4 y5 y6 y7 y8 y9

D D
D D D
C C
C C C
B B
B B B
A A
A A A

a)y 9  D.A b)y 8  D.A c)y 7  C.B.A

d)y 6  C.B.A e)y 5  C.B.A f)y 4  C.B.A

g)y 3  C.B.A h)y 2  C.B.A i)y1  D.C.B.A k)y 0  D.C.B.A

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 26
 2.Bộ giải mã nhị – thập phân
(bộ giảI mã BCD)

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 27

 3. Bộ giải mã hiển thị ký tự

a.LED 7 thanh
b.Thiết kế bộ giải mã cho LED 7
thanh
c.Phần mềm mô phỏng Proteus

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 28

 Hiển thị ký tự số và chữ trong kĩ
thuật
• LED 7 thanh LCD

• LED ma trận

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 29

a. LED 7 thanh
LED: Light-Emitting Diode
- Dùng để hiển thị kí tự là 10 chữ số
hệ thập phân từ số 0 đến số 9
- Mỗi thanh là một Đi-ốt bán dẫn có khả
năng phát sáng khi có dòng điện thuận
chảy qua

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 30

 Cấu tạo LED 7 thanh

A g f A a b
•Anode chung
a
f b
g - A nối với (+) nguồn
e c
d - a,b,c,d,e,f,g sáng khi
a b c d e f g dp
a) e d A c dp
được cấp 0v

K
g f K a b

f
a
b
•Cathode chung
g
- K nối với (-) nguồn
e c
a b c d e f g dp d

b)
- a,b,c,d,e,f,g sáng khi
e dK c dp
được cấp 5v

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 31

 b. Thiết kế bộ giải mã cho LED 7 thanh
Bước 1: Phân tích yêu cầu

BCD BCD-to-7 LED-7-

-Semgent- -Segment
Encoder
0-9

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 32

 • Đầu vào (4): A, B, C, D
• Đầu ra (7) : a, b, c, d, e, f, g
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 33
Bước 2: Lập bảng chân lí (LED kiểu Anode chung)
- a, b, c, d, e, f, g sáng khi được cấp nguồn 0 V
-> tích cực ở mức thấp
- Cách hiển thị các ký tự số 0->9 bằng LED

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 34

D C B A abcdef gS
ố
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 1 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
1 0 1 0 X x x x x x X 10
… … … … XX x x x x x …
1 1 1 1 X x x x x x x 15
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 35
Bước 3: Tối giản hóa biểu thức logic
- Hàm logic biểu diễn thanh a (dùng bảng Các-nô)
Xa
BA Do
DC 00 01 11 10
Xa=B
0 1 0 0
00 V =D
T =CA
V 01
1 0 0 0
T Do=

11
x x x X
10 0 0 X x

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 36

Tối thiểu hóa biểu thức logic
b  C  B.A  B.A c  C B A dDC.BB.AC.AC.B.A

e  C.A  B.A f  D  C.B  C.A  B.A g  D  C.B  C.B  B.A

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 37

Bước 4: Vẽ sơ đồ logic

• Dùng mạch cổng NOR-AND;

• Lấy phủ định các biến ra ở dạng phủ định một lần
=> Kết quả có biểu thức của các nguyên biến:

aDBCAC.A e  C.A  B.A.

b  C  BA  B . A f DC.BC.AB.A
c  C  B  A
gDC.BC.BB.A
dDC.BB.
AC.AC.
B.A

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 38

Sơ đồ mạch logic
a b c d e f g

D
D
D
C
C C
B
B B
A
A
A

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 39

Sơ đồ mạch logic

7447

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 40

 Sơ đồ chân
• Mạch giải mã LED 7 thanh kiểu Anode chung:
7447,74LS47
• Mạch giải mã LED 7 thanh kiểu Cathode chung:
7448,74LS48

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 41

 c. Phần mềm mô phỏng Proteus

• Phần mềm cho phép mô phỏng hoạt động

mạch điện tử
• Thiết kế mạch
• Viết chương trình điều khiển cho các họ vi
điều khiển như MCS-51, PIC, AVR,..

• Phần mềm gồm 2 chương trình

• ISIS cho phép mô phỏng mạch

• ARES dùng để vẽ mạch
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 42
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 43
 Sử dụng thanh công cụ chuẩn

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 44

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 45
 Các thao tác cơ bản
• Tìm linh kiện
• Chọn linh kiện
• Di chuyển linh kiện
• Xóa linh kiện
• Đi dây
• Chạy chương trình

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 46

 Ví dụ
• Ví dụ 1:
Xây dựng mạch giải mã LED 7 thanh
– thiết kế mạch logic
– Các phần tử
+ Logic state
+ AND (2 đầu vào): 74LS08
+ NOR (4 đầu vào): 74HC4002
+ LED 7 thanh kiểu Anode
+ NOT

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 47

• Ví dụ 2:
Sử dụng mạch giải mã 7447
- Hiển thị số có 1 chữ số
- Hiển thị số có 2 chữ số:
(Dùng 2 LED)

1 LED đóng vai trò hàng chục

1 LED đóng vai trò hàng đơn vị

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 48

 Bài tập về nhà
• Bài 1: Tối giản hóa các biểu thức
logic cho các thanh b,c,d,e,f,g
• Bài 2: Thiết kế mạch giải mã LED 7
thanh theo kiểu Cathode chung
(7848)
• Bài 3: Tìm hiểu ứng dụng Proteus và
thực hiện lại các ví dụ đã thực hiện
trên lớp
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 49
 IV. Bộ so sánh
• Bộ so sánh là mạch điện để so sánh 2 số
nhị phân
• Nguyên lí
• A=(anan-1..a0)2 và B=(bnbn-1..b0)2
• an>bn => A>B; an<bn => A<B
• an=bn
• An-1>bn-1 => A>B; an-1<bn-1 => A<B
• an-1=bn-1 so sánh tiếp an-2 &bn-2
A=B <=> ai=bi i=0,1,..,n

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 50

 IV. Bộ so sánh 4 bít

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 51

 Ví dụ
• Dùng 74HC85 thiết kế bộ so sánh 8 bit

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 52

 V. Bộ cộng
• Mạch điện thực hiện phép tính cộng hai số hệ
nhị phân
• Cộng nửa 1 bít (Half Adder)
si ci si ci
ai bi si c i
0 0 0 0
0 1 1 0 HA
1 0 1 0
1 1 0 1 ai bi
ai bi
a) b) c)
• Cộng đủ 1 bít (Full Adder)
ci
si
ai bi c i-1 si c i
NORAND
0 0 0 0 0 si c
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1 FA
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1 ai b i c i -1
1 1 1 1 1 bi
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp ai ci-1 53
a) b) c)
 The Ripple Carry Adder

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 54

 The Look-Ahead Carry Adder

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 55

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 56
 V. Bộ cộng

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 57

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 58
 VI. Bộ chọn kênh
• Bộ chọn kênh là mạch điện tử sử dụng n tín hiệu điều
khiển để lựa chọn cho phép một trong số 2n tín hiệu
được đưa lên kênh truyền.

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 59

 VI. Bộ chọn kênh

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 60

 VI. Bộ chọn kênh

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 61

 Ví dụ

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 62

 Ví dụ

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 63

 VII. Bộ nhớ ROM
1. Bộ nhớ chỉ đọc (Read Only Memory)
• Dữ liệu không bị mất khi mất nguồn cấp
• Gồm 3 phần cơ bản
• Mạch giả mã địa chỉ
• Ma trận phần tử nhớ
• Mạch điện đầu ra
• Phần tử nhớ của ROM: Diode, Transito

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 64

 1.ROM
Ma +E 0
trËn
Gi¶i m· ®Þa chØ Ma +E0
A0 nhí
A1 W0 trËn
Gi¶i m· ®Þa chØ
C¸c A0 nhí W0
W1 A1
C¸c
d©y
W1
W2 tõ d©y
D©y bit
(word) W2 tõ
W3
(word)
M¹ch W3
®Çu ra
a) D3 D2 D1 D0 M¹ch
®Çu ra
D3 D2 D1 D0
M· ®Þa chØ Gi¸ trÞ c¸c bit Tõ
A0 A1 D 3 D 2 D 1 D 0 ®­îc ®äc
b) 0 0 0 1 0 1 W0
0 1 1 0 1 1 W1
1 0 0 1 0 0 W2
1 1 1 1 1 0 W3

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 65

2. Bộ nhớ chỉ đọc có thể ghi trình tự
(PROM)
• Cho phép nạp chương trình 1 lần
D©y tõ

+Ecc

CÇu ch× D©y bit

– Phần tử nhớ “1”: Cầu chì được giữ nguyên

– Phần tử nhớ “0”: Cầu chì bị làm đứt bằng
dòng điện lớn
9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 66
 3. Bộ nhớ chỉ đọc có thể nạp
chương trình nhiều lần (EPROM)
– Phân loại
• EPROM – Xoá bằng tia cực tím, nạp bằng điện;
• EEPROM- Xoá , nạp bằng điện.

9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 67