ĐẠI HỌC QUỐC GIA TP.

HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

Hệ Thống Số
LAB 5
Lớp: L12

Nhóm 7
Họ và tên MSSV
Trương Nguyễn Gia Bảo 2310271
Nguyễn Ánh Dương 2310596
Nguyễn Tuấn Hiệp 2311011
Hoàng Quốc Việt 2313890

A.Checklist đầu buổi

Checklist này cần được hoàn thành vào đầu buổi học.
1 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

ST Hoàn
Nội dung
T thành
1 Khu vực quanh KIT TN trống trải, gọn gàng
KIT thí nghiệm đã chạy self-test và xác định không có
2
dấu hiệu lỗi
3 Các inputs và outputs của KIT hoạt động bình thường
4 Đo hiệu điện thế nguồn VCC của KIT đạt 5V

B.Checklist cuối buổi

Checklist này cần được hoàn thành vào cuối buổi học.

ST Hoàn
Nội dung
T thành
1 Tất cả các dây nối đã được gỡ và phân loại
Tất cả các IC đều đã được nới lỏng trước khi nhấc ra
2
khỏi breadboard
Tất cả các IC đều đã được phân loại và trả lại đúng ngăn
3
đựng
4 Thu dọn và trả KIT thí nghiệm
5 Thu dọn và hoàn trả VOM
6 Thu dọn và hoàn trả oscilloscope (nếu có)
7 Dọn sạch khu vực làm việc

 EXERCISE
2.3.1.
 Yêu cầu thí nghiệm
2 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

Thiết kế, mô phỏng và thực hiện lắp một một bộ mạch đếm xuống đồng bộ MOD-4
sử dụng D Flip-flop.

 Lựa chọn IC
Nhóm 7 xin được chọn IC 7474 và IC 7486.
 Cách giải quyết
Nắm được bảng chân trị của D Flip-flop với output là Q hiện tại và Q kế tiếp
(Trạng thái của Q hiện tại sau sau một xung đồng hồ) và input D tương ứng.

Mạch đếm xuống đồng bộ MOD-4 sẽ có vòng trạng thái là 3 →2 → 1→ 0 →3 → 2→ …

hay 11→ 10→ 01 →00 → 11→10 → …

11

00 10 Sơ đồ chu trình

01
Số flip flop cần dùng là n với n là giá trị nhỏ nhất sao cho 2n ≥ 4 (MOD-4), ta
suy ra được n = 2 là số D Flip-flop cần dùng. Như vậy, ta chỉ cần dùng 1 IC
7474 (trong IC 7474 luôn có sẵn 2 D Flip-flop).

J=D K = D’
3 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

Tiếp theo, ta lập bảng giá trị của Q1, Q0 ở cả hiện tại và kế tiếp theo sơ đồ chu
trình trước rồi sau đó sẽ suy ra input D1, D0 tương ứng.

Tiếp theo, ta sử dụng K-Map để xác định biểu thức Boolean của input D1, D0
qua bảng giá trị trên.

K-Map cho D1 K-Map cho D0

D1 = Q1’.QO’ + Q1.Q0 = Q1⊕Q0’ D0 = Q0’

4 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

 Sơ đồ mô phỏng

 Sơ đồ nối dây
5 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

 Netlist
STT Đầu thứ nhất Đầu thứ hai

1 5V KTN Đầu 14 của IC 7474

2 5V KTN Đầu 14 của IC 7486

3 GND KTN Đầu 7 của IC 7474

4 GND KTN Đầu 7 của IC 7486

5 CLK Đầu 3 của IC 7474

6 CLK Đầu 11 của IC 7474

7 SW0(CLR1) Đầu 1 của IC 7474

8 SW1(PR1) Đầu 4 của IC 7474

9 SW2(CLR0) Đầu 13 của IC 7474

10 SW3(PR0) Đầu 10 của IC 7474

11 LED1 Đầu 5 (Q1) của IC 7474

12 LED0 Đầu 9 (Q0) của IC 7475

13 Đầu 8 (Q0’) của IC 7474 Đầu 12 (D0) của IC 7474
14 Đầu 8 (QO’) của IC 7474 Đầu 1 của IC 7486
15 Đầu 5 (Q1) của IC 7474 Đầu 2 của IC 7486
16 Đầu 3 của IC 7486 Đầu 2 (D1) của IC 7474
6 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

 Checklist
Hoàn
STT Nội dung
thành
1 KIT thí nghiệm đã tắt trước khi cắm IC
2 Kiểm tra và nắn lại chân IC
Các chân IC đã được đặt chuẩn xác vị trí vào các lỗ trên
3
breadboard
4 Các chân IC đã được kết nối điện với breadboard
5 Tất cả các kết nối giữa KIT và chân IC đều tốt
VCC và GND trên KIT không bị chạm nhau (không đoản
6
mạch)
7 Chân CLK (nếu có dùng) không chập với VCC hoặc GND
8 Hiệu điện thế giữa VCC và GND của IC đạt 5V
9 Đã test và chụp hình đủ các trường hợp

2.3.2.
1.Phân tích và giải quyết yêu cầu của đề bài theo lý thuyết:

- Bảng thực trị:

Input Output
Select Strobe
Y
C B A S
x x x 1 0
0 0 0 0 D0
0 0 1 0 D1
0 1 0 0 D2
0 1 1 0 D3
1 0 0 0 D4
1 0 1 0 D5
1 1 0 0 D6
1 1 1 0 D7
2. Mô phỏng kiểm chứng thiết kế:
7 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH
8 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

3. Vẽ sơ đồ nối dây:

4. Netlist:
STT Đầu thứ nhất Đầu thứ 2
1 5V KTN Hàng màu đỏ breadboard
2 GND KTN Hàng màu xanh breadboard
3 Hàng màu đỏ breadboard Chân 16 IC 74151
4 Hàng màu xanh breadboard Chân 8 IC 74151
5 SW0(A) Chân 11 IC 74151
6 SW1(B) Chân 10 IC 74151
7 SW2(C) Chân 9 IC 74151
8 Hàng màu đỏ breadboard Các chân 1(D3), 2(D2), 3(D1),
Hàng màu xanh breadboard 4(D0), 15( D4),14(D5), 13(D6),
12(D7) của IC 74151 tùy thuộc
vào các giá trị 0, 1 tương ứng
9 Chân 5 IC 74151 LED0(Y)
10 SW4(Strobe) Chân 7 IC 74151
9 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

 Checklist cho từng bài tập

STT Nội dung Hoàn thành

1 KIT thí nghiệm đã tắt trước khi cắm IC X

2 Kiểm tra và nắn lại chân IC X

Các chân IC đã được đặt chuẩn xác vị trí vào các

3
lỗtrên breadboard

4 Các chân IC đã được kết nối điện với breadboard

5 Tất cả các kết nối giữa KIT và chân IC đều tốt

VCC và GND trên KIT không bị chạm nhau

6
(không đoản mạch)

Chân CLK (nếu có dùng) không chập với

7
VCC hoặc GND

8 Hiệu điện thế giữa VCC và GND của IC đạt 5V

9 Đã test và chụp hình đủ các trường hợp

2.3.3.
 Yêu cầu thí nghiệm
Thiết kế, mô phỏng bộ giải mã nhị phân 3_to_8 bằng IC 74138

 Lựa chọn IC
Nhóm 7 xin được chọn IC 74138
 Cách giải quyết
Nắm được bảng chân trị của IC 74138:
10 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

BẢNG CHÂN TRỊ IC 74138

#Note : G2 = G2A + G2B

 Sơ đồ mô phỏng
11 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

 Sơ đồ nối dây

 Netlist
12 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

STT Đầu thứ nhất Đầu thứ hai

1 5V KTN Chân 16 IC 74138
2 GND KTN Chân 8 IC 74138
3 SW1 (A) Chân 1 IC 74138
4 SW2 (B) Chân 2 IC 74138
5 SW3 (C) Chân 3 IC 74138
6 SW4 (G1) Chân 4 IC 74138
7 SW5 (G2A) Chân 5 IC 74138
8 SW6 (G2B) Chân 6 IC 74138
9 LED 0 Chân 15 IC 74138
10 LED 1 Chân 14 IC 74138
11 LED 2 Chân 13 IC 74138
12 LED 3 Chân 12 IC 74138
13 LED 4 Chân 11 IC 74138
14 LED 5 Chân 10 IC 74138
15 LED 6 Chân 9 IC 74138
16 LED 7 Chân 7 IC 74138

 Checklist cho từng bài tập

13 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

STT Nội dung Hoàn thành

1 KIT thí nghiệm đã tắt trước khi cắm IC X

2 Kiểm tra và nắn lại chân IC X

Các chân IC đã được đặt chuẩn xác vị trí vào các

3
lỗtrên breadboard

4 Các chân IC đã được kết nối điện với breadboard

5 Tất cả các kết nối giữa KIT và chân IC đều tốt

VCC và GND trên KIT không bị chạm nhau

6
(không đoản mạch)

Chân CLK (nếu có dùng) không chập với

7
VCC hoặc GND

8 Hiệu điện thế giữa VCC và GND của IC đạt 5V

9 Đã test và chụp hình đủ các trường hợp

2.3.4.
 Yêu cầu thí nghiệm
Thiết kế và mô phỏng bộ so sánh cường độ 8 bit sử dụng IC 7485 trong Logisim.
 Lựa chọn IC
Nhóm 7 xin được chọn 2 IC 7485.
 Cách giải quyết
Nắm được bảng chân trị của 2 IC 7485 khi mắc nối tiếp nhau.

-Bảng hoạt động của IC 7485:

Ngõ nhập Ngõ nhập nối tầng Ngõ xuất
14 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

A3B3 A2B2 A1B1 A0B0 A>BIN A= A<BIN A>BOUT A=BOUT A<BOUT

BIN
A3>B3 X X X X X X 1 0 0
A3=B3 A2>B2 X X X X X 1 0 0
A3=B3 A2=B2 A1>B1 X X X X 1 0 0
A3=B3 A2=B2 A1=B1 A0>B0 X X X 1 0 0
A3=B3 A2=B2 A1=B1 A0<B0 X X X 0 0 1
A3=B3 A2=B2 A1<B1 X X X X 0 0 1
A3=B3 A2<B2 X X X X X 0 0 1
A3<B3 X X X X X X 0 0 1
A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0
A3=B3 A2=B2 A1=B1 A0=B0 X 1 X 0 1 0
A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1
A3=B3 A2=B2 A1=B1 A0=B0 0 0 0 1 0 1
A3=B3 A2=B2 A1=B1 A0=B0 1 0 1 0 0 0
1. Vẽ sơ đồ nối dây:

2. Netlist:
STT Đầu thứ nhất Đầu thứ 2
1 SW0 (B3) Chân 1 IC bên trái
2 SW1 (CASCADE INPUT 1) Chân 2 IC bên trái
3 SW2 (CASCADE INPUT 2) Chân 3 IC bên trái
15 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

4 SW3 (CASCADE INPUT 3) Chân 4 IC bên trái

5 SW4 (B0) Chân 8 IC bên trái
6 SW5 (A0) Chân 9 IC bên trái
7 SW6 (B1) Chân 10 IC bên trái
8 SW7 (A1) Chân 11 IC bên trái
9 SW8 (A2) Chân 12 IC bên trái
10 SW9 (B2) Chân 13 IC bên trái
11 SW10 (A3) Chân 14 IC bên trái
12 SW11 (B7) Chân 1 IC bên phải
13 SW12 (B4) Chân 8 IC bên phải
14 SW13 (A4) Chân 9 IC bên phải
15 SW14 (B5) Chân 10 IC bên phải
16 SW15 (A5) Chân 11 IC bên phải
17 SW16 (A6) Chân 12 IC bên phải
18 SW17 (B6) Chân 13 IC bên phải
19 SW18 (A7) Chân 14 IC bên phải
20 Chân 5 IC bên trái Chân 2 IC bên phải
21 Chân 6 IC bên trái Chân 3 IC bên phải
22 Chân 7 IC bên trái Chân 4 IC bên phải
23 Chân 5 IC bên phải LED 0 (A>B)
24 Chân 6 IC bên phải LED 1 (A=B)
25 Chân 7 IC bên phải LED 2 (A<B)

 Checklist cho từng bài tập

STT Nội dung Hoàn thành

1 KIT thí nghiệm đã tắt trước khi cắm IC X

2 Kiểm tra và nắn lại chân IC X

Các chân IC đã được đặt chuẩn xác vị trí vào các

3
lỗtrên breadboard

4 Các chân IC đã được kết nối điện với breadboard

16 KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

5 Tất cả các kết nối giữa KIT và chân IC đều tốt

VCC và GND trên KIT không bị chạm nhau

6
(không đoản mạch)

Chân CLK (nếu có dùng) không chập với

7
VCC hoặc GND

8 Hiệu điện thế giữa VCC và GND của IC đạt 5V

9 Đã test và chụp hình đủ các trường hợp