GT CH3

Ch-¬ng 4:M¹ch logic tæ hîp
Kỹ thuật số
Chương I. Cơ sở đại số logic
Chương II. Mạch điện cổng logic
Chương III. Mạch logic tổ hợp
Chương IV. Mạch lật
Chương V. Mạch dãy
Chương VI. Phát tạo xung dùng phần tử logic
Chương VII. Bộ biến đổi số- tương tự và tương tự- số
Chương III. Mạch logic tổ hợp

I. Đặc điểm cơ bản và phương pháp thiết kế mạch
logic tổ hợp
II. Bộ mã hoá
III. Bộ giải mã
IV. Bộ so sánh
V.Bộ cộng
Tr-êng §¹i häc C«ng nghiÖp Hµ Néi-Khoa §iÖn- Bé m«n §o l-êng vµ §iÒu khiÓn -1-
I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic

tổ hợp
1. Đặc điểm và phương pháp phân tích chức năng mạch logic tổ
hợp
a) Đặc điểm cơ bản của mạch logic tổ hợp
+Đặc điểm:Giá trị (logic 1 hay logic 0) tín hiệu đầu ra của mạch tại thời điểm
bất kỳ chỉ phụ thuộc vào tổ hợp giá trị tín hiệu vào ở thời điểm đó.
+Mạch logic tổ hợp là mạch không có các phần tử nhớ.
+Mạch logic tổ hợp được xây dựng từ các mạch điện cổng logic.
b) Các phương pháp biểu thị chức năng logic của mạch tổ hợp
+Để mô tả mối quan hệ giữa tín hiệu đầu ra với các tín hiệu đầu vào của mạch
logic tổ hợp thường sử dụng các hình thức sau: Hàm số logic, bảng chân lí,
sơ đồ logic, bảng Các-nô và đồ thị dạng sóng theo thời gian.
+Sơ đồ khối:
x1 z1
x2 M¹ch logic z2
.........
.........
tæ hîp
xn zm
-n biến vào là x1 , x 2 ,…, x n ; -m biến ra là z1 , z 2 ,…, z m ;

z1  f1 (x1, x 2 ,...,x n )
z 2  f2 (x1, x 2 ,...,x n )
………………………
z m  fm (x1, x 2 ,...,x n )
-Tổng quát: Z=F(X)
3.1.1.3. Phương pháp phân tích chức năng logic của mạch tổ hợp
+Bài toán phân tích chức năng logic mạch tổ hợp:

-từ kết cấu sơ đồ mạch tổ hợp logic phải xác lập được bảng chân lí
-hoặc các biểu thức đại số mô tả mối quan hệ giữa các biến ra và các
biến vào ở dạng đơn giản nhất.
+Nội dung bài toán phân tích mạch logic tổ hợp gồm các bước sau:
-Viết biểu thức mô tả quan hệ các biến ra theo biến vào;
-Rút gọn các biểu thức vừa có, khi cần thiết, bằng các phương pháp đã
giới thiệu ở chương I;
-Liệt kê bảng chân lí: tìm giá tri logic của biến ra theo tổ hợp giá trị
logic của các biến vào.
2. Phương pháp thiết kế logic mạch tổ hợp

+Nhiệm vụ: thiết kế mạch logic tổ hợp theo yêu cầu bài toán.
+Các bước thiết kế mạch: mô tả theo sơ đồ trên hình 3.2.
B¶ng Tèi
Çcn« thiÓu
VÊn ®Ò ho¸ BiÓu
B¶ng thøc S¬ ®å
logic logic
thùc ch©n lÝ tèi
BiÓu Tèi thiÓu
thøc thiÓu
logic ho¸
+Các bước triển khai:

-Phân tích yêu cầu: Diễn tả yêu cầu bài toán bằng lời, xác định các biến vào,
các biến ra và quan hệ logic giữa chúng.
-Kê bảng chân lí: Dùng giá trị logic (1 hoặc 0) để mô tả giá trị các biến ra tuỳ
thuộc vào các tổ hợp các biến vào, rồi lập thành bảng, gọi là bảng chân lí.
-Tiến hành tối thiểu hoá: Dùng bảng Các-nô hoặc biến đổi biểu thức logic.
-Vẽ sơ đồ logic: Với các cổng logic cơ bản (OR, AND, NOT) - (NAND,
NOR) -- (NORAND).
II. Bộ mã hoá
1. Khái niệm về mã hoá

+Mã hóa: là việc sử dụng kí hiệu để biểu thị một đối tượng xác định hoặc một
tín hiệu xác định nào đó.
+Có nhiều cách thức khác nhau để mã hoá tín hiệu;
+Mã hoá nhị phân là phổ biến hơn cả: ta sử dụng số đếm nhị phân để biểu thị
tín hiệu cần mã hoá.
+Mã nhị phân có hai chữ số là 1 và 0 dễ biểu diễn bằng mạch điện.
+Một số nhị phân có độ dài xác định có nhiều bit:
+Mỗi bit nhị phân có 2 trạng thái (1 hay 0): vậy mỗi bit biểu thị được 2 tín
hiệu khác nhau.
+Số nhị phân n bit có thể biểu thị được 2 n tín hiệu
+Vậy để biểu diễn N tín hiệu cần mã nhị phân dài n bit sao cho 2 n  N .
+Bộ mã hoá là mạch điện thực hiện thao tác mã hoá.
2. Bộ mã hoá nhị phân

+Bộ mã hoá nhị phân là mạch điện dùng n bit để mã hoá N  2 n tín hiệu.
+Xét trường hợp cụ thể: cần mã hoà N  8 tín hiệu.
+Vậy cần số nhị phân dài n=3 bit, vì 23  8 .
+Kí hiệu 8 tín hiệu cần mã hoá là y 0 , y1 , y 2 , y 3 , y 4 , y 5 , y 6 và y 7 ;
+Các bit của số nhị phân của mã kí hiệu là A, B và C (C- trọng số cao nhất)
+Sơ đồ khối:
Çc y0 C Çc
kÝ hiÖu y1 Bé bit
.........
cÇn m· ho¸ B m·
m· ho¸ nhÞ
y7 A ph©n
+Mỗi thời điểm chỉ có một biến vào có giá trị logic 1.
+Các biến vào y 0 y 7 không bao giờ cùng xuất hiện.
+Vậy ta lập bảng chân lí mô tả mối quan hệ của A, B, C với y 0 y 7 ;
+Có hai phương án dưới đây:
4.2.2. Bộ mã hoá nhị phân---- Phương án 1:
+Bảng chân lí: hình a;
+Biểu thức: Cho OR-AND
C  y 4  y 5  y 6  y 7 ; B  y 2  y 3  y 6  y 7 ; A  y1  y 3  y 5  y 7
+Phủ định 2 lần để dùng mạch: NAND-NAND
C  y 4 .y 5 .y 6 .y 7 ; B  y 2 .y 3 .y 6 .y 7 ; A  y1.y 3 .y 5 .y 7
+Sơ đồ: hình b.
BiÕn ra C B A
C B A
BiÕn vµo
y0 0 0 0
y1 0 0 1 y7
y2 y
0 1 0 y5 6
y3 y
0 1 1 y3 4
y4 y
1 0 0 y1 2
y5 1 0 1
y6 1 1 0
y7 1 1 1 a)
y7 y6 y5 y4 y3 y2 y1 b)
4.2.2. Bộ mã hoá nhị phân---- Phương án 2:

+Bảng chân lí: hình a;
+Biểu thức: Cho OR-AND
C  y 4  y 5  y 6  y 7 ; B  y 2  y 3  y 4  y 5 ; A  y1  y 3  y 5  y 6
+Phủ định 2 lần để dùng mạch: NAND-NAND
C  y 4 .y 5 .y 6 .y 7 ; B  y 2 .y 3 .y 4 .y 5 ; A  y1 .y 3 .y 5 .y 6
+Sơ đồ: hình b.
BiÕn ra C B A
C B A
BiÕn vµo
y0 0 0 0
y1 0 0 1 y7
y
y2 0 1 1 y5 6
y3 y
0 1 0 y3 4
y4 y
1 1 0 y1 2
y5 1 1 1
y6 1 0 1
y7 1 0 0 a) b)
y7 y6 y5 y4 y3 y2 y1
+Lưu ý: Trên sơ đồ và biểu thức ta thấy không có biến vào y 0 vì biến này
được ngầm định, khi các biến vào từ y1 y 7 đều bằng 0 thì trạng thái ra của
mạch có CBA  000 , đó là mã của chính y 0 .
3. Bộ mã hoá nhị– thập phân
+Số thập phân gồm 10 chữ số từ chữ số 0 đến chữ số 9.
+Bộ mã hoá nhị –thập phân là mạch điện có nhiệm vụ chuyển 10 chữ số hệ
thập phân thành mã hệ nhị phân.
+Được gọi là mã BCD (Binary Code Decimal).
+Mạch điện bộ mã hoá có 10 đầu vào tương ứng với 10 chữ số;
+Kí hiệu thứ tự là y 0 , y1 , y 2 , y 3 , y 4 , y 5 , y 6 , y 7 , y 8 và y 9 , có nghĩa là
N=10.
+Đầu ra là mã nhị phân với số bit n sao cho 2 n  N .
+Cụ thể n=4, khi đó ta có 2 n  16 tổ hợp mã nhị phân,
+Chỉ cần mã hoá 10 số, vậy còn dư 6 tổ hợp.
+Ứng với mỗi tổ hợp biến ra chỉ có một biến vào có giá trị logic 1.
+Các bit của mã nhị phân:Kí hiệu là A, B, C, D (D-trọng số cao nhất).
+Bảng chân lí: Hình a. –Đó là mã 8421.
4.2.3. Bộ mã hoá nhị– thập phân

+Bảng chân lí: Hình a. –Đó là mã 8421
+Lập biểu thức logic cho các biến ra khi có log1:
D  y 8  y 9  y 8 .y 9 ; C  y 4  y 5  y 6  y 7  y 4 .y 5 .y 6 .y 7
B  y 2  y 3  y 6  y 7  y 2 .y 3 .y 6 .y 7 ;
A  y1  y 3  y 5  y 7  y 9  y1.y 3 .y 5 .y 7 .y 9
+Sơ đồ logic với ạch NAND: hình b
BiÕn ra D C B A
D C B A
BiÕn vµo
y0 (0) 0 0 0 0
y1 (1) 0 0 0 1
y9
y2 (2) 0 0 1 0 y8
y3 (3) y7
0 0 1 1 y6
y4 (4) y5
0 1 0 0 y4
y5 (5) 0 1 0 1
y3
y2
y6 (6) 0 1 1 0 y1
y7 (7) 0 1 1 1
y8 (8) 1 0 0 0
y9 (9) 1 0 0 1 a) b)
y9 y8 y7 y6 y5 y4 y3 y2 y1
4. Bộ mã hoá ưu tiên
+Các bộ mã hoá: tại mỗi thời điểm chỉ có một biến vào duy nhất ở trạng thái
tích cực.
+Trong một số trường hợp, cùng một thời điểm có thể có từ 2 biến vào trở
lên ở trạng thái tích cực, nên cần thiết phải có ưu tiên khi mã hoá.
+Biến vào nào có mức ưu tiên cao hơn được mã hoá trước.
+ Bộ mã hoá như vậy được gọi là bộ mã hoá ưu tiên.
+Xét bộ mã hoá ưu tiên:
-Mã hoá 10 tín hiệu: y 0 , y1 , y 2 , y 3 , y 4 , y 5 , y 6 , y 7 , y 8 và y 9 ;
-Trong đó y 9 -ưu tiên cao nhất, mức ưu tiên giảm dần đến y 0 ;
+Tổng hợp mạch với điều kiện: các tín hiệu tích cực khi có giá trị logic 0.
+ Phân tích yêu cầu:
- Số biến vào cần mã hoá: N=10;
- Để bảo đảm 2n  N ta phải chọn số bit của mã ở cửa ra n=4;
- Kí hiệu các bit đó thứ tự theo trọng số giảm dần là D, C, B, A.
+ Lập bảng chức năng:

- Bảng chức năng của bộ mã hoá ưu tiên như trên hình 4.7.a.
- Trong bảng sử dụng: chữ H là mức logic 1 (mức cao), L- là mức logic 0
(mức thấp);
- Mức thấp là mức tích cực;
- Dấu “x” là mức bất kì của biến vào.
- y 9 có mức ưu tiên cao nhất, khi y 9 xuất hiện nó phải được mã háo đầu
tiên không phụ thuộc vào mức của các biến vào khác.
- Nếu y 9 không xuất hiện, mức ưu tiên đầu tiên lại dành cho y 8 v.v…
- Vậy ở mỗi hàng theo thứ tự ưu tiên từ trái qua phải, sau mức tích cực
(mức L) của các biến vào tương ứng các biến có mức ưu tiên thấp hơn ta
đều gán dấu “x”.
+ Lập bảng chức năng:

TT y9 y8 y7 y6 y5 y4 y3 y2 y1 y0 D C B A
1 H H H H H H H H H L H H H H
2 H H H H H H H H L x H H H L
3 H H H H H H H L x x H H L H
4 H H H H H H L x x x H H L L
5 H H H H H L x x x x H L H H a)
6 H H H H L x x x x x H L H L
7 H H H L x x x x x x H L L H
8 H H L x x x x x x x H L L L
9 H L x x x x x x x x L H H H
10 L x x x x x x x x x L H H L
+ Bảng chân lí cho bộ mã hoá ưu tiên:

- Thay H bằng 1, L bằng số 0, còn dấu “x” giữ nguyên.
- Ta có bảng chân lí: hình b.
- Vẫn sử dụng mã 8421 với mức tích cực của các biến logic là mức L (0).
TT y9 y8 y7 y6 y5 y4 y3 y2 y1 y0 D C B A
1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
2 1 1 1 1 1 1 1 1 0 x 1 1 1 0
3 1 1 1 1 1 1 1 0 x x 1 1 0 1
4 1 1 1 1 1 1 0 x x x 1 1 0 0
5 1 1 1 1 1 0 x x x x 1 0 1 1 b)
6 1 1 1 1 0 x x x x x 1 0 1 0
7 1 1 1 0 x x x x x x 1 0 0 1
8 1 1 0 x x x x x x x 1 0 0 0
9 1 0 x x x x x x x x 0 1 1 1
10 0 x x x x x x x x x 0 1 1 0
+ Tối thiểu hoá:
- Dùng phương pháp đại số;
-Viết biểu thức chưa rút gọn cho hàm đảo của từng biến ra D, C, B, A;
- Đó là các biểu thức logic dạng OR-AND (tổng của các tích).
- Lưu ý : ta không cần quan tâm đến các biến vào có dấu “x”.
- Xây dựng mạch với hàm NOR-AND:
- Cụ thể với biến ra D ta có:
D  y 9  y 9 .y 8 = y 9  y 8 ---> D  y 9  y 8
C  y 9 .y 8 .y 7  y 9 .y 8 .y 7 .y 6  y 9 .y 8 .y 7 .y 6 .y 5  y 9 .y 8 .y 7 .y 6 .y 5 .y 4
B  y 9 .y 8 .y 7  y 9 .y 8 .y 7 .y 6  y 9 .y 8 .y 7 .y 6 .y 5 .y 4 .y 3  y 9 .y 8 .y 7 .y 6 .y 5 .y 4 .y 3 .y 2
A  y 9  y 9.y 8.y 7  y 9.y 8.y 7.y 6.y 5  y 9.y 8.y 7.y 6.y 5.y 4.y 3 
y 9.y 8.y 7.y 6.y 5.y 4.y 3.y 2.y1
C  y 9 .y 8 .y 7  y 9 .y 8 .y 6  y 9 .y 8 .y 5  y 9 .y 8 .y 4
B  y 9 .y 8 .y 7  y 9 .y 8 .y 6  y 9 .y 8 .y 5 .y 4 .y 3  y 9 .y 8 .y 5 .y 4 .y 2
A  y  y 8 .y 7  y 8 .y 6 .y 5  y 8 .y 6 .y 4 .y 3  y 8 .y 6 .y 4 .y 2 .y1
9
+ Sơ đồ logic của bộ mã hoá ưu tiên như trên hình 4.8.
5. Một số mã thông dụng
+ Có nhiều cách khác nhau để mã hoá một kí tự bằng mã nhị phân;
a). Một số mã nhị – thập phân thường dùng
Lo¹i m· Vßng DÞch

8421 D- 3 2421(A) 2421(B) 5211 d- 3 ph¶i
Sè hÖ 10
0 0000 0011 0000 0000 0000 0010 00000
1 0001 0100 0001 0001 0001 0110 10000
2 0010 0101 0010 0010 0100 0111 11000
3 0011 0110 0011 0011 0101 0101 11100
4 0100 0111 0100 0100 0111 0100 11110
5 0101 1000 0101 1011 1000 1100 11111
6 0110 1001 0110 1100 1001 1101 01111
7 0111 1010 0111 1101 1100 1111 00111
8 1000 1011 1110 1110 1101 1110 00011
9 1001 1100 1111 1111 1111 1010 00001
b). Mã Gray (mã vòng)

+ Sử dụng số nhị phân dài 4 bit để mã hoá 16 chữ số của hệ 16.
Sè hÖ 10 M· Gray Sè hÖ 10 M· Gray
0 0000 8 1100
1 0001 9 1101
2 0011 10 1111
3 0010 11 1110
4 0110 12 1010
5 0111 13 1011
6 0101 14 1001
7 0100 15 1000
c). Mã tiêu chuẩn quốc tế( mã ISO):

+Sử dụng số nhị phân dài 7 bit để mã hoá các kí tự
d). Mã của Mỹ ( mã ASCII)-Mã Mỹ
+Sử dụng số nhị phân dài 8 bit để mã hoá các kí tự.
+Mã ASCII có thể tham khảo ở bảng trên hình 4.11.
Tr-êng §¹i häc C«ng nghiÖp Hµ Néi-Khoa §iÖn- Bé m«n §o l-êng vµ §iÒu khiÓn - 10 -
0 1 2 3 4 5 6 7
<NUL> <DLB> <sp> 0 @ p ` p
0
0 16 32 48 64 80 96 112
<SOH> <DC1> ! 1 a q a q
1
1 17 33 49 65 81 97 113
<StX> <DC2> " 2 b r b r

2
2 18 34 50 66 82 98 114
<ETX> <DC3> # 3 c s c s
3
3 19 35 51 67 83 99 115
<BOT> <DC4? $ 4 d t d t
4
4 20 36 52 68 84 100 116
<enq> <NaK> % 5 e u e u
5
5 21 37 53 69 85 101 117
<ack><syn> & 6 f v f v
6
6 22 38 54 70 86 102 118
<bbl> <etb> ' 7 g W g W

7
7 23 39 55 71 87 103 119
<bs> <can> ( 8 h x h x
8
8 24 40 56 72 88 104 120
<ht> ) 9 i y i y
9
9 25 41 57 73 89 105 121
<lf> * : j z j z
a
10 26 42 58 74 90 106 122
<vt> <esc> + ; k [ k {
b
11 27 43 59 75 91 107 123
<ff> <fs> , < l \ l |

c
12 28 44 60 76 92 108 124
<cr> <os> - = m ] m }
d
13 29 45 61 77 93 109 125
<so> <rs> . > n ^ n ~

e
14 30 46 62 78 94 110 126
<si> <us> / ? o - o <DEL>

f
15 31 47 63 79 95 111 127
Hình 4.11. Bảng mã ASCII tiêu chuẩn
III . BỘ GIẢI MÃ
+ Khi tín hiệu đã được mã hoá và xử lí bằng thiết bị điện tử số.
+ Kết quả xử lý cũng là tín hiệu số.
+ Bởi vậy cần chuyển đổi tín hiệu dạng số thành tín hiệu mà ta dễ hiểu.
+ Các thiết bị điện tử thức hiện nhiệm vụ này được gọi là bộ giải mã.
+ Các bộ mã hoá bao giờ cũng có bộ giải mã tương ứng của mình.
1. Bộ giải mã nhị phân
+ Có chức năng phiên dịch mã nhị phân thành tín hiệu đầu ra tương ứng với một
tín hiệu quy định nào đó.
+ Bộ giải mã nhị phân là mạch điện tạo được N  2n cửa ra từ n tín hiệu vào là n
bit của mã nhị phân.
1. Bộ giải mã nhị phân

+ Ví dụ: để đơn giản, ta xét bộ giải mã của mã nhị phân 3 bit.
- Phân tích yêu cầu:
Biến vào: 3 bít của mã nhị phân- Kí hiệu: C, B, A.
Số biến ra: N  23  8 tín hiệu- Kí hiệu: y 0 , y 1 , y 2 , y 3 , y 4 , y 5 , y 6 , y 7 .
- Bảng chân lí:
BiÕn vµo BiÕn ra
C B A y0 y1 y2 y3 y4 y5 y6 y7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
+ Ví dụ: để đơn giản, ta xét bộ giải mã của mã nhị phân 3 bit.

- Tối thiểu hoá: Ta viết được biểu thức cho các biến ra:
y 0  C.B.A ; y1  C.B.A ; y 2  C.B.A ; y 3  C.B.A ;
y 4  C.B.A ; y 5  C.B.A ; y 6  C.B.A ; y 7  C.B.A .
Đó đã là các biểu thức tối giản.
- Sơ đồ logic: Có thể sử dụng mạch điện cổng AND hoặc NAND
C C B B A A
y0
C
y1
B y2
y3
A
y4
y5
y6
y7
2. Bộ giải mã nhị – thập phân (bộ giải mã BCD)
+ Bộ giải mã BCD có:

- 4 cửa vào là 4 bit nhị phân. Kí hiệu: D, C, B, A;
- Cửa ra là 10 số hệ thập phân và kí hiệu:
y 0 , y1 , y 2 , y 3 , y 4 y 5 , y 6 , y 7 y 4 , y 5 , y 6 , y 7 , y 8 , y 9
- Mỗi tổ hợp biến vào chỉ có một biến ra xuất hiện.
- Quy định mức thấp (mức L) là mức tích cực của biến ra.
+ Bảng chức năng của bộ giải mã BCD như trên hình 4.14.
+ Bảng chân lí :
- Thay mức L ở bảng chức năng bằng giá trị 0, thay mức H bằng giá trị 1 và
bảng chân lí được thể hiện trên hình 4.15.
- 6 tổ hợp biến vào không sử dụng không ảnh hưởng đến trạng thái các biến
ra, nên được đánh dấu bằng các kí hiệu “x” .
+ Bảng chức năng của bộ giải mã BCD như trên hình 4.14.
TT D C B A y0 y1 y2 y3 y4 y5 y6 y7 y8 y9
0 L L L L L H H H H H H H H H
1 L L L H H L H H H H H H H H
2 L L H L H H L H H H H H H H
3 L L H H H H H L H H H H H H
4 L H L L H H H H L H H H H H
5 L H L H H H H H H L H H H H
6 L H H L H H H H H H L H H H
7 L H H H H H H H H H H L H H
8 H L L L H H H H H H H H L H
9 H L L H H H H H H H H H H L
+ Bảng chân lí :
TT D C B A y0 y1 y2 y3 y4 y5 y6 y7 y8 y9
0 0 0 0 0 0 1 1 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1 1 1
2 0 0 1 0 1 1 0 1 1 1 1 1 1 1
3 0 0 1 1 1 1 1 0 1 1 1 1 1 1
4 0 1 0 0 1 1 1 1 0 1 1 1 1 1
5 0 1 0 1 1 1 1 1 1 0 1 1 1 1
6 0 1 1 0 1 1 1 1 1 1 0 1 1 1
7 0 1 1 1 1 1 1 1 1 1 1 0 1 1
8 1 0 0 0 1 1 1 1 1 1 1 1 0 1
9 1 0 0 1 1 1 1 1 1 1 1 1 1 0
10 1 0 1 0 x x x x x x x x x x
11 1 0 1 1 x x x x x x x x x x
12 1 1 0 0 x x x x x x x x x x
13 1 1 0 1 x x x x x x x x x x
14 1 1 1 0 x x x x x x x x x x
15 1 1 1 1 x x x x x x x x x x
+ Biểu đồ Các-nô: cho các biến ra y 0  y 9 ; ở dạng phủ dịnh
BA BA BA
DC 00 01 11 10 DC 00 01 11 10 DC 00 01 11 10
0 0 0
00 1 1 1 1 00 1 1 1 1 00 1 1 1 1
01 1 1 1 1 01 1 1 1 1 01 1 1 0 1
a) b) c)
11 x x x x 11 x x x x 11 x x x x
10 1 0 x x 10 0 1 x x 10 1 1 x x
BA BA BA
DC 00 01 11 10 DC 00 01 11 10 DC 00 01 11 10
0 0 0
00 1 1 1 1 00 1 1 1 1 00 1 1 1 1
01 1 1 1 0 01 1 0 1 1 01 0 1 1 1
e) f)
11 x x x x d) 11 x x x x 11 x x x x
10 1 1 x x 10 1 1 x x 10 1 1 x x
BA BA BA
DC 00 01 11 10 DC 00 01 11 10 DC 00 01 11 10
0 0 0
00 1 1 0 1 00 1 1 1 0 00 1 0 1 1
01 1 1 1 1 01 1 1 1 1 01 1 1 1 1
g) h) i)
11 x x x x 11 x x x x 11 x x x x
10 1 1 x x 10 1 1 x x 10 1 1 x x
BA
DC 00 01 11 10
00 0 1 1 1
01 1 1 1 1
k)
11 x x x x
10 1 1 x x
+Biểu thức đã rút gọn cho các biến ra ở dạng đảo:

a)y 9  D.A ; b)y 8  D.A ; c)y 7  C.B.A ; d)y 6  C.B.A ; e)y 5  C.B.A ;
f)y 4  C.B.A ; g)y 3  C.B.A ; h)y 2  C.B.A ; i)y1  D.C.B.A ; k)y 0  D.C.B.A ;
+Lấy phủ định một lần nữa, được các biến ra của bộ giảI mã BCD là:
a)y 9  D.A ; b)y 8  D.A ; c)y7  C.B.A ; d)y 6  C.B.A ; e)y 5  C.B.A ;
f)y 4  C.B.A ; g)y 3  C.B.A ; h)y 2  C.B.A ; i)y1  D.C.B.A ; k)y0  D.C.B.A
+ Sơ đồ logic:
y0 y1 y2 y3 y4 y5 y6 y7 y8 y9
D D
D D D
C C
C C C
B B
B B B
A A
A A A
3. Bộ giải mã hiển thị ký tự
a). LED 7 thanh:
+ Dùng để hiển thị kí tự là 10 chữ số hệ thập phân từ số 0 đến số 9;

+ Mỗi thanh là một đi-ốt bán dẫn có khả năng phát sáng khi có dòng điện thuận
chảy qua.
+ Có 2 loại LED 7 thanh, loại có a-nốt chung và loại ca-tốt chung.
- LED 7 thanh loại a-nốt chung: hình a.
- LED 7 thanh loại Ca-tốt chung: hình b.
A g f A a b
a
f b
g
e c
d
a b c d e f g dp
a) e d A c dp
K
g f K a b
a
f b
g
e c
a b c d e f g dp d
b) e d K c dp
b).Bộ giải mã cho LED 7 thanh:
+ Mỗi LED 7 thanh hiển thị được một digit của mã nhị-thập phân.
+ Bộ giải mã bộ giải mã BCD cho hiển thị LED 7: Thực hiện việc chuyển đổi một
digit mã nhị-thập phân thành số hệ thập phân tương ứng.
+ Mỗi số hệ thập phân được thể hiện bằng các thanh tương ứng của LED phát
sáng:
Chữ số 0 gồm các thanh a,b,c,d,e,f ;
Chữ số 1 gồm các thanh a,b ;
Chữ số 2 gồm các thanh a,b,g,e,d ;
Chữ số 3 gồm các thanh a,b,g,c,d ;
Chữ số 4 gồm các thanh b,g,f,c ;
Chữ số 5 gồm các thanh a,c,d,g,f ;
Chữ số 6 gồm các thanh a,c,d,e,g,f ;
Chữ số 7 gồm các thanh a,b,c ;
Chữ số 8 gồm các thanh a,b,c,d,e,f,g ;
Chữ số 9 gồm các thanh a,b,c,d,f,g ;
+ Bảng chức năng:

-Thanh đi-ốt sẽ sáng khi có kích thích bằng điện áp với mức hợp lí.
- Nếu sử dụng LED 7 thanh có A-nốt chung thì kích thích sẽ là điện áp có
mức thấp.
- Bảng chức năng: Với LED có A-nốt chung như trên hình 4.19.
D C B A a b c d e f g Sè hiÓn thÞ
L L L L L L L L L L H 0
L L L H H L L H H H H 1
L L H L L L H L L H L 2
L L H H L L L L H H L 3
L H L L H L L L H H L 4
L H L H L H L L H L L 5
L H H L L H L L L L L 6
L H H H L L L H H H H 7
H L L L L L L L L L L 8
H L L H L L L L H L L 9
+ Bảng chân lí: Xem hình vẽ

- Các biến vào: D, C, B, A;
- Các biến ra a, b, c, d, e, f, g.
- Mức tích cực: Mức L (0)
D C B A a b c d e f g Sè hiÓn thÞ
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3
0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 1 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
+ Tối thiểu hoá:

- Lập bảng Các-nô cho các biến ra: tích cực là 0;
- Vậy chỉ quan tâm đến các tổ hợp biến vào mà biến ra có giá trị 0;
- Tổ hợp biến vào không Sử dụng: để dấu “x”.
BA BA BA
DC 00 01 11 10 DC 00 01 11 10 DC 00 01 11 10
0 1 3 2 0 1 3 2 IV 0 1 3 2
00 0 1 0 0 00 0 0 0 0 00 0 0 0 1
4 5 7 6 4 5 7 6 4 5 7 6
01 1 0 0 0 01 0 1 0 1 01 0 0 0 0
12 13 15 14 12 13 15 14 12 13 15 14
11 x x x x 11 x x x x 11 x x x x
8 9 11 10 8 9 11 10 8 9 11 10
10 0 0 x x 10 0 0 x x 10 0 0 x x
IV IV IV IV
a) Cho biÕn ra a b) Cho biÕn ra b c) Cho biÕn ra c
I: 12,13,15,14,8,9,11,10 I: 0,1,3,2,8,9,11,10 I: 4,5,7,6,12,13,15,14
II: 3,2,7,6,15,14,11,10 II: 3,7,15,11 II: 0,4,12,8,1,5,13,9
III: 5,7,13,15; IV: 0,2,8,10 III: 0,4,12,8 III: 1,5,13,9,5,7,15,11
BA BA BA
DC 00 01 11 10 DC 00 01 11 10 DC 00 01 11 10
0 1 3 2 IV 0 1 3 2 0 1 3 2 IV
00 0 1 0 0 00 0 1 1 0 00 0 1 1 1
4 5 7 6 4 5 7 6 4 5 7 6
01 1 0 1 0 01 1 1 1 0 01 0 0 1 0
12 13 15 14 12 13 15 14 12 13 15 14
11 x x x x 11 x x x x 11 x x x x
8 9 11 10 8 9 11 10 8 9 11 10
10 0 0 x x 10 0 1 x x 10 0 0 x x
IV IV
d) Cho biÕn ra d e) Cho biÕn ra e f) Cho biÕn ra f
I: 12,13,15,14,8,9,11,10 I: 0,2,10,8 I: 12,13,15,14,8,9,11,10
II: 3,2,11,10; III: 2,6,14,10 II: 2,6,14,10 II: 4,5,12,13;III: 4,12,6,14
IV: 0,2,10,8; V: 5,13 IV: 0,4,12,8;
BA
DC 00 01 11 10
0 1 3 2 IV
00 1 1 0 0
01
4 5 7 6 g) Cho biÕn ra g
0 0 1 0
I: 12,13,15,14,8,9,11,10
11
12 13 15 14 II: 4,5,12,13; III: 3,2,11,10
x x x x
IV: 2,6,14,10;
8 9 11 10
10 0 0 x x
- Tối thiểu hoá bằng hình vẽ:

a  D  B  C.A  C.A ; b  C  B.A  B.A ;
c  CB A ; d  D  C.B  B.A  C.A  C.B.A ;
e  C.A  B.A f  D  C.B  C.A  B.A ;
g  D  C.B  C.B  B.A ;
+ Để có Sơ đồ dùng mạch cổng NOR-AND:

- Lấy phủ định các biến ra ở dạng phủ định một lần;
a  D  B  CA  C.A b  C  BA  B.A
c  C B  A d  D  C.B  B.A  C.A  C.B.A
e  C.A  B.A. f  D  C.B  C.A  B.A
g  D  C.B  C.B  B.A
- Và sơ đồ logic bộ giải mã trên ằnh hình 4.22.

a b c d e f g
D
D
D
C
C C
B
B B
A
A
A
IV. BỘ SO SÁNH
+Bộ so sánh là mạch điện để so sánh 2 số nhị phân đã được chuyển hoá thành dãy
tín hiệu xung điện áp với các mức tương ứng.
1. Bộ so sánh bằng nhau
+ Nhiệm vụ: xác định sự bằng nhau của hai số nhị phân.
a) Bộ so sánh bằng nhau một bit
+ Có hai cửa vào cho hai số nhị phân một bit: Kí hiệu chúng theo thứ tự là a i , b i .
+ Kết quả so sánh kí hiệu là g i : g i =1 khi a i = b i .
+ Bảng chân lí của bộ so sánh bằng nhau một bit như trên hình 4.25.a.
a bi gi ThuyÕt minh ai
i bi gi ai gi
0 0 1 ai =bi bi
0 1 0 ai =bi ai
1 0 0 ai =bi bi
1 1 1 ai =bi
a) b) c)
.
+ Bảng chân lí của bộ so sánh bằng nhau một bit như trên hình 4.25.a.
a bi gi ThuyÕt minh ai
i bi gi ai gi
0 0 1 ai =bi bi
0 1 0 ai =bi ai
1 0 0 ai =bi bi
1 1 1 ai =bi
a) b) c)
+ Biểu thức logic: gi  a .b  ai .b i (4-4-1)

i i
+ Sơ đồ logic: - Đã dùng cổng OR-ANDĐể có dạng NOR-AND cần:
Từ bảng chân lí: viết biểu thức cho g i = 0: gi  a .b  ai .b (4-4-2)
i i i
Lấy phủ định một lần: gi  a .b  a .b Có sơ đồ như trên hình b.
i i i i
- Sơ đồ dạng khác; Dùng XOR
Vì: z i  ai .b i  ai .bi --> z i  ai  bi --> gi  z --> Hình c
i
b). Bộ so sánh bằng nhau bốn bit

+ Có hai số nhị phân 4 bit là: - Số A: a 3 a 2 a1 a 0 ; - Số B: b 3 b 2 b1 b 0
+Trong đó, a 3 , b 3 có trọng số cao nhất;
+A = B, khi a 3 = b 3 ; a 2 = b 2 ; a1 = b1 và a 0 = b 0 (4-4-7)
+Kết quả so sánh từng đôi bit: g 3 , g 2 , g1 , g 0 đều là 1, thì A=B
+ Bảng chân lí: hình a.
g3 g2 g1 g0 G g3 g2 g1 g0 G G
0 0 0 0 0 1 0 0 0 0
0 0 0 1 0 1 0 0 1 0
0 0 1 0 0 1 0 1 0 0
g3 g2 g1 g0
0 0 1 1 0 1 0 1 1 0
0 1 0 0 0 1 1 0 0 0
0 1 0 1 0 1 1 0 1 0
0 1 1 0 0 1 1 1 0 0 a 3 b3 a 2 b2 a 1 b1 a 0 b0
0 1 1 1 0 1 1 1 1 1
a) b)
+ Biểu thức:
- Từ bảng chân lí có thể viết: G = g 3 . g 2 . g1 . g 0 (4-4-8)

- Trong đó: g3  a 3  b 3 ; g2  a 2  b 2 ; g1  a1  b1 ; g0  a 0  b ;
0
- Hay: G = (a 3  b 3 ). (a 2  b 2 ). (a1  b1). (a 0  b 0 ) (4-4-9)
- Lấy phủ định hai lần: G  (a3  b 3 ).(a2  b 2 ).(a1 b1).(a0  b 0 )

- Hay: G  (a3  b 3 )  (a2  b 2 )  (a1 b1)  (a0 b 0 ) (4-4-10)
+ Sơ đồ nguyên lí; hình b.
2. Bộ so sánh lớn hơn, bé hơn

+ Bộ so sánh lớn hơn, bé hơn là mạch điện có nhiệm vụ so sánh hai số hệ nhị phân
xác định số nào lớn hơn, số nào bé hơn.
a). Bộ so sánh lớn hơn, bé hơn một bit

+ Mạch có hai cửa vào một bít: là a i , b i
+ Có hai cửa ra : cửa ra lớn hơn kí hiệu là li và cửa ra bé hơn kí hiệu là mi .
- Nếu a i > b i thì li = 1; Còn , - Nếu a i 
0 1 0 1 ai b i b)
1 0 1 0 ai > b i
1 1 0 0 ai = b i
ai bi
a)
+ Biểu thức cho các biến ra: li  ai .bi ; mi  ai .b i

+ Sơ đồ: hình b.
b) Bộ so sánh lớn hơn, bé hơn bốn bit
+ Nhận xét:
- Để so sánh hai số nhị phân với số bít nhiều hơn một, ta cần bắt đầu từ bit
có trọng số cao nhất.
- Chỉ khi nào bit có trọng số cao nhất của hai số bằng nhau ta mới chuyển
sang so sánh các bít liền kề có trọng số thấp hơn.
- Bit với trọng số đang xét mà lớn hơn, thì số nhị phân đó lớn hơn.
+ Bộ so sánh 4 bit:
- Các số cần so sánh: A= a 3 a 2 a1 a 0 và B= b 3 b 2 b1 b 0
- Kí hiệu các kết quả so sánh 2 số A và B:
Là G, khi A=B;
Là L, khi A>B;
Là M, khi A<B.
+ Bảng chân lí:

- Trường hợp số A>B: hình a.
- Trường hợp số A<B: hình b.
g3 g2 g1 g0 l 3 l 2 l 1 l 0 L ThuyÕt minh
x x x x 1 x x x 1
1 x x x x 1 x x 1 A>B a)
1 1 x x x x 1 x 1
1 1 1 x x x x 1 1
g 3 g 2 g 1 g 0 m 3 m 2 m1 m 0 M ThuyÕt minh
x x x x 1 x x x 1
1 x x x x 1 x x 1 AB trên hình a.
x x x x 1 x x x 1
1 x x x x 1 x x 1 A>B a)
1 1 x x x x 1 x 1
1 1 1 x x x x 1 1
x x x x 1 x x x 1
1 x x x x 1 x x 1 A b 3 , thì l3 =1-->được ngay A>B , nghĩa là L=1, không
cần xét các đôi bit tiếp theo, nên có dấu “x” như trong bảng;
- Hàng hai: vì có a 3  b 3 , tức g 3 =1, phải so sánh tiếp bit a 2 với bit b 2 , nếu có
a 2 > b 2 , thì l2 =1 --> A>B , không cần so sánh các đôi bit tiếp theo và ta đánh dấu
“x” như trong bảng;
- Tương tự với các hàng còn lại;
+ Xét bảng chân lí đối với trường hợp số AB a)
1 1 x x x x 1 x 1
1 1 1 x x x x 1 1
x x x x 1 x x x 1
1 x x x x 1 x x 1 Ađược ngay A A<B , không cần so sánh các đôi bit tiếp theo và ta đánh dấu
“x” như trong bảng;
- Tương tự với các hàng còn lại;
+ Biểu thức :
- Từ các bảng chân lý:
L l3 g3 .l 2  g3 .g 2 .l1  g3 .g 2 .g1.l 0
M m3 g3 .m2  g3 .g 2 .m1  g3 .g 2 .g1.m0
- Trong đó, g 3 , g 2 , g1 : g3  a 3  b 3 ; g2  a 2  b 2 ; g1  a1  b1 ;
- Còn l3 , l2 , l1 , l0 và m3 , m2 , m1 , m0 là đầu ra của các bộ so sánh một bit.
+ Sơ đồ logic của bộ so sánh lớn hơn, bé hơn: hinh c.
L M
g3
g2 c)
g1
l3 l2 l1 l0 m3 m2 m1 m0
3. Mạch tích hợp MSI bộ so sánh bốn bit

+ Sơ đồ: ( Xem tài liệu 2)
+ Kí hiệu:
a3
b3
a2 Ghi chó:
b2
a1 M
b1 AB L M, G, L - Çc cöa ra
l a>b l, m, g - Cöa vµo çc tÝn hiÖu ®iÒu
m a<b khiÓn
g a=b
Hình 4.29. Mạch tích hợp (IC) bộ so sánh 4 bit
+Chức năng: sánh hai số nhị phân A và B dài bốn bit.

- Các cửa vào: A và B với các bit a 3 , a 2 , a1 , a 0 và b 3 , b 2 , b1 , b 0 .
- Các cửa ra là kết quả so sánh A=B là G; A>b là L; A<B là M.
V. BỘ CỘNG
+ Mạch điện thực hiện phép tính cộng hai số hệ nhị phân;
1. Bộ cộng nửa một bit

+ Thực hiện phép cộng hai số nhị phân một bit không tính đến bit nhớ;
+Hai bit cần cộng: a i và b i ; - Kết quả phép cộng là s i ; - Số nhớ: c i .
si ci si ci
ai bi si c i
0 0 0 0
0 1 1 0 HA
1 0 1 0
1 1 0 1 ai bi
ai bi
a) b) c)
+ Biểu thức logic: si  ai .bi  ai .bi  ai  bi ; c i  ai .b i

+ Sơ đồ nguyên lí: hình b. + Kí hiệu của bộ cộng: hình c.
2. Bộ cộng đủ một bit
+ Bộ cộng đủ (Full Adder) một bit thực hiện phép cộng hai số nhị phân một bit có
tính đến bit nhớ từ phép cộng của hai bit trọng số thấp hơn chuyển lên.
+ Kí hiệu: Hai bit cần cộng là a i , b i ; Bit nhớ từ dưới lên là c i-1 ;
Kết quả phép cộng là s i ; Số nhớ của phép cộng là c i .
ci
si
ai bi c i-1 si c i
NORAND
0 0 0 0 0 si c
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1 FA
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1 ai b i c i -1
1 1 1 1 1 bi
ai ci-1
a) b) c)
+ Biểu thức logic: cho các biến ra của bộ cộng đủ:
si  ai .bi .c i -1  ai .b i .c i -1  ai .bi .c i -1  ai .b i .c i - 1
si  ai .(bi .c i -1  bi .c i -1)  ai .(bi .c i -1  bi .c i - 1)
si  ai .(bi  c i - 1)  ai .(b  c ) ---> si  ai  bi  c i - 1
i i 1
- Và bit nhớ của phép cộng:
c i  ai .b i .c i -1  ai .bi .c i - 1  ai .b i .c  ai .b i .c i - 1 (4-5-3)
i-1
c i  (ai .b i  ai .bi ).c i - 1  ai .b i .(c  c i - 1) --> c i  (ai  bi ).c i - 1  ai .b i
i-1
+Sơ đồ: hình b; Kia hiệu: hình c.
3. Bộ cộng nhớ nối tiếp

+ Để có được bộ cộng hai số nhị dài phân nhiều bit ta chỉ việc ghép nối các bộ cộng
đủ một bit lại với nhau.
+ Số lượng các bộ cộng đủ một bit bằng số bit của các sồ nhị phân là toán hạng của
phép cộng.
+ Trên hình 4.32. là sơ đồ nguyên lí bộ cộng nhớ nối tiếp cho hai số nhị phân 4 bit.
s3 s2 s1 s0
c3 FA3 c2 FA 2 c1 FA 1 c0 FA 0
a3 b3 a2 b2 a1 b1 a0 b0
VI. BỘ CHỌN KÊNH

+ Chức năng bộ chọn kênh: Mạch sử dụng n tín hiệu điều khiển để lựa chọn cho
phép một trong số 2n tín hiệu được đưa lên kênh truyền.
+ Xét bộ chọn kênh đơn giản:

- Tín hiệu điều khiển (n=2) là A và B; - Tín hệu vào: D 0 , D1 , D 2 , D 3 . - Tín hiệu ra
Y.
+ Sơ đồ nguyên lí:
B
B B
A
A A
D0 D1 D2 D3 G
Bộ chọn kênh:
+ Sơ đồ nguyên lí:
- Vậy, khi tín hiệu G=0 , thì nếu có:

B=0 và A=0 biến ra Y= D 0 ;
B=0 và A=1 biến ra Y= D1 ;
B=1 và A=0 biến ra Y= D 2 ;
B=1 và A=1 biến ra Y= D 3 .
VII. BỘ NHỚ CHỈ ĐỌC (ROM-READ ONLY

MEMORY)
+ Bộ nhớ chỉ đọc được (ROM) còn được gọi là bộ nhớ cố định;
+ Ngưới sử dụng chỉ đọc được dữ liệu đã có sẵn trong bộ nhớ.
+ Phần tử quan trọng nhất của bộ nhớ là Phần tử nhớ;
+ Phân tử nhớ lưu giữ dữ liệu dạng mức điện áp (hay dòng điện) tương ứng 1 hay
0;
+ Phân tử nhớ là mạch điện tử tich cực:
+ Theo kết cấu phần tử nhớ có Các loại ROM:
- ROM đi-ốt;
- ROM transito lưỡng cực;
- ROM transito trường (MOSFET).
+ Theo cách nạp CT ROM được chia làm:
- Chương trình đã nạp không thể thay đổi được gọi là bộ nhớ chỉ đọc (ROM);
- Bộ nhớ cố định: PROM; - Loại EPROM; Loại EEPROM.
1. Bộ nhớ chỉ đọc (ROM)

+ ROM có 3 bộ phận cơ bản:
- Mạch giải mã địa chỉ;
- Ma trận phần tử nhớ;
- Mạch điện đầu ra.
+ Phần tử nhớ của ROM có thể là đi-ốt bán dẫn hoặc tranzito.
a). Bộ nhớ chỉ đọc dùng đi-ốt (ROM đi-ốt) + Sơ đồ: hình a.
Ma +E 0
trËn
Gi¶i m· ®Þa chØ nhí
A0
A1 W0
Çc
W1
d©y
W2 tõ
(word)
W3
M¹ch
®Çu ra
a) D3 D2 D1 D0
a). Bộ nhớ chỉ đọc dùng đi-ốt (ROM đi-ốt).
- Ma trận nhớ:
Ma +E 0
trËn
A0
A1 W0
Çc
W1
d©y
W2 tõ
(word)
W3
M¹ch
®Çu ra
a) D3 D2 D1 D0
+ Phần tử nhớ- Đi-ốt;

+ Có: dây từ (word) và dây bit. Nơi chéo nhau của chúng: mắt nhớ.
+Cụ thể: Có 4 từ W0 , W1, W2 , W3 ; Mỗi từ: 4 bit- D 0 , D1 , D 2 , D 3 (từ dài 4 bit).
+Trong mỗi từ ở mắt nhớ của ma trận nhớ có đi-ốt thi bit tương ứng có giá trị 1.
a). Bộ nhớ chỉ đọc dùng đi-ốt (ROM đi-ốt).
-Ma trận nhớ:

Ma +E 0
trËn
A0
A1 W0
Çc
W1
d©y
W2 tõ
(word)
W3
M¹ch
®Çu ra
a) D3 D2 D1 D0
- Bộ giải mã địa chỉ: Có 2 cửa vào: A 0 , A 1 ;-->Có 4 cửa ra được nối với 4 dây từ.
Mỗi tổ hợp địa chỉ ( A 0 , A 1 ): 1 dây từ tích cực (0)- chỉ có một Từ được đọc
-Mạch đầu ra: Có 4 bộ NOT (có thể là mạch 3 trạng thái) lấy tín hiệu từ dây bit.
-Ma trận nhớ:

Ma +E 0
trËn
A0
A1 W0
Çc
W1
d©y
W2 tõ
(word)
W3
M¹ch
®Çu ra
a) D3 D2 D1 D0
+ Kết luận:
- Khi một từ nào đó được đọc:
Dây từ có điện áp mức thấp  các đây bit nối với đi-ốt (có log 1) có mức điện áp
thấp (điện áp thuận-K đi-ốt nối đất);Qua bộ NOT trên dây dữ liệu sẽ có mức điện
áp cao ( log 1).
Ngược lại, trên dây bit không nối với đi-ốt (có log 0) có mức điện áp cao  qua
NOT trên dây dữ liệu sẽ có mức điện áp thấp (ứng với dữ liệu 0).
1. Bộ nhớ chỉ đọc (ROM)

b). Bộ nhớ cố định dùng transito trường (ROM transito )
+Ma trận nhớ: thay các đi-ốt bằng transito.
+ Sơ đồ nguyên lí: Xem hình 4.36. Sử dụng MOSFET.
Ma +E0
trËn
Gi¶i m· ®Þa chØ
A0 nhí W0
A1
Çc
W1
d©y
D©y bit
W2 tõ
(word)
W3
M¹ch
®Çu ra
D3 D2 D1 D0
+ Để các transito (mắt nhớ có 1) thông -->Dây từ được đọc phải có mức H;
+ Mạch giải mã địa chỉ; NAND thay bằng AND.
+ Tại phần tử nhớ, trong một số ROM transito còn sử dụng transito lưỡng cực.
2. Bộ nhớ chỉ đọc có thể ghi trình tự (PROM)
+ Cấu tạo: - Tại phần tử nhớ ngoài transito còn có một cầu chì làm từ NiCr;
+ Khi nạp chương trình sẽ có:
- ở phần tử nhớ lưu giữ giá trị “1” cầu chì được giữ nguyên;
- ở phần tử nhớ lưu giữ giá trị “0” cầu chì bị làm đứt nhờ dòng điện lớn.
+ Vậy chỉ nạp CT được 1 lần (không thay đổi được).
D©y tõ
+Ecc
CÇu ch× D©y bit
+ Có loại PROM với phần tử nhớ đơn giản chỉ là một đi-ốt đặc biệt.
- Sau chế tạo, các đi-ốt này đều ở trạng thái ngắt (phân cực ngược).
- Khi nạp chương trình:
Phần tử nhớ giữ “0” đi-ốt được giữ nguyên (vẫn ở chế độ cũ);
Phần tử nhớ giữ “1” đi-ốt bị đánh thủng (đi-ốt sẽ làm việc ở chế độ thuận
thông thường).
3. Bộ nhớ chỉ đọc có thể nạp chương trình nhiều lần

(EPROM)
+ Trong thực tế sử dụng, nhiều khi cần thay đổi chương trình đã nạp trong các bộ
nhớ cố định.
+ Các nhà sản xuất đã chế tạo được loại ROM có thể nạp chương trình nhiều lần.
+ Trong đó có:
- EPROM – Xoá bằng tia cực tím, nạp bằng điện;
- EEPROM- Xoá , nạp bằng điện.
+ Trước khi nạp chương trình mới, phải xoá chương trình đã nạp trước đó.
+ Cấu tạo EPROM :

- Phần tử nhớ có thể có transito FAMOS ( transito họ MOS có cực cổng
kiểu thả nổi). - - - Sơ đồ FAMOS : hình 4.38.a.
- Điểm đặc biệt của FAMOS là, cực cổng (cực G) “thả nổi” - bị cách li với
các cực gốc (cực S) và cực máng( cực D) bởi lớp SiO2 ( vùng nghèo điện
tích).
- Khi áp giữa 2 cực D,S một điện áp đủ lớn ( cỡ -30V), các điện tử (điện tích âm)
từ vùng P tràn ra ngoài về phía cực G và tích tụ ở đó. Sau đó, dù không còn điện
áp UDS đủ lớn trên, thì lượng điện tử bao quanh cực G vẫn tồn tại. Muốn loại bỏ
hiện tượng này của FAMOS, phải dùng tia cực tím hoặc tia X chiếu vào FAMOS
làm trung hoà điện tích tại vùng SiO2 bao quanh cực G.
Cùc cæng -E D
th¶ næi Phô t¶i
G SiO W0 Çc
S D ... ...
... .... ... .... d©y
. . . .. .. .. ..
. .. . .
. . .
.
.
. ..
. .. . . . . . . .
tõ
.
W1
-
+
+
+
p +
+
+
-
+
+
+
p +
+
+
... ...
(word)
- ... .... ... ....
- - - - - .. .. .. ..
- - -
- -
- Líp ®Õ N- -
a)
Çc d©y bit b)
+ Sơ đồ EPROM với FAMOS: Hình b

- Trong phần tử nhớ: có thêm transito FAMOS (trong vòng tròn);
-Tại vị trí nhớ giữ “1”, FAMOS bị đánh thủng (có điện tử bao quanh cực G);
-Tại vị trí nhớ giá trị “0”, FAMOS vẫn ở trạng thái ban đầu (cực G vẫn bị “thả nổi”
trong vùng SiO2 ).
+ Khi đọc chương trình từ EPROM:
- Dây từ được chọn có điện áp tích cực, FAMOS ứng với giá trị “1” (đã
được đánh thủng)  dẫn điện  transito khác ở cùng phần tử nhớ làm
việc  dây bit tương ứng sẽ có mức thấp (log0); còn FAMOS ở phần tử nhớ
có giá trị “0” (không bị đánh thủng) sẽ không dẫn điện, transito cùng phần
tử nhớ sẽ ngắt, dây bit tương ứng sẽ có mức cao (log1). Qua các bộ NOT ở
cửa ra, kết quả đọc ra sẽ đúng như ta đã ghi vào EPROM.
VIII. MẢNG LOGIC LẬP TRÌNH (PLA)

+ Chức năng: PLA là một loại mạch tích hợp cho phép có thể chủ động xây dựng
các mạch logic tổ hợp thông qua chương trình quy định rồi nạp vào PLA.
+ Cấu tạo: Có 2 bộ phận, mảng AND và mảng OR . Sơ đồ PLA đơn giản: hình vẽ
A1
A2
....
M¶ng AND
An
P1 P2 .... Pm
Z1
Z2
....
M¶ng OR
Zq
+ Mảng AND: - Có cửa vào: A 0 - A n ;Cửa ra: P0 - Pm . – Tạo dạng tổ hợp từ các
mạch AND. + Mảng OR:- Có cửa vào: P0 - Pm , cửa ra: Z 0 - Z n . - Để xây dựng
mạch tổ hợp với từ các mạch OR
VIII. MẢNG LOGIC LẬP TRÌNH (PLA)

+ Ví dụ về mạch logic tổ hợp xây dựng trên cơ sở PLA thể hiện trên hình 4.40.
A1 A2 Z1 = A1 Z = A A
3 1 + 2
Z 2 = A 1A 2 Z 4 = A 1 + A 1A 2
P1 = A1
P2 = A1A 2
P3 = A 2
P 4 = A 1A 2
Z 1 Z 2 Z 3 Z 4
+ Xu thế phát triển: - Đã được IC hoá;

- Còn bổ sung cả mảng NOT, cổng 3 TT;
- Đã chế tạo được các loại mảng PLA có thể xoá và viết lại;
- Mảng PLA được sử dụng rộng rãi.
IX. MỘT SỐ CHÚ Ý KHI SỬ DỤNG MẠCH LOGIC

TỔ HỢP
+ Mạch logic tổ hợp được xây dựng trên cơ sở các mạch điện cổng logic.
+Tại mỗi mạch cổng logic:ở thời điểm 2 tín hiệu vào cùng thay đổi mức logic
nhưng theo hướng ngược nhau,--> các tín hiệu ở cửa ra có mức không đúng với
yêu cầu thiết kế.
+Trong kĩ thuật số gọi đó là hiện tượng chạy đua.
+ Nguyên nhân:
- Hình dáng xung vào không bao giờ là xung vuông tuyệt đối:
- Các tín hiệu vào đến một mạch điện cổng logic nào đó thưòng là không
đồng thời,
+ Hướng khắc phục:
- Đưa vào xung khoá: tới khâu của mạch có nguy cơ xuất hiện tín hiệu giả.
- Có thể đưa vào mạch xung mở: Là xung mở mạch khi các xung tín hiệu
vào đã chuyển trạng thái xong (hết giai đoạn quá độ).
- Trong một vài trường hợp có thể lắp thêm tụ điện cỡ vài trăm pF ở cửa ra;
- Thay đổi kết cấu mạch.

GT CH3

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

GT CH3

Uploaded by

Copyright:

Available Formats

Ch-¬ng 4:M¹ch logic tæ hîp

Chương III. Mạch logic tổ hợp

I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic

-n biến vào là x1 , x 2 ,…, x n ; -m biến ra là z1 , z 2 ,…, z m ;

+Bài toán phân tích chức năng logic mạch tổ hợp:

2. Phương pháp thiết kế logic mạch tổ hợp

+Các bước triển khai:

1. Khái niệm về mã hoá

2. Bộ mã hoá nhị phân

4.2.2. Bộ mã hoá nhị phân---- Phương án 2:

4.2.3. Bộ mã hoá nhị– thập phân

+ Lập bảng chức năng:

+ Lập bảng chức năng:

+ Bảng chân lí cho bộ mã hoá ưu tiên:

+ Sơ đồ logic của bộ mã hoá ưu tiên như trên hình 4.8.

+ Có nhiều cách khác nhau để mã hoá một kí tự bằng mã nhị phân;

a). Một số mã nhị – thập phân thường dùng

Lo¹i m· Vßng DÞch

b). Mã Gray (mã vòng)

c). Mã tiêu chuẩn quốc tế( mã ISO):

<StX> <DC2> " 2 b r b r

<bbl> <etb> ' 7 g W g W

<ff> <fs> , < l \ l |

<so> <rs> . > n ^ n ~

<si> <us> / ? o - o <DEL>

Hình 4.11. Bảng mã ASCII tiêu chuẩn

1. Bộ giải mã nhị phân

1. Bộ giải mã nhị phân

BiÕn vµo BiÕn ra

+ Ví dụ: để đơn giản, ta xét bộ giải mã của mã nhị phân 3 bit.

2. Bộ giải mã nhị – thập phân (bộ giải mã BCD)

+ Bộ giải mã BCD có:

+ Biểu đồ Các-nô: cho các biến ra y 0  y 9 ; ở dạng phủ dịnh

+Biểu thức đã rút gọn cho các biến ra ở dạng đảo:

3. Bộ giải mã hiển thị ký tự

a). LED 7 thanh:

+ Dùng để hiển thị kí tự là 10 chữ số hệ thập phân từ số 0 đến số 9;

b).Bộ giải mã cho LED 7 thanh:

+ Bảng chức năng:

+ Bảng chân lí: Xem hình vẽ

+ Tối thiểu hoá:

- Tối thiểu hoá bằng hình vẽ:

+ Để có Sơ đồ dùng mạch cổng NOR-AND:

- Và sơ đồ logic bộ giải mã trên ằnh hình 4.22.

+ Biểu thức logic: gi  a .b  ai .b i (4-4-1)

b). Bộ so sánh bằng nhau bốn bit

- Từ bảng chân lí có thể viết: G = g 3 . g 2 . g1 . g 0 (4-4-8)

- Lấy phủ định hai lần: G  (a3  b 3 ).(a2  b 2 ).(a1 b1).(a0  b 0 )

2. Bộ so sánh lớn hơn, bé hơn

a). Bộ so sánh lớn hơn, bé hơn một bit

+ Biểu thức cho các biến ra: li  ai .bi ; mi  ai .b i

b) Bộ so sánh lớn hơn, bé hơn bốn bit

+ Bảng chân lí:

3. Mạch tích hợp MSI bộ so sánh bốn bit

Hình 4.29. Mạch tích hợp (IC) bộ so sánh 4 bit

+Chức năng: sánh hai số nhị phân A và B dài bốn bit.

1. Bộ cộng nửa một bit

+ Biểu thức logic: si  ai .bi  ai .bi  ai  bi ; c i  ai .b i

+ Biểu thức logic: cho các biến ra của bộ cộng đủ:

3. Bộ cộng nhớ nối tiếp

VI. BỘ CHỌN KÊNH

+ Xét bộ chọn kênh đơn giản:

- Vậy, khi tín hiệu G=0 , thì nếu có: