Advance

Package

亚科电子
马劲
 目录contents

1
第一部分
2
第二部分
3
第三部分
4
第四部分

概述 应用 工艺&应用 检测
1
概述
 摩尔定律的失效
摩尔定律是由英特尔创始人之一戈登·摩尔（Gordon Moore）提出来的。其内容为：集成电路上可容纳的晶体
管数目，约每隔18个月便会增加一倍，性能也将提升一倍。这一定律揭示了信息技术进步的速度。

但是，进入新世纪后，实现等比例缩减的代价变得非常高，器件尺寸已接近单个原子，而原子无法缩减。其次，
尽管目前出现了多内核处理器，但日常使用的应用软件无法利用如此强大的处理能力；而建设芯片工厂的天价
成本也阻碍摩尔定律了的延伸。摩尔本人也明确表示，摩尔定律只能再延续十年，此后在技术上将会十分困难，
在他看来，摩尔定律已经走到尽头。由此将引起产业内的一系列的变革。
 新摩尔定律
当今业界的发展趋势不是一味地追求缩小器件的几何尺寸，而是倾向于提供更多的附加功能和特性，从而开辟
全新的应用领域，为客户提供多元化服务及开发工具，实现超越摩尔定律的目标。

超越摩尔定律的主要3种方式有：垂直3D封装，平面Fan-out封装和CoWoS
 先进封装概述
垂直3D封装：
三维封装是将多个芯片垂直连接的一系列方法的统称，硅通孔封装技术（TSV）作为主流方案得到了迅猛发展。
硅通孔技术(TSV)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。

Fan-out封装：
Fan-out封装是与扇入型封装（fan-in）相对的一种先进封装工艺，引脚的扇出增加了I/O，同时可以实现多功
能芯片的组合，引用的工艺则为CMOS成熟工艺

CoWoS封装：
CoWoS封装是结合了Fan-out和3D封装的一种更先进的封装形式，垂直封装通过TIV实现层与层之间的互联，
使封装之后的芯片功能更多，能耗更少
 先进封装的优势

大幅度节约成本
省略基板工艺，省略后道封装
COST 芯片工艺

良率大幅度上升
YEILD 半导体成熟工艺
Fan-out 采用KGD芯片

reliability.
可靠性高
高精度成熟工艺

electrical 电性能好
省略了芯片与基板、芯片与芯
片直接的Wire bond
SIP/SOC
芯片集成度高
可以将多种功能芯片集成在一
块
2
应用
 3D IC Integration

DRAM, Hybrid
Memory chip High Bandwidth 3D MEMS/IC 3D Hybrid
Memory Cube
stacking Memory (HBM) Integration Integration
(HMC)
(CoWoS)
Samsung Mass-Produces Industry's First
TSV-based DDR4 DRAM
Hybrid Memory Cube (HMC)

 The hybrid memory cube is a 4-DRAM (each one with

2000+TSVs) on a logic controller
 The TSV-DRAM is ~50-μm thick.
 The TSV-DRAM is with 20-μm (tall) Cu pillar + solder cap.
 The memory cube is assembled one DRAM at a time with
thermal compression bonding.
 The heat dissipation is from 10W to 20W.
 TSV diameter ~ 5 to 6-μm.
 Intel’s “Knight’s Landing”
with 8 HMC Fabricated by Micron
AMD’s graph card made by Hynix’s HBM, which is TCB of the
NCF DRAM chips one by one
Memory Chip Stacking with TSV for memory capacity, low power, and wide bandwidth.
HBM with ~2100 TSVs + Microbumps and
Thermal Mechanical Bumps
Fingerprint identification
CMOS Image Sensor
 MEMS to ASIC System Integration:
Packaging and Testing towards “Full Wafer Level”
MEMS to ASIC System Integration
Nvidia’s P100 with TSMC’s CoWoS and
Samsung’s HBM2
 Fan-out

50%+
Advance Package IN SMART PHONE
01 Include WLCSP/Fan-out/CoWoS/POP/SoC… 02 EX. SANMSUN/IPHEONE/HUAWEI/MI……
PoP for the Mobile DRAMs and Application
Processor of iPhone 7/7+
Pop for the Mobile DRAMs and Application
Processor of iPhone X/8/8+
AMKOR’s SWIFT
 Other Application of Fan-out

目前Fan-out主要的应用还有MEMS、车载雷达、耳机滤波芯片、RF芯片、手机基带、电源管理、音频解
码、WiFi模块、FPGA、CPU+GPU+Memory等等

Audio code Baseband RF

 3
工艺&设备
 3D Package

TSV

键合 介质层

扩散阻挡
导电填充
层

种子层
 TSV工艺

TSV

湿法刻蚀 电化学刻蚀 DRIE 激光刻蚀

深反应离子刻蚀，采用“博世”深孔刻蚀工艺。在每个刻蚀/钝化循环周期中，暴露的硅
被SF6各向同性刻蚀，再通过C4F8在通孔内壁淀积一层聚合物保护层，然后聚合物被分解
去除，暴露的硅再被蚀刻，周而复始快速循环切换刻蚀和钝化，直至通孔达到工艺要求而
结束。在每个刻蚀周期中都会在通孔侧壁上留下扇贝状的起伏。
 介质层沉积

SiO2、SiN.....
介质层沉积

Via-First Via-last
 介质层沉积

SiO2、SiN.....
介质层沉积

AP/LP CVD PECVD 热氧化

 介质层沉积

SiO2、SiN.....
介质层沉积

AP/LP CVD PECVD 热氧化

 扩散阻挡层沉积

Ti-TiN/Ta-TaN/W/WN/WCNTi-TiW 扩散阻挡层
沉积

MOCVD PECVD ALD

 种子层沉积

Cu

种子层沉积

MOCVD iPVD PECVD ALD

 孔填充

Cu/W
孔填充

PVD PECVD 电镀
 键合工艺

Cu/W
键合

临时键合 解键合 永久键合

 Fan-Out

Fan-Out

两种技术分支 Chip-First Chip-Last

针对不同工艺 Face Down Face Up

Infineon/ASE/Nanium/STATS ASE/TSMC/PTI Amkor/PTI/

主要代表 ChipPAC/NXP….. /Hua Tian IME
 四个大工艺段

Die Place

Compress ion Molding

RDL

Bumping rebuild

Compress Molding
Chip First-Die Down
Tape Lamination ADT

Pick & Place BESI 8800

Compression Molding BOSCHMAN

Debond&Grinding EVG

RDL&Bumping rebuild ****

Dice ADT/Disco
Chip First-Die Down

PI Coating EVG

PR Coating EVG

Mask Alinger EVG

Etch Polymer EVG

Strip PR&Descum Trymax

Sputter UBM FHR

PR coating EVG
Chip First-Die Down

Mask Alinger EVG

Cu Plating NA

Strip PR EVG
Etch Ti/Cu Trymax

RDL 2 ***

SnAgCu Ball STM/DEK/Heller

Chip First-Die Up
Chip First-Die Up
Chip Last-RDL First
Chip Last-RDL First
4
检测
 检测设备

纳米级别表征检测
检测表面粗糙度 椭偏仪
三维轮廓 膜厚监测
膜厚等等

AOI 扫描电镜
Bumping/RDL/Probe
关键尺寸检测
检测
谢谢大家
THANKS
马劲
2018.08.26