Projeto

de um OTA de 2 estágios
ELE0624 – Microeletrônica

Vincent Bourguet
Lembrete: AMPOP

+
Vout = Ad ⇥ (V V )

Características ideais

•  Ad = ∞
•  Acm = 0
•  Rin+ = Rin- = ∞
•  Rout = 0

ELE0624 2
Configurações Básicas

Amplif. Não Inversor Integrador

Vout R2 Vout R2 /R1

=1+ (s) =
Vin R1 Vin 1 + R2 C 2 s

1 Vout 1 1
! (s) ⇡ ·
R2 C 2 Vin R1 C 2 s

ELE0624 3
Resposta em Frequência
•  Malha aberta
T (s) = A0 s
1 + !0
GBW = A0 !0
A0 ! 0
para ! !0 , T (s) ⇡
s

•  Com realimentação negativa

A0
T (s) 1+ A0
=
1 + T (s) 1 + !0 (1+s A0 )
A0
GBW = ⇥ !0 (1 + A0 )
1 + A0
= A0 ! 0
ELE0624 4
Topologia Típica

1º Estágio 2º Estágio Buffer

de saída

ELE0624 5
Circuito Proposto
Referência 1º Estágio 2º Estágio
VDD VDD VDD VDD

I0 M3 M4 M6

Rc Cc

Comp.
V? M1 M2 V?

Vout

M5
MR M7

VSS VSS VSS

ELE0624 6
1º e 2º Estágios
<latexit sha1_base64="4T+9zfObLMSSFDK1vSrUTKNHVOo=">AAACOXicbVDLShxBFK02anR8jXGZTeEgKMrQLWLcDEiyySp0IKPC9NDcrr49U0z1g6rbwtD0b7nxL9wJ2WRhELf+QGoei/i4UMXhPKi6JyqUNOS6987Ch8Wl5Y8rq4219Y3Nreb2pwuTl1pgV+Qq11cRGFQywy5JUnhVaIQ0UngZjb5N9Mtr1Ebm2S8aF9hPYZDJRAogS4VNH8K4A+F1ZxCmwVGgMKF9HVZ5+KMOCtCgFCo+Jfw60HIwpINOkGgQlQ3U9qpiY72HM+DXddhsuW13Ovwt8Oagxebjh827IM5FmWJGQoExPc8tqF+BJikU1o2gNFiAGMEAexZmkKLpV9PNa75nmZgnubYnIz5l/09UkBozTiPrTIGG5rU2Id/TeiUlZ/1KZkVJmInZQ0mpOOV8UiOPpUZBamwBCC3tX7kY2r4E2bIbtgTv9cpvwcVx2zttn/w8aZ1/ndexwj6zXbbPPPaFnbPvzGddJtgN+80e2F/n1vnjPDpPM+uCM8/ssBfjPP8D2iCu0w==</latexit>

gm
ad = av = gm (roN k ro P ) =
gdsN + gdsP
r
Ganho DC
<latexit sha1_base64="eBg1fKAwx88rwmrHhmuv6dlFLXg=">AAACPXicbVBLSwMxGMz6tr6qHr0Ei6AHy66IehFEBRU8KPYhdMuSTbNtMNldk2/FEvaPefE/ePPmxYMiXr2a1h58DYQMM9+QfBOmgmtw3UdnaHhkdGx8YrIwNT0zO1ecX6jpJFOUVWkiEnUZEs0Ej1kVOAh2mSpGZChYPbw66Pn1G6Y0T+IKdFPWlKQd84hTAlYKipV2IHd9meGDwCS3uR8pQk09N6e5L1gEq7XAHF3k6/aqHOe+4u0OrO36+lqB2fg3dhIc5kGx5JbdPvBf4g1ICQ1wFhQf/FZCM8lioIJo3fDcFJqGKOBUsLzgZ5qlhF6RNmtYGhPJdNP0t8/xilVaOEqUPTHgvvo9YYjUuitDOykJdPRvryf+5zUyiHaahsdpBiymXw9FmcCQ4F6VuMUVoyC6lhCquP0rph1imwBbeMGW4P1e+S+pbZS9rfLm+WZpb39QxwRaQstoFXloG+2hY3SGqoiiO/SEXtCrc+88O2/O+9fokDPILKIfcD4+Ae/xsEg=</latexit>

W W
gm = µCox (VGS VT H ) = 2µCox ID
L L
0
<latexit sha1_base64="VZieHgxRs1VgLFcTFmtOPXqyLlk=">AAACJnicbVBNS8MwGE7n15xfVY9egkPwNFoR9TIY6kHBwwT3AessaZpuYUlbklQYpb/Gi3/Fi4eJiDd/iunWg24+EHjyPO/7Ju/jxYxKZVlfRmlpeWV1rbxe2djc2t4xd/faMkoEJi0csUh0PSQJoyFpKaoY6caCIO4x0vFGV7nfeSJC0ih8UOOY9DkahDSgGCktuWZ94Ka+zOpOIBBO7SwVbqRvTE/wEbx1rwunUB6dWFBOciNL7zLXrFo1awq4SOyCVEGBpmtOHD/CCSehwgxJ2bOtWPVTJBTFjGQVJ5EkRniEBqSnaYg4kf10umYGj7TiwyAS+oQKTtXfHSniUo65pys5UkM57+Xif14vUcFFP6VhnCgS4tlDQcKgimCeGfSpIFixsSYIC6r/CvEQ6ViUTraiQ7DnV14k7ZOafVY7vT+tNi6LOMrgAByCY2CDc9AAN6AJWgCDZ/AKJuDdeDHejA/jc1ZaMoqeffAHxvcPaLmmWA==</latexit>

1 ID
gds = = ID =
ro L

Resposta em frequência:

ELE0624 7
 Compensação
•  Inicialmente: off-chip
No testbench com componentes ideais (analogLib)
Não desenhar no layout..

•  Lembre
s ⇡ 1
z
C (g
C m
1
Rz )
em que gm é do transistor ativo do 2º estágio...

ELE0624 8
Testbench

VDD
VDD

+
ref out
comp
–

VSS

ELE0624 9
Especificações
•  Vicm=0, Vout,DC=0
•  Ad0 ≥ 75 dB
•  CMRR0 ≥ 90 dB
•  GBW ≥ 500 kHz
•  Margem de Fase ≥ 60º

VDD VDD VDD VDD

I0 M3 M4 M6

Rc Cc
V? M1 M2 V?

Vout

M5
MR M7

VSS VSS VSS

ELE0624 10
Sugestão de Cronograma
•  1º estágio + ref de corrente
Nivel DC na saida...
•  2º estágio + mesma ref de corrente
Nivel DC na entrada...
Nivel DC na saída em 0V...
•  OTA 2 estágios + ref de corrente
Resposta em frequência.
•  Compensação
•  Circuito completo
•  Layout, etc.
•  Testes: Amplif. Não-Inv. + Integrador (Vin = 10mV)

ELE0624 11
Resultados a Serem Apresentados
•  Caractérização
- Resultados efetivos vs. Especificações
- Área do layout.
•  Layout anotado
- Qualidade Geral, Área
- Casamento
•  Testes e Validação
- Amplificador não inversor
- Integrador

ELE0624 12
Videos
•  Dia 21/09
- 10 min (uns 10 slides)
•  Critérios de avaliação
- Adiantamento do projeto
- Resultados obtidos
- Qualidade do Layout
- Clareza da apresentação
- Entendimento do conceitos envolvidos
- Compromisso

ELE0624 13
Sugestão de Roteiro
•  AMPOP: Cacteristicas ideais
•  Circuito Proposto e specificações
•  Projeto:
–  1 estagio: Ganho, polarizacao
–  2 estagio: ganho, polarizacao
–  1&2 + eventual compensação
–  OTA completo: DC/AC
•  Validação
–  Amplif. Inversor
–  Integrador

ELE0624 14