Proteus Isis

ÖZET
PROTEUS LE DEVRE ANAL
Son y llarda h zlanan teknolojik geli meler bilgisayar ve elektronik dünyas na birçok
yenilikler katm r. Eskiden laboratuarlarda yap lan devre analizleri art k bilgisayar
kar nda ayn verimlilikle yap labilmektedir.Bu tezde bilgisayar ile devre analizi yapan
programlardan Proteus incelenmi genel özellikleri art lar ve eksileriye birlikte di er devre
analizi programlar yla kar la lm r.
2. Bölümde güncel olarak kullan lan di er analiz programlar incelenmi tir. Matlab ve Spice
tabanl di er devre analiz programlar n genel çal ma mant özellikleri ve örnek
uygulamalar bu bölümde ele al nm r.
3. Bölümde genel olarak Proteus program incelenmi tir. Proteus’u di er devre analiz
programlar ndan ay ran özellikleri, art lar ve eksileri ile Proteus Program ele al nm ve
analog say sal ve mikrodenetleyici olmak üzere birçok örnek analiz yap lm r. Bu analizlerin
nas l yap ld hangi parametrelerin nereye girilmesi gerekti i ve olas hata mesajlar yine bu
bölümde incelenmi tir.Ayr ca bu bölümde Proteus ile yap lan analiz çe itlerinden görsel
analiz ve grafiksel analiz ayr nt olarak incelenmi ve her bir analiz türü örnekler ve
ekillerle aç klanm r.Yine bu bölümde Proteus’un alt program olan Ares k sa bir ekilde
anlat lm ve daha önce analizi yap lan bir devrenin Ares’de bask devresi haz rlanm r.
Sonuç olarak Proteus görsel grafiksel analiz yapabilen ayn zamanda Pic uygulamalar
yap lmas na ve tüm bu uygulamalar n bask devreye aktar lmas na imkan veren geni bir
programd r.Proteus’u di er programlardanan ay ran en önemli özelli i 8 bitten 32 bite kadar
bir çok mikrodenetleyici modelinin bulunmas tüm karma k uygulamalar n yap labilmesi
ayr ca bu denetleyicilerin di er derleyici programlar ile etkile imli olmas r.
5
5. NDEK LER
SAYFA
ÖZET………………………………………………………..... I
ABSTRACT.............................................................................. II
SEMBOL L STES .................................................................. III
KISALTMALAR..................................................................... IV
EK L L STES ....................................................................... V
TABLO L STES ..................................................................... XI
BÖLÜM I. G ve AMAÇ.................................................... 1
BÖLÜM II. B LG SAYAR DESTEKL DEVRE ANAL

PROGRAMLARI..................................................................... 3
II.1 MATLAB........................................................................................ 3
II.1.1 Matlab Uygulamalar ............................................................... 4
II.2 SPICE TABANLI PROGRAMLAR LE ANAL Z.................... 7
II.2.1 Icap............................................................................................. 8
II.2.1.1 Genel Özellikler............................................................ 8
II.2.2 CircuitMaker 2000.................................................................... 11
II.2.2.1 Genel Özellikler................................................................... 11
II.2.3 Orcad.......................................................................................... 14
II.2.3.1 Orcad ematik ve Benzetim Programlar .......................... 14
II.2.3.1.1 Orcad Capture............................................................... 14
II.2.3.1.2 Capture CIS Option...................................................... 15
II.2.3.1.3 Pspice A/D...................................................................... 15
7
II.2.3.2 Orcad ematik ve Benzetim Programlar Özellikleri....... 15
II.2.4 Multisim...................................................................................... 17
II.2.4.1 Genel Özellikler................................................................... 17
II.2.5 Günümüzde kullan lan Spice Tabanl Programlar n Listesi.. 19
BÖLÜM III. PROTEUS........................................................ 20
III. Genel Özellikleri............................................................................. 21
III. Eksileri............................................................................................ 22
III. Art lar ............................................................................................ 22
III.1 GÖRSEL ANAL Z.................................................................... 23
III.1.1 Isis Kullan Arayüzü........................................................ 24
III.1.1.1 Canland rma Kontrol Paneli........................................ 24
ΙΙΙ.1.1.2 Ακτιφ Κοµπονεντλερ Γστεργελερ ϖε Τετικλεψιχιλερ..... 24
ΙΙΙ.1.1.3 Ετκιλε≡ιµλι Βενζετιµ Αψαρλαρ...................................... 25
ΙΙΙ.1.1.4 Βενζετιµ √λµλερι......................................................... 26
ΙΙΙ.1.1.4.1 Χανλανδρµα Εφεκτλερι.............................................. 26
ΙΙΙ.1.1.4.1.1 Πιν Λοϕικ ∆υρυµλαρ........................................... 26
ΙΙΙ.1.1.4.1.2 Ψολδακι Γεριλιµι Ρενκλε Γστερ....................... 26
ΙΙΙ.1.1.4.1.3 Κολδακι Ακµ Οκ ιλε Γστερ............................ 26
ΙΙΙ.1.1.4.1.4 ςολταϕ Ακµ Προβλαρν Γστερ......................... 27
ΙΙΙ.1.1.4.1.5 Σε ϖε Σορ Βιλγισι............................................... 27
ΙΙΙ.1.1.4.1.6 ∆Χ ∩αλ≡µα Νοκτασ......................................... 27
ΙΙΙ.1.1.4.1.7 Αναλογ−∆ιϕιταλ................................................... 27
ΙΙΙ.1.1.5 Γεριλιµ Ακµ Προβλαρ................................................. 28
ΙΙΙ.1.1.6 Σαναλ Χιηαζλαρ.............................................................. 28
ΙΙΙ.1.1.6.1 Ι2Χ Ηατα Αψκλαµα.............................................. 29
ΙΙΙ.1.1.6.2 ΣΠΙ Ηατα Αψκλαψχ............................................. 30
ΙΙΙ.1.1.7 Χανλανδρµα Σρεχι ∆ενετιµι...................................... 30
ΙΙΙ.1.1.8 ⇑πυχυ................................................................................ 31
ΙΙΙ.2 ΓΡΑΦ⇑ΚΣΕΛ ΑΝΑΛ⇑Ζ............................................................... 31
8
ΙΙΙ.2.1 Αναλογ Αναλιζ........................................................................ 33
ΙΙΙ.2.2 Σαψσαλ Αναλιζ........................................................................ 39
ΙΙΙ.2.3 Καρ≡κ (Μιξεδ) Αναλιζ....................................................... 43
ΙΙΙ.2.4 Φρεκανσ Αναλιζι..................................................................... 43
ΙΙΙ.2.5 ∆Χ ∆ε ι≡ιµ (Σωεεπ) Αναλιζι.................................................. 47
ΙΙΙ.2.6 ΑΧ ∆ε ι≡ιµ (Σωεεπ) Αναλιζι.................................................. 50
ΙΙΙ.2.7 ∆Χ Τρανσφερ Χυρϖε Αναλιζ...................................................... 52
ΙΙΙ.2.8 Νοισε (Γρλτ) Αναλιζι............................................................ 54
ΙΙΙ.2.9 ∆ιστορτιον (Βοζυλυµ) Αναλιζι.................................................. 54
ΙΙΙ.2.10 Φουριερ Αναλιζ........................................................................ 55
ΙΙΙ.2.11 Αυδιο (Σεσ) Αναλιζι................................................................ 57
ΙΙΙ.2.12 Ιντεραχτιϖε (Ετκιλε≡ιµ) Αναλιζι............................................. 59
ΙΙΙ.2.13 ∆ιγιταλ Χονφορµανχε (Σαψσαλ Υψυµ) Αναλιζι..................... 59
ΙΙΙ.3 ΙΣΙΣ ΠΡΟΓΡΑΜ ΚΥΛΛΑΝΙΜΙ................................................... 63
ΙΙΙ.4 ΠΡΟΤΕΥΣ ςΣΜ ΥΨΓΥΛΑΜΑΛΑΡΙ.......................................... 66
ΙΙΙ.4.1 Αναλογ ∆ενεψλερ........................................................................ 66
ΙΙΙ.4.1.1 ∆ιψοτ Καρακτεριστι ινιν ∩καρτλµασ.................................. 66
ΙΙΙ.4.1.2 Ζενερ ∆ιψοτ......................................................................... 73
ΙΙΙ.4.1.3 ϑφετ Κυϖϖετλενδιριχιλερ.................................................... 78
ΙΙΙ.4.1.4 RC Aktar ml Çok Katl Kuvvetlendiriciler...................... 89
ΙΙΙ.4.1.5 Αλτ Κεσιµ Φρεκανσ.............................................................. 94
ΙΙΙ.4.1.6 Οσιλατρλερ............................................................................. 99
ΙΙΙ.4.1.7 Τρεϖ ⇑ντεγραλ Αλχ ∆εϖρελερ............................................. 104
ΙΙΙ.4.2 ∆ιϕιταλ ∆ενεψλερι ........................................................................... 110
ΙΙΙ.4.2.1 Μαντκ Καπλαρ..................................................................... 110
ΙΙΙ.4.2.2 Φλιπ Φλοπ................................................................................ 112
ΙΙΙ.4.2.3 Καψδρµαλ Καψδεδιχι........................................................... 113
ΙΙΙ.4.2.4 ♠ιφρε ∩ζχ−ςερι ∆α τχ.................................................... 114
ΙΙΙ.4.2.4.1 Κοδ ∩ζχ..................................................................... 114
ΙΙΙ.4.2.4.2 ςερι ∆α τχ................................................................... 114
9
ΙΙΙ.4.2.5 Μυλτιϖιβρατρ ϖε Οσιλατρ Υψγυλαµασ................................ 117
ΙΙΙ.4.2.5.1 Ασταβλε Μυλτιϖιβρατρ.................................................. 117
ΙΙΙ.4.2.5.2 555 λι Οσιλατρ............................................................... 120
ΙΙΙ.4.3 Καρ≡κ ∆εϖρελερ......................................................................... 121
ΙΙΙ.4.3.1 Ρϑ−45 Καβλο Τεστ ∆εϖρεσι................................................. 123
ΙΙΙ.4.4 Μικροδεντλεψιχι Ψαρδµχ Βενζετιµι...................................... 124
ΙΙΙ.4.4.1 Καψνακ Κοδυνυν Τασαρµα Εκλενµεσι.............................. 126
ΙΙΙ.4.4.2 Καψνακ Κοδυ ⇐ζερινδε ∩αλ≡µα........................................ 128
ΙΙΙ.4.4.3 Τµ Νεσνε Κοδλαρνν Ψενιδεν Ψαπλανδρλµασ........... 128
ΙΙΙ.4.4.4 ⇐νχ Ταραφ Κοδ ⇐ρετελερινιν Εκλενµεσι.................... 129
ΙΙΙ.4.4.5 Μακε Προγραµνν Κυλλανµ....................................... 131
ΙΙΙ.4.4.6 ⇐νχ Ταραφ Κοδ ⇐ρετεχι Εδιτρν Κυλλανµα........... 131
ΙΙΙ.4.4.7 ⇐νχ Ταραφ Κοδ ⇐ρετεχι Ι∆Ε Κυλλανµα...................... 132
ΙΙΙ.4.4.8 Proteus VSM'de Kaynak Düzeyinde Hata Ay klama..... 133
III.4.4.8.1 Kaynak Kodu Penceresi.............................................. 134
III.4.4.8.2 Ad mlama..................................................................... 135
ΙΙΙ.4.4.8.3 Μολαλαρ......................................................................... 136
ΙΙΙ.4.4.8.4 ∆ε ι≡κενλερ Πενχερεσι................................................. 136
ΙΙΙ.4.4.8.5 Çok Say da CPU ile Çal ma...................................... 136
III.4.4.8.6 zleme Penceresi (Watch Window)............................ 137
ΙΙΙ.4.4.9 Mikrodenetleyicilerle Çal ma ve Hata Ay klama Uygulamalar 138
III.4.4.9.1 Pic................................................................................ 138
III.4.4.9.1.1 Microchip MPLAB IDE......................................... 138
III.4.4.9.1.2 Pic ile Led Deneyi................................................... 139
III.4.4.9.1.2 “ProteusVSM Viewer” MPLAB çerikli............. 143
III.5 ARES PROFESSIONEL KULLANIMI................................. 145
BÖLÜM IV SONUÇLAR ve DE ERLEND RMELER.. 152
KAYNAKLAR.................................................................................... 157
10
SEMBOL L STES
t : cakl k
R : Direnç (ohm)
C : Kondansatör (farad)
e : Exponential say
V : Gerilim (Volt)
dB : Kazanç Birimi (Desibel)
Hz : Frekans Birimi
I : Ak m (Ampermetre)
11
W : Güç Birimi ( Watt)
gm : Transistör transdüktans (geçi iletkenli i) de eri
: Transistör yükseltme katsay (Beta)
Av : Kazanç
: Omega (Aç sal Frekans)
Sin : Sinüs
Cos : Kosinüs
KISALTMALAR
IC : Integrated Circuit (Entegre Devre)
CAD : Computer Aided Design (Bilgisayar Destekli Tasar m)
PCB : Printed Circuit Board (Bask Devre)
DC : Direct Current (Do ru Ak m)
AC : Alternate Current (Alternatif Ak m)
MCU : Micro Controller Unit (Mikrodentleyici Birimi)
I2C : Inter-Ic Bus ( Field Bus Çesididir)
12
SPI : Serial Peripheral Interface (Seri Arayüz)
WAV : Ses Dosyas Uzant
CPU : Central Processing Unit
PIC : Programmable Interrupt Controller.
LCD : Liquid Crystal Display
EK L L STES (LIST OF FIGURES)
SAYFA NO
ekil 2.1 Kondansatör arj Devresi........................................................... 4

ekil 2.2 Zamana Ba Kondansatör Üstündeki Voltaj De imi............ 7
ekil 2.3 BJT Özellikleri Penceresi........................................................... 9
ekil 2.4 Scope Görüntüsü........................................................................ 9
ekil 2.5 Dalga Ekleme.............................................................................. 10
ekil 2.6 Analiz Grafikleri......................................................................... 10
ekil 2.7 Icap Örnek Devre Dizayn ......................................................... 11
ekil 2.8 Cicuit Maker Örnek Analog Analiz........................................... 13
ekil 2.9 Cicuit Maker Örnek Say sal Analiz........................................... 13
ekil 2.10 Cicuit Maker Örnek Kar k Analiz........................................... 14
13
ekil 2.11 Pspice Örnek Osilatör Devre emas ......................................... 16
ekil 2.12 Pspice A/D ‘de Ölçümlerin Grafiksel Görünümü...................... 16
ekil 2.13 Multisim Tektronix Osiloskop................................................... 18
ekil 2.14 Multisim 3 Boyutlu Devre Elemanlar ile Devre Tasar ...... 18
ekil 2.15 Multisim Proje Boardu ile Devre Haz rlama.............................. 19
ekil 3.1 Isis Görünüm............................................................................. 20

ekil 3.2 VSM Logic Analyser................................................................ 29
ekil 3.3 Bode Diyagram ........................................................................ 31
ekil 3.4 Analog Analiz çin Örnek Devre............................................. 34
ekil 3.5 Sinüs Dalga Jeneratörü Özellikleri............................................ 35
ekil 3.6 Graphs menüsü.......................................................................... 35
ekil 3.7 Grafik Tablo Özellikleri............................................................ 36
ekil 3.8 Transient Grafik Düzenleme Menüsü....................................... 36
SAYFA NO
ekil 3.9 Trace ( z) Ekleme Menüsü....................................................... 36

ekil 3.10 Graphs Menüsü......................................................................... 37
ekil 3.11 Analog Analiz Grafi i 1........................................................... 37
ekil 3.14 5 Bitlik Say Devresi.............................................................. 39
ekil 3.15 5 Bitlik Say Devresi 2........................................................ 40
ekil 3.16 Pulse Jeneratör Özellikleri..................................................... 40
ekil 3.17 5 Bitlik Say Devresi 3........................................................ 41
ekil 3.18 Dijital Analiz Edit Menüsü.................................................... 42
ekil 3.19 Dijital Analiz Grafi i............................................................. 42
ekil 3.20 Tüm Devrenin ve Analiz Grafi inin Görünümü.................... 43
ekil 3.21 Frekans Analizi Kullanarak Yap lan Giri Direnci Deneyi... 45
ekil 3.22 Frekans Analizi Grafik Düzenlemesi.................................... 46
ekil 3.23 Frekans Analizi Grafi i........................................................ 46
ekil 3.24 DC Sweep Örnek Devresi.................................................... 47
ekil 3.25 DC Sweep Grafik Düzenlemesi............................................ 48
ekil 3.26 Simulation Options Penceresi.............................................. 49
ekil 3.27 Diyot Karakteristi i Grafi i................................................ 49
14
ekil 3.28 AC Analiz Örnek Devresi................................................... 50
ekil 3.29 AC Sweep Düzenlemesi Grafi i........................................ 51
ekil 3.30 AC Sweep Grafi i.............................................................. 51
ekil 3.31 Dc Transfer Curve Analizi Örnek Devresi........................ 52
ekil 3.32 Dc Transfer Curve Grafik Düzenlemesi............................ 53
ekil 3.33 Dc Transfer Curve Analizi Grafi i.................................... 53
ekil 3.34 Farkl Frekansl Sinüs Dalgalar Örnek Devresi............... 55
ekil 3.35 Kare Dalga Örnek Devresi................................................ 55
ekil 3.36 Sinüs Dalgalar n Fourier Analiz Grafi i....................... 56
ekil 3.37 Fourier Analizi Grafik Ayarlar ........................................ 56
ekil 3.38 Kare Dalga Fourier Analiz Grafi i................................... 57
ekil 3.39 Kare Dalga çin Grafik Ayarlar ....................................... 57
ekil 3.40 Audio Analiz Grafi i........................................................ 58
ekil 3.41 Audio Analizi Grafik Ayarlar ......................................... 58
SAYFA NO
ekil 3.42 Digital Conformance Grafi i 1......................................... 60

ekil 3.43 Digital Conformance Grafi i 2......................................... 60
ekil 3.44 Isis Çal ma Ekran 1........................................................ 63
ekil 3.45 Isis Eleman Seçme Menüsü.............................................. 64
ekil 3.46 Isis Çal ma Ekran 2........................................................ 65
ekil 3.47 Diyot Karakteristi i Devresi 1............................................ 66
ekil 3.48 Diyot Karakteristi i Devresi 2............................................ 66
ekil 3.49 Diyot Karakteristi i Devresi (Proteus).................................. 67
ekil 3.50 Diyot Karakteristi i Devresi (Pspice).................................. 68
ekil 3.51 Diyot Karakteristi i Devresi (Multisim)............................... 69
ekil 3.52 Diyot Karakteristi i Devresi (Proteus 2)............................... 70
ekil 3.53 Diyot Ters Polarma Devresi.................................................. 71
ekil 3.54 Zener Diyot Devresi 1........................................................... 73
ekil 3.57 Zener Diyot (Proteus Uygulamas )........................................ 75
ekil 3.58 Zener Diyot (Proteus Uygulamas 2)..................................... 76
ekil 3.59 Zener Diyot( Proteus Uygulamas 3)..................................... 77
ekil 3.60 Jfet Kuvvetlendirici Devresi 1............................................... 78
15
ekil 3.61 Jfet Kuvvetlendirici Devresi 2............................................... 79
ekil 3.62 Jfet Kuvvetlendirici (Proteus Uygulamas )........................... 80
ekil 3.63 R1 Direnci Üzerindeki Ölçümler.......................................... 80
ekil 3.64 Jfet Üzerindeki Ölçümler..................................................... 81
ekil 3.65 RD Direnci Üzerindeki Ölçümler........................................ 82
ekil 3.66 Jfet Direnci Üzerindeki Ölçümler 2..................................... 82
ekil 3.67 Jfet Kuvvetlendirici (Proteus Uygulamas 2)...................... 83
ekil 3.68 VSM Sinyal Jeneratörü Ayar Görünümü........................... 84
ekil 3.69 Osiloskop (Proteus) Görünümü........................................... 85
ekil 3.70 VSM Sinyal Jeneratörü Ayar Görünümü 2......................... 85
ekil 3.71 Devredeki Giri ve Ç n Gözlemlenmesi...................... 85
ekil 3.73 Lineer Potansiyometre......................................................... 87
SAYFA NO
ekil 3.75 sinyalinin Gözlemlenmesi......................................... 88

ekil 3.76 Çok Katl Kuvvetlendirici Blok emas ............................. 89
ekil 3.77 Tek Katl Transistör Yükselteç Devresi............................ 90
ekil 3.78 Çok Katl Transistör Yükselteç Devresi............................. 91
ekil 3.79 Trasistörlerin Betas Ölçmek çin Kurulan Devre.......... 91
ekil 3.80 Tek Katl Transistör Yükselteç Devresi (Proteus)............. 92
ekil 3.81 taki Dalga ekli.......................................................... 92
ekil 3.82 Çok Katl Transistör Yükselteç Devresi (Proteus)............. 93
ekil 3.83 Çok Katl Devre Ç ....................................................... 93
ekil 3.84 Alt Kesim Frekans Devresi............................................... 96
ekil 3.85 Devrenin Proteus’da Yap ............................................. 97
ekil 3.86 ekli......................................................................... 98
ekil 3.87 Wien Osilatör Devresi....................................................... 100
ekil 3.88 RC Faz Kaymal Osilatör Devresi.................................... 100
ekil 3.89 Wien Köprü Osilatör (Proteus)........................................ 101
ekil 3.90 taki Dalga ekli........................................................ 101
ekil 3.91 RC Faz Kaymal Osilatör (Proteus)................................. 102
ekil 3.92 taki Dalga ekli....................................................... 103
ekil 3.93 ntegral Al Devre........................................................ 105
16
ekil 3.94 Türev Al Devre........................................................... 106
ekil 3.95 ntegral Al Devre (Proteus Uygulamas ).................... 106
ekil 3.96 Sinyali (Giri Sinüs Dalga ken)............................ 107
ekil 3.97 Sinyali (Giri Kare Dalga ken)............................ 107
ekil 3.98 Türev Al Devre (Proteus Uygulamas )....................... 108
ekil 3.99 Sinyali (Giri Sinüs Dalga ken)............................ 109
ekil 3.100 Sinyali (Giri Kare Dalga ken)............................ 109
ekil 3.101 Ve kap .......................................................................... 111
ekil 3.102 De il Kap ..................................................................... 111
ekil 3.103 Özel Veya Kap ............................................................. 111
ekil 3.104 JK Flip-Flop..................................................................... 112
ekil 3.105 Ve De il Kap .............................................................. 112
ekil 3.106 D tipi Flip-Flop................................................................ 113
ekil 3.107 Demultiplexer.................................................................. 116
SAYFA NO
ekil 3.108 Demultiplexer 2................................................................... 117

ekil 3.109 Demultiplexer 3................................................................... 117
ekil 3.110(a) Transistörlü Astable Multi Vibratör Devresi 1................... 118
ekil 3.110(b) Transistörlü Astable Multi Vibratör Devresi 2................... 118
ekil 3.110(c) Transistörlü Astable Multi Vibratör Devresi 3.................. 118
ekil 3.111(a) Transistörlü Astable Multi Vibratör Devresi 4................. 119
ekil 3.111(b) Transistörlü Astable Multi Vibratör Devresi 5................. 119
ekil 3.112 Astable Multi Vibratör (Proteus Uygulamas )..................... 120
ekil 3.113 555’li Osilatör (Proteus Uygulamas )................................. 120
ekil 3.114 555 Osilatör Ç Sinyali................................................... 120
ekil 3.115 Servo-Step Motor Uygulamas 1..................................... .... 121
ekil 3.116 Servo-Step Motor Uygulamas 2......................................... 122
ekil 3.117 RJ-45 Kablo Test Devresi.................................................. 123
ekil 3.118 Isis ( Source) Menüsü........................................................ 126
ekil 3.119 Kaynak Kodu Ekleme Menüsü......................................... 126
ekil 3.120 Kaynak Kodu Ekleme Menüsü 2...................................... 127
ekil 3.121 Thirdy Part Code Üreteçlerin Eklenmesi......................... 130
ekil 3.122 Nesne Kodu/Kaynak Sat Referans Bilgisinin E le tirilmesi
130
17
ekil 3.123 Setup External Text Editor Menüsü................................. 131
ekil 3.124 Keil IDE ile Proteus Etkile imi........................................ 132
ekil 3.125 Kaynak Kodu Penceresi................................................... 134
ekil 3.126 Kaynak Kodu Menüsü..................................................... 135
ekil 3.127 Ad mlama Menüsü........................................................... 135
ekil 3.128 De kenler Penceresi...................................................... 136
ekil 3.129 zleme Penceresi........................................................... ... 137
ekil 3.130(a) zleme Pencere Sa T k le Aç lan Pencere..................... 137
ekil 3.130(b)Data Type........................................................................ 138
ekil 3.130(c)Display Format................................................................ 138
ekil 3.131 Pic ile Led Deneyi.......................................................... 140
ekil 3.132 Derleme Menüsü............................................................ 141
ekil 3.133 Derleme Ba ar Penceresi............................................ 141
ekil 3.134 Hata Ay klama Menüsü.................................................. 142
ekil 3.135 Hata Ay klama Penceresi............................................... 142
SAYFA NO
ekil 3.136 ProteusVSM Viewer-Matlab Hata Ay klama............... 143

ekil 3.137 Debugger Menüsü......................................................... 144
ekil 3.138 View Menüsü................................................................ 144
ekil 3.139 Ares çin Çizilmi Örnek Devre................................... 145
ekil 3.140 Isis’den Ares’e Geçi ................................................... 146
ekil 3.141 Ares Görünümü........................................................... 146
ekil 3.142 Ares Menüleri.............................................................. 147
ekil 3.143 Yollar Henüz Çizilmemi Devre Elemanlar ............. 147
ekil 3.144 Otomatik Yol Çizdirme Menüsü................................ 148
ekil 3.145 Otomatik Yol Çizdirme Menüsü 2............................
148 ekil 3.146 Yollar Tamamlanmad Hata Uyar ....................
149
ekil 3.147 Kalan Çizilmemi Yollar..................................... 149
ekil 3.148 Tüm Yollar n Tamamlanmas .............................. 150
ekil 3.149 Output-Print Layout Menüsü.............................. 150
ekil 3.150(a)Bask Devre Alttan Görünüm............................ 151
18
ekil 3.150(b)Bask Devre Üstten Görünüm.............................. 151
TABLO L STES ( LIST OF TABLES)
SAYFA NO
Tablo 2.1 Uygulamalarda SPICE ve MATLAB Kar la lmas ..... 4
Tablo 3.1 Diyot K lma Gerilimi ..................................................... 70
Tablo 3.2 Diyot Ters Polarma........................................................... 71
Tablo 3.3 Zener Diyot Üzerindeki Ak m Gerilim............................. 74
Tablo 3.4 Zener Diyotun Ters Ba lanmas ....................................... 76
Tablo 3.5 Giri De erlerinin De imine Kar Zener Diyot Gerilimi 77
Tablo 3.6 Yük Direnci De imine Kar Zener Diyot Gerilimi...... 77
Tablo 3.7 Alt Kesim Frekans n Bulunmas ................................... 98
19
Tablo 3.8 Wien Köprü Osilatör Frekans ......................................... 102
Tablo 3.9 RC Osilatör Frekans ........................................................ 103
Tablo 3.10 Farkl Frekanslarda ntegral Alma Devresi Ç lar ......... 108
Tablo 3.11 Farkl Frekanslarda Türev Alma Devresi Ç lar ............ 109
Tablo 3.12 J-K Flip Flop Do ruluk tablosu......................................... 113
Tablo 3.13 Demultiplexer Do ruluk Tablosu..................................... 115
Tablo 3.14 Kullan lan Programlar ve li kili Mikrodenetleyiciler..... 125
Tablo 3.15 Çe itli Yönlerden Tüm Analiz Programlar n Kar la lmas 155
20
BÖLÜM I.
ve AMAÇ
Dünya 1947 y nda transistörün icad ve sonra yar iletken teknolojinin geli mesi ile
elektronik alan nda çok büyük geli melere tan k oldu. 1961 y nda IC (entegre devrelerin)
icad ile hem karma k hem de çok i levli devrelerin kolay tasarlanabilir hale geldi. Fakat
yeniliklerin ve ihtiyaçlar n önüne geçilemeyece inden daha karma k (mikro i lemci-mikro
kontrol) devreler geli tirildi. Bu geli tirme s ras nda bilim adamlar n önündeki en büyük
sorun; devreleri dizayn ederken devre elemanlar n birbirine olan etkisi, devrenin harcad
güç, verimin hesaplanmas idi. Proje boardlar üzerinde kablolarla kurulan devreler çevreden
çok etkilendi inden karma k, yüksek frekans alt nda çal an yada çok büyük devrelerin
dizayn ve geli tirilmesinde bu yöntem geçerlili ini yitirmekte idi. Devreleri bask plaket
üzerinde kurmak ise maliyet ve zaman aç ndan efektif de ildi. Asl nda elektronik dünyas
kendi sorununu yine kendisi çözdü. Tümle ik devrelerle yap lan ilk hesap makinesinin icad
ve bilgisayar teknolojilerinin geli imi, karma k devrelerin analizini kolayla rma yönünde
insano luna önemli kolayl klar getirdi.
Bu kolayl klar n ba cas ve en önemlisi bilgisayar ile devre analizi, daha sonralar ise
ematik çizim ve devre simülasyonu yapmakt r. CAD yani bilgisayar destekli tasar m
bilgisayar n i hayat nda kullan n yayg nla mas yla önemli bir yer edinmi tir. Her
meslekte bilgisayar n kullan lmas söz konusu olurken özellikle mimarl k ve mühendislik gibi
mesleklerin; çizim, tasar m, benzetim (simulation) ve canland rma (animation)
uygulamalar nda meslek adamlar n i lerini kolayla rd ve k sa sürede yap lamayan
hesaplamalar yapmas , gerçek ortam ile benzetim kurmas gibi özellikler ile de ürünün hata
oran en az seviyeye indirmesi önemli bir gerçektir. Di er yandan çizilen ve analizi yap lan
devreler yine ayn programla otomatik olarak bask plakete (PCB) aktar labilir. Günümüzde
elektronik kart üretimi yapan bütün firmalar, geli tirdikleri devrelerin analizlerini önce bu tip
programlarda yap p daha sonra üretime geçmektedir.
21
Bilgisayar destekli devre programlar endüstri alan nda kullan ld gibi e itim alan nda da
geni bir ekilde kullan r. Bu tür programlar n kütüphanesinde binlerce çe it eleman bulunur
ve istenilen analiz gerçekle tirilebilir. Benzetim programlar n maliyeti, gerçek analiz ve
ölçüm cihazlar n maliyetine oranla son derecede dü üktür. Laboratuvar ortam nda yap lan
deneylerde hata yap lmas , kullan lan devre elemanlar n zarar görmesine neden olurken sanal
ortamda yap lan deneylerde böyle bir sorun yoktur. Devre analizi programlar olu an hatan n
nerde oldu unu ve nedenini söyleyerek kullan hata arama derdinden de kurtarm r.
Günümüzde insanlar art k mekan k tlamas olmadan her türlü analizi bilgisayar ba nda
yapabilmektedir. Bu da bili im sektörüne her geçen gün ilginin artmas na sebep olur. Derste
renilen ve hesaplamas yap lan bir devreyi evde uygulamaya dönü türmek ö renciyi
ku kusuz o ders için güdüler ve anlamas kolayla r.
Bu tezde günümüzde popüler olarak kullan lan devre analizi programlar ndan Proteus ele
al nm , incelenmi yapabildikleri ve yapamad klar ile di er benzer programlarla
kar la p çe itli örnekler sunulmu tur.
22
BÖLÜM II
Bilgisayar Destekli Elektronik Devre Analiz Programlar
Bu bölümde günümüzde kullan lan di er analiz programlar incelenir. Bu programlar n

kullan m amaçlar belirlenip genel özellikleri art lar ve eksileri ile kendi aralar nda
kar la rmalar yap r. Ayr ca bu programlar ile yap lan analizler yine bu bölümde yer
alm r.
2.1 Matlab :
Mühendislik ve Bilimsel hesaplamalar için kullan lan geli mi bir bilgisayar yaz r.
Matlab program öncelikli olarak matriks i lemleri için bir araçt r. Bünyesinde de ik
uygulamalar için geni araç tak mlar (toolboxes) bulundurur. Bu araç tak mlar sayesinde
bir çok alandaki (i aret – görüntü i leme, kontrol sistemleri, istatistik, sembolik matematik
vb.) matematiksel i lemlerin bilgisayar ortam nda çözümlenmesini sa lar. Matlab elektronik
dünyas nda da devre teorisi, filtre tasar , kontrol sistemleri ve haberle me teori ve
sistemlerinin ö retilmesinde de kullan r. [1]
Matlab program n elektronik alan nda devre analizinde kullan lmas , devre içindeki
elemanlar n birbirleri ile olan etkile imleri ve kendi çal malar ndaki tepkilerinin
matematiksel formüllendirmelerinin ( ohm kanunu, transistör kazanç formülü vb.) Matlab
komutlar ve araç tak mlar ile yap lmas , sonuçlar n elde edilmesi ve grafiksel olarak
anlatabilmesi temeline dayan r. Matlab ile bir analiz yap lacak ise analize ili kin de kenler
ve s r de erleri, analizi yap lacak devrenin ya da devre eleman ile ili kili formüllerinin
(ohm kanunu, ak mlar kanunu, yar iletkenler için gerekli geçi formülleri vd. ) Matlab
ortam na giri i yap lmal r. SPICE paket program nda ise bu formülleri kendi içinde
bar nd rmakta ve bu formüller ile analiz yap lmaktad r.
Matlab' n hesaplama ve grafikselli e dayal olmas , katk (extrinsic) ya da katk z (intrinsic)

yar iletkenlerin karakteristiklerinin tan mlanmas için çok uygundur. SPICE program bu
anlat m için uygun de ildir [1]. SPICE program , bir p-n jonksiyon (junction) devre eleman n
i-v karakteristi ini tan mlayabilirken, bu jonksiyona ait k lma voltaj , jonksiyon
23
geriliminin fonksiyonu gibi di er jonksiyon karakteristikleri Matlab ortam nda SPICE
ortam na göre daha kolay elde edilir. Bunun yan nda SPICE program n Matlab program na
kar üstünlükleri ve zay fl klar vard r. (Tablo-2.1)
Tablo 2.1 (Elektronik Devre Analizindeki Uygulamalarda SPICE ve MATLAB Kar la lmas )
Özellikler SPICE MATLAB

Analizi yap lan devre çe idi Basitten Karma a tüm Küçük ve basit devreler
devreler
Frekans Yan Evet Evet
Yaz m paketlerinde devre Var Yok
elemanlar n modelleri
Kutuplar (poles) ve s r Hay r Evet
de erleri (zeros)
tan mlanmas
Toplu (bulk) yar iletken Hay r Evet
karakteristi i tan mlanmas
Pn jonksiyon
karakteristiklerinin Hay r Evet
tan mlanmas (I-V
karakteristi i harici )
2.1.1 Matlab Uygulamalar :[ 2]
RC Transient Analiz :
ekil 2.RC Kondansatör arj Devresi 1
Bir RC devresinin Transient (K sa süreli Gerilim S çramas ) analizi MATLAB ile yap r.
24
Problem :
ekil 2.1’deki RC devresinde C = 10µF d r. MATLAB kullanarak
a) R=1k b) R=10k c)R=0.1k de erleri için kapasitör üzerinde dü en gerilim e risinin

çizilmesi.
Genel E itlikler :
Kirchhoff Devre Kanunu (Kirchhoff's circuit laws -KCL ) kullan larak E itlik (1) yaz r.
E itlik 2.1.1-1
VM kapasitör üzerine dü en gerilimin ba lang ç de eri ile tan mlan r ise E itlik (1) 'in
çözümü :
E itlik 2.1.1-2
Burada CR zaman sabitidir ( = RxC) .
C kapasitörü t = 0 an nda bo (de arj) durumunda kabul edilir ise (Vo = 0V) E itlik (2) u
ekilde düzenlenir :
E itlik 2.1.1-3
Çözüm :
MATLAB Script
25
% Charging of an RC circuit
c = 10e-6;
r1 = 1e3;
tau1 = c*r1;
t = 0:0.002:0.05;
v1 = 10*(1-exp(-t/tau1));
r2 = 10e3;
tau2 = c*r2;
v2 = 10*(1-exp(-t/tau2));
r3 = .1e3;
tau3 = c*r3;
v3 = 10*(1-exp(-t/tau3));
plot(t,v1,'+',t,v2,'o', t,v3,'*')
axis([0 0.06 0 12])
title('Charging of a capacitor with three time constants')
xlabel('Time, s')
ylabel('Voltage across capacitor')
text(0.03, 5.0, '+ for R = 1 Kilohms')
text(0.03, 6.0, 'o for R = 10 Kilohms') text(0.03, 7.0, '* for R = 0.1 Kilohms')
ekil 2.2’de kondansatör üzerindeki voltaj de imi grafik eklinde görülebilir.
26
ekil.2.2 (Zamana Ba Kondansatör Üstündeki Voltaj De imi)
2.2 SPICE Tabanl Programlar ile Analiz :
A da SPICE tabanl devre analizleri yapan programlar n listesi gözükmektedir. Bu

programlar kullan ld klar alana, ara yüzlerine, analiz çe itliliklerine göre farkl k gösterir.
Baz programlar sadece analog devre analizi yaparken baz lar analog ve say sal devre analizi
yapabilir. Baz lar ölçüm sonuçlar görsel olarak ölçü aletlerinin canland rmas (animation)
ile kullan ya sunarken baz lar sadece grafiksel sonuç verir.
Burada, içerdikleri model çe itlili i bak ndan da çe itlilik gösteren programlardan kullan m
alan daha geni olan ICAP (IsSpice4 (Intusoft)), Circuit Maker, Micro-CAP, Multisim
(Elektronik Workbench), Psipice (OrCAD) ve ProteusVSM (PROSPICE) programlar n
kullan , yetkinlikleri ve becerileri anlat r.
27
2.2.1 ICAP :
SPICE çekirde i : IsSpice Firma adresi : www.intusoft.com
Genel Özellikler:
• Kullan dostu, Visual Basic C ile haz rlam kullan ara yüz.
• Spice programlar n tümü gibi grafiksel analiz yapar, fakat analizler aras geçi ,
grafiksel görünümün de imi, de imi izlenmek istenen eleman n Grafik üzerinde
kan tu lar ile kolay eklenmesi.
• Kullan ve görsel “help” menü. Ayr ca Görüntülü anlat m.
• Kullan amac na göre farkl paketler ve model çe itlili i .
• Kullan n, kütüphanedeki devre elemanlar ile özgün devre bloklar olu turabilmesi
ve bu bloklar kütüphaneye ekleyerek istedi i devrede kullanabilmesi.
• Gerilim, ak m problar n yan s ra çizilen alt devrelere uygulanan ölçüm problar ve

bunlara ek olarak güç harcamas n izlenebilmesi için “power” prob vard r.
• Devre elemanlar n parametrelerinin seçilen eleman n özellikleri bölümünden yap r.

Bu ayarlar ile devre eleman n tüm parametre özellikleri de tirilebilir. Tüm
elemanlara ayr ayr tolerans de erleri eklenebilir. ( ekil-2.3)
• “Scobe” özelli i ile bir çok noktan n (prob. eklemeden) zaman tabanl de imi
görülebilir. ( ekil 2.4)
• SPICE tabanl programlar ile haz rlanm devrelerin (.cir uzant dosya) netlistleri
kullan larak (file menüsünden import ) analizleri yap r ya da o programlarda
çal mas için netlist üretir.
• Program paketi içinde PCB haz rlama program olmad halde ORCAD, Protel,
Winboard gibi PCB programlar nda kullan lmas için kullan lacak programa uygun
PCB netlist üretir.
28
• Analizi yap lmas istenen noktalar n ( ba lanan problar ile) ve devreye uygulanan
üreteçlerin de im grafikleri tek bir pencereden görülebilir. ( ekil 2.5- ekil 2.6)
• Kullan lan devre elemanlar n dökümünü gösterir.
ekil 2.3 BJT özellikleri penceresi
ekil 2.4 Scobe görüntüsü
29
ekil-2.5 Dalga Ekleme
ekil 2.6 Analiz grafikleri
30
ekil 2.7( Devre Dizayn ndan görünüm)
2.2.2 CircuitMaker2000
SPICE çekirde i : Berkeley SPICE3f5/Xspice Firma adresi : www.altium.com
(Altium firmas 2004 y nda kendi bünyesinde bulundurdu u Protel, Nexar, CircuitMaker
Daha sonraki ad ile CircuitStudio), CAMtastic DXP markas alt nda toplam r.)
Genel Özellikler:
• Sade ve Basit ara yüz.
• Kütüphaneden ya da model ad na göre arama ile istenen devre eleman n bulunur.
• Standart tüm SPICE analizlerini yapar.
• ematik çizimli Analog ve Say sal devre analizi ve benzetimi.
• PCB program (TraxMaker) ile etkile imlidir. Otomatik çizim yapmaz.
31
• ematik çizim ekran ile analiz grafik penceresi ayn pencerede görülür. Ayr pencere
aç lmaz.
• Görsel ölçüm cihaz olarak multimeter kullan r . Ohm, Gerilim, Ak m, DC ortalama,

AC RMS ölçümleri yapar.
• Dalga ekillerini gözlemlemek için ölçüm probu kullan r.
• Ba lant lar ve pinler kontrol edilir. Ba lanmam bir kablo ya da bo ta kalan pinler
kullan ya gösterilir. ( Simulation > Check Pin Connection )
• Sabit bir ölçüm probu yoktur bir probu de ik noktalara de direrek analiz yap r. Bu
noktalardaki ölçümler probun devre eleman n ya da hatt n üzerinde gerilim, ak m ve
üç sarfiyat n grafikselle tirilir. Prob hat üstünde ya da devre elman n üzerinde farkl
noktalarda gerilim ak m ve güç sarfiyat ölçer. Bu nedenle probun içinde gösterilen
harflere dikkat edilir. A ise ak n ölçülece i , V ise gerilimin, P ise güç sarfiyat n
ölçülece i bilinir.(Video /circuitmaker 1)
• Görsel elemanlar bulunur ve bu elemanlar n çal mas n canland lmas yap r.
• Kullan n belirleyip özelle tirece i devre elemanlar bulunur.
• Canland rma modelleri bulunur. (araba, roket, pencere) Bunlar n çal mas kontrol
edilir.(Video/ circuitanima)
• Vakumlu tüp modelleri bulunur.
• Hat (wire) çizimi için ilgili araç seçilir. Hat çiziminde eksen çizgisi görülür. Otomatik
olarak hat ba lant lar n düzenini ayarlamaz kullan hat çiziminde özgürdür.
• Say sal analiz yap rken hatlardaki mant k seviyeleri farkl renklerde
gösterilir.(video/circuit say sal)
• zl ve basit prototip eleman olu turur.
• Kütüphanesinde analize kat lmayan fakat emati i görsel olarak güzelle tiren
semboller (Anten Koaksiyel kablo vb. ) bulunur.
32
ekil 2.8, ekil 2.9 ve ekil 2.10’da Circuit Maker ile yap lm örnek analizler görülebilir.
ekil 2.8 Analog Analiz
ekil 2.9 Say sal Analiz
33
ekil 2.10 Kar k Analiz
2.2.3 ORCAD : [kaynak a-ztech]
SPICE çekirde i :PSPICE firma adresi : www.orcad.com www.a-ztech.com.tr
ORCAD ematik devre tasar ndan bask devre kart tasar na kadar gerekli tüm elektronik
tasar m otomasyonu yaz m ürünlerini içerir.
2.2.3.1 Orcad ematik ve Benzetim Programlar :
2.2.3.1.1 OrCAD Capture:
ematik tasar .Bu modül basit ematik komutlar yard yla yeni bir analog veya dijital
devre tasarlamak veya var olan bir tasar mda yeniden düzenlemeler yapmak için tasarlanm
bir ematik editördür.
34
2.2.3.1.2 Capture CIS Option:
Güçlü eleman bilgi sistemi ile OrCAD Capture.

Capture CIS ara rma için, elle bilgiler girilirken veya bilgileri düzenlenirken harcan lan
zaman azaltan güçlü eleman bilgi sistemine sahiptir.Capture CIS modülü ile elektriksel
özelliklerine göre seçilmi parçalar otomatik olarak çal labilir, bu parçalara ait sat n alma
ve üretim bilgileri belirlenebilir
2.2.3.1.3 PSpice A/D :
Analog & kar k sinyal ileri simulasyon program .PSpice A/D, analog ve dijital elemanlar n
birlikte bulundu u devrelerin davran lar modelleyen bir simulasyon program r.Pspice ile
yüksek-frekans sistemlerinden, dü ük-güç IC tasar mlar na kadar tüm gerçek analog, dijital
simülasyonlar gerçekle tirilebilir.
2.2.3.2 Orcad ematik ve Benzetim Programlar Özellikleri:
DC / AC analiz; AC de im (sweep) analizleri; gürültü analizleri; Transient & Fourier

Transform analizleri; eleman de erlerini de tirerek devrenin davran gözlemleyebilmek
için; parametrik analizleri; Monte Carlo Analizleri; Duyarl k ve Kötü Durum Analizleri
(sensitivity/worst-case analyses); yava ve h zl dijital sinyal iletimlerinin birlikte yap ld
devrelerde olu an zamanlama problemlerini bulmak için Say sal kötü durum zamanlama
analizleri (d tal worst-case timing analyses) .
16.000 modelden fazla analog , 2.000 modelden fazla dijital model kütüphanesi 4.300 model
analog advanced analyses model kütüphanesi bulunur.
• Görsel cihazlar yoktur.
• Analiz problar kullan r.
• itimden ziyade profesyonel ya da amatör tasar m ve geli tirme için uygundur.
• Demo program nda temel devre eleman modelleri vard r.
35
• Matlab/Simulink etkile imi bulunur.[3]
ekil 2.11 Osilatör Devresi emas
ekil 2.12 ( PSPICE A/D de ölçümlerin grafiksel görünümü)
36
2.2.4 Multisim:
SPICE çekirde i : XSPICE Firma adresi : www.electronicsworkbench.com
Genel Özellikleri [4] :
• 16.000'den fazla devre eleman modeli.
• 14 Çe it SPICE analizi yap r (DC / AC analiz; ac sweep analizleri; gürültü analizleri

Transient & Fourier Transform analizleri; Monte Carlo Analizleri; Duyarl k ve Kötü
Durum Analizleri, RF Analizleri yap r.)
• Mikro denetleyici (Pic, ST serisi, 80312, 64213, TMP9080 vb. ) ve Mikroi lemcilerle
(8018 ce Z80 serisi) çal ma imkan .(MultiMCU program ile)
• Assembly kaynak kodu ile hata ay klama, UART, Zamanlay (Timer), Kesme
(interrupt) uygulamalar .
• SPICE analizi haricinde 18 çe it görsel elemanlarla da çal arak. ( Logic Analyze,

Multimeter, Word Jeneratör, Spektrum, Frekans Jeneratörü. vb. ) analiz yapar.
• Normal osiloskop haricinde Tektronix firmas na ait osiloskop modelinin(Tektronix

TDS 2024 4-channel Oscilloscope) canland rmas ( gerçe inin birebir ön görünümü ve
özellikleri ile çal ma)imkan verir. ( ekil-2.13) Normal cihazlar haricinde markas z
fakat gerçek cihaz görünümlü modeller de içerir. ( Agilent 34401A DMM, Agilent
54622D Scope, Agilent 33120A Waveform Generator
• ULTIBOARD PCB program ile emati i çizilen ve benzetimi yap lan devrenin
PCB'sinin ç kar lmas sa lar.
• Baz devrelerin (Op-AMP, filtre, 555 zamanlay , Mosfet) tasar için “Devre
Sihirbaz ” kullan r.
• 3 boyutlu ematik devre kurulumu ve proje borduna yerle tirilerek devre kurulumu ve
canland lmas .( ekil 2.14 ekil 2.15)
• SPICE netlistlerini çal rma ve netlist olu turma.
37
ekil 2.13 Tektronix Osiloskop
ekil 2.14 3 Boyutlu Devre Elemanlar ile Devre Tasar
38
ekil 2.15 Proje bordu ile devre Haz rlama
Günümüzde kullan lan Spice Tabanl Programlar n Listesi [5]
AIM-Spice MultiSim 2001 SpiceLine
ApsimFDTD-SPICE ProSPICE Spicycle
B2 Spice A/D 2000 Proteus VSM Star-Hspice
CircuitMaker PSpice SuperSpice
Dr. Spice Pulsonix Spice SwitcherCAD
DxAnalog SIMetrix SPICE T-Spice Pro
Easy-Spice Simplorer Target 3001
EDSpice Simplorer SV Tina PRO
IsSpice4 SmartSpice TopSpice
Ivex Spice SN-Spice TTSpiceWorks
MDspice Spice Creator Visual Spice
mentalSPICE Spice+ WinSpice
Micro-Cap SPICE-IT! WRspice
39
BÖLÜM III
Bu bölümde tez konusu olan Proteus program ele al r Görsel ve Grafiksel analiz çe itleri
incelenip örnek analizler (analog devre, dijital devre ve MCU ) yap r.Yap lan ara rmalar
sonucu Proteus’un genel özellikleri art lar ve eksileri belirlenir. Ayr ca Proteus program n
alt program olan Ares’de (Bask devre ç kartma program ) k sa bir ekilde incelenir.
PROTEUS
Proteus VSM; Labcenter firmas n üretti i spice tabanl (spice çekirde i : ProSPICE-
SPICE3F5) bir simülasyon program olup her türlü elektronik, dijital ve mikro i lemci
devrelerini kolayl kla simule edebilir. ki adet alt programdan olu ur, Isis devre çizilmesini ve
analiz edilmesini, Ares ise çizilen devrelerin Pcb’ye aktar lmas sa lar. Aktif olarak
kullanabilen anahtarlama elemanlar (switch, buton), ekran göstergeleri (led, lcd display) ve
görsel araçlar (osiloskop, pattern jeneratör) sayesinde yap lan analizler gerçe e daha yak n
olarak görülür.
ekil 3.1 Isis Görünüm
40
Genel Özellikleri :
• Spice tabanl grafiksel analiz yapar .
• Görsel araçlar kullan labilir. (osiloskop, frekans jeneratörü, voltmetre)
• Bu araçlar n ara yüzleri gerçek araçlarla benzerlik gösterir.
• Parametreleri kullan taraf ndan de tirilebilen devre eleman modelleri vard r.
• Kütüphanesinde görsel tepkilerini veren devre elemanlar (Led, Lamba, motor vb.)
bulunur.
• 6000’i a n eleman modeli bulunur.
• Grafiksel ve Görsel Analiz beraber çal labilir.
• Grafiksel analizde ak m ve gerilim problar kullan r.
• Hat çizimleri için bir araca gerek yoktur fare i aretçisi pinlere yakla nda hat çizimi
aktif hale gelir.
• ARES adl PCB çizim program ile etkile imlidir. ARES 6 kata kadar PCB çizebilir.
• Kullan kendisine ait kütüphane olu turabilir.
• Devre elemanlar arama ya da kütüphane model çe itlili i ile bulunur ve devreye

yerle tirilir.
• SPICE ve PCB için netlist ç karabilir.
• Kablolardaki gerilim seviyeleri renkler ile gösterilir.
41
Eksileri :
• Kullan dostu olmayan ara yüzü vard r. Genel bilgisayar fare i levlerine z t
kullan vard r.
• Devre kurulumunda elemanlar ile çal ma ( döndürme, çevirme vd.) zordur.
• Monte Carlo / Wrost Case (Kötü Durum) Analizi Yap lamaz.
• Görsel araçlar n özellikleri k tl r. Osiloskop 2 kanall r ve ölçümleri hassas

de ildir. Bir sinüs dalgas n genli ini ölçmek için osiloskop karelerini saymaktan
ba ka çare yoktur.
• Ohmmetre yoktur.
• Kütüphanenin sürekli güncel tutulmas gerekir. Aksi taktirde modellemelerin

(özellikle analog) benzetimlerinde sorunlarla kar la r.
• Çok küçük ak m de erleri ampermetre ile ölçülemez bunun yerine ak m probu

kullanmak gerekir.Ak m probunu kullan rken de ak n yönünü bilmek gerekir aksi
takdirde program hata verir.
• Ba ka programlarda haz rlana devrelerine ait netlistler, Proteus'a transfer edilip

çal lamaz.
• PCB için güncel programlardan Board Maker için netlist ç kar r.
Art lar :
• Analog, Say sal, DC -AC Sweep, Mixed, Frekans, Ses, Gürültü gibi toplam 13 analiz
yap r .
• Üreteç çe itli i fazlad r ve ç seviyesi ve çe idi kolay ayarlan r.
• Standart modellerin haricinde Modelleri içinde LCD çe itleri, Mikrodenetleyici,

RAM, ROM, I2C haf za elemanlar içerir.
42
• Mikrodenetleyici ile devre analizi, hata ay klama ve mikro denetleyici derleyici
programlar ile etkile imli çal r.
• Mikrodenetleyici modelleri ileti im denetleyici haberle me protokollerinin hepsini

ko turur.
• Grafiksel analizde kullan lan ak m ve gerilim problar ayn zamanda görsel

ampermetre ve voltmetre görevi de görür.
• Kullan lan devre elemanlar proje yan nda listelenir.
• Kablolardaki gerilim seviyeleri hem say sal hem de analog devre analizlerinde renkler
ile gösterilir. Kollardan akan ak n yönleri de gösterilir.
• Say sal devre elemanlar n bacaklar ndaki mant k seviyesi standart olarak gösterilir.
• A4 den A0 sayfa boyutuna kadar devre çizilir.
• Canland rma ve benzetim yap rken ortam ve sistem parametrelerin tümü de tirilir.
Proteus’da yap lan analizler Görsel ve Grafikel analiz olarak ikiye ayr r.
3.1 GÖRSEL ANAL Z
Proteus’un geli mi bir görsel canland rma ve benze im (animation&simulation) yetene i

bulunur. Daha önceleri komut deste i ile yap lan devre analizler Proteus’da yerini görsel
araçlar ve pencereler ile yap lan analizlere b rak r.Bu sayede sonuçlar, gerçek ortamda
inceleme yapm gibi görsel bir ekilde görülür. Ayn zamanda kullan gerçek ölçme
araçlar kullanma tecrübesine de sahip olur.
Önceki y llara kadar Proteus VSM devre canland rmas konusunda piyasadaki di er
programlara göre daha iyi ara yüz ve gerçeklik sunarken; etkile imli canland rma konusunda
bu programlar kendilerini Proteus’a yakla rd lar. Proteus’un etkile imli canland rma ara
yüzü ve ayarlar kar kt r. Fakat en ayr nt ayarlar yap labilir.
43
Bu bölümde baz temel ayarlar ve kontrol paneli anlat p örnek devreler ile bu
canland rman n nas l yap ld anlat r.Bu anlat mlar ekte verilen hareketli ekran görüntüsü
ile daha peki tirilmi tir.
Proteus VSM; osiloskop ve voltmetrelerden pattern üretecine birçok ölçü aleti bar nd r. Bu
ölçü aletleri ile devrelerde kullan labilen ve görsel i levi olan (LED, motor (step/servo),
lamba, lojik prob) gibi elemanlar kurulan devrelere büyük görsel zenginlik katarlar.
3.1.1 Isis Kullan Ara yüzü:
Ara yüzdeki araç çubuklar ve bölümler, ekte sunulan [6] tezde ayr nt olarak Türkçe
aç klan r. Yine ekteki kullan k lavuzunda ngilizce olarak da anlat r. Burada önemli ve bu
anlat lanlara ek bilgiler sunulur.
3.1.1.1 Canland rma Kontrol Paneli
Canland rman n ba lat lmas sa lar.
Canland rman n ad m ad m çal lmas sa lar.
Canland rman n bir zaman aral nda durdurulmas sa lar.
Canland lman n durdurulmas “reset” edilmesini sa lar.
3.1.1.2 Aktif Komponentler : Göstergeler ve Tetikleyiciler
Etkile imli benzetmede, s radan elektronik devre elemanlar n yan s ra görsel özellikleri
bulunan özel devre elemanlar da bulunur..Bunlar direnç, ayarl direnç, kondansatör, diyot,
transistör, anahtar, buton, lamba gibi geni bir çe itlili e sahiptir.Aktif devre elemanlar
gösterge ve tetikleyici olmak üzere iki grupta toplan r.Gösterge elemanlar devre de erlerine
44
ili kin ölçümleri gösterir, tetikleyiciler ise; de erleri kullan taraf ndan belirlenen ve
devrenin karakteristiklerini de tiren elemanlard r.
Gösterge elemanlar => Lamba, renkli led, kapasitör, lojik prob
Tetikleyici elemanlar => Anahtar, buton, lojik state, clock
Gösterge elemanlar ndan lamba ve ledlerin üzerinde bir gerilim olu tu unda renkleri de ir
ve k verir gibi gözükürler. Kapasitörün uçlar nda ise plakalar nda yüklendi i yük
durumunu temsilen (+) ve (-) i aretler belirir. Bu i aretlerin say yük durumuna göre art p
azal r ve kullan taraf ndan görebilir. Buzzerdan da ses ç kmaktad r.
Tetikleyici elemanlarda ise canland rma çal rken anahtar ve butonlar kapat p aç labilir ve
devrenin cevab an nda gözlemlenebilir. Bunun için eleman n üzerindeki i aretlere t klanmas
yeterlidir. Bu anahtarlama elemanlar n çe itli parametreleri (tepki süresi, aç k durumda
direnci) elemanlar seçilip özellikler penceresine girilerek (ctrl+E) ayarlanabilir.
Lojik state’de ise dijital yada mant k devrelerinde Lojik 1 ya da Lojik 0 ba ka cihaz
ba lamaks n uygulanmas sa lar. Bu ekilde onlarca aktif devre eleman kullan larak
devrenin görselli i artt labilir. Bu devre elemanlar ço unlukla e itim amaçl kullan r.
Di erleri ise profesyonel devrenin görsel tepkisinin görülmesini sa lar.
3.1.1.3 Etkile imli Benzetim Ayarlar :
Isis ile aç lan ara yüzde ayarlar n birço u belirlenmi tir. Benzetim yap lacak devre u
basamaklar ile kurulur.
• lgili devre elemanlar ve malzemeler kitapl ktan al r.
• Al nan elemanlar, cihazlar yerle tirilir.
• Gerekli ba lant lar ve düzenlemeler yap r.
• Mikrodenetleyici ile çal acak ise “source” menüsünden kaynak kodlar yüklenir.
• De er tan mlamalar yap r.
45
• Sanal elemanlar veya denetleyici “Debug “ menüsünden aktif edilir.
• Run (play) ile devre ko turulur.
3.1.1.4 Benzetim Ölçümleri :
Etkile imli benzetimde ölçümler u ekilde yap labilir: “Canland rma efektleri”, “gerilim-
ak m problar ” ve “sanal aletler”.
3.1.1.4.1 Canland rma Efektleri (Animation Effects)
Devrenin i leyi ini inceleme ve gözlemleme için yard mc olacak çe itli efektler
bulunmaktad r. Bunlar etkin hale getirmek için “System > Set animation options” komutu
letilir. Ayarlar tasar ma göre kaydedilir. Yeni bir tasar mda ayarlar tekrar yap lmal r.
3.1.1.4.1 .1 Pin Lojik Durumlar (Pin Logic States)
Bu seçenekte say sal ya da karma bir devrede ba lant a lar na ba her bir pin için küçük
renkli bir kare ile gösterilir.Karecikler standart ayarda Lojik “0” için mavi; Lojik “1” için
rm renktedir. Lojik çeli ki (karars z durum) de ise sar renktedir. (“Template >Set Design
Defaults” komutu ile renkler de tirilebilir.
3.1.1.4.1.2 Yoldaki Gerilimi Renkle Göster (Show Wire Voltage as Colors)
Bu seçenek aktif duruma gelirse voltaj seviyesine göre ( “+”, “-“ ve “0” ) devre kolunun
rengini “+” ise k rm “0” ya da “-“ ise mavi ile de tirir. Bu özellik Proteus’un çok renkli
ve devreyi anlamak için “ak m oklar ” ile beraber tamamlay bir özelli idir.
3.1.1.4.1.3 Koldaki Ak Ok ile Göster
Bu seçenek ile devredeki dü üm ve kollardan geçen ak mlar n ok ile gösterilmesi sa lan r.

Ok, geçen ak m belli bir e ik de erini a zaman görülür. Standart ayarda bu de er 1 uA
seviyesinde olup “Set animation options” komutu ile de tirilebilir.
46
3.1.1.4.1.4Voltaj ve Ak m Problar Göster
Bu seçenek ile gerilim ve ak m problar ndan e zamanl okuma yap r. Say sal veya bus
kollar na yerle tirilen gerilim problar lojik durumlar veya bus de erlerini gösterir.
3.1.1.4.1.5 Seç ve Sor (Point and Shoot Parameter Information)
Devre eleman n anl k durumu hakk nda bilgi edinmek için etkile ime ara verilir. Söz
konusu bilgiler; dü üm bilgileri, pin lojik durumlar baz devre elemanlar na özgü gerçek
gerilim ve enerji da mlar r.Bu bilgileri görüntülemek için
• Benzetim beklemeye al r.
• Isis ara yüzündeki “Virtual Instruments” resmine t klan r.
• Parametre bilgisi görülmek istenilen eleman n üstüne t klan r.
3.1.1.4.1.6 DC Çal ma Noktas (DC Operating Point)
r an ndaki parametre de erleri görülüyorsa, devrenin DC çal ma noktas görülüyor

demektir. Aksi durumda görülen de erler etkile imin beklemeye al nd ana aittir. Bu durum
enerji da m de erleri için önemlidir. Çünkü bu de er ortalama de erdir ve anl k voltaj ak m
de erlerinin çarp temsil eder.
3.1.1.4.1.7 Analog –Dijital (Analogue or Digital )
Analog devre elemanlar n olmad , salt say sal lojik durumlar içeren bir koda ba devre
eleman n pini söz konusu ise “terminal voltaj ” lojik olarak görüntülenir. Tersi durumda
analog dü üm voltaj görüntülenir.
47
3.1.1.5 Gerilim Ak m Problar (Voltage – Current Probes)
Grafik tabanl benzetim aleti olmalar na kar n etkile imli benzetim de ba lant kollar ndaki
gerilim dü ümünü ve kollardan geçen ak m de erlerini görüntülemek amac için de kullan r.
De erler probun üstündeki ismin yan nda gösterilir. Problar n sanal ampermetre ve
voltmetreye k yasla iki üstünlü ü vard r:
1-) Yeni yol çizmeye gerek kalmadan devreye ba lanabilir.
2-) ematikte çok az yer kaplar.
Problar u ad mlar ile yerle tirilir:
• “Voltage Probe” ya da “Current Probe” seçilir.
• Probu ölçüm yap lacak yola takmak için yola t klan r.
Ak m problar n yönü bellidir. Okun gösterdi i yönde akan ak m ölçülmektedir. (ters ise
de er negatif ç kar) Ak m ve gerilimlerin anl k gösterim “System> Set animation options”
üzerinden kapat labilir. Standartta aç k konumdad r.
3.1.1.6 Sanal Cihazlar
Sanal cihaz listesine ula mak için ISIS ‘te “Virtual Instruments” kutucu u t klan r. Proteus
VSM de bulunan sanal cihazlar u ekilde s ralanm r.:
• DC / AC voltmetre –Ampermetre,
• Osiloskop,
• Sinyal Jeneratörü,
• Say sal Pattern Jeneratörü,
• Say ,
• Görsel Terminal,
48
• SPI Debugger,
• I2C Debugger
Bu sanal cihazlar ile benzetimi yap lm gerçek cihazlar ile hemen hemen ayn ayarlar
yap labilir. Bu ayarlar n yap labilmesi için cihazlar n devreye ba lanmas ve benzetim
leminin ba lat lmas gerekir. Bu cihazlar devreye “blok görüntü” olarak ba lanm fakat
benzetim i lemi ba lat ld nda gerçek cihaz görüntüsü ( ekil 3.2), üste aç lan (pop-up )
pencere ile görülebilir ayarlar ise yine bu pencere üzerindeki tu tak ile yap r. Baz devre
analiz program nda da bu sanal cihazlar mevcuttur. Farkl görünü te olmalar na kar n ayn
levdedirler. Fakat kapsam ölçüm ve ayar kapsam bak ndan da farkl k gösterebilirler.
(örnek olarak multisim de multimeter, wattmetre cihaz )[7] . Proteus VSM de di er
programlardan farkl olarak “Virtual Terminal”, “I2C Debugger” ve “SPI Debugger” cihazlar
bulunur.
ekil 3.2. VSM Logic Analyser
Virtual terminal (görsel uçbirim )[ 8]: RS232 protokolünü temsil eder. Bu uçbirim sayesinde
klavye ve komut ekran kullanarak bilgisayar ile; benzetimi yap lan mikrodenetleyicili sistem
aras nda RS232 asenkron seri veri al -veri i yap labilir.
3.1.1.6.1 I2C Hata Ay klama (Debugger) :
Debugger di er ad ile “Protokol Analyser” I2C [9],[10] buslar gözlemleme ve onlarla

etkile imli olarak çal mas sa lar.
49
3.1.1.6.2 SPI Hata Ay klay (Debugger) :
Serial Peripheral Interface buslar n gözlemlenmesi ve SPI ile etkile imli çal labilmesini
11
sa lar. [ ]
Not: Sanal cihazlar n hepsi geni ölçme ve çal ma de erlerine sahiptir. Bunun yan nda,
incelenilen kadar ile kullan dostu olmalar na kar n benzetim yap rken aç lan cihaz
pencerelerini kapatmak sorun yarat r. Cihaz penceresi aç lmaz duruma gelmekte ve devrede
ba lanan cihaz n silinip yeni bir cihaz n koyulmas zorunlulu u getirmektedir. Cihazlar n
pencereleri benzetim olay ba lat ld nda kendili inden aç r ve benzetim durduruldu unda
da yine kendili inden yok olur. Cihazlar n sinyalin görüldü ü alanlar n görünü leri kullan
taraf ndan de tirilebilir. Bu de iklikler; arka plan, iz rengi gibi renksel olarak
tlanm r. ( De tirilmesi istenen alanda sa t k yap rsa ilgili pencere aç r.)
3.1.1.7 Canland rma Süreci Denetimi:[12]
Etkile imli benzetimin e zamanl geli imi iki parametreye ba r. Birincisi, “Animation
Frame Rate”, ekran n bir saniyedeki yenilenme say ifade eder. Di eri ise “Animation
Timestep”, bir kare içindeki benzetim say r. Gerçek zamanl operasyonda bunlar birbirinin
tersi olmal r.
Bir Saniyedeki kare say : H zl devreleri yava latmak veya tam tersini yapmak için bu
büyüklükten yararlan r. E zamanl i lemlerde bir karedeki olay say , bir saniyedeki kare
say n tersi olmal r.
Bir Karedeki Olay Say : H zl devreleri yava latmak veya tam tersini yapmak için bu
büyüklükten yararlan r. E zamanl i lemlerde bir karedeki olay say , bir saniyedeki kare
say n tersi olmal r.
Tek Ad m Süresi: Kalan zaman aral klar n kontrolü “Single Step Time” ile yap r.
“Animation Control Panel” üzerindeki “Step” dü mesine bas ld nda geçen süreyi ifade eder.
50
3.1.1.8 pucu:[13]
Dü üm Voltajlar belirtmek için renkli yollar kullan lacaksa devrede ortaya ç kacak gerilim
dü ümleri göz önüne al nmal Gerilimin görüntüleme aral +/- 6V tur. Bu de erin haricinde
de erler olu acak ise “Animated Circuits Configuration > Maximum Voltage” alan na uygun
de erler girilmelidir.
3.2 GRAF KSEL ANAL Z
Proteusun içinde her biri PROPSPICE ile desteklenen 13 ayr devre analizi vard r.
3.2.1 Analog:
Osiloskop gibi zamana göre voltajda da ak m grafikleri çizer.
3.2.2 Say sal (Digital):
Zamana kar k gelen lojik seviyeleri grafikle tirir. Logik analizer’a benzer. zler tek bir veri
bitlerini veya bir iletim yolunun “binary” de erini ifade edebilir.
3.2.3 Kar k (Mixed) :
Analog ve dijital sinyalleri ayn grafik ortam nda birle tirir.
3.2.4 Frekans (Frequency):
Küçük Sinyal Voltaj veya Ak m Kazanc n frekans de imi ile analizi. “Bode”diyagram
olarak bilinir.
ekil 3.3 Bode Diyagram
51
3.2.5 DC De im (süpürme –sweep):
lk bölümde analog analizin yap , grafiklerin kullan lmas ve ayarlar n yap devreye
uyumla lmas gibi özelliklerin yap lmas beraber anlat r. Grafik ayarlar n hepsi de er
grafik analizlerinde de geçerlidir.
3.2.6 AC De im (süpürme –sweep):
“SWEEP” de keninin her bir de erine kar k frekans de eri yarat r.
3.2.7 Transfer:
Bir ya da iki giri üretecinin de erini tarayarak ve kararl voltaj ve ak m grafikleri çizerek
karakteristik e ri gruplar olu turur. lk üretecin de eri x-axis inde de im gösterir, di er
de kenlerin her biri ise ayr e riler ile gösterilir.
3.2.8 Gürültü (Noise):
Giri veya ç gürültü geriliminin frekans taban nda(ekseninde) de imini grafiklendirir.
3.2.9 Bozulum (Distortion):
2. ve 3. seviyedeki harmonik bozulum frekans taban nda grafiklendirir. “Intermodülasyon”

çizimlerinde de kullan r.
3.2.10 Fourier:
Transient analizin harmonik kapsam gösterir. Osiloskop yerine spektrum analyser

kullan lmas .
3.2.11 Ses (Audio):
Transient analize uygular ve sonucu ses kart üzerinden oynat r. Bu ses WAV format nda
olabilmekte ve hoparlör ba ise duyulabilmektedir.
3.2.12 Etkile im (Interactive):
Interaktif simulasyon yürütür ve sonuçlar grafiklendirir. Interaktif ve grafik tabanl

simulasyonun avantajlar birle tirir.
3.2.13 Uyum (Conformance):
Say sal simulasyon uygular ve sonuçlar daha önce yap lm bir simulasyon sonucu ile
kar la r. Mikrodenetleyici tabanl uygulamalar için yaz m “suit”leri üretir.
Analiz tiplerinin hepsi belirli i lem noktas nda hesaplanarak t=0 an ndaki ilk de eriyle ba lar.
52
3.2.1 Analog Analiz
Gerilim ve (veya) ak n zaman taban nda de imini grafiksel olarak gösteren bir analizdir.
Osiloskop ölçümü ile ba da labilir. Çünkü Osiloskop da zaman taban nda ( time domaine)
ölçüm yapar. Ek olarak bu grafikteki gösterim bir kaç prob ile voltaj ya da ak m olarak
geni letilebilir. Bilindi i gibi Osiloskop’da direk olarak ak m ölçümü yap lamaz. Bu ölçümler
ancak çe itli matematiksel i lemlere uygulan p grafi e yans labilir. Örne in Voltaj x Ak m
=GÜÇ grafi i de ç kart labilir.
Bu analiz için op-ampl evirmeyen yükselteç deneyi yap r. ekil 3.4’deki devre kurulduktan
sonra giri olarak “Generator” bölümünden SINE i aret jeneratörü kullan r. Bu jenerator
seçilip özellikler bölümüne ekil 3.5 girdi imizde tabloda görülen de erler girilir. Burada
jeneratörler için ortak bir parametre tablosu görülmektedir. Buradan üreteç ç uygun
sinyal ekli, geni li i, frekans , faz gibi de kenler ayarlanabilir. Burada genlik 3V olarak,
frekans ise 1kHz larak ayarlan r.
Giri -Ç voltaj grafi ini ç kartmak için ise “GRAPHS” bölümünden ( ekil 3.6)
ANALOGUE ikonuna t klan r. ema üzerinde solt k ile grafik yerle tirilir ya da istenirse
ema üstünde solt k tutularak grafi in kaplayaca alan seçilerek grafik olu turulabilir. Grafik
tablosu olu turulduktan sonra, grafik sa k ile seçilip solt k ile tablo özelliklerine girilip
ekil 3.7) ba lang ç ve biti de erleri girilir.
Son olarak grafi e de kenler girilir. u ekilde de ken izi (trace) eklenir. Araç çubu unda
bulunan “Graph” bölümünden ( ekil 3.8)“Add Trace” bölümünden gözlemlenecek de ken
girilir. Bu de kenler SPICE sistemler gibi Voltaj ya da Ak m problar kullan larak
gözlemlenir. Proplar gözlemlenecek kola ba lan r. Prop fazlal n önüne geçmek ve ölçüm
tasar daha fazla kar k hale getirmemek için jeneratörlerin ç lar prob kullanmadan
de ken olarak tan mlamak da mümkündür.
kan pencerede ( ekil 3.8) istenilen de kenler s ralanmaktad r buradan seçim

yap labilir.Di er bir yol ise prob ya da kayna sürükle-b rak ile seçilip grafi in içine at larak
de ken seçimi yap labilir. Daha büyük devrelerde ise kullan lan tüm prob ve jeneratörlerin
adlar n s raland görülebilir. Bu devrede sadece bir jenartör bir gerilim kayna vard r.
53
De kenlerin de im de erlerinin grafi in sa ya da sol tarafta görülmesi için “Axis”
bölümünden istenilen yön i aretlenebilir. Seçimler yap ld nda de kenlerin isimleri de ik
renklerde seçilen taraf n üst k sm nda olu ur. Burada grafikteki izlerin ( trace) hangi de keni
tan mlad ay rt edilebilmektedir. (Bu çoklu de kenlerinin ayn anda tan mlanmas nda
kolayl k getirir.)
Son olarak “Graph” bölümündeki “simulate graph” ( ekil 3.8) t klanarak ya da klavyedeki
“bo luk” tu una bas larak grafik benzetimi gerçekle tirilir.
Grafi in üst k sm ndaki ye il çubu a tekt k ile grafik büyütülür ve grafik üstünde daha
ayr nt gözlem yap labilir.( ekil 3.11 & ekil 3.12) “Graph” bölümünde grafikte görmek
istenilen de kenler ayr ayr girilir. E er de kenler aras matematiksel i lem yap lmak
istenirse ( P1+P2 ya da P1*P2) ayn pencereden seçilir. Bu pencerede “Expression”
bölümünde problar seçildikçe P1+P2 +... olarak belirir. stenirse bu i lem toplamadan çarpma
ya da bölme ile de tirilebilir kendi içinde grupland p ayr i lemlere tabi tutulabilir ( ekil
3.13). Grafikte her de iklikten sonra yeni sonucu görmek için “Add Transien Trace”
penceresi kapat ld ktan sonra “graph simulate” ikonu t klanmal ya da bu i lemin k sa yolu
olan “bo luk” tu una bas lmal r.
ekil 3.4
54
ekil 3.5
ekil 3.6
55
ekil 3.7
ekil 3.8
ekil 3.9
56
ekil 3.10
ekil 3.11
57
ekil 3.12
ekil 3.13
58
3.2.2 Dijital Transient Analiz
Dijital Transient analiz, bir lojik analizör cihaz ndan beklenenleri grafiksel olarak gösterir. X
ekseni zaman Y ekseni de dikey sinyal y gösterir. Bir çok mant k devresinin analizi bu
analiz ile yap labilir. Özellikle say tabanl mant k devrelerinde darbe sinyallerinin olu um
zamanlamas çok rahat görülebilir.
Bu analiz basit 5-bitlik say örne i ile anlat r. Bu devre 74LS393 4 durumlu say ve
74LS08 VE kap ile tasarlan r. Elemanlar seçilip ekil 3.14’deki devre kurulur . Bu say
binary olarak ç nda “0-1-2-3-4-0-1...” say lar gösterir.
ekil 3.14
Giri palsi “Generator” bölümünden pulse jeneratörden uygulan r ( ekil 3.15) Pulse
jeneratörün ayarlar pencerede görüldü ü gibi ayarlan r ( ekil 3.16). Burada 500ns lik pals
geni li i ayarlan r ve dijital sinyal çe idi olarak standart sinyal olan “pattern” sinyali seçildi.
Burada darbe sinyalinin “1” ve “0” seviye süreleri e ittir. Darbe genli i 5 Vpp ve referans
seviyesi de 0V dur.
59
ekil 3.15
ekil 3.16
60
(E er daha de ik darbe geni li i ya da farkl darbeler üretilmek istenirse “pulse” seçene i
seçilerek darbenin yükseli , ini zaman ba lang ç de eri darbe geni li i ve referans de erleri
ayarlanabilir.)
Voltaj problar 74LS393’ün say ç lar na yerle tirilir.
Reset sinyalini görmek için de 7408 in ç na bir prob ba lan r.
ekil 3.17
Grafik bölümünden “Digital” seçildikten sonra uygun grafik alan sol-t k ile seçilir. De imin
gözlemlenebilece i tüm problar grafi e yerle tirilir. (bkz . analog analiz)
Grafik seçilip özellikler bölümüne gelinir ve ba lang ç-biti (start–stop) zamanlar girilir
(500ns lik darbe için 10us lik bir zaman diliminde analiz yap labilir.). ekil 3.18. Bundan
sonra grafik benzetimi ba lat r. ( Bo luk tu u )
61
ekil 3.18
ekil 3.19’da görüldü ü gibi alt atta tüm ç lar ve giri leri kar la rmal olarak analiz
edilebilmekte. Bu grafik Proteus VSM simulasyonda kullan lan Görsel “Logik Analyzer” in
taban olu turur.
ekil 3.19
62
ekil 3.20 Grafi in Görünü ü
3.2.3 Kar k (Mixed ) Mode
Hem say sal de imlerin hem de analog de imlerinin ayn zaman ekseninde
gösterilebilmesine sa lar. Bu analiz haricinde hiçbir grafik analizinde bu iki tip dalga analizini
zamanl olarak görebilmek mümkün de ildir. Bu analizinde problar ölçüm yap lmas
istenilen yerlere koyulduktan sonra analog-say sal analizdeki gibi grafik i lemleri yap r.
3.2.4 Frekans (Frequency) Analizi
Bu grafik analizi ile devrenin farkl frekansta çal mas incelenebilir. Belli bir zaman
diliminde sadece frekansa ba de im analiz edilir ve devrenin farkl frekanslardaki cevab
ya da çal mas incelenebilir.
Grafi in bir “spektrum analyser” cihaz gibi çal mas için sadece bir frekans de erinin
hesaba kat lmas gerekir. Bu analiz, incelenecek devre giri ine frekans jeneratörü ba lanarak,
devrenin ç AC Voltmetre ile gözlemlemeye benzetilebilir. Sinyalin hem geni li i hem
de faz görülebilir.
63
Bu analizin sonucu devrenin frekans cevab ve Bode grafi ini verir. Bu da, özellikle
filtrelerin beklenen davran lar n gözlemlenmesine ya da yükselteç devresinin öngörülen
frekanslarda do ru ekilde çal mas n anla lmas na olanak sa lar.
Grafikler frekansa kar k gelen küçük sinyal giri i veya ç empedans göstermektedir.
Sinüs dalgalar n ç taki büyüklü ünün hesaplanmas için giri e bir frekans sinüs
dalgas n enjekte edilmesi gerekir. Bu i lem otomatik olarak gerçekle ir. Bu ise devrenin
yerini bilmekle mümkündür. Bu nedenle her frekans grafi ine bir “Referans Generator”
vererek referans sinyalinin enjekte edilece i yeri simulatöre göstermek gerekir. Üç yolu
vard r:
• “Edit Frequency Graph” penceresindeki (ctrl-A) “Reference” alan nda giri üreteci
seçilir.
• Üreteç grafi e çek-b rak ile yerle tirilir.
• Add Trace diyalog penceresinde “REF” olarak bir jeneratör eklenir.
2. ve 3. yöntemler daha kullan r. Grafi e üretecin yerle tirilmesi önceki aç klanan

analizlerden farkl r. Üretece ait bir probun yerle tirilmesinden ziyade üretecin bizzat kendisi
devrenin referans noktas olmaktad r. Bu jeneratörün sadece sinüs kayna olmas na gerek
yoktur. DC, Darbe (Pulse), Darbe Geni lik (Pwlin) üreteçleri de istenilen ekilde analiz
yapmaya elveri lidir. E er üreteç olarak prob tak lmak istenirse, “Add Trace” diyalog
penceresi kullan labilir.
Referans n genli i her zaman 1 Volt seviyesindedir. Faz ise “0” derecedir. ç direnç ise
simulasyon ba nda belirlenen de erdir. Bu de erler dB hesaplanmas nda kullan lan
de erlerdir. Örnek 0dB = 1 V . ISIS, istenmeyen durumlardan kaç nmak için küçük de erleri
rland r. Log(0) -200dB gibi.
Frekans analiz grafi inde iki tane y ekseni bulunur. Bu eksenlerden soldaki genli i sa daki
ise faz temsil eder. Frekans daima logaritmik ölçekte gösterilir. Sol y-ekseni dB veya normal
birimle ölçülse de, sa y- ekseni daima derecelidir. Analiz u eklide yap r.
64
• Problar devre üstüne istenilen yerlere yerle tirilir.
• Grafik seçilerek emaya yerle tirilir
• Problar eklenir.
• Grafik düzenlenir, ba lang ç ve biti frekanslar ve di er nitelikler girilir.
• Simulasyon ba lat r.
Örnekle aç klan rsa: Giri Direncinin Bulunmas :
3.21 Frekans Analizi Kullanarak Giri Direnci Deneyi
65
ekil 3.22 Grafik Düzenlemesi
ekil 3.23 (Grafik)
66
3.2.5 DC De im (Süpürme-Sweep) :
Diyot karakteristi inin ç kar lmas :
ekil 3.21’deki devre kurulur. Karakteristik ç kar rken diyottan geçen ak n voltaja göre
de imini inceleyece iz. Burada “sweep” bölümü (x-axis) DC jeneratör olacakt r.
ekil 3.24
lk olarak 1N4004 diyotu yerle tirilir.
Diyotun Anoduna DC jeneratör ba lan r. Katot'u da “Ground” terminali ile topraklan r.
kinci de kenimiz ak m oldu undan (y-apsis) “current probe” al narak devreye ba lan r.
“Graphs” bölümünden DC SWEEP t klanarak , ema üstünde sol-t klama ve sürükleme ile
grafik için istenilen alan olu turulur. Solt klama b rak ld nda Dc sweep analysis adl y-
ekseni olmayan siyah arka planl ( bu sa t klama ile ayarlardan de tirilebilir) bir grafik
olu ur.
Grafi i sa t k ile i aretledikten sonra solt k ile ayarlar “EDIT DC SWEEP GRAPH”
penceresine ula r.
Bu pencereyi ekil 3.25 de görülen ayarlar girilir.
67
ekil 3.25
Penceredeki bölümler :
Sweep Variable : X ekseninin de ken de erini tan mlar. (Bu devrede DC voltage de ken
de er oldu undan (V) Volt de eri girildi)
Start Value: De kenin ba lang ç de eri. De imi gözlemleyece imiz aral n ba lang ç
de eri(-500mV)
Stop Value:De imi gözlemleyece imiz aral n biti de eri. (2V)
Nominal Value: 0 de eri girilmeli.
No steps: Ad m de eri. Bu de er grafi e yak nla kça görülebilen birimler aras ndaki ad m
de eridir. Burada proteusun bir olumlu özelli i görülmektedir. Grafi i ilk olu turuldu unda
dü ük çözünürlüklü ve ad m de erli görülmekte fakat “scrool” ile grafi e yakla ld nda
grafi in çözünürlü ünün ayarlan lan de erde görülmesi mümkündür.
68
Left Axis Label: Sol axis’e etiketlendirme verilebilir
Right axis Label: Sa axis etiketlendirme verilebilir.
Spice options: (Simulation Options) Bu ikon ile aç lan pencere ile SPICE benzetimi için
gerekli ortam ayarlar , zaman de imi, tolerans parametrelerin ayarlar yap r. Ayn
pencereye ISIS araç çubu undan System menüsünden Set Simulator Options ile de ula r.
ekil 3.25 Simulation Option penceresi
ekil 3.26 Diyot Karakteristi i penceresi
69
3.2.6 AC De im (Süpürme-Sweep):
Bu tip analiz farkl tarama de erlerine kar k gelen frekans tepkilerinin incelenmesini ve
gözlemlenmesini sa lar. Ana kullan ise; devre içinde belirlenen bir eleman n, o devredeki
göreviyle frekansa olan tepkisini görmektir.
ekil 3.27
Frekans analizde oldu u gibi , sol taraftaki y-ekseni kazanc ; sa daki y-ekseni ise faz
gösterir. Ayr ca kazanç hesaplamalar nda referans noktas olarak bir giri üreteci
belirlenmelidir.
ekil 3.27’deki devre frekans analizindeki gibi kurulur.
lgili devre elemanlar n bilgileri düzenlenir. X ekseninde tarama yap lmas için ilgili
parametreler girilir. Bir veya birkaç tane devre eleman n bilgisi düzenlenebilir.
“AC Sweep” grafi i yerle tirilir, problar eklenir.
er ba lanmam ise giri e jeneratör ba lan r.
Referans olmas için bu jeneratör i aretleyip çek-b rak ile grafi e eklenir
De im ve “Freq” parametreleri düzenlenir. (CTRL-E)( ekil 3.28)
Bo luk tu u ile simulasyon ba lat r. ( ekil 3.29)
70
ekil 3.28 AC Sweep Grafi i Düzenlemesi
ekil 3.29 AC Sweep Grafi i
71
3.2.7 DC Transfer E ri (Dc Transfer Curve) Analizi
Yar iletkenlerin karakteristik e rilerini elde etmek üzere geli tirilen bu analiz ba ka amaçlar
için de kullan r. Her bir e ri, bir DC de erinden di erine do ru de en giri üreteç de erine
kar k gelen çal ma noktas gerilimini veya ak gösterir. Ek üreteçle bir dizi grafik
risi belirlenebilir.
Y – eksenin iki taraf da kullan labilir. X ekseni de ken tarama de eridir (sweep).Devreye
ba lanan her bir üreteç için ayr grafik e risi çizilir. ekil 3.30’daki devre kurulur.
ekil 3.30
ekil 3.31 Grafik Düzenlemesi
72
• Transfer grafi i yerle tirilir ve Ic probu yerle tirilir.
• Grafik seçilerek düzenlenir. (CTRL-E)( ekil 3.31) Source1 olarak VCE ve Source2
olarak IB seçilir. De erler olarak da VCE için 0~10V s rlar , IB için ise 100uA ~
1mA s rlar girilebilir.
• IB için grafik çözünürlük de eri de im ad m de eri girilir ( 100uA lik de imler

için analiz yap labilir. lk analizde de bahsedildi i gibi bu “step” de eri normal
görünümde olan de erdir. Grafik üzerinde yak nla ld kça çözünürlük otomatik
olarak artmaktad r)
• Simulasyon ba lat r. (bo luk tu u). ekil 3.32 deki grafik görülür.
ekil 3.32 DC Transfer E ri Grafi i
73
3.2.8 Gürültü (Noise) Analizi
Spice simulatörü yar iletkenlerde ve dirençlerde ortaya ç kan termal gürültünün modelini
olu turabilir. Belli bir frekans aral için tekil gürültü kaynaklar bir voltaj probunda
toplanabilir. Gürültü band geni li inin karekökü ile, normalize edilen gürültü voltaj n
frekansa göre de im grafi ini çizmek mümkündür.
• “Noise” grafi ini seçip, emaya yerle tirilir. Gerekli ve istenilen giri aral ve
referans üreteci gibi bilgiler girilir.
• Gerilim problar ölçülmek istenen noktalara yerle tirilir.
• Analiz benzetimi ba lat r.
• er gürültü seviyesi dü ürülmesi gerekir ise simulasyon penceresinden (CTRL+V)

gerekli düzenlemeler yap r.
3.2.9 Bozulum (Distortion)
Bu analiz ile Test edilen devrenin üretti i bozulum harmoniklerinin düzeyini ara r.
Devrenin transfer fonksiyonundaki do rusal olmayan durumlar bozuluma yol açar. Dirençler,
kapasitörler, bobinler ve do rusal kontrol kaynaklar gibi do rusal (linear) devre
elemanlar ndan olu an devreler de bozulum olmaz. SPICE distorsiyon analizini diyotlar,
BJT, JFET veya MOSFET ler için yapmaktad r. ( IC makro modelli devrelerin gürültü
modellerini gere ince olu turmak kolay de ildir. Çünkü temel ayg t davran lar do rusal
kontrollü kaynaklarla belirlenmektedir.)
• Grafi in sol ekseninde harmonik büyüklü ü, sa eksende ise faz gösterilir. Yatay
eksen ise test frekans r.
• Harmonik bozulumn analizinde her bir iz (trace) ba na iki e ri vard r.
• Intermodülasyon bozulum analizinde iz ba na üç e ri bulunur (F1+F2, F1-F2 ile 2F1-

F2)
74
3.2.10 Fourier:
Fourier analiz zaman domaininden, frekans domaine dönü türme i lemidir ve sonuçlar
ölçmek istenilen yerlerin spektrum analysera ba lanm ekilde elde edilen sonuçlard r.
Özellikle sinyallerin harmonik doygunluk ölçümünde kullan r.
• Devre “Transient Analysis” için kurulur.( ekil-3.33- ekil 3.34)
• Fourier grafik emaya eklenir ve ölçmek istenilen noktalar grafi e eklenir.
• De imin uygun ekilde gözlemlenmesi için frekans n ba lang ç-biti de erleri girilip
de imin çözünürlük de eri ayarlan r.( ekil 3.36)
• Benzetim ba lat r.
ekil 3.33 Farkl Frekansl Sinüs Dalgalar
ekil 3.34 Kare Dalga
75
Kare Dalga sinüs Serileri ile gösterilebilir.
Vsq(t) = sin(t) + sin(3t)/3 + sin(5t)/5 +sin (7t)/7 ...
ekil 3.35 (Sinüs Dalgalar n Fourier Analizi Grafi i)
ekil 3.36 (Grafik Ayarlar )
76
ekil 3.37 (Kare Dalga)
ekil 3.38 (Kare Dalga çin Grafik Ayarlar )
3.2.11 Ses ( Audio)
Proteusun bu art özelli i ile devredeki ses sinyalleri gözlemlenebilir ve duyulabilir. Analizin
yap lma a amalar ise u ekildedir.
• Devre Transient analize göre kurulur.
• “Audio” grafi i eklenir ve gözlemlenmek istenen yerlerdeki problar grafi e eklenir.
• Ba lang ç-Biti ve döngü zamanlar girilir.
77
• itilmesi istenen sinyale uygun örnekleme çözünürlü ü ve h girilir. (Dosyalar
küçük ise 16bit çözünürlük uygundur. Ço u bilgisayar n hoparlörü 44.1Khz ile
rl r.)
• BO LUK tu u ile simulasyon ba lat r ve CTRL+BO LUK ile ses dinlenebilir.
ekil 3.39 AUDIO Analiz Grafi i
ekil 3.40 Grafik Ayarlar
78
3.2.12 Etkile im (Interactive):
Interactive analysis ile etkile imli bir devre tasar n, çal ld nda devrenin verece i
cevaplar gözlemlenir ve daha önceden düzenli çal bilinen devrenin nas l bir i lemler
dizisi yapt bulunabilir. lk öncelikle bu durum için “görsel sanal aletler ya da cihazlar”
kullan labilir (Display-LED-Lamba) kullan labilir. Fakat baz durumlarda devrenin tepkisel
incelenmesini grafik ortam na dökülmesi ve üzerinde çal malar yap lmas gerekebilir. Bu
analiz yöntemi bunu icra etmek için kullan r.
• Problar yerle tirilip grafik ema üzerine yerle tirilir. Problar grafi e eklenir.
• Grafik parametreleri düzenlenir.
• Tüm “Interaktif” denetimler ba lang ç durumuna getirilir.
• Grafik simulasyonu ba lat r (BO LUK), Kaydedilebilecek eylemlerin sonuçlar için

aktif devre elemanlar n 4. ad mdaki çal malar n bilinmesi ve etkilerinin
kaydedilmesi zorunludur. Analiz i leminde sorun ç yor ise “stop-time” att labilir
ya da “Times Per Frame” de eri dü ürülebilir.
3.2.13 Say sal Uyum (Digital Conformance):
Bu analiz ile iki dijital devrenin tepkileri birbiriyle k yaslanabilir. Daha önce çal mas
bilinen ve gerekli de iklikler ve ayarlamalardan sonra ; istenilen ekilde çal mas
gözlemlemek için, h zl bir ekilde yeniden teste tabii tutulmas için kullan r. Mikro
denetleyicili sistem-devrelerinin, denetleyicinin firmware’ ( yonga kodu) inin
de tirilmesinden sonra devrenin yeni de iklerdeki tepkisinin s nanmas bu analize bir
örnektir.
Test için uygulanan monostable devre, U1-LM555, R1 ve C1 den olu ur. Devre dijital darbe
üreteci ile 1ms’de tetiklenebilir. Ç dalga formlar , analog analiz grafi inde görüntülenir.
Devrenin hatas z i lenirli ini test etmek a daki bilgilerin do rulu u kan tlanmal r.
79
• Tetik darbesi gelmeden önce ç dü ük “LOW” seviyesinde.
• Tetikleme darbe seviyesinin dü meye ba lamas ndan hemen sonra, ç seviyesi

yükselmeye ba lar (LOW to HIGH)
• Tetikleme darbe seviyesi “high” konumuna geldi inde, ç “high” seviyesini

koruyacakt r.
• 1.5 mslik bir zaman diliminde ç yüksek seviyesini korur.
• Bu süre sonunda tetikleme darbe seviyesi azalmaya ba lar.
Bu durumlar uyum grafi i ile (“Digital Conformance”) elde etmek için ç sinyalini, her
darbe sinyalinin tüm kenar geçi inde örneklemek gerekir. Ek olarak bu devrede monostable
osilatörüne bir zaman gecikme tolerans tan mland labilir. Bunun için iki örnekleme zaman
dilimi aras na bo luk eklenebilir.
Tolerans elde edilirken bir dizi say sal darbe üreteci kullan r. Bunlar n ç lar OR kap ile
birle tirilmi tir. Her üretecin darbe geni li i beklenen olay için zamanlama tolerans
tan mlar. (Üçüncü üreteç 2.4ms ile 2.6ms aras nda tetiklemeye ayarl r). Beklenen ç n
geni li i ise +/- 100us’dir.
80
Kontrol sinyalinin üretiminde pattern üreteci veya say sal saat de kullan labilirdi. Basit saatin
kullan lmas düzenli zaman aral klar nda do rulama ile sonuçlan r. Bu durum bir çok
uygulama için yeterlidir. Test için gerekli i lem basamaklar u s radad r.
• Hangi ç n ya da elektronik devrenin test edilece ine karar verilir.
• Do rulanacak ç lar üreten bir test ve sonuçlar n geçerlili ine bak laca
zamanlarda durum de tiren bir kontrol sinyali olu turulur.
• Grafik emaya yerle tirilir. Grafik Digital analizdeki ekilde düzenlenir. Kontrol
grafik i aretinin (trace) , grafi in en üst taraf nda de mesi zorunludur.
• Simulasyon ba lat r ve sonuçlar denetlenir. Kontrol i aretinin de imi istenilen ve

gereken de imi gösterdi i denetlenir.
• Grafik düzenlenir ve “Store Results” ikonu t klanarak o anda görülen sonuçlar,

referans sonuçlar düzenine dönü türülür. Bu sonuçlar n i aretlerinin renkleri daha
belirsizdir. Yeniden simulasyon ba lat ld nda yeni sonuçlar bunlarla
kar la r.Çal ma ilerideki analizlerde do rulama amaçl uygulamalar için
kaydedilir.
Herhangi bir durum nedeni ile devredeki direnç ve kondansatörün de erlerinin R1: 15K ve
C1:100nf olarak de tirildi i zaman, bu de erler devre için uygun tepkileri vermez.
daki grafikte de görüldü ü gibi ç darbesi belirgin bir ekilde k sa olu mu tur. Ek
olarak simulasyon kütü ünde a daki sonuç yaz görülür.
81
Comparing Results... (Sonuçlar K yaslan yor)
Data mismatch at time 2.40m in trace“Output” ( iz ç n 2.40m’inde veri uyu mazl var)
Data signatures were “L” and “H”.(Veri imzalar H ve L)
Conformance analysis FAILED. (Uyum analizi Ba ar z)
Analiz üç ekilde çal labilir.
• Grafik ola an ekilde yeniden simule edilir. (Simulate Graph)
• Graph/Conformance Analysis komutalar ko turulur. Bu ekilde tasar mdaki tüm

“conformance” grafikleri yeniden simule edilir ve hata bildirimi yap r.
• Uzman kullan lar için; Komut sat na “ISIS <filename> /V” girilir. Bu ekilde genel
bir uyum (conformance) analizi yap r. Ba ar z grafiklemeler için ISIS hata düzeyini
1 yapar. Böylelikle çoklu test durumlar n geçerlili i toplu i lem dosyas ndan
otomatik olarak yap r.
82
3.3 Is s Program Kullan
Proteus’da devrelerin çiziminin yap lmas ve devre analizi için isis program kullan r. Isis
Ares’le birlikte Proteus’un iki alt program ndan birisidir. stenildi i takdirde devre analizi
yap ld ktan sonra Ares üzerinden bu devreler PCB’ye (printed circuit board) geçirilebilir.
Yap lan devre analizlerinde elemanlar n seçilmesi, devrenin birle tirilmesi ve analizinin
yap lmas bu bölümde anlat r.Isis’deki menülerin ayr nt aç klamas ve yap lan baz örnek
analizlerin videosu eklerde bulunur.
ISIS ilk aç ta ekil 3.141’ deki isis çal ma ekran kar za gelir. ISIS’de yeni bir ema
çizmek için eleman paket yap lar toplu olarak görmek için ekil 3.141’ da gösterildi i gibi
P butonuna bas lmal r.
Menüler
Menü
sayollar
Çal ma alan Çal ma

gösterir. stenile
n yöne ula may
eçilen
eleman
Mouse nin
koordinatlar
ekilleri gösteren
çevirme ya Devrenin
da tersleme analize
ba lat lmas
ekil 3.141
P butonuna bas lmak suretiyle aç lan pencereden kullanmak istedi imiz eleman n kategorisi
seçilir ve ayn kategoride bulunan di er elemanlar aras ndan bulunup üzerine çift t klan r.
83
Bu durumda istedi imiz eleman ekil 3.141’un sol k sm ndaki devices bölümüne eklenmi
olur. Bu i lem devre emas nda kullan lacak olan tüm elemanlar için tekrarlanarak bu pencere
kapat larak çal ma ekran menüsüne geçilir. E er eleman ismi biliniyorsa klavyeden P tu una
basmak suretiyle ekil 3.142(a)’ de görüldü ü gibi istenilen eleman veya elemanlar n ismi
yaz larak çal malarda kullan lmak üzere listeye eklenebilir.
Seçilen
eleman n
Seçilen
Eleman ana eleman n
grup bask devre
ekil 3.142(a)
Devices bölümüne eklenen eleman seçerek mouse’nin sol tu una t klad zda eleman
çal ma ekran na eklenmi olur. Proteus Isis’de seçme i lemi al lan n d nda mouse’nin sa
tu u ile yap r. Ayr ca fare, çal ma ekran nda iken her sol tu t klanmas nda son seçilen
eleman çal ma ekran na al r. Proteus’u kullanmaya yeni ba layanlar için al mas zaman
gereken bu özellikte yanl kla çal ma ekran na al nan elemanlar üzerine mouse ile iki defa
sa t k yap ld nda seçilen eleman silinmi olur. Seçilen eleman n üzerine sol tu ile
kland nda eleman n ise özelliklerinin oldu u bir pencere görünür. E er eleman n ad ,
84
de eri gibi özellikleri de tirilmek istenirse bu penceredeki kutucuklardan
de tirilebilir.Eleman seçiminden sonra menülerde seçilen kaynaklar ve ölçü aletleri ile
komponent seçimi tamamlan r.Bu i lemlerden sonra s ra komponentlerin birbiri ile
ba lanmas ve daha sonra devrenin analizinin yap lmas na gelir.
ekil 3.142(b)
Devreyi birle tirmek için bo ta bulunan bir eleman n ucuna mouse getirilir.Bu durumda
kan çarp i areti o elemana hat ba layabilece imizi gösterir. Yaln z dikkat edilmesi gereken
bir durum vard r. Proteus’da bir eleman n baca na sadece tek bir hat ba lanabilir, daha fazla
ba lant yapmak için ba lant eleman n ba bulundu u hat üzerine yapmak gerekir.Aksi
takdirde program hata verir. Devrenin birle tirilmesi bittikten sonra analiz k sm na geçilir.
Burada ekil 3.141’da bulunan analiz dü meleri kullan r. Devre çal ld ktan sonra
devreye müdahale etmek için analizin durdurulmas gerekir.Aksi takdirde Proteus yine hata
verir.
85
3.4 Proteus Vsm Uygulamalar
Bu bölümde Proteus VSM (Virtual Sytem Modelling-Görsel Sistem Modelleme) ile

yap labilecek uygulamalardan bahsedilir. Bu uygulamalar Analog Devre Uygulamalar ,
Dijital Devre Uygulamalar , Kar k Devre Uygulamalar ve Mikrodenetleyici Uygulamalar .
Proteus VSM’ nin kullan lmas bu uygulamalar ile sunulur. Detayl program menü hiyerar i
eklerde [6]-[26]sunulur.
3.4.1 Analog Deneyler
Proteus ile devre analizi incelemesi yap rken, Elektronik-Bilgisayar Bölümü’nde verilmekte
olan Elektronik 1, Elektronik 2 ve Elektronik 3 derslerinin laboratuar çal malar nda
kullan lmas na yönelik çal malar yap r. Giri bölümünde verilen Bilgisayar Destekli Devre
Analizinin e itimde kullan lmas n getirece i sonuçlara ek olarak, Proteus ile deneyler
yap rken ortaya ç kan sonuçlar, program n zorluklar ve kolayl klar da incelenir.
3.4.1.1 Diyot Karakteristi inin Ç kart lmas :
Amaç:
Bu deneyde amaçlanan, ö rencinin diyotun DC ve AC ak mda çal ma mant hakk nda bilgi
edinmesi, diyotun do ru ve ters polarma durumunda tepkisini incelemesidir.
Deneyin uygulan :
ekil 3.43
86
ekil 3.44
• Diyotun do ru-polarma karakteristi inin incelenmesi için ekil 3.43’teki devre

kurulur.
• E gerilim kayna , diyot uçlar ndaki VD’nin Tablo-3.2’deki de erleri için (0V -0.7 V
aras nda 0.1 V art m aral yla) ayarlan r ve gerekli bilgiler tabloya kaydedilir.
• Diyotun ters-kutuplama karakteristi inin incelenmesi için ekil-3.44 ‘deki devre

kurulur.
• E gerilim kayna , diyot uçlar ndaki VD’nin Tablo 3.3’deki de erleri için (0 ile 25V
aras nda 5 V art m aral yla) ayarlan r ve gerekli bilgiler tabloya kaydedilir.
Proteusda Devrenin Yap (Videolar/diyot1) :
ekil 3.45
87
(Dosyadaki videoda devrenin nas l kuruldu u ve çal ld görsel olarak gösterilmi tir.)
Devrenin proteusta kurulumundan sonraki ilk ölçümlerde, kullan lan 1N4004 do rultucu
diyotun üzerinde olu an gerilim de eri 0.2V seviyesinde oldu u gözlemlenir. Ayn deney
Multisim ve PSPICE programlar nda da denenmi ve ekil 3.46 ve ekil 3.47’ de görüldü ü
bir buradaki benzetimde 1N4004 üzerine dü en gerilim de erinin, standart e ik gerilimi olan
0.7V seviyesinde oldu u görülür.
Labcenter firmas n forumlar na ve bizzat kendilerine yap lan ba vurulara bir sonuç
al namaz [14]ve akademisyen hocalar ile yap lan görü meler sonucunda da modellemenin
hatal olabilece i fikri ortaya ç kar. Bu do rultuda bu devrenin ideal diyot modeli ile
kurulabilece i benimsenir.
ekil 3.46 (PSPICE modellemesi)
88
ekil 3.47 ( Multisim Modellemesi)
Proteus ile bu devrenin gerçekle tirilebilmesi için ASIMMDLS kütüphanesindeki

parametreleri de tirilebilen diyot kullan r. Bu diyot ideal diyot olup kütüphane bölümünde
aç kland gibi “tan ms z” bir modellemedir. Bu diyotun tüm modelleri istenilen de erlerde
de tirilebilir. De tirilemedi i taktirde Proteus ( Default ise ) ideal parametrelere göre
modelleme yapmaktad r.
89
ekil 3.48
Devre diyot2 adl videoda görüldü ü gibi kurulur . Bu videoda proteustaki araçlar n çe itlili i
ve birbirlerinin yerine nas l kullan labilece i de gösterilir. Ayr ca modellemeye görsellik
katmak için ak m yönlerinin ve gerilim seviyelerinin gösterimi de anlat r. lem
basamaklar n 1. ve 2. maddelerinin yap diyot3 videosunda gösterilmi tir. Buradaki
de erler nda Tablo 3-2 doldurulur.
.
Tablo-3.2
Vs (Volt) E (Volt) VR I = VR / R
0.0 0.0 0V 0
0.1 0.1 1µV 1nA
0.2 0.2 2µV 2nA
0.3 0.3 4µV 4nA
0.4 0.4 55µV 55nA
0.5 0.5 2.82mV 2.82µA
0.6 0.704 106.7mV 106.7µA
0.7 5.5 4.805V 4.805mA
90
lem basamaklar n 3. ve 4. maddeleri de ayn do rultuda gerçekle tirilir ve sonuçlar Tablo-
3.3’ye kaydedilir.
ekil 3.49
Tablo 3.3
VD E VR I=VR / R
0 0 0 0
-4.9V 5V -23.28mV 50nA
-9.9V 10V -46.57mV 99.08nA
-15V 15V -68.85mV 148.6nA
-19.9V 20V -93.13mV 192.2nA
-24.9V 25V 116.4mV 247.7nA
Bu de erler nda diyotun do ru ve ters polarmada tepkisi görülebilir. Bu deney DC

SWEEP analizi yap larak da gerilim kayna ayarlar na gerek kalmadan yap labilir.
91
Sonuçlar:
Diyot çe idi olarak deneyde tan mlanan 1N4004 diyotundan farkl olarak “ideal diyot”
kullan lmak zorunda kal r. 1N4004 diyotunun modeli, olmas gerekenden çok farkl
de erlere ula lmas na neden olur ancak Multisim ve PSPICE da yap lan analizlerde bu hata
gözlemlenmez.
Devrede ayarl bir DC gerilim kayna kullan r. Ancak PROTEUS VSM de gerilim
kayna nç seviyesi sabittir ve de tirilmek istenildi inde canland rman n bitirilmesi,
kaynak özelliklerine girilip seviyenin de tirilmesi gerekir. Bu devrede ise gerilim
kayna nç de eri diyot üzerindeki gerilim dü ümü baz al narak yap r. ProteusVSM de,
ayn anda hem diyot üzerindeki gerilim de eri gözlemlemek hem de giri gerilimini
de tirmek mümkün olmaz. Bu da kullan için bir zaman kayb yarat r.
Bu devrenin PROTEUS VSM ile yap lmas kullan ya zorluk getirir. Bu sebeple devrenin
grafik analizi bölümünde anlat lan DC SWEEP ile incelenmesi daha kullan ve efektif olur.
ASMMDLS kütüphanesine ait diyotun parametrelerinden IS (Reverse Saturation Current)

de eri 1N4004’ün katalogda verilen IS de eri girildi inde, 1N4004 de elde edilen de erlere
ula r.
deal Diyot için Ayarlan labilen parametreler:
IS : Saturation Current ( deal Diyot için IS = 10-15 A )[15]
RS : Ohmic Resistance M . Grading Coefficient
Cjo : Junction Capasitance TT : Transit Time
Vj : Junction Potential XTI : Saturation Current Temp Exponent
EG : Activation Energy BV : Reverse Breakdown Voltage
N : Emission Coeffcient IBV : Current at Breakdown Voltage
92
3.4.1.2 ZENER D YOT
Amaç:
Bu deneyde amaçlanan, zener diyotun I-V karakteristi ini ç kart lmas , zener diyotun gerilim
düzenleyici ( regülatör ) olarak kullan görülmesi, düzenleme çizgisi ve düzenleyici ç
direnci ölçümünün yap labilmesidir .
Deneyin uygulan
1. Zener diyotun do ru-kutuplama karakteristi ini ç karmak için a daki devre kurulur.
ekil 3.50
2. Uygulanan E gerilimini, zener diyot üzerinde dü en gerilim de eri V’nin Tablo 3.6’daki
her bir de er için ayarlan r ve her bir V de eri için, direnç üzerinde dü en gerilim ölçülür.
(Direnç üzerinde dü en gerilim zener diyot üzerinden geçen ak n hesaplanmas nda
kullan lacakt r.)
3. Zener diyotun ters-kutuplama karakteristi ini ç karmak için dc güç kayna n yönünü ters
çevrilir, Ayr ca ekil 3.51’den de gözüktü ü üzere 1K ’luk direnci 100 ’luk dirençle yer
de tirilir.
ekil 3.51
93
4. E gerilimi, Tablo 3.4’de yer alan zener diyot üzerinden geçen ak m de erlerini elde edecek
ekilde ayarlan r ve IZ’nin her bir de eri için zener diyot üzerinde dü en V gerilimi ölçülür.
5. Zener diyotun voltaj regülatörü olarak nas l kullan ld görmek amac yla a daki
devreyi kurulur.
ekil 3.52
6. Regülasyon çizgisini belirlemek için, RL=10 K ve E=10 V yap r ve Tablo 3.5’deki her
bir E de eri için 6. basamak tekrarlan r.
7. Regülatörün ç direncini belirlemek amac yla, yine RL=10 K ve E=10 V yap r daha
sonra VL yük gerilimi ölçülür ve bu ölçme i lemi Tablo 3.6’deki tüm RL de erleri için
tekrarlan r.
Proteusda Devrenin Uygulan
lem basama 2. de istenilen ölçümler diyot deneyinde anlat ld ekilde yap r. Zener
diyot üzerindeki gerilim de erine göre DC kayna n ç ayarlan ld ndan devrenin
benzetimi s k s k durdurularak istenilen de ere gelmesi sa lan p, elde edilen de erler Tablo
3.4’ ye kaydedilir.
94
Tablo 3.4
V (Volt) VR I=VR / R
0.1 51.81 mV 51.81µA
0.3 90.53 mV 90.53µA
0.5 2.419 V 2.419mA
0.6 4.06 V 4.06mA
ekil 3.53
3. ve 4.basamaklarda gerilim kayna ters çevrilmesi istense de Proteus da kullan lan kaynak
modelinde bu mümkün de ildir. Bunun yerine kayna a negatif gerilim de eri verilebilir ya da
zener diyot ters ba lanabilir.Bunun sonucunda zener diyot ters ba lanarak ilgili ölçümler
yap r, elde edilen sonuçlar Tablo 3.5 ye kaydedilir. (video/zener2)
95
ekil 3.54
Tablo 3.5
I(Amper) V (Volt)
50µ -6,628
100µ -6.655
1m -6.712
5m -6.779
10m -6.818
15m -6.855
20m -6.892
30m -6.945
ekil 3.54 ‘deki devrenin Proteusta kurulumu yap larak (video zener3) lem basamaklar 6.
ve 7. uygulamalar Tablo 3.6 ve Tablo 3.7 de verilen de erlere göre gerçekle tirilir. Buradaki
tablolara Proteusta ölçülen de erler yaz r. Kullan lan RS direnci u ekilde hesaplanabilir:
96
Burada;
E (min) ve E (max) düzensiz dalgalanan gerilimin minimum ve maksimum de erlerini, IZ

(min) diyotu k lma noktas nda sabit tutmak için gerekli ters ak n minimum de erini
(yakla k 50µA Tablo-3.5) IZ (max) diyotun üretim safhas nda belirlenmi olan güç
harcamas a mayacak ekilde diyot üzerinden geçebilecek maksimum ak m de erini, IZ
(max) PZ / VZ (1mA)[16] RL (min) ve RL (max) yük direncinin maksimum ve minimum
de erlerini temsil eder
RS = 4k al r.
ekil 3.55
Tablo 3.6 Tablo 3.7
V (Volt) VL (Volt) RL VL (Volt)

10 6.74 10k 6.744
11 6.76 8.2k 6.742
13 6.78 6.8k 6.739
4.7k 6.732
15 6.80
2.2k 6.676
97
Sonuçlar:
Zener diyot denetinin uygulanmas nda, diyot deneyinde ya anan zorluklar ya an r. Kullan
ölçümlerde kolayl k ve kesin de erler görmek için ak m-gerilim problar kullanmal ya da
“seç sor” özelli ini kullanmal r. (görsel analiz bölümünde ve görüntülü devre
uygulamalar nda anlat mda bu iki yöntem anlat lm ve gösterilmi tir.)
3.4.1.3 JFET KUVVETLEND LER
Amaç :
JFET kullanarak “Source” ve “Drain” i ortak yükseltecin kazanc n, giri ve ç direncinin

ölçülmesini incelemek ve kaynak direncine paralel ba yan geçit (by-pass) kondansatörünün
devreye olan tepkisini gözlemlenmesidir.
lem Basamaklar .
1-JFET’in IDSS de eri bulunur.

2. Kayna ortak devreyi incelemek için ekil 3.56‘de verilen devreyi kurulur. E er i aret
üretecinin iç direnci bilinmiyor ise, Deney 8’deki i lem basamaklar tekrarlan r.
3. VS=0 iken, VRD ve VGS gerilimlerinin dc de erlerini ölçülür. Bu de erleri kullanarak,
ID ve gm de erlerini hesaplan r.
ekil 3.56
98
4. aret üretecinin ç ndan 200 mVt-t ve 1 KHz’lik bir sinyal elde edilir ve bu sinyal
devreye ba lan r. Çift nl bir osiloskop kullanarak giri (VS) ve ç (VL) ayn anda
gözlemlenir. Her iki gerilimin tepeden tepeye de erlerini ölçüp, aralar nda faz fark olup
olmad belirlenir.
5. CS kondansatörü devreden ç kar p, VL gerilimini tekrar ölçülür.
6. CS kondansatörünü tekrar devreye ba lan r. Kayna ortak kuvvetlendiricinin giri direncini

ölçmek için 50 K ’luk bir potansiyometreyi giri aktar m kondansatörü ile i aret üretecinin
aras na seri ba lan r. Potansiyometre, VL gerilimi maksimum oluncaya dek ayarlan r. Daha
sonra potansiyometre VL’nin yar elde edecek ekilde tekrar ayarlan r. Potansiyometre
devreden ç kar p, de erini ölçülür. Gerilim bölme kural ndan yola ç karak, bu direncin
kayna ortak (common source) ba lant n giri direncine e it oldu u görülür.
7. direncini ölçmek için 10 K ’luk bir potansiyometre ç aktar m kondansatörü ile

ase aras na ba lan r. (22 K ’luk yük direncini ç kard ktan sonra) lem basama 6’dakine
benzer bir teknikle ç direncini ölçülür.
8. Drain ortak devreyi incelemek için, ekil 3.57’deki devre kurulur.
9. VS = 0 iken VGS ve VRS gerilimleri ölçüp, kaydedilir. Ölçülen bu de erler ID ve gm

de erlerinin hesaplanmas nda kullan lacakt r.
10. Drain ortak devre için i lem basamaklar 4, 6 ve 7 tekrarlan r
ekil 3.57
99
Proteusda Devrenin Uygulan
lk a amada JFET’in IDSS ve VP de erlerinin bulunmas istenir. Bu a amada a daki devre

Proteus’ da kurulup. VGS “0V” için RD üzerine dü en gerilim ölçülür. ekil 3.58
ekil 3.58
ekil 3.59
100
ekildeki koyulan akim probu ile IDSS görülebilir ya da VRD ve RD de erlerini kullanarak (
VRD = 10V; RD = 1k ) hesaplanabilir.
IS = VRD / RD = 10V / 1k = 10mA
Di er yandan “seç sor” özelli ini kullanarak da bu de ere ula labilir.( Devre benzetimi
durdurulur, “Virtual Instruments” ikonuna bas r, de erlerini görmek istedi imiz eleman n
üstünde sol t k yap r). Bu özellik devrelerin karma kla mas durumda ölçme cihazlar
yerine kullan labilir. ekil 3.59 de bu özellikle RD üzerindeki gerilim ve ak m de erleri
görülebilir. JFET için ölçülen de erler ise ekil 3.60 de görülmektedir.
ekil-3.60
Vp ise VGS gerilim negatif yönde VRD = 0V de erine kadar artt r. Bunun sonucunda ID
ak 0A olur ve bu anda VGS gerilimi VP ye e ittir.
Vp = -1V seviyesinde VRD = 1µV seviyesine geldi. (RD nin de erleri de ekil-3.61 dedir.)
101
ekil 3.61
Kayna (Source) ortak devre Proteusta kurulur ilgili ölçümler için Voltmetreler ve
Osiloskop, giri için de Sinyal Jeneratörü ba lan r.
3. basamakta istenilen VRD ve VGS gerilim de erleri ölçülür. Burada kaynak VS nin giri
gerilimini sinyal jeneratörün ayar penceresinden yap lacakt r. ( Video/jfet1)
Elde edilen de ere verilere göre ;
VRD = 3,88V ve VGS = -0,7V
Bu de erlerden I D = VRD / RD = 3.88V / 4.3k = 901µA ( Bu sonucu “seç-sor seçene i ile

de teyit edilir.)
ekil 3.62
102
Yükseltecin kazanc için kullan lan “gm” [17] ise u e itliklerle hesaplanabilir :
Not : JFET geçi iletkenli i de erleri (gm) 1ms ‘den 20ms ye kadar de ir ve bu da daha
büyük gm de erleri için daha yüksek gerilim kazançlar sa lar.
4. ve 5. basamaklar için i aret üretecinin ç ndan elde edilmesi istenen 200mVt-t ve 1KHz
lik bir sinyal; devre benzetimi canland lmas nda aç lan sinyal jeneratörü penceresindeki
ayarlar ile gerçekle tirilir.
ekil 3.63
103
ekil 3.64
Centre : Sinyalin frekans n ayarlanmas için Range ayar tu u ile beraber ayarlan r . (Tu un
alt nda ç frekans gösterilmektedir.
Frequency Range : Sinyal frekans için Hz , KHz ya da MHz mertebesinde bir kat say de eri
atar. (Sinyal frekans = Frequency Range x Centre )
Level : Sinyalin genlik de erini tan mlamak için Range oran de eri ile beraber ayarlan r.
(Tu un alt nda genlik seviyesi tepeden tepeye olarak gösterilir.)
Amlitude Range : Genlik de eri için mV ve V mertebesinde bir kat say atar. ( Ç Sinyal
Genli i = Level x Amplitude Range )
Waveform : Kare, Testere Di i, Üçgen ve Sinüs dalga sinyallerinin seçilmesini sa lar
Polarity : Uni seçene inde, sinyali en dü ük noktas “0” referans çizgisi üzerine gelecek
ekilde öteler. Bi seçene inde ise normal ç sinyalini ç a aktar r.
(Video/ VSM)
Osiloskop tu lar gerçek osiloskoptaki tu lar ile ayn görevdedirler.
Bu bilgiler nda sinyal jeneratörün konumu ve sinyalin osiloskoptaki yans mas u

ekildedir:
104
ekil 3.65
ekil 3.66
ekil 3.67 (Devredeki giri ve ç lar aras ndaki fark n gözlemlenmesi.)
105
6. basamakta ise devreye potansiyometre ba lanmas istenir. Devre ekil 3.68’deki gibi
kurulup, devreye yerle tirilen potansiyometreye zoom yap ld nda yukar ve a ok
bulunan iki nokta görülmektedir. Bunlardan a ok potansiyometre orta ucunun a
indirilmesi, yukar uç ise yukar çekilmesi görevindedir. Bu hareket yap larak direnç de erinin
dü ürülmesi ya da yükseltilmesi sa lan r.
Not : ISIS de iki tür ( PCB olarak 4 tür ) ayarl direnç mevcuttur (potansiyometre) . Bunlardan
ACTIVE kütüphanesindeki potansiyometreler ( Lineer ve Logaritmik de im gösteren türleri
vard r . htiyaca göre biri seçilebilir.) direnç de erini canland rma ve benzetim s ras nda
de tirebilece imiz elemanlard r. Di erlerini ise ematik çizimde kullan lmakta olup PCB
aktar mlar için kullan r.
ekil 3.68
106
ekil 3.69 Lineer Potansiyometre
8-9-ve 10. basamaklarda da a daki ( ekil 3.70) devre kurularak, 4.– 6. ve 7.basamaklardaki
lemler tekrarlan r.
ekil 3.70
sinyali ( ekil 3.71) ( net gösterilmesi için iki sinyal y ekseninde farkl konumda
gösterildi. Normalde iki sinyal de birbirinin ayn seviye genliktedir ve aralar nda faz fark
bulunmaktad r. Bu nedenle üst üste gözükmektedir.)
107
ekil 3.71
Sonuç:
Dikkat edilece i gibi 7. basamakta ve daha sonra kurulan devrede de baz direnç de erlerinin
ölçülmesi söz konusudur. Direnç ölçümü Proteusta mümkün de ildir. Bu nedenle deneydeki
bu basamaklar atlan r.
Di er bir nokta ise potansiyometrenin ayarlanma çözünürlü ü dü üktür ve hassas ayarlama

yap lamamaktad r. Buna kar n ayarlan lan direncin de de eri görülemez.
Bu eksiler haricinde Proteus ile kolay analiz edilebilen ve ölçüm yap labilen bir devre
benzetimi sunulur.
108
3.4.1.4 RC Aktar ml Çok Katl Kuvvetlendiriciler:
Amaç:
1. Kaskat ba emiteri ortak kuvvetlendiricinin yükten kayna a gerilim kazanc n

hesaplanmas .
2. Kaskat ba emiteri ortak kuvvetlendiricide yük etkisinin ara lmas
Genel Bilgi:
Elektronik kuvvetlendirici sistemlerinde, yeterli kazanc sa layabilmek için birden fazla

kuvvetlendirici arka arkaya (kaskat) ba lan r. ki kat kaskat ba ideal kuvvetlendiricinin
yükten kayna a kazanc , her bir kuvvetlendirici kat n kazançlar n çarp na e ittir.
Bununla birlikte gerilim kaynaklar ve kuvvetlendiriciler, ç direncine sahip olduklar ndan;
yine kuvvetlendiriciler ve yükler giri direncine sahip olduklar ndan; katlar aras nda meydana
gelen gerilim bölmeleri olmaktad r. Dolay yla da yükseltme i leminde baz dü meler
olmaktad r.
ekil 3.72
Çok katl kuvvetlendiricilerin kazanc hesaplan rken her bir kat n aç k devre kazançlar n
çarp , her kat n giri ve ç ndaki gerilim bölücülerden ötürü azal r.
109
daki denklem, iki kat kaskat ba kuvvetlendiricinin tüm kazanc hesaplamak için
kullan r:
lem Basamaklar :
• Transistörün ß’ lar ölçmek için ekil 3.75’deki transistör devresi kurulur.
• Her bir kat n aç k devre gerilim kazanc hesaplamak için, ekil 3.73’deki emiteri
stabilize edilmi , emiteri ortak kuvvetlendirici devresinin ba lant gerçekle tirilir.
ekil 3.73
aret üreteci 100 mVt-t , 1KHz ‘e ayarlanarak, yüksüz ac ç gerilimi V0 ve giri le ç

aras ndaki faz fark ölçülür.
ki kat kaskat ba emiteri ortak kuvvetlendirici devresinin yükten kayna a gerilim kazanc
bulmak için, özde iki kuvvetlendirici ekil 3.74’deki gibi birbirine ba lan r.
110
ekil 3.74
aret üretecini 50 mVt-t, 1KHz ‘ e ayarlanarak, yük direnci üzerinde dü en ç gerilim VL

ve giri gerilimi VS ile ç gerilimi VL aras ndaki faz fark ölçülür.
Proteus’da deneyin yap :
lem basamaklar nda anlat ld gibi ilk olarak a daki devre kuruldu ve transistörün ß’s
hesaplan r.
ekil 3.75
111
ß= (9.42*1500k )/ 4.7k* (15-0.67) hesaplamas ndan sonra ß=209 bulunur.
ekil 3.76 (giri 100mV t-t)
ekil 3.77 (ç )
112
ekil 3.77’ de görüldü ü gibi ç sinyali giri sinyalinin yakla k 10 kat kadar artar.Ve
giri sinyali ile ç sinyali aras nda 180° faz fark olu ur. Transistörlü yükselteçler kaskat
ba lanarak kazanç artt labilir.Bunun için ekil 3.78’deki devre kurulup ç i areti
gözlemlenir
ekil 3.78
ekil 3.79
ekil 3.79’de görüldü ü gibi çok katl bir kuvvetlendiricide 100mV t-t giri de erine kar n;
ta yakla k 2,4 V t-t gibi bir de er ölçülür. Bununla birlikte ç taki sinüs dalga ekli
giri teki sinüs dalgas yla ayn fazda olur. Birinci kattaki yükselteçte 180° derece terslenen
sinyal ikinci kattaki yükselteç ile yine 180° terslenerek faz fark ortadan kalkar.
113
3.4.1.5 Alt Kesim Frekans :
Amaç:
1- Emiteri ortak kuvvetlendiricinin alt kesim frekans n ölçülmesi.
2- Aktar m ve bypass kondansatörlerinden kaynaklanan alt kesim frekanslar n ölçülmesi.
Teorik Bilgi
Frekans azald kça aktar m kondansatörlerinin empedans artar. Dolay yla BJT
kuvvetlendiricinin gerilim kazanc frekans azald kça azal r. Çok dü ük frekanslarda aktar m
kondansatörlerinin kapasitif reaktans , giri ve ç gerilimlerinin bir k sm dü ürmek için
yeterli büyüklükte olabilir. Ayn zamanda emiter bypass kondansatörü de çok dü ük
frekanslarda emiter direncini k sa devre etmeyecek büyüklü e ula abilir. (Frekans azald kça
XC de eri büyüdü ünden art k CE kondansatörü k sa devre kabul edilemez büyüklü e ula
olacakt r.)
daki denklemler gerilim kazanc n orta bant de erinden 3dB dü tü ü yani orta bant
gerilim kazanc n (Av) 0.707 kat oldu u andaki alt kesim frekans hesaplamak için
kullan r.
Bu formülde,
f1(C1) C1 ‘den kaynaklanan alt kesim frekans , C1 giri aktar m kondansatörü, rin(kat)
kuvvetlendiricinin giri direnci ve rs kaynak direncidir.
114
Burada,
f1(C2) C2 ‘den kaynaklanan alt kesim frekans , C2 aktar m kondansatörü, rO(kat)

kuvvetlendiricinin ç direnci ve RL yük direncidir.
Burada, f1(CE) CE ’den kaynaklanan alt kesim frekans , CE emiter bypass kondansatörü ve rTH
kondansatöre paralel olan Thevenin direncidir.
Burada: RB= giri ön gerilimlendirme dirençlerinin paralel e de eri f1(C1), f1(C2), ve f1(CE)
frekanslar de er olarak birbirine yak n de ildir. Gerçek alt kesim frekans yakla k olarak bu
üç de erin en büyü üne e ittir.
115
lem Basamaklar
• Transistörün ß’s bulunur.

• Emiteri ortak kuvvetlendiricinin alt kesim frekansa tepkisini ölçmek içi a daki
devre kurulur.
ekil 3.80
aret üreteci Vs = 50mVt-t ve Tablo3.8’deki de erlere göre ayarlanarak VL gerilimi ölçülür

ve Tablo 3.8’e kaydedilir.
ekil 3.80 ‘deki devre a daki kondansatör de erlerine göre tekrar kurulur.Bunun amac iki
kondansatör de erini yüksek alarak alt üçüncü kondansatörden kaynaklanan alt kesim
frekans etkisini daha rahat ölçebilmektir.
C1 =0.1 F , C2 =100 F , CE =100 F
Vs’nin 50mVt-t de erde tutarak , i aret üretecinin frekans , ç geriliminin 0.707 kat na e it
olana kadar ayarlan r. Bu olay n meydana geldi i frekans f1(C1) de eridir. A daki
kondansatör de erlerine göre ayn i lem ler tekrarlan r ve sonuçlar Tablo 3.9’a kaydedilir.
116
C1 =100 F , C2 =0.22 F , CE =100
C1 =100 F , C2 =100 F , CE =4.7 F
Proteus’da Deneyin Yap :
ekil 2
ekil 3.81
Proteus’da kurulan devrede giri , 50mV t-t de sabit tutularak Tablo 1’de görülen frekanslara
göre de tirilir. Bunun sonucunda osiloskopta ölçülen VL ç de eri her frekansta farkl
kar.Ç kan bu sonuçlar Tablo 3.8’e kaydedilir. A da ekil 3.82’de görüldü ü gibi giri
frekans 1kHz olarak ayarlan p ve ç ta yakla k olarak 2V görülür.Daha sonra i lem
basamaklar nda belirtildi i üzere C1, C2 ve CE kondansatörlerinin de erleri de tirilerek
f1C1, f1C2 , f1CE de erleri belirlenir.
117
ekil 3.82
Tablo 3.8
FREKANS VL(Volt) Av (VL/VS)

10 kHz 3.1 V 62
7.5 kHz 3V 60
5 kHz 2.95 V 59
2 kHz 2.3 V 46
1.5 kHz 2.2 V 44
1 kHz 2V 40
900 Hz 1.8 V 36
750 Hz 1.5 V 30
500 Hz 1.2 V 24
250 Hz 650 mV 13
200 Hz 550 mV 11
100 Hz 300 mV 6
50 Hz 150 mV 3
FC= 1250 Hz C2= 0.1uF C1= 100 uF CE = 100 uF
FC= 1000 Hz C2= 100 uF C1= 0.22uF CE= 100 uF
FC= 1250 Hz C2= 100 uF C1= 100 uF CE= 4.7 uF
118
3.4.1.6 Osilatörler
Amaç:
1. Wien köprü osilatörü gerçekle tirmek
2. RC faz kaymal osilatörü gerçekle tirmek
Teorik Bilgi:
Osilatörler, pozitif geri-beslemeden dolay sürekli ve periyodik bir ç gerilimi üreten

devrelerdir. Wien köprü ve RC faz kaymal osilatörler, sinüs osilatörlerin iki önemli çe ididir.
lemsel kuvvetlendiriciler, osilatör devrelerinde çok rahatl kla kullan labilirler.Çünkü,
lemsel kuvvetlendiriciler yüksek giri direncine ve yüksek kazanca sahiptirler. Ayr ca
pozitif geri besleme de kolayca sa lanabilir. Osilasyon için gereken pozitif geri besleme
Barkhausen kriteri olarak bilinir: Giri ten ç a olu an kazanç ve geri besleme devresine
do ru olan kazanç birbirine e it olmal r; giri ten ç a ve geri besleme devresine do ru
olan toplam faz kaymas ise 0° veya 360° veya katlar eklinde olmal r. ekil 1'de bir Wien
köprü osilatörü görülmektedir. lemsel kuvvetlendiricinin evirmeyen ucunda görülen etkin
gerilim bölücü ile (birinci kol), eviren giri inde görülen dirençsel gerilim bölücü (ikinci kol)
bir köprü te kil etmektedir. Bu devre, i lemsel kuvvetlendiricinin iki giri ucundaki ac
gerilimler e it oldu u anda görülen frekansta sal m yapar. E er R1 ve R2 dirençleri ayn
de erde seçilirse, C1 ve C2 kondansatörleri de ayn de erde olmal r.
f =1/(2 RC) {R=R1=R2 ve C=C1=C2}
119
lem Basamaklar :
Wien köprü osilatör için ekil 3.83’deki devre kurulur
ekil 3.83
R1 = R2 = 10K ve C1 = C2 = 100 nF iken, ç dalga ekli düzgün bir sinüs olacak ekilde
ayarlan r. Daha sonra Tablo 3.9’daki de erlere göre kondansatör ve direnç de erleri
de tirilir.
RC faz kaymal osilatör için ekil 3.84 ‘deki devre kurulur.
ekil 3.84
120
R1 = R2 = R3 = 1K ve C1 = C2 = C3 = 220 nF iken, ç dalga ekli düzgün bir sinüs olacak
ekilde, 500 potansiyometre ile ayarlan r. Daha sonra kondansatörler ve dirençler Tablo
3.10’daki de erlere göre ayarlan r. Sonuçlar Tablo 3.10’ye kaydedilir.
Proteus’da Deneyin Yap :
ekil 3.85 Wien Köprü Osilatör
ekil 3.86
121
ekil 3.86’de görülen sinüs sinyalinin frekans Op-amp’ n 2 nolu ucuna ba lanan R ve C
komponentleri ile de tirilebilir.Tablo 3.9’a ölçülen ve hesaplanan frekanslar girilir. ekil
2’deki sinüs de erinin frekans 10k direnç 0.1 uF kondansatör ba lanarak ölçülür.
Tablo 3.9
R C Ölçülen Osilatör Hesaplanan Osilatör

Frekans Frekans
10k 0.1 uF 158 Hz 159 Hz
10k 0.22 uF 71 Hz 71 Hz
10k 0.47 uF 32 Hz 34 Hz
1k 0.1 uF 1,5 kHZ 1.5 kHZ

1k 0.22 uF 710 Hz 724 Hz
1k 0.47 uF 320 Hz 324 Hz
ekil 3.87 Faz Kaymal Osilatör
122
ekil 3.88
ekil 3.87’de görülen faz kaymal osilatör devresinde 3 adet RC filtresinin ç op-amp’ n
eviren giri ine ba lan r 180° faz fark sa layan RC devreleri ve yine 180° terslenerek sonuçta
0° faz fark na dönü ür.Burada kullan lan R ve C de erleri Tablo 3.10’da verilir. Buna göre
ölçülen ve hesaplanan frekanslar yine Tablo 3.10’a girilir
Tablo 3.10
R C Ölçülen Osilatör Hesaplanan Osilatör

Frekans Frekans
1k 0.22 uF 192 Hz 295 Hz
1k 0.22 uF 192 Hz 295 Hz
1k 0.22 uF 192 Hz 295 Hz
1k 0.47 uF 91 Hz 138 Hz
1k 0.47 uF 91 Hz 138 Hz
1k 0.47 uF 91 Hz 138 Hz
560 0.22 uF 166 Hz 253 Hz
560 0.22 uF 166 Hz 253 Hz
560 0.22 uF 166 Hz 253 Hz
560 0.47 uF 153 Hz 231 Hz
560 0.47 uF 153 Hz 231 Hz
560 0.47 uF 153 Hz 231 Hz
123
3.4.1.7 Türev- ntegral Al Devreler:
Amaç:
lemsel kuvvetlendiricilerin (OP-AMP) integral ve türev alma gibi matematiksel i lemlerde

kullan görmek.
Genel Bilgi
Elektronik bir integral al n ç , giri dalga eklinin alt ndaki alan ile orant r.
ntegral almak için, kuvvetlendiricinin geri besleme hatt na bir kondansatör ba lan r.
Bununla beraber, bir integral al giri inde görünen herhangi bir DC gerilim, ç geriliminin
mümkün olan maksimum de erine ula ana kadar yükselmesine (ya da) dü mesine ) sebep
olur. Bu istenmeyen durumu önlemek için, bir RF direnci geri besleme kondansatörüne paralel
ba lan r. Herhangi bir DC giri gerilimi (yükselticinin giri offset gerilimi gibi), DC kazanç
(RF/R1) taraf ndan yükseltilir.
daki e itlik, sinüs dalga giri li bir OP-AMP integral al nç gerilimini bulmak için
kullan r:
124
Elektronik bir türev al nç , giri dalga eklinin herhangi bir andaki de im oran ile
do ru orant r. Türev almak için, giri e bir kondansatör seri olarak ba lan r. A daki
itlik, giri inde sinüs dalga olan bir türev al OP-AMP' n ç gerilimini bulmak için
kullan r:
lem Basamaklar :
• Op-amp’ n integral al olarak kullan görmek için ekil 3.89’deki devre

kurulur.
ekil 3.89
• Vs Tablo 3.12’deki de erlere göre ayarlan p ç taki sinyal Vo de erleri Tablo

3.12’ye kaydedilir.
• Giri gerilimi Vs bu kez ±5Vtepe kare dalgaya ayarlan r, giri ve ç i aretleri ayn
anda osiloskopta görülür.
• OP-AMP' n türev al devre olarak çal mas görmek için ekil 3.90’deki devre
kurulur.
125
ekil 3.90
• Vs, 500Hz 1Vtepe sinüs dalga üretecek ekilde ayarlan r. Çift nl osiloskop AC
giri kuplajl konumuna al narak, Vo ç tepe de eri ölçülüp , Tablo-3.13’e
kaydedilir.
• Vs 200Hz ±5V tepe kare dalgaya ayarlan r. Çift nl bir osiloskop kullanarak ç
gerilimi Vo ile giri gerilimi Vs ayn anda görüntülenip, çizilir
Proteus’ da deneyin yap :
ekil 3.91
126
Proteus’da kurulan integral al devresinde giri e önce sinüs dalga üreteci ard ndan da kare
dalga üreteci ba lan p ç taki sinyal ekilleri gözlenir.
ekil 3.92 (Giri 5V tepe Sinüs)
ekil 3.93 (Giri 200Hz ±5V tepe kare dalga)
127
Tablo 3.11
Frekans Vo (Volt) Faz Fark

20Hz 4V 108°
50Hz 1,5V 90°
100Hz 750mV 86°
500Hz 150mV 90°
1000Hz 80mV 90°
Proteus’da a daki türev devresi kurulur.Giri e Tablo 3.11’deki sinüs de erleri girilerek
sinyali ölçülür ayn zamanda giri sinyali bir kare dalga osilatörüne ba lanarak ç taki
türevi al nm sinyal giri teki kare dalga sinyaliyle ayn anda görüntülenir.
ekil 3.94 (Türev Al Devre)
128
ekil 3.95 Vs= 1V tepe 500Hz
ekil 3.96 Giri 200Hz ±5V tepe kare dalga
Tablo 3.12
Frekans Vo(Volt) Faz Fark
500Hz 6.4V 54°
200Hz 2.75V 50°
100Hz 2V 43°
129
3.4.2 Dijital Deneyleri:
Bu bölümde Proteus ile Say sal Devrelerin canland rma ve benzetimini yap lmas , elde edilen
bulgular ve Proteus’un ba ar incelenir. Basitten karma a do ru devreler ile temel mant k
devrelerinden karma k say sal devrelere do ru incelemeler yap r. Bu devreler ile çal rken,
devreye görsel temelli elemanlarda yerle tirilerek ( motor, lamba vb.) devrenin canland rmas
yap r ve bu elemanlar n kullan ndaki önemli noktalar vurgulan r. Resimsel anlat mlar n
yan nda mpeg4 formatl video görüntüler ile de devrenin kurulu a amas ndan canland rma ve
benzetim a amas na devre üstünde yap lan ayarlamalar görüntülenir.
3.4.2.1 Mant k Kap lar :
Elektronik say sal devrelere mant k devreleri de denilir, çünkü uygun giri le, mant sal i lem
(manipülasyon) yollar olu tururlar. Hesaplama veya kontrol için istenen her bilgi, çe itli
mant k devreleri birle imlerinden, her biri bir de keni temsil eden ve bir bitlik bilgi ta yan
18
ikili sinyaller geçirmek suretiyle i lenebilir. [ ]. Bu mant k devrelerinden VE, VEYA,
DE L, VEDE L, VEYADE L,ÖZELVEYA, (and, or, not, nand, nor, xor ) kap lar ile
çal lmas ve canland rma yap lmas u ekildedir.
Bu kap lar ACTIVE kütüphanesinden seçilir. Bu ekilde basit ve sade görünümlü bir
benzetim yap labilir. Bunun yan nda aktif elemanlardan tetikleyici eleman olan “logic state”
kullanarak ek bir ba lant eklenmeden mant k “1” ve “0” elde edilir. Ve buna ek olarak “logic
probe” kullan larak sonucun “1” ve “0” eklinde görülebilmesi sa lan r. ( Bu elemanlara
“debugging tools” kategori bölümünden ula labilir. (Video/logic)
ekil 3.97’de görülen VE kap n n giri lerine logic state ve ç na da logic prob eklendi i
görülmektedir. Logic State problar n konum de tirmesi üzerine sol t k ile mümkündür. Bu
ekilde yeni konum da prob içinde görülebilmekte. Proteus’un burada görülen bir özelli i de
Say sal eleman kullan larak yap lan ( Kap lar, çoklay lar, kodlay lar, ADC vb. ) devrelerde
eleman bacaklar ndaki logic seviye renkli olarak gösterilmektedir. 1 için k rm , 0 için ise
mavi kare noktalar görülür.
130
ekil 3.97
ekil 3.98’da ise DE L kap ve ekil 3.99’de de bu iki kap ile olu turulan VEDE L
kap ve son olarak ekil-4 de ÖZEL VEYA kap görülür.( Logic video) .
ekil 3.98
ekil 3.99
131
3.4.2.2 Flip-Flop:
Bir FLIP-Flop devresi, bir giri sinyali ile durumu de tirilmedi i taktirde, ikili bir durumu
devreye güç verildi i sürece koruyabilir. Çe itli flip-flop türleri aras ndaki ba ca farklar,
sahip olduklar sahip olduklar giri say ve giri lerin ikili durumu etkileme eklidir.[19](
ekilde Flip-Floplar içinde kullan lan J-K tipi flip flop devresinin Proteus’da kurulu ekli
görülmektedir. (vide/ jk) Bu devrede yine ACTIVE kütüphanedeki devre elemanlar ve logic
prob ve logic state kullan r. Bunlara ek olarak ise saat darbesi ise yine bu kütüphanedeki
CLOCK kayna seçilerek sa lan r. Bu elemanlara “Simulator Primitives” kategorisinden
ula labilece i gibi elemanlar n adlar ile arama yap larak da ula labilmektedir. Bu saat
darbe kayna n özelliklerinden frekans ve ba lang ç seviyeleri de ayarlanabilir.
ekil 3.100
ekil 3.101
132
Tablo 3.13 J-K Flip Flop Do ruluk tablosu [19]
Q J K Q' (t+1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
3.4.2.3 Kayd rmal Kaydedici:
kili Bilgilerin Sa a ya da sola kayd labilen bir kaydediciye kayd rmal kaydedici denir. Bir
kayd rmal kaydedicinin mant k düzenlemesi, bir flip-flop’un ç bir sonraki flip-flop’un
giri ine ba olacak ekilde kaskat ba bir dizi flip-flop’dan olu ur. Bütün flip-flop’lar, bir
kademeden di er kademeye kayd rmaya neden olabilecek ortak bir saat darbesi al r. [20] ekil
3.102’de D s flip-flop’lar ile yap lm bir kayd rmal kaydedici görülmektedir.
(video/shift)
ekil 3.102
133
3.4.2.4 ifre Çözücü ve Veri Da (Decoder/Demultiplexer):
Bu devre önceki deneylerden farkl olarak ideal-aktif elemanlar yerine olmas gereken
modelde devre elemanlar ile gerçekle tirilir. Proteus’da , deney bu görevdeki devre eleman
olan entegrelerin modelleri kullan larak gerçekle tirilir.
Not: Entegre modelleri kullanarak canland rma ya da benzetim yap lacaksa seçilen devre
eleman n “shematik model” i olup olmad seçim yap rken aç lan penceredeki bilgilerden
kontrol edilmelidir. Örne in 7442 ya da 74HC42 entegresinin simulasyon için gerekli
modellemeleri oldu u halde 74LS42 de bu model yoktur. E er 74LS42 seçilerek devre
olu turulup benzetim çal r ise ç kan hata sayfas nda “ERROR [PSM] : No model
specified for .(entegre kodu) uyar görülür.
Genel Bilgi:
3.4.2.4.1 Kod Çözücü (Decoder):
7442A MCI entegresi BCD (8-4-2-1) kodunu decimal formata çeviren tümle ik logic devre
içerir.Bu entegre aktive HIGH (“1”) giri lere ve aktive LOW (“0”) ç lara sahiptir. 7442A
MCI entegresine ait do ruluk tablosu Tablo 1 de verilir.Do ruluk tablosunda dikkat edildi i
gibi giri BCD de eri ne olursa olsun sadece bir ç aktive LOW (“0”) olmaktad r.Ba ka bu
entegrenin ba ka bir özelli i ise sadece 10 giri (0-9) geçerli durumdad r. BCD kodlar 0’dan
9’a kadar olan decimal say lar kapsad ndan di er 6 giri geçersizdir.
3.4.2.4.2 Veri Da (Demultiplexer):
7442 entegresinin di er bir kullan m alan da veri da (demultiplexer) olarak

kullan lmas r.Veri da lar ,bir giri i birden fazla ç a aktaran devredir.Giri e gelen
bilgi seçici giri ler ile belirlenen ç a aktar r. 7442 entegresinde 8 ç , A-B-C olarak 3
seçici giri ve D olarak da data giri i vard r. Data giri inden gelen bilgi seçilen ç a
aktar r.
134
Tablo 3.14
NUMBER BCD INPUTS DECIMAL OUTPUTS

D C B A 0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 1 1 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1 1 1
2 0 0 1 0 1 1 0 1 1 1 1 1 1 1
3 0 0 1 1 1 1 1 0 1 1 1 1 1 1
4 0 1 0 0 1 1 1 1 0 1 1 1 1 1
5 0 1 0 1 1 1 1 1 1 0 1 1 1 1
6 0 1 1 0 1 1 1 1 1 1 0 1 1 1
7 0 1 1 1 1 1 1 1 1 1 1 0 1 1
8 1 0 0 0 1 1 1 1 1 1 1 1 0 1
9 1 0 0 1 1 1 1 1 1 1 1 1 1 0
1 0 1 0 1 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1 1 1 1 1
1 1 0 0 1 1 1 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1 1 1 1 1
INVALID 1 1 1 1 1 1 1 1 1 1 1 1 1 1
lem Basamaklar :
ekil 3.103’ deki devre ve ba lant lar Proteus'da kurulur.”Logic State”problar yard ile
7442’ nin giri ine çe itli BCD kodu bilgileri verilir. Bu bilgilere göre ç ta görülen sinyaller
“logic prob” yard ile gözlemlenerek elde edilen sonuçlar 7442’nin do ruluk tablosu
(Tablo 3.14) ile kar la labilir. (video/7442-1)
ekil 3.104’deki devre ve ba lant lar kurulur.(Bu devre 7442’nin demultiplexer olarak
çal durumdur.) D data giri ine 1 Hz clock sinyali ba land . A-B-C giri ine
uygulanabilecek bütün de ken giri bilgileri uygulan r ( BCD 0~9 ). Ç taki sinyaller logic
prob yard ile gözlemlenir.Data bilgisinin seçilen ç larda görüldü ü gözlemlenebilir.
(video/7442-2)
ekil 3.105’ deki devre ve ba lant lar kurulur. ( Bu devre paralelden – seriye veri iletim
devresi örne idir.) Bu devrede çoklay ve veri da (multiplexer ve deultiplexer) seçici
giri lerine ayn de ken bilgileri gelmektedir.Bu sayede her iki tümle ik devre e zamanl
135
çal r. A-B-C seçici giri lerine çe itli kombinasyonlarda bilgiler verilerek ç de erleri
ölçülür. Bu ölçümler temel al narak görevleri çoklay ve veri da olan birbirlerin tersi
çal malar olan iki entegrenin e zamanl bir ekilde veri al -veri i yapt n Proteus
canland rma cihaz ve elemanlar ile nas l yap ld gözlemlenir.
ekil 3.103
ekil 3..104
136
ekil-3.105
Not: 74151 in “Enable” baca na (7nolu) normal ko ullarda “0” seviyesi uygulanmal ve bo
rak lmamal r. Proteus benzetim yaparken bu ekildeki ba lant lar olmas gereken ekilde
yorumlay p, analiz yapar. Bu devrede bir sorun yaratmamakla beraber daha karma k
devrelerde bu ba lant lar n yap lmas nda devrenin düzgün bir ekilde benzetimi için faydal
olur.
3.4.2.5 Multivibratör ve Osilatör Uygulamas :
Say sal devrelerde multivibratörler; darbe geni likleri ve frekanslar de tirilebilen kare dalga
elde edilmesini sa larlar. Flip-floplar n da yap ta görevinde, haf za eleman olarak
kullan lan multivibratörler; transistör ya da entegre ile olu turulmaktad r. Bu bölümde
Transistörlü Astable ( serbest çal an) Multivibratör ve 555 li kare dalga Osilatörün Proteusta
yap ve çal mas incelenir.
3.4.2.5.1 Astable Multivibratör:
Astable multivibratörlere gerilim uyguland nda devrenin belirli bir konumu yoktur.
Transitörlerden biri iletken di eri yal tkan durumdad r. Bu devreye d ar dan herhangi bir
tetikleme darbesi uygulanmad halde – besleme gerilimi uyguland sürede- transistörler
21
sürekli konum de tirirler. [ ]
137
ekil 3.106
ekil 3.106 ‘da transistörlü astable multi vibratör devresi görülür. Devrede birbirine simetrik
ba iki npn transistör vard r. Devredeki elemanlar T1=T2, C1=C2, Rc1=Rc2 ve R1=R2
seçilse bile , güç uyguland zaman transistörlerden biri iletimde di eri kesimde olur.
ekil 3.107(a) ekil 3.107(b)
“Devrenin çal mas aç klamak için güç verildi i anda T1 transistörünün kesim ve T2
transistörünün iletimde oldu u [ ekil 3.107 (a)] kabul edilir. Bu anda C1 kondansatörü de arj
ve C2 kondansatörü arj olmu durumdad r. Bundan sonra C1 kondansatörü RC1 direnci
üzerinden arja, C2 kondansatörü R2 direnci üzerinden de arja ba lar. Bir süre sonra C2
kondansatörü T1 transistörünü iletime sokacak ekilde de arj , C1 kondansatörü T2
transistörünü kesime götürecek ekilde arj olur. ekil 3.107 (b) bu durumda kondansatörlerin
polaritelerini gösterir
138
ekil 3.108(a) ekil 3.108(b)
ekil 3.108 (a) ‘da görüldü ü gibi T1 transistörü doyuma, T2 transistörü kesime gider.Bu
andan sonra C1 kondansatörü R1 direnci üzerinden de arja ve C2 kondansatörü RC2 direnci
üzerinden arja ba lar. Bir süre sonra C1 kondansatörü T2 transistörünü doyuma götürecek
ekilde de arj , C2 kondansatörü T1 transistörünü iletime sokacak ekilde arj olur. ekil
3.108(b) bu durumda kondansatörlerin polaritelerini gösterir. Transistörlerin iletimde olma
süreleri kondansatörlerin de arj sürelerine ba r. Yani T1 transistörü R2-C2 , T2 transistörü
R1-C1 zamanlama elemanlar n belirledi i sürelerde kesimde ve doyumda olur. Astable
multivibratörün osilasyon periyodu;
T=0,7.(R1.C1+R2.C2)
süresi ile belirlenir”.[22]Astable Multi vibratörün sözlü anlat m bu ekilde olmas na kar n
Proteus'da uygun elemanlar ve canland rma efektleri kullan larak devrenin çal mas çok
rahat bir ekilde gözlemlenebilir. ekildeki devre tasarlan rken Transistörlerin aktif ve pasif
durumlar görmek için collector uçlar na lamba ba land ve kondansatörlerin arj de arj
gözlemlemek için de CAPASITOR kategorisindeki “Animated” alt kategorisindeki kapasitör
seçilir. Bu kapasitörün plakalar ndaki yük oranlar ve i aretleri canland rma yap rken
görülebilir. (Video /astable)
139
ekil 3.109
3.4.2.5.1 555'li osilatör:
Say sal devrelerin denetlemelerinde haz r multi vibratör entegresi olan 555 entegreleri
(LM555, NE555) çok kullan r.[23] . Proteus da 555li osilatör uygulamalar yap rken
osiloskop ile dalga ekilleri gözlenebilece i gibi (video/555) buton, anahtar, lamba gibi görsel
ve etkile imli elemanlarda kullan p gözlemlenebilir. (Video/555butonlamb1
&555butonlamb2)
ekil 3.110
140
ekil 3.111
3.4.3 KARI IK DEVRELER:
Proteus motor devrelerinin benzetiminde de kullan r.Proteus da DC, STEP ve SERVO

motorlar n canland lmas ba ar bir ekilde yap r. Bu canland rma yap rken motorun
aç sal dönü de eri, motorun dönü yönü ve h görülür. (video/servo-step)
ekil 3.112
141
ekil 3.113
3.4.3.1 Rj-45 Kablo Test Devresi:
Ethernet ba lant için kullan lan RJ-45 kablolar 8 pinden olu ur ve kablo tipi olarak UTP
(unshielded twisted pair) kullan r.Hatal ba lanan kablolar ohmmetre ile kontrol etmek
oldukça uzun bir oldu undan ekil 3.114 deki devre sayesinde bu i lem çok k sa zamanda
yap r. Devre 3 kat olarak dü ünülürse ilk kat devre için clock palsini üretir. kinci kat 3 bitlik
binary say olarak sonuncu kat ise yine 3 bitlik decoder olarak çal r
CLK darbe üreteci olarak 555’i bir multivibratör olarak kullan r. Potansiyometre ile 1Hz-
40Hz aras ayarlanabilir. Bu de erler ledlerin yanma s ras n rahatl kla gözlemlenmesi için
yeterlidir. 555’in ç (3 no’lu baca ) BCD olan bir say ya (74LS93) verilir. Bu
say n 12, 9 ve 8 nolu bacaklar sürekli ve ard k olarak 0 dan 7’ye kadar sayar. Daha
sonra bu ç lar BCD’yi ondal k sisteme çeviren 7445’e girilir ve bu durumda ç lar
rayla BCD giri de erine göre aktif olur. Decoder ç nda ise display kat olarak 16 adet
led vard r. Bu ledlerin 8’i decoder ç lar zdan hangisinin aktif oldu unu, di er 8 led ise
142
lara kar k gelen kablonun di er ucunu kontrol etmek için kullan r. Böylece ledlerin
yan s ras na göre kablonun nas l tasarland bulunur.
ekil 3.114
143
3.4.4 Mikrodenetleyici Yard mc Benzetimi (Co-Simulation)
Proteus VSM analog ve say sal devre analizi, benzetimi ve canland rmas yapabildi i gibi
Mikro denetleyicili devreler ile de çal lmas sa lar. Proteus Vsm piyasadaki ilk mikro
24
denetleyici yard mc benzetim program r. [ ]
Proteus VSM iki yetene i ile bu benzetimle ili kilidir. Bunlardan ilki denetleyiciye yüklenen
programa hükmedilebilmesi di eri ise programlanm denetleyicinin, çevresinde olu turulan
25
devre ile etkile imidir. [ ]
Proteus VSM ile kurulan Mikro denetleyicili devrelerde, denetleyici içine yüklenen kodlar n
ak , Mikro denetleyicinin portlar ndaki seviye de imleri ile uyumludur. Kodlar n ak
içindeki seviye de imlerin tepkisi ise portlarda ve devrenin bütününde gözlemlenir.
Mikroi lemcili ve mikrodenetleyicili sistemler için karma k, kullan arabirimli ve

etkile imli bir benzetim uygulamas na ihtiyaç duyulmu tur. ProteusVSM ise bu ihtiyac
kar lamak için tasarlanm r. Program n genel i levselli i de mikrodenetleyici ile kurulan
sistemlerde görülür.[26]
ProteusVSM'de mikro denetleyicilerin sadece basit giri /ç uygulamalar de il, kesmeler

(interrupt), zamanlay lar (timer) ve USART protokolü gibi zor ve karma k uygulamalar da
yerine getirir.
Mikroi lem ya da Mikrodenetleyicilerle yap lan devrelerin tasarlay p i levselli inin

onaylanma a amas ndaki en zor dönem “hata ay klama” (debugging) . Proteus VSM bu
konuda büyük hassasiyetli e sahiptir. [27] Özellikle ad m ad m çal rma (single stepping)
tasar mc lar için büyük bir rahatl k ö renciler için ise ö renmeye yard mc iyi bir
uygulamad r. Burada i lemler kaynak kodunun komutlar , sat r sat r yürütülür. Bu yürütme
lemi kullan denetimindedir. Özellikle hangi sat rda istenmeyen durumun tespiti için
rahatl k getirmektedir. Bu hata ay klama ve ad m ad m çal rma özelli i, kullan lan mikro
denetleyici için ihtiyaç duyulan özel fakat basit program kodlar (assembly) ile yap ld gibi
“C” gibi yüksek programlama dilleri ile yaz lan kodlara da uygulan r.
144
Proteus VSM, AVR (Atmel), PIC (Microchip), HC51 (Motorola), Basic Stamp (Parallax) ve
son versiyonu ile ARM/LPC 2000 (32 bit , Philips) mikro denetleyicileri ile çal ma imkan
vermektedir. Proteus VSM'deki tüm Mikro denetleyici modelleri herhangi bir assembly ya da
derleyici (compilers) taraf ndan üretilen binary dosyalar ile kurulur. Buna kar n hata
ay klama yeterlili i s rl r. Bunun nedeni ise mikro denetleyici modelinin, denetleyicinin
kendi özgün kaynak kodu program ile makine kodunu ili kilendirmek için bir yeterlili e
sahip olmamas r [28]Bu nedenle üçüncü taraf (Third Party) derleyici programlar Proteus
VSM ile entegre edilerek çal r. Hata ay klama, makine kodu hangi program ile elde
edilmi ise o program n komutlar görülerek yap r. Örne in bir PIC program , Proton
firmas n PICBASIC dili ile yaz lm ve derlenmi ise; hata ay klamada görülecek dizinde
bu komutlar görülür.
Tablo 3.15 Kullan lan Programlar ve li kili Mikrodenetleyiciler
High Level
PIC 8051 HC11 AVR ARM steppig Variables Display
Proton Development
Suite + + +
Microchip MPLAB6 + + +
IAR Embedded Workbench + + + + +
Keil U Vision 3 + + + + + +
Bytecraft MPC +
CCS Inc 'C' +
High Tech Picc + + + +
GNU 'C' for AVR + + +
Imagecraft ICCAVR + +
Codevision AVR + + +
GNU 'C' for ARM + + +
Mikroi lem ve Mikrodenetleyicilerle çal mada kaynak kodunun derlenmesi ve gözden

geçirilme süreci Proteus VSM ile etkile imlidir. Kod de iminin programc taraf ndan
de tirilmesi sonucu ortaya ç kan sonuç e zamanl ve kolayl kla görülür.
145
3.4.4.1 Kaynak Kodunun Tasar ma Eklenmesi:
Source>Add / Remove Source Files bölümünde aç lan pencereden kaynak kodu “Source
Code Filename” bölümüne girilir.( ekil 3.115 ekil 3.116) E er ba ka bir mikro
denetleyicinin kodu var ise “change” ile istenilen kaynak kodun bulunur.
“Code Generation Tool” ile de derlemeyi yaparak mikro denetleyiciye yüklenecek kod
dizinini olu turacak derleyici seçilir ( PIC için assembler kullan larak haz rlanm bir kaynak
kodu var ise MPASM seçilir )
ekil 3.115
ekil 3.116
146
lk kez kullan lacak derleyiciler -listede olmayan- derleyiciler için (3.Parti Kod Üreteçleri);
derleyicinin “source” bölümündeki “Define Code Generation Tools” bölümü ( ekil 3.117) ile
Proteus VSM ye kaydedilmesi gerekir. E er kay tl lar kullan lacak ise de gerekli programlar
seçilip yerleri gösterilir ve benzetime kaydedilir. Burada da “Code Generation Tool”
bölümüne MPASM; “Debug Data Extraction” (hata ay klama program ) için ise
“Mpasmddx.exe” seçilir.“Flag” alan , yüklenen kod dosyas derlenirken gerekli olacak
bayraklar girmek içindir. Bu bayraklar n de erleri, bu bayraklar kullanarak derleme yapacak
derleyicinin daha önceden kaydedilmesinden sonra girilebilir.OK tu u ile yap lanlar onaylan r
ve kaynak dosyas yap lacak benzetime ba lan r.
ekil 3.117
147
3.4.4.2 Kaynak Kodu Üzerinde Çal ma :
Kaynak dosyas ve derleyici-hata ay klay programlar benzetime yüklendikten sonra

kaynak kodu görülebilir; üzerinde de ikler yap labilir.Bunun için ekil 3.115’de görülen
kaynak kodu (ornek4.asm) sol t klan r. Çok denetleyicili çal malarda ise her bir denetleyici
için kaydedilen kodlar bu bölümde s ralan r. Bu listede numaras tu lanarak da “kaynak kodu
düzenleyici” aç labilir. Metin düzenleyici “wordpad” benzeri aç lan pencerede kodlar
düzenlenir. Her bir denetleyici için pencereler ayr ayr bu pencereden de aç r.
Kod üzerinde de iklik ya da düzenleme yap ld ktan sonra, benzetim çal r (yürüt(play)
tu u ya da F12). Bu çal mada Proteus VSM ilk olarak kodlar derler ve hata ay klamas
yapar. Bu derleme ba ar olur ise devrenin benzetimi çal maya ba lad görülür. Olu acak
bir hata da bir pencere aç r ve muhtemel hata kullan ya sunulur. Durdurma (pause) ya da
ad m ad m çal rma tu una bas ld nda ise hata ay klama çal r.
3.4.4.3 Tüm Nesne Kodlar n (object code) yeniden yap land lmas :
Nesnel Kod: Üst düzeyde yaz lm bir program n derleyici arac ile makine koduna yak n
getirilmi halidir. Nesne kodundan makine koduna geçi ise çevirici ya da ili kilendirici
(assembler binder vb.) arac ile olur .[29] Mikro denetleyiciler için yaz lm programlarda
derleyici programlara göre ELF/DWRAF, COFF, UBROF, COD,OMF51 hata ay klama
(debug) formatlar olu ur. ( BASIC (Proton Development Suite-PicBASIC,PICBASIC PRO)
ile yaz lanlarda COFF; C ile yaz larak “Bytecraf” yaz ile derlenen programlarda COD
format görülür.KEIL Driver Plugin derleyicisinde ise ARM için ELF/DWARF; 8051 için
standart OMF51 hata ay klama format olu ur. [30][31]
148
PIC için :
MPLAB derleyici : .cof [32]

IAR Derleyici: UBROF8
Crownhill PIC Basic : .bas
Di erDerleyiciler (CCS, Hitech vd.) : “.cof “.
AVR's çin : .cof, ubrof 8 veya ELF/DWARF2 (.elf ve .dwarf dosyalar n ayn dizinde
olmal ).
ARM7 için : ELF/DWARF2 (.elf ve .dwarf dosyalar n ayn dizinde olmal ).
8051 için : Ubrof 8 (IAR) ya da omf (Keil).
HC11 için : Ubrof 8 kullan r.
Denetleyicilere yüklü nesne kodlar ; Source> Build All komutu ile yeniden yap land r.
3.4.4.4 Üçüncü Taraf (Third Party) Kod Üreteçlerinin Eklenmesi :
Bir dizi derleyici araç ( 8051 için ASEM51; AVR için AVRASM; PIC için MPASM; 6811
için ASM11 ) Proteus program n yüklendi i “Tools” klasörüne kurulmaktad r. Bunlar ekil
3.116 ve ekil 3.117’de görülen “Code Generation Tools” bölümlerinde s ralan r. Bunlar n
nda yeni derleyici kodlar ile çal lmas için Proteus Vsm'ye bu derleyici programlar n
tan lmas gerekmektedir. Bu yüklemeler kullan taraf ndan yap labildi i gibi Labcenter
taraf ndan bu derleyici program ya da programlar içinde bar nd ran Proteus yaz mlar
sunulmaktad r.[33] [34]
Proteus VSM kullan k lavuzunda Kullan taraf ndan derleyici-kaynak üreteci- yükleme u
35
ekilde anlat r:[ ]
ekil 3.117’deki pencere aç larak “new” segmenti ile; nesne kod dosyas belirlenir. Kod
üreteci olarak “toplu i lem” (batch) dosyalar da kayda geçirilebilir.
149
Kaynak ve Nesne kodu uzant lar girilir (Source Extn bölümü). ( Kaynak (source) kod : ASM
; Nesne (object) kod: HEX ya da Kaynak Kod : C ; Nesne Kod : COFF ). Bu uzant lar Proteus
Vsm'nin, üreteci belli bir kaynak dosyas olarak yürütülece ine karar verilmesi için kullan r.
“Always Build” segmenti etkin ise, belirlenen kod üreteci daima çal r. Bu durumda
nesne kodu uzant na gerek kalmaz.( ekil 3.118 )
ekil 3.118
Bir komut sat haz rlan r (Command Line bölümü). %1 kaynak dosyay , %2 de nesne kodu
dosyas temsil etmektedir. Ayr ca Proteus klasörünü göstermek için %$ ve “.dsn”
dosyas n konulaca yer için de %~ kullan labilir. Bu bölüm kod üreteçlerini kullan
giri lerinde bekletmeksizin çal rmak için gereken komut sat bayraklar n koyulabilece i
ve i lemciye (mikrodenetleyici) özgü ba k dosyalar n yer ald klasörlerin
belirlenebilece i en uygun yerlerdir.
Proteus VSM'nin kaynak kodundaki hatalar ay klamaya yönelik imkanlar ndan yararlanmak
için derleyici için “Debug Data Extractor” kullan lmal r. Bu, bir komut sat program r.
Derleyicinin olu turdu u liste dosyas ndan nesne kodu/kaynak sat referans bilgisinin
le melerini sa lar. ( ekil 3.119) Bir DDX program varsa ise “Browse” ile bu program
seçilir ve dosya yeri tan r, yok ise listedeki dosya seçilir ve bu dosyan n uzant girilir.
ekil 3.119
150
3.4.4.5 “MAKE” Program n Kullan :
Baz durumlarda Proteus VSM'deki nesne kodu olu turma kurallar , yap lan uygulaman n
gereklerini kar lamaz. Bu durum birden çok say da kaynak ve nesne dosyas ; ba lant
amas oldu unda meydana gelir. Ortaya ç kan sorunu gidermek için harici bir nesne kodu
üreteci (make program ) kullan r.
Nesne kodu üreteci olarak, derleyici ile edinilen “MAKE” program kurulur. Uzant “.mak”
yap r ve ekil 3.118’de gösterilen “always built” segmenti etkinle tirilir. Normal durumlarda
komut sat : -f %1 eklindedir.
Add / Remove Source Files komutuyla aç lan pencerede ( ekil 3.116) .mak uzant dosya
kaydedilir.
Kaynak dosyalar eklenir fakat bu penceredeki “Code Generation Tool” listesinde <NONE>
seçilir. Bu a amadan sonra Proteus Vsm daima harici yüklenen bu nesne kodu üretecini
ko turacakt r. Hangi denetleyici ve kaynak kodu için hangi üreteç-derleyicinin çal aca na
karar vermek bu programa ba r.
3.4.4.6 Üçüncü Taraf (Third Party) Kod Üreteci Editörünü Kullanma :
Kaynak Kodu ile çal ma bölümünde de inildi i gibi “kaynak kodu düzenleyicinin ”aç ld
Proteus Vsm mitin düzenleyicisi bir “Notepad” versiyonudur. Burada yap lacak de iklikler
ve düzenlemeler DDE (dynamic data exchange- DDE ko ulan iki uygulaman n ayn datay
payla abilmesini sa layan protokoldür.[36][37] protokolü isteklerine cevap verir. Yönergeleri
geli mi bir metin düzenleyicisi de (Örne in : UltraEdit) [38] kullan labilir. Fakat IDE türü
ortamlar DDE komutlar na tepkisizdir. Bu nedenler düzenleyici ile çal mak için u ad mlar
gerçekle tirilir :
ekil 3.115’ de görülen pencere aç r. (Source)
151
Setup External Text Editor seçene i ile ç kan pencerede ( ekil 3.120) eklenecek metin
düzenleyicisi bulunarak Proteus VSM'ye tan r.
ekil 3.120
Proteus VSM'de metin düzenleyicinin dosyalar DDE protokolü ile açar ve kaydeder. Yeni
kaydedilen metin editörün ise komutun sözdizimi (syntax : Bir programlamada, bilgisayar n
anlayaca sözcükler, sözcüklerin s ralanmas ve bile imi ile noktalama i aretleri olarak -
bili im sözlü ü)kullan yüklenen program n yard m menüsünden ara labilir.
3.4.4.7 Üçüncü Taraf (Third Party) IDE Kullanma :
Profesyonel derleyici programlar n hepsinin kendilerine ait geli tirme ortamlar

bulunmaktad r IDE :Integrated Development Environment: çinde Metin ve Kode
düzenleyicinin (editor), derleyicinin (Compiler), hata ay klay n (debugging) ve
yorumlay (interpreter)gibi yaz m uygulamalar bünyesinde bar nd ran program
geli tirme birimidir.[39]
Mikrodenetleyiciler için IAR, Vision2, MPLAB-IDE, AVR Studio ide programlar

ralanabilir. Mikrodenetleyiciye yüklenecek kodlar bu paket program ile olu turulup
derlendi inde Proteus VSM ile yap lacak bir benzetimde kullan lan denetleyiciye yüklenen
kodlar haz r hale gelir. Benzetim i leminde sadece derleme ve hata ay klama sonunda olu an
dosyan n (nesne uzant : .asm, .coff, .codd ) ilgili denetleyiciye yükleme i lemi
gerçekle tirilir. Proteus VSM harici IDE'ler ile uyumu iki ekildedir:
152
Proteus VSM harici hata ay klay olarak da kullan r. Hata ay klama uygulamas n
denetimi ISIS ara yüzü ile gerçekle tirilir. Proteus tak-çal r benzetimi olarak kullan r. Hata
ay klama uygulamas n denetimi IDE ortam nda gerçekle tirilir. Bu durumda Proteus bir
çe it devre içi öykünücü (emulator : Bir bilgisayar n ya da bilgisayar bile eninin bir ba kas
gibi davranmas sa layan yaz m ya da donan m. ) olarak görev yapar. Kullan lan IDE ile
TCP/IP protokolü üzerinden haberle ir. Burada IDE hata ay klay bir PC'de Proteus da di er
PC de çal r.
ekil 3.121 Keil IDE ile Proteus Etkile imi [40]
3.4.4.8 Proteus VSM'de Kaynak Düzeyinde Hata Ay klama:
Desteklenen derleyicilerin ay klama yükleyicileri ile kaynak kodu dizininde hata ay klamak
mümkündür. Bu yükleyiciler Loaders.dll adl dosyada yer al r. Derleyici Proteus VSM
taraf ndan destekleniyor ise, projedeki her kaynak dosyas için bir kaynak kodu penceresi
aç r ve bunlar “debug” menüsünde görülür.
153
3.4.4.8.1 Kaynak Kodu Penceresi:
Pencerenin üst k sm ndaki kaynak kodunun yerinin gösterildi i yerde benzetime yüklenen
tüm kaynak kodlar listelenmi tir. Bu liste aç larak istenen kaynak kodu ile çal ma
sa lan r.Mavi çubuk o anda i lenmekte olan komut sat gösterir. ( ekil 3.122) Burada F9
a bas rsa (ya da toogle Breakpoint) o sat ra mola atan r (k rm nokta ile gösterilir). K rm
ok ile gösterilen “program counter” o anki yerini belirtir.K rm halkalar ise molalar n
konuldu u yerleri gösterir.
ekil 3.122
Bu pencerenin üzerinde sa t k ile ekil 3.123’deki pencere aç r.
154
ekil 3.123
3.4.4.8.2 Ad mlama :
Step Over : Tek Sat r ilerle (Komuttan ba ms z)
Step Into : Bir sonraki komuta ilerle.
Step Out : Mevcut alt program bitene kadar ilerle.
Step To : O anki i letilen sat r (mavi çubukla gösterilen) dan komut ak ile tekrar bu sat ra
kadar - kaynak kodu penceresini kapatarak- aradaki komutlar uygulayarak ilerler.
ekil 3.124
ekil 3.124 (soldan sa a : Benzetimin ko ulmas ; Step over ; Step Into; Step Out; Step To;
mola atayan Ya da atanm lar kapat r.
155
3.4.4.8.3 Molalar:
Yaz mdaki veya yaz mla donan m aras ndaki etkile imi sorgulamakta i levseldirler.
Molalar problemin olu tu u alt yordam n ba lang na konulur. Sonra devrenin benzetimi
çal r. Program ak molaya kadar normal ilerler bu molaya geldi inde kaynak kodu
penceresi aç larak hata ay klamaya haz r hale gelir. Buradan sonraki komutlar ad m ad m
çal larak komut ak içindeki yazmaç (register), bellekler (memory) ve devre içindeki
di er ko ullar incelenir.
3.4.4.8.4 De kenler Penceresi :
Mikrodenetleyici için program yaz rken , birçok de ken tan mlan r. Bu pencere ile hata
ay klama yap rken ad m ad m ko ma s ras nda de kenlerin de imi de buradan
gözlemlenir.( ekil 3.125)
ekil 3.125
3.4.4.8.5 Çok Say da CPU ile Çal ma :
Birden çok mikrodenetleyicinin bulundu u bir devrede her denetleyicinin kaynak kodu
“debug” menüsünde listelenmi tir. Ad m ad m çal ma yap rken, gözlemlenen denetleyicinin
kod penceresi incelenir. Ba ka denetleyiciler için hata ay klama yapmak için denetleyicinin
kaynak kodu listeden seçilir.
156
3.4.4.8.6 zleme Penceresi (Watch Window) :
Bellek ve yazmaçlar n gösterildi i pencereler sadece benzetim durduruldu unda görünür.

zleme Penceresinde, benzetim yap rken belirtilen de erler görülür. Bu i lem için benzetim
durdurulur zleme penceresi ve Bellek penceresi (CPU data Memory) aç r. zlenmek istenen
bellek alan fare sile sol t k ile seçilir ve izleme penceresine at r.
ekil 3.126( Bellek penceresinde seçilen alan izleme penceresine at r.(0000 dan 0028'e)
Ayr ca izleme penceresinde sa t k ile aç lan pencereden ada ve adrese göre izlenmek istenen
yeni birimler eklenir. ( ekil 3.127a)
ekil 3.127 (a) zleme penceresinde sa t k ile aç lan pencere
157
b) Gösterilecek datan n tipini seçer (Data Type) c)Datan n gösterilme format belirlenir. (Display
Format)
3.4.4.9 Mikrodenetleyicilerle Çal ma ve Hata Ay klama Uygulamalar :
3.4.4.9.1 PIC:
Microchip firmas n üretti i PIC denetleyicileri, temel assembly dilinden geli mi

programlama dillerine (C) kadar bir çok dilde yaz lm kodlar n derlenerek programlanabilir.
PIC ile ilgili kullan lan yaz m dilleri : Assembly, PIC C, PIC Basic, PIC Basic Pro; Buna
kar k bu dilleri derleyen programlar ise MPLAB, Proton, CCS . Hi-Tech, KEIL
markalar r. Her dile özgü derleme program farkl r. Fakat zaman geçtikçe MPLAB IDE
gibi program paketleri birçok dili derleyebilir özellik alm r ya da üçüncü taraf yaz mlarla
bu eksi ini kapat r.
Bu devrede kullan lacak komutlar MPLAB7.4 IDE yard yla derlenir ve bu IDE program
ile Proteus VSM nin etkile imi yap r.
3.4.4.9.1.1 Microchip MPLAB IDE :
MPLAB IDE, PIC derlemelerinde en çok kullan lan derleyicidir. Bu derleyicinin bir
versiyonu Proteus VSM kurulurken “Tools” dosyas içinde standart olarak kurulur. Bu
sonuçla assembler dilinde yaz lm kaynak kodlar , PIC ile kurulan devre olu turulduktan
158
sonra devreye tan larak derlemesi Proteus VSM ara yüzü ile yap r. Bunun yan nda hata
ay klama (debugging) da bu program arac ile yap r.
3.4.4.9.1.2 PIC ile Led Deneyi :
Bu deneyde 16f877 mikro denetleyicisin portlar na ba sekiz ledin s ra ile yanarak

ilerlemesini sa layacak bir deney yap lacak. Bununla ilgili assembly dili kullan larak
olu turulan komut dizini u ekildedir.
list p=16f877
#include <p16f877.inc>
bsf STATUS,RP0 ;bank1'e geç
movlw b'00000111'
movwf ADCON1 ;PORTA dijital I/O seçildi
movlw b'00000000'
movwf TRISD ;PORTD'nin bütün pinleri ç yap ld
movlw b'11111111'
movwf TRISA ;PORTA'n n tüm pinleri input yap ld
bcf STATUS,RP0 ;bank0'a geç
movlw B'11111111'
movwf PORTA
movwf PORTD
START
btfsc PORT,
goto START
movlw B'00000000'
movwf PORTD
end
159
ekil 3.128
Devre ekil 3.128’deki gibi olu turulur. Devreye enerji verildi inde ledler a dan (RD7
portundan) yukar (RD0 portu) do ru teker teker yanar ve söner. En son led yan p söndükten
sonra bekleme olur ve bu defa yukardan a do ru ledler teker teker yanar ve söner.
Olu turulan komut dizini derlemek için iki farkl uygulama yap r. lk uygulama .asm uzant
komut dosyas MPLAB IDE çal larak derlenir. MPLAB ile derleme i lemi u ekildedir.
Yukar da yaz lan kod dizini, herhangi bir metin düzenleyicisine yaz r ve .asm olarak
kaydedilir. Daha sonra MPLAB IDE ile kurulan MPASM derleyici program aç r. Brovse ile
bu .asm uzant dosya (kayanled.asm) derleyiciye yüklenir. Pencerede görülen ayarlamalar
yap r. Burada önemli olan komut dizinine yaz lan kulland z PIC modeli ve ile
“Processor” listesinden seçilecek denetleyici ayn olmal .Son olarak “Assebly” tu una bas r
ve derleme i lemi ko ulur. Derleme i lemi tamamland ktan sonra herhangi bir hata bulunmaz
ise ekil 3.130’daki pencere ile derlemenin ba ar olarak ko uldu u görülür. Bu derleme
sonucunda kayanled.asm dosyas n bulundu u klasörde ayn adla fakat .hex uzant bir
nesne kodu dosya olu ur.
160
ekil 3.129
ekil 3.130
kinci a amada ise bu komut dizinin Proteus VSM' de kurulan devreye tan lmas r.Devre
de PIC in düzenleme penceresi aç r. ( ekil 3.131 ) Burada “Program File” k sm na nesne
kodu olan kayanled.hex yüklenir ve kaydedilir . Benzetim çal r. Burada ad m ad m
161
çal rma ve hata ay klama yapmak için konu ba nda anlat lan uygulamalar yap r. Kaynak
kodu kayanled.asm Proteus VSM ye yüklenir ve derleyici ve hata ay klay programlar
tan r. Bu uygulamalar yap ld ktan sonra ad m ad m çal rma ve hata ay klama yap r.
ekil 3.132)
ekil 3.131
ekil 3.132
162
kinci yol ise ilk olarak Proteus VSM ye kullan lacak derleyicinin tan larak derleme
(compile) i leminin Proteus VSM ara yüzü ile gerçekle tirilir.Derleyici programlar tan r
(MPLAB proteus içinde bulunmaktad r). Derleyici ve Hata ay klama programlar tan ld ktan
sonra kayanled.asm kaynak kodu Source bölümünden devreye yüklenir. Built All komutu
ko ularak derleme i lemi yap r. Derleme i leminden sonra denetleyicinin özelliklerine
girilerek derleme sonucu ç kan nesne kodu dosyas (kayanled.hex) denetleyiciye yüklenir. kii
yöntemde de uygulama basamaklar say yak n olsa da birden fazla denetleyiciler
kullan larak yap lan i lemlerde ProteusVSM ara yüzü ile Proteus VSM' ye tan lan kaynak
dosyalar n tümünün derleme i lemleri ayn zamanda yap r.
3.4.4.9.1.3 “ProteusVSM Viewer” MPLAB çerikli
“Proteus VSM MPLAB viewer” ematik tasar m ve gömülü yaz m sistemlerini geli tirilmesi
aras nda bir köprü görevi üstlenir. Microchip ve Labcenter firmas n ortak olarak geli tirdi i
bu program katmans z bir ekilde ematik tasar mdan, yaz m geli tirme, derleme hata
ay klama ve yard mc benzetime (co-simulation) geçi i sa lar.
ekil 3.133 ( Proteus VSM Viewer içerikli MPLAB program nda devre benzetimi ve hata ay klama)
163
Yaz m Gereksinimleri :
Proteus VSM 6.9 ve üstü
Microchip MPLAB 7.2x ve üstü
Temel lemler :
ISIS ile normal bir ekilde ematik dere kurulur.
MPLAB çal r ve proje aç r.
Hata Ay klama (debugger) Menüsünden, ( ekil 3.134) hata ay klay olarak ProteusVSM
seçilir. (E er Proteus Viewer listede yok ise , MPLAB içinde “view menu” den
çal labilir. ( ekil 3.135)
ekil 3.134
ekil 3.135
Proteus Viewer ile aç lan ProteusVSM penceresinden kurulan ematik devre aç r.MPLAB
debugging menüsünden “Start Simulation” komutu ko ulur ve hata ay klama i lemi ba lat r.
164
3.5 ARES PROFESSIONEL KULLANIMI
Ares profosyonel program Proteus program n bir alt program r. Ares program ISIS’de
çizilmi bir eman n otomatik olarak bask devre i lemini gerçekle tirebilirken bunun yan nda
serbest olarak çizime de imkan tan r.Ancak bir bask devre ç kart rken izlenmesi gereken
baz yollar vard r.Öncelikle bask devresi ç kart lacak olan elektronik devrenin do ru bir
ekilde çal mas gerekir. Devre kontrol edildikten sonra giri -ç ve besleme için
konnektörler al nmal ve bask devreye monte edilmelidir. Gerekti i durumlarda yollar n
kal nl padlerin geni li i ve yollar n birbirine olan uzakl iyi ayarlanmal r.Özellikle
yüksek frekanslarda çal an devrelerde bu çok önemlidir. Bu bölümde isis ile yap lan bir
devrenin bask devresi Ares kullan larak haz rlan r.Bunun için öncelikle devrenin ISIS’de
çal lmas gerekir.
ekil 3.136
Devrenin çizilmesi ve analiz i lemleri a amalar ndan sonra bu devrenin bask devresi
çizilecek olursa ekil 3.136’ da görüldü ü gibi ARES yazan butona bas lmak suretiyle Ares
program na devre emas aktar r. Bask devreye aktar m a amas nda kaynaklar, giri ve
lar CONN-Hx ( x yerinde 2 4 6 vs gibi say lar gelecek bu say lar klemens say verir.)
165
olarak tan mlanm olan klemens ba lant lar için ufak bir de ikli e tabi tutulur. Bu
de iklik ekil 3.137’de verilmi tir.
Ares
butonu
ekil 3.137
Ares bize baz elemanlar için k f yap sorar bu elemanlara uygun k f kullan taraf ndan
belirlenir.
Otomatik Otomatik
eleman ba lant lar yapar
yerle tirir
Çizilen emada kullan lan

elemanlar n listesi
ekil 3.138
166
Kart boyutunu seçebilmek
için düzenleme ikonuna En son olarak bu
bas r ikon seçilerek
kare eklinde bir
alan belirlenir
Board Edge
seçene i eçilip
kart boyutu
ekil 3.139
Bu a amadan sonra fare çal ma ekran nda farkl noktalar t klamak suretiyle elemanlar
çal ma ekran na al nabilir veya kart boyutu belirttikten sonra Tools menüsündeki auto
placer ( otomatik yerle tir) veya k sa yol tu uyla otomatik eleman yerle imi sa lan r. Bu
amadan sonra eleman farenin sa tu uyla seçilip (b rak lmadan) sürüklenmek suretiyle
istenilen ba ka bir yere ta r . Bu i lem ekil 3.140’da görülür.
ekil 3.140
167
Bu i lem sonunda elemanlar n birbirleri aras ndaki yollar n çizim a amas na geçilir. Otomatik
çizim menüsü k sa yolu t klanmak suretiyle veya Tools menüsünden Auto Router seçene i
seçilerek çizdirme i lemine ba lan r. Bu i lem sonunda bir menü ekran gelecektir. ekil
3.141’deki bask devre çizim yönetim menüsünden edit strategies seçene i seçilerek ( ekil
3.142 ) bask devre özellikleri bask kat say vb. birçok özellik ayarlanabilir.
ekil 3.141
Tek katl çizim yapmakiçin

power ve signal seçenekleri
teker teker seçilerek Pair1 ve
Vert seçenekleri Bottom
Copper ( Bak r Yüzey) olarak
seçilir.
ekil 3.142
168
ekil 3.142’deki menüde pad-pad, pad-yol vb. birbirleri aras ndaki uzakl klar n minumum
seviyeleri ayarlanabilir. Bu i lemler sonunda bu seçenek onayland ktan sonra ekil 3.141’deki
menü gelir ve bu menü de onayland ktan sonra otomatik çizim ba lar. E er çizim tam olmazsa
ekil 3.143’daki ekran görüntülenir. Bu ekranda onayland ktan sonra ye il çizgilerle
birle meyen ayaklar varsa bunlar belirtir bu noktadan sonra kullan müdahale ederek
çizilemeyen yollara atlama koymak suretiyle bask devreyi tamamlam olur.E er atlama
yapmak istenmezse komponentler board’a tekrardan farkl ekillerde yerle tirilir ve
yukar daki i lemler tekrarlan r.
ekil 3.143
ekil 3.144
ekil 3.144’de görüldü ü gibi bask devre yollar mavi ile gösterilmi olup yap lamayan
ba lant lar ye il ince çizgilerle gösterilir.
169
ekil 3.145
ekil 3.145’de bask devrenin tamamlanm hali görülmektedir. Bu çizimin ç kt n al p

ka t üzerine bast lmas için, Output menüsünden print seçene i seçildikten sonra ekil
3.146’deki pencere görüntülenir bu pencereden yazd rma seçenekleri seçilerek yaz dan ç kt
al r.
* Üst bak r ç kt Bask devre ç kart rken

* Alt bak r ç kt mirror yani tersleme
* Üst eleman lemi yap lmal r.
görüntüsü
* Alt ipek ç kt
Yaz ç kt % olarak
boyuyu
ekil 3.146
170
ekil 3.147(a) ekil 3.147(b)
ekil 3.147’deki bask devre yaz dan ç kt al nabilir. Eleman yerle imleri verilmi tir.
Ayr ca output menüsünden export bitmap seçene i ile istenilen yere bask devre veya
yerle imi resim olarak al nabilir.
171
BÖLÜM IV
SONUÇLAR ve DE ERLEND RMELER:
Ça n en önemli yard mc araçlar ndan biri haline gelen bilgisayar ve yaz mlar n
teknik bilimlerdeki önemi gün geçtikçe artmaktad r. Elektronik dal nda, bilgisayar n hem
itim hem de i alan ndaki kullan n artmas , elektronik ile ilgili yaz mlar n niteli i ve
niceli inin artmas na ortam haz rlar. Özellikle elektronik devre tasar nda temel i lev ve
zorunluluk haline gelen devre analiz programlar n özde benzer i ler yerine getirmelerine
kar n 20’ye yak n firman n bu yaz mlar üzerinde çal p hizmet sunmas , bu programlar n
özelliklerinde, i levselliklerinde ve kullan m alanlar nda çe itlili in artmas na sebep olur.
Bu rekabet ortam nda kendine özgü yer edinmeyi ba aran yaz mlardan biri de bu
ara rman n konusu için incelenilen “Proteus” program r. Proteus ematik tasar m, devre
analizi ve bask devre olu turma gibi uygulamalar bünyesinde toplam bir paket
program r. Tasar m, ara rma ve geli tirme alan nda ve görsel ölçme araçlar n kullan
ile de e itim alan nda çok kullan lan bir programd r. Fakat Proteus program n bu konumu,
sürekli geli mekte olan yaz mlar n varl ndan risk alt ndad r. Bunun nedenleri u ekilde
ralan r:
• Kullan dostu olmamas , kullan n ö renilmesi ve al lmas n zor olmas
• Grafiksel analizde, temel olarak SPICE analizlerinin birço unu yapabilmesine kar n
grafiklerin yönetimi ve görselli inde zay f olmas ,
• Görsel ölçüm araçlar n olmas , birçok analiz program na göre bir art özellik
olmas na kar n, “Multisim” gibi programlar n ölçüm araçlar ndaki çe itlilik ve gerçek
ölçüm araçlar n birebir canland rma özelli ini kullan ya sunmas Proteus'un bu
alanda geride kalmas na yol açar.
172
Özellikle e itim konusunda bir elektronik benzetim ve canland rma programlarla çal arak,
laboratuar uygulamalar nda maliyetten ve zamandan tasarruf yapmak isteyen e itim kurumlar
bu durumu göz önüne almal r.
Ara rma-geli tirme uygulamalar nda ise 6000 parçal k devre eleman çe itlili i ve 4000'nin
üzerinde spice modeli içeren Proetus program , ö renci ve orta düzey kullan mlar için yeterli
olmas na kar n; büyük çapl Ar-Ge ve tasar mlarda 23000 modeli olan programlar n
gerisinde kalm r. ( Labcenter firmas kullan n iste ine göre çe itli modeller
ekleyebilmektedir.)
Ara rma yap rken üzerinde çal lan Proteus 6.9 ve 6.7 versiyonunda baz zorluklarla da
kar la ld . Devre uygulamalar yap rken kar la lan zorluklar unlard r :
• Yard m menüsünün ayr nt olmas na kar n, baz kullan m ve menü bilgilerini

bar nd rmamaktad r ya da verilen bilgilerde ise eksik bilgiler görülür.(örnek olarak;
“Seç ve sor” özelli inde anlat lan “multimeter” ikonun bulunmamas )
• Ohm metrenin olmay direnç ölçümü gerektiren uygulamalar n gerçekle tirilmesine

neden olur.
• Görsel ayarlanabilir güç kayna n olmamas , gerilim kayna ndaki de im sürerken

devrenin tepkisinin gözlemlenmesini olanaks z k lm r. Bu de imlerin normal
ekilde yap lmas ise zaman kayb na neden olur.
• Baz modellerde (1N4001~1N4004) elde edilen sonuçlar olmas gerekenden çok farkl
sonuçlar vermi tir. (diyot karakteristi i deneyi) . (Firma yetkilileri bunun nedeni
olarak modellerin güncel olmad söylemektedir. (Labcenter forumu))
• Kütüphane içinde listelenen tüm elemanlar n benzetimi için gerekli spice modelleri
bulunmamaktad r.
Bunlar n haricinde görüldü ki Proteus say sal, analog ve kar k devre analizlerinde
ba ar r. Özellikle say sal analizler için sundu u görselli i ve uygulamalar analog
uygulamalara göre daha kolay bu analizlerin uygulamalar kullan dostudur.
173
Ölçme teknikleri ve kullan lan üreteç (sinyal, ak m, gerilim vb.) çe itlilik kullan ya seçme
özgürlü ü getirir. Devreye çok fazla ölçüm cihaz ba lanmas ile olu acak eleman
kalabal n önüne geçilebilir ya da sadelik sa lar. Analiz için canland rmas yap lacak
ortam n bir çok de er ( s cakl k, i lem ad m zaman vb. ) ayarlanabilir. Devrenin farkl
ortamlar için farkl tepkiler verdi i görülür. Kütüphane içinde bulunmayan devre elemanlar,
kullan taraf ndan eleman n parametreleri girilerek olu turulur. Birçok görsel etkile imli
devre eleman bulunur ve bir çok programa göre LCD çe itlili i fazlad r.
Bunlar n yan nda Proteus'un bir önemli özelli i de mikro i lem ve mikro denetleyici
uygulamalarla uyumlu olmas ve bu elemanlar ile kurulan devrenin benzetim, canland rma
uygulamalar ve PCB'si elde edilmektedir. Gömülü (embedded) sistemlerin en önemli eleman
olan mikro denetleyiciler ile ematik tasar m ve benzetim yap ld gibi bu denetleyicilere
yüklenen kodlar n hata ay klamas da yap r. Bu elemanlar n modellemesinin yap ld di er
analiz programlar Multi MCU ve Visionics den farkl olarak piyasada bulunan 8 bitten 32
bittilik birçok mikro denetleyicinin modelinin bulunmas ve tüm karma k uygular n
yap labilmesi ayr ca bu denetleyicilerin derleyici programlar ile etkile imli olmas önemli bir
avantajd r. (Ekler MCU analiz programlar ) (devre analiz programlar kar la rma)
174
Tablo 3.16 Çe itli Yönlerden Tüm Analiz Programlar n Kar la lmas [41]
Model 6000+ 16000+ 14000+ 5000+ 23.500+

Özellikler
Say Proteus
(Analog,Say sal, Multisim
(Analog,Say sal, Orcad
(Analog,Say sal, Protel
(Analog,Say sal, Icap
(Analog,Say sal,
Kar k) Kar k) Kar k) Circuitmaker
Kar k) Kar k)
Kullan
Mikro yi / Atmel,
Pic, zorluklar Güçlü/kullan
Pic, Atmel 8051 Güçlü/kullan
Yok Güçlü/kullan
Yok Güçlü/kullan
Yok
lavuzu/ var
denetleyici Motorola, Intel,
kullan m
benzetimi Basic Stamp,
kolayl Philips-Arm
ematik Labcenter SDF, Import: Export: Edif, Import: Export: Edif,
“import-
Fiyat SPICE, SPICE-
360$-1600$ Orcad/Pspice,
3.394$-5890$ Allegro PCB,
1355$-8000$ Orcad/Pspice,
395$-1400$ Mentor, PADS,
1380$
export” AGE, Tango, Ulticap, VHDL, NC VHDL Export: Edif, Tango
formatlar Boardmaker, Verilog, FPGA Desktp. & VHDL, FPGA,
EEDesigner, and LabView Synplicity PLD
Futurenet, Racal Export: many Synplify
& Valid. PCB providers
Ortam Yap r Yap r Yap r Yap r Yap r

Parametre
De imleri
Ölçme Sabit –Yer Sabit – Yer Sabit – Yer Sabit – Yer Haretkeli- yer
Probu de tirme de tirme de tirme de tirme de tirme
yap lacaksa yap lacaksa yap lacaksa yap lacaksa benzetim
benzetim i lemi benzetim i lemi benzetim i lemi benzetim i lemi ras nda da
sonland lmal sonland lmal sonland lmal sonland lmal yap r de im
zamanl
grafi e yans r
SPICE3F5/ SPICE 3f5 SPICE 2G XSPICE SPICE3f5/XSspice SPICE3f5

XSPICE tabanl tabanl PSPICE tabanl IsSPICE
PROSPICE
Analog & Yap r Yap r Yap r Yap r Yap r
A/D
benzetim
Tüm Spice Worst-Case, Sensitivity Distortion Sensitivity ve Hepsi
Analizleri Monte Carlo, yap lmaz yap lmaz Distortion
Sensitivity yap lmaz
yap lmaz
Görsel Var Var Yok Yok Yok
Cihaz
Özel Audio, Whdl ve Yok FPGA(field Transient
Analiz Interactive, Labwiev programmable extreme value,
Türü Conformance, gate array root-summed
Frekans )VHDL(hardware squares,
description
language)
yard mc
benzetimleri
175
Bu verilerin nda u sonuçlar söylenebilir. Proteus, fiyat ve özellikleri ele al nd nda
itim ve i kullan nda oldukça yeterlidir. Buna ek olarak mikro denetleyicili devreler için
geni uygulama alan ile bu alan imdilik en önemli programd r.
176
KAYNAKLAR
1
ATTIA, J. ; “Teaching Elecronics with Matlab” Department of Electrical Engineering Prairie View A&M
University
2
ATTIA, J. ; “Electronics and Circuit Analysis using MATLAB” , CRC Press, (1999), 96-98
3
http://www.orcad.com/simulink.aspx
4
: www.electronicsworkbench.com
5
www.aboutspice.com
6
ÖZKAN, S. ; “Proteus 6.2 Incelenmesi , Bitirme Tezi, Gazi Üniversitesi Teknik E itim Fakültesi, Ankara,
Türkiye (2004)
7
Multisim kullanma k lavuzu ve cihazlar sayfas
http://www.electronicsworkbench.com/academic/eduprod_ms10.htm
8
SANKUR, B. ; “Bili im Sözlü ü Yaz ”, Pusula Yay nc k
9
http://users.pandora.be/educypedia/electronics/I2C.htm ( ubat 2006)
10
http://www.antrak.org.tr/gazete/122003/ziya_erdemir.htm ( ubat 2006)
11
http://www.embedded.com/story/OEG20020124S0116) (May s 2006)
12
D NÇER, G.; “Proteus ile ematik Çizim ve Simulasyon”, ISIS USER guide çevirisi, Infogate, (1999), 126
13
D NÇER, G.; “Proteus ile ematik Çizim ve Simulasyon”, ISIS USER guide çevirisi, Infogate, (1999), 127
14
http://support.labcenter.co.uk/forum
15
SEDRA, A. ; “Microelectronics”, Oxford, (2005) 149
16
SEDRA, A. ; “Microelectronics”, Oxford, (2005) 167
177
17
BOYLESTAD, R. ; “Elektronik Elemanlar ve Devre Teorisi”, MEB Yay nevi, (1998) 441-442
18
MANO, M.: “Say sal Tasar m”, MEB Yay nevi (1997) 29-30
19
MANO, M.: “Say sal Tasar m”, MEB Yay nevi (1997) 219
20
MANO, M.: “Say sal Tasar m”, MEB Yay nevi (1997) 284
21
UÇAR, F. ; “ leri Elektronik Dijital”, K PA , 262
22
DER N, O.; “Mersin Üniversitesi Say sal Tasar m Ders Notu”
23
UÇAR, F. ; “ leri Elektronik Dijital”, K PA , 266
24
www.labcenter.co.uk (Aral k 2005)
25
Elektor Magazine 09/04
26
ISIS User Guide
27
Elektor Magazine 09/04
28
www.labcenter.co.uk (Ocak 2006)
29
SANKUR, B. ; “Bili im Sözlü ü Yaz ”, Pusula Yay nc k
30
http://www.ifi.unizh.ch/richter/people/pilz/oct/ )
31
http://en.wikipedia.org/wiki/Object_code (May s 2006)
32
http://www.labcenter.co.uk/support/vdmmplab.htm] (Nisan 2006)
33
http://www.labcenter.co.uk/index.html?/products/compilers.htm
34
http://www.labcenter.co.uk/ordering/cprices.htm (May s 2006)
35
DINÇER , G.; “Proteus ile ematik Çizim ve Simulasyon”, ISIS USER Guide Türkçe Çevirisi, Infogate,
(1999)
36
http://www.webopedia.com/TERM/D/DDE.htm
37
http://www.programlama.com/sys/c2html/view.php3?DocID=541 (May s 2006)
38
www.ultraedit.com (May s 2006)
39
http://www.webopedia.com/TERM/I/integrated_development_environment.html
40
( http://www.labcenter.co.uk/support/vdmkeil.htm
41
Icap www.intusoft.com (May s 2006)
GRAY, E. ; “Computer Simulation and Circuit Analysis”, IEEE Transactions Vol36 n:1, (1993)
ROHVER, R. ; “Circuit Simulation the Early Years”, IEEE 8755-39996/92/$3.00, (1992)
HATZOPOULOS, A. ; “Computer Aided Circuit Analysis and Design Projects for Electronic Engineering
Students”, Engineering Since and Education Journal, February 1999
178

Proteus Isis

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Proteus Isis

Uploaded by

Copyright:

Available Formats

ÖZET

PROTEUS LE DEVRE ANAL

SEMBOL L STES .................................................................. III

TABLO L STES ..................................................................... XI

BÖLÜM II. B LG SAYAR DESTEKL DEVRE ANAL

II.1.1 Matlab Uygulamalar ............................................................... 4

II.2 SPICE TABANLI PROGRAMLAR LE ANAL Z.................... 7

II.2.1.1 Genel Özellikler............................................................ 8

II.2.2 CircuitMaker 2000.................................................................... 11

II.2.2.1 Genel Özellikler................................................................... 11

II.2.3.1 Orcad ematik ve Benzetim Programlar .......................... 14

II.2.3.1.1 Orcad Capture............................................................... 14

II.2.3.1.2 Capture CIS Option...................................................... 15

II.2.3.1.3 Pspice A/D...................................................................... 15

II.2.4.1 Genel Özellikler................................................................... 17

II.2.5 Günümüzde kullan lan Spice Tabanl Programlar n Listesi.. 19

BÖLÜM III. PROTEUS........................................................ 20

III. Genel Özellikleri............................................................................. 21

III. Art lar ............................................................................................ 22

III.1 GÖRSEL ANAL Z.................................................................... 23

III.1.1 Isis Kullan Arayüzü........................................................ 24

III.1.1.1 Canland rma Kontrol Paneli........................................ 24

ΙΙΙ.1.1.2 Ακτιφ Κοµπονεντλερ Γστεργελερ ϖε Τετικλεψιχιλερ..... 24

ΙΙΙ.1.1.3 Ετκιλε≡ιµλι Βενζετιµ Αψαρλαρ...................................... 25

ΙΙΙ.1.1.4 Βενζετιµ √λµλερι......................................................... 26

ΙΙΙ.1.1.4.1 Χανλανδρµα Εφεκτλερι.............................................. 26

ΙΙΙ.1.1.4.1.1 Πιν Λοϕικ ∆υρυµλαρ........................................... 26

ΙΙΙ.1.1.4.1.2 Ψολδακι Γεριλιµι Ρενκλε Γστερ....................... 26

ΙΙΙ.1.1.4.1.3 Κολδακι Ακµ Οκ ιλε Γστερ............................ 26

ΙΙΙ.1.1.4.1.4 ςολταϕ Ακµ Προβλαρν Γστερ......................... 27

ΙΙΙ.1.1.4.1.5 Σε ϖε Σορ Βιλγισι............................................... 27

ΙΙΙ.1.1.4.1.6 ∆Χ ∩αλ≡µα Νοκτασ......................................... 27

ΙΙΙ.1.1.5 Γεριλιµ Ακµ Προβλαρ................................................. 28

ΙΙΙ.1.1.6 Σαναλ Χιηαζλαρ.............................................................. 28

ΙΙΙ.1.1.6.1 Ι2Χ Ηατα Αψκλαµα.............................................. 29

ΙΙΙ.1.1.6.2 ΣΠΙ Ηατα Αψκλαψχ............................................. 30

ΙΙΙ.1.1.7 Χανλανδρµα Σρεχι ∆ενετιµι...................................... 30

ΙΙΙ.2 ΓΡΑΦ⇑ΚΣΕΛ ΑΝΑΛ⇑Ζ............................................................... 31

ΙΙΙ.2.2 Σαψσαλ Αναλιζ........................................................................ 39

ΙΙΙ.2.3 Καρ≡κ (Μιξεδ) Αναλιζ....................................................... 43

ΙΙΙ.2.4 Φρεκανσ Αναλιζι..................................................................... 43

ΙΙΙ.2.5 ∆Χ ∆ε ι≡ιµ (Σωεεπ) Αναλιζι.................................................. 47

ΙΙΙ.2.6 ΑΧ ∆ε ι≡ιµ (Σωεεπ) Αναλιζι.................................................. 50

ΙΙΙ.2.7 ∆Χ Τρανσφερ Χυρϖε Αναλιζ...................................................... 52

ΙΙΙ.2.8 Νοισε (Γρλτ) Αναλιζι............................................................ 54

ΙΙΙ.2.9 ∆ιστορτιον (Βοζυλυµ) Αναλιζι.................................................. 54

ΙΙΙ.2.10 Φουριερ Αναλιζ........................................................................ 55

ΙΙΙ.2.11 Αυδιο (Σεσ) Αναλιζι................................................................ 57

ΙΙΙ.2.12 Ιντεραχτιϖε (Ετκιλε≡ιµ) Αναλιζι............................................. 59

ΙΙΙ.2.13 ∆ιγιταλ Χονφορµανχε (Σαψσαλ Υψυµ) Αναλιζι..................... 59

ΙΙΙ.3 ΙΣΙΣ ΠΡΟΓΡΑΜ ΚΥΛΛΑΝΙΜΙ................................................... 63

ΙΙΙ.4 ΠΡΟΤΕΥΣ ςΣΜ ΥΨΓΥΛΑΜΑΛΑΡΙ.......................................... 66

ΙΙΙ.4.1 Αναλογ ∆ενεψλερ........................................................................ 66

ΙΙΙ.4.1.1 ∆ιψοτ Καρακτεριστι ινιν ∩καρτλµασ.................................. 66

ΙΙΙ.4.1.2 Ζενερ ∆ιψοτ......................................................................... 73

ΙΙΙ.4.1.3 ϑφετ Κυϖϖετλενδιριχιλερ.................................................... 78

ΙΙΙ.4.1.4 RC Aktar ml Çok Katl Kuvvetlendiriciler...................... 89

ΙΙΙ.4.1.5 Αλτ Κεσιµ Φρεκανσ.............................................................. 94

ΙΙΙ.4.1.7 Τρεϖ ⇑ντεγραλ Αλχ ∆εϖρελερ............................................. 104

ΙΙΙ.4.2 ∆ιϕιταλ ∆ενεψλερι ........................................................................... 110

ΙΙΙ.4.2.1 Μαντκ Καπλαρ..................................................................... 110

ΙΙΙ.4.2.2 Φλιπ Φλοπ................................................................................ 112

ΙΙΙ.4.2.3 Καψδρµαλ Καψδεδιχι........................................................... 113