30.12.

2021

EHMB207
Sayısal Tasarım
14. Hafta (12. Ders)

• PROF. DR. CEVAT ERDAL

• Arş. Gör. Dr. Lütfi Ulusoy

SENKRON ARDIŞIL LOJİK DEVRELER

Ardışıl devreler kombinezonal (belleksiz) lojik
devrelerle bellek elemanlarının birlikte
kullanılmaları ile gerçeklenirler.

Bu devrelerin çıkışları giriş ve bellek

elemanlarının durumlarının bir
fonksiyonudur. Yani, ardışıl devrelerin çıkışları
yalnız mevcut girişlere değil aynı zamanda
geçmiş girişlere de bağlıdır.

Bir ardışıl devrenin blok diyagramı aşağıdaki

şekildeki gibi gösterilebilir:

Girişler Çıkışlar

Kombinezonal
Devre Bellek
Elemanları

1
 30.12.2021

Ardışıl devre dış girişlerden ikili bilgiyi alır,

bunu bellek elemanlarının o andaki durumları
ile değerlendirerek çıkışların ikili değerlerini
belirler.

Bellek elemanlarının bir sonraki durumları

yine dış girişlerin ve bellek elemanlarının o
andaki durumlarına bağlıdır.

Yani, bir ardışıl devre girişlerin, çıkışların ve iç

durumların zamana göre sıralanmaları ile
belirlenebilir.

İki tip ardışıl devre vardır. Bunlar:

1- Senkron Ardışıl Devre: Davranışı, zamanın

ayrık anlarında, işaretlerinin içerdiği bilgiden
hareketle tanımlanabilen devrelerdir.

2- Asenkron Ardışıl Devre: Davranışı, giriş

işaretlerinin değişme ve belli bir andaki
etkilenme sırasına dayanan ardışıl lojik
devrelerdir.

Bellek Elemanlarının blok şeması ile

gösterilimi aşağıdaki gibidir:

Uygulanan Belllek Çıkış

Giriş Elemanı
İşaretleri

Bellek elemanları girişlerin bir kombinezonu

ile yeni duruma geçerek çıkış üretirler. Ama
bu kombinezonu sağlayan darbeler aynı anda
gelmelidirler.

2
 30.12.2021

Bu nedenle bellek elemanları, uygulamada

aşağıdaki şekilde gösterildiği kullanılırlar.

Uygulanan Bellek
...

Girişler Elemanı Çıkış

(Memory)

Saat Darbesi
(CP)
Böylece,

Böylece farklı kaynaklardan gelen girişler

saat girişi lojik 1 oluncaya kadar (bu süre
ayarlanabilir ve bütün girişlerin aynı anda
VE kapısının girişine gelmesine yetecek
kadar olur) belleğe uygulanmaz.

Bellek elemanları, giriş sayılarına ve girişlerin

bellek elemanının durumunu etkileme
biçimine göre farklılık gösterirler.
İki tür bellek elemanı vardır:
1- Latch’ ler: İşaretlerin seviyelerine göre
çalışırlar. Bunlara seviye-duyarlı elemanlar da
denir.

2- Flip-flop’ lar: İşaretlerin geçiş özelliklerine

göre çalışırlar. Bunlara kenar-duyarlı
elemanlar da denir.

3
 30.12.2021

Saat girişli ardışıl devrelerde bellek

elemanı olarak flip-flop’ lar kullanılır.
Bunlar bir bitlik bilgiyi saklama
özelliğine sahip elemanlardır ve kısaca
FF ile gösterilirler.
Bunların iki çıkışı vardır. Çıkışlardan biri
saklanan bitin normal değerini (Q),
diğeri ise saklanan bitin tümleyenini
(Q´, Q) gösterir.

Yani, kararlı durumda flip-flop’ un

çıkışı (Q) ya 1 ya da 0 ‘ dır.

Bunlar iki-kararlı elemanlardır ve

durumlarını değiştirecek bir giriş
işareti uygulanıncaya kadar son
durumlarını korurlar.

Bir Flip-Flop’ un blok şeması aşağıdaki gibi

verilebilir.

1 Q
FF
2 Q′ ; Q

Burada,
Q: Saklanan bitin değeri

Q′: Saklanan bitin tümleyeni

4
 30.12.2021

Bir saat darbeli senkron ardışıl lojik devrenin blok

şeması aşağıdaki gibi verilebilir:

Girişler Çıkışlar
Kombinezonal
Devre Flip-Flop

Saat
Darbesi

Saat Darbelerinin Zamanlama Diyagramı

FLIP-FLOP TÜRLERİ
1- SR-Flip-Floplar (Latches)

R (yeniden Q
başlatma)
S (Kurma) Q′ ; Q

Bunlar iki türlü gerçeklenebilirler:

1- VEYADEĞİL (NOR) lojik kapıları ile ,
2- VEDEĞİL (NAND) lojik kapıları ile.

Bu flip-flop’ un iki kullanışlı durumu vardır.

- Çıkış Q = 1 ve Q’ = 0 olduğunda, flip-flop
kurma (set) durumundadır.
- Q = 0 and Q' = 1 olduğunda flip-flop yeniden
kurma (reset) durumundadır.
Bu tip flip-flop’ un durumunun değişmesi
gerekmedikçe her iki giriş de lojik 0
seviyesinde tutulur.
Q and Q' çıkışları normal olarak birbirlerinin
tümleyenidirler.

5
 30.12.2021

Saat Darbesi (CP) Girişli (Kontrol Girişi)

SR-FF

R (yeniden Q
kurma)

S (kurma) Q′ ; Q

CP Q(t) S R Q(t+1) Q′(t+1)

0 0 0 0 0 1 Başlangıç
Noktası
-.-.- -.-.- -.-.- -.-.- -.-.- -.-.- -.-.-

1 0 0 1 0 1
1 0 1 0 1 0
istenmeyen
1 0 1 1 Belirsiz durumlar
1 1 0 0 1 0
1 1 0 1 0 1
1 1 1 0 1 0
istenmeyen
1 1 1 1 Belirsiz
durumlar

Q(t) : Şimdiki durum (Saat darbesi uygulanmadan önceki FF

ikili durumu)
Q(t+1) : Sonraki durum (Bir darbe uygulandıktan sonraki FF
ikili durumu)

SR
Q 00 01 11 10

0 x 1 Q(t+1)=S+R′Q

1 S≠1
1 x 1 SR=0
R≠1

6
 30.12.2021

D-Flip-Flop
SR-FF’ daki istenilmeyen durumu bertaraf etmenin
bir yolu S ve R girişlerinin aynı anda 1 olmasını
engellemektir.
Aşağıda şeması gösterilen D-FF’ u bu özelliği
sağlamak için geliştirilmiştir.

D Q

CP (En) Q′ ; Q

Bu FF girişten çıkışa bir yol oluşturmaktadır. Bu

nedenle bu FF’ e şeffaf (transparent ) FF de denir.

CP Q(t) D Q(t+1) Q′(t+1)

0 0 0 0 1 Başlangıç
Noktası
-.-.- -.-.- -.-.- -.-.- -.-.-
1 0 1 1 0
1 1 0 0 1
1 1 1 1 0

D
0 1
Q
1 Q(t+1)=D
0
1
1

JK Flip-Flop

Bir JK-FF aşağıda gösterildiği gibidir:

J Q

K Q′ ; Q

7
 30.12.2021

CP Q(t) J K Q(t+1) Q′(t+1)

0 0 0 0 0 1 Başlangıç
Noktası
-.-.- -.-.- -.-.- -.-.- -.-.- -.-.-

1 0 0 1 0 1
1 0 1 0 1 0
1 0 1 1 1 0
1 1 0 0 1 0
1 1 0 1 0 1
1 1 1 0 1 0
1 1 1 1 0 1

JK
00 01 11 10
Q Q(t+1)=JQ′+K′Q
1 1
0

1 1
1

SR-FF ‘ deki belirsizlik durumu yani , (S=1, R=1),

JK-FF’ de belirli durumdur.

J ve K girişleri SR-FF’de olduğu gibi, sırasıyla, FF’i

kurma ve yeniden kurma işlemlerini yerine
getirirler.

Bu yüzden JK-FF’e geliştirilmiş SR-FF denir.

T-Flip Flop(Tümleyen–FF; Toggle-FF)

Bir T-FF aşağıda gösterildiği gibidir:

Q
T
Q′ ; Q

T Q

Q′ ; Q

8
 30.12.2021

Q(t) T Q(t+1) Q′(t)

0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1

T
Q 0 1
1
0
1 Q(t+1)= TQ′+T′Q
1

Flip-Flop Karakteristik (Uyarma)Tabloları

SR-FF
S R Q(t+1)
0 0 Q(t)
0 1 0
1 0 1
1 1 ?

SAAT GİRİŞLİ SENKRON ARDIŞIL LOJİK

DEVRELERİN TASARIMI
Senkron Ardışıl Lojik Devre

Giriş
Kombinezonal Çıkış
Devre Eğer çıkış varsa.
Her zaman bir
çıkış olmayabilir.
Bellek

FF S.A.L.D.

9
 30.12.2021

TASARIM ADIMLARI
Adım-1: Problemi tanımla.
Adım-2: İstenilen özelliklere ilişkin bir küme
oluştur ve lojik devrenin elde edileceği Boole
fonksiyonları listesini elde et.
Adım-3: Problemin sözle ifadesinden ve
istenilen işletim özelliklerinden devre için bir
durum diyagramı elde et. Kullanılacak FF
sayısını belirle.
Adım-4: Eğer yapılabiliyorsa, durum sayısını
azalt.

Adım-5: Durumlara ikili sayılar karşı düşür.

Adım-6: İkili kodlanmış durum tablosunu
elde et.
Adım-7: Kullanılacak FF tipini belirle.
Adım-8: İndirgenmiş flip-flop giriş denklemle-
rini ve çıkış denklemlerini elde et.
Adım-9: Lojik devreyi düzgün bir şekilde çiz.
Lojik kapıların girişlerini ve çıkışlarını
üstlerinde harflerle belirt.

Şimdi bu noktada, devreye ilişkin durum

diyagramının verildiğini varsayacak ve Adım-
3’ den sonraki adımları inceleyeceğiz.

Adım-3: Özellikleri aşağıdaki şekilde verilen

durum diyagramında belirtilen ardışıl
devreyi tasarlayacağız.

10
 30.12.2021

Bu diyagramda yuvarlaklar durumları, oklar

da bir durumdan diğer bir duruma geçmek
için girişleri ve o esnadaki çıkışları
belirtecektir.

Bizim örneğimizde, giriş-çıkış sıraları

önemlidir. İç durumlar sadece istenilen
sıralamayı sağlamak için kullanılmışlardır. Bu
nedenle, yuvarlakların içindeki durumlar ikili
değerler yerine harflerle gösterilmiştir.

Durum diyagramı şöyle verilsin:

Giriş(x)/Çıkış(y) 0/0

0/0 gibi. a 0/0

0/0
1/0
0/0
0/0
b c
1/0 1/0
g d 0/0 e
1/1 1/1
0/0 1/1
f
1/1

Adım-3a: Kullanılacak FF sayısı?

Durum sayısı: 7 23
Kullanılacak FF sayısı : 3

Adım -4: Eğer yapılabiliyorsa, durum sayısının

azaltılması.

Durum sayısını azaltma yöntemini örneğimize

uygulayalım.

11
 30.12.2021

State Diagram (Durum Diyagramı)

Sonraki durum Çıkış

Şimdiki durum

d
2
d
e
1

Reduced State Diagram (İndirgenmiş Durum Diyagramı)

Sonraki Durum Çıkış
Şimdiki Durum

d
d
d

Azaltılmış durum diyagramı aşağıdaki gibi elde

edilir: 0/0

0/0 a
0/0
1/0
e 0/0
b c
1/1
1/0
0/0 1/0
d
1/1

Durum sayısı: 5 23
Kullanılacak FF sayısı : 3

Adım -5: Durumlara ikili sayı karşılıkları verelim.

Durumlara ikili sayı karşılıkları atamanın üç
muhtemel şekli:

Atama 1 Atama 2 Atama 3

Durum

12
 30.12.2021

Adım -6: İkili kodlanmış durum diyagramının elde

edilmesi. Durumlar ikili sayılar atanmış
indirgenmiş durum tablosu:

Sonraki Durum Çıkış

Şimdiki Durum

Q(t) Q(t+1) S R
0 0 0 0 Q(t) Q(t+1) S R
0 0 0 1 0 0 0 X
0 1 1 0
0 1 1 0
0 Belirsiz 1 1
1 0 0 1
1 1 0 0
1 0 0 1
1 1 X 0
1 1 1 0
1 Belirsiz 1 1
Bir flip-flopa ilişkin uyarma
tablosunun elde edilişi

Adım -7: Kullanılacak FF tipinin belirlenmesi:

Şimdi, kullanılacak FF tipine ilişkin uyarma
tablosunu göz önüne alacağız

Q(t) Q(t+1) J K Q(t) Q(t+1) S R

0 0 0 X 0 0 0 X
0 1 1 X 0 1 1 0
1 0 X 1 1 0 0 1
1 1 X 0 1 1 X 0
JK-FF SR-FF

13
 30.12.2021

FF tipine ilişkin uyarma tablosu

Q(t) Q(t+1) T
Q(t) Q(t+1) D
0 0 0
0 0 0
0 1 1
0 1 1
1 0 1
1 0 0
1 1 0
1 1 1
D-FF T-FF

Adım-8, Adım-9: Bu iki adımı örnekle

inceleyeceğiz.
Adım-8: İndirgenmiş flip-flop giriş denklemlerini ve çıkış denklemlerini
elde et.
Adım-9: Lojik devreyi düzgün bir şekilde çiz. Lojik kapıların girişlerini ve
çıkışlarını üstlerinde harflerle belirt.

Hatırlatma
Adım-1: Problemi tanımla.
Adım-2: İstenilen özelliklere ilişkin bir küme oluştur ve lojik devrenin elde
edileceği Boole fonksiyonları listesini elde et.
Adım-3: Problemin sözle ifadesinden ve istenilen işletim özelliklerinden devre
için bir durum diyagramı elde et. Kullanılacak FF sayısını belirle.
Adım-4: Eğer yapılabiliyorsa, durum sayısını azalt.
Adım-5: Durumlara ikili sayılar karşı düşür.
Adım-6: İkili kodlanmış durum tablosunu elde et.
Adım-7: Kullanılacak FF tipini belirle.

14