ERCİYES ÜNİVERSİTESİ

MÜHENDİSLİK FAKÜLTESİ
Elektrik-Elektronik Mühendisliği
Lojik Devre Tasarımı Vize Sınavı Soruları
…/…/1996

Adı: Soru 1 Soru 2 Soru 3 Toplam

Soyadı:
Grubu:

1-) JK flip flopları kullanarak 4 bitlik paralel yüklemeli bir register tasarlayınız.
Tasarımda istediğiniz herhangi bir lojik elemanı blok olarak tanımlamak suretiyle
kullanabilirsiniz.

2-) Yandaki tabloda verilen işlemleri gerçekleştiren bir S1 S0 F

akümülatör (AKÜ) devresi tasarlayınız. 0 0 A A - 1
0 1 A A - B
1 0 A 1
1 1 A  (A ∧ B)’

3-) Yukarıdaki işlemleri gerçekleştiren AKÜ 4 farklı registerdan bilgi almaktadır ve

sonuç bu registerlardan birine yüklenmektedir. Bu işlemin blok şemasını çiziniz ve
kontrol kelimesinin (control word) kaç bit olduğunu belirleyiniz.

Başarılar Dilerim

NOT: Sınav Süresi 100 dakikadır.

 ERCİYES ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
Elektrik-Elektronik Mühendisliği
Lojik Devre Tasarımı Vize Sınavı Soruları
…/…/1997

Adı: Soru 1 Soru 2 Soru 3 Toplam

Soyadı:
Grubu:

1-) Aşağıda verilen işlemleri işleyen bir birim tasarlayınız. Registerlar 4’er bitliktir.
Tasarımda istediğiniz herhangi bir lojik elemanı blok olarak tanımlamak suretiyle
kullanabilirsiniz.

X’T1 : D  A ∧ B
XT2 : D  A ∨ C
Y’T3 : E  E’ , E  F

2-) 8’er bitlik 2 shift register arasında bilgi yüklenecektir. n tane 2 bitlik bilgi
transferi olması için gerekli olan tasarımı gerçekleştiriniz. (Word time işaretinden
sonra bir periyotluk zaman geçecektir.)

3-) Yandaki tabloda verilen işlemleri gerçekleştiren bir S1 S0 F

AKÜ devresi tasarlayınız. 0 0 A A - 1
0 1 A1
1 0 A A + B
1 1 A  (A ∧ B)’

Başarılar Dilerim

NOT: Sınav Süresi 100 dakikadır.

 ERCİYES ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
Elektrik-Elektronik Mühendisliği
Lojik Devre Tasarımı Vize Sınavı Soruları
…/…/1998

Adı: Soru 1 Soru 2 Soru 3 Soru 4 Toplam

Soyadı:
Grubu:

1-) Aşağıda verilen işlemleri işleyen bir birim tasarlayınız. Registerlar 4’er bitliktir.
Tasarımda istediğiniz herhangi bir lojik elemanı blok olarak tanımlamak suretiyle
kullanabilirsiniz.

T1 : A  B
T2 : A  C
T3 : B  D
T4 : B  A

2-) İstenildiğinde sayma, istenildiğinde paralel yükleme yapan bir devre tasarlayınız.

3-) Yandaki tabloda verilen işlemleri gerçekleştiren bir S1 S0 F

ALÜ devresi tasarlayınız. 0 0 A A - 1
0 1 A A + 1
1 0 A (A ⨀ B)’
1 1 A A + B

4-) 2Kx4 bitlik hafıza elemanları ile 4Kx8lik bir hafıza birimi tasarayınız.

Başarılar Dilerim

NOT: Sınav Süresi 100 dakikadır.

 Erciyes Üniversitesi
Mühendislik Fakültesi
Elektrik-Elektronik Müh. Böl.
Lojik Devre Tasarımı Vize Soruları

15/04/2009

Adı:
Soyadı: Soru 1 Soru 2 Soru 3 Soru 4 Toplam
No:

1-) Arka sayfada verilen data-path 18 bitlik kontrol kelimesine sahiptir (AA=BA=DA=3 bit,
FS=5 bit)
a- Aşağıda verilen her bir işlem için gerekli olan kontrol kelimesini tabloda boş bırakılan
yerlere kodlayınız. (18 puan)

b- Yukarıda verilen mikro işlemler kontrol birimi vasıtasıyla sırayla (yukarıdan aşağıya)
işlenmektedir. Başlangıç değeri olarak R4=00100000(32) ve sistemde kullanılan hafıza
elemanının 00100000 adresindeki data 00000110(6) kabul edildiğinde işlemler sonucu hafıza
elemanının 00100001 adresindeki data değerinin ne olacağını belirleyiniz. (12 puan)

2-) 8’er bitlik 4 adet register gurubu arasında data transferi yapabilecek çift yönlü
(bidirectional) bir iletim (bus) hattı tasarlayınız (20 puan).

3-) Yan tarafta verilen ardışık devre 8X2-bit ROM ve bir adet
D flip-flop kullanılarak oluşturulmuştur. a2, a1 ve a0 ROM’un
adres girişlerini oluşturmaktadır. Verilen devrenin;

a) Durum diyagramını çıkartınız. (10 puan)

b) Z çıkışı ve D FF giriş fonksiyonlarını elde ediniz. (10 puan)
4-) Yandaki tabloda verilen kontrol
değişkenlerine göre çalışan bir ALU S1 S0 Çıkış Fonksiyon
(aritmetik lojik birim) tasarlayınız.( Lojik 0 0 F A Transfer A
mikro işlemler aritmetik devre üzerinde 0 1 F A - 1 Decrement A
elde edilecektir.) (30 puan) 1 0 F  AVB OR
1 1 F A’ NOT

FS Operation
00000 F = A
00001 F = A + 1
00010 F = A + B
00011 F = A + B + 1
00100 F = A + B'
00101 F = A + B' + 1
00110 F = A - 1
00111 F = A
01000 F = A ∧ B (AND)
01010 F = A ∨ B (OR)
01100 F = A ⊕B (XOR)
01110 F = A'
10000 F = B
10100 F = sr B (shift right)
11000 F = sl B (shift left)

Başarılar Dilerim
 ERCİYES ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
Elektrik-Elektronik Mühendisliği
Lojik Devre Tasarımı Vize Sınavı Soruları
14/04/2012
Soru 1 Soru 2 Soru 3 Soru 4 Toplam
Adı: (25Puan) (25Puan) (25Puan) (25Puan)
Soyadı:
Grubu:

1-) Aşağıda verilen şartlı kontrol deyimini işleyen bir birim tasarlayınız. Registerlar
8’er bitliktir. Tasarımda istediğiniz herhangi bir lojik elemanı blok olarak
tanımlamak suretiyle kullanabilirsiniz.

If (A=3 and B=7) then ( C  A + B)

else ( C  A V B )

2-) Yandaki tabloda verilen kontrol

değişkenlerine göre çalışan bir ALU
(aritmetik lojik birim) tasarlayınız.

3-) (Ödev Sorusu)

a) 512M X 16 RAM’de adres bit sayısını bulunuz (5 Puan).

b) 512M X 16 RAM elemanının kapasitesini Bayt olarak tanımlayınız (5Puan).
c) Laboratuarımızda 3 adet 32KX8 bit, 3 adet 16KX8 bit ve 1 Adet 16KX16 bitlik
RAM elemanları bulunmaktadır. Bu elemanları kullanarak 64K X 16 bitlik bir RAM
tasarlayınız (15Puan).

4-) 32 adet 16 bitlik dahili registeri, 64K X 16 bitlik RAM’i ve 15 adet

aritmetik/lojik ve kaydırma işlemi yapabilen bir ALU’su bulunan ve sabit değer
girişinin olduğu bir işlemci birimini (datapath) blok olarak tasarlayınız. Verilenlere
göre oluşturduğunuz işlemcinin kontrol kelimesini tanımlayınız.

Başarılar Dilerim
NOT: Sınav Süresi 100 dakikadır
 LOJİK DEVRE TASARIMI YAZ OKULU

VİZE SINAVI (ÖDEVLENDİRME) SORULARI

Önemli Not: Sınav süresi 3 saattir. Cevaplar elektronik olarak

mail adresine gönderilecektir. Saat 16.00'dan sonra gönderilen cevap mailleri dikkate
alınmayacaktır. Maille gönderilecek cevap kağıtları, ad ve soyadların yazıldığı bölgede,
cevap kağıdının size ait olduğunu belirtmesi amacıyla, kimliklerinizi yerleştirerek çekeceğiniz
fotoğrafın elektronik formattaki dosyası olacaktır. Kağıt üzerinde resmi kimlik bilgileri
bulunmayan dosyalar değerlendirilmeyecektir.

1- Aşağıdaki şıklarda belirtilen Aritmetik-lojik ve kaydırma mikro işlemlerini yapabilen

işlemci birimi (a ), register file (kaydedici bloğu) (b) ve RAM elemanından oluşan bir
datapath (c) birimi tasarlanacaktır.

a) Fonksiyon tablosu aşağıda verilen işlemci birimini tasarlayınız. (25 Puan)

S2 S1 S0 Mikroişlem
0 0 0 F=A+B
0 0 1 F=A-B
0 1 0 F=A+1
0 1 1 F=A-1
1 0 0 F = A’
1 0 1 F=AɅB
1 1 0 F = sl A
1 1 1 F = sr A

b) Tasarlanan işlem birimi girişlerine uygulanacak dataların ve ara sonuçların tutulabilmesi

için gerekli olan bir Register File (kaydedici bloğu) tasarlanacaktır. Register File’da
kullanılacak kaydediciler 8’er bit ve çıkışlarında Three-State buffer (3 durumlu buffer)
bulunmaktadır. 8 adet kaydediciden oluşacak olan bu birimi tasarlayınız. İçyapıyı açık bir
şekilde gösteriniz.(15 Puan)

c) a ve b şıklarında tasarlanan birimler ve 1K X 8 bitlik RAM elemanından oluşan bir

Datapath tasarlayınız. (10 Puan)
2- Adresleme başlangıç ve bitiş değerleri aşağıda verilen hafıza haritasında (memory map)
belirtilen bir sisteme 2K X 8 bit ve 4K X 8 bitlik hafıza birimleri eklenerek hafıza adreslemesi
yapılacaktır. Bu hafıza elemanlarının başlangıç adresleri de hafıza haritası üzerinde
gösterilmiştir. Verilenlere göre sistem hafızasının büyüklüğünü bulunuz. Verilen hafıza
elemanlarını adresleyerek sistem hafızasını tasarlayınız (20 Puan).

(Açıklama: Başlangıç adresi 0000 H olan hafızanın herhangi bir satırının aktif olabilmesi için
(okuma veya yazma ) adres girişine uygulanan değer 0800 H değerinden küçük olmalıdır.
Aynı şekilde başlangıç adresi 1000 H olan hafızanın herhangi bir satırının aktif olabilmesi için
(okuma veya yazma ) adres girişine uygulanan değer 1000 H değerine eşit veya büyük
olmalıdır. Büyüklükler yanında verilen H harfi 16 tabanını ifade etmektedir.)

Sistem hafızası başlangıç adresi 0000 H (RAM başlangıç adresi) 2K X 8

(RAM)
1000 H (EEPROM başlangıç adresi) 4K X 8
(EEPROM)
Sistem hafızası en son adres 3FFF H

3- Aşağıda verilen kod ile tanımlanan mikro işlemi işleyebilen bir lojik devre tasarlayınız.
A, B, C ve D 4’er bitlik ikili (binary) sayı S ise 8 bitlik bir registerdir (15 Puan).

If (A + B) > 7 Then S= C + D
Else
S=C+D+1

4- Aşağıda standart bir hafıza blok diyagramı görülmektedir.

a) 8M x 8 bitlik bir hafızayı adresleyebilecek decoder kapasitesini belirleyiniz. Bilindiği gibi

bir decoder “n-to-2n” olarak gösterilmektedir. (5 puan)

b) Yukarıda verilen blok diyagram notasyonunu kullanarak 4M x 4 hafıza paketleri kullanarak

8M X 8’lik bir hafıza birimi oluşturunuz. (10 puan)
1- Aşağıda verilen mikro işlemi gerçekleştirebilen bir lojik devre tasarlayınız. Registerler
A, B, C ve D 8’er bitliktir. D[0], D registerinin en az ağırlıklı biti A[7] ise A registerinin
en çok ağırlıklı bitidir.

If A[7]=0 and D [0] = 0 then A B

else if D [0] = 1 then A C
 2- Yandaki tabloda verilen kontrol S1 S0 Çıkış Fonksiyon
değişkenlerine göre çalışan bir ALU 0 0 A-1→ F Decrement A
(aritmetik lojik birim) tasarlayınız. 0 1 A+1→ F Increment A
1 0 AVB → F OR
1 1 AɅB → F AND

Tablodan görüleceği gibi S1=0 iken aritmetik, S1=1 iken lojik mikroişlemler seçilecektir.

Aritmetik Birim:

S1=0 iken ;
3- Aşağıda blok yapıları verilen 16X4 PROM ve paralel yükleme özelliğine sahip 4 bit
shift register kullanarak istenildiğinde 0,2,4,6,0,2,… istenildiğinde ise
1,3,5,7,1,3,…sırasında sayma işlemi yapan bir sayıcı devre için PROM data tablosunu
belirleyerek devre tasarımını gerçekleştiriniz.

A3-A0: PROM Adres hattı

B3-B0: Data
Shift Load İşlem
0 0 Değişiklik Yok
0 1 Paralel Yükleme
1 X Sağa Kaydırma

Adres Data
A3 A2 A1 A0 B3 B2 B1 B0
0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0
0 0 1 0 0 1 0 0
0 0 1 1 0 0 0 0
0 1 0 0 0 1 1 0
0 1 0 1 0 0 0 0
0 1 1 0 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 1
1 0 0 1 0 0 1 1
1 0 1 0 0 0 0 1
1 0 1 1 0 1 0 1
1 1 0 0 0 0 0 1
1 1 0 1 0 1 1 1
1 1 1 0 0 0 0 1
1 1 1 1 0 0 0 1
PROM Data Tablosu
4- Elimizde çok sayıda 32Kx8 bit RAM ve iki adet 64Kx8 RAM elemanı bulunmaktadır.
Tasarımda en az bir adet 64Kx8 RAM kullanarak 128Kx16 bitlik bir RAM birimi
tasarlayınız .
 LOJİK DEVRE TASARIMI YAZ OKULU

VİZE SINAVI (ÖDEVLENDİRME) SORULARI

Önemli Not: Sınav süresi 3 saattir. Cevaplar elektronik olarak

mail adresine gönderilecektir. Saat 16.00'dan sonra gönderilen cevap mailleri dikkate
alınmayacaktır. Maille gönderilecek cevap kağıtları, ad ve soyadların yazıldığı bölgede,
cevap kağıdının size ait olduğunu belirtmesi amacıyla, kimliklerinizi yerleştirerek çekeceğiniz
fotoğrafın elektronik formattaki dosyası olacaktır. Kağıt üzerinde resmi kimlik bilgileri
bulunmayan dosyalar değerlendirilmeyecektir.

1- Aşağıdaki şıklarda belirtilen Aritmetik-lojik ve kaydırma mikro işlemlerini yapabilen

işlemci birimi (a ), register file (kaydedici bloğu) (b) ve RAM elemanından oluşan bir
datapath (c) birimi tasarlanacaktır.

a) Fonksiyon tablosu aşağıda verilen işlemci birimini tasarlayınız. (25 Puan)

S2 S1 S0 Mikroişlem
0 0 0 F=A+B
0 0 1 F=A-B
0 1 0 F=A+1
0 1 1 F=A-1
1 0 0 F = A’
1 0 1 F=AɅB
1 1 0 F = sl A
1 1 1 F = sr A

b) Tasarlanan işlem birimi girişlerine uygulanacak dataların ve ara sonuçların tutulabilmesi

için gerekli olan bir Register File (kaydedici bloğu) tasarlanacaktır. Register File’da
kullanılacak kaydediciler 8’er bit ve çıkışlarında Three-State buffer (3 durumlu buffer)
bulunmaktadır. 8 adet kaydediciden oluşacak olan bu birimi tasarlayınız. İçyapıyı açık bir
şekilde gösteriniz.(15 Puan)

c) a ve b şıklarında tasarlanan birimler ve 1K X 8 bitlik RAM elemanından oluşan bir

Datapath tasarlayınız. (10 Puan)
2- Adresleme başlangıç ve bitiş değerleri aşağıda verilen hafıza haritasında (memory map)
belirtilen bir sisteme 2K X 8 bit ve 4K X 8 bitlik hafıza birimleri eklenerek hafıza adreslemesi
yapılacaktır. Bu hafıza elemanlarının başlangıç adresleri de hafıza haritası üzerinde
gösterilmiştir. Verilenlere göre sistem hafızasının büyüklüğünü bulunuz. Verilen hafıza
elemanlarını adresleyerek sistem hafızasını tasarlayınız (20 Puan).

(Açıklama: Başlangıç adresi 0000 H olan hafızanın herhangi bir satırının aktif olabilmesi için
(okuma veya yazma ) adres girişine uygulanan değer 0800 H değerinden küçük olmalıdır.
Aynı şekilde başlangıç adresi 1000 H olan hafızanın herhangi bir satırının aktif olabilmesi için
(okuma veya yazma ) adres girişine uygulanan değer 1000 H değerine eşit veya büyük
olmalıdır. Büyüklükler yanında verilen H harfi 16 tabanını ifade etmektedir.)

Sistem hafızası başlangıç adresi 0000 H (RAM başlangıç adresi) 2K X 8

(RAM)
1000 H (EEPROM başlangıç adresi) 4K X 8
(EEPROM)
Sistem hafızası en son adres 3FFF H

3- Aşağıda verilen kod ile tanımlanan mikro işlemi işleyebilen bir lojik devre tasarlayınız.
A, B, C ve D 4’er bitlik ikili (binary) sayı S ise 8 bitlik bir registerdir (15 Puan).

If (A + B) > 7 Then S= C + D
Else
S=C+D+1

4- Aşağıda standart bir hafıza blok diyagramı görülmektedir.

a) 8M x 8 bitlik bir hafızayı adresleyebilecek decoder kapasitesini belirleyiniz. Bilindiği gibi

bir decoder “n-to-2n” olarak gösterilmektedir. (5 puan)

b) Yukarıda verilen blok diyagram notasyonunu kullanarak 4M x 4 hafıza paketleri kullanarak

8M X 8’lik bir hafıza birimi oluşturunuz. (10 puan)
 )
,1

o,) A 6
-('1
qr' -| %çt

? -'k<b

lı a
?-\ \ C^]^. ö
Ltn =Ö

|'-
^'4
(r ,- (, \,tİ
& C,ızÇ"Ofr
b o 0 o ni. _
9 9-F 4 ==-
o10 }"4"
o1
,1

o Ç, .ti _İ L,4+ Ç.n+r.,Ç

4 t,0
------ o ç

01- o
ç{^ 1 O 4 I

11,1
A
l.
c^ l,
v a---

L%lL i <,!.r^-,,8g-r
(

§ Rl Ai
)-: o
4,,
l
l
-+)-^
!6i (
'Ari
1x{
tTI
(ı
I
6i-
I

f-
 l*§.
t) A,"Ş,
5ıe
U_5t,

T?c
O
Znı, 1-)q

Stü
^ç4<r

Çüe i
h^ tit'^r,,.JA Sq^
y,
(\fi1
Ç; - = s:l-t
)

L-- S11*
§o.^t k t C"-t,^t

ı_1
ı
t*4, -_ E-[-_ 1
 fı
Ço

A-l l\,iüı,"4\L
fi\
r,1
-l
aıİrı"-

o
Lı\
A,ÇMı^*
pA
Forş
6\
-\try zy*(
ç
\s
b\+ i
§,
5
Ço

Çı

Çı-

3.f,Ü 1]_^'L', Jal"*tt-

b) .{1r d,-rr{c- c.^Lhb^^
Ln' İ}r-\ ( »* &t'n)
ızü§.,^ ..e'* krı-,,.:' 1a
b_ırr*d.,-
aU;h{ 1qı"\n^J-,&,r,

c)\İe^9J^[n.-(ı,..aLı''*ı4uY8|/^ın§r 1''-$*ı-'^ I-hx"Li'

D_ l^ç_zt-ı *}, ç lzcc B ıJl. *A,,neo

tn^f.Lerıaı"-ı çJ,8ü- Arı Pt*ı". İ-.^t[-"'^(""6r-

(\_^
'§, ?inör^^
,u ,#vıso).F,
b. ıt-.,i *f,, bili t*rt o 7v,(JU,&-{,
"\ D4.-.)-
o
3

A&a,ı

i^.ll
2L
o c9
Aıt Çı{

4t\ Ç.*İ
"
6N3
Aıı
Aır
I
--
A,5
\p
ci 0*b T.- -O.^bo

ALLtLr
;|.
,^fçg,»l;.;iv-L L{ıpiı*^n
Çı skrl-,
/g*x4
e-

( h- Aü,re^^ oooo H \ /ı,^ br lıı^t

5FFFH )
\ So^ At"rc,
ı
F

pT.
\ Lr+

1 |_ouJ z- 4
8 ır,,v
t-_
q) b)

D3,,Do

,}ı

{*ıı\ Qıtı\
uı ra- w&
cS

;r
\drüt
k*,t x 9

a) Adreı ıııt s-c,] g:j Lş*^ YJ'"e

bec=+*. bl*fn l-j X L",\"^^-LA^,f ,

=_
 Erciyes Üniversitesi
Mühendislik Fakültesi
Elektrik-Elektronik Müh. Böl.
Lojik Devre Tasarımı Vize Soruları

15/04/2009

Adı:
Soyadı: Soru 1 Soru 2 Soru 3 Soru 4 Toplam
No:

1-) Arka sayfada verilen data-path 18 bitlik kontrol kelimesine sahiptir (AA=BA=DA=3 bit,
FS=5 bit)
a- Aşağıda verilen her bir işlem için gerekli olan kontrol kelimesini tabloda boş bırakılan
yerlere kodlayınız. (18 puan)

b- Yukarıda verilen mikro işlemler kontrol birimi vasıtasıyla sırayla (yukarıdan aşağıya)
işlenmektedir. Başlangıç değeri olarak R4=00100000(32) ve sistemde kullanılan hafıza
elemanının 00100000 adresindeki data 00000110(6) kabul edildiğinde işlemler sonucu hafıza
elemanının 00100001 adresindeki data değerinin ne olacağını belirleyiniz. (12 puan)

2-) 8’er bitlik 4 adet register gurubu arasında data transferi yapabilecek çift yönlü
(bidirectional) bir iletim (bus) hattı tasarlayınız (20 puan).

3-) Yan tarafta verilen ardışık devre 8X2-bit ROM ve bir adet
D flip-flop kullanılarak oluşturulmuştur. a2, a1 ve a0 ROM’un
adres girişlerini oluşturmaktadır. Verilen devrenin;

a) Durum diyagramını çıkartınız. (10 puan)

b) Z çıkışı ve D FF giriş fonksiyonlarını elde ediniz. (10 puan)
4-) Yandaki tabloda verilen kontrol
değişkenlerine göre çalışan bir ALU S1 S0 Çıkış Fonksiyon
(aritmetik lojik birim) tasarlayınız.( Lojik 0 0 F A Transfer A
mikro işlemler aritmetik devre üzerinde 0 1 F A - 1 Decrement A
elde edilecektir.) (30 puan) 1 0 F  AVB OR
1 1 F A’ NOT

FS Operation
00000 F = A
00001 F = A + 1
00010 F = A + B
00011 F = A + B + 1
00100 F = A + B'
00101 F = A + B' + 1
00110 F = A - 1
00111 F = A
01000 F = A ∧ B (AND)
01010 F = A ∨ B (OR)
01100 F = A ⊕B (XOR)
01110 F = A'
10000 F = B
10100 F = sr B (shift right)
11000 F = sl B (shift left)

Başarılar Dilerim
 ERCİYES ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
Elektrik-Elektronik Mühendisliği
Lojik Devre Tasarımı Vize Sınavı Soruları
…/…/1993

Adı: Soru 1 Soru 2 Soru 3 Toplam

Soyadı:
Gurubu:

1-) 4 Bitlik A4 MSB olmak üzere aşağıdaki işlemleri açıklayarak devreyi tasarlayınız.

A4’C : A  A+1
0 1 0 0
A4 : A  0
MSB LSB

2-) A4 MSB olmak üzere Yanda verilen mikroişlemi A4’C : A  A+1

tanımlayarak, bu işlemleri yapan lojik devreyi tasarlayınız. A4C : A  0
A3’D : A  A+1
A3D : A  0

3-) T0 : B  A
T1 : A  B Register transfer lojikle ifade edilen yandaki
T3+T4 : A  D işlemleri gerçekleştiren bir devre tasarlayınız.
T5 : D  C

Başarılar Dilerim

NOT: Sınav Süresi 100 dakikadır.