Professional Documents
Culture Documents
DENEY NO :
DENEYİN ADI :
YAPILIŞ TARİHİ:
GRUP ÜYELERİ :
1.
2.
3.
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Şekil-64
f S ( A, B)
m
(1,2)
m1 m2 (1)
A.B A.B A
B
fC ( A, B)
m (3)
m3
(2)
A.B
Şekil-65’de KZ-04-04 modülünde yer alan johnson sayıcı uygulamasına ait bölüm
verilmiştir. Verilen işlem basamaklarını uygulayarak deney devresinin çalışmasını
inceleyiniz.
1) KZ-04 ana modülünde yer alan güç kaynağı ile KZ-04-05 modülüne 5V
besleme gerilimini uygulayınız.
A
SUM
CARRY OUT
B
Şekil–65
A B D B
0 0 0 0
0 1 1 0
1 0 1 1
1 1 0 0
Şekil-66
Şeki-66’da yer alan doğruluk tablosundan devre çıkış fonksiyonları için (B-A işlemine
göre);
f D ( A, B)
m (1,2)
m1 m2 (1)
A.B A.B A
B
f B ( A, B)
m (2)
m2 (2)
A.B
Şekil-67’de KZ-04-05 modülünde yer alan Johnson sayıcı uygulamasına ait bölüm
verilmiştir. Verilen işlem basamaklarını uygulayarak deney devresinin çalışmasını
inceleyiniz.
1) KZ-04 ana modülünde yer alan güç kaynağı ile KZ-04-05 modülüne 5V
besleme gerilimini uygulayınız.
AB DIFFERENCE
BA
BORROW OUT
HALF SUBTRACTOR (HS)
Şekil–67
3) İki bitlik iki binary sayıyın farkını alan çıkarıcı devreyi tasarlayınız.
3. TAM TOPLAYICI DENEYİ
Tam toplayıcı devrenin elde edilebilmesi için bir elde girişinin değerlendirilmesi
gerekir. Şekil-68’de tam toplayıcının blok şeması ve doğruluk tablosu yer almaktadır.
Ci A B S Co
0 0 0 0 0
0 0 1 1 0
CI CO 0 1 0 1 0
FA 0 1 1 0 1
A
S 1 0 0 1 0
B
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Şekil-68
İki adet yarım toplayıcı ile bir adet tam toplayıcıyı elde etmek mümkündür. Bu durum
şekil-69’da verilmiştir.
CI S
HA
A CO
HA
B
FA
Şekil-69
3.2. DENEYSEL ÇALIŞMA
Şekil-70’de KZ-04-05 modülünde yer alan tam toplayıcı uygulamasına ait bölüm
verilmiştir. Verilen işlem basamaklarını uygulayarak deney devresinin çalışmasını
inceleyiniz.
1) KZ-04 ana modülünde yer alan güç kaynağı ile KZ-04-05 modülüne 5V
besleme gerilimini uygulayınız.
CARRY IN CI
SUM
S
HA2
A
A
HA1
CARRY OUT
B
B
CO
Şekil–70
2) İki adet yarım toplayıcı ile elde edilen tam toplayıcıya ait blok şemayı
çizerek çalışmasını açıklayınız.
4. TAM ÇIKARICI DENEYİ
Tam çıkarıcı devrenin elde edilebilmesi için bir elde girişinin değerlendirilmesi gerekir.
Şekil-71’de tam çıkarıcının blok şeması ve doğruluk tablosu yer almaktadır.
Bi A B D Bo
0 0 0 0 0
0 0 1 1 1
BI BO 0 1 0 1 0
FS 0 1 1 0 0
A
D 1 0 0 1 1
B
1 0 1 0 1
1 1 0 0 0
1 1 1 1 1
Şekil-71
İki adet yarım çıkarıcı ile bir adet tam çıkarıcıyı elde etmek mümkündür. Bu durum
şekil-72’de verilmiştir.
BI D
HS
A BO
HS
B
FS
Şekil-72
Şekil-73’de KZ-04-05 modülünde yer alan tam çıkarıcı uygulamasına ait bölüm
verilmiştir. Verilen işlem basamaklarını uygulayarak deney devresinin çalışmasını
inceleyiniz.
1) KZ-04 ana modülünde yer alan güç kaynağı ile KZ-04-05 modülüne 5V
besleme gerilimini uygulayınız.
BORROW IN BI
DIFFERENCE
D
HS2
A A
HS1
BORROW OUT
B
B
BO
FULL SUBTRACTOR (FS)
Şekil–73
2) İki adet yarım çıkarıcı ile elde edilen tam çıkarıcıya ait blok şemayı
çizerek çalışmasını açıklayınız.