Professional Documents
Culture Documents
Wykład 4
Y = f(X)
X specyfikacja Y
czasowa
ścieżka najkrótsza
y b
x3 0 1 0 101
y
x2 b 1101
1 y
x1 a
1 010 hazard statyczny !!!
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Przykład 1 – likwidacja hazardu
x3
x 1x 2 0 1 • W tablicy Karnaugha hazard może
00 0 0
występować na styku dwóch pętli
• Usuwanie hazardu polega na
01 1 0
dodaniu dodatkowego implikantu
11 1 1 w wyrażeniu logicznym
10 0 1 • Zakreślamy dodatkową pętlę
y
y = x2 x3 + x1 x3 + x1 x2
x3
a
x3 b
x2
b
a
x1 y
c
c
y
x 1x 2 00 01 11 10
00 - 1 - 0
01 - 0 - 1 y = x 2 x 4 + x2 x 3 + x1 x 2
11 1 1 - -
10 0 - - -
y = x 2 x 4 + x2 x 3 + x1 x 2 = x 2 x 4 + x 2 x 3 + x1 x 2 = x2 x 4⋅x 2 x 3⋅x 1 x 2
x1 x1
x2 x2
x3 y x3 y
x4 x4
x1
x2
x3 y
x4
x 1x 2 00 01 11 10
00 - 1 - 0
01 - 0 - 1 y = ( x2 + x 4 ) (x 1 + x2 + x 3 )
11 1 1 - -
10 0 - - -
y = ( x2 + x 4 ) (x 1 + x2 + x 3 ) = (x 2 + x 4 ) (x 1 + x 2 + x3 ) = ( x 2 + x 4 )+(x 1 + x 2 + x3 )
NOT
AND
OR
y = (((a⋅b)⋅c)⋅d)⋅e
y = ((a⋅b)⋅(c⋅d))⋅((e⋅f )⋅( g⋅h))
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Wielowejściowe bramki NAND i NOR
• Bramki 2-, 3- i 4-wejściowe są zazwyczaj dostępne
• Bramka XOR
a
b y = a b = ab + ab
ab
00 01 11 10
00 0 1 0 1 • Realizacja AND-OR wymaga:
01 1 0 1 0 8 4-wejściowych bramek AND
8-wejściowa bramka OR
11 0 1 0 1
10 1 0 1 0
y = ā b̄ c̄ d + ā b̄ c d̄ + ā b c̄ d̄ + ā b c d + a b c̄ d̄ + a b c d̄ + a b̄ c̄ d̄ + a b̄ c d
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Przykład 1 – realizacja na bramkach XOR
• Po przekształceniu otrzymujemy:
= a⊕b⋅c⊕d+a⊕b⋅c⊕d =
= (a⊕b)⊕(c⊕d) = a⊕b⊕c⊕d
a a
b b
y
c c
d y
d
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Wielopoziomowe struktury bramkowe
x1
x2
x3
f
x4
x5
en
a b
en
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Bramki trójstanowe
• Wyjście bramki trójstanowej może być w jednym z trzech stanów: 0,
1 lub wysokiej impedancji (ozn. Z)
• Stan wysokiej impedancji oznacza, że wyjście bramki może być
uznawane za odłączone od układu
• Umożliwia to dołączenie do tego samego węzła elektrycznego wyjść
kilku bramek:
w każdym momencie tylko jedno wyjście w stanie 0 lub 1
pozostałe są w stanie wysokiej impedancji Z
• Podstawowe bramki to bufor i inwerter trójstanowy:
en y en en
0 Z a
a y y
1 a en y
en en
0 a
a y a y
1 Z
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Blok funkcjonalny
• Multiplekser MUX
• Demultiplekser DMUX
• Koder
• Dekoder
• Pamięci ROM
• Bloki arytmetyczne:
komparator
sumator
subtraktor (układ odejmujący)
kombinacyjny układ mnożący
• Układy arytmetyczne i pamięci zostaną omówione na
oddzielnym wykładzie
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Multiplekser MUX
• Multiplekser to blok kombinacyjny, który wysyła na wyjście
sygnał z wejścia wybranego adresem
• Multiplekser 2-wejściowy ma jedno wejście adresowe
(adres jest 1-bitowy)
d0 0 a d0 d1 y a y
y
d1 1
0 0 0 0 0 d0
0 0 1 0 1 d1
0 1 0 1
a
0 1 1 1
1 0 0 0
y=a⋅d 0 +a⋅d 1 1 0 1 1
1 1 0 0
1 1 1 1
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Realizacje multipleksera
• Bramki logiczne • Bramki transmisyjne CMOS
a d0
d1
y y
d0 d1
a
1 1
2 0 1 0 0 0 2
3 0 1 1 1 1 3
y
1 4
4 1 0 0 1 0 5
5 1 0 1 0 1 6
0 7
6 1 1 0 1
7 1 1 1 0
x 1 x2 x3
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
Multiplekser wielobitowy
D0 0 a Y
Y
D1 1
0 D0
1 D1
0 y0
1 y1
2 y2
d
... y i =e⋅Pi ( A )d
N-1 yN-1
...
an-1 a0
NKB 1z4
0 y0
a0 00 0001
1 y1
... 2 y2 01 0010
an-1
... 10 0100
N-1 yN-1
11 1000
1 z 4 NKB
a0 0
a0 1 y0 0001 00
... 0010 01
...
aN-1
N-1 yn-1 0100 10
1000 11
MATRYCA AND
(PROGRAMOWALNA) Q3 Q2 Q1 Q0
programowalna matryca OR
MATRYCA AND
(PROGRAMOWALNA) Q3 Q2 Q1 Q0
x0
x1
x2 LUT y
x3