Podstawy techniki cyfrowej (POCY)

Wykład 5

Układy sekwencyjne

dr inż. Andrzej Wielgus

Instytut Mikroelektroniki i Optoelektroniki
WEiTI PW
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Układ kombinacyjny

układ
Xt kombinacyjny Yt
Yt = f(Xt)

• Wartości wyjść zależą od bieżących wartości wejść

 wektor wyjściowy Yt w chwili t zależy wyłącznie od
wektora wejściowy Xt w chwili t
• Układy kombinacyjne nie zawierają pamięci stanu
wewnętrznego układu
 brak pętli sprzężenia zwrotnego.

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Układ sekwencyjny

układ
Xt , Xt-1 , Xt-2 ... sekwencyjny Yt
Yt = f(Xt , Xt-1 , Xt-2 ...)

• Wartości wyjść zależą od bieżących i poprzednich

wartości wejść
 wektor wyjściowy Yt w chwili t zależy od
sekwencji wektorów wejściowych
Xt , Xt-1 , Xt-2 … w chwilach t-1, t-2, t-3

Yt = f(Xt , Xt-1 , Xt-2 ...)

Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Układ sekwencyjny

Xt Yt
układ
kombinacyjny
St St+1
stan bieżący stan następny
pamięć

• Układ sekwencyjny zawiera pamięć w pętli sprzężenia

zwrotnego od wyjścia do wejścia
• Pamięć przechowuje bieżący stan układu, czyli
skumulowaną informację o jego historii, niezbędną do
wyjaśnienia przyszłego zachowania układu

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Układ sekwencyjny

Xt Yt
układ
kombinacyjny
St St+1
stan bieżący stan następny
pamięć

• Pamięć przechowuje stan bieżący układu St

 S - wektor stanu układu sekwencyjnego
• Układ kombinacyjny oblicza:
 stan następny St+1 – z wejść i stanu bieżącego
 wyjście - z wejść i stanu bieżącego
St+1 = f(Xt , St) Yt = f(Xt , St)
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Układy synchroniczne i asynchroniczne

• Układ asynchroniczny to układ sekwencyjny, w którym

zmiana stanu wewnętrznego i stanu wyjść może
nastąpić w wyniku każdej zmiany stanu wejść.
• Układ synchroniczny to układ sekwencyjny, w którym
sprawdzanie stanu wejść i zmiana stanu wewnętrznego
może nastąpić tylko w określonych chwilach czasowych,
odmierzanych specjalnym sygnałem taktującym
(sygnałem zegarowym).
• Sygnał zegarowy synchronizuje działanie układu
sekwencyjnego – stąd nazwa: układ synchroniczny.

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Sygnał zegarowy

Xt Yt
układ
kombinacyjny
St St+1

pamięć

clk

• Sygnał zegarowy, sygnał taktujący, zegar

 oznaczany zazwyczaj clk (clock, C)

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Sygnał zegarowy

clk
tH tL
T

• Parametry sygnału zegarowego

 okres T – długość 1 taktu zegara
 częstotliwość f = 1/T
 czasy tH i tL – mogą mieć różne wartości
– tH – czas trwania stanu 1 (high)
– tL – czas trwania stanu 0 (low)
 wypełnienie sygnału zegarowego: tH / T
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Pamięć w układzie sekwencyjnym

• Wykorzystanie kondensatorów
 niski koszt
 złożony interfejs i konieczność odświeżania
• Wykorzystanie dodatniego sprzężenia zwrotnego
• Elementy pamiętające
 podstawowy statyczny przerzutnik bistabilny
 zatrzask typu SR (ang. SR latch)
 zatrzask typu D (ang. D latch)
 przerzutnik typu D (ang. D flip-flop)

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Inwerter CMOS

VDD
in out

PMOS
Vout
VDD Vin Vout
1 logiczna
NMOS

0 logiczne

VCC Vin

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Bistabilny element pamiętający

charakterystyka przejściowa Vin Vout

pary inwerterów
warunek sprzężenia
zwrotnego: Vin = Vout
Vout

• Układ ma 3 punkty równowagi

 2 punkty stabilne,
odpowiadające 0 i 1
 1 punkt metastabilny, w
połowie między 0 a 1
Vin

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Statyczny przerzutnik bistabilny

1 0
0 1 Q
Q Q

0 1 0 1 Q

• Analiza działania:
 jeżeli Q = 1 to Q = 0 i Q = 1
 jeżeli Q = 0 to Q = 1 i Q = 0
• Podstawowy element pamiętający 1 bit informacji
• Podstawowy blok do budowy innych elementów pamiętających:
 zastrzasku i przerzutnika
 pamięci statycznej RAM
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Statyczny przerzutnik bistabilny

Q Q
1 0? 1 0

Jaki stan się tu ustali?

• Układ ma 2 wyjścia ale nie ma wejścia

• W celu przełączenia układu z jednego stanu do drugiego trzeba
wymusić w jednym z węzłów napięcie odpowiadające
określonemu stanowi logicznemu 0 lub 1.
• Konieczne jest zatem dodanie bufora sterującego np. inwertera
 dwa źródła sygnału w jednym węźle !
• Stan logiczny ustalony
 konieczna analiza schematu elektrycznego
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Zatrzask typu SR

R
Q

S Q

• Przykładowa realizacja na bramkach NOR

• Możliwe są inne realizacje

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Zatrzask typu SR– analiza działania
0
R 1
Q
0 • Jeżeli S = 1, R = 0
 to Q = 1, Q = 0
1 • Ustawianie (1 na wyjściu Q)
S 1 0 Q

R 1 0
Q
1 • Jeżeli S = 0, R = 1
 to Q = 0, Q = 1
0 • Zerowanie (0 na wyjściu Q)
S 0 1 Q

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Zatrzask typu SR– analiza działania
0
R 0 • Jeżeli S = 0, R = 0
Q
1
Qprev = 0
 to Q = 0, Q = 1
0
S 0 1 Q  Q = Qprev

R 0 1 Qprev = 1
Q
0  to Q = 1, Q = 0
 Q = Qprev
1
• Pamiętanie poprzedniego
S 0 0 Q
stanu
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Zatrzask typu SR– analiza działania
1
R 0
Q
0 • Jeżeli S = 1, R = 1
 to Q = 0, Q = 0
0  Q=Q
S 1 0 Q • Stan zabroniony

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Zatrzask typu SR – symbol i tablica prawdy

S R Q Q
0 0 Q Q
S Q
0 1 0 1 stan
R Q 1 0 1 0 zabroniony

1 1 0 0

• Zatrzask typu Set-Reset

 Set – ustawia 1 na wyjściu Q
 Reset – ustawia 0 na wyjściu Q
 S = 0 i R = 0 – zatrzaskuje poprzedni stan
• Wyjścia zmieniają się asynchronicznie
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Zatrzask typu D z zezwoleniem

D S Q
G
R Q

• Przykładowa realizacja z zatrzaskiem SR

• Analiza działania:
 Jeżeli G = 1, to S = D i R = D, czyli Q = D
– wyjście Q nadąża za wejściem D
 Jeżeli G = 0, to S = 0 i R = 0, czyli Q = Q
– zatrzaskuje (zapamiętuje) stan
• Sygnał G synchronizuje działanie zatrzasku

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Zatrzask typu D

0
Q
D 1

G
• Realizacja z wykorzystaniem multipleksera
• Analiza działania:
 Jeżeli G = 1, to Q = D (wyjście Q nadąża za wejściem D)
 Jeżeli G = 0, to Q zatrzaskuje stan
• Gdy G = 1, zatrzask jest otwarty (przezroczysty) - tworzy
ścieżkę kombinacyjną od D do Q
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Zatrzask typu D
G D Q
D Q 0 - Q
0 - Q
G
1 0 0
1 1 1

Podstawy techniki cyfrowej

tp Andrzej Wielgus IMiO
 Zatrzask D – czasy setup i hold

Q
tsetup thold
• Czas ustalania tsetup (setup time) – minimalny czas przed
zboczem zatrzaskującym, w którym wejście D musi być
stabilne
• Czas podtrzymania thold (hold time) – minimalny czas po
zboczu zatrzaskującym, w którym wejście D musi pozostać
stabilne
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Przerzutnik typu D

master slave

D D Q 01 D Q 01
Q
0 1
G G
1 0
0 1
clk 0
1

• Przerzutnik wyzwalany zboczem sygnału zegarowego

• W każdej chwili otwarty jest tylko jeden zatrzask
• Gdy clk = 0, zatrzask master jest otwarty, a slave zamknięty
• Gdy clk = 1, zatrzask slave jest otwarty, a master zamknięty

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Przerzutnik typu D
master slave

D D Q D Q Q
G G

clk

clk

Qmaster

Qslave
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Przerzutnik typu D

CLK D Q CLK D Q
D Q
 0 0  0 0
CLK Q
 1 1  1 1
0 - Q
1 - Q
D

clk

Q
ustawienie 0 ustawienie 1 ustawienie 1 ustawienie 0
na wyjściu na wyjściu na wyjściu na wyjściu
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Przerzutnik D – czasy setup i hold

clk

tsetup thold
• Czas ustalania tsetup (setup time) – gwarantuje, że D
przepropagowało przez pętlę sprzężenia zanim zamknie
się zatrzask master
• Czas podtrzymania thold (hold time) – gwarantuje, że
zatrzask master jest zamknięty i dane są stabilne zanim
zezwoli się na zmianę D
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Zatrzask typu D w realizacji CMOS

G
D Q

G G

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Przerzutnik typu D w realizacji CMOS

• Typowa realizacja scalona w technologii CMOS

 inwertery i bramki transmisyjne

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Przerzutniki synchroniczne

• Przerzutnik (ang. flip-flop FF)

 2 stany wewnętrzne
 1 lub 2 wejścia informacyjne
 1 wyjście proste i 1 wyjście zanegowane (opcjonalnie)
 wejście synchronizujące (zegarowe)
• Typy przerzutników: D, T, SR i JK

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Przerzutnik typu T

CLK T Q
T Q
 0 Q
CLK
 1 Q

clk

Q
brak zmiana zmiana stanu zmiana stanu brak zmiany
stanu na przeciwny na przeciwny stanu
Podstawy techniki cyfrowej Andrzej Wielgus IMiO
 Przerzutnik typu SR

CLK S R Q Q
S Q
CLK  0 0 Q Q
R Q  0 1 0 1
 1 0 1 0
 1 1 - -

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Przerzutnik typu JK

CLK J K Q Q
J Q
CLK  0 0 Q Q
K Q  0 1 0 1
 1 0 1 0
 1 1 Q Q

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Wejścia asynchroniczne przerzutników

• Operacje asynchroniczne:
 zerowanie – wejście: RESET, R, CLEAR, CLR
jeżeli RESET = 1, to Q = 0
 ustawianie – wejście: SET, S, PRESET, PR
jeżeli SET = 1, to Q = 1
• Wejścia asynchroniczne mają wyższy priorytet od
wejść synchronicznych

SET SET

D Q D Q

CLK Q CLK Q
RESET CLR

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Wejścia asynchroniczne przerzutników

• Wejścia asynchroniczne mogą być zanegowane:

 zerowanie
jeżeli RESET = 0, to Q = 0
 ustawianie
jeżeli SET = 0, to Q = 1

SET SN

D Q D Q

CLK Q CLK Q
RESET RN

Podstawy techniki cyfrowej Andrzej Wielgus IMiO

 Funkcje przerzutników – przykład w Logisim

• Przykład działania przerzutników w programie Logisim

Podstawy techniki cyfrowej Andrzej Wielgus IMiO