CHƯƠNG 3.

MẠCH ĐA HỢP
3.1. Mux 2 to 1 dùng cổng logic
3.1.1. Lý thuyết

S Y

0 I0

1 I1
Bảng 3.1. Bảng trạng thái mux 2 to 1

Hình 3.1. Sơ đồ khối Mux 2 to 1

3.1.2. Mô phỏng

Hình 3.2. Sơ đồ nguyên lý mạch mux 2 to 1

Mux 2 to 1 sử dụng cổng logic được tạo từ 1 cổng NOT, 2 cổng AND, 1 cổng OR
Hình 3.3. Thông số của S

Hình 3.4. Thông số của I1

Hình 3.5. Thông số của I0

Hình 3.6. Kết quả mô phỏng của mạch mux 2 to 1 sử dụng cổng logic

Từ 0 - 200ns: I0 = 1; I1 = 1; S = 1 => Y = I1 = 1

Từ 200 – 300ns: I0 = 0; I1 = 1; S = 1 => Y = I1 = 1

Từ 400 – 500ns: I0 = 1; I1 = 0; S = 0 => Y = I0 = 1

=> Đúng với bảng trạng thái

Hình 3.7. Công suất trung bình của mạch

3.2. Mux 2 to 1 dùng 2 trans

Hình 3.8. Sơ đồ nguyên lý của mạch

Hình 3.9. Thông số cấu hình nMOS

Hình 3.10. Thông số cấu hình pMOS

Hình 3.11. Ký hiệu mạch mux 2 to 1

Hình 3.12. Sơ đồ mạch mô phỏng

 Hình 3.13. Kết quả mô phỏng của mạch

Từ 0 - 100ns: I0 = 1; I1 = 1; S = 1 => Y = I1 = 1

Từ 200 – 300ns: I0 = 1; I1 = 0; S = 0 => Y = I0 = 1

Từ 300 – 400ns: I0 = 0; I1 = 0; S = 1 => Y = I1 = 0

=> Đúng với bảng trạng thái

3.3. Mux 2 to 1 sử dụng 4 trans

Hình 3.14. Sơ đồ nguyên lý của mạch

Hình 3.15 Thông số cấu hình nMOS

Hình 3.16. Thông số cấu hình nMOS

 Hình 3.17. Sơ đồ mô phỏng của mạch

Hình 3.18. Kết quả mô phỏng

Từ 0 - 100ns: I0 = 1; I1 = 1; S = 1 => Y = I1 = 1

Từ 100 – 200ns: I0 = 0; I1 = 1; S = 1 => Y = I1 = 1

Từ 200 – 300ns: I0 = 1; I1 = 0; S = 0 => Y = I0 = 1

=> Đúng với bảng trạng thái

3.4. Mux 4 to 1 từ mux 2 to 1

3.4.1. Lý thuyết
 S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3
Bảng 3.2. Bảng trạng thái mux 4 to 1
Hình 3.19. Ký hiệu mạch mux 4 to 1
3.4.2. Mô phỏng

Hình 3.20. Sơ đồ nguyên lý mux 4 to 1

Hình 3.21. Thông số I0

Hình 3.22. Thông số I1

Hình 3.23. Thông số I2

Hình 3.24. Thông số I3

Hình 3.25. Thông số S0

 Hình 3.26. Thông số S1

Hình 3.27. Sơ đồ mô phỏng mạch

Hình 3.28. Kết quả mô phỏng

Từ 0 - 100ns: I0 = 1; I1 = 1; I2 = 1; I3 = 1; S0 = 1; S1 = 1 => Y = I3 = 1

Từ 200 – 300ns: I0 = 1; I1 = 0; I2 = 1; I3 = 1; S0 = 0; S1 = 1 => Y = I2 = 0

Từ 300 – 400ns: I0 = 0; I1 = 0; I2 = 0; I3 = 0; S0 = 0; S1 = 0 => Y = I0 = 0

Từ 400 – 500ns: I0 = 1; I1 = 1; I2 = 0; I3 = 1; S0 = 1; S1 = 0 => Y = I1 = 1

=> Đúng với bảng trạng thái

3.5. Mux 8 to 1 từ mux 2 to 1

3.5.1. Lý thuyết

S0 S1 S2 Y
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7
Hình 3.29. Ký hiệu mux 8-1
Bảng 3.3. Bảng trạng thái mux 8-1

3.5.2. Mô phỏng
Hình 3.30. Sơ đồ nguyên lý mux 8-1

Hình 3.31. Sơ đồ mô phỏng của mạch

 Hình 3.32. Kết quả mô phỏng

Từ 0 - 100ns: I0 = 1; I1 = 1; I2 = 1; I3 = 1; I4 = 1; I5 = 1; I6 = 1; I7 = 1; S0 = 1; S1 =
1; S2 = 1 => Y = I7 = 1

Từ 300 – 400ns: I0 = 0; I1 = 0; I2 = 0; I3 = 0; I4 = 0; I5 = 0; I6 = 0; I7 = 0; S0 = 0; S1
= 0; S2 = 0 => Y = I0 = 0

Từ 400 – 500ns: I0 = 1; I1 = 1; I2 = 0; I3 = 1; I4 = 1; I5 = 0; I6 = 1; I7 = 1; S0 = 0; S1
= 1; S2 = 1 => Y = I3 = 1

=> Đúng với bảng trạng thái