KTS Chuong3 Machtohop

BÀI GIẢNG MÔN: KỸ THUẬT SỐ
Chương 3 – MẠCH LOGIC TỔ HỢP
3.1. Khái niệm chung

3.2. Phân tích mạch logic tổ hợp
3.3. Thiết kế mạch logic tổ hợp
3.4. Mạch mã hóa – giải mã
3.5. Mạch hợp kênh – phân kênh
3.6. Mạch số học
3.7. Mã phát hiện sai
GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 1

www.ptit.edu.vn
BỘ MÔN KTĐT – KHOA KTĐT1
Mạch tổ hợp (1)
 Đặc điểm:
- Trị số của tín hiệu đầu ra ở thời điểm đang xét chỉ phụ
thuộc vào tổ hợp các giá trị tín hiệu đầu vào.
- Được cấu trúc nên từ các cổng logic.
Phương pháp biểu diễn chức năng logic của mạch tổ hợp:
- Hàm logic (thường áp dụng cho vi mạch cỡ nhỏ - SSI)
- Bảng trạng thái (vi mạch cỡ vừa – MSI)
- Bảng Karnaugh
- Đồ thị dạng xung ...

www.ptit.edu.vn
Mạch tổ hợp (2) – Sơ đồ khối tổng quát
Hệ phương trình tổng quát: x0 Y0

x1
Y0 = f0(x0,x1,...,xn-1); Mạch logic Y1
tổ hợp
Y1 = f1(x0,x1,...,xn-1); Ym-1
xn-1
…
Ym-1 = fm-1(x0,x1,...,xn-1).

www.ptit.edu.vn


www.ptit.edu.vn
Phân tích mạch logic tổ hợp (1)
Phân tích mạch logic tổ hợp là từ sơ đồ cho trước xác định chức
năng, dạng sóng, tính năng kỹ thuật,... của mạch. Từ đó có thể
rút gọn, chuyển đổi dạng thực hiện của mạch điện để có được
lời giải tối ưu.
Phương pháp:
– Viết biểu thức
– Rút gọn, tối ưu (nếu cần)
– Vẽ lại mạch điện.

www.ptit.edu.vn
Phân tích mạch logic tổ hợp (2) – Ví dụ
Phân tích mạch điện sau, nêu chức năng của mạch:
A
B
C
A
B
C
A f
B
C
A
B
C

www.ptit.edu.vn
Phân tích mạch logic tổ hợp (3) - VD

Bước 1: Lập Bảng trạng thái: A
B
C
A B C f A
B
0 C
0 0 0
A f
0 0 1 0 B
0
C
0 1 0 A
0 1 1 1 B
C
1 0 0 0
- Viết biểu thức:
1 0 1 1
1 1 0 1 f  A,B,C     3,5,6,7 
1 1 1 1

www.ptit.edu.vn

Bước 2: Rút gọn: f  A,B,C   3,5,6,7 
BC f = AB + BC + AC
00 01 11 10
A
0 0 0 1 0
f3 = BC
1 0 1 1 1
f2 = AB
f1 = AC
- Tối ưu về dạng toàn NAND:

f  AB  BC  AC
f  AB  BC  AC
f  AB.BC.AC
www.ptit.edu.vn

Bước 3: Vẽ mạch điện dạng tối ưu:
A
B A
C
A B
B A
C
A f C f
B B
C
A C
B
C

www.ptit.edu.vn


www.ptit.edu.vn
Thiết kế mạch logic tổ hợp

Thiết kế mạch logic tổ hợp là bài toán từ yêu cầu (chức năng,
dạng sóng, tính năng kỹ thuật, ...) xây dựng sơ đồ mạch thực
hiện (ngược với bài toán phân tích).
Phương pháp:
Bảng Tối thiểu

Karnaugh hoá
Vấn đề Bảng trạng Biểu thức Sơ đồ

logic thực thái tối ưu logic
Biểu thức Tối thiểu

logic hoá

www.ptit.edu.vn


www.ptit.edu.vn
3.4.1. Một số loại mã thông dụng: Mã nhị - thập phân BCD

- Mã hóa 10 ký hiệu thập phân bằng 4 bit nhị phân (1 đềcat).
- Từ số 10 trở lên: mỗi ký hiệu số được biểu thị ít nhất bằng 2 đềcat
nhị phân.
* Một số mã BCD thông dụng:
- Mã BCD tự nhiên (N-BCD: Nature BCD hay BCD 8421):
Các chữ số thập phân được nhị phân hoá theo trọng số: 23, 22, 21, 20
Có 6 tổ hợp dư, ứng với các số thập phân 10, 11, 12, 13, 14 và 15.
- Mã BCD 7421
- Mã BCD 5121
- Mã BCD 2421 (mã Aiken)
- Mã BCD 4221

www.ptit.edu.vn
3.4.1. Một số loại mã thông dụng: Mã nhị - thập phân BCD
Ưu điểm: Số
thập Trọng số của mã BCD
- Mã BCD có trọng phân
số không thay đổi 8421 7421 5121 2421 4221
0 0000 0000 0000 0000 0000
- Được sắp xếp 1 0001 0001 0001 0001 0001
2 0010 0010 0010 0010 0010
theo qui luật
3 0011 0011 0011 0011 0011
- Dễ nhớ 4 0100 0100 0111 0100 1000
5 0101 0101 1000 1011 0111
6 0110 0110 1001 1100 1100
7 0111 1000 1010 1101 1101
8 1000 1001 1011 1110 1110
9 1001 1010 1111 1111 1111

www.ptit.edu.vn
3.4.1. Một số loại mã thông dụng: Mã Gray (Mã cách 1)

* Mã Gray (mã cách 1):
- Các tổ hợp mã kề nhau chỉ khác nhau duy nhất 1 bit.
- Không có tính trọng số.
- Chỉ có thể giải mã thông qua bảng mã.
* Cách xây dựng mã Gray:
- Phương pháp xen kẽ: đảo bit liền kề bên phải của bit 1
- Phương pháp soi gương:

www.ptit.edu.vn
3.4.1. Một số loại mã thông dụng: Một số mã khác
Số Số nhị Mã dư Mã Mã Mã Mã vòng
thập phân 3 Gray Gray Johnson
phân Dư 3
0 0000 0011 0000 0010 00000 0000000001
1 0001 0100 0001 0110 10000 0000000010
2 0010 0101 0011 0111 11000 0000000100
3 0011 0110 0010 0101 11100 0000001000
4 0100 0111 0110 0100 11110 0000010000
5 0101 1000 0111 1100 11111 0000100000
6 0110 1001 0101 1101 01111 0001000000
7 0111 1010 0100 1111 00111 0010000000
8 1000 1011 1100 1110 00011 0100000000
9 1001 1100 1101 1010 00001 1000000000

www.ptit.edu.vn
3.4.2. Mạch mã hóa – Khái niệm
 Mã hóa: là dùng văn tự, ký hiệu (hay mã) để biểu thị một đối
tượng nào đó (tin tức).
 Mục đích: để tin tức truyền đi tốt hơn, cải thiện một số đặc tính
như: độ tin cậy, tốc độ truyền tin, dung lượng kênh, tính bảo
mật, …
 Bộ mã hóa: thực hiện nhiệm vụ mã hóa. Một số bộ mã hóa:
- Bộ mã hóa nhị phân
- Bộ mã hóa BCD
- Bộ mã hóa ưu tiên
…

www.ptit.edu.vn
3.4.2. Mạch mã hóa: Mạch mã hóa thập phân – nhị phân (1)
 Chức năng: mã hóa từ dạng thập phân đầu vào thành dạng
nhị phân đầu ra.
 Bộ mã hóa N tín hiệu thập phân đầu vào có số bit đầu ra n
thỏa mãn: N  2n
 Sơ đồ khối tổng quát:
A0
D0 Mạch
2n D1 mã hóa A1 n
lối vào thập lối ra
phân –
D2n- 1 nhị phân An-1

www.ptit.edu.vn
 Bài toán: Thiết kế mạch mã

hóa thập phân – nhị phân 2 bit.
D0
 Sơ đồ khối: D1
A1
CODER
D2
D3 A0
 Bảng trạng thái: D0 D1 D2 D3 A1 A0

1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1

www.ptit.edu.vn
 Biểu thức hàm ra:
A 0  D0 .D1 .D2 .D3  D0 .D1 .D 2 .D3 A 0  D1  D3


A1  D0 .D1 .D2 .D3  D0 .D1 .D 2 .D3 A1  D2  D3
 Mạch điện: D0
D1
D2
D3
A1 A0

www.ptit.edu.vn
3.4.2. Mạch mã hóa: Mạch mã hóa thập phân – NBCD (1)
 Chức năng: Mã hóa 10 ký hiệu thập Vào Ra BCD

phân bằng 4 bit nhị phân. thập 8 4 2 1
phân ABCD
 Sơ đồ khối: 1 0 0 0 1
1 8 A 2 0 0 1 0
Vào 2
Mạch 4 Ra
Thập B 3 0 0 1 1
... mã hoá 2 BCD
phân C 8421 4 0 1 0 0
9 1 D
5 0 1 0 1
Bảng trạng thái:
6 0 1 1 0
Biểu thức hàm ra:
7 0 1 1 1
A = 8 +9
B=4+5+6+7 8 1 0 0 0
C=2+3+6+7 9 1 0 0 1
D=1+3+5+7+9

www.ptit.edu.vn
3.4.2. Mạch mã hóa: Mạch mã hóa thập phân – NBCD (2)

Mạch điện (dạng ma trận OR): Mạch điện (dạng ma trận AND):
A B C D +5V
1 R4 R3 R2 R1
3 1
4 2
5 3
6
4
7
5
6
8
7
9
8
9
A B C D

www.ptit.edu.vn
3.4.2. Mạch mã hóa: Mạch mã hóa ưu tiên thập phân – NBCD (1)
Khi có nhiều đầu vào tác động Vào thập phân Ra BCD
đồng thời, chỉ mã hoá tín hiệu vào 1 2 3 4 5 6 7 8 9 A B C D
có mức ưu tiên cao nhất. Mức ưu
tiên do người thiết kế mạch xác 0 0 0 0 0 0 0 0 0 0 0 0 0
định. 1 0 0 0 0 0 0 0 0 0 0 0 1
Sơ đồ khối: x 1 0 0 0 0 0 0 0 0 0 1 0
L1 8 A
x x 1 0 0 0 1 1
...Mạch 4 B 1 0 1 0 0
Vào mã hoá 2 Ra
C 1 0 1 0 1
L9 ưu tiên 1
D 1 0 1 1 0
mức ưu tiên
tăng 1 0 1 1 1
1 1 0 0 0
1 1 0 0 1
www.ptit.edu.vn
3.4.2. Mạch mã hóa: Mạch mã hóa ưu tiên thập phân – NBCD (2)
Biểu thức:
L1=“1” và L2,4,6,8 bằng “0”
L3=“1” và L4,6,8 bằng “0”
D=“1” nếu L5=“1” và L6,8 bằng “0”
L7=“1” và L8 bằng “0”
L9=“1”
 D = 1.2.4.6.8 + 3.4.6.8 + 5.6.8 + 7.8 + 9
C = 2.4.5.8.9 + 3.4.5.8.9 + 6.8.9 + 7.8.9

B = 4.8.9 + 5.8.9 + 6.8.9 + 7.8.9
A = 8+9

www.ptit.edu.vn
3.4.3. Mạch biến mã (1)

Bài toán: Thiết kế mạch biến
B2 B1 B0 G2 G1 G0
mã từ nhị phân 3 bit sang Gray.
0 0 0 0 0 0
Sơ đồ khối:
B2 G2 0 0 1 0 0 1
Vào Mạch G1 Ra 0 1 0 0 1 1
nhị B1
biến mã Gray
0 1 1 0 1 0
phân
B0 G0
1 0 0 1 1 0
Bảng trạng thái: 1 0 1 1 1 1
Biểu thức: 1 1 0 1 0 1
G 0   1,2,5,6 
1 1 1 1 0 0
G1    2,3,4,5 
G 2    4,5,6,7 

www.ptit.edu.vn
3.4.3. Mạch biến mã (2)

 Rút gọn: G0   1,2,5,6  ; G1    2,3,4,5 ; G 2    4,5,6,7 
G0 B1B0 G1 B1B0
00 01 11 10 00 01 11 10
B2 B2
0 0 1 0 1 0 0 0 1 1
1 0 1 0 1 1 1 1 0 0
G 0  B1 .B0  B1 .B0 G1  B2 .B1  B2 .B1
G2 B1B0 B2 G2
00 01 11 10
B2
0 B1 G1
0 0 0 0
1 1 1 1 1 G 2  B2 B0 G0
www.ptit.edu.vn
3.4.4. Mạch giải mã – Khái niệm
 Giải mã: là quá trình ngược lại của mã hóa, chuyển từ dạng mã
sang tin tức.
Bộ giải mã: thực hiện nhiệm vụ giải mã.
Một số bộ giải mã:
- Mạch giải mã BCD - 7 đoạn
- Mạch giải mã nhị phân
…

www.ptit.edu.vn
3.4.4. Mạch giải mã: Mạch giải mã BCD - 7 đoạn (1)

Dụng cụ 7 đoạn:
- Dùng để hiển thị chữ số của một hệ đếm bất kỳ.
- Cấu tạo: gồm 7 đoạn làm bằng vật liệu có khả năng phát sáng
(LED, LCD,...).
- Có hai loại LED 7 đoạn: Anode chung và Kathode chung.
a
f g b
e c
d
K chung
A chung

www.ptit.edu.vn

Sơ đồ khối: A B C D a b c d e f g
a
A b 0 0 0 0 0 0 0 0 0 0 0 1
B Mạch c
1 0 0 0 1 1 0 0 1 1 1 1
giải mã d
C e
7 đoạn 2 0 0 1 0 0 0 1 0 0 1 0
D f
g 3 0 0 1 1 0 0 0 0 1 1 0
Bảng trạng thái: (A chung) 4 0 1 0 0 1 0 0 1 1 0 0
Biểu thức: 5 0 1 0 1 0 1 0 0 1 0 0
a =  (1,4)
b =  (5,6) 6 0 1 1 0 0 1 0 0 0 0 0
c =  (2) 7 0 1 1 1 0 0 0 1 1 1 1
d =  (1,4,7)
e =  (1,3,4,5,7,9) 8 1 0 0 0 0 0 0 0 0 0 0
f =  (1,2,3,7) 9 1 0 0 1 0 0 0 0 1 0 0
g =  (0,1,7)
www.ptit.edu.vn

IC giải mã 7 đoạn: Vcc
TTL: A chung: 7447, 74247 (đầu ra

ở mức tích cực thấp)
a
f b
K chung: 7448 (đầu ra ở mức g
tích cực cao) e c
d
CMOS: 4511
Rp
...
a g
LT 7447 RBO
RBI
A B C D

www.ptit.edu.vn
3.4.4. Mạch giải mã: Mạch giải mã nhị phân (1)
 Chức năng: giải mã từ dạng nhị phân đầu vào thành dạng
thập phân đầu ra.
 Lựa chọn duy nhất một đầu ra ứng với một tổ hợp nhị phân
đầu vào.
- Mức tích cực cao: đầu ra được chọn bằng ‘1’, các đầu ra còn
lại bằng ‘0’.
- Mức tích cực thấp: đầu ra được chọn bằng ‘0’, các đầu ra còn
lại bằng ‘1’.
 Bộ giải mã nhị phân n đầu vào có số đầu ra: N  2
n

www.ptit.edu.vn

 Bài toán 1: Thiết kế mạch
D0
giải mã nhị phân 2 vào – 4 ra. A0 Bộ giải
D1
Sơ đồ khối: mã nhị
phân D2
A1 D3
 Bảng trạng thái:
A1 A0 D0 D1 D2 D3
Biểu thức:
0 0 1 0 0 0
D 0  A1.A 0
0 1 0 1 0 0
D1  A1.A 0 1 0 0 0 1 0
D 2  A1.A 0 1 1 0 0 0 1
D3  A1.A 0
www.ptit.edu.vn

Mạch điện: A1
A0
IC thực tế: 74154
A0 D0
A1 D1
A2 D0 D1 D2 D3
A3 74154
E1
E2 D15

www.ptit.edu.vn
 Mở rộng dung lượng mạch giải mã nhị phân: Sử dụng IC

74154 thực hiện bộ giải mã nhị phân 5 lối vào địa chỉ.
Sơ đồ khối: A0 D0
A1 D1
A2 74154
A3
A4 E1
E2 D15
A0 D16
A1 D17
A2 74154
A3
E1
E2 D31
www.ptit.edu.vn

 Bài toán 2: Cho mạch điện có E A1 A0 Y0 Y1 Y2 Y3
BTT sau, nêu chức năng của
mạch: 1 x x 1 1 1 1
- Sơ đồ khối: 0 0 0 0 1 1 1
E Y3
0 0 1 1 0 1 1
DECODER Y2
A1 0 1 0 1 1 0 1
Y1
A0 Y0 0 1 1 1 1 1 0
Y0  E.A1 .A 0
- Biểu thức hàm ra:
Y1  E.A1 .A 0
- Chức năng: Y2  E.A1 .A 0
Y3  E.A1 .A 0
www.ptit.edu.vn


www.ptit.edu.vn
Mạch hợp kênh – phân kênh – Khái niệm

 Hợp kênh (ghép kênh): ghép nhiều kênh dữ liệu ở đầu vào thành một
kênh duy nhất ở đầu ra.
 Mỗi kênh dữ liệu đầu vào có một địa chỉ xác định.
 Việc lựa chọn ghép kênh dữ liệu nào tới đầu ra phụ thuộc vào địa chỉ
được chọn.
 Phân kênh (tách kênh): tách từ một kênh dữ liệu đầu vào thành nhiều
kênh ở đầu ra (ngược của quá trình hợp kênh).
X0 Y0
X1 Y1
Y X
Xj Yj
X2n-1 Y2n-1
(a). Bộ hợp kênh (MUX) (b). Bộ phân kênh (DEMUX)

www.ptit.edu.vn
3.5.1. Mạch hợp kênh – MUX (1)

En
Chức năng: lựa chọn nối một
D0
đầu vào dữ liệu tới đầu ra. D1 MUX
2n lối
2n  1 Y- Lối ra
 Sơ đồ khối: vào dữ
liệu D2n-1
- Gồm: 2n lối vào dữ liệu, n lối vào địa chỉ,
An-1 An-2 A0
1 lối vào chọn mạch E và 1 lối ra.
- Tuỳ theo giá trị của n lối vào địa chỉ mà n lối vào địa chỉ
lối ra sẽ bằng một trong những giá trị ở lối

vào (Dj).
- Nếu giá trị thập phân của n lối vào địa
chỉ bằng j thì Y = Dj.

www.ptit.edu.vn

 Bài toán: Thiết kế MUX 2 lối vào địa chỉ, một lối vào điều khiển
mức tích cực cao.
Sơ đồ khối: D0 E A1 A0 Y
D1
MUX Y 0 x x 0
D2
D3 1 0 0 D0
E 1 0 1 D1
A1 A0 1 1 0 D2
Bảng trạng thái: 1 1 1 D3
Biểu thức:
Y  E.(A1.A0 .D0  A1.A0 .D1  A1.A0 .D2  A1.A0 .D3 )

www.ptit.edu.vn

Mạch điện: D0 D1 D2 D3
A1 E
IC thực tế: 74151 A0
E
x0
D0
.. MUX Y
.
D7 74151
W
EN
C B A Y

www.ptit.edu.vn

 Mở rộng dung lượng bộ hợp kênh: Sử dụng IC 74151 thực hiện
MUX 16 vào – 1 ra.
D0  D7
74151
A0 A Y1
A1 B
A2 C
A3 EN
Y
D8  D15
74151 Y
2
A
B
C
EN

www.ptit.edu.vn
 Mở rộng dung lượng bộ hợp kênh: Sử dụng IC 74151 thực hiện

MUX 64 vào – 1 ra.
D0 D7 D8 D15 D56 D63
... ... ...
A
A10 MUX1 MUX 2 ... MUX8
A2
Y1 Y2 Y8
...
A3
A4 MUX9
A5

www.ptit.edu.vn
3.5.2. Mạch phân kênh – DEMUX (1)
Chức năng: lựa chọn nối một Chọn mạch En DEMUX Y0

Y1
đầu ra với đầu vào dữ liệu. Lối vào D
12n 2n lối ra
dữ liệu Y2n-1
 Sơ đồ khối:
- Gồm: 1 lối vào dữ liệu D, n lối vào địa
An-1 A0
chỉ, 1 lối vào chọn mạch E và 2n lối ra. n lối vào địa chỉ
- Tuỳ theo giá trị của n lối vào địa chỉ mà
một trong số các lối ra sẽ bằng giá trị ở lối
vào (D).
- Nếu giá trị thập phân của n lối vào địa
chỉ bằng j thì Yj = D.

www.ptit.edu.vn

Bài toán: Thiết kế DEMUX hai lối vào địa chỉ, một lối vào điều
khiển mức tích cực cao.
Sơ đồ khối: Bảng trạng thái:
Y3
D E A1 A0 Y0 Y1 Y2 Y3
Y2
DEMUX 0 x x 0 0 0 0
Y1
E
Y0 1 0 0 D 0 0 0
1 0 1 0 D 0 0
A1 A0
1 1 0 0 0 D 0
Biểu thức: Y0  E.A1.A 0 .D
1 1 1 0 0 0 D
Y1  E.A1.A 0 .D
Y2  E.A1.A 0 .D
Y3  E.A1.A 0 .D
www.ptit.edu.vn

Mạch điện: D
A1
A0
E
IC thực tế: 74138
G1 Y7 Y1
Y0 Y2 Y3
G2A DEMUX ..
G2B 74138 .
C
Y1
B
A Y0

www.ptit.edu.vn
3.5.3. Một số ứng dụng của bộ hợp kênh – phân kênh (1)
 Chuyển đổi luồng dữ liệu từ nối tiếp sang song song và

ngược lại.
- Từ nối tiếp sang song song: 1 đầu vào – nhiều đầu ra, sử
dụng IC phân kênh.
- Từ song song sang nối tiếp: nhiều đầu vào – 1 đầu ra, sử
dụng IC hợp kênh.

www.ptit.edu.vn
 Tạo dãy nhị phân tuần

hoàn: sử dụng MUX để tạo 1 D0
0
dãy nhị phân tuần hoàn. MUX
..
. Y
 Thay đổi tính chất của D2 1 n
dãy:
A0 . . . An-1
- Thay đổi giá trị đầu vào Bộ đếm
Clock
dữ liệu MUX. n bit
- Thay đổi tần số bộ đếm.

www.ptit.edu.vn
 Tạo hàm logic: sử dụng bộ hợp kênh hoặc bộ giải mã địa

chỉ có thể thực hiện được các hàm logic.
 Ví dụ: Thực hiện hàm logic sau f  A,B,C    2,3,5,6 
sử dụng:
a. Bộ giải mã địa chỉ (Decoder)
b. Bộ hợp kênh 3 lối vào địa chỉ (Mux 8 – 1)
c. Bộ hợp kênh 2 lối vào địa chỉ (Mux 4 – 1)

www.ptit.edu.vn
3.5.3. (4) – Ví dụ: Tạo hàm logic

 Bảng trạng thái hàm f: f  A,B,C    2,3,5,6 
A B C f
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

www.ptit.edu.vn
3.5.3. (5) – Ví dụ: a. Sử dụng Decoder

 A, B, C là 3 Decoder
đầu vào của A B C f
3-8
Decoder. 0 0 0 0 D0 = 1
 Bảng trạng thái: 0 0 1 0 D1 = 1
0 1 0 1 D2 = 1
0 1 1 1 D3 = 1
1 0 0 0 D4 = 1
1 0 1 1 D5 = 1
1 1 0 1 D6 = 1
1 1 1 0 D7 = 1
 f  A,B,C   D2  D3  D5  D6

www.ptit.edu.vn
3.5.3. (6) – Ví dụ: a. Sử dụng Decoder

 Sơ đồ khối: f  A,B,C   D2  D3  D5  D6
D7
A D6
A2 D5
DECODER D4
B A1 3 - 8 f
D3
D2
C D1
A0 D0

www.ptit.edu.vn
3.5.3. (7) – Ví dụ: b. Sử dụng Mux 8 - 1

 A, B, C là 3 đầu
A B C f=Y Mux 8 - 1
vào địa chỉ của
Mux.
0 0 0 0 Y = D0
 Bảng trạng thái:
0 0 1 0 Y = D1
0 1 0 1 Y = D2
0 1 1 1 Y = D3
1 0 0 0 Y = D4
1 0 1 1 Y = D5
1 1 0 1 Y = D6
1 1 1 0 Y = D7

www.ptit.edu.vn
3.5.3. (8) – Ví dụ: b. Sử dụng Mux 8 - 1

D0 = 0 0 D7
1 D6
D1 = 0
1 D5
D2 = 1 0 D4
MUX
D3 = 1 8-1 Y=f
1 D3
D4 = 0 1 D2
D5 = 1 0 D1
’ ’
D6 = 1 0 D0
D7 = 0
A B C

www.ptit.edu.vn
3.5.3. (9) – Ví dụ: c. Sử dụng Mux 4 - 1

 Chọn A, B là 2
A B C f=Y Mux 4 - 1
đầu vào địa chỉ của
Mux.
0 0 0 0
 C là đầu vào dữ Y = D0
liệu. 0 0 1 0
 Bảng trạng thái: 0 1 0 1
Y = D1
0 1 1 1
1 0 0 0
Y = D2
1 0 1 1
1 1 0 1
Y = D3
1 1 1 0

www.ptit.edu.vn
3.5.3. (10) – Ví dụ: c. Sử dụng Mux 4 - 1

D0  0 0 D0
D1 1 1 D1 MUX
Y=f
D2  C C D 4-1
2
’
D3  C C D3
A1 A0
A B

www.ptit.edu.vn


www.ptit.edu.vn
3.6.1. Mạch tổng (1) – Mạch bán tổng

a0 S0
HA
b0 C0
Bảng trạng thái: a0 b0 S0 C0

0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

www.ptit.edu.vn
3.6.1. Mạch tổng (2) – Mạch bán tổng

 Biểu thức:
S0  a 0  b0
C0  a 0 .b0
 Mạch điện:
a0
S0
b0
C0

www.ptit.edu.vn
3.6.1. Mạch tổng (3) – Mạch tổng toàn phần

Sơ đồ khối: ai Si
bi FA
Cin Cout
Cin ai bi Si Cout
Bảng trạng thái: 0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
www.ptit.edu.vn
3.6.1. Mạch tổng (4) – Mạch tổng toàn phần

Biểu thức:
Si  a i bi Cin  a i bi Cin  a i biCin  a i biCin  a i  bi  Cin
Cout  a i bi Cin  a i biCin  a i biCin  a i biCin  a i bi   a i  bi  Cin
Mạch điện:
HA1 HA2
bi a i  bi
ai Si
Cin
a i bi
Cout

www.ptit.edu.vn
3.6.1. Mạch tổng (5) – Mạch cộng nhị phân song song
Sơ đồ khối: S0 S1 Si
Cin 0 Cout 0 Cin1 Cout1 Cin Cout
FA 0 FA1 ... i
FAi i
a0 b0 a1 b1 ai bi
IC thực tế: 7483, 7483A

S3 S2 S1 S0 S3 S2 S1 S0
C3 C0 C3 C0
7483A 7483
... ... ... ...
B3  B0 A3  A 0 B3  B0 A3  A 0

www.ptit.edu.vn
3.6.2. Mạch hiệu (1) – Mạch bán hiệu

a0 D0
HS
b0 B0

a0 b0 D0 B0
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

www.ptit.edu.vn
3.6.2. Mạch hiệu (2) – Mạch bán hiệu

Biểu thức:
a0
D0  a 0  b 0 D0
b0
B0  a 0 b0
B0
Mạch điện:
a0 S0/D0
b0
C0/B0
M (điều khiển)
www.ptit.edu.vn
3.6.2. Mạch hiệu (3) – Mạch hiệu toàn phần

Sơ đồ khối: ai
Di
bi FS
Bin Bout
ai bi Bin Di Bout
0 0 0 0 0
0 0 1 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
www.ptit.edu.vn
3.6.2. Mạch hiệu (4) – Mạch hiệu toàn phần

Biểu thức:
Di  a i  bi  Bin
Bout  a i bi   a i  bi Bin
Mạch điện:
HS1 HS2
ai a i  bi
bi Di
Bin a i bi
Bout

www.ptit.edu.vn
3.6.3. Mạch so sánh (1) - Bộ so sánh bằng nhau

Bộ so sánh bằng nhau 1 bit: ai bi gi
-Bảng trạng thái: 0 0 1
0 1 0
-Biểu thức: 1 0 0
gi  a i bi  a i bi  a i  b i 1 1 1
ai
-Mạch điện: bi gi
a 3  b 3
Bộ so sánh bằng nhau 4 bit: a  b
A = a3a2a1a0 với B = b3b2b1b0 A  B  

2 2
a1  b1
a 0  b 0

www.ptit.edu.vn
3.6.3. Mạch so sánh (2) - Bộ so sánh 1 bit

Sơ đồ khối: ai
f ai bi f< f= f>
Bộ so
sánh f 0 0 0 1 0
bi
1 bit f
0 1 1 0 0
1 1 0 1 0
Biểu thức:
f   a i . bi ai
f<
f   a i  bi bi
f   a i . bi f=
Mạch điện:
f>
www.ptit.edu.vn
So sánh hai số nhị phân 4 bit A = a3a2a1a0 với B = b3b2b1b0.

A>B khi:
– hoặc a3 > b3,
– hoặc a3 = b3, và a2 > b2,
– hoặc a3 = b3, và a2 = b2, và a1 > b1,
– hoặc a3 = b3, và a2 = b2, và a1 = b1, và a0 > b0.
f   a 3 .b3  a 3  b3 .a 2 .b 2 
a 3  b3 .a 2  b 2 .a1.b1 
a 3  b3 .a 2  b 2 .a1  b1.a 0 .b 0

www.ptit.edu.vn

IC so sánh: 7485 a3  a0 ..
.
f
> 7485
= f
<
.. f
b3  b 0 .
 Mở rộng phạm vi so sánh:
a3  a0 .. a7  a4 ..
. f .
> > f
= 7485 f = 7485 f
< <
.. f .. f
b3  b 0 . b7  b 4 .

www.ptit.edu.vn


www.ptit.edu.vn
3.7.1. Mã chẵn lẻ (1)

Mã chẵn lẻ: là loại mã BCD BCD BCD
phát hiện lỗi thông dụng 8421 8421chẵn 8421 lẻ
nhất. PC PL
Thiết lập mã chẵn lẻ: 0000 0000 0 0000 1
thêm một bit chẵn/lẻ (parity 0001 0001 1 0001 0
bit) vào thông tin, sao cho: 0010 0010 1 0010 0
-Tổng số bit ‘1’ là chẵn (mã 0011 0011 0 0011 1
chẵn hay tính chẵn)
0100 0100 1 0100 0
-Tổng số bit ‘1’ là lẻ (mã lẻ
hay tính lẻ) 0101 0101 0 0101 1
0110 0110 0 0110 1
0111 0111 1 0111 0
1000 1000 1 1000 0
1001 1001 0 1001 1

www.ptit.edu.vn
3.7.1. Mã chẵn lẻ (2) - Mạch tạo bit chẵn lẻ

Pe Vào Ra
Tạo bit d3 d2 d1 pe po
n bit dữ chẵn/lẻ
liệu Po 0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
Biểu thức: 1 0 1 0 1
1 1 0 0 1
pe  d1  d 2  d3 1 1 1 1 0
po  pe  d1  d 2  d 3

www.ptit.edu.vn
3.7.1. Mã chẵn lẻ (3) - Mạch kiểm tra chẵn lẻ

n bit dữ d3 d2 d1 P fe fo
Sơ đồ khối: liệu 0 0 0 0 1 0
fe 0 0 0 1 0 1
Kiểm tra
hệ 0 0 1 0 0 1
Bit chẵn lẻ fo
chẵn/lẻ 0 0 1 1 1 0
 e o
P ,P 0 1 0 0 0 1
0 1 0 1 1 0
0 1 1 0 1 0
Bảng trạng thái: 0 1 1 1 0 1
Biểu thức: 1 0 0 0 0 1
1 0 0 1 1 0
f o  d 3  d 2  d1  p 1 0 1 0 1 0
f e  f o  d 3  d 2  d1  p
1 0 1 1 0 1
1 1 0 0 1 0
1 1 0 1 0 1
1 1 1 0 0 1
1 1 1 1 1 0
www.ptit.edu.vn
3.7.2. Mã Hamming (1)

- Mã Hamming: ghép thêm một số bit kiểm tra P vào thông tin để đảm bảo tính
chẵn/lẻ của hệ thống.
- Mã Hamming có khả năng sửa sai một lỗi, có sơ đồ tạo mã và giải mã đơn giản.
- Số bit kiểm tra P và số bit tin tức D phải thỏa mãn biểu thức:
D  P  1  2P
- Vị trí các bit P: là các bit có thứ tự 2i tính từ bit có trọng số nhỏ nhất.
- Ví dụ: với số bit tin tức D = 5, số bit kiểm tra chẵn/lẻ P = 4. Cách sắp xếp vị trí các
bit như sau:
9 8 7 6 5 4 3 2 1
D9 P3 D7 D6 D5 P2 D3 P1 P0 (*)
- Bit chẵn lẻ P có nhiệm vụ đảm bảo tính chẵn lẻ của các bit ở các vị trí mà nó chiếm
giữ có giá trị 1 tương ứng theo bảng nhị phân (kể cả nó).

www.ptit.edu.vn
3.7.2. Mã Hamming (2) - Mạch tạo mã Hamming

Vị trí Hệ nhị phân
Bit P0 đảm bảo tính chẵn/lẻ tại các vị trí : P3P2P1P0
1 0001
1, 3, 5, 7, 9, 11,13,15 2 0010
3 0011
Bit P1 đảm bảo tính chẵn/lẻ tại các vị trí : 4 0100
5 0101
2, 3, 6, 7, 10, 11,14,15 6 0110
7 0111
Bit P2 đảm bảo tính chẵn/lẻ tại các vị trí :
8 1000
4, 5, 6, 7, 12,13,14,15 9 1001
10 1010
Bit P3 đảm bảo tính chẵn/lẻ tại các vị trí : 11 1011
12 1100
8, 9, 10, 11,12,13,14,15 13 1101
14 1110
15 1111

www.ptit.edu.vn

9 8 7 6 5 4 3 2 1
D9 P3 D7 D6 D5 P2 D3 P1 P0 (*)
* Tạo mã Hamming chẵn:
P0  vị trí 3  vị trí 5  vị trí 7  vị trí 9 = 0
P0  D3  D5 D7  D9 = 0 P0 = D 3  D 5  D 7  D9
P1  D3  D6  D7 =0  P1 = D 3  D 6  D 7
P2  D5  D6 D7 =0 P2 = D 5  D 6  D 7
P3  D9 =0 P3 = D 9

www.ptit.edu.vn

9 8 7 6 5 4 3 2 1
D5 P3 D4 D3 D2 P2 D1 P1 P0 (*)
* Tạo mã Hamming lẻ:
P0  D 3  D 5  D 7  D9 = 1 P0  D3  D5  D7  D9
P1  D 3  D 6  D 7 =1 P1  D3  D6  D7

P2  D 5  D 6  D 7 =1 P2  D5  D6  D7
P3  D 9 =1 P3  D9

www.ptit.edu.vn
3.7.2. Mã Hamming (5) - Mạch kiểm tra mã Hamming

Khi nhận được từ mã, tiến hành kiểm tra tính chẵn lẻ trong nhóm bit tại các vị trí:
S0 : 1, 3, 5, 7, 9, 11,13,15
S1 : 2, 3, 6, 7, 10, 11,14,15
S2 : 4, 5, 6, 7, 12,13,14,15
S3 : 8, 9, 10, 11,12,13,14,15
* Kiểm tra mã Hamming: (ví dụ số bit thông tin D = 5, số bit kiểm tra P = 4)
S0 = b1  b3  b5  b7  b9 Hamming chẵn Hamming lẻ
S1 = b2  b3  b6  b7 S3S2S1S0 = 0000: Không lỗi = 1111
S2 = b4  b5  b6  b7 S3S2S1S0  0000: Có lỗi  1111
S3 = b8  b9 Vị trí bit lỗi: S3S2S1S0 S3 S2 S1 S0

www.ptit.edu.vn
3.7.2. Mã Hamming (6) - Ví dụ

Cho từ mã thông tin là 10110, hãy xây dựng từ mã Hamming chẵn.
Giả sử phía thu nhận được chuỗi thông tin là: 110010010.
Kiểm tra lỗi và sửa lỗi (nếu có).
Giải:
-Số bit thông tin: D = 5, suy ra số bit kiểm tra: P = 4
- Vị trí các bit P:
9 8 7 6 5 4 3 2 1
D9 P3 D7 D6 D5 P2 D3 P1 P0 (*)

www.ptit.edu.vn

 Tìm P: 9 8 7 6 5 4 3 2 1
D9 P3 D7 D6 D5 P2 D3 P1 P0
1 P3 0 1 1 P2 0 P1 P0
P0  D3  D5 D7  D9 = 0 P0 = D3  D5 D7  D9 = 0  1 0 1= 0
P1  D3  D6  D7 =0 P1 = D3  D6  D7 = 0  1 0 =1
P2  D5  D6 D7 =0 P2 = D5  D6 D7 = 1  1 0 =0
P3  D9 =0 P3 = D9 =1
 Từ mã Hamming chẵn phát đi:

D9 P3 D7 D6 D5 P2 D3 P1 P0
1 1 0 1 1 0 0 1 0
www.ptit.edu.vn

 Từ mã nhận được: b9 b8 b7 b6 b5 b4 b3 b2 b1
1 1 0 0 1 0 0 1 0
 Kiểm tra các S:
S0 = b1  b3  b5  b7  b9 = 0  0  1  0  1= 0
S1 = b2  b3  b6  b7 = 1  0 0  0 =1
S2 = b4  b5  b6  b7 = 0  1 0  0 =1
S3 = b8  b9 =11 =0
 Lỗi ở vị trí 0110 (vị trí 6). Sửa lỗi:
b9 b8 b7 b6 b5 b4 b3 b2 b1
1 1 0 1 1 0 0 1 0
www.ptit.edu.vn

KTS Chuong3 Machtohop

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

KTS Chuong3 Machtohop

Uploaded by

Copyright:

Available Formats

BÀI GIẢNG MÔN: KỸ THUẬT SỐ

Chương 3 – MẠCH LOGIC TỔ HỢP

3.1. Khái niệm chung

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 1

Mạch tổ hợp (1)

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 2

Mạch tổ hợp (2) – Sơ đồ khối tổng quát

Hệ phương trình tổng quát: x0 Y0

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 3

Chương 3 – MẠCH LOGIC TỔ HỢP

3.1. Khái niệm chung

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 4

Phân tích mạch logic tổ hợp (1)

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 5

Phân tích mạch logic tổ hợp (2) – Ví dụ

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 6

Phân tích mạch logic tổ hợp (3) - VD

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 7

Phân tích mạch logic tổ hợp (4) - VD

- Tối ưu về dạng toàn NAND:

Phân tích mạch logic tổ hợp (5) - VD

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 9

Chương 3 – MẠCH LOGIC TỔ HỢP

3.1. Khái niệm chung

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 10

Thiết kế mạch logic tổ hợp

Bảng Tối thiểu

Vấn đề Bảng trạng Biểu thức Sơ đồ

Biểu thức Tối thiểu

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 11

Chương 3 – MẠCH LOGIC TỔ HỢP

3.1. Khái niệm chung

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 12

3.4.1. Một số loại mã thông dụng: Mã nhị - thập phân BCD

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 13

3.4.1. Một số loại mã thông dụng: Mã nhị - thập phân BCD

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 14

3.4.1. Một số loại mã thông dụng: Mã Gray (Mã cách 1)

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 15

3.4.1. Một số loại mã thông dụng: Một số mã khác

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 16

3.4.2. Mạch mã hóa – Khái niệm

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 17

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 18

 Bài toán: Thiết kế mạch mã

 Bảng trạng thái: D0 D1 D2 D3 A1 A0

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 19

 Biểu thức hàm ra:

A 0  D0 .D1 .D2 .D3  D0 .D1 .D 2 .D3 A 0  D1  D3

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 20

3.4.2. Mạch mã hóa: Mạch mã hóa thập phân – NBCD (1)

 Chức năng: Mã hóa 10 ký hiệu thập Vào Ra BCD

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 21

3.4.2. Mạch mã hóa: Mạch mã hóa thập phân – NBCD (2)

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 22

 D = 1.2.4.6.8 + 3.4.6.8 + 5.6.8 + 7.8 + 9

C = 2.4.5.8.9 + 3.4.5.8.9 + 6.8.9 + 7.8.9

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 24

3.4.3. Mạch biến mã (1)

Bảng trạng thái: 1 0 1 1 1 1

GIẢNG VIÊN: THS.NGUYỄN HỒNG HOA 25

3.4.3. Mạch biến mã (2)

G 0  B1 .B0  B1 .B0 G1  B2 .B1  B2 .B1