CHƯƠNG 3: MẠCH TỔ HỢP

Trần Thị Thiêm

 NỘI DUNG
• Mạch đa hợp
• Mạch giải đa hợp
• Mạch mã hóa
• Mạch giải mã
• Mạch cộng nhị phân
• Mạch trừ nhị phân
• Phép so sánh
• Kiểm tra chẵn lẻ
 I> MẠCH ĐA HỢP (MULTIPLEXER)
Sơ đồ khối
[MUX]

Các chân ngõ vào

Chân ngõ ra

Chân cho phép

Chân select
2𝑚 ≥ 𝑛
 I> MẠCH ĐA HỢP (MULTIPLEXER)
[MUX]
• Mux 2  1 có một chân E cho phép tích cực mức cao
𝐼0 BTT:
𝐼1 E S O
O
𝐸 0 x 0
S 1 0 𝐼0𝐸 𝑆 Hàm ngõ ra:
1 1 𝐼 1 𝐸𝑆 𝑂=𝐸 𝐼 1 𝑆+𝐸 𝐼 0 𝑆
Nếu S=0  Vẽ mạch
S=1 
Nếu E=1  Cho phép Mux hoạt động
 I> MẠCH ĐA HỢP (MULTIPLEXER)
[MUX]
• Mux 4  1 có hai chân E cho phép, tích cực mức cao, tích cực mức thấp
𝐼0 BTT: O
𝐼1
1 x x x 0
𝐼2 O
𝐼3 x 0 x x 0
𝐸1 0 1 0 0
𝐸 2 𝑆1 𝑆 0
0 1 0 1 𝐼 1 𝐸 2 𝐸 1 𝑆1 𝑆 0
0 1 1 0
0 1 1 1 𝐼 3 𝐸 2 𝐸 1 𝑆 1 𝑆0
Hàm ngõ ra:
Vẽ mạch
 II> MẠCH GIẢI ĐA HỢP
(DEMULTIPLEXER) [DEMUX]
Sơ đồ khối

Chân ngõ vào

Các chân ngõ ra

Chân cho phép

2𝑚 ≥ 𝑛
Chân select
 II> MẠCH GIẢI ĐA HỢP
(DEMULTIPLEXER) [DEMUX]
• Demux 1  4 có hai chân E cho phép, tích cực mức cao, tích cực mức thấp
BTT: Hàm ngõ ra:
𝑂0
𝑂1 1 x x x 0 0 0 0
I 𝑂 0 = 𝐼 𝐸 2 𝐸 1 𝑆1 𝑆 0
𝑂2 x 0 x x 0 0 0 0
𝐸1 𝑂3 0 1 0 0 0 0 0 I 𝑂 1=𝐼 𝐸 2 𝐸 1 𝑆1 𝑆0
𝐸 2 𝑆1 𝑆
0 0 1 0 1 0 0 I 0 𝑂 2=𝐼 𝐸2 𝐸1 𝑆1 𝑆0
0 1 1 0 0 I 0 0 𝑂 3 = 𝐼 𝐸 2 𝐸 1 𝑆1 𝑆0
0 1 1 1 I 0 0 0
GHÉP MUX, DEMUX
III> MẠCH MÃ HÓA (ENCODER)
 III> MẠCH MÃ HÓA (ENCODER)
Mã hóa 4 sang 2, ngõ vào tích cực thâp

INPUTS OUTPUTS
Có 4 ngõ vào

I0

Có 2 ngõ ra
O0 I3 I2 I1 I0 O1 O0
I1 1 1 1 0 0 0
O1 1 1 0 1 0 1
I2
1 0 1 1 1 0
I3 I2 I1 I0 0 1 1 1 1 1
I3 O0 O0 =
O1 =
O1
 III> MẠCH MÃ HÓA (ENCODER)
Mã hóa ưu tiên 4 sang 2 có ngõ vào tích cực mức cao
Encoder 4 -> 2 INPUTS OUTPUTS
TP I3 I2 I1 I0 O1 O0
I0
O0 1 0 0 0 1 0 0
I1 2,3 0 0 1 X 0 1
O1 4->7 0 1 X X 1 0
I2 8->15 1 X X X 1 1
O1
O0
I3I2 I3I2
I3
00 01 11 10 00 01 11 10
I1I0 O1= I2 + I3 I1 I0
O0 = I 3  I 2 .I 1
00 X 1 1 1 00 X 0 1 1
01 0 1 1 1 01 0 0 1 1
11 0 1 1 1 11 1 0 1 1
10 0 1 1 1 10 1 0 1 1
III> MẠCH MÃ HÓA (ENCODER)
IV> MẠCH GIẢI MÃ (DECODER)
 IV> MẠCH GIẢI MÃ (DECODER)
• Mạch giải mã 2 sang 4, ngõ ra mức 1, chân cho phép tích cực mức cao
INPUTS OUTPUTS
O0
Có 2 ngõ vào

E I1 I0 O3 O 2 O1 O0

Có 4 ngõ ra
I0
0 X X 0 0 0 0
O1
1 0 0 0 0 0 1
E
I1
1 0 1 0 0 1 0
O2
1 1 0 0 1 0 0
1 1 1 1 0 0 0
O3
 IV> MẠCH GIẢI MÃ (DECODER)
• Mạch giải mã 3 sang 8 có ngõ ra tích cực thấp có 3 chân cho phép E 1 cao, E2, E3 thấp
(74ls138) E3 E2 E1 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
X X 0 X X X 1 1 1 1 1 1 1 1
X 1 X X X X 1 1 1 1 1 1 1 1
1 X X X X X 1 1 1 1 1 1 1 1
0 0 1 0 0 0 1 1 1 1 1 1 1 0
0 0 1 0 0 1 1 1 1 1 1 1 0 1
0 0 1 0 1 0 1 1 1 1 1 0 1 1
Y0 = 0 0 1 0 1 1 1 1 1 1 0 1 1 1
Y1 = 0 0 1 1 0 0 1 1 1 0 1 1 1 1
Y2 =
0 0 1 1 0 1 1 1 0 1 1 1 1 1
.
. 0 0 1 1 1 0 1 0 1 1 1 1 1 1
. 0 0 1 1 1 1 0 1 1 1 1 1 1 1
Y7 =
 GIẢI MÃ SANG LED 7 ĐOẠN
• Có 2 loại:
- Anode chung Anode chung:
: đoạn a sáng
: đoạn a tắt

- Cathode chung
Cathode chung:
: đoạn a sáng
: đoạn a tắt
 GIẢI MÃ SANG LED 7 ĐOẠN
• VD: Thiết kế mạch giải mã để hiện thị lên Led 7 đoạn Anode chung các số 0 3 4 7 9
C B A Số hiển thị
Đơn giản hàm:
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 1 0 0 0 0 3
Sử dụng bìa K cho
0 1 0 0 0 1 1 0 0 1 4
0 1 1 1 1 1 1 0 0 0 7
1 0 0 0 0 1 0 0 0 0 9
1 0 1 x x x x x x x X
1 1 0 x x x x x x x X
1 1 1 x x x x x x x X

𝒄=0 𝒃=0