Báo cáo điện tử số

THỰC NGHIỆM 8:

CÁC BỘ GIẢI MÃ VÀ MÃ HÓA LOGIC

Họ và tên: Phạm Thị Mỹ Lệ _ 21020445

Mai Hoàng Tùng _ 21020950

1|Page
Báo cáo điện tử số

BỘ GIẢI MÃ – DECODER
1. Bộ giải mã 2 bit thành 4 đường, dùng cổng logic

Bảng D3 – 1
Lối vào (input) Lối ra (output)
DS1 ̅
𝐸 LS8 B LS7 A Y3 Y2 Y1 Y0
0 0 0 0 0 0 1
0 0 1 0 0 1 0
0 1 0 0 1 0 0
0 1 1 1 0 0 0
1 x x 0 0 0 0
→ Y0 = 𝐴̅. 𝐵̅. 𝐸̿

Y1 = A. 𝐵̅. 𝐸̿

Y2 = 𝐴̅. 𝐵. 𝐸̿

Y3 = A.B. 𝐸̿

→ Cổng AND 3 ngõ vào, Cả 3 cổng output đều phụ thuộc vào 𝐸̿ , nên trong trường
hợp 𝐸̅ = 1 thì ouput = 0

2|Page
Báo cáo điện tử số

BỘ GIẢI MÃ 3 BÍT THÀNH 8 ĐƯỜNG ĐIỀU KHIỂN LOẠI VI MẠCH

• Từ bảng chân lý ta tính được:

̅̅̅̅̅̅ +𝐺2𝐵
✓ Y0 = G1 + 𝐺2𝐴 ̅̅̅̅̅̅ + 𝐴̅ + 𝐵̅ + 𝐶̅
✓ Y1 = G1 + ̅̅̅̅̅̅
𝐺2𝐴 +𝐺2𝐵̅̅̅̅̅̅ + A + 𝐵̅ + 𝐶̅

3|Page
Báo cáo điện tử số

✓ Y2 = G1 + ̅̅̅̅̅̅ ̅̅̅̅̅̅ + 𝐴̅ + B + 𝐶̅
𝐺2𝐴 +𝐺2𝐵
✓ Y3 = G1 + ̅̅̅̅̅̅ ̅̅̅̅̅̅ + 𝐴̅ + B + 𝐶̅
𝐺2𝐴 +𝐺2𝐵
…..
• Mỗi đầu vào (input) làm cho đầu ra (output) = LOW khi các chân cho phép
được kích hoạt tức là G1 = HIGH, G2A = G2B = 0 (các chân cho phép G1,
̅̅̅̅̅̅ ̅̅̅̅̅̅, 3 chân đi qua cổng AND điều khiển cổng ra, đầu ra đi ra thông qua
𝐺2𝐴 ,𝐺2𝐵
các cổng NAND)
• Nếu tất cả các chân cho phép đều tích cực thì sẽ cho đầu ra, không quan trọng
đầu vào là mức cao hay mức thấp

2. BỘ GIẢI MÃ 4 BIT THÀNH 7 ĐƯỜNG ĐIỀU KHIỂN LOẠI VI MẠCH

4|Page
Báo cáo điện tử số

→ Kết luận:
− Khi ngõ vào RBO cung cấp mức logic H cho hoạt động giải mã bình thường.
− Nếu RBO cung cấp mức logic L thì reset số thập phân và tắt tất cả đèn.
− Với ngõ vào RBO và cổng LT ở trạng thái H thì số thập phân có giá trị từ 0
đến 9 tùy theo trạng thái các cổng còn lại.
− Khi ngõ vào RBO nối lên mức 1 và LT ở mức 0 thì tất cả các đèn đều sáng,
số thập phân hiển thị có thể là 8 hoặc tắt tùy theo trạng thái của các chân còn
lại.

2. BỘ MÃ HÓA – ENCODER

5|Page
Báo cáo điện tử số

Lối vào - input Lối ra – output

LS3 Y3 LS2 Y2 LS1 Y1 A B
0 0 0 1 1
0 0 2 0 1
0 1 0 1 0
1 0 0 0 0
Từ bảng chân lý → A = ̅̅̅̅̅̅̅̅̅̅̅
𝑌3 + 𝑌1 ; B = ̅̅̅̅̅̅̅̅̅̅̅
𝑌3 + 𝑌2

→ Cổng NOR mã hóa 3 đầu vào sang 2

BỘ MÃ HÓA 8 ĐƯỜNG ĐIỀU KHIỂN THÀNH 3 BIT LOẠI VI MẠCH

6|Page
Báo cáo điện tử số

→ Kết luận:
̅̅̅ được ưu tiên lớn nhất. Nếu đầu vào 𝐸𝐼
- Chân 𝐸𝐼 ̅̅̅ được cung cấp mức logic H và các đầu
vào khác ở mức logic X thì tất cả đầu ra đều sáng.
- Nếu đầu vào 𝐸𝐼 ̅̅̅ được cung cấp ở mức L và các đầu khác ở mức H thì các đầu ra
A2,A1,A0,GS sáng còn E0 tắt.
- Các đầu vào I7,I6,I5,I4,I3,I2,I1,I0 có thứ tự ưu tiên từ trái qua phải. Nếu chân nào có
trạng thái là L, chân ̅̅̅
𝐸𝐼 có trạng thái L và các chân phía trước có trạng thái là H thì trạng
thái của các chân còn lại không ảnh hưởng đến kết quả.

7|Page