ĐẠI HỌC QUỐC GIA HÀ NỘI

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

BÁO CÁO
BÀI 3. CÁC SƠ ĐỒ LOGIC CƠ BẢN (1)
CÁC BỘ GIẢI MÃ VÀ MÃ HÓA LOGIC

Họ tên sinh viên: Tạ Minh Đức

Lớp tín chỉ: 2122I_ELT3103_21
Mã sinh viên: 19021435
1. Bộ giải mã – Decoder
1.1. Cấp nguồn +5V cho mảng sơ đồ D3-1
1.2. Bộ giải mã 2 bit thành 4 đường, dùng cổng logic:

Bảng D3-1
LỐI VÀO (INPUT) LỐI RA (OUT)
DS1 LS8 LS7 Y3 Y2 Y1 Y0
É B A
0 0 0 0 0 0 1
0 0 1 0 1 0 0
0 1 0 0 0 1 0
0 1 1 1 0 0 0
1 x x 0 0 0 0

Kết luận tóm tắt về bộ giải mã đã khảo sát.

- Bộ giải mã 2 bit thành 4 đường gồm một mảng bốn cổng AND, có 3 lối vào (gồm 2 lối vào dữ liệu và lối
vào Enable) và 4 lối ra.
- Lối vào É (Enable) hoạt động ở mức tích cực thấp nên với É = 1, mạch bị cấm, lối ra bằng 0.
- Với trường hợp lối vào É = 1, mạch tiến hành giải mã. Với 2 bit lối vào, có 2 2 = 4 trạng thái và 4 lối ra
biểu diễn cho 4 trạng thái đó
1.3. Bộ giải mã 3 bít thành 8 đường điều khiển loại vi mạch:

Bảng D3-2
ĐIỀU KHIỂN DỮ LIỆU LỐI RA
DS DS2 DS1 LS LS LS LED LED LE LED LE LED LE LED
3 8 7 6 15 14 D 12 D 10 D 8
13 11 9
G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1 0 0 0 0 0 1 1 1 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 0 1 0 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 0 0 1 1 1 0 1 1 1 1
1 0 0 1 0 1 1 1 0 1 1 1 1 1
1 0 0 1 1 0 1 0 1 1 1 1 1 1
1 0 0 1 1 1 0 1 1 1 1 1 1 1
0 x x x x x 1 1 1 1 1 1 1 1
x 1 x x x x 1 1 1 1 1 1 1 1
 x x 1 x x x 1 1 1 1 1 1 1 1

Kết luận tóm tắt về bộ giải mã đã khảo sát

- Bộ giải mã 3 bit thành 8 đường gồm 3 lối vào dữ liệu, 3 lối vào điều khiển và 8 lối ra tích cực thấp
- Khi các tín hiệu điều khiển G1 = 1, G2A = 0, G2B = 0 thì tín hiệu lối ra nhận 3 bit đầu vào và bắt đầu
tiến hành giải mã thành các trạng thái tương ứng ở lối ra. Với 3 bit lối vào sẽ tương ứng có 2 3 = 8 trạng
thái tương ứng với 8 lối ra
- Khi lối vào ABC = '000' thì ngõ ra Y0 ở mức thấp, các lối ra còn lại ở mức cao. Tương tự với các trường
hợp khác thì chỉ lối ra tương ứng với từng trường hợp ở mức thấp, còn lại ở mức cao.
- Khi các tín hiệu điều khiển không ở trạng thái cho phép giải mã thì lối ra tất cả đều ở mức cao.
1.4. Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch:

Bảng D3-3
Đ.Khiển LỐI VÀO Ngắt LỐI RA Số thập
Control Input lối ra Output phân
DS1 DS2 LS4 LS3 LS2 LS1 7 6 5 4 3 2 1
LTES RBI D C B A RBO g f e d c b a
T
 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0
1 1 0 0 0 1 1 1 1 1 1 0 0 1 1
1 1 0 0 1 0 1 0 1 0 0 1 0 0 2
1 1 0 0 1 1 1 0 1 1 0 0 0 0 3
1 1 0 1 0 0 1 0 0 1 1 0 0 1 4
1 1 0 1 0 1 1 0 0 1 0 0 1 0 5
1 1 0 1 1 0 1 0 0 0 0 0 1 1 6
1 1 0 1 1 1 1 1 1 1 1 0 0 0 7
1 1 1 0 0 0 1 0 0 0 0 0 0 0 8
1 1 1 0 0 1 1 0 0 1 1 0 0 0 9
1 0 1 0 0 1 1 0 0 1 1 0 0 0 9
1 1 x x x x 0 1 1 1 1 1 1 1 -
1 1 0 0 0 0 0 1 1 1 1 1 1 1 -
1 1 x x x x 0 1 1 1 1 1 1 1 -
0 1 x x x x 1 0 0 0 0 0 0 0 -
Kết luận tóm tắt về bộ giải mã đã khảo sát khi so sánh giá trị thập phân của mã vào với chỉ số chỉ thị hình
thành trên bộ LED.
- Bộ giải mã 4 bit thành 7 đường gồm 4 lối vào, 3 tín hiệu điều khiển và 7 lối ra ở mức tích cực thấp.
- Khi LTEST = 0, tất cả các đèn sáng với tất cả các giá trị của lối vào nên lối ra ở mức thấp, mạch không
nhận đầu vào.
- Khi RBO = 0, lối ra bị ngắt, tất cả các đèn đều tắt, mạch không giải mã lối vào.
- Khi LTEST = RBI = RBO = 1, bộ giải mã nhận tín hiệu lối vào và cho ra kết quả tương ứng ở lối ra.

- Giả sử với trường hợp lối vào có mức logic '0000', lối ra tại g có mức logic '1', tức đèn tắt, tất cả các lối
ra khác có mức logic '0' (đèn sáng). Kết hợp với hình thanh LED 7 đoạn ở trên, ta thấy khi g tắt sẽ hiện ra
số 0 trong hệ 10.
- Tương tự với các trường hợp khác
2. Bộ đếm 2 số hạng với chỉ thị LED 7 đoạn

Bảng D3-4
LỐI VÀO LỐI RA – MÃ BCD DỊCH MÃ CHỈ SỐ
2 -> 10 LED 7
ĐOẠN
CLR CLK D2 C2 B2 A2 D1 C1 B1 A1 X10 X1
1 x 0 0 0 0 0 0 0 0 0 0 0
0  0 0 0 0 0 0 0 1 1 0 1
0  0 0 0 0 0 0 1 0 2 0 2
0  0 0 0 0 0 0 1 1 3 0 3
0  0 0 0 0 0 1 0 0 4 0 4
0  0 0 0 0 0 1 0 1 5 0 5
0  0 0 0 0 0 1 1 0 6 0 6
0  0 0 0 0 0 1 1 1 7 0 7
0  0 0 0 0 1 0 0 0 8 0 8
0  0 0 0 0 1 0 0 1 9 0 9
0  0 0 0 1 0 0 0 0 10 1 0
0  0 0 0 1 0 0 0 1 11 1 1
So sánh mã được dịch với số chỉ thị trên LED 7 đoạn.

- Khi bấm CLR, tín hiệu được đặt lại nên lối ra trên 2 LED trở thành 0 và 0
- Khi CLR = 0, LTEST giữ ở mức 1 thì bộ đếm bắt đầu hoạt động. Mỗi lần bấm CLK, các LED hiển thị số
tương ứng, tăng dần 1 đơn vị, thay đổi theo xung clock. Đèn LED bên trên hiển thị chữ số hàng đơn vị,
LED bên dưới hiển thị chữ số hàng chục
- Khi LTEST = 0, cả 2 LED luôn sáng (tức là luôn hiển thị số 8).
- Mã được dịch với số chỉ thị trên LED 7 đoạn giống nhau nên ta có thể kết luận bộ đệm đã hoạt động
đúng chức năng.
3. Bộ mã hóa – Encoder
3.2. Bộ mã hóa 4 đường thành 2 bit, dùng cổng logic:

Bảng D3-5
LỐI VÀO - Input LỐI RA – Output
LS3 LS2 LS1 A B
Y3 Y2 Y1
0 0 0 1 1
0 0 1 0 1
0 1 0 1 0
1 0 0 0 0

Kết luận tóm tắt về bộ mã hóa đã khảo sát.

- Bộ mã hoá 4 đường thành 2 bit gồm 4 lối vào và 2 lối ra, trong đó lối vào Y0 bỏ lửng.
- Khi Y0 có mức logic 1, lối ra có mức logic '00'.
- Khi Y0 = 0, mạch thực hiện chức năng mã hoá, ta thu được lối ra là mã hoá nhị phân 2 bit tương ứng của
lối vào.
3.3. Bộ mã hóa 8 đường điều khiển thành 3 bit loại vi mạch (Bộ mã hóa ưu tiên):

Bảng D3-6
LỐI VÀO LỐI RA
Ds1 Ls8 Ls7 Ls6 Ls5 Ls4 Ls3 Ls2 Ls1 LED LED LED LED LED
2 1 0 5 6
ÉI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS E0
1 x x x x x x x x 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 1 1 1 1 1 1 1 0 1 1 1 0 1
0 1 1 1 1 1 1 0 x 1 1 0 0 1
0 1 1 1 1 1 0 x x 1 0 1 0 1
0 1 1 1 1 0 x x x 1 0 0 0 1
0 1 1 1 0 x x x x 0 1 1 0 1
0 1 1 0 x x x x x 0 1 0 0 1
0 1 0 x x x x x x 0 0 1 0 1
0 0 x x x x x x x 0 0 0 0 1

Kết luận tóm tắt về bộ mã hóa đã khảo sát. Nêu tính chất ưu tiên trong bộ mã hóa.
- Khi ÉI = 1 ,các lối vào bất kì , tất cả cả LED đều sáng (Do lối ra tích cực thấp) nên không nhận lối vào.
- Chức năng của cổng GS: Khi các ngõ vào không có tác động tức là không có cổng nào ở mức thấp thì
GS sẽ ở mức 1. Báo hiệu cho ta biết tất cả các cổng đều ở mức cao ( ÉI ở mức 0).
- E0 thì ngược lại so với cổng GS: Khi các ngõ vào có tác động (tức là trong các cổng có cổng ở mức
thấp) thì E0 sẽ ở mức 0. Báo hiệu cho ta biết trong các cổng vào có cổng ở mức thấp. Ngoài ra E0 còn có
chức năng mở rộng thêm địa chỉ
- Tính chất ưu tiên trong bộ mã hoá: Từ LS8 đến LS1 theo thứ tự , độ ưu tiên giảm dần. Khi lối vào ưu
tiên cao nhất ở mức logic 0 thì lối ra là mã hoá của lối vào đó, các lối vào khác cùng lúc đó không được
xét đến, nên thay đổi mức logic của các lối vào có mức ưu tiên thấp hơn cũng không làm thay đổi mức
logic của lối ra. Ví dụ như nếu các lối vào LS3, LS5, LS7 được áp dụng đồng thời, mã lối ra sẽ dành cho
lối vào LS7 vì lối vào này có mức ưu tiên cao nhất trong 3 lối vào. Sau khi lối vào LS7 bị loại bỏ, mã lối
ra cao nhất tiếp theo sẽ được dành cho LS5, … cứ như vậy đến hết.