CH1 - تاريح تطور الدارات المتكاملة

‫‪UNIVERSITY Of DAMASCUS‬‬
‫‪Engineering Faculty, ECEN Department‬‬
‫اﻟﻛﺗروﻧﯾﺎت دﻗﯾﻘﺔ‬
‫ﺳﻧﺔ راﺑﻌﺔ ھﻧدﺳﺔ اﻟﻛﺗروﻧﯾﺔ‬
‫اﻟﻔﺻل اﻷول ‪ :‬ﻣﻘدﻣﺔ ﻋﺎﻣﺔ ﻋن ﺗﺎرﯾﺦ ﺗطور اﻟدارات‬
‫‪, MICROELECTRONICS …Saturday, October 01, 2022‬‬
‫اﻟﻣﺗﻛﺎﻣﻠﺔ )اﻹﻟﻛﺗروﻧﯾﺎت اﻟدﻗﯾﻘﺔ(‬

‫اﻟﻣراﺟﻊ ‪:‬‬
‫‪[1]- Adel S. Sedra , Kenneth C. Smith, Micro electronic Circuits, New York‬‬
‫‪Oxford OXFORD UNIVERSITY PRESS 2010,‬‬
‫]‪-[2‬د‪ .‬ﻧدﯾم ﺷﺎھﯾن ‪ ،‬اﻹﻟﻛﺗروﻧﯾﺎت اﻟدﻗﯾﻘﺔ ‪ ،‬ﻣﻧﺷورات ﺟﺎﻣﻌﺔ دﻣﺷق ‪۲۰۰٤‬‬
‫اﻟدﻛﺗور اﻟﻣﮭﻧدس ﻣﻔﯾد ﺣﺎﻓظ ﻧﺎﺻﯾف‬

‫‪1‬‬
‫‪Dr. NASSIF‬‬
‫اﻟﻔﺻل اﻷول ‪ :‬ﻣﻘدﻣﺔ ﻋﺎﻣﺔ ﻋن ﺗﺎرﯾﺦ ﺗطور اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬
‫)اﻹﻟﻛﺗروﻧﯾﺎت اﻟدﻗﯾﻘﺔ( ‪)-‬اﻟﺟزء اﻷول(‬
‫‪‬ﻟﻣﺣﺔ ﺗﺎرﯾﺧﯾﺔ ‪:‬‬
‫أول اﺳﺗﺧدام ﻟﻣﻔﮭوم اﻟﺣﺎﺳب اﻵﻟﻲ اﻟﻣﯾﻛﺎﻧﯾﻛﻲ ﻗﺎﺋم ﻋﻠﻰ اﻟﻧظﺎم اﻟﻌﺷري ﯾﻌﺗﻣد ﻋﻠﻰ اﻟﺗﺧزﯾن‬
‫‪۱۸۳۲‬‬
‫‪ store‬و اﻟﺗﻧﻔﯾذ ‪ ۲٥) . execution‬أﻟف ﻗطﻌﺔ ﻣﯾﻛﺎﻧﯾﻛﯾﺔ ﺑﺛﻣن ‪ ۱۷.٤۷۰‬ﺟﻧﯾﮫ اﺳﺗرﻟﯾﻧﻲ(‬
‫‪ ۱۸۳٥‬اﻟﺗﺣول ﺑﺎﺗﺟﺎه اﻟﺣل اﻟﻛﮭرﺑﺎﺋﻲ اﻷﺧﻔض ﻛﻠﻔﺔ وذﻟك ﺑﺎﺳﺗﺧدام اﻟـ ‪) Relays‬أﻧظﻣﺔ‬
‫اﻟﺗﺣﻛم وأﻣن اﻟﻘطﺎرات(‬
‫‪۱۸۳۲‬‬ ‫أول ﺣﺎﺳب آﻟﻲ ﻋﺎم‬ ‫‪ ۱۹۰۷‬ﻋﺻر اﻻﻟﻛﺗروﻧﯾﺎت اﻟرﻗﻣﯾﺔ ﺑظﮭور اﻟﺻﻣﺎﻣﺎت ← أول ﺣﺎﺳب رﻗﻣﻲ ‪ENIAC‬‬
‫ﯾﻌﺗﻣد ﻣﺑدأ ﻛﺛﺎﻓﺔ اﻟﺗﻛﺎﻣل ‪ ۳۰ ×۰.۹× ۲.٤‬م ﺑـ ‪ ۱۸۰۰۰‬ﺻﻣﺎم )اﺳﺗطﺎﻋﺔ ﻣﺳﺗﮭﻠﻛﺔ ﻛﺑﯾره(‬
‫اﺧﺗراع اﻟﺗراﻧزﺳﺗور ﻓﻲ ﻣﺧﺎﺑر ‪Bell Telephone‬‬ ‫‪۱۹٤۷‬‬
‫اﺧﺗراع اﻟﺗراﻧزﺳﺗور ﺛﻧﺎﺋﻲ اﻟﻘطﺑﯾﺔ ‪ Bipolar transistor‬ﻣن ﻗﺑل ﺷوﻛﻠﻲ‬
‫‪Schockley ۱۹٤۹‬‬
‫‪ ۱۹٥٦‬اﻟﺗوﺻل ﻷول ﺑواﺑﺔ ﻣﻧطﻘﯾﺔ رﻗﻣﯾﺔ ﺛﻧﺎﺋﯾﺔ اﻟﻘطﺑﯾﺔ ﻣن ﻗﺑل ھﺎرﯾس ‪Harris‬‬
‫أول دارة ﻣﺗﻛﺎﻣﻠﺔ ﻣﺻﻧوﻋﺔ ﺑﺗﻘﻧﯾﺔ دارات ‪TTL (Transistor-‬‬
‫‪۱۹٦۲‬‬
‫‪ENIAC‬‬ ‫)‪Transistor Logic‬‬
‫‪(Electronic‬‬
‫‪Numerical‬‬ ‫اﺳﺗﮭﻼك ﻛﺑﯾر ﻟﻼﺳﺗطﺎﻋﺔ ← ﻗﻠﺔ ﻋدد اﻟﺑواﺑﺎت اﻟﺗﻲ ﯾﻣﻛن اﺳﺗﺧداﻣﮭﺎ‬
‫‪Integrator And‬‬ ‫اﻟﻠﺟوء إﻟﻰ دارات ‪ MOSFET‬اﻟﺗﻛﺎﻣﻠﯾﺔ‬ ‫‪۱۹۷۰‬‬
‫)‪Computer‬‬
‫)ﻓﻛرة ﺗراﻧزﺳﺗور ال ‪ MOSFET‬ﺗﻌود ﻟـ ‪( ۱۹۲٥‬‬
‫‪2‬‬
‫)اﻹﻟﻛﺗروﻧﯾﺎت اﻟدﻗﯾﻘﺔ(‬
‫‪‬ﻟﻣﺣﺔ ﺗﺎرﯾﺧﯾﺔ ‪:‬‬
‫ﺑداﯾﺔ ﻋﺻر اﻟﻣﻌﺎﻟﺟﺎت ﻣﻊ ظﮭور اﻟﻣﻌﺎﻟﺞ ‪ intel 4004‬ﺑﺎﺳﺗﺧدام ﺗﻘﻧﯾﺔ ‪ NMOS‬ﻓﻘط‬ ‫‪۱۹۷۲‬‬
‫ظﮭور اﻟﻣﻌﺎﻟﺞ ‪ intel 8080‬ﺑﺎﺳﺗﺧدام ﺗﻘﻧﯾﺔ ‪ NMOS‬ﻓﻘط ﻟﺗﺣﻘﯾق اﻟﺳرﻋﺎت اﻟﻌﺎﻟﯾﺔ ﻓﻲ اﻷداء‬ ‫‪۱۹۷٤‬‬
‫اﻵن‬
‫اﺳﺗﺧدم ﺗﻘﻧﯾﺎت أﻛﺛر ﺗطوراً ﺗؤﻣن ﺳرﻋﺔ ﻓﻲ اﻷداء واﻧﺧﻔﺎض ﻣﻠﺣوظ ﻓﻲ اﻻﺳﺗﮭﻼك‬
‫ﻛﺗﻘﻧﯾﺔ )‪.BiMOS (Bipolar + MOS‬و)‪(CMOS‬‬
‫و ظﮭرت ﺷرﻛﺎت ﻋﻣﻼﻗﺔ ﻣﺗﺧﺻﺻﺔ ﻓﻲ إﻧﺗﺎج اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ ﻣﺛل‬
‫)… ‪(..... IBM،Samsung, Toshiba، Motorola ، Intel‬‬
‫‪3‬‬
‫‪4‬‬
‫• ﻗﺎﻧون ﻣور ‪ :‬ﻓﻲ ﻋﺎم ‪ ۱۹٦٥‬ﺗوﻗﻊ ﻏوردن ﻣوور أن ﻋدد اﻟﺗراﻧزﺳﺗورات اﻟﺗﻲ ﯾﻣﻛن اﺳﺗﺧداﻣﮭﺎ ﻓﻲ‬
‫اﻟﺷرﯾﺣﺔ ﺳﯾﺗﺿﺎﻋف ﻛل ‪ ۱۸‬ﺷﮭر )ﻛل ﺳﻧﺔ و ﻧﺻف أوﺳﻧﺗﯾن ﺗﻘرﯾﺑﺎ ( )ﺗزاﯾد أﺳﻲ ﻣﻊ اﻟوﻗت(‬
‫• ﺗوﻗﻊ ﻣذھل ﻟﻣوور – ﻋﺎم ‪ ۱۹۸۰‬ﺗم ﺗﺧطﻲ ﺣﺎﺟز اﻟﻣﻠﯾون ﺗراﻧزﺳﺗور ﺑﺎﻟﺷرﯾﺣﺔ اﻟواﺣدة‬
‫‪• Intel 4004 (1971): 2300 Transistor, 1 MHz Clock‬‬
‫‪• Ultra Sparc III (1990s) : 16 Million Transistor‬‬
‫‪• Intel P4 (2001) : 42 Million Transistor, 2 GHz Clock‬‬
‫‪• HP PA-8500 (2005) : 140 Million Transistor‬‬
‫‪5‬‬
‫ﻗﺎﻧون ﻣور ‪: Moore‬‬
‫ﯾﺗﺿﺎﻋف ﻋ�دد اﻟﺗراﻧزﺳ�ﺗورات ﻋﻠ�ﻰ اﻟﻛﺳ�رة ﺗﻘرﯾﺑ�ﺎ ﻛ�ل ‪ ۱۸‬ﺷ�ﮭر‪)،‬أي ﻛ�ل ﺳ�ﻧﺗﯾن ﺗﻘرﯾﺑ�ﺎ( و ﻗ�د ﺗ�م‬
‫اﻟﺣﻔﺎظ ﻋﻠﻰ ھذه اﻟﻧﺳﺑﺔ ﻟﻌدة ﺳﻧوات و ﻣن اﻟﻣﺗوﻗﻊ أن ﯾﺳﺗﻣر ذﻟك ﺣﺗﻰ ﺑﻌد اﻟﻌﺎم‪.۲۰۱۰‬‬
‫‪٦‬‬
‫ﻗﺎﻧون ﻣور ‪: Moore‬‬
‫ﺗﺿﺧم اﻟﺑﯾﺎﻧﺎت ﯾﺳﺑق ﺗوﻗﻌﺎت ﻣور ﺑﻔﺟوة ﻛﺑﯾرة ﻣﺗراﯾدة‬
‫‪8‬‬
‫إﻧﺧﻔﺎض ﺣﺟم اﻟﻌﻧﺎﺻر اﻹﻟﻛﺗروﻧﯾﺔ ﻟﻣرﺗﺑﺔ اﻟﻧﺎﻧو ﻓﻲ اﻟوﻗت اﻟﺣﺎﺿر‬
‫‪9‬‬
‫ﺗﺿﺎﻋف ﺳرﻋﺔ اﻟﻣﻌﺎﻟﺟﺔ واﻷداء ﻛل ﺳﻧﺗﯾن‬
, MICROELECTRONICS …Saturday, October 01, 2022
24
10
Dr. NASSIF
‫ﺗﺿﺎﻋف ﻋدد اﻟﺗراﻧزﺳﺗورات اﻟﻣدﻣﺟﺔ ﻋﻠﻰ اﻟﺷرﯾﺣﺔ‬
11
Dr. NASSIF
Dr. NASSIF
‫ﺗطور ﻗﺎﻧون ﻣور ﻓﻲ اﻟﻣﺳﺗﻘﺑل‬
12
Wi-Fi ‫ﺗﺿﺎﻋف اﻷداء و اﻹﻧﺗﺎﺟﯾﺔ ﻟﺷﺑﻛﺎت‬
13
Dr. NASSIF
‫ﺗﺿﺎﻋف ﺳرﻋﺔ اﻟﻣﻌﺎﻟﺟﺔ واﻷداء ﻛل ﺳﻧﺗﯾن‬
14
Dr. NASSIF
‫‪Intel 4004‬‬ ‫‪Pentium 4 200۳‬‬

‫‪microprocessor‬‬ ‫اﻟﺗﺻﺎﻣﯾم اﻟﺣدﯾﺛﺔ ‪:‬‬ ‫•‬
‫• ﺗﺻﺎﻣﯾم ﺑﻧﯾوﯾﺔ ﺗﻌﺗﻣد ﻋﻠﻰ ﺗﺟﻣﯾﻊ وﺣدات‬
‫وظﯾﻔﯾﺔ ﻣﻊ ﺑﻌﺿﮭﺎ اﻟﺑﻌض‬
‫• اﻟﺗﺻﺎﻣﯾم اﻷوﻟﯾﺔ ‪:‬‬ ‫• ﻛل وﺣدة ﺗﺗﻛون ﻣن ﺧﻼﯾﺎ ﺧﺎﺻﺔ ﺑﮭﺎ‬
‫• ﻛل ﺗراﻧزﺳﺗور وﺿﻊ ودرس‬ ‫• ﯾﻛﻣن اﻟﮭم اﻷﺳﺎﺳﻲ ﻓﻲ ﺗﺣﺳﯾن اﻟﺗﺻﺎﻣﯾم‬
‫ﺑﺷﻛل ﻣﺳﺗﻘل وزرع ﺑﻌﻧﺎﯾﺔ ﻋﻠﻰ‬ ‫اﻟﺑﻧﯾوﯾﺔ ﻟﻠﺧﻼﯾﺎ ﺑﮭدف ﺗﺻﻐﯾر اﻟﺣﺟم‬
‫اﻟﺷرﯾﺣﺔ‪.‬‬ ‫وﺗﺣﻘﯾق اﻟﺳرﻋﺔ اﻟﻌﺎﻟﯾﺔ‬
‫‪15‬‬
‫اﻟﺗﺻﺎﻣﯾم اﻟﺣدﯾﺛﺔ ﻓﻲ ﻣﺟﺎل اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬
‫أھم ﻣﺎ ﺗم إﻧﺟﺎزه ﻓﻲ ﻣﺟﺎل‬

‫اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ ﺣﺗﻰ اﻵن ھو‬
‫اﻟﺣﺟم اﻟﺻﻐﯾر ﻟﻸﺟﮭزة‬
‫• ﺣﺟم ﺻﻐﯾر!‬
‫أﺳرع‬ ‫•‬
‫اﺳﺗﮭﻼك أﻗل ﻟﻠطﺎﻗﺔ‬ ‫•‬
‫ﻋدد ﺗراﻧزﺳﺗورات أﻛﺑر ﺿﻣن اﻟﺷرﯾﺣﺔ اﻟواﺣدة‬ ‫•‬
‫ﻛﻠﻔﺔ أﻗل‬ ‫•‬
‫‪16‬‬
(2022) ‫أھم ﻋﺷر ﺷرﻛﺎت راﺋدة ﺑﺎﻟﻣﺑﯾﻌﺎت ﻓﻲ ﻣﺟﺎل أﻧﺻﺎف اﻟﻧواﻗل ﻟﻌﺎم‬
Top 10 Largest Semiconductor Companies in the World by
Revenue 2022, Semiconductor Industry Factsheet
Dr. NASSIF
17
(2022) ‫أھم ﻋﺷر ﺷرﻛﺎت راﺋدة ﺑﺎﻟﻣﺑﯾﻌﺎت ﻓﻲ ﻣﺟﺎل أﻧﺻﺎف اﻟﻧواﻗل ﻟﻌﺎم‬
Top 10 Largest Semiconductor Companies in the World by
Omedia 2022, Semiconductor Industry Factsheet
Dr. NASSIF
18
‫أھم ﺳﺗﺔ ﺷرﻛﺎت راﺋدة ﻓﻲ ﻣﺟﺎل ﺗﺳوﯾق اﻟﮭواﺗف اﻟذﻛﯾﺔ ﻟﻌﺎم )‪(2022‬‬
‫‪19‬‬
(2019) ‫( ﻟﻌﺎم‬Wafer) ‫أھم ﺧﻣﺳﺔ ﺷرﻛﺎت راﺋدة ﻓﻲ ﻣﺟﺎل طﺎﻗﺔ اﺳﺗﯾﻌﺎب اﻟﻘرص‬
Dr. NASSIF
20
‫‪Wafer‬‬
‫ﺷﺮﯾﺤﺔ ذواﻛﺮ ﻣﻦ ﻧﻮع ‪SRAM‬ﺗﺤﺘﻮي ﻋﻠﻰ ‪ 52‬ﻛﺴﺮة )‪ (Chips‬اﻟﻜﺘﺮوﻧﯿﺔ‬

‫ﻗﻄﺮھﺎ )‪ ،(300 mm‬ﺗﺘﻀﻤﻦ ‪ 120‬ﻣﻠﯿﺎر ﺗﺮاﻧﺰﯾﺴﺘﻮر )ﻋﻠﻰ ﻗﺮص واﺣﺪ(‬
‫‪۲۱‬‬
‫‪21‬‬
IC Manufacturing Process
‫اﻟﺧطوات اﻟﻌﺎﻣﺔ )اﻟﺛﻼﺛﺔ( ﻟﻌﻣﻠﯾﺔ ﺗﺻﻧﯾﻊ اﻟدارة اﻟﻣﺗﻛﺎﻣﻠﺔ‬
Dr. NASSIF
22
IC Manufacturing Process
(DIP) ‫ﻋﻣﻠﯾﺔ ﺗﻐﻠﯾف اﻟدارة اﻟﻣﺗﻛﺎﻣﻠﺔ وﻓق اﻟﻧﻣوذج‬
Dr. NASSIF
23
Semiconductor Manufacturing Process
Dr. NASSIF
24
Semiconductor Manufacturing Process
‫ ﻣن‬،(300mm) ‫( ﻣﻊ‬200mm) ‫ﻣﻘﺎرﻧﺔ ﺑﯾن اﻷﻗراص ذات اﻟﺣﺟم‬
‫( اﻟﻣﻣﻛن ﺗﺻﻧﯾﻌﮭﺎ‬IC) ‫ﺣﯾث اﻟﺗﻛﻠﻔﺔ و ﻋدد اﻟدارات‬
Dr. NASSIF
25
Semiconductor (Wafer) Manufacturing Process
‫اﻟﺨﻄﻮات اﻟﺘﻔﺼﯿﻠﯿﺔ ﻟﺘﺼﻨﯿﻊ أﻗﺮاص اﻟﺴﯿﻠﯿﻜﻮن اﻟﺼﻨﺎﻋﻲ ﻟﻠﺪرات‬
‫اﻟﻤﺘﻜﺎﻣﻠﺔ‬
Dr. NASSIF
26
‫‪Semiconductor Manufacturing Process‬‬
‫‪ ‬ﻧﻣو ﺑﻠورات اﻟﺳﯾﻠﯾﻛون ﻣن ﺣﺎﻟﺔ اﻻﻧﺻﮭﺎر ﺑطرﯾﻘﺔ ﺷوﺧراﻟﺳﻛﻲ ‪Crystal growth by‬‬
‫‪Czochralski method‬‬
‫• طرﯾﻘﺔ ﺷوﺧراﻟﺳﻛﻲ ھﻲ طرﯾﻘﺔ ﻟﺗﺻﻧﯾﻊ اﻟﺳﯾﻠﯾﻛون‬

‫وﺣﯾد اﻟﺑﻠورة ‪Single Crystal Silicon‬‬
‫• ﯾﺗم ﺻﮭر اﻟﺳﯾﻠﯾﻛون ﻓﻲ ﺣوض ﻣﻌدﻧﻲ ﻣﻠﻔوف ﻋﻠﯾﮫ‬

‫وﺷﯾﻌﺔ ﻛﮭرﺑﺎﺋﯾﺔ‬
‫• ﯾﺗم ﺗرﻛﯾب ﺑﻠورة ﺳﯾﻠﯾﻛون ﺻﻐﯾرة ﻋﻠﻰ ﻗﺿﯾب ﻣﻌدﻧﻲ‬
‫• ﯾﺗم ﻏﻣس اﻟﺑﻠورة واﻟﻘﺿﯾب ﻓﻲ اﻟﺳﻠﯾﻛون اﻟﻣﺻﮭور‬
‫• ﯾﺗم ﺳﺣب اﻟﻘﺿﯾب ﺑﺑطء ﻣﻊ اﻟدوران ﻟﯾﺗم اﻟﺣﺻول‬

‫ﻋﻠﻰ ﺳﺑﯾﻛﺔ اﻟﺳﯾﻠﯾﻛون‬
‫• ﺗﺗم اﻟﻌﻣﻠﯾﺔ ﻓﻲ ﺟو ﺧﺎل ﻣن اﻟﻐﺎزات ﻟﻣﻧﻊ اﻧﺗﻘﺎل‬
‫اﻟﺷواﺋب‬
‫• اﻟﺗﺣﻛم ﺑﻛل ﻣن درﺟﺔ اﻟﺣرارة ‪ ،‬ﺳرﻋﺔ اﻟدوران‬
‫وﺳرﻋﺔ ﺳﺣب اﻟﻘﺿﯾب اﻟﻣﻌدﻧﻲ ﺗﻣﻛن ﻣن اﻟﺗﺣﻛم ﺑﺣﺟم‬
‫اﻟﺳﺑﯾﻛﺔ وﺳﻣﺎﻛﺗﮭﺎ‪.‬‬
‫‪27‬‬
‫‪ ‬ﻧﻣو ﺑﻠورات اﻟﺳﯾﻠﯾﻛون ﻣن ﺣﺎﻟﺔ اﻻﻧﺻﮭﺎر ﺑطرﯾﻘﺔ ﺷوﺧراﻟﺳﻛﻲ ‪Crystal growth by‬‬
‫‪Czochralski method‬‬
‫طول ﺳﺑﯾﻛﺔ اﻟﺳﯾﻠﯾﻛون وﺣﯾدة اﻟﺑﻠورة اﻟﺗﻲ ﺗم اﻟﺣﺻول ﻋﻠﯾﮭﺎ ﯾﻣﻛن ان ﯾﺻل إﻟﻰ ‪2 – 3 m‬‬ ‫•‬
‫ﯾﻣﻛن ﺗﻘطﯾﻊ اﻟﺳﺑﯾﻛﺔ إﻟﻰ ﻣﺋﺎت ﻣن اﻟﺷراﺋﺢ ﯾطﻠق ﻋﻠﯾﮭﺎ ‪Wafers‬‬ ‫•‬
‫ﻗطر اﻟﺳﺑﯾﻛﺔ واﻟذي ھو ﻗطر اﻟـ ‪ Wafer‬ﯾﺻل إﻟﻰ ‪200 – 450 mm‬‬ ‫•‬
‫ﺳﻣﺎﻛﺔ اﻟﺷرﯾﺣﺔ ‪ 0.2 – 0.75 mm : Wafer‬ﻷﻧﮫ ﯾﻠزﻣﻧﺎ ﻓﻘط ﺟزء ﺻﻐﯾر ﻣن ھذه اﻟﺳﻣﺎﻛﺔ ﻟﻧﺻﻧﯾﻊ‬ ‫•‬
‫اﻟﺷﺎﺋﺢ ﺿﻣﻧﮭﺎ ‪.chips‬‬
‫ﻛل ﺷرﯾﺣﺔ ‪ Wafer‬ﯾﻣﻛن أن ﺗﻧﺗﺞ ﻣﺋﺎت اﻵﻻف ﻣن اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬ ‫•‬
‫‪28‬‬
‫ﻣراﺣل ﺗﺻﻧﯾﻊ )ﺗﺣﺿﯾر( اﻷﻗراص ‪:‬‬
‫‪Slicing‬‬ ‫• ﻣرﺣﻠﺔ اﻟﺗﻘطﯾﻊ إﻟﻰ ﺷراﺋﺢ ‪ : Slicing‬ﺗﺗم ﺑﺎﺳﺗﺧدام ﻣﻧﺷﺎر‬
‫اﺳﻧﺎﻧﮫ ﻣطﻌﻣﺔ ﺑﺎﻟﻣﺎس‬
‫‪Lapping‬‬ ‫• ﻣرﺣﻠﺔ اﻟﺻﻘل ‪ : Lapping‬ﺗﺳﺗﺧدم ﻟﻣﻌﺎﻟﺟﺔ اﻟﺳطوح اﻟﻣﺗﺿررة‬

‫ﻣن اﻟﻘص وﻟﺗﺣدﯾد اﻟﺳﻣﺎﻛﺎت اﻟﻣطﻠوﺑﺔ ﻟﻠﺷراﺋﺢ ‪Wafers‬‬
‫• ﻣرﺣﻠﺔ ‪ : Etching‬ﺗﺳﺗﺧدم ﻻﺳﺗﻌﺎدة ﺑﻌض ﺧواص اﻟﺷرﯾﺣﺔ‬

‫‪Etching‬‬
‫‪ Wafer‬اﻟﺗﻲ ﯾﻣﻛن ﻓﻘدھﺎ أﺛﻧﺎء اﻟﺻﻘل ‪ Lapping‬ﻛﺎﻟﺗﺷوه ﻓﻲ‬
‫اﻟﺳطﺢ و اﻟﺑﻧﺎء اﻟﺑﻠوري ﻟﻠﺳﯾﻠﯾﻛون ﺣﯾث ﯾﺗم إﻏراق اﻟﺷرﺋﺢ‬
‫ﺿﻣن ﻣﺣﻠول ﻣن ﺷوارد ھﯾدروأوﻛﺳﯾد اﻟﺑوﺗﺎﺳﯾوم ‪ KOH-‬أو‬
‫أﺳﯾد اﻟﻧﺗرﯾك ‪HNO3‬‬
‫• ﻣرﺣﻠﺔ اﻟﺻﻘل واﻟﺗﻧﻌﯾم ‪ : Polishing‬ﺗﺳﺗﺧدم ﻟﺻﻘل أوﺟﮫ‬

‫‪Polishing‬‬ ‫اﻟﺷرﯾﺣﺔ وﺗﻧﻌﯾﻣﮭﺎ ﻣن أﺟل ﺑدء اﻟﻌﻣل ﻋﻠﯾﮭﺎ‬
‫‪29‬‬
Die Cut and Assembly
Good chips are attached

to a lead frame package.
Die Attach and Wire Bonding
30
Dr. NASSIF
Dr. NASSIF
Final Test
31
‫ﻣﻘﺎﯾﯾس ﺟودة اﻟﺗﺻﻣﯾم ﻓﻲ اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬
‫‪:‬‬ ‫ﻣﻘﺎﯾﯾس ﺟودة اﻟﺗﺻﻣﯾم ﺗﺗﺣدد ﻣن ﺧﻼل اﻟﺑﺎراﻣﺗرات اﻟﺗﺎﻟﯾﺔ‬
‫‪ .۱‬اﻟﻣﺗﺎﻧﺔ واﻟوظﯾﻔﺔ ‪ :‬ﻣﻘﺎوﻣﺔ اﻟدارة اﻟرﻗﻣﯾﺔ ﻟﻠﺿﺟﯾﺞ وﻗدرﺗﮭﺎ ﻋﻠﻰ ﺗﺄدﯾﺔ اﻟوظﯾﻔﺔ اﻟﺗﻲ‬
‫ﺻﻣﻣت ﻣن أﺟﻠﮭﺎ ﺑﺷﻛل ﻓﻌﺎل وﻣﺳﺗﻘر وﻣدى ﻗدرﺗﮭﺎ ﻋﻠﻰ ﻣﻘﺎوﻣﺔ اﻟﺿﺟﯾﺞ‬
‫• ﻓﺷل اﻷداء ‪ :‬ﻋﯾب ﻓﻲ اﻟﺗﺻﻧﯾﻊ ‪ ،‬ﻣﺷﺎﻛل ﻓﻲ اﻟﺗﺻﻣﯾم )ﺟﮭود اﻟﻌﺗﺑﺔ ‪ ،‬وﺟود ﺿﺟﯾﺞ(‬
‫• ﻣﺻﺎدر اﻟﺿﺟﯾﺞ ‪ :‬اﻟﺗﻐﯾرات ﻓﻲ اﻟﺟﮭد واﻟﺗﯾﺎر ‪ ،‬اﻷﺛر اﻟﺳﻌوي اﻟﻧﺎﺗﺞ ﻋن أﺳﻼك‬
‫اﻟﺗوﺻﯾل ‪ ،‬ﺿﺟﯾﺞ داﺧﻠﻲ ﻧﺎﺗﺞ ﻋن ﻋدم اﺳﺗﻘرار اﻹﺷﺎرة ﻧﻔﺳﮭﺎ ‪ ،‬ﺿﺟﯾﺞ ﺧﺎرﺟﻲ‬
‫ﻧﺎﺗﺞ ﻋن ﻣﺻدر اﻟﺗﻐذﯾﺔ اﻷﺳﺎﺳﻲ‬
‫‪32‬‬
‫‪Wafer‬‬ ‫‪ .۲‬اﻟﺗﻛﻠﻔﺔ ‪:‬‬

‫ﺛﺎﺑﺗﺔ )‪:NRE (Non-Recurring Engineering‬‬ ‫•‬
‫• ﻛﻠﻔﺔ ﺟﮭد اﻟﺗﺻﻣﯾم‬
‫‪Single Die‬‬
‫• ﻛﻠﻔﺔ اﻟﮭﻧدﺳﺔ‬
‫• ﻣرﺗﺑطﺔ ﺑﺗﻌﻘﯾد اﻟﺗﺻﻣﯾم وإﻧﺗﺎﺟﯾﺔ اﻟﻣﺻﻣم‬
‫• ﻣﺗﻧﺎﺳﺑﺔ ﻋﻛﺳﯾﺎ ُ ﻣﻊ ﺣﺟم اﻟﻣﻧﺗﺞ‬
‫ﻣﺗﻐﯾرة )‪: RE (Recurring Engineering‬‬ ‫•‬

‫• ﻣﻌﺎﻟﺟﺔ اﻟﺳﻠﯾﻛون‬
‫• ﻣﺗﻧﺎﺳﺑﺔ ﻣﻊ ﺣﺟم اﻟﺷرﯾﺣﺔ‬
‫• اﻟﺗﺟﻣﯾﻊ واﻟﺗﻐﻠﯾف‬
‫• اﻻﺧﺗﺑﺎر‬
‫‪RE cos t‬‬

‫‪IC cos t = NRE cos t per IC +‬‬
‫‪volum‬‬
‫‪33‬‬
‫‪ .۲‬اﻟﺗﻛﻠﻔﺔ ‪:‬‬
‫اﻹﻧﺗﺎﺟﯾﺔ‬
‫)‪(Yield‬‬
‫‪34‬‬
‫‪ .۲‬اﻟﺗﻛﻠﻔﺔ ‪:‬‬
‫‪α ≈3‬‬
‫• ‪ α‬ﺑﺎراﻣﺘﺮ ﯾﻌﺘﻤﺪ ﻋﻠﻰ ﺗﻌﻘﯿﺪ ﻋﻤﻠﯿﺔ اﻟﺘﺼﻨﯿﻊ وﻣﺘﻨﺎﺳﺐ ﺑﺸﻜﻞ ﻛﺒﯿﺮ ﺑﻌﺪد اﻷﻗﻨﻌﺔ اﻟﻤﺴﺘﺨﺪﻣﺔ ‪.‬‬
‫‪35‬‬
‫‪ .۳‬ﺧﺎﺻﯾﺔ ﺗﺣوﯾل اﻟﺟﮭد )‪: Voltage –Transfer Characteristic (VTC‬‬

‫اﻟﻌﻼﻗﺔ اﻟﺗﻲ ﺗرﺑط ﺑﯾن ﺟﮭد اﻟﺧرج وﺟﮭد اﻟدﺧل )‪Vout = f(Vin‬‬
‫• اﻟﺑﺎراﻣﺗرات اﻷﺳﺎﺳﯾﺔ اﻟﻣﺣددة ﻟﺗﺎﺑﻊ ﺗﺣوﯾل اﻟﺟﮭد ‪:‬‬
‫• ﻗﯾﻣﺔ ﻣﺳﺗوﯾﺎت اﻟﺟﮭد اﻟﻣﻧطﻘﻲ اﻟﻣرﺗﻔﻊ ‪ VOH‬و اﻟﻣﻧﺧﻔض ‪VOL‬‬
‫• ﻗﯾﻣﺔ ﺟﮭد اﻟﻌﺗﺑﺔ ‪ :VM‬اﻟﺟﮭد اﻟذي ﯾﺗم ﻋﻧده اﻟﺗﻧﻘل ﺑﯾن ‪ VOL‬و ‪VOH‬‬
‫) ‪VOH = f( VOL‬‬
‫)‪VOL = f ( VOH‬‬
‫)‪VM = f ( VM‬‬
‫‪V OL‬‬ ‫‪V OH‬‬
‫ﺣﻣل اﻟﺑواﺑﺎت اﻟزاﺋد ﻋﻠﻰ اﻟﺧرج‬ ‫اﻟﺿﺟﯾﺞ اﻟداﺧﻠﻲ ﻟﻠدارة‬
‫‪VTC for an Inverter‬‬
‫ﺗﺷوھﺎت ﻓﻲ إِﺷﺎرة اﻟﺧرج‬
‫اﻟﺣﺎﺟﺔ إﻟﻰ ﺗﻌرﯾف ﻣﻧﺎطق ﺟﮭد ﻣﻧطق‬

‫ﻋﺎﻟﻲ وﺟﮭد ﻣﻧطق ﻣﻧﺧﻔض‬
‫‪36‬‬
‫اﻟﻔﺻل اﻟﺛﺎﻧﻲ ‪ :‬ﺗﻘﻧﯾﺎت ﺗﺻﻧﯾﻊ اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ ‪ -‬ﻣﻘﺎﯾﯾس ﺟودة اﻟﺗﺻﻣﯾم‬
‫‪ .٤‬ھواﻣش اﻟﺿﺟﯾﺞ ‪ :‬ﻣﻘﯾﺎس ﻟﺣﺳﺎﺳﯾﺔ اﻟﺑواﺑﺔ ﻟﻠﺿﺟﯾﺞ‬

‫زﯾﺎدة ﻣﺟﺎل ﻛل ﻣن اﻟـ ”‪ “۰‬واﻟـ ”‪“۱‬‬ ‫ﺑواﺑﺔ ﻣﻘﺎوﻣﺔ وﻏﯾر ﺣﺳﺎﺳﺔ ﻟﻠﺿﺟﯾﺞ‬
‫‪NML = VIL - VOL‬‬ ‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ”اﻟﻣﻧﺧﻔض“‬

‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ” اﻟﻣرﺗﻔﻊ“ ‪NMH = VOH - VIH :‬‬
‫اﻟﻣﻧطﻘﺔ ﻏﯾر اﻟﻣﻌرﻓﺔ ھﻲ اﻟﻣﻧطﻘﺔ اﻟﺗﻲ ﯾﻛون ﺧرج اﻟﺑواﺑﺔ ﻓﯾﮭﺎ ﻏﯾر‬
‫ﻣﺗوﻗﻊ )ﺣﺎﻟﺔ ﻋﺎﺋﻣﺔ(‬
‫ھواﻣش اﻟﺿﺟﯾﺞ ﺗﻣﺛل ﻣﺳﺗوﯾﺎت اﻟﺿﺟﯾﺞ اﻟﺗﻲ ﯾﻣﻛن ﻗﺑوﻟﮭﺎ ﻓﻲ‬

‫ﺣﺎل ﺗﺗﺎﻟﻲ اﻟﺑواﺑﺎت ﻓﻲ اﻟﻣﻧظوﻣﺔ واﻟﺗﻲ ﻣن أﺟﻠﮭﺎ ﯾﻛون ﻛل ﻣن‬
‫ﻣﺟﺎل اﻟـ ”‪ “۱‬واﻟـ ”‪ “۰‬ﻗﺎﺑل ﻟﻠﺗﻌرﯾف واﻟﺗﻣﯾﯾز‪.‬‬
‫ھل ﯾﻣﻛن ﺿﻣﺎن ﺑﻘﺎء اﻹﺷﺎرة ﺿﻣن ھواﻣش اﻟﺿﺟﯾﺞ ﺑﺎﻟﺷﻛل اﻟذي‬
‫ﯾﺿﻣن اﺳﺗﻣرار ﻋﻣل اﻟﻣﻧظوﻣﺔ ﺑﺎﻟﺷﻛل اﻷﻣﺛل ؟‬
‫‪37‬‬
‫‪ .٤‬ھواﻣش اﻟﺿﺟﯾﺞ ‪ :‬ﻣﻘﯾﺎس ﻟﺣﺳﺎﺳﯾﺔ اﻟﺑواﺑﺔ ﻟﻠﺿﺟﯾﺞ‬

‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ”اﻟﻣﻧﺧﻔض“ ‪:‬‬

‫‪NML = VIL - VOL = 0.8 - 0.4 = 0.4 v‬‬
‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ” اﻟﻣرﺗﻔﻊ“ ‪:‬‬

‫‪NMH = VOH - VIH = 3.6 - 2 =1.6 v‬‬
‫‪38‬‬
‫‪ .٥‬ﺧﺎﺻﯾﺔ اﻟﺗﺟدد ‪: Regenerative property‬‬

‫• اﻟﮭدف ‪ :‬إﺑﻌﺎد ﺣﺎﻟﺔ ﺧرج اﻟﺑواﺑﺔ اﻟﺣﺎﻟﯾﺔ ﻋن اﻟﻣﻧطﻘﺔ ﻏﯾر اﻟﻣﻌرﻓﺔ ﺗﺣت ﺗﺄﺛﯾر ﺗراﻛم ﻣﺻﺎدر اﻟﺿﺟﯾﺞ ﻋﻠﻰ‬
‫ﺧرج اﻟﺑواﺑﺔ )ﺿﺟﯾﺞ داﺧﻠﻲ ‪ +‬ﺿﺟﯾﺞ اﻟﺑواﺑﺎت اﻷﺧرى ( وﺗﺄﻣﯾن ﻋودة اﻟﺣﺎﻟﺔ اﻟﻣﻧطﻘﯾﺔ ﻓﻲ اﻟﺧرج إﻟﻰ أﺣدى‬
‫اﻟﻣﺳﺗوﯾﺎت اﻟﻣﻧطﻘﯾﺔ اﻟﻣﻌرﻓﺔ ﺑﻌد اﻟﻣرور ﺑﻌدة ﺣﺎﻻت ﻣﻧطﻘﯾﺔ‪.‬‬
‫• ﺗﺳﻣﺢ اﻟﺑواﺑﺔ ذات ﺧﺎﺻﯾﺔ اﻟﺗﺟدد ﻟﺣﺎﻟﺔ اﻟدﺧل ‪ V0‬اﻟﻘرﯾﺑﺔ ﻣن اﻟﻣﻧطﻘﺔ ﻏﯾر اﻟﻣﻌرﻓﺔ‬
‫ﻣن اﻟﻌودة إﻟﻰ اﻟﻣﺳﺗوى اﻟﻣﻧطﻘﻲ اﻟﻣﻧﺎﺳب‬

‫• ﺗﻌﻣل اﻟﺑواﺑﺔ اﻟﺗﻲ ﻻ ﺗﺗﻣﺗﻊ ﺑﺧﺎﺻﯾﺔ اﻟﺗﺟدد ﺑﺈﻏراق ﺣﺎﻟﺔ اﻟدﺧل ‪ V0‬اﻟﻘﻠﻘﺔ ﻓﻲ اﻟﻣﻧطﻘﺔ‬
‫ﻏﯾر اﻟﻣﻌرﻓﺔ‬
‫)‪out = f (v) ↔ in = finv (v‬‬
‫ﺷرط وﺟود ﺧﺎﺻﯾﺔ اﻟﺗﺟدد ‪ :‬أن ﯾﻣﺗﻠك ﺗﺎﺑﻊ‬

‫اﻟﺗﺣوﯾل ‪ VTC‬ﻣﻧطﻘﺔ ﻏﯾر ﻣﻌرﻓﺔ ﺑرﺑﺢ ﺟﮭد أﻛﺑر‬
‫ﻣن |‪ |۱‬ﻣﺣدودة ﺑﻣﻧطﻘﺗﯾن رﺑﺢ ﻛل ﻣﻧﮭﻣﺎ أﺻﻐر‬
‫ﻣن ‪۱‬‬
‫ﺑواﺑﺔ ذات ﺧﺎﺻﯾﺔ اﻟﺗﺟدد‬ ‫ﺑواﺑﺔ ﺑدون ﺧﺎﺻﯾﺔ اﻟﺗﺟدد‬
‫‪39‬‬
‫‪ .٦‬ﻣﻣﺎﻧﻌﺔ اﻟﺿﺟﯾﺞ ‪ :‬ﻗدرة اﻟﻧظﺎم ﻋﻠﻰ اﻟﺗﻌﺎﻣل وﺗﻣرﯾر اﻹﺷﺎرة ﺑﺷﻛل ﺻﺣﯾﺢ ﻓﻲ ظل وﺟود اﻟﺿﺟﯾﺞ‬
‫• اﻟﻌدﯾد ﻣن اﻟدارات ذات ھواﻣش اﻟﺿﺟﯾﺞ اﻟﻣﻧﺧﻔﺿﺔ ﺗﻛون ذات ﻣﻣﺎﻧﻌﺔ ﻋﺎﻟﯾﺔ ﻟﻠﺿﺟﯾﺞ ﻷﻧﮭﺎ وﺑدﻻ ﻣن اﻟﺗﻌﺎﻣل ﻣﻊ‬
‫اﻟﺿﺟﯾﺞ ﺗﻘوم ﺑرﻓﺿﮫ ﻛﻠﯾﺎ ً ﺧﺎرج اﻹﺷﺎرة‪.‬‬
‫• ﺗﺎﺑﻊ اﻟﺗﺣوﯾل ﻓﻲ ﻣﺛل ھذه اﻟدارات ﺑﯾن ﻣﺻدر اﻟﺿﺟﯾﺞ وﻧﻘطﺔ اﻟﺧرج ذو رﺑﺢ أﺻﻐر ﻣن اﻟواﺣد ﺑﻛﺛﯾر‬
‫• ﺑﻔرض ‪ g‬ﻋﺎﻣل رﺑﺢ اﻟﺿﺟﯾﺞ اﻟداﺧﻠﻲ اﻟﻧﺎﺗﺞ ﻋن ﺗﻐﯾر اﻹﺷﺎرة ﺑﯾن ”‪ “1‬و ”‪( Vsw) “0‬‬
‫• ﺑﻔرض ‪ h‬ﻋﺎﻣل رﺑﺢ أﻧواع اﻟﺿﺟﯾﺞ اﻷﺧرى ﻋﻠﻰ اﻟﺧرج‬
‫• ﺑﻔرض ‪VNM = Vsw/2‬‬
‫• أﺻﻐر ﻗﯾﻣﺔ ﻟﮭﺎﻣش اﻟﺿﺟﯾﺞ واﻟﺗﻲ ﻋﻧدھﺎ ﺗﻌﻣل اﻟﺑواﺑﺔ ﺑﺷﻛل ﺻﺣﯾﺢ ﺗﻌطﻰ ﺑﺎﻟﻌﻼﻗﺔ ‪:‬‬
‫‪Vsw‬‬
‫= ‪VNM‬‬
‫‪2‬‬
‫≥‬ ‫‪∑ hV‬‬
‫‪i‬‬
‫‪i‬‬ ‫‪Nhi‬‬ ‫‪+ ∑ g jVsw‬‬
‫‪j‬‬
‫ﻟﻺﺷﺎرة )‪ (Vsw‬واﻟذي ﻣن أﺟﻠﮫ ﺗﻌﻣل اﻟﻣﻧظوﻣﺔ‬

‫• أﺻﻐر ﺗﺄرﺟﺢ ِ‬
‫‪2 ∑ hiV Nhi‬‬
‫‪Vsw‬‬ ‫≥‬ ‫‪i‬‬
‫‪1 − 2∑ g‬‬ ‫‪j‬‬
‫‪j‬‬
‫‪40‬‬
‫‪ .٦‬اﻻﺗﺟﺎھﯾﺔ ‪ :‬ﻗدرة اﻟﺑواﺑﺔ ﻋﻠﻰ ﻛوﻧﮭﺎ وﺣﯾدة اﻻﺗﺟﺎه أي أن أﯾﺔ ﺗﻐﯾرات ﺗظﮭر ﻋﻠﻰ اﻟﺧرج ﻻ ﺗﻧﻌﻛس أﺑداً ﻋﻠﻰ أي‬
‫ﻣن اﻟﻣداﺧل ﻏﯾر اﻟﻣﺗﻐﯾرة )ﺗﺄﻣﯾن ﻋزل ﺗﺎم ﺑﯾن اﻟدﺧل واﻟﺧرج(‬
‫ﺗﺣﻘﯾق اﻻﺗﺟﺎھﯾﺔ ﻋﻠﻰ أرض اﻟواﻗﻊ ﺻﻌب ﻟﻠﻐﺎﯾﺔ ﺑﺳﺑب ظروف اﻟﺗﺻﻣﯾم )أﺛر ﺳﻌوي ﻧﺎﺗﺞ ﻋن ﺗﺟﺎور‬ ‫•‬
‫أﺳﻼك اﻟﺗوﺻﯾل(‬
‫‪:Fan-In Fan-Out .۷‬‬

‫• ‪ : Fan-In‬ﻋدد اﻟﺑواﺑﺎت اﻟﺗﻲ ﯾﻣﻛن رﺑطﮭﺎ إﻟﻰ دﺧل اﻟﺑواﺑﺔ اﻟﺣﺎﻟﯾﺔ ﻣﻊ اﻟﺣﻔﺎظ ﻋﻠﻰ أداﺋﮭﺎ اﻟﻣﺳﺗﻘر‬
‫• ‪ : Fan-Out‬ﻋدد اﻟﺑواﺑﺎت اﻟﺗﻲ ﯾﻣﻛن ﺗﺣﻣﯾﻠﮭﺎ ﻋﻠﻰ ﺧرج اﻟﺑواﺑﺔ اﻟﺣﺎﻟﯾﺔ ﻣﻊ اﻟﺣﻔﺎظ ﻋﻠﻰ أداﺋﮭﺎ اﻟﻣﺳﺗﻘر‬
‫• ﻣﻘﺎوﻣﺔ دﺧل اﻟﺑواﺑﺎت ﺻﻐﯾرة ← ﺣﻣل زاﺋد ﻋﻠﻰ اﻟﺑواﺑﺔ اﻟﺣﺎﻟﯾﺔ ← اﻧﮭﯾﺎر اﻟﺑواﺑﺔ اﻟﻘﺎﺋدة‬
‫• ‪ Fan – in‬ﻣرﺗﻔﻊ ← زﯾﺎدة ﺗﻌﻘﯾد اﻟﺑواﺑﺔ ← اﺣﺗﻣﺎل ﻛﺑﯾر ﻟﺿﻌف اﻷداء‬
‫‪Fan – Out N‬‬ ‫‪Fan – In M‬‬
‫‪41‬‬
‫‪ .۸‬اﻷداء ‪ :‬إن أھم ﻣﺎ ﯾﻣﯾز أداء اﻟدارة اﻟﻣﻧطﻘﯾﺔ ﻣن ﻧﺎﺣﯾﺔ اﻟﺗﺻﻣﯾم ھو ﺗردد اﻟﺳﺎﻋﺔ ‪.‬‬
‫• اﻟﻘﯾﻣﺔ اﻟﺻﻐرى ﻟدور ﻧﺑﺿﺎت اﻟﺳﺎﻋﺔ ﻣن أﺟل ﺗﻘﻧﯾﺔ ﻣﻌﯾﻧﺔ ﯾﻌﺑر ﻋﻧﮭﺎ ﺑﻌدد ﻣن اﻟﻌواﻣل ‪:‬‬
‫• اﻟزﻣن اﻟﻼزم اﻟذي ﺗﺳﺗﻐرﻗﮫ اﻹِﺷﺎرة ﻟﻼﻧﺗﺷﺎر ﺧﻼل اﻟدارة‬
‫• اﻟزﻣن اﻟﻼزم ﻟﻠﻣﻌطﯾﺎت ﻟﻠدﺧول واﻟﺧروج ﻣن اﻟﻣﺳﺟﻼت‬
‫• أزﻣﻧﺔ ورود اﻟﻧﺑﺿﺎت‬
‫• زﻣن اﻻﻧﺗﺷﺎر ﻟﻠﺑواﺑﺔ ‪ tp‬ھو اﻟزﻣن اﻟذي ﺗﺳﺗﺟﯾب ﻓﯾﮫ اﻟﺑواﺑﺔ ﻷي ﺗﻐﯾر ﻓﻲ اﻟدﺧل وﯾﻘﺎس ﺑﯾن ﻧﻘﺎط اﻻﻧﺗﻘﺎل ﻟﻛل‬
‫ﻣن اﻟدﺧل واﻟﺧرج ﻣن ﻣﺳﺗوﯾﺎﺗﮭم اﻟﺣﺎﻟﯾﺔ ﺑﻧﺳﺑﺔ ‪50%‬‬

‫• ﻧﻌرف اﻷزﻣﻧﺔ اﻟﺗﺎﻟﯾﺔ ‪:‬‬
‫• ‪ tpLH‬ﯾﻌرف اﻻﺳﺗﺟﺎﺑﺔ اﻟزﻣﻧﯾﺔ ﻟﻠﺑواﺑﺔ ﻣن اﻟﻣﺳﺗوى اﻟﻣﻧطﻘﻲ اﻟﻣﻧﺧﻔض إﻟﻰ اﻟﻣﺳﺗوى اﻟﻣﻧطﻘﻲ اﻟﻣرﺗﻔﻊ‬
‫• ‪ tpHL‬ﯾﻌرف اﻻﺳﺗﺟﺎﺑﺔ اﻟزﻣﻧﯾﺔ ﻟﻠﺑواﺑﺔ ﻣن اﻟﻣﺳﺗوى اﻟﻣﻧطﻘﻲ اﻟﻣرﺗﻔﻊ إﻟﻰ اﻟﻣﺳﺗوى اﻟﻣﻧطﻘﻲ اﻟﻣﻧﺧﻔض‬
‫‪t pLH + t pHL‬‬

‫= ‪tp‬‬
‫‪2‬‬
‫• ‪ : tf‬زﻣﻦ اﻧﺘﻘﺎل اﻟﻤﻮﺟﺔ ﻣﻦ اﻟﻤﺴﺘﻮى اﻟﻤﻨﻄﻘﻲ اﻟﻤﺮﺗﻔﻊ إﻟﻰ اﻟﻤﻨﺨﻔﺾ‬
‫• ‪: tr‬زﻣﻦ اﻧﺘﻘﺎل اﻟﻤﻮﺟﺔ ﻣﻦ اﻟﻤﺴﺘﻮى اﻟﻤﻨﻄﻘﻲ اﻟﻤﺮﺗﻔﻊ إﻟﻰ اﻟﻤﻨﺨﻔﺾ‬
‫• ﺗﻌﺘﻤﺪ ھﺬه اﻷزﻣﻨﺔ ﻋﻠﻰ ﺣﻤﻞ اﻟﺒﻮاﺑﺔ واﻟﻀﺠﯿﺞ اﻟﺪاﺧﻠﻲ ﻟﻠﺒﻮاﺑﺔ‬
‫‪42‬‬
‫‪ .۹‬اﺳﺗﮭﻼك اﻟطﺎﻗﺔ ‪ :‬ﯾﻌﺑر ھذا اﻟﻣﻘﯾﺎس ﻋن اﻟطﺎﻗﺔ اﻟﺗﻲ ﺗﺻرﻓﮭﺎ اﻟﺑواﺑﺔ ﻋﻧد إﻧﺟﺎز ﻛل ﻋﻣﻠﯾﺔ وﻛﻣﯾﺔ اﻟﺣرارة‬
‫اﻟﻣﺻروﻓﺔ‬
‫ﺗﺣدد ﻣﻌرﻓﺔ اﺳﺗﮭﻼك اﻟطﺎﻗﺔ اﻟﻌدﯾد ﻣن اﻷﻣور اﻟﺗﺻﻣﯾﻣﺔ ‪:‬‬ ‫•‬
‫• ﻣﺻدر اﻟﺗﻐذﯾﺔ‬
‫• ﻣدة اﻟﺑطﺎرﯾﺔ‬
‫• ﻣﻘطﻊ ﻛﺎﺑﻼت اﻟﺗﻐذﯾﺔ‬
‫• اﻟﺗﻐﻠﯾف وﻣﺗطﻠﺑﺎت اﻟﺗﺑرﯾد‬
‫• إن ﻣﻌرﻓﺔ ﻗﯾﻣﺔ اﻻﺳﺗطﺎﻋﺔ اﻟﻣﺳﺗﮭﻠﻛﺔ ﯾﺣدد طﺑﯾﻌﺔ ﻛل ﻣن اﻟﺷرﯾﺣﺔ ووﺣدة اﻟﺗﺑرﯾد وﻋدد اﻟوﺣدات اﻟﻣﻣﻛن‬
‫اﺳﺗﺧداﻣﮭﺎ وﻣدى ﺳرﻋﺔ اﻟﺗﺑدﯾل ﺑﯾن ھذه اﻟوﺣدات‬
‫• ﯾوﺟد اﻟﻌدﯾد ﻣن ﻗﯾﺎﺳﺎت اﻻﺳﺗطﺎﻋﺔ اﻟﻣﻣﻛن اﺳﺗﺧداﻣﮭﺎ ﺗﺑﻌﺎ ً ﻟﻠﮭدف‬
‫اﻟﻣرﺟو ‪:‬‬
‫• ‪Ppeak‬ﻋﻧد دراﺳﺔ وﺣدات اﻟﺗﻐذﯾﺔ‬
‫• ‪ Pav‬ﻋﻧد دراﺳﺔ وﺣدات اﻟﺗﺑرﯾد‬
‫)𝑡𝑡(𝑝𝑝 𝑚𝑚𝑚𝑚𝑚𝑚 = 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑣𝑣 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑖𝑖 = 𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑝𝑃𝑃‬
‫𝑇𝑇 ‪1‬‬ ‫𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑉𝑉‬ ‫𝑇𝑇‬

‫= 𝑎𝑎𝑎𝑎𝑃𝑃‬ ‫𝑝𝑝 ∫‬ ‫= 𝑑𝑑𝑑𝑑 𝑡𝑡‬ ‫𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑖𝑖 ‪∫0‬‬ ‫𝑑𝑑𝑑𝑑 𝑡𝑡‬
‫‪𝑇𝑇 0‬‬ ‫𝑇𝑇‬
‫‪43‬‬
‫• ﯾوﺟد ﻧوﻋﯾن ﻣن اﺳﺗﮭﻼك اﻟطﺎﻗﺔ ‪:‬‬

‫• دﯾﻧﺎﻣﯾﻛﻲ ﻣرﺗﺑط ﺑﺷﺣن وﺗﻔرﯾﻎ اﻟﻣﻛﺛﻔﺎت وﺑﺣﺎﻻت اﻟﺗﺑدﯾل ﻓﻲ اﻟدارة‬
‫• ﺛﺎﺑت ﻣرﺗﺑط ﺑﻣﺻدر اﻟﺗﻐذﯾﺔ وﺗﯾﺎرات اﻟﺗﺳرﯾب‬
‫• زﻣن اﻻﻧﺗﺷﺎر و اﺳﺗﮭﻼك اﻟطﺎﻗﺔ ﻣﻘداران ﻣرﺗﺑطﺎن‪.‬‬

‫• زﻣن اﻻﻧﺗﺷﺎر ﯾﺣدد ﺑﺷﻛل رﺋﯾﺳﻲ ﺑﺎﻟﺳرﻋﺔ اﻟﺗﻲ ﯾﺗم ﻓﯾﮭﺎ ﺗﺧزﯾن اﻻﺳﺗطﺎﻋﺔ ﻓﻲ‬
‫ﻣﻛﺛﻔﺎت اﻟﺑواﺑﺔ‬
‫• ﻛﻠﻣﺎ زادت ﺳرﻋﺔ اﺳﺗﮭﻼك اﻟطﺎﻗﺔ ﻛﻠﻣﺎ ﻛﺎﻧت اﻟﺑواﺑﺔ أﺳرع‬
‫اﻻﺳﺗطﺎﻋﺔ اﻟﻣﺳﺗﮭﻠﻛﺔ × زﻣن اﻻﻧﺗﺷﺎر= )‪ =Power-Delay Product (PDP‬ﺛﺎﺑت‬
‫‪ : PDP‬اﻻﺳﺗطﺎﻋﺔ اﻟﻣﺳﺗﮭﻠﻛﺔ ﻓﻲ اﻟﺑواﺑﺔ ﻣﻊ ﻛل ﻋﻣﻠﯾﺔ ﺗﺑدﯾل‬
‫‪44‬‬
‫اﻟﺘﺤﺪﯾﺎت اﻷﺳﺎﺳﯿﺔ أﻣﺎم ﺗﻄﻮﯾﺮ اﻟﺪارات اﻟﻤﺘﻜﺎﻣﻠﺔ ‪:‬‬
‫• اﻟﺘﻜﻠﻔﺔ اﻹﻗﺘﺼﺎدﯾﺔ ‪cost‬‬
‫• اﻟﻤﻮﺛﻮﻗﯿﺔ ‪Reliability‬‬
‫• اﻟﺴﺮﻋﺔ )اﻟﺘﺄﺧﺒﺮ اﻟﺰﻣﻨﻲ ‪ ،‬ﺗﺮدد اﻟﻌﻤﻞ ( ‪Clock Speed- Frequency‬‬

‫• اﻹﺳﺘﻄﺎﻋﺔ اﻟﻤﺒﺪدة ‪Power dissipation‬‬
‫• اﻟﻄﺎﻗﺔ اﻟﻼزﻣﺔ ﻟﻸداء اﻟﻮظﯿﻔﻲ اﻟﻤﻄﻠﻮب ‪Energy to perform function‬‬
‫• اﻟﺤﺎﺟﺔ اﻟﻤﻠﺤﺔ ﻟﻀﺒﻂ ﺑﻌﺾ اﻟﺒﺎراﻣﺘﺮات اﻟﻌﺎﻣﺔ اﻟﺘﻲ ﺗﺸﻜﻞ أﺳﺎس ﺟﻮدة أداء اﻷﻧﻈﻤﺔ‬
‫واﻟﻮﺣﺪات اﻟﺮﻗﻤﯿﺔ ﻛﺘﺮدد اﻟﺴﺎﻋﺔ وﺟﮭﺪ اﻟﺘﻐﺬﯾﺔ واﺳﺘﮭﻼك اﻟﻄﺎﻗﺔ‪.‬‬
‫• اﻟﺤﺎﺟﺔ ﻟﻤﻌﺎﻟﺠﺔ أﯾﺔ ﻣﺸﻜﻠﺔ طﺎرﺋﺔ )إﺷﺎرة ﺧﺮج ﻣﺸﻮھﺔ ‪ ،‬ﻧﺒﻀﺎت ﺳﺎﻋﺔ ﻏﯿﺮ ﻣﺴﺘﻘﺮة ‪،‬‬
‫ﺧﻄﺄ ﺗﺼﻨﯿﻊ ‪(...‬‬
‫‪45‬‬
‫ﻣﺒﺪأ اﻟﺘﺠﺮﯾﺪ ‪: abstraction‬‬
‫ﻣﺒﺪأ اﻟﺘﺠﺮﯾﺪ ‪: abstraction‬‬ ‫•‬
‫• اﻻﻋﺗﻣﺎد ﻓﻘط ﻋﻠﻰ اﻟﺑﻧﯾﺔ اﻟﺻﻧدوﻗﯾﺔ ﻟﻠوﺣدة‬
‫اﻟﻣﺳﺗﺧدﻣﺔ ﻓﻲ ﻛل ﻣﺳﺗوى ﻣن ﻣﺳﺗوﯾﺎت اﻟﺗﺻﻣﯾم‬
‫اﻟﻣﻌﺗﻣدة ﺑﻐض اﻟﻧظر ﻋن اﻟﺑﻧﯾﺔ اﻟداﺧﻠﯾﺔ‬
‫ﻟﻠﺻﻧدوق‪.‬‬
‫• ﻛل وﺣدة ﺗﺣﺗوي ﻛﺎﻓﺔ اﻟﻣﻌﻠوﻣﺎت واﻟﺗﻔﺎﺻﯾل‬
‫اﻟﺗﻘﻧﯾﺔ اﻟﺗﻲ ﺗﻣﻛﻧﮭﺎ ﻣن أداء وظﯾﻔﺗﮭﺎ ﺑﺎﻟﺷﻛل‬
‫اﻷﻣﺛل ﺿﻣن اﻟﻧظﺎم اﻟﺗﻲ ﺗزرع ﻓﯾﮫ‪.‬‬

‫• اﻟﮭدف اﻷﺳﺎس ﻓﻲ اﻋﺗﻣﺎد اﻟﺗﺻﻣﯾم اﻟﺑﻧﯾوي ھو‬
‫ﻣﺳﺄﻟﺔ اﻟﺗﻌﺎﻣل ﻣﻊ ﺗﻌﻘﯾدات اﻟﺗﺻﻣﯾم‪.‬‬
‫• ﻓﻠﺳﻔﺔ اﻟﺗﺻﻣﯾم اﻟﺣدﯾث ﺗﻌﺗﻣد ﻋﻠﻰ اﺳﺗﺧدام اﻟﺗﺻﻣﯾم ﺑﻣﺳﺎﻋدة اﻟﺣﺎﺳب‬

‫)‪Computer – Aided Design (CAD‬‬
‫• اﻟﮭدف ‪ :‬اﻟﺗﻐﻠب ﻋﻠﻰ ﺻﻌوﺑﺔ اﻟﺗﻌﻘﯾدات اﻟﻌﻣﻠﯾﺔ اﻟﺗﻲ ﺗﺗطﻠب ﻣﻌرﻓﺔ ﻋﻣﯾﻘﺔ ﺑﺎﻟﻌﻧﺎﺻر اﻻﻟﻛﺗروﻧﯾﺔ‬
‫• ﺗﺗﺿﻣن أدوات اﻟﺗﺻﻣﯾم ‪ :‬اﻟﻣﺣﺎﻛﺎة ﺑﻣﺧﺗﻠف ﻣﺳﺗوﯾﺎت اﻟﺗﻌﻘﯾد ‪ ،‬اﻟﺗﺣﻘق ﻣن اﻟﺗﺻﻣﯾم ‪ ،‬ﺗوﻟﯾد اﻟطﺑﻘﺎت‬
‫اﻟﻣﺗﻌددة وﻣراﺣل اﻟﺗﺻﻣﯾم‬
‫• ﺗﻌﻤﻞ ھﺬه اﻟﺘﻘﻨﯿﺔ وﻓﻖ ﻧﻈﺎم اﻟﻤﻜﺘﺒﺎت واﻟﻄﺒﻘﺎت اﻟﺘﻲ ﺗﺤﻮي ﻋﻠﻰ وﺻﻒ ﻛﺎﻣﻞ وﺷﺎﻣﻞ‬
‫ﻟﻠﺒﻮاﺑﺎت واﻟﻌﻨﺎﺻﺮ اﻟﻤﺴﺘﺨﺪﻣﺔ‬ ‫‪46‬‬
‫ھل ﯾﻐﻧﻲ اﻟﺗﺻﻣﯾم ﺑﻣﺳﺎﻋدة اﻟﺣﺎﺳب )‪ (CAD‬ﺑﻛل ﻣﺎ ﯾﺗﻣﺗﻊ ﺑﮫ ﻣن إﻣﻛﺎﻧﯾﺎت ﻋن اﻟﻣﻌرﻓﺔ‬

‫اﻟدﻗﯾﻘﺔ ﺑﺎﻟدارات اﻟرﻗﻣﯾﺔ وﺗﻌﻘﯾداﺗﮭﺎ؟ اﻟﺟواب ‪:‬ﻻ‬
‫ﻻ ﺑﺪ ﻣﻦ ﻣﻌﺮﻓﺔ وﻓﮭﻢ ﺟﯿﺪ ﻟﻠﺪارات اﻻﻟﻜﺘﺮوﻧﯿﺔ وﻣﺸﺎﻛﻠﮭﺎ ﺑﺸﻜﻞ ﻣﻜﻤﻞ ﻟﻠﺘﺼﻤﯿﻢ ﺑﻤﺴﺎﻋﺪة اﻟﺤﺎﺳﺐ‬
‫• اﻹﻟﻤﺎم ﺑﺎﻟﺪارات اﻟﺮﻗﻤﯿﺔ وﺗﻌﻘﯿﺪاﺗﮭﺎ اﻻﻟﻜﺘﺮوﻧﯿﺔ ﺿﺮوري ﻟﻸﺳﺒﺎب اﻟﺘﺎﻟﯿﺔ ‪:‬‬

‫• اﻟﺤﺎﺟﺔ ﻟﺘﻄﻮﯾﺮ اﻟﻤﻜﺘﺒﺎت اﻟﺒﺮﻣﺠﯿﺔ ﺑﺎﻟﺘﻮازي ﻣﻊ ﺗﻄﻮر ﺗﻘﻨﯿﺎت أﻧﺼﺎف اﻟﻨﻮاﻗﻞ )ﻛﻞ ﺳﻨﺘﯿﻦ ﺗﻘﺮﯾﺒﺎ ً(‬
‫• ﺗﺼﻤﯿﻢ أي وﺣﺪة رﻗﻤﯿﺔ ﯾﺤﺘﺎج إﻟﻰ ﻣﻌﺮﻓﺔ دﻗﯿﻘﺔ ﺑﺎﻟﺒﺎراﻣﺘﺮات اﻟﻤﺆﺛﺮة ﻓﻲ اﻟﺪارة اﻻﻟﻜﺘﺮوﻧﯿﺔ ﻗﯿﺪ اﻟﺘﺼﻤﯿﻢ‬
‫• ﻣﮭﻤﺎ ﻛﺎﻧﺖ ﺟﻮدة أﺳﻠﻮب اﻟﺘﺠﺮﯾﺪ ﻓﻲ اﻟﺘﺼﻤﯿﻢ وﻟﻜﻨﮫ ﯾﺒﻘﻰ إﻟﻰ ﺣﺪ ﻣﺎ ﻗﺎﺻﺮ ﻋﻠﻰ اﻻﺣﺎطﺔ ﺑﻜﺎﻣﻞ اﻟﺘﻌﻘﯿﺪات‬
‫ﻓﻲ اﻟﺪارات اﻟﻤﺴﺘﺨﺪﻣﺔ ‪).‬ﻣﺜﺎل ‪ :‬اﻟﺘﺄﺛﯿﺮ اﻟﺴﻌﻮي أﺳﻼك اﻟﺘﻮﺻﯿﻞ اﻟﺪاﺧﻠﯿﺔ(‪.‬‬
‫• اﻟﺤﺎﺟﺔ اﻟﻤﻠﺤﺔ ﻟﻀﺒﻂ ﺑﻌﺾ اﻟﺒﺎراﻣﺘﺮات اﻟﻌﺎﻣﺔ اﻟﺘﻲ ﺗﺸﻜﻞ أﺳﺎس ﺟﻮدة أداء اﻷﻧﻈﻤﺔ واﻟﻮﺣﺪات اﻟﺮﻗﻤﯿﺔ‬
‫ﻛﺘﺮدد اﻟﺴﺎﻋﺔ وﺟﮭﺪ اﻟﺘﻐﺬﯾﺔ واﺳﺘﮭﻼك اﻟﻄﺎﻗﺔ‪.‬‬
‫• اﻟﺤﺎﺟﺔ ﻟﻤﻌﺎﻟﺠﺔ أﯾﺔ ﻣﺸﻜﻠﺔ طﺎرﺋﺔ )إﺷﺎرة ﺧﺮج ﻣﺸﻮھﺔ ‪ ،‬ﻧﺒﻀﺎت ﺳﺎﻋﺔ ﻏﯿﺮ ﻣﺴﺘﻘﺮة ‪ ،‬ﺧﻄﺄ ﺗﺼﻨﯿﻊ ‪(...‬‬
‫‪47‬‬
‫ﻣﺛﺎل ‪ :‬ﻣﺷﻛﻠﺔ اﻟﺗزاﻣن ﻓﻲ‬ ‫•‬

‫ﻧﺑﺿﺎت اﻟﺳﺎﻋﺔ‬
‫• أي اﻧزﯾﺎح ﻏﯾر ﻣدروس أو‬

‫ﻋدم اﺳﺗﻘرار ﻓﻲ ﻧﺑﺿﺎت‬
‫ﻋﻠﻰ‬ ‫اﻟﻣطﺑﻘﺔ‬ ‫اﻟﺳﺎﻋﺔ‬
‫اﻟدارات اﻟرﻗﻣﯾﺔ ﯾﻧﺗﺞ ﻋﻧﮫ‬

‫اﺧﺗﻼف ﻓﻲ اﻟﻌﯾﻧﺎت اﻟﻣﺄﺧوذة‬
‫ﻣن اﻹﺷﺎرة وﺑﺎﻟﺗﺎﻟﻲ ﺗﺷوه‬
‫ﻓﻲ إﺷﺎرة اﻟﺧرج‬
‫‪48‬‬
‫ﺗﻘﻧﯾﺔ دارات أﻧﺻﺎف اﻟﻧواﻗل ‪: Semiconductor technology‬‬
‫• ﺗﻌﺗﻣد ﻋﻠﻰ اﻟﻣواد ﻧﺻف اﻟﻧﺎﻗﻠﺔ ﻛﻘﺎﻋدة أٍﺳﺎﺳﯾﺔ ﻓﻲ‬

‫‪100‬‬ ‫ﺗﺻﻧﯾﻊ اﻟﻌﻧﺎﺻر )دﯾود ‪ ،‬ﺗراﻧزﺳﺗور( ﺑﺷﻛل أﺳﺎﺳﻲ‬
‫‪90‬‬
‫‪80‬‬ ‫• ﺗﻛﺎﻣل ﻣرﺗﻔﻊ ﻟﻠﻌﻧﺎﺻر ﻋﻠﻰ اﻟﺷرﯾﺣﺔ اﻟواﺣدة‬
‫‪70‬‬
‫‪60‬‬ ‫• ﺗﻛﻠﻔﺔ ﺻﻧﺎﻋﺔ اﻟدﯾودات واﻟﺗراﻧزﺳﺗورات ﻣﻧﺧﻔﺿﺔ ﺟداً‬
‫‪50‬‬ ‫ﺑﺎﻟﻧﺳﺑﺔ ﻟﺻﻧﺎﻋﺔ اﻟﻣﻘﺎوﻣﺎت واﻟﻣﻛﺛﻔﺎت‬
‫‪40‬‬
‫‪30‬‬ ‫• ﺣﺟم اﻟﻣﻘﺎوﻣﺎت واﻟﻣﻛﺛﻔﺎت ﺿﻣن اﻟﺷرﯾﺣﺔ ﻛﺑﯾر ﻧﺳﺑﯾﺎ ً‬
‫‪20‬‬
‫‪ +‬ﺗﺳﺎﻣﺢ ﻣرﺗﻔﻊ ﻓﻲ ﻗﯾم ھذه اﻟﻌﻧﺎﺻر ‪15 – 20 %‬‬
‫‪10‬‬
‫‪0‬‬ ‫← اﻟﺗﻘﻠﯾل ﻗدر اﻹﻣﻛﺎن ﻣن ﺗﺻﻧﯾﻌﮭﺎ ﻋﻠﻰ اﻟﺷرﯾﺣﺔ‬
‫• اﻧﺗﺷﺎر أوﺳﻊ ﻟﺗﻘﻧﯾﺔ اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ ﻓﻲ ﺻﻧﺎﻋﺔ‬

‫اﻟدارات اﻟرﻗﻣﯾﺔ ﻣﻧﮭﺎ ﻓﻲ اﻟﺗﺷﺎﺑﮭﯾﺔ ﺑﺳﺑب ارﺗﻔﺎع اﻟﺗﻛﻠﻔﺔ‬
‫‪1996‬‬
‫• ازدﯾﺎد درﺟﺔ اﻟﺗﻛﺎﻣل ← اﻧﺧﻔﺎض ﺳوق اﻟطﻠب‬
‫‪2011‬‬
‫‪49‬‬
ADVANTAGES OF IC’S ‫ﻣزاﯾﺎ ﺗﻘﻧﯾﺔ اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬
 SMALL SIZE ‫ﺣﺟم ﺻﻐﯾر‬
 LOW COST ‫ﺗﻛﻠﻔﺔ ﻣﻧﺧﻔﺿﺔ‬
 IMPROVED PERFORMANCE ‫أداء ﺟﯾد ﻣﺣﺳّن‬
 HIGH RELIABILITY AND RUGGEDNESS ‫ﻣوﺛوﻗﯾﺔ وﺻﻼﺑﺔ ﻋﺎﻟﯾﺔ‬

 LOW POWER CONSUMPTION (‫إﺳﺗﮭﻼك طﺎﻗﺔ ﻗﻠﯾل )ﻣﻧﺧﻔض‬
 EASY TROUBLESHOOTING ‫ﻣن اﻟﺳﮭل اﺳﺗﻛﺷﺎف اﻷﺧطﺎء وإﺻﻼﺣﮭﺎ‬
 INCREASED OPERATING SPEED ‫زﯾﺎدة ﺳرﻋﺔ اﻟﺗﺷﻐﯾل‬
 LESS WEIGHT,VOLUME ، ‫وزن و ﺣﺟم أﻗل‬
 EASY REPLACEMENT ‫ﺳﮭوﻟﺔ اﻻﺳﺗﺑدال‬
Dr. NASSIF ٥۰
DISADVANTAGES OF IC’S ‫ﻣﺳﺎوئ ﺗﻘﻧﯾﺔ اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬
 AS IC IS SMALL IN SIZE ITS UNABLE TO DISSIPATE
LARGE AMOUNT OF POWER. INCREASE IN CURRENT
MAY PRODUCE ENOUGH HEAT WHICH MAY DESTROY
THE DEVICE.
‫( ﺻﻐﯾرة ﻓﻲ ﺣﺟﻣﮭﺎ ﻣﻣﺎ ﯾﺟﻌﻠﮭﺎ ﻏﯾر ﻗﺎدرة ﻋﻠﻰ ﺗﺑدﯾد ﻛﻣﯾﺔ‬IC) ‫ﺑﻣﺎ أن اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬ 
، ‫ﻛﺑﯾرة ﻣن اﻟطﺎﻗﺔ‬
.‫ و اﻟﺗﻲ ﻗد ﺗدﻣر اﻷداة اﻹﻟﻛﺗروﻧﯾﺔ أو اﻟﺟﮭﺎز‬،‫اﻟزﯾﺎدة ﻓﻲ اﻟﺗﯾﺎر ﻗد ﺗﻧﺗﺞ ﺣرارة ﻋﺎﻟﯾﺔ‬ 
 AT PRESENT: COILS, INDUCTORS AND

TRANSFORMERS CAN NOT BE PRODUCED IN IC
FORM.
‫ اﻟوﺷﺎﺋﻊ اﻟﺗﺣرﯾﺿﯾﺔ واﻟﻣﺣوﻻت ﻏﺎﻟﺑﺎ ﻻ ﯾﻣﻛن دﻣﺟﮭﺎ ﻓﻲ‬،‫ ﺣﺎﻟﯾﺎ اﻟﻣﻠﻔﺎت اﻟﻛﺑﯾرة‬
IC ‫ﺷﻛل‬
Dr. NASSIF ٥۱
CLASSIFICATION OF IC’S ‫ﺗﺻﻧﯾف ﺗﻘﻧﯾﺎت اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ‬
‫ﻋﻠﻰ أﺳﺎس ﺗﻘﻧﯾﺎت اﻟﺗﺻﻧﯾﻊ اﻟﻣﺳﺗﺧدﻣﺔ‬

On the basis of fabrication techniques used
‫ﻋﻠﻰ أﺳﺎس ﺣﺟم اﻟﺷرﯾﺣﺔ‬

On the basis of the chip size
‫ﻋﻠﻰ أﺳﺎس اﻟﺗطﺑﯾﻘﺎت‬

On the basis of applications
Dr. NASSIF ٥۲
‫ﺗﺻﻧﯾف ﺗﻘﻧﯾﺎت اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ ‪CLASSIFICATION OF IC’S‬‬
‫ﺗﺼﻨﻒ ﺗﻘﻨﯿﺎت اﻟﺪارات اﻟﻤﺘﻜﺎﻣﻠﺔ ﺣﺴﺐ طﺮﯾﻘﺔ اﻟﺘﺼﻨﯿﻊ‬

‫) ‪ (fabrication techniques‬إﻟﻰ اﻷﻧﻮاع اﻟﺘﺎﻟﯿﺔ ‪:‬‬
‫‪ -۱‬اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ وﺣﯾدة اﻟﺑﻠورة ‪Monolithic integrated‬‬

‫‪circuits‬‬
‫‪ -۲‬ﺗﻘﻨﯿﺔ اﻟﻄﺒﻘﺎت اﻟﺴﻤﯿﻜﺔ ‪،Thick film technique‬‬

‫‪ -۳‬ﺗﻘﻨﯿﺔ اﻟﻄﺒﻘﺎت اﻟﺮﻗﯿﻘﺔ ‪،Thin film technique‬‬
‫‪ -٤‬ﺗﻘﻨﯿﺔ اﻟﻨﻈﻢ اﻟﻤﯿﻜﺮوﯾﺔ اﻹﻟﻜﺘﺮوﻧﯿﺔ‬
‫و اﻟﻤﯿﻜﺎﻧﯿﻜﯿﺔ ‪ Micro Electronic Mechanic System‬أو )‪.(MEMS‬‬
ON BASIS OF CHIP SIZE ‫اﻟﺗﺻﻧﯾف ﻋﻠﻰ اﺳﺎس ﺣﺟم اﻟﺷرﯾﺣﺔ‬
IC ‫أي ﺣﺳب ﻋدد اﻟﻌﻧﺎﺻر اﻟﻣدﻣﺟﺔ أو ﻋدد اﻟﺑواﺑﺎت اﻟﻣدﻣﺟﺔ ﻓﻲ‬
SSI (small-scale integration)
MSI (medium-scale integration)

LSI (large-scale integration)
VLSI (very large-scale integration)
ULSI (ultra large-scale integration)
GSI (Giga scale integration)
Dr. NASSIF ٥٤
‫ﺗﺻﻧﯾف اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ وﻓﻘﺎ ﻟدرﺟﺔ اﻻﻧدﻣﺎج‬
‫ﻋدد اﻟﻌﻧﺎﺻر اﻟﻣﺗواﺟدة ﻓﻲ‬
‫ﻣﺛﺎل ﻓﻲ اﻻﺳﺗﺧداﻣﺎت اﻟﺗﻣﺛﯾﻠﯾﺔ‬ ‫ﻣﺛﺎل ﻓﻲ اﻻﺳﺗﺧداﻣﺎت اﻟرﻗﻣﯾﺔ‬ ‫اﻟﺻﻔﺔ اﻻﻧدﻣﺎﺟﯾﺔ‬
‫اﻟﻛﺳرة اﻟواﺣدة‬
‫ﺗراﻧزﺳﺗورات ﻋﺎدﯾﺔ و ﺣﻘﻠﯾﺔ‬ ‫‪۱‬‬ ‫‪-۱‬ﻋﻧﺎﺻر ﻣﻧﻔردة ‪Discret‬‬
‫‪-‬وﺣدات ﺗﺿﺧﯾم ﻣﻔردة ﻋﻧﺎﺻر‬
‫‪-‬ﻋﻧﺎﺻر دارات أو ‪-‬ﻋﻧﺎﺻر‬
‫أﺳﺎﺳﯾﺔ ﻓﻲ اﻟدارات اﻟﺧطﯾﺔ‬ ‫‪1-100‬‬
‫ﻋواﻛس ‪-‬وﺣدات ﺗﺧزﯾن‬ ‫‪-۲‬اﻧدﻣﺎج درﺟﺔ ﺻﻐﯾرة ‪SSI‬‬
‫)ﻣﺿﺧﻣﺎت ﺗﻔﺎﺿﻠﯾﺔ(‬ ‫‪20 Gates‬‬
‫‪-‬ﺑواﺑﺎت ﻣﻧطﻘﯾﺔ‬
‫‪-‬وﺣدات ﺗﺿﺧﯾم ﺑﺳﯾطﺔ‬
‫‪-‬ﻋدادات‪ -‬ﻣﺳﺟﻼت ‪-‬ﺟﺎﻣﻊ –‬
‫‪-‬ﻣﺿﺧم ﻋﻣﻠﯾﺎت‬ ‫ﻛﺎﺷف ‪-‬وﺣدات اﻟﻣزج ‪-‬ﻣﺳﺟﻼت‬ ‫‪100-1000‬‬

‫ازاﺣﺔ ‪-‬ﻣﻘﺎرﻧﺎت‬ ‫‪-۳‬اﻧدﻣﺎج درﺟﺔ ﻣﺗوﺳطﺔ ‪MSI‬‬
‫‪-‬دارات اﻻﺳﺗﻘﺑﺎل ‪AM-FM‬‬ ‫‪20-200Gates‬‬
‫‪-‬وﺣدات اﻟﺣﺳﺎب اﻟﻣﻧطﻘﯾﺔ ‪ALU‬‬
‫ﻣﺣوﻻت ‪D/A, A/D‬‬ ‫‪-‬ﻣﺟﻣوﻋﺎت ﺗﺧزﯾن‬
‫وﺣدات ھﺟﯾﻧﺔ رﻗﻣﯾﺔ و ﺗﻣﺛﯾﻠﯾﺔ‬ ‫ﺷﻐﺎﻻت ﻣﯾﻛروﯾﺔ ‪RAM-ROM‬‬ ‫‪1000-10000‬‬
‫ﻣﺻﻧﻌﺔ ﻋل ﻧﻔس اﻟﻛﺳرة‬ ‫‪-‬وﺣدات اﻟﺣﺎﺳﺑﺎت اﻻﻟﻛﺗروﻧﯾﺔ‬ ‫‪-٤‬اﻧدﻣﺎج درﺟﺔ ﻋﺎﻟﯾﺔ ‪LSI‬‬
‫اﻟﺟﯾﺑﯾﺔ‬ ‫‪200-5000Gates‬‬
‫اﻻﻟﻛﺗروﻧﯾﺔ ‪-‬ﻣﺟﻣوﻋﺎت ﻣﻌﺎﺟﺔ‬
‫اﻟﻣﻌﻠوﻣﺎت اﻵﻟﯾﺔ‬ ‫‪-‬وﺣدات ﺗوﻟﯾد اﻟﺗواﺑﻊ اﻟرﯾﺎﺿﯾﺔ‬
‫‪-٤‬اﻧدﻣﺎج درﺟﺔ ﻋﺎﻟﯾﺔ ﺟداَ‬
‫‪-‬اﻟﺣﺎﺳﺑﺎت اﻟﻣﯾﻛروﯾﺔ‬ ‫‪10,000-1000,000‬‬
‫‪VLSI‬‬
‫‪-‬اﻟذاﻛرات ذات اﻟﺳﻌﺎت اﻟﻌﺎﻟﯾﺔ‬ ‫‪Over 5000 Gates‬‬
‫‪-‬ﻣﺟﻣوﻋﺎت اﻟﺣﺳﺎب‬
‫اﻧدﻣﺎج ﻓوق اﻟﻌﺎﻟﻲ اﻟدرﺟﺔ‬
‫‪-‬وﺣدات اﻟذاﻛرات ذات اﻟﺳﻌﺎت‬ ‫‪>1000,000‬‬
‫‪ULSI‬‬
‫اﻟﻌﺎﻟﯾﺔ ﺟداَ‬ ‫‪٥٥‬‬
ON BASIS OF APPLICATIONS ‫ﺗﺻﻧﯾف ﺣﺳب اﻟﺗطﺑﯾﻘﺎت‬
‫دارات ﺗﻛﺎﻣﻠﯾﺔ ﺧطﯾﺔ‬ 
 LINEAR INTEGRATED CIRCUITS

‫دارات ﺗﻛﺎﻣﻠﯾﺔ رﻗﻣﯾﺔ‬ 
 DIGITAL INTEGRATED CIRCUITS
Dr. NASSIF 54
LINEAR INTEGRATED CIRCUITS
 When the input and output relationship
of a circuit is linear, linear ICs are used.
Input and output can take place on a
continuous range of values.
 Example operational amplifiers, power

amplifiers, microwave amplifiers

multipliers etc.
‫ ﻋﻧدﻣﺎ ﺗﻛون ﻋﻼﻗﺔ اﻟﻣدﺧﻼت واﻟﻣﺧرﺟﺎت اﻟﺧﺎﺻﺔ‬

- .‫ ﯾﺗم اﺳﺗﺧدام اﻟدواﺋر اﻟﻣﺗﻛﺎﻣﻠﺔ اﻟﺧطﯾﺔ‬، ‫ﺑﺎﻟداﺋرة ﺧطﯾﺔ‬
‫ ﯾﻣﻛن أن ﯾﺣدث اﻹدﺧﺎل واﻹﺧراج ﻋﻠﻰ ﻧطﺎق ﻣﺳﺗﻣر‬-
.‫ﻣن اﻟﻘﯾم‬
‫ ﻣﻛﺑرات اﻹﺳﺗطﺎﻋﺔ وﻣﻛﺑرات‬،‫ اﻟﻣﺿﺧم اﻟﻌﻣﻠﯾﺎﺗﻲ‬:‫ ﻣﺛﺎل‬

.‫اﻟﻣوﺟﺎت اﻟدﻗﯾﻘﺔ وﻣﺎ إﻟﻰ ذﻟك‬
57
Dr. NASSIF
DIGITAL INTEGRATED CIRCUITS
 When the circuit is either in on-state
or off-state and not in between the
two, the circuit is called the digital
circuit. ICs used in such circuits are
called the digital ICs. They find wide
applications in computers and logic
circuits.
 Example logic gates, flip flops,

counters, microprocessors, memory
chips etc.
‫( أو‬ON ‫ ﻋﻧدﻣﺎ ﺗﻛون اﻟداﺋرة إﻣﺎ ﺑﺣﺎﻟﺔ )ﺗﺷﻐﯾل‬
(ICs) ‫ ﺗﺳﻣﻰ اﻟدواﺋر‬، (OFF ‫ﺑﺣﺎﻟﺔ )ﻏدم ﺗﺷﻐﯾل‬
‫ ﺗﺳﻣﻰ ﻓﻲ ﻣﺛل ھذه‬.‫ﻓﻲ ھذه اﻟﺣﺎﻟﺔ ﺑﺎﻟرﻗﻣﯾﺔ‬
‫ و ﺗﺳﺗﺧدم ﻓﻲ ﺗطﺑﯾﻘﺎت واﺳﻌﺔ ﻓﻲ أﺟﮭزة‬،‫اﻟدواﺋر‬
.‫اﻟﻛﻣﺑﯾوﺗر واﻟدواﺋر اﻟﻣﻧطﻘﯾﺔ‬
، ‫ اﻟﻌدادات‬، ‫ اﻟﻘﻼﺑﺎت‬، ‫ اﻟﺑواﺑﺎت اﻟﻣﻧطﻘﯾﺔ‬: ‫ ﻣﺛﺎل‬
.‫ رﻗﺎﻗﺎت اﻟذاﻛرة اﻟﺦ‬، ‫اﻟﻣﻌﺎﻟﺟﺎت اﻟدﻗﯾﻘﺔ‬
58
Dr. NASSIF

CH1 - تاريح تطور الدارات المتكاملة

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

CH1 - تاريح تطور الدارات المتكاملة

Uploaded by

Copyright:

Available Formats

‫‪UNIVERSITY Of DAMASCUS‬‬

‫‪Engineering Faculty, ECEN Department‬‬

‫اﻟﻣﺗﻛﺎﻣﻠﺔ )اﻹﻟﻛﺗروﻧﯾﺎت اﻟدﻗﯾﻘﺔ(‬

‫]‪-[2‬د‪ .‬ﻧدﯾم ﺷﺎھﯾن ‪ ،‬اﻹﻟﻛﺗروﻧﯾﺎت اﻟدﻗﯾﻘﺔ ‪ ،‬ﻣﻧﺷورات ﺟﺎﻣﻌﺔ دﻣﺷق ‪۲۰۰٤‬‬

‫اﻟدﻛﺗور اﻟﻣﮭﻧدس ﻣﻔﯾد ﺣﺎﻓظ ﻧﺎﺻﯾف‬

‫‪• Intel 4004 (1971): 2300 Transistor, 1 MHz Clock‬‬

‫‪• Ultra Sparc III (1990s) : 16 Million Transistor‬‬

‫‪• Intel P4 (2001) : 42 Million Transistor, 2 GHz Clock‬‬

‫‪• HP PA-8500 (2005) : 140 Million Transistor‬‬

‫‪Intel 4004‬‬ ‫‪Pentium 4 200۳‬‬

‫أھم ﻣﺎ ﺗم إﻧﺟﺎزه ﻓﻲ ﻣﺟﺎل‬

‫ﺷﺮﯾﺤﺔ ذواﻛﺮ ﻣﻦ ﻧﻮع ‪SRAM‬ﺗﺤﺘﻮي ﻋﻠﻰ ‪ 52‬ﻛﺴﺮة )‪ (Chips‬اﻟﻜﺘﺮوﻧﯿﺔ‬

‫• طرﯾﻘﺔ ﺷوﺧراﻟﺳﻛﻲ ھﻲ طرﯾﻘﺔ ﻟﺗﺻﻧﯾﻊ اﻟﺳﯾﻠﯾﻛون‬

‫• ﯾﺗم ﺻﮭر اﻟﺳﯾﻠﯾﻛون ﻓﻲ ﺣوض ﻣﻌدﻧﻲ ﻣﻠﻔوف ﻋﻠﯾﮫ‬

‫• ﯾﺗم ﺗرﻛﯾب ﺑﻠورة ﺳﯾﻠﯾﻛون ﺻﻐﯾرة ﻋﻠﻰ ﻗﺿﯾب ﻣﻌدﻧﻲ‬

‫• ﯾﺗم ﻏﻣس اﻟﺑﻠورة واﻟﻘﺿﯾب ﻓﻲ اﻟﺳﻠﯾﻛون اﻟﻣﺻﮭور‬

‫• ﯾﺗم ﺳﺣب اﻟﻘﺿﯾب ﺑﺑطء ﻣﻊ اﻟدوران ﻟﯾﺗم اﻟﺣﺻول‬

‫‪Lapping‬‬ ‫• ﻣرﺣﻠﺔ اﻟﺻﻘل ‪ : Lapping‬ﺗﺳﺗﺧدم ﻟﻣﻌﺎﻟﺟﺔ اﻟﺳطوح اﻟﻣﺗﺿررة‬

‫• ﻣرﺣﻠﺔ ‪ : Etching‬ﺗﺳﺗﺧدم ﻻﺳﺗﻌﺎدة ﺑﻌض ﺧواص اﻟﺷرﯾﺣﺔ‬

‫• ﻣرﺣﻠﺔ اﻟﺻﻘل واﻟﺗﻧﻌﯾم ‪ : Polishing‬ﺗﺳﺗﺧدم ﻟﺻﻘل أوﺟﮫ‬

Good chips are attached

Die Attach and Wire Bonding

‫‪Wafer‬‬ ‫‪ .۲‬اﻟﺗﻛﻠﻔﺔ ‪:‬‬

‫ﻣﺗﻐﯾرة )‪: RE (Recurring Engineering‬‬ ‫•‬

‫‪RE cos t‬‬

‫‪ .۳‬ﺧﺎﺻﯾﺔ ﺗﺣوﯾل اﻟﺟﮭد )‪: Voltage –Transfer Characteristic (VTC‬‬

‫ﺗﺷوھﺎت ﻓﻲ إِﺷﺎرة اﻟﺧرج‬

‫اﻟﺣﺎﺟﺔ إﻟﻰ ﺗﻌرﯾف ﻣﻧﺎطق ﺟﮭد ﻣﻧطق‬

‫‪ .٤‬ھواﻣش اﻟﺿﺟﯾﺞ ‪ :‬ﻣﻘﯾﺎس ﻟﺣﺳﺎﺳﯾﺔ اﻟﺑواﺑﺔ ﻟﻠﺿﺟﯾﺞ‬

‫‪NML = VIL - VOL‬‬ ‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ”اﻟﻣﻧﺧﻔض“‬

‫ھواﻣش اﻟﺿﺟﯾﺞ ﺗﻣﺛل ﻣﺳﺗوﯾﺎت اﻟﺿﺟﯾﺞ اﻟﺗﻲ ﯾﻣﻛن ﻗﺑوﻟﮭﺎ ﻓﻲ‬

‫‪ .٤‬ھواﻣش اﻟﺿﺟﯾﺞ ‪ :‬ﻣﻘﯾﺎس ﻟﺣﺳﺎﺳﯾﺔ اﻟﺑواﺑﺔ ﻟﻠﺿﺟﯾﺞ‬

‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ”اﻟﻣﻧﺧﻔض“ ‪:‬‬

‫اﻟﮭﺎﻣش ﻟﻠﺿﺟﯾﺞ ” اﻟﻣرﺗﻔﻊ“ ‪:‬‬

‫‪ .٥‬ﺧﺎﺻﯾﺔ اﻟﺗﺟدد ‪: Regenerative property‬‬

‫ﻣن اﻟﻌودة إﻟﻰ اﻟﻣﺳﺗوى اﻟﻣﻧطﻘﻲ اﻟﻣﻧﺎﺳب‬

‫ﺷرط وﺟود ﺧﺎﺻﯾﺔ اﻟﺗﺟدد ‪ :‬أن ﯾﻣﺗﻠك ﺗﺎﺑﻊ‬

‫ﻟﻺﺷﺎرة )‪ (Vsw‬واﻟذي ﻣن أﺟﻠﮫ ﺗﻌﻣل اﻟﻣﻧظوﻣﺔ‬

‫‪:Fan-In Fan-Out .۷‬‬

‫‪Fan – Out N‬‬ ‫‪Fan – In M‬‬

‫ﻣن اﻟدﺧل واﻟﺧرج ﻣن ﻣﺳﺗوﯾﺎﺗﮭم اﻟﺣﺎﻟﯾﺔ ﺑﻧﺳﺑﺔ ‪50%‬‬

‫‪t pLH + t pHL‬‬

‫𝑇𝑇 ‪1‬‬ ‫𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑠𝑉𝑉‬ ‫𝑇𝑇‬

‫• ﯾوﺟد ﻧوﻋﯾن ﻣن اﺳﺗﮭﻼك اﻟطﺎﻗﺔ ‪:‬‬

‫• زﻣن اﻻﻧﺗﺷﺎر و اﺳﺗﮭﻼك اﻟطﺎﻗﺔ ﻣﻘداران ﻣرﺗﺑطﺎن‪.‬‬

‫اﻻﺳﺗطﺎﻋﺔ اﻟﻣﺳﺗﮭﻠﻛﺔ × زﻣن اﻻﻧﺗﺷﺎر= )‪ =Power-Delay Product (PDP‬ﺛﺎﺑت‬

‫‪ : PDP‬اﻻﺳﺗطﺎﻋﺔ اﻟﻣﺳﺗﮭﻠﻛﺔ ﻓﻲ اﻟﺑواﺑﺔ ﻣﻊ ﻛل ﻋﻣﻠﯾﺔ ﺗﺑدﯾل‬

‫• اﻟﺴﺮﻋﺔ )اﻟﺘﺄﺧﺒﺮ اﻟﺰﻣﻨﻲ ‪ ،‬ﺗﺮدد اﻟﻌﻤﻞ ( ‪Clock Speed- Frequency‬‬

‫• اﻹﺳﺘﻄﺎﻋﺔ اﻟﻤﺒﺪدة ‪Power dissipation‬‬

‫• اﻟﻄﺎﻗﺔ اﻟﻼزﻣﺔ ﻟﻸداء اﻟﻮظﯿﻔﻲ اﻟﻤﻄﻠﻮب ‪Energy to perform function‬‬

‫اﻷﻣﺛل ﺿﻣن اﻟﻧظﺎم اﻟﺗﻲ ﺗزرع ﻓﯾﮫ‪.‬‬

‫• ﻓﻠﺳﻔﺔ اﻟﺗﺻﻣﯾم اﻟﺣدﯾث ﺗﻌﺗﻣد ﻋﻠﻰ اﺳﺗﺧدام اﻟﺗﺻﻣﯾم ﺑﻣﺳﺎﻋدة اﻟﺣﺎﺳب‬

‫ھل ﯾﻐﻧﻲ اﻟﺗﺻﻣﯾم ﺑﻣﺳﺎﻋدة اﻟﺣﺎﺳب )‪ (CAD‬ﺑﻛل ﻣﺎ ﯾﺗﻣﺗﻊ ﺑﮫ ﻣن إﻣﻛﺎﻧﯾﺎت ﻋن اﻟﻣﻌرﻓﺔ‬

‫• اﻹﻟﻤﺎم ﺑﺎﻟﺪارات اﻟﺮﻗﻤﯿﺔ وﺗﻌﻘﯿﺪاﺗﮭﺎ اﻻﻟﻜﺘﺮوﻧﯿﺔ ﺿﺮوري ﻟﻸﺳﺒﺎب اﻟﺘﺎﻟﯿﺔ ‪:‬‬

‫ﻣﺛﺎل ‪ :‬ﻣﺷﻛﻠﺔ اﻟﺗزاﻣن ﻓﻲ‬ ‫•‬

‫• أي اﻧزﯾﺎح ﻏﯾر ﻣدروس أو‬

‫اﻟدارات اﻟرﻗﻣﯾﺔ ﯾﻧﺗﺞ ﻋﻧﮫ‬

‫• ﺗﻌﺗﻣد ﻋﻠﻰ اﻟﻣواد ﻧﺻف اﻟﻧﺎﻗﻠﺔ ﻛﻘﺎﻋدة أٍﺳﺎﺳﯾﺔ ﻓﻲ‬

‫• اﻧﺗﺷﺎر أوﺳﻊ ﻟﺗﻘﻧﯾﺔ اﻟدارات اﻟﻣﺗﻛﺎﻣﻠﺔ ﻓﻲ ﺻﻧﺎﻋﺔ‬

 LOW COST ‫ﺗﻛﻠﻔﺔ ﻣﻧﺧﻔﺿﺔ‬

 IMPROVED PERFORMANCE ‫أداء ﺟﯾد ﻣﺣﺳّن‬

 HIGH RELIABILITY AND RUGGEDNESS ‫ﻣوﺛوﻗﯾﺔ وﺻﻼﺑﺔ ﻋﺎﻟﯾﺔ‬

 LOW POWER CONSUMPTION (‫إﺳﺗﮭﻼك طﺎﻗﺔ ﻗﻠﯾل )ﻣﻧﺧﻔض‬