Sayısal Tasarım Birleştirilmiş PDF

İskenderun
Teknik
Üniversitesi
Birim: Mühendislik ve Doğa Bilimleri Fakültesi

Bölüm: Elektrik-Elektronik Mühendisliği Bölümü
Ders: SAYISAL TASARIM – I
Dönem: 2020 – 2021 (Güz)
3.
Öğretim üyesi: Doç. Dr. Oğuzhan AKGÖL Hafta
• Örn: 0,3267 10 , sayısının 10 tümleyenini (r tümleyenini) bulunuz
• n=tam sayı kısmın basamak sayısı=0
• 𝑟 0 − 𝑁 = 100 − 0,3267 = 0,6733 10

• n=2 , r=10
• 𝑟 2 − 𝑁 = 102 − 25,639=74,361
• NOT: İkili sayı sistemindeki bir sayının 2 tümleyenini bulmanın en

kolay yolu; sayıya sağdan bakılır. İlk 1’e kadar olan sayı olduğu gibi
yazılır (1 dahil), diğer bitler tersi alınarak yazılır.
r-tümleyen aritmetiği
• Örn: 101100 2 , sayısının 2 tümleyenini (r tümleyenini) bulunuz
• r=2, basamak sayısı n=6
• Çözüm= 𝑟 6 − 𝑁=26 − 101100=1000000-101100=010100
• 2. yol: sağdan sola doğru gelinir ve ilk bir görülene kadar yazılır
(…100) sonraki sayıların tersi alınır (010100).

• Çözüm (……10)=(0,1010) olur.
• Not: Bir diğer yöntem ise sayının tersi alınır ve LSB bitine 1 eklenir.
r-tümleyen aritmetiği
• Çözüm: tersini alırsak =010011+1=010100 bulunur.

• 9’a tamamlarsak 6749+1=6750
İkili sayı sisteminde Toplama ve çıkarma

• Öncelikle sayıların tümleyeni alınarak toplama işlemi
yapılır.
• Bu yöntemde ‘r’ tabanındaki iki positif sayının ‘M-N’ işlemi
aşağıdaki biçimde yapılır.
1. İki sayıyı çıkarmak yerine M sayısının kendisi ile N sayısının ‘r’
tümleyeni toplanır.
2. Toplama sonucunda;
a. En soldaki basamakların toplanması sonucu elde varsa (işaret
biti) bu değer atılır. Bulunan sonucun (+) olduğu kabul edilir.
b. Eğer elde oluşmazsa, toplama sonucunda elde edilen değerin ‘r’
tümleyeni alınır ve bulunan değerin önüne (-) işareti konur.
R tümleyen aritmetiği ile Çıkarma

• Örn: 7253-3250 işlemini 10’un tümleyenini (r tümleyeni) kullanarak
hesaplayınız.
• Çözüm: M=7253, N=3250 ve N sayısının 10 tümleyeni
• 6749+1=6750
• 7253+6750=14003 Elde olduğundan, elde atılır Sonuç=+4003 olur

• Örn: 3250-7253 işlemini 10’un tümleyenini (r tümleyeni) kullanarak
hesaplayınız.
• Çözüm: M=3250 , N=7253

• N’nin tümleyeni = 2746+1=2747
• Toplarsak = 3250+2747=5997 dört basamaklı yani elde yok bu yüzden
önüne (-) işareti koyup bulduğumuz sayının 10 tümleyenini alacağız.
• 5997’nin tümleyeni = 4002+1=4003
• Sonuç= -4003 olur.

• NOT: 10 TÜMLEYEN demek
sayıları 9’a tamamlayıp 1
eklemek, 9 tümleyen de ise
sayıları sadece 9’a tamamlamaktır.
Pratik yol
• Örn: İkilik tabanda yazılan 11001-10101 işlemini 2’nin tümleyeni (r
tümleyeni) kullanarak hesaplayınız.
• Çözüm: M=11001, N=10101
• N’nin 2 tümleyeni=01010+1=01011 olur
• 11001+01011=100100
• Elde olduğu için atılır, sonuç pozitif olarak = +00100 olur.

• Örn: İkilik tabanda yazılan 10101-11001 işlemini 2’nin tümleyeni (r
tümleyeni) kullanarak hesaplayınız.
• Çözüm: M=10101, N= 11001
• N’nin 2 tümleyeni=00110+1=00111 olur
• 10101+00111=11100
• Elde olmadığı için sonuç negatif olacak ve 11100 sayısının 2 tümleyeni
alınacaktır.
• 11100 sayısını 2 tümleyeni=00011+1=00100
• Sonuç = -00100 olur.

• Örn: 15-20 işlemini ikili sayı sisteminde ‘10 tümleyeni’ yöntemi ile
hesaplayınız.
hesaplayınız.
• Örn: 219-233 işlemini ikili sayı sisteminde ‘10 tümleyeni’ yöntemi
ile hesaplayınız.
hesaplayınız.
Alıştırmalar
• r tabanına göre verilen ve yanlızca tamsayı kısmı bulunan positif bir
n sayısının ‘r-1’ tümleyeni ‘𝑟 𝑛 − 𝑁 − 1’ formülüyle
• n basamaklı tam sayı ve m basamaklı kesirli kısmı bulunan bir
tamsayının ‘r-1’ tümleyeni ise ‘𝑟 𝑛 − 𝑟 −𝑚 − 𝑁’ ile bulunur
• Örn: 52520 10 sayısının ‘r-1’ tümleyeni (9 tümleyeni) nedir?

• Çözüm:
r-1 tümleyen aritmetiği

• Örn: 52520 10 sayısının ‘r-1’ tümleyeni (9 tümleyeni) nedir?
• Çözüm: Sayının sadece tamsayı kısmı olduğu için ilk formül
uygulanır. Taban=10 ve n=5 basamak sayı kullanılır.
• 𝑟 𝑛 − 𝑁 − 1 = 105 − 52520 − 1 = 47479
• Örn: 0,3267 10 sayısının 9 tümleyeni (r-1 tümleyeni) nedir?

• Örn: 0,3267 10 sayısının 9 tümleyeni (r-1 tümleyeni) nedir?
• Çözüm:
• 𝑟 𝑛 − 𝑟 −𝑚 − 𝑁 = 100 − 10−4 − 0,3267=1-0,0001-0,3267=0,6732
• Örn: 101100 2 sayısının r-1 tümleyeni (1 tümleyeni) nedir?

• Örn: 101100 2 sayısının r-1 tümleyeni (1 tümleyeni) nedir?
• Çözüm: r=2 ve n=6
• 𝑟 𝑛 − 𝑁 − 1 = 26 − 101100 − 1 =1000000-101100-1=
• 010011 2

• NOT: Onluk sistemdeki bir sayının ‘r-1’ tümleyeni (9 tümleyeni) her
basamağın 9’a tamamlanması ile elde edilir, İkili sistemde ise her
bitin tersi alınarak r-1 tümleyen bulunur.
• NOT: ‘r-1’ tümleyeni alınıp 1 eklendiğinde ‘r’ tümleyeni bulunabilir.

Bu durum özellikle ikili sayı sisteminde büyük kolaylıklar sağlar.

• Örn: 1 tümleyeni 01001011 2 olan sayının 2 tümleyeni nedir?
01001011
1
• Çözüm
+_____________
01001100

• 1) M sayısının kendisi ile N sayısının ‘r-1’ tümleyeni toplanır.
• 2) Toplama sonucunda bulunan değerin eldesi kontrol edilir.
• a) Eğer elde oluşuyorsa, elde atılır ve bulunan değere 1 eklenir.
• b) Eğer elde oluşmuyorsa, toplama sonucu elde edilen sayının ‘r-
1’ tümleyeni alınır ve başına (-) işareti konur.
• Örn: M=72532 ve N=03250 ise M-N işlemini r-1 tümleyen ile

yapınız.
r-1 tümleyen ile çıkartma

• b) Eğer elde oluşmuyorsa, toplama sonucu elde edilen sayının ‘r-1’ tümleyeni alınır ve başına (-) işareti konur.
• Örn: Onluk tabanda, M=72532 ve N=03250 ise M-N işlemini r-1

tümleyen ile yapınız.
• Çözüm: N’nin 9 tümleyeni = 96749 ve
72532
96749
• elde oluştuğu için elde atılır (69281) ve sonuca 1
+_____________
169281
• eklenir = 69281+1=69282

• Örn: Onluk tabanda, M=03250 ve N=72532 ise M-N işlemini r-1

tümleyen ile yapınız.
03250
27467
• elde olmadığından sonucun 9 tümleyeni alınır (69282)
+_____________
30717
• ve önüne eksi işareti konur
• =-69282

• Örn: İkilik tabanda, M=1010100 ve N=1000100 ise M-N işlemini

r-1 tümleyen ile yapınız.
1010100
0111011
• elde oluştuğu için elde atılır (0001111) ve sonuca 1
+_____________
10001111
• eklenir = 0001111+1=10000

• ALIŞTIRMALAR
1. On tabanındaki M=23456 ve N=43534 sayılarını kullanarak M-N
işlemini ‘r’ tümleyen aritmetiğini kullanarak yapınız.
işlemini ‘r-1’ tümleyen aritmetiğini kullanarak yapınız.
5. On tabanındaki M=83734 ve N=456 sayılarını kullanarak M-N işlemini
‘r-1’ tümleyen aritmetiğini kullanarak yapınız.

• ALIŞTIRMALAR
1. İki tabanındaki M=100101 ve N=100001 sayılarını kullanarak M-N

• Herhangi bir sayı sisteminin belli ve sistematik yollarla
değiştirilmesi olayına kodlama denir.
• Mors alfabesi kodlamaya bir örnektir.
• Kodlamanın getirdiği avantajlar şu şekildedir.
1. Aritmetik işlemlerde kolaylık sağlar.
2. Hataların bulunması kolaylaştırır.
3. Hataların düzeltilmesi işlemlerini basitleştirir.
4. Bellek işlemlerinde verimliliği arttırır.
5. Bilgilerin işlenmesi işleminin insanlarca anlanmasını kolaylaştırır.
KODLAMA VE KODLAR
• Yanlızca sayısal karakterlerin kodlanmasına ‘sayısal kodlar (BCD)
kodlar, alfabetik ve sayısal karakter içeren kodlara alfasayısal kodlar
adı verilir.
KODLAMA VE KODLAR
• Onlu bir sayının ikili sayı sistemindeki karşılığının yazılması ile
oluşan kodlama sistemi ‘yalın ikili kodlama- pure binary coding’
olarak isimlendirilir. Sayısal kodlama yöntemleri şöyle sıralanabilir.
1. BCD Kodu
2. Gray Kodu
3. +3 Kodu
4. Aiken Kodu
5. 5’te 2 kodu
6. Bar kodu
Sayısal Kodlar (BCD-Binary Coded

Decimal = İkili Kodlu Ondalık)
• Onluk sayı sistemindeki bir sayının her basamağının ikilik sayı
sistemindeki karşılığının 4 bit şeklinde yazılması ile ortaya çıkan
kodlama yöntemine denir.
• Örn: 263 10 = ? 𝐵𝐶𝐷 = 001001100011 𝐵𝐶𝐷

• 2=0010
• 6=0110
• 3=0011
• Örn: 100100110110 𝐵𝐶𝐷 = ? 10 = 936 10
BCD – 8421 KODU

• Basamak ağırlığı olmayan bir kodlama yöntemidir. Yanlızca 1 bit
konum değiştirir. Sayıların basamak değerleri yoktur.
Gray Kodu
• MSB bitinin solunda ‘0’ varmış kabul edilir, her bit solundaki bit ile
toplanarak yazılır. Bu işleme LSB bitine kadar devam edilir.
• Örn: 101110101 2 = ? 𝐺𝑅𝐴𝑌
• 0101110101
• 111001111
İkili sayıların Gray Koduna

çevrilmesi
• https://culture.pl/tr/article/otuz-milyon-hayat-kurtaran-
bilgisayar-korsani
• https://seniordba.wordpress.com/2016/03/02/understandi
ng-base-2-vs-base-10-numeric-systems/
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
4.
• Herhangi bir sayı sisteminin belli ve sistematik yollarla
değiştirilmesi olayına kodlama denir.
• Mors alfabesi kodlamaya bir örnektir.
• Kodlamanın getirdiği avantajlar şu şekildedir.
1. Aritmetik işlemlerde kolaylık sağlar.
2. Hataların bulunması kolaylaştırır.
3. Hataların düzeltilmesi işlemlerini basitleştirir.
4. Bellek işlemlerinde verimliliği arttırır.
5. Bilgilerin işlenmesi işleminin insanlarca anlanmasını kolaylaştırır.
KODLAMA VE KODLAR
• Two hand-written documents were found in the pockets of
murder victim Ricky McCormick when his body was
discovered in a field in St. Charles County, Missouri on June 30,
1999. Attempts by the FBI's Cryptanalysis and Racketeering
Records Unit (CRRU) and the American Cryptogram
Association failed to decipher the meanings of those two coded
notes, which are listed as one of the CRRU's top unsolved cases.
Ricky McCormick's encrypted

notes
Ricky McCormick's encrypted notes
Ricky McCormick's encrypted notes
• Yanlızca sayısal karakterlerin kodlanmasına ‘sayısal kodlar (BCD)
kodlar, alfabetik ve sayısal karakter içeren kodlara alfasayısal kodlar
adı verilir.
KODLAMA VE KODLAR
• Onlu bir sayının ikili sayı sistemindeki karşılığının yazılması ile
oluşan kodlama sistemi ‘yalın ikili kodlama- pure binary coding’
olarak isimlendirilir. Sayısal kodlama yöntemleri şöyle sıralanabilir.
1. BCD Kodu
2. Gray Kodu
3. +3 Kodu
4. Aiken Kodu
5. 5’te 2 kodu
6. Bar kodu
Sayısal Kodlar (BCD-Binary Coded

Decimal = İkili Kodlu Ondalık)
• Onluk sayı sistemindeki bir sayının her basamağının ikilik sayı
sistemindeki karşılığının 4 bit şeklinde yazılması ile ortaya çıkan
kodlama yöntemine denir.
• Örn: 263 10 = ? 𝐵𝐶𝐷 = 001001100011 𝐵𝐶𝐷

• 2=0010
• 6=0110
• 3=0011
• Örn: 100100110110 𝐵𝐶𝐷 = ? 10 = 936 10
BCD – 8421 KODU

• Basamak ağırlığı olmayan bir kodlama yöntemidir. Yanlızca 1 bit
konum değiştirir. Sayıların basamak değerleri yoktur.
Gray Kodu
• MSB bitinin solunda ‘0’ varmış kabul edilir, her bit solundaki bit ile
toplanarak yazılır. Bu işleme LSB bitine kadar devam edilir.
• Örn: 101110101 2 = ? 𝐺𝑅𝐴𝑌
• 0101110101
• 111001111
• 101110101 2 = 111001111 𝐺𝑅𝐴𝑌
İkili sayıların Gray Koduna çevrilmesi

• En soldaki bit olduğu gibi aşağıya indirilir ve indirilen sayı bir sonraki
basamakta bulunan sayı ile toplanarak yazılır. Bulunan sayı bir sonraki
basamak ile toplanır. LSB bitine kadar devam edilir.
• Örn: 111001111 𝐺𝑅𝐴𝑌 = ? 2
•1 1 1 0 0 1 1 1 1
•
•1 0 1 1 1 0 1 0 1
• 111001111 𝐺𝑅𝐴𝑌 = 101110101 2
Gray Kodlu bir sayının ikili sayılara çevrimi

• Bir onlu sayının Artı 3 kodundaki karşılığı, onlu sayının karşılığı olan
ikili sayıya 3 eklenmiş halidir. Artı 3 kodundaki sayılar, BCD kodunda
olduğu gibi 4 bitlik ikili sayılar şeklinde ifade edilir.
• Örn: 48 10 = ? +3
• 4+3=7= 0111 2 ve 8+3=11 = 1011 2
• 48 10 = 01111011 +3
Artı 3 (Excess 3) Kodu

• Örn: 11000110 +3 = ? 10
• 1100 2 =12 olur 12-3=9
• 0110 2 =6 olur 6-3=3
• 11000110 +3 = 93 10
Artı 3 (Excess 3) Kodu

• Her onlu sayı, içinde mutlaka 2 tane «1» bulunan 5 bitlik ikili sayı ile
temsil edilir. Sayılar ifade edilirken: 7 4 2 1 0 basamak değerleri
kullanılır. 0 sayısı 5’de 2 kodunda 11000 ile gösterilir.
• Örn: 6 10 = ? 5′𝑑𝑒 2
• 74210
• 01100
• 6 10 = 01100 5′𝑑𝑒 2
• Alıştırmalar:
• 8 10 = 10010 5′𝑑𝑒 2
• 5 10 = 01010 5′𝑑𝑒 2
5’DE 2 KODU
• Binary bilginin bir yerden başka bir yere taşınması dijital sistemlerde
sıklıkla kullanılır. Bilgi iletimi sırasında oluşabilcek hataları tespit
etmek ve mümkünse düzeltmek önemlidir.
• Hataları ortaya çıkarmak için BCD kodlu sayının sağındaki veya
solundaki basamağa «eşitlik biti» (parity bit) eklenir. Eşitlik biti,
kodların veride ‘1’ veya ‘0’ ların tek mi çift mi olduğunu belirtir.
• 2 türlü kullanılır.
1. Çift Eşitlik (Even Parity)
2. Tek Eşitlik (Odd Parity)
Eşitlik (Parity) Kodu

• 1. Çift eşitlik: Eşitlik bitinin değeri, kodlanacak bilgideki ‘1’ lerin
toplam sayısı (eşitlik biti dahil) çift olacak şekilde seçilir. Kodlanacak
sayıdaki ‘1’lerin sayısı tek ise ‘1’ eklenir, çift ise ‘0’ eklenir.
• 2. Tek Eşitlik: Bilgideki ‘1’ lerin sayısı tek olmalıdır.
Eşitlik (Parity) Kodu

• 4 basamaklı ve basamak değerlerinin ‘2 4 2 1’ ile ifade edildiği
kodlama şeklidir. Onlu sistemde 5’e kadar olan sayılar için sağ
taraftaki sayılar 5’den büyük değerleri ifade etmek için sol taraftaki
bitler kullanılır.
Aiken Kodu
• Onlu sayıların farklı şekilde düzenlenmiş çubuklarla ifade edildiği
kodlama sistemidir. Karakterlerin yerine farklı kalınlıktaki çizgiler
veya boşluklar kullanılır. Başlangıç, bitiş, kontrol karakterleri içerir.
Bar (çubuk) kodu

• Bilgisayarlarda sayılarla birlikte alfabadeki harfler, noktalama
işaretleri ve diğer özel karakterler kullanılmaktadır. Tüm bu bilgileri
kodlamak için kullanılan yöntemler ‘Alfasayısal Kodlama Yöntemleri’
olarak adlandırılır. Bu kodlar büyük-küçük tüm harfler, 7 noktalama
işareti, 0-9 arası 10 sayı ve +, /, #, % vb. gibi karakterleri içerir.
• En yaygınları ASCII ve EBCDIC dir
• ASCII=American Standard Code for Information Interchange
7 bitlik bir koddur. 2^7=128 bilgi kodlanabilir. İkili sayı formundaki
ASCII kod önce 16’lık sayı sistemine çevrilir buna göre ifade bulunur.
• EBCDIC=Extended BCD Interchange Code. IBM tarafından
geliştirilmiş olup 8 bitlik bir sistemdir fakat çok yaygın
kullanılmamaktadır.
Alfa sayısal (Alphanumeric) kodlar

• Dijital devrelerin sahip oldukları girişlerin etkilerini açıklamak ve
verilen bir lojik eşitliği gerçekleştirecek en iyi devreyi belirlemek
amacıyla lojik ifadeleri sadeleştirmeye yarayan kurallara ‘Boolean
Kuralları’ denir.
• Boolean matematiği kuralları ‘VE’, ‘VEYA’ ve ‘DEĞİL’ temel
mantıksal işlemlerinden oluşan sembolik bir sistemdir.
• Genelde ikili işlemler kullanılır.
• Örneğin: Doğru – Yanlış, Evet – Hayır, Açık – Kapalı, Var – Yok, ‘1’ –
‘0’ vb.
BOOLEAN KURALLARI VE
SADELEŞTİRME
1. Temel Özellikler:
a) Toplamada Etkisiz Eleman (0)
A+0=A A
0+0=0
1+0=1 A
BOOLEAN KURALLARI
b) Çarpmada Etkisiz Eleman (1)
A.1=A
0.1=0
1.1=1
A 1 A
BOOLEAN KURALLARI
c) Toplamada Birim Eleman (1)
A+1=1 A
0+1=1
1+1=1 1
BOOLEAN KURALLARI
d) Çarpmada Yutan Eleman (0)
A.0=0
0.0=0
1.0=0
A 0 0
BOOLEAN KURALLARI
e) Ters Eleman
A=0 ise 𝐴ҧ = 𝐴′ = 1
A=1 ise 𝐴ҧ = 𝐴′ = 0
• Bir değişkenin değilinin değili 𝐴′′ = 𝐴Ӗ = 𝐴
BOOLEAN KURALLARI
f) Toplama ve Çarpma İşlemleri
Boolean matematiğinde ‘VEYA’ işlemi (+), ‘VE’ işlemi (.) işlemlerine
karşılık gelir.
A + 𝐴ҧ = 1 A. 𝐴ҧ = 0 A+A=A A.A=A
0+1=1 0.1=0 0+0=0 0.0=0
1+0=1 1.0=0 1+1=1 1.1=1
BOOLEAN KURALLARI
2. Sabit Kuvvetlilik:
a) A+A=A A+A+A+A……..+A=A
b) A.A=A A.A.A.A………A=A
3. Değişim Kanunu (Cummulative Law):

A+B=B+A A.B=B.A
4. Birleşme Kanunu (Associative Law)

(A+B)+C=A+(B+C)=A+B+C (A.B).C=A.(B.C)=A.B.C
BOOLEAN KURALLARI
5. Dağılma Kanunu (Distributive Law)
Hem toplamın çarpma üzerinde hem de çarpmanın toplama üzerinde
dağılma özelliği vardır.
6. Yutma Kanunu (Absorption Law)
Yalnızca Boolean matematiğinde geçerlidir.
A+A.B=A A(A+B)=A
BOOLEAN KURALLARI
7. Basitleştirme Kanunu (Minimization Law)
A+A’.B=A+B A(A’+B)=A.B
8. De Morgan Kanunları: VEYA DEĞİL ve VEDEĞİL işlemlerinden

faydalanarak uygulanan ve lojik sistemlerde kolaylık sağlayan kurallar
De Morgan Kuralları olarak bilinirler.
𝐴. 𝐵 = 𝐴ҧ + 𝐵ത 𝐴 + 𝐵 = 𝐴.ҧ 𝐵ത
Boolean Matematiği kullanılarak karmaşık ifadelerin sadeleştirilmesi

sağlanmakta ve oluşacak elektronik devrenin basit ve ucuz olması
sağlanmaktadır.
BOOLEAN KURALLARI
Örn: 𝐴 + 𝐵 . 𝐴 + 𝐶 = 𝐴 + 𝐵. 𝐶 ispatını yapınız.
Çözüm: 𝐴 + 𝐵 . 𝐴 + 𝐶 =A.A+A.C+A.B+B.C=A+A.C+A.B+B.C
=A.(1+C+B)+B.C=A+B.C
Örn: A+A.B=A ispatını yapınız.
Çözüm: A+A.B=A.(1+B)=A.1=A
BOOLEAN KURALLARI ile SADELEŞTİRME

Örn: 𝐴 + 𝐴.ҧ 𝐵 = 𝐴 + 𝐵 ispatını yapınız.
Çözüm:𝐴 + 𝐴.ҧ 𝐵 =𝐴.ҧ 𝐴𝐵

ҧ = 𝐴(ҧ 𝐴Ӗ + 𝐵) ҧ + 𝐵)
ത =𝐴(𝐴 ത = 𝐴. 𝐴ҧ + 𝐴ҧ𝐵ത
=𝐴ҧ𝐵ത = 𝐴 + 𝐵
Örn: F=A’B+A+A.B ifadesini sadeleştirin.

Çözüm: F=A’B+A(1+B)=A’B+A=A+B

Örn: 𝐴 + 𝐵 + 𝐶 = 𝐴′ . 𝐵′ . 𝐶 ′ ispatını yapınız.
Çözüm: B+C=X desek

𝐴 + 𝑋 = 𝐴′ . 𝑋 ′ = 𝐴′ . 𝐵 + 𝐶 ′ = 𝐴′ . 𝐵′ . 𝐶′
Örn: AB+BC+A’C ifadesini sadeleştirin.

Çözüm: AB+A’C+BC(A’+A)=AB+A’C+A’BC+ABC=
AB(1+C)+A’C+A’BC=AB+A’C(1+B)=AB+A’C

Örn: A’.B’.C’+A’.B’.C+A.B.C’+A.B’.C’ ifadesini sadeleştiriniz

• https://culture.pl/tr/article/otuz-milyon-hayat-kurtaran-bilgisayar-korsani
• https://seniordba.wordpress.com/2016/03/02/understanding-base-2-vs-base-
10-numeric-systems/
• https://www.chegg.com/homework-help/questions-and-answers/1-truth-
table-provide-truth-table-inputs-x3-x2-x1-x0-aiken-code-outputs-y3-y2-y1-
y0-binary-q40192226
• https://online-barcode-generator.net/
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
5.
• Dijital devrelerin sahip oldukları girişlerin etkilerini açıklamak ve
verilen bir lojik eşitliği gerçekleştirecek en iyi devreyi belirlemek
amacıyla lojik ifadeleri sadeleştirmeye yarayan kurallara ‘Boolean
Kuralları’ denir.
• Boolean matematiği kuralları ‘VE’, ‘VEYA’ ve ‘DEĞİL’ temel
mantıksal işlemlerinden oluşan sembolik bir sistemdir.
• Genelde ikili işlemler kullanılır.
• Örneğin: Doğru – Yanlış, Evet – Hayır, Açık – Kapalı, Var – Yok, ‘1’ –
‘0’ vb.
BOOLEAN KURALLARI VE
SADELEŞTİRME
a) Toplamada Etkisiz Eleman (0)
A+0=A A
0+0=0
1+0=1 A
BOOLEAN KURALLARI
b) Çarpmada Etkisiz Eleman (1)
A.1=A
0.1=0
1.1=1
A 1 A
BOOLEAN KURALLARI
c) Toplamada Birim Eleman (1)
A+1=1 A
0+1=1
1+1=1 1
BOOLEAN KURALLARI
d) Çarpmada Yutan Eleman (0)
A.0=0
0.0=0
1.0=0
A 0 0
BOOLEAN KURALLARI
e) Ters Eleman
A=0 ise 𝐴ҧ = 𝐴′ = 1
A=1 ise 𝐴ҧ = 𝐴′ = 0
• Bir değişkenin değilinin değili 𝐴′′ = 𝐴Ӗ = 𝐴
BOOLEAN KURALLARI
f) Toplama ve Çarpma İşlemleri
Boolean matematiğinde ‘VEYA’ işlemi (+), ‘VE’ işlemi (.) işlemlerine
karşılık gelir.
A + 𝐴ҧ = 1 A. 𝐴ҧ = 0 A+A=A A.A=A
0+1=1 0.1=0 0+0=0 0.0=0
1+0=1 1.0=0 1+1=1 1.1=1
BOOLEAN KURALLARI
2. Sabit Kuvvetlilik:
a) A+A=A A+A+A+A……..+A=A
b) A.A=A A.A.A.A………A=A
3. Değişim Kanunu (Cummulative Law):

A+B=B+A A.B=B.A
4. Birleşme Kanunu (Associative Law)

(A+B)+C=A+(B+C)=A+B+C (A.B).C=A.(B.C)=A.B.C
BOOLEAN KURALLARI
5. Dağılma Kanunu (Distributive Law)
Hem toplamın çarpma üzerinde hem de çarpmanın toplama üzerinde
dağılma özelliği vardır.
6. Yutma Kanunu (Absorption Law)
Yalnızca Boolean matematiğinde geçerlidir.
A+A.B=A A(A+B)=A
BOOLEAN KURALLARI
7. Basitleştirme Kanunu (Minimization Law)
A+A’.B=A+B A(A’+B)=A.B
8. De Morgan Kanunları: VEYA DEĞİL ve VEDEĞİL işlemlerinden

faydalanarak uygulanan ve lojik sistemlerde kolaylık sağlayan kurallar
De Morgan Kuralları olarak bilinirler.
𝐴. 𝐵 = 𝐴ҧ + 𝐵ത 𝐴 + 𝐵 = 𝐴.ҧ 𝐵ത
Boolean Matematiği kullanılarak karmaşık ifadelerin sadeleştirilmesi

sağlanmakta ve oluşacak elektronik devrenin basit ve ucuz olması
sağlanmaktadır.
BOOLEAN KURALLARI
Örn: 𝐴 + 𝐵 . 𝐴 + 𝐶 = 𝐴 + 𝐵. 𝐶 ispatını yapınız.
Çözüm: 𝐴 + 𝐵 . 𝐴 + 𝐶 =A.A+A.C+A.B+B.C=A+A.C+A.B+B.C
=A.(1+C+B)+B.C=A+B.C
Örn: A+A.B=A ispatını yapınız.
Çözüm: A+A.B=A.(1+B)=A.1=A

Örn: 𝐴 + 𝐴.ҧ 𝐵 = 𝐴 + 𝐵 ispatını yapınız.
Çözüm:𝐴 + 𝐴.ҧ 𝐵 =𝐴.ҧ 𝐴𝐵

ҧ = 𝐴(ҧ 𝐴Ӗ + 𝐵) ҧ + 𝐵)
ത =𝐴(𝐴 ത = 𝐴. 𝐴ҧ + 𝐴ҧ𝐵ത
=𝐴ҧ𝐵ത = 𝐴 + 𝐵
Örn: F=A’B+A+A.B ifadesini sadeleştirin.

Çözüm: F=A’B+A(1+B)=A’B+A=A+B

Örn: 𝐴 + 𝐵 + 𝐶 = 𝐴′ . 𝐵′ . 𝐶 ′ ispatını yapınız.
Çözüm: B+C=X desek

𝐴 + 𝑋 = 𝐴′ . 𝑋 ′ = 𝐴′ . 𝐵 + 𝐶 ′ = 𝐴′ . 𝐵′ . 𝐶′
Örn: AB+BC+A’C ifadesini sadeleştirin.

Çözüm: AB+A’C+BC(A’+A)=AB+A’C+A’BC+ABC=
AB(1+C)+A’C+A’BC=AB+A’C(1+B)=AB+A’C

Örn: A’.B’.C’+A’.B’.C+A.B.C’+A.B’.C’ ifadesini sadeleştiriniz
Çözüm= 𝐴′ . 𝐵′ . 𝐶 ′ + 𝐶 + 𝐴. 𝐶 ′ . 𝐵 + 𝐵′ = 𝐴′ . 𝐵′ +𝐴. 𝐶′
Örnek: 𝐹 = 𝐴. 𝐵. 𝐶 + 𝐴′ + 𝐴. 𝐵′ . 𝐶 + 𝐴′ 𝐵 + 𝐴′ 𝐶 + 𝐴′ 𝐵𝐶
Çözüm:
𝐹 = 𝐴. 𝐶. 𝐵 + 𝐵′ + 𝐴′ 1 + 𝐵 + 𝐶 + 𝐵𝐶 = 𝐴. 𝐶 + 𝐴′ = 𝐴′ + 𝐶
𝐴. 𝐶 + 𝐴′ =𝐴𝐶 + 𝐴′ = 𝐴𝐶. 𝐴 = (𝐴′ + 𝐶 ′ ). 𝐴 = 𝐴′ 𝐴 + 𝐴𝐶′ = 𝐴𝐶′ = 𝐴′ + 𝐶

• F= (A+B+C)(D+E)' + (A+B+C)(D+E) ifadesini sadeleştirin ve en uygun cevabı işaretleyin.
• A+B+C
• D+E
• A'B'C'
• D'E'
• Hiçbiri
• F(X,Y,Z) = XZ + Z(X'+ XY) ifadesine eşdeğer olan en sade Boolean ifadesi aşağıdakilerden hangisidir:
• Z + YZ
• Z + XYZ
• XZ
• X + YZ
• Hiçbiri
BOOLEAN ALIŞTIRMALAR
• F=(A + B)'(C + D + E)' + (A + B)' ifadesinin en sade hali aşağıdakilerden
hangisidir.
• A+B
• A'B'
• C+D+E
• C'D'E'
• A'B'C'D'E'
•
• Given that F = A'B'+ C'+ D'+ E', which of the following represent the only
correct expression for F` ?
• F'= A+B+C+D+E
• F'= ABCDE
• F'= AB(C+D+E)
• F'= AB+C'+D'+E'
• F'= (A+B)CDE
• Lojik devrelerde, giriş değişkenlerinin alabilecekleri sayısal değerleri
(kombinasyonları) ve bu değerlere göre çıkışların durumunu gösteren
tablolara «doğruluk tablosu» denir.
• Giriş sayısı, durum sayısını belirler. ‘n’ değişken için 2𝑛 değişik
durum oluşur.
Doğruluk Tablosu
• Örn: Giriş değişkeneleri A ve B olan bir durum için doğruluk tablosu.
A B ഥ
𝑨
0 0
0 1
1 0
1 1
Doğruluk Tablosu
A B ഥ
𝑨 ഥ
𝑩 A+B
0 0 1 1
0 1 1 0
1 0 0 1
1 1 0 0
Doğruluk Tablosu
A B ഥ
𝑨 ഥ
𝑩 A+B
0 0 1 1 0
0 1 1 0 1
1 0 0 1 1
1 1 0 0 1
A
TOPLAMA=PARALEL DEVRE
Doğruluk Tablosu
B
A B ഥ
𝑨 ഥ
𝑩 A+B A.B
0 0 1 1 0 0
0 1 1 0 1 0
1 0 0 1 1 0
1 1 0 0 1 1
ÇARPMA= SERİ DEVRE

A B
Doğruluk Tablosu
A B ഥ
𝑨 ഥ
𝑩 A+B A.B ഥ
A+𝑨 ഥ
A. 𝑨 ഥ
A+𝑩 ഥ +B
𝑨 ഥ +𝑩
𝑨 ഥ 𝑨. 𝑩
0 0 1 1 0 0 1 0 1 1 1 1
0 1 1 0 1 0 1 0 0 1 1 1
1 0 0 1 1 0 1 0 1 0 1 1
1 1 0 0 1 1 1 0 1 1 0 0
Doğruluk Tablosu
• Örn: 𝐴 + 𝐵 = 𝐴′ . 𝐵′ De Morgan teoreminin doğruluk tablosu ile
ıspatı.
A ഥ
𝑨 B ഥ
𝑩 A+B 𝑨+𝑩 ഥ. 𝑩
𝑨 ഥ
0 1 0 1 0 1 1
0 1 1 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 1 0 0
Doğruluk Tablosu
• Boolean değişkenleri arasındaki ilişkileri göstermek amacıyla
kullanılan yöntemdir.
• Lojik ifadeleri görsel olarak ifade etmeye yarayan bir araçtır.
ഥ
𝑨
𝐴 + 𝐴ҧ = 1
A
VENN ŞEMASI (DİYAGRAMI)

ഥ
𝑨
𝐴 + 𝐴. 𝐵 = 𝐴
A A.B B
𝐴𝐵ത + 𝐵 = 𝐴 + 𝐵
ഥ
A𝑩 A.B ഥ𝑩
𝑨 ത
A.B+𝐴𝐵=𝐴
𝐴.ҧ 𝐵ത

• Bir binary değişkeni ya kendi normal formu olan A
olarak veya değili (tümleyeni) olan 𝐴ҧ formu ile
ifade edilebilir.
• Bu formlarla ifade edilebilen değişkenler fonksiyon
halini aldığı zaman; «CANONICAL FORM» olarak
adlandırılan MINTERM (ÇARPIMLARIN
TOPLAMI) veya MAXTERM (TOPLAMLARIN
ÇARPIMI) modellerinden biri ile gösterilirler.
Temel Açılımlar ve Standard İfadeler

Değişkenler

• Bir Boolean ifadedeki değişkenlerin VE (çarpım) işlemi sonucu ‘1’
olacak şekilde uyarlanması minterm, aynı yolla değişkenlerin VEYA
(toplam) işlemi sonucu ‘0’ değerini almasını sağlayacak şekilde
düzenlenmesine maxterm denir.
A B C 𝒇𝟏 𝒇𝟐
• Örn: 𝒇𝟏 𝒗𝒆 𝒇𝟐 fonksiyonlarını 0 0 0 0 0 𝑚0
Minterm formu ile gösteriniz. 0 0 1 1 0 𝑚1
0 1 0 0 0 𝑚2
0 1 1 0 1 𝑚3
1 0 0 1 0 𝑚4
MINTERM VE 1
1
0
1
1
0
0
0
1
1
𝑚5
𝑚6
MAXTERM 1 1 1 1 1 𝑚7
• Örn: 𝒇𝟏 𝒗𝒆 𝒇𝟐 fonksiyonlarını A B C 𝒇𝟏 𝒇𝟐

0 0 1 1 0 𝑚1
0 1 0 0 0 𝑚2
𝒇𝟏 ’in 1 olduğu konumlar: 0 1 1 0 1 𝑚3
ABC=001, 100, 111 dolayısıyla 1 0 0 1 0 𝑚4
1 0 1 0 1 𝑚5
1 1 0 0 1 𝑚6
1 1 1 1 1 𝑚7
𝒇𝟏 = 𝒎𝟏 +𝒎𝟒 +𝒎𝟕 = 𝑨′ 𝑩′ 𝑪 + 𝑨𝑩′ 𝑪′ + 𝑨𝑩𝑪 olur.
MINTERM VE MAXTERM

0 0 1 1 0 𝑚1
0 1 0 0 0 𝑚2
𝒇𝟐 ’in 1 olduğu konumlar: 0 1 1 0 1 𝑚3
ABC=011, 101, 110, 111 dolayısıyla 1 0 0 1 0 𝑚4
1 0 1 0 1 𝑚5
1 1 0 0 1 𝑚6
1 1 1 1 1 𝑚7
𝒇𝟐 = 𝒎𝟑 +𝒎𝟓 +𝒎𝟔 + 𝒎𝟕 = 𝑨′ 𝑩𝑪 + 𝑨𝑩′ 𝑪 + 𝑨𝑩𝑪′ + 𝑨𝑩𝑪

olur.
MINTERM VE MAXTERM
Referans değerleri çıkışın 1 olma A B C 𝒇𝟏 𝒇𝟐
Durumuna göre yapılırsa işlem 0 0 0 0 0 𝑀0
MINTERMLER yani bir önceki 0 0 1 1 0 𝑀1
Sayfadaki gibi olur. 0 1 0 0 0 𝑀2
Referans değerleri çıkışın 0 olma 0 1 1 0 1 𝑀3
Durumuna göre yapılırsa 1 0 0 1 0 𝑀4
MAXTERM ler alınır. 1 0 1 0 1 𝑀5
1 1 0 0 1 𝑀6
1 1 1 1 1 𝑀7
𝑭𝟏 = 𝑴𝟎 +𝑴𝟐 +𝑴𝟑 + 𝑴𝟓 + 𝑴𝟔 =
A + B + C . A + B ′ + C . A + B ′ + C ′ . A′ + B + C ′ . (A′ + B ′ + C)
𝑭𝟐 = 𝑴𝟎 +𝑴𝟏 +𝑴𝟐 + 𝑴𝟒 =
𝑨 + 𝑩 + 𝑪 . 𝑨 + 𝑩 + 𝑪′ . 𝑨 + 𝑩′ + 𝑪 . (𝑨′ + 𝑩 + 𝑪)
MINTERM VE MAXTERM
Genişletme işlemidir. Genişletme istenen ifadeye (X+X’) eklenir.
• Örn: 𝐹 = 𝐴 + 𝐵′ 𝐶 ifadesini mintermlerin toplamı şeklinde ifade
edelim.
• Fonksiyonda ilk kombinasyonda sadece A var. Bu ifadeye B ve C
değişkenleri de eklenmelidir. Önce B yi ekleyelim;
• 𝐴 = 𝐴 𝐵 + 𝐵′ = 𝐴𝐵 + 𝐴𝐵′ bu ifadeye C yi de ekleyelim
• 𝐴𝐵 𝐶 + 𝐶 ′ + 𝐴𝐵′ 𝐶 + 𝐶 ′ = 𝐴𝐵𝐶 + 𝐴𝐵𝐶 ′ + 𝐴𝐵′ 𝐶 + 𝐴𝐵′ 𝐶 ′ = 𝐴
• İkinci terimi de 𝐵′ 𝐶 𝐴 + 𝐴′ = 𝐴𝐵′ 𝐶 + 𝐴′ 𝐵′ 𝐶 olur. Sonuç olarak
• F=𝑨𝑩𝑪 + 𝑨𝑩𝑪′ + 𝑨𝑩′ 𝑪 + 𝑨𝑩′ 𝑪′ + 𝑨′ 𝑩′ 𝑪
= 𝒎𝟕 + 𝒎𝟔 + 𝒎𝟓 + 𝒎𝟒 + 𝒎𝟏
= F(A,B,C)=σ(𝟏, 𝟒, 𝟓, 𝟔, 𝟕) Şeklinde ifade edilir.
Mintermlerin Toplamı ve Maxtermlerin

Çarpımı İfadelerinin Türetilmesi
• Örn: 𝐹 = 𝐴′ + 𝐵 . 𝐴 + 𝐶 . 𝐵 + 𝐶 ifadesini maxtermlerin çarpımı
şeklinde ifade edelim.
• Çözüm:
• 𝐴′ + 𝐵 + 𝐶. 𝐶 ′ = 𝐴′ + 𝐵 + 𝐶 . 𝐴′ + 𝐵 + 𝐶 ′
• 𝐴 + 𝐶 + 𝐵. 𝐵′ = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶
• 𝐵 + 𝐶 + A. A′ = A + B + C . A′ + B + C
• F= 𝑨 + 𝑩 + 𝑪 . 𝑨 + 𝑩′ + 𝑪 . 𝑨′ + 𝑩 + 𝑪 . 𝑨′ + 𝑩 + 𝑪′
• F=𝑴𝟎 . 𝑴𝟐 . 𝑴𝟒 . 𝑴𝟓
• F=ς(𝟎, 𝟐, 𝟒, 𝟓) biçiminde ifade edilir.
MINTERM VE MAXTERM
Maxterm ve Minterm ifadeleri birbirlerinin tersidir.
Çünkü mintermlerde ‘1’ lere göre işlem yapılırken, maxtermlerde ‘0’
değeri referans alınır.
f(A,B,C)=σ 1,4,5,6,7 fonksiyonunun tümleyeni F(A,B,C)=ς(0,2,3)
F(A,B,C)=ς 0,2,4,5 tümleyeni f(A,B,C)=σ 1,3,6,7 dir.
Maxterm ve Minterm İfadelerin Birbirlerine

Dönüştürülmesi
• Örn: Doğruluk tablosu verilen F fonksiyonu minterm ve maxerm
yöntemleri ile sadeleştiriniz.
A B C F
0 0 0 1 0
• f(A,B,C)=σ(0,3,4,5) 0 0 1 0 1
• F(A,B,C)=ς(1,2,6,7) 0 1 0 0 2
0 1 1 1 3
1 0 0 1 4
1 0 1 1 5
1 1 0 0 6
1 1 1 0 7
• http://www.ee.surrey.ac.uk/Projects/Labview/boolalgebra/quiz/index.html
• https://blastic.tistory.com/180
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
6.
• Lojik devrelerde, giriş değişkenlerinin alabilecekleri sayısal değerleri
(kombinasyonları) ve bu değerlere göre çıkışların durumunu gösteren
tablolara «doğruluk tablosu» denir.
• Giriş sayısı, durum sayısını belirler. ‘n’ değişken için 2𝑛 değişik
durum oluşur.
Doğruluk Tablosu
A B ഥ
𝑨
0 0
0 1
1 0
1 1
Doğruluk Tablosu
A B ഥ
𝑨 ഥ
𝑩 A+B
0 0 1 1
0 1 1 0
1 0 0 1
1 1 0 0
Doğruluk Tablosu
A B ഥ
𝑨 ഥ
𝑩 A+B
0 0 1 1 0
0 1 1 0 1
1 0 0 1 1
1 1 0 0 1
A
TOPLAMA=PARALEL DEVRE
Doğruluk Tablosu
B
A B ഥ
𝑨 ഥ
𝑩 A+B A.B
0 0 1 1 0 0
0 1 1 0 1 0
1 0 0 1 1 0
1 1 0 0 1 1
ÇARPMA= SERİ DEVRE

A B
Doğruluk Tablosu
A B ഥ
𝑨 ഥ
𝑩 A+B A.B ഥ
A+𝑨 ഥ
A. 𝑨 ഥ
A+𝑩 ഥ +B
𝑨 ഥ +𝑩
𝑨 ഥ 𝑨. 𝑩
0 0 1 1 0 0 1 0 1 1 1 1
0 1 1 0 1 0 1 0 0 1 1 1
1 0 0 1 1 0 1 0 1 0 1 1
1 1 0 0 1 1 1 0 1 1 0 0
Doğruluk Tablosu
• Örn: 𝐴 + 𝐵 = 𝐴′ . 𝐵′ De Morgan teoreminin doğruluk tablosu ile
ıspatı.
A ഥ
𝑨 B ഥ
𝑩 A+B 𝑨+𝑩 ഥ. 𝑩
𝑨 ഥ
0 1 0 1 0 1 1
0 1 1 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 1 0 0
Doğruluk Tablosu
• Boolean değişkenleri arasındaki ilişkileri göstermek amacıyla
kullanılan yöntemdir.
• Lojik ifadeleri görsel olarak ifade etmeye yarayan bir araçtır.
ഥ
𝑨
𝐴 + 𝐴ҧ = 1
A

ഥ
𝑨
𝐴 + 𝐴. 𝐵 = 𝐴
A A.B B
𝐴𝐵ത + 𝐵 = 𝐴 + 𝐵
ഥ
A𝑩 A.B ഥ𝑩
𝑨 ത
A.B+𝐴𝐵=𝐴
𝐴.ҧ 𝐵ത

• Bir binary değişkeni ya kendi normal formu olan A
olarak veya değili (tümleyeni) olan 𝐴ҧ formu ile
ifade edilebilir.
• Bu formlarla ifade edilebilen değişkenler fonksiyon
halini aldığı zaman; «CANONICAL FORM» olarak
adlandırılan MINTERM (ÇARPIMLARIN
TOPLAMI) veya MAXTERM (TOPLAMLARIN
ÇARPIMI) modellerinden biri ile gösterilirler.

Değişkenler

• Bir Boolean ifadedeki değişkenlerin VE (çarpım) işlemi sonucu ‘1’
olacak şekilde uyarlanması minterm, aynı yolla değişkenlerin VEYA
(toplam) işlemi sonucu ‘0’ değerini almasını sağlayacak şekilde
düzenlenmesine maxterm denir.
A B C 𝒇𝟏 𝒇𝟐
• Örn: 𝒇𝟏 𝒗𝒆 𝒇𝟐 fonksiyonlarını 0 0 0 0 0 𝑚0
0 1 0 0 0 𝑚2
0 1 1 0 1 𝑚3
1 0 0 1 0 𝑚4
MINTERM VE 1
1
0
1
1
0
0
0
1
1
𝑚5
𝑚6
MAXTERM 1 1 1 1 1 𝑚7

0 0 1 1 0 𝑚1
0 1 0 0 0 𝑚2
𝒇𝟏 ’in 1 olduğu konumlar: 0 1 1 0 1 𝑚3
ABC=001, 100, 111 dolayısıyla 1 0 0 1 0 𝑚4
1 0 1 0 1 𝑚5
1 1 0 0 1 𝑚6
1 1 1 1 1 𝑚7
𝒇𝟏 = 𝒎𝟏 +𝒎𝟒 +𝒎𝟕 = 𝑨′ 𝑩′ 𝑪 + 𝑨𝑩′ 𝑪′ + 𝑨𝑩𝑪 olur.
MINTERM VE MAXTERM

0 0 1 1 0 𝑚1
0 1 0 0 0 𝑚2
𝒇𝟐 ’in 1 olduğu konumlar: 0 1 1 0 1 𝑚3
ABC=011, 101, 110, 111 dolayısıyla 1 0 0 1 0 𝑚4
1 0 1 0 1 𝑚5
1 1 0 0 1 𝑚6
1 1 1 1 1 𝑚7
𝒇𝟐 = 𝒎𝟑 +𝒎𝟓 +𝒎𝟔 + 𝒎𝟕 = 𝑨′ 𝑩𝑪 + 𝑨𝑩′ 𝑪 + 𝑨𝑩𝑪′ + 𝑨𝑩𝑪

olur.
MINTERM VE MAXTERM
Referans değerleri çıkışın 1 olma A B C 𝒇𝟏 𝒇𝟐
Durumuna göre yapılırsa işlem 0 0 0 0 0 𝑀0
MINTERMLER yani bir önceki 0 0 1 1 0 𝑀1
Sayfadaki gibi olur. 0 1 0 0 0 𝑀2
Referans değerleri çıkışın 0 olma 0 1 1 0 1 𝑀3
Durumuna göre yapılırsa 1 0 0 1 0 𝑀4
MAXTERM ler alınır. 1 0 1 0 1 𝑀5
1 1 0 0 1 𝑀6
1 1 1 1 1 𝑀7
𝑭𝟏 = 𝑴𝟎 +𝑴𝟐 +𝑴𝟑 + 𝑴𝟓 + 𝑴𝟔 =
A + B + C . A + B ′ + C . A + B ′ + C ′ . A′ + B + C ′ . (A′ + B ′ + C)
𝑭𝟐 = 𝑴𝟎 +𝑴𝟏 +𝑴𝟐 + 𝑴𝟒 =
𝑨 + 𝑩 + 𝑪 . 𝑨 + 𝑩 + 𝑪′ . 𝑨 + 𝑩′ + 𝑪 . (𝑨′ + 𝑩 + 𝑪)
MINTERM VE MAXTERM
Genişletme işlemidir. Genişletme istenen ifadeye (X+X’) eklenir.
• Örn: 𝐹 = 𝐴 + 𝐵′ 𝐶 ifadesini mintermlerin toplamı şeklinde ifade
edelim.
• Fonksiyonda ilk kombinasyonda sadece A var. Bu ifadeye B ve C
değişkenleri de eklenmelidir. Önce B yi ekleyelim;
• 𝐴 = 𝐴 𝐵 + 𝐵′ = 𝐴𝐵 + 𝐴𝐵′ bu ifadeye C yi de ekleyelim
• 𝐴𝐵 𝐶 + 𝐶 ′ + 𝐴𝐵′ 𝐶 + 𝐶 ′ = 𝐴𝐵𝐶 + 𝐴𝐵𝐶 ′ + 𝐴𝐵′ 𝐶 + 𝐴𝐵′ 𝐶 ′ = 𝐴
• İkinci terimi de 𝐵′ 𝐶 𝐴 + 𝐴′ = 𝐴𝐵′ 𝐶 + 𝐴′ 𝐵′ 𝐶 olur. Sonuç olarak
• F=𝑨𝑩𝑪 + 𝑨𝑩𝑪′ + 𝑨𝑩′ 𝑪 + 𝑨𝑩′ 𝑪′ + 𝑨′ 𝑩′ 𝑪
= 𝒎𝟕 + 𝒎𝟔 + 𝒎𝟓 + 𝒎𝟒 + 𝒎𝟏
= F(A,B,C)=σ(𝟏, 𝟒, 𝟓, 𝟔, 𝟕) Şeklinde ifade edilir.
Mintermlerin Toplamı ve Maxtermlerin

Çarpımı İfadelerinin Türetilmesi
• Örn: 𝐹 = 𝐴′ + 𝐵 . 𝐴 + 𝐶 . 𝐵 + 𝐶 ifadesini maxtermlerin çarpımı
şeklinde ifade edelim.
• Çözüm:
• 𝐴′ + 𝐵 + 𝐶. 𝐶 ′ = 𝐴′ + 𝐵 + 𝐶 . 𝐴′ + 𝐵 + 𝐶 ′
• 𝐴 + 𝐶 + 𝐵. 𝐵′ = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶
• 𝐵 + 𝐶 + A. A′ = A + B + C . A′ + B + C
• F= 𝑨 + 𝑩 + 𝑪 . 𝑨 + 𝑩′ + 𝑪 . 𝑨′ + 𝑩 + 𝑪 . 𝑨′ + 𝑩 + 𝑪′
• F=𝑴𝟎 . 𝑴𝟐 . 𝑴𝟒 . 𝑴𝟓
• F=ς(𝟎, 𝟐, 𝟒, 𝟓) biçiminde ifade edilir.
MINTERM VE MAXTERM
Maxterm ve Minterm ifadeleri birbirlerinin tersidir.
Çünkü mintermlerde ‘1’ lere göre işlem yapılırken, maxtermlerde ‘0’
değeri referans alınır.
f(A,B,C)=σ 1,4,5,6,7 fonksiyonunun tümleyeni F(A,B,C)=ς(0,2,3)
F(A,B,C)=ς 0,2,4,5 tümleyeni f(A,B,C)=σ 1,3,6,7 dir.
Maxterm ve Minterm İfadelerin Birbirlerine

Dönüştürülmesi
• Örn: Doğruluk tablosu verilen F fonksiyonu minterm ve maxerm
yöntemleri ile sadeleştiriniz.
A B C F
0 0 0 1 0
• f(A,B,C)=σ(0,3,4,5) 0 0 1 0 1
• F(A,B,C)=ς(1,2,6,7) 0 1 0 0 2
0 1 1 1 3
1 0 0 1 4
1 0 1 1 5
1 1 0 0 6
1 1 1 0 7
• f(A,B,C)=σ(0,3,6,9)
• F(A,B,C)=ς(? )
• Doğruluk tablosu nasıldır?
A B C F
0
1
2
3
4
5
6
7
• Lojik devrelerin en basit ve temel elemanı lojik kapılardır (logic
Gates).
• Girişten aldığı değerlere göre işlemler yaparak, lojik eşitliğine uygun
değerler üreten elektronik devreye lojik devre denir.
• Temel lojik kapılar
• VE (AND)
• VEYA (OR)
• DEĞİL (NOT)
• VEDEĞİL (NAND)
• VEYADEĞİL (NOR) olarak sıralanabilir.
Lojik Kapılar ve Lojik Devreler

A B Q
A
0 0 0
Q=A.B
B 0 1 0
1 0 0
1 1 1
A B
E
Q
VE KAPISI (AND GATE)

A B Q
A
Q=A+B 0 0 0
B 0 1 1
1 0 1
1 1 1
A
E B Q
VEYA KAPISI (OR GATE)

A Q=A’ A Q
0 1
1 0
E A Q
DEĞİL KAPISI (NOT GATE)

A A B Q
Q=(A.B)’ 0 0 1
B 0 1 1
1 0 1
1 1 0
E A
Q
B
VEDEĞİL KAPISI (NAND GATE)

A A B Q
Q=(A+B)’ 0 0 1
B 0 1 0
1 0 0
1 1 0
E Q
A B
VEYADEĞİL KAPISI (NOR KAPISI)

A
Q=(A⊕B) =A’B+AB’
B
A B Q
0 0 0
0 1 1
1 0 1
1 1 0
ÖZEL VEYA KAPISI (XOR GATE)

A
Q=(A⊕B)’ =A⊕B=AB+A’B’
B
A B Q
0 0 1
0 1 0
1 0 0
1 1 1
ÖZEL VEYA DEĞİL (XNOR GATE)

• VEYA (OR) KAPISI
• 7432 entegresi
LOJİK ENTEGRELER
• VE (AND) KAPISI
• 7408 entegresi
LOJİK ENTEGRELER
• DEĞİL (NOT) KAPISI
• 7404 entegresi
LOJİK ENTEGRELER
• VEDEĞİL (NAND) KAPISI
• 7400 entegresi
LOJİK ENTEGRELER
• VEYADEĞİL (NOR) KAPISI
• 7402 entegresi
LOJİK ENTEGRELER
2 girişli 4 NAND kapısı – quad 2-input nand gate low power
74LS00
schottky
74LS01
schottky
74LS02 2 girişli 4 NOR kapısı – quad 2-input nor gate low power schottky
74LS03 2 girişli 4 NAND kapısı – quad 2-input nand gate
74LS04 6 adet inverter – hex inverter
74LS05 6 adet hex inverter – hex inverter
7407 6 adet tampon – buffer
74LS08 2 girişli 4 AND kapısı – quad 2-input and gate
74LS10 3 girişli 3 NAND kapısı – triple 3-input nand gate
LOJİK ENTEGRELER
2 adet schmitt tetikleyici hex inverter – schmitt triggers dual
74LS13
gate/hex inverter
7414 6 adet schmitt tetikleyici – Hex Inverter with Schmitt Trigger Inputs
74LS15 3 girişli AND kapısı – triple 3-input and gate

74LS20 4 girişli 2 NAND kapısı – dual 4-input nand gate
74LS21 4 girişli 2 NAND kapısı – dual 4-input and gate
74LS26 2 girişli 4 NAND tampon – quad 2-input nand buffer
74LS27 3 girişli NOR kapısı – triple 3-input nor gate
74LS28 2 girişli 4 NOR tampon – quad 2-input nor buffer
74LS30 8 girişli NAND kapısı – 8-input nand gate
74LS32 2 girişli 4 OR kapısı – quad 2-input or gate
LOJİK ENTEGRELER
74LS38 2 girişli 4 NAND tampon quad 2-input nand buffer
74LS40 4 girişli NAND tampon – dual 4-input nand buffer
74LS42 Kod çözücü – one-of-ten decoder
BCD 7 segment kod çözücü, sürücü – bcd to 7-segment
74LS47
decoder/driver
74LS48 BCD 7 segment kod çözücü – bcd to 7-segment decoder
74LS51 dual 2-wide 2-input 3-input and or invert gate
74LS54 3-2-2-3 giriş and-or-invert kapısı
74LS55 2-wide 4-input and-or-invert gate
Çift J-K tipi flip flop – 7473 Dual Master-Slave J-K Flip-Flops
7473
Clear Complementary Outputs
Çift D tipi flip flop – dual d-type positive edge-triggered flip-
74LS74
flop
74LS75 4 bit D tipi tutucu, kilit – 4-bit d latch
74LS76 Çift J-K flip flop – dual jk flip-flop with set and clear
74LS83 4-bit binary full adder with fast carry
74LS85 4 bit karşılaştırıcı – 4-bit magnitude comparator
74LS86 4 adet özel VEYA kapısı – quad 2-input exclusive or gate
LOJİK ENTEGRELER
BDC (DECADE) sayıcı – divide-by-
74LS90
twelve counter; 4-bit binary counter
74LS95 4 bit kaydedici – 4-bit shift register
Tek kararlı multivibrator – One-Shot
74121 with Clear and Complementary
Outputs
Tek kararlı multivibrator –

74122
Retriggerable Resettable Multivibrator
3 konumlu 4 tane tampon – Quad TRI-

74125
STATE Buffers
1-8 kod çözücü – decoder
74LS138
demultiplexer
8 bit shift register – 8-Bit Serial
74164
In/Parallel Out Shift Registers
LOJİK ENTEGRELER
• Ör: 𝐹 = 𝐴 + 𝐵 + 𝐶 ifadesinin lojik devresini çiziniz.
A A+B
F=A+B+C
B
C
A
B F=A+B+C
C
• Ör: XOR kapısını temel lojik kapılarla gerçekleştiriniz.
• Çözüm: 𝐹 = 𝐴’𝐵 + 𝐴𝐵’ çıkış fonksiyonuna sahip olduğundan
A’
A 𝐴’𝐵
B
F
B’ 𝐴𝐵’
• Ödev: XNOR kapısını temel lojik kapılarla gerçekleştiriniz.

Çıkış
Girişler F, Q, X, Y, W ….
A, B, C,…. LOJİK DEVRE / DİJİTAL
SİSTEM
Lojik İfadelerin Lojik

Elemanlarla tasarlanması
• Ör: F=AB+B’C ifadesini lojik kapılarla tasarlayınız.
A AB
F
B B’C
C
• Ör: 𝐹 = 𝐴𝐵′ 𝐶 + 𝐴′ 𝐵𝐶 + 𝐵𝐶 ′ + 𝐴𝐵𝐶 ifadesini normal şekli ve
Boolean ile sadeleştirilmiş halini çiziniz.
A B C
F
• Sadeleştirelim;
• 𝐹 = 𝐴𝐵′ 𝐶 + 𝐵𝐶 1 + 𝐴 + 𝐵𝐶 ′ = 𝐴𝐵′ 𝐶 + 𝐵𝐶 + 𝐵𝐶 ′
• 𝐹 = 𝐴𝐵′ 𝐶 + 𝐵 𝐶 + 𝐶 ′ = 𝐴𝐵′ 𝐶 + 𝐵
A
B B’
AB’C
F
C
• Tasarımda aşağıdaki işlem sırası takip edilir.
1. Yapılmak istenen işlem ayrıntılarıyla açıklanır.
2. Lojik işlemin detayları belirlenir ve doğruluk tablosu haline
dönüştürülür.
3. Doğruluk tablosu fonksiyon şeklinde yazılır.
4. Eşitlik sadeleştirilir.
5. Sadeleştirilen ifade ile lojik devre kurulur.
LOJİK DEVRELERİN TASARLANMASI

• Ör: Üç girişli bir sistemde girişlerin birden fazlasının «1» olduğu
durumda çıkışı ‘1’ yapan lojik devreyi tasarlayınız.
• Çözüm:
• 1. Yapılması istenen iş tanımlanır ve doğruluk tablosu oluşturulur.
A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
• 2. Doğruluk tablosuna göre lojik fonksiyon yazılır (minterm veya
maxterm).
•
A B C Q
0 0 0 0
0 0 1 0
•0 1 0 0
0 1 1 1  A’BC
1 0 0 0
1 0 1 1  AB’C
1 1 0 1  ABC’
1 1 1 1  ABC
• 𝑭 = 𝑨’𝑩𝑪 + 𝑨𝑩’𝑪 + 𝑨𝑩𝑪’ + 𝑨𝑩𝑪

• 3. Sadeleştirme yapılır
• 𝑭 = 𝑨’𝑩𝑪 + 𝑨𝑩’𝑪 + 𝑨𝑩𝑪’ + 𝑨𝑩𝑪 = 𝑩𝑪 𝑨′ + 𝑨 + 𝑨 𝑩′ 𝑪 + 𝑩𝑪′
• 𝑭 = 𝑩𝑪 + 𝑨(𝑩⊕C)
A
• 4. Devre Çizilir.
𝐴(𝐵⊕C)
B
C 𝐵⊕C F
BC
• Ör: Bir trafik lambası sisteminde aynı anda bir lambanın yanması
öngörülmektedir. Lambanın yanmaması yada aynı anda birden fazla
lambanın yanması durumu hata olarak algılanmaktadır. Bu
koşullarda çalışacak trafik lambası sistemini tasarlayınız. (lambanın
yanması = lojik 1 alınacak)
K S Y HATA
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Soru: Aşağıdaki devre için,
• Çıkış fonksiyonunu yazıp, Boolean matematiği yöntemiyle
sadeleştiriniz.
• En sade halini lojik kapıları kullanarak gerçekleştiriniz.
• Soru: 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ς 0,2,4,10,11,13,15 olarak verilmiştir. A
girişinin MSB ve D girişinin LSB olduğunu varsayarak, F
fonksiyonunu; İstediğiniz yöntemi kullanarak en sade hale getiriniz.
• Soru: Girişindeki 4 bitlik BCD sayısını yine dört bitlik GRAY

koduna çeviren kod dönüştürücü devreyi tasarlayın, her çıkış için
istediğiniz yöntemi kullanarak en sade halini bulun ve sadece iki
girişli lojik kapılarını kullanarak bu kod dönüştürücü devreyi
gerçekleştirin. (Not: BCD sayılar sadece 0- 9 decimal sayılarının
ifadesi için kullanılır. 9’dan sonra herhangi bir durum
yazılmamalıdır.)
Soru: Bir nükleer santral, üç girişe sahip bir lojik devreden oluşan
güvenlik sistemine sahiptir. Uyarı sinyali, girişlerin aşağıdaki
durumlarına bağlı olarak U=1 olup uyarı vermektedir.
Bu uyarı sistemini verecek lojik devre için
•Bu devrenin doğruluk tablosunu yapınız
•İstediğiniz yöntemi kullanarak en sade halini bulunuz
•Bulduğunuz sadeleşmiş ifadeyi sadece iki girişli lojik kapılarla
gerçekleştiriniz.
GİRİŞLER İKİLİ DEĞER SANTRAL DURUMU Aşağıdakilerin herhangi birinin olması durumunda uyarı
sinyali devreye girecektir.
 Sıcaklık >2000C ve Soğutma suyu ≤ 95 litre/saat ise,
1 Sıcaklık >2000C
T  Sıcaklık ≤ 2000C ve Reaktör basıncı > 15 bar ise.
0 Sıcaklık ≤ 2000C
1 Reaktör basıncı > 15 bar

B
0 Reaktör basıncı ≤ 15 bar
1 Soğutma suyu > 95 litre/saat
S
0 Soğutma suyu ≤ 95 litre/saat
• https://www.youtube.com/watch?v=2ibHGYyDzCk
• http://robotechshop.com/shop/components/general-ics/hex-inverternot-gate-
7404/?v=f78a77f631d2
• http://robotechshop.com/shop/components/general-ics/quad-two-input-nand-
gate-7400/?v=f78a77f631d2
• https://320volt.com/ttl-74-serisi-entegre-bilgileri/
• https://www.indiamart.com/proddetail/ic-7402-19499296933.html
• http://sapre.llonu.jidig.rect.tivexi.throp.kicep.mohammedshrine.org/7402-
nor-gate-diagram-7402-get-free-image-about-wiring-diagram.html
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
7.
• Lojik devrelerin en basit ve temel elemanı lojik kapılardır (logic
Gates).
• Girişten aldığı değerlere göre işlemler yaparak, lojik eşitliğine uygun
değerler üreten elektronik devreye lojik devre denir.
• Temel lojik kapılar
• VE (AND)
• VEYA (OR)
• DEĞİL (NOT)
• VEDEĞİL (NAND)
• VEYADEĞİL (NOR) olarak sıralanabilir.
Lojik Kapılar ve Lojik Devreler

A B Q
A
0 0 0
Q=A.B
B 0 1 0
1 0 0
1 1 1
A B
E
Q
VE KAPISI (AND GATE)

A B Q
A
Q=A+B 0 0 0
B 0 1 1
1 0 1
1 1 1
A
E B Q
VEYA KAPISI (OR GATE)

A Q=A’ A Q
0 1
1 0
E A Q
DEĞİL KAPISI (NOT GATE)

A A B Q
Q=(A.B)’ 0 0 1
B 0 1 1
1 0 1
1 1 0
E A
Q
B
VEDEĞİL KAPISI (NAND GATE)

A A B Q
Q=(A+B)’ 0 0 1
B 0 1 0
1 0 0
1 1 0
E Q
A B
VEYADEĞİL KAPISI (NOR KAPISI)

A
Q=(A⊕B) =A’B+AB’
B
A B Q
0 0 0
0 1 1
1 0 1
1 1 0
ÖZEL VEYA KAPISI (XOR GATE)

A
Q=(A⊕B)’ =A⊕B=AB+A’B’
B
A B Q
0 0 1
0 1 0
1 0 0
1 1 1
ÖZEL VEYA DEĞİL (XNOR GATE)

• VEYA (OR) KAPISI
• 7432 entegresi
LOJİK ENTEGRELER
• VE (AND) KAPISI
• 7408 entegresi
LOJİK ENTEGRELER
• DEĞİL (NOT) KAPISI
• 7404 entegresi
LOJİK ENTEGRELER
• VEDEĞİL (NAND) KAPISI
• 7400 entegresi
LOJİK ENTEGRELER
• VEYADEĞİL (NOR) KAPISI
• 7402 entegresi
LOJİK ENTEGRELER
74LS00
schottky
74LS01
schottky
74LS02 2 girişli 4 NOR kapısı – quad 2-input nor gate low power schottky
74LS03 2 girişli 4 NAND kapısı – quad 2-input nand gate
74LS04 6 adet inverter – hex inverter
74LS05 6 adet hex inverter – hex inverter
7407 6 adet tampon – buffer
LOJİK ENTEGRELER
2 adet schmitt tetikleyici hex inverter – schmitt triggers dual
74LS13
gate/hex inverter
7414 6 adet schmitt tetikleyici – Hex Inverter with Schmitt Trigger Inputs
74LS15 3 girişli AND kapısı – triple 3-input and gate

74LS20 4 girişli 2 NAND kapısı – dual 4-input nand gate
74LS27 3 girişli NOR kapısı – triple 3-input nor gate
74LS30 8 girişli NAND kapısı – 8-input nand gate
74LS32 2 girişli 4 OR kapısı – quad 2-input or gate
LOJİK ENTEGRELER
74LS38 2 girişli 4 NAND tampon quad 2-input nand buffer
74LS40 4 girişli NAND tampon – dual 4-input nand buffer
74LS42 Kod çözücü – one-of-ten decoder
BCD 7 segment kod çözücü, sürücü – bcd to 7-segment
74LS47
decoder/driver
74LS48 BCD 7 segment kod çözücü – bcd to 7-segment decoder
74LS51 dual 2-wide 2-input 3-input and or invert gate
74LS54 3-2-2-3 giriş and-or-invert kapısı
74LS55 2-wide 4-input and-or-invert gate
Çift J-K tipi flip flop – 7473 Dual Master-Slave J-K Flip-Flops
7473
Clear Complementary Outputs
Çift D tipi flip flop – dual d-type positive edge-triggered flip-
74LS74
flop
74LS75 4 bit D tipi tutucu, kilit – 4-bit d latch
74LS76 Çift J-K flip flop – dual jk flip-flop with set and clear
74LS83 4-bit binary full adder with fast carry
74LS85 4 bit karşılaştırıcı – 4-bit magnitude comparator
74LS86 4 adet özel VEYA kapısı – quad 2-input exclusive or gate
LOJİK ENTEGRELER
BDC (DECADE) sayıcı – divide-by-
74LS90
twelve counter; 4-bit binary counter
74LS95 4 bit kaydedici – 4-bit shift register
Tek kararlı multivibrator – One-Shot
74121 with Clear and Complementary
Outputs
Tek kararlı multivibrator –

74122
Retriggerable Resettable Multivibrator
3 konumlu 4 tane tampon – Quad TRI-

74125
STATE Buffers
1-8 kod çözücü – decoder
74LS138
demultiplexer
8 bit shift register – 8-Bit Serial
74164
In/Parallel Out Shift Registers
LOJİK ENTEGRELER
• Ör: 𝐹 = 𝐴 + 𝐵 + 𝐶 ifadesinin lojik devresini çiziniz.
A A+B
F=A+B+C
B
C
A
B F=A+B+C
C
• 3 girişli VEYA (OR) kapısını, 2 girişli VEYA kapılarının bulunduğu
7432 entegresi ile tasarlayalım.
Vcc
A
Q=A+B+C
B
LOJİK ENTEGRELER
• Ör: XOR kapısını temel lojik kapılarla gerçekleştiriniz.
• Çözüm: 𝐹 = 𝐴’𝐵 + 𝐴𝐵’ çıkış fonksiyonuna sahip olduğundan
A’
A 𝐴’𝐵
B
F
B’ 𝐴𝐵’
• Ödev: XNOR kapısını temel lojik kapılarla gerçekleştiriniz.

Çıkış
Girişler F, Q, X, Y, W ….
A, B, C,…. LOJİK DEVRE / DİJİTAL
SİSTEM
Lojik İfadelerin Lojik

Elemanlarla tasarlanması
• Ör: F=AB+B’C ifadesini lojik kapılarla tasarlayınız.
A AB
F
B B’C
C
• Çözüm: Sadeleşmemiş şekli;
A B C
F
• Sadeleştirelim;
• 𝐹 = 𝐴𝐵′ 𝐶 + 𝐵𝐶 1 + 𝐴 + 𝐵𝐶 ′ = 𝐴𝐵′ 𝐶 + 𝐵𝐶 + 𝐵𝐶 ′
• 𝐹 = 𝐴𝐵′ 𝐶 + 𝐵 𝐶 + 𝐶 ′ = 𝐴𝐵′ 𝐶 + 𝐵
A
B B’
AB’C
F
C
• Tasarımda aşağıdaki işlem sırası takip edilir.
1. Yapılmak istenen işlem ayrıntılarıyla açıklanır.
2. Lojik işlemin detayları belirlenir ve doğruluk tablosu haline
dönüştürülür.
3. Doğruluk tablosu fonksiyon şeklinde yazılır.
4. Eşitlik sadeleştirilir.
5. Sadeleştirilen ifade ile lojik devre kurulur.
LOJİK DEVRELERİN TASARLANMASI

• Ör: Üç girişli bir sistemde girişlerin birden fazlasının ‘1’ olduğu
durumda çıkışı ‘1’ yapan lojik devreyi tasarlayınız.
• Çözüm:
• 1. Yapılması istenen iş tanımlanır ve doğruluk tablosu oluşturulur.
A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
• 2. Doğruluk tablosuna göre lojik fonksiyon yazılır (minterm veya
maxterm).
•
A B C Q
0 0 0 0
0 0 1 0
•0 1 0 0
0 1 1 1  A’BC
1 0 0 0
1 0 1 1  AB’C
1 1 0 1  ABC’
1 1 1 1  ABC
• 𝑭 = 𝑨’𝑩𝑪 + 𝑨𝑩’𝑪 + 𝑨𝑩𝑪’ + 𝑨𝑩𝑪

• 3. Sadeleştirme yapılır
• 𝑭 = 𝑨’𝑩𝑪 + 𝑨𝑩’𝑪 + 𝑨𝑩𝑪’ + 𝑨𝑩𝑪 = 𝑩𝑪 𝑨′ + 𝑨 + 𝑨 𝑩′ 𝑪 + 𝑩𝑪′
• 𝑭 = 𝑩𝑪 + 𝑨(𝑩⊕C)
A
• 4. Devre Çizilir.
𝐴(𝐵⊕C)
B
C 𝐵⊕C F
BC
• Ör: Bir trafik lambası sisteminde aynı anda bir lambanın yanması
öngörülmektedir. Lambanın yanmaması yada aynı anda birden fazla
lambanın yanması durumu hata olarak algılanmaktadır. Bu
koşullarda çalışacak trafik lambası sistemini tasarlayınız. (lambanın
yanması = lojik 1 alınacak)
K S Y HATA
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
• Mintermlere göre lojik ifadeyi yazarsak
• 𝐻𝐴𝑇𝐴 = 𝐾 ′ 𝑆 ′ 𝑌 ′ + 𝐾 ′ 𝑆𝑌 + 𝐾𝑆 ′ 𝑌 + 𝐾𝑆𝑌 ′ + 𝐾𝑆𝑌
• 𝐻𝐴𝑇𝐴 = 𝐾 ′ 𝑆 ′ 𝑌 ′ + 𝑌 𝐾 ′ 𝑆 + 𝐾𝑆 ′ + 𝐾𝑆 =
• HATA= 𝐾 ′ 𝑆 ′ 𝑌 ′ + 𝑌 𝐾⊕𝑆 + 𝐾𝑆
K S Y HATA
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
• HATA= 𝐾 ′ 𝑆 ′ 𝑌 ′ + 𝑌 𝐾⊕𝑆 + 𝐾𝑆
K
S
Y
K
S
Y HATA
• Çıkış fonksiyonunu yazıp, Boolean matematiği yöntemiyle
sadeleştiriniz.
• En sade halini lojik kapıları kullanarak gerçekleştiriniz.
• Çözüm: Çıkış fonksiyonunu yazıp, Boolean matematiği yöntemiyle
sadeleştiriniz.
ഥ ഥ +𝑩
𝑩𝑨𝑫 ഥ 𝑨𝑫
ഥ
𝑨𝑫
ഥ
𝑫
ഥ +𝑩
𝒁 = 𝑩𝑨𝑫 ഥ 𝑨𝑫
ഥ + 𝑨𝑫
ഥ +𝑨
ഥ𝑫 + 𝑪
ഥ +𝑨
𝑨𝑫 ഥ𝑫 + 𝑪
ഥ +𝑨
𝑨𝑫 ഥ𝑫 + 𝑪
ഥ +𝑨
𝑨𝑫 ഥ𝑫
𝑍 = 𝐵𝐴𝐷ഥ + 𝐵𝐴ത 𝐷 ഥ + 𝐴𝐷ഥ + 𝐴𝐷 ҧ +𝐶
𝑍 = 𝐵. 𝐴′ + 𝐷 + 𝐵′ 𝐴𝐷′ + 𝐴𝐷. ҧ 𝐶ҧ =
ഥ 𝐴𝐷.
𝐴′ 𝐵 + 𝐷 + 𝐵′ 𝐴𝐷′ + 𝐴′ + 𝐷 . 𝐴 + 𝐷′ . 𝐶 ′ =
A′ B + D + B′ AD′ + A′ AC ′ + A′ D′ C ′ + ADC ′ + DD′ C ′ =
A′ B + D + B′ AD′ + A′ D′ C ′ + ADC ′ =
𝐴′ 𝐵 + 𝐷 1 + 𝐴𝐶 ′ + 𝐵′ 𝐴𝐷′ + 𝐴′ 𝐷′ 𝐶 ′ =
𝑨′ 𝑩 + 𝑫 + 𝑩′ 𝑨𝑫′ + 𝑨′ 𝑫′ 𝑪′
• Soru: 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ς 0,2,4,10,11,13,15 olarak verilmiştir. A
girişinin MSB ve D girişinin LSB olduğunu varsayarak, F
fonksiyonunu; İstediğiniz yöntemi kullanarak en sade hale getiriniz.
A B C D F 𝐹 = 𝐴′ 𝐵′ 𝐶 ′ 𝐷 +
0 0 0 0 0 0
0 0 0 1 1 1
𝐴′ 𝐵′ 𝐶𝐷 +
0 0 1 0 0 2
𝐴′ 𝐵𝐶 ′ 𝐷 +
0 0 1 1 1 3
0 1 0 0 0 4 𝐴′ 𝐵𝐶𝐷′ +
𝐴′ 𝐵𝐶𝐷+
0 1 0 1 1 5
0 1 1 0 1 6
0 1 1 1 1 7 AB’C’D’+
1 0 0 0 1 8
1 0 0 1 1 9
AB’C’D+
1 0 1 0 0 10 ABC’D’+
1 0 1 1 0 11
1 1 0 0 1 12 ABCD’
1 1 0 1 0 13 𝐹 = 𝐴′ 𝐵′ 𝐶 ′ 𝐷 + 𝐴′ 𝐵′ 𝐶𝐷 + 𝐴′ 𝐵𝐶 ′ 𝐷 + 𝐴′ 𝐵𝐶𝐷′ +
1 1 1 0 1 14 𝐴′ 𝐵𝐶𝐷+AB’C’D’+AB’C’D+ABC’D’+ABCD’
1 1 1 1 0 15
• Soru: Girişindeki 4 bitlik BCD sayısını yine dört bitlik GRAY
koduna çeviren kod dönüştürücü devreyi tasarlayın, her çıkış için
istediğiniz yöntemi kullanarak en sade halini bulun ve sadece iki
girişli lojik kapılarını kullanarak bu kod dönüştürücü devreyi
gerçekleştirin. (Not: BCD sayılar sadece 0- 9 decimal sayılarının
ifadesi için kullanılır. 9’dan sonra herhangi bir durum
yazılmamalıdır.)
• Çözüm:
• Soru: Girişindeki 4 bitlik BCD sayısını yine dört bitlik GRAY koduna çeviren kod dönüştürücü devreyi tasarlayın,
her çıkış için istediğiniz yöntemi kullanarak en sade halini bulun ve sadece iki girişli lojik kapılarını kullanarak bu
kod dönüştürücü devreyi gerçekleştirin. (Not: BCD sayılar sadece 0- 9 decimal sayılarının ifadesi için kullanılır.
9’dan sonra herhangi bir durum yazılmamalıdır.)
𝐺0 = σ(1,2,5,6,9)=ς 0,3,4,7,8 = 𝐵3 . 𝐵2 . 𝐵1 . 𝐵0 +….
𝐺1 = σ(2,3,4,5)=ς 0,1,6,7,8,9 = ⋯ …
𝐺2 = σ(4,5,6,7,8,9)=ς 0,1,2,3 = ⋯ …
𝐺3 = σ(8,9)=ς 0,1,2,3,4,5,6,7 = ⋯ …
𝐵0 𝐺0
𝐵1 LOJİK 𝐺1
𝐵2 DEVRE 𝐺2
𝐵3 𝐺3
BCD to GRAY CODE
İkilik (Binary)’den Gray Koduna
güvenlik sistemine sahiptir. Uyarı sinyali, girişlerin aşağıdaki
durumlarına bağlı olarak U=1 olup uyarı vermektedir.
Bu uyarı sistemini verecek lojik devre için
•Bu devrenin doğruluk tablosunu yapınız
•İstediğiniz yöntemi kullanarak en sade halini bulunuz
gerçekleştiriniz.
1 Sıcaklık >2000C

B
S
• https://www.elecparts101.com/ic-7408-datasheet-and-pinout-logic-gate-chip/
• https://www.youtube.com/watch?v=2ibHGYyDzCk
• http://robotechshop.com/shop/components/general-ics/hex-inverternot-gate-
7404/?v=f78a77f631d2
• http://robotechshop.com/shop/components/general-ics/quad-two-input-nand-
gate-7400/?v=f78a77f631d2
• https://320volt.com/ttl-74-serisi-entegre-bilgileri/
• https://www.indiamart.com/proddetail/ic-7402-19499296933.html
• http://sapre.llonu.jidig.rect.tivexi.throp.kicep.mohammedshrine.org/7402-
nor-gate-diagram-7402-get-free-image-about-wiring-diagram.html
• https://www.sanfoundry.com/plc-program-implement-bcd-gray-code-
converter/
• https://www.electrical4u.com/binary-to-gray-code-
converter-and-grey-to-binary-code-converter/
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
8.
BCD to GRAY CODE
Örnek
𝐺1 = 𝐴𝐵′ 𝐶 ′ 𝐷′ + 𝐴𝐵′ 𝐶 ′ 𝐷 + 𝐴𝐵′ 𝐶𝐷 + 𝐴𝐵′ 𝐶𝐷 + 𝐴𝐵𝐶 ′ 𝐷′ + 𝐴𝐵𝐶 ′ 𝐷 + 𝐴𝐵𝐶𝐷′ + 𝐴𝐵𝐶𝐷 = 𝐴
𝐺2 = 𝐴′ 𝐵𝐶 ′ 𝐷′ + 𝐴′ 𝐵𝐶 ′ 𝐷 + 𝐴′ 𝐵𝐶𝐷′ + 𝐴′ 𝐵𝐶𝐷 + 𝐴𝐵′ 𝐶 ′ 𝐷′ + 𝐴𝐵′ 𝐶 ′ 𝐷 + 𝐴𝐵′ 𝐶𝐷′ + 𝐴𝐵′ 𝐶𝐷
= 𝐴′ 𝐵 + 𝐴𝐵′

T
0
güvenlik sistemine sahiptir. Uyarı sinyali, girişlerin aşağıdaki0
durumlarına bağlı olarak U=1 olup uyarı vermektedir. 0
Bu uyarı sistemini verecek lojik devre için 0
•Bu devrenin doğruluk tablosunu yapınız 1
•İstediğiniz yöntemi kullanarak en sade halini bulunuz 1
1
gerçekleştiriniz. 1
1 Sıcaklık >2000C

B
S
GİRİŞLER İKİLİ DEĞER SANTRAL DURUMU Aşağıdakilerin herhangi birinin olması
durumunda uyarı sinyali devreye girecektir.
Sıcaklık >2000C  Sıcaklık >2000C ve Soğutma suyu ≤ 95
1
T Sıcaklık ≤ 2000C litre/saat ise,
0
 Sıcaklık ≤ 2000C ve Reaktör basıncı > 15
Reaktör basıncı > 15 bar
1 bar ise.
B Reaktör basıncı ≤ 15 bar
0
Soğutma suyu > 95 litre/saat
1
S Soğutma suyu ≤ 95 litre/saat
0
T B S UYARI
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0 1
1 0 1
1 1 0 1
1 1 1
GİRİŞLER İKİLİ DEĞER SANTRAL DURUMU Aşağıdakilerin herhangi birinin olması
durumunda uyarı sinyali devreye girecektir.
Sıcaklık >2000C  Sıcaklık >2000C ve Soğutma suyu ≤ 95
1
T Sıcaklık ≤ 2000C litre/saat ise,
0
 Sıcaklık ≤ 2000C ve Reaktör basıncı > 15
Reaktör basıncı > 15 bar
1 bar ise.
B Reaktör basıncı ≤ 15 bar
0
Soğutma suyu > 95 litre/saat
1
S Soğutma suyu ≤ 95 litre/saat
0
T B S UYARI
0 0 0
0 0 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1
1 1 0 1
1 1 1
T B S UYARI
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
• 𝑈 = 𝑇 ′ 𝐵𝑆 ′ + 𝑇 ′ 𝐵𝑆 + 𝑇𝐵′ 𝑆 ′ + 𝑇𝐵𝑆 ′ = 𝑇 ′ 𝐵 𝑆 ′ + 𝑆 + 𝑇𝑆 ′ 𝐵′ + 𝐵 =
𝑇 ′ 𝐵 + 𝑇𝑆′
• 𝑈 = 𝑇 ′ 𝐵 + 𝑇𝑆′
• 𝑈 = 𝑇 ′ 𝐵 + 𝑇𝑆′
T
B
. U
S
Örnek: (A + B)C. Lojik ifadesini sağlayan devreyi kurunuz.
Örnek: A + BC + D’ ifadesinin devresini kurunuz.

Draw a logic circuit for AB + AC.
Draw a logic circuit for (A + B)(C + D)C.

𝐴 =XY
B=ZT olsun
X Y Z T F
0 0 0 0 0
0 0 0 1 1
A=0 0 0 1 0 1
Çözüm: 0 0 1 1 1
𝐴 =XY 0 1 0 0 0
B=ZT olsun 0 1 0 1 0
A= 01 2 = 1 10
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
A= 10 2 = 2 10
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
A= 11 2 = 3 10 1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
X Y Z T F
Çözüm:
𝐴 =XY 0 0 0 0 0
B=ZT olsun 0 0 0 1 1 𝑋 ′𝑌 ′𝑍′𝑇
A=0
0 0 1 0 1 𝑋 ′ 𝑌 ′ 𝑍𝑇′
0 0 1 1 1 𝑋 ′ 𝑌 ′ 𝑍𝑇
0 1 0 0 0
A= 01 2 = 1 10
0 1 0 1 0
0 1 1 0 1 𝑋 ′ 𝑌𝑍𝑇′
0 1 1 1 1 𝑋 ′ 𝑌𝑍𝑇
1 0 0 0 0
A= 10 2 = 2 1 0 0 1 0
10
1 0 1 0 0
1 0 1 1 1 𝑋𝑌 ′ 𝑍𝑇
1 1 0 0 0
A= 11 2 = 3 10 1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
X Y Z T F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1 𝐹 = 𝑋 ′ 𝑌 ′ 𝑍 ′ 𝑇 + 𝑋 ′ 𝑌 ′ 𝑍𝑇 ′ + 𝑋 ′ 𝑌 ′ 𝑍𝑇+𝑋 ′ 𝑌𝑍𝑇 ′ + 𝑋 ′ 𝑌𝑍𝑇 + 𝑋𝑌 ′ 𝑍𝑇
0 0 1 1 1 𝐹 = 𝑋 ′ 𝑌 ′ 𝑍 ′ 𝑇 + 𝑋 ′ 𝑌 ′ 𝑍 𝑇 ′ + 𝑇 + 𝑋 ′ 𝑌𝑍(𝑇 ′ +𝑇) + 𝑋𝑌 ′ 𝑍𝑇
0 1 0 0 0 𝐹 = 𝑋 ′ 𝑌 ′ 𝑍 ′ 𝑇 + 𝑋 ′ 𝑌 ′ 𝑍 + 𝑋 ′ 𝑌𝑍 + 𝑋𝑌 ′ 𝑍𝑇
0 1 0 1 0
𝐹 = 𝑋 ′ 𝑍(𝑌 ′ + 𝑌) + Y ′ T(𝑋𝑍 + 𝑋 ′ 𝑍 ′ )
𝐹 = 𝑋 ′ 𝑍 + Y ′ T(𝑋⊕𝑍)
0 1 1 0 1
0 1 1 1 1
..
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0 X
Z
1 0 1 1 1
F
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Y
T
SORU: Aşağıdaki devre için,
• Çıkış fonksiyonunu yazıp, sadeleştiriniz.
• Bu devrenin girişlerine A, B,C ve D sinyallerinin şekildeki gibi
uygulanması durumunda Z çıkışına ilişkin dalga şeklini AŞAĞIDAKİ
GRAFİĞE çiziniz.
Çözüm: Çıkış fonksiyonunu yazınız
𝑍 = 𝐴𝐵 + 𝐶 ′ 𝐷 = 𝐴𝐵 + 𝐶ҧ + 𝐷
ഥ = 𝐴𝐵. 𝐶 + 𝐷
ഥ
= 𝐴′ 𝐶 + 𝐵′ 𝐶 + 𝐷′
𝑍 = 𝐴𝐵 + 𝐶 ′ 𝐷
A=0 A=0 A=0 A=0 A=0

B=1 B=1 B=0 B=0 B=1
C=1 C=1 C=1 C=1 C=1
D=0 D=1 D=0 D=1 D=1
Z=1 Z=1 Z=1 Z=1 Z=1
• Sadeleştirme yapmadan çıkış fonksiyonunun (F(a,b,c,d)) lojik
ifadesini bulunuz.
• Karnough haritasını kullanarak çıkışı en sade haline dönüştürüp
sadece iki girişli kapılarla gerçekleştiriniz.
• Daha önceki örneklerden yola çıkılırsa herbir ifadeyi
gerçekleyebilmek için her lojik kapıdan birkaç çeşit kullanıldığı
görülmektedir. Herbir kapıya ait bir entegre kullanılması pek
ekonomik olmayacaktır. Bu düşünceden yola çıkarak çok genel
kullanımı olna «NOR» VE «NAND» ile diğer kapıları tasarlayıp,
tasarımda bu 2 entegreyi kullanmak oldukça yararlı olacaktır.
TEMEL LOJİK ELEMANLARIN NAND VE

NOR KAPILARI İLE OLUŞTURULMASI
SEMBOLÜ NAND EŞDEĞERİ NOR EŞDEĞERİ
A A’ A . A’ A .
NOT (DEĞİL) KAPISI

𝐴𝐵 = 𝐴𝐵
𝐴. 𝐵 = 𝐴′ + 𝐵′
A A.B
A
.
B A 𝐴𝐵
. A.B A.B
.
B
B
AND (VE) KAPISI

𝐴 + 𝐵 = 𝐴′ . 𝐵′ 𝐴+𝐵 =𝐴+𝐵
A
B
A+B A
.
A.B A A+B
B
. B
OR (VEYA) KAPISI
• http://sandbox.mc.edu/~bennet/cs110/boolalg/gate.html
• https://learn.sparkfun.com/tutorials/logicblocks--digital-
logic-introduction/all
• https://www.ibiblio.org/kuphaldt/electricCircuits/Digital/
DIGI_7.html
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
9.
• Aşağıdaki lojik devre girişine A, B ve C sinyallerinin şekildeki gibi
uygulanması durumunda F çıkışına ilişkin dalga şeklini AŞAĞIDAKİ
GRAFİĞE çiziniz ve çıkış fonksiyonunu girişler türünden yazınız.
• Denklemi buraya𝐴′yazın.
𝐵 + 𝐴𝐵′
𝐵𝐶 + 𝐵′ 𝐶′ 𝑋 = 𝐴′ 𝐵 + 𝐴𝐵′ + 𝐵𝐶 + 𝐵′ 𝐶 ′ + 𝐶
𝑋 = 𝐴′ 𝐵 + 𝐴𝐵′ + 𝐶 + 𝐵′ 𝐶 ′
𝑋 = 𝐴′ 𝐵 + 𝐴𝐵′ + 𝐶 + 𝐵′ = 𝐴′ 𝐵 + 𝐵′ + 𝐶
𝑋 = 𝐴′ 𝐵 + 𝐵′ + 𝐶 = 𝐵′ + 𝐴′ + 𝐶
Lojik-1
A Lojik-0
Lojik-1
B
Lojik-0
Lojik-1
C
Lojik-0
F Lojik-1
Lojik-0
Lojik-1
A Lojik-0
Lojik-1
B
Lojik-0
Lojik-1
C
Lojik-0
F Lojik-1
Lojik-0
𝑋 = 𝐵′ + 𝐴′ + 𝐶
𝑍 = 𝐴𝐵 + 𝐶 ′ 𝐷
A=0 A=0 A=0 A=0 A=0

B=1 B=1 B=0 B=0 B=1
C=1 C=1 C=1 C=1 C=1
D=0 D=1 D=0 D=1 D=1
Z=1 Z=1 Z=1 Z=1 Z=1
• Daha önceki örneklerden yola çıkılırsa herbir ifadeyi
gerçekleyebilmek için her lojik kapıdan birkaç çeşit kullanıldığı
görülmektedir. Herbir kapıya ait bir entegre kullanılması pek
ekonomik olmayacaktır. Bu düşünceden yola çıkarak çok genel
kullanımı olna «NOR» VE «NAND» ile diğer kapıları tasarlayıp,
tasarımda bu 2 entegreyi kullanmak oldukça yararlı olacaktır.
TEMEL LOJİK ELEMANLARIN NAND VE

NOR KAPILARI İLE OLUŞTURULMASI
A A’ A . A’ A .
NOT (DEĞİL) KAPISI

𝐴𝐵 = 𝐴𝐵
𝐴. 𝐵 = 𝐴′ + 𝐵′
A A.B
A
.
B A 𝐴𝐵
. A.B A.B
.
B
B
AND (VE) KAPISI

𝐴 + 𝐵 = 𝐴′ . 𝐵′ 𝐴+𝐵 =𝐴+𝐵
A
B
A+B A
.
A.B A A+B
B
. B
OR (VEYA) KAPISI
𝐴. 𝐵 = 𝐴′ + 𝐵′
𝐴ҧ
A
A 𝐴. 𝐵
A 𝐴. 𝐵 𝐴′ + 𝐵′ 𝐴′ + 𝐵′
B
B
B 𝐵ത
NAND (VE DEĞİL) KAPISI

𝐴 + 𝐵 = 𝐴′ . 𝐵′
𝐴+𝐵 𝐴ҧ 𝐴+𝐵
A A
𝐴′. 𝐵′ A
B 𝐴′. 𝐵′ B
𝐵ത
B
NOR (VEYA DEĞİL) KAPISI

• Lojik eşitlikteki devre temel kapılar ile çizilir. Ardından herbir kapı
yerine ‘VEDEĞİL’ veya ‘VEYADEĞİL’ eşdeğeri çizilerek yeni lojik
devre oluşturulur.
• Oluşan devrede ard arda bağlı ‘DEĞİL’ kapıları kaldırılır, devre
sadeleşmiş olur.
• Böylece lojik eşitlik ‘NOR’ veya ‘NAND’ ile gerçekleştirilmiş olur.
Örnek: F=(ABC)+(A’BC’) ifadesini sadece ‘VEDEĞİL’ (NAND)

kapıları ile gerçekleştiriniz.
Çizim yöntemi ile sadeleştirme

A 𝐴𝐵𝐶
B
C
𝐴𝐵𝐶 + 𝐴′𝐵𝐶′
F
𝐴′𝐵𝐶′

A
B
C
A
B
C

A
B
C

A
B
C
𝐹

ÖDEV: F=(A+B)(A’+B)(A’+B’) ifadesini sadece ‘VEYADEĞİL’
(NOR) kapıları ile gerçekleştiriniz.

Lojik işaretlerin ‘VEDEĞİL’ kapıları ile gerçekleştirilecekse çarpım,
‘VEYADEĞİL’ ile gerçekleştirilecekse toplama işlemleri ile ifade
edilmesi yöntemine ‘matematiksel yöntem ile sadeleştirme’ denir.
Çarpımların toplamı ifadesinin çarpımlar şekline dönüştürülmesi için 2
kere değili alınır. De Morgan kuralları ile toplama işlemi çarpımlar
haline dönüşür.
Matematiksel Yöntem ile Sadeleştirme

Örnek: 𝐹 = 𝐴𝐵𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴′ 𝐵′ 𝐶′ ifadesini sadece ‘VEDEĞİL’ kapıları ile
gerçekleyiniz.
Çözüm: VEDEĞİL kapılarına dönüşüm için ifadenin tamamının çarpım
haline dönmesi lazım bu yüzden çift değil almamız uygun olur.
𝐹 = 𝐴𝐵𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴′ 𝐵′ 𝐶′
= 𝐴𝐵𝐶. 𝐴′ 𝐵𝐶′. 𝐴′ 𝐵′ 𝐶′
Örnek: 𝐹 = 𝐴𝐵𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴′ 𝐵′ 𝐶′ ifadesini sadece ‘VEDEĞİL’ kapıları ile gerçekleyiniz.
Çözüm: VEDEĞİL kapılarına dönüşüm için ifadenin tamamının
çarpım haline dönmesi lazım bu yüzden çift değil almamız uygun olur.
𝐹 = 𝐴𝐵𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴′ 𝐵′ 𝐶′ = 𝐴𝐵𝐶. 𝐴′ 𝐵𝐶′. 𝐴′ 𝐵′ 𝐶′
A
B
C
.. .
. . F
. .
.
Örnek: 𝐹 = 𝐴 + 𝐵 . 𝐴 + 𝐵′ . 𝐴′ + 𝐵′ ifadesini sadece ‘VEYADEĞİL’
(NOR) kapıları ile gerçekleyiniz.
Çözüm: VEYA DEĞİL kapılarına dönüşüm için ifadenin tamamının toplam
haline dönmesi lazım bu yüzden çift değil almamız uygun olur.
𝐹 = 𝐴 + 𝐵 . 𝐴 + 𝐵 ′ . 𝐴′ + 𝐵 ′
= 𝐴 + 𝐵 + 𝐴 + 𝐵 ′ + 𝐴′ + 𝐵 ′
Örnek: 𝐹 = 𝐴 + 𝐵 . 𝐴 + 𝐵′ . 𝐴′ + 𝐵′ ifadesini sadece
‘VEYADEĞİL’ (NOR) kapıları ile gerçekleyiniz.
Çözüm: VEYA DEĞİL kapılarına dönüşüm için ifadenin tamamının
toplam haline dönmesi lazım bu yüzden çift değil almamız uygun olur.
𝐹 = 𝐴 + 𝐵 . 𝐴 + 𝐵 ′ . 𝐴′ + 𝐵 ′ = 𝐴 + 𝐵 + 𝐴 + 𝐵 ′ + 𝐴 ′ + 𝐵 ′
Örnek: 𝐹 = 𝐴 + 𝐵 . 𝐴 + 𝐵′ . 𝐴′ + 𝐵′ ifadesini sadece ‘VEYADEĞİL’ (NOR) kapıları ile gerçekleyiniz.
Çözüm: VEYA DEĞİL kapılarına dönüşüm için ifadenin tamamının toplam haline dönmesi lazım bu yüzden çift değil
almamız uygun olur.
𝐹 = 𝐴 + 𝐵 . 𝐴 + 𝐵 ′ . 𝐴′ + 𝐵 ′ = 𝐴 + 𝐵 + 𝐴 + 𝐵 ′ + 𝐴 ′ + 𝐵 ′
A
B . .
. . F
.
.
Örnek: Q= 𝐴. 𝐵 ′ + 𝐴′ 𝐵 + 𝐴𝐶′ ifadesini sadece ‘VEDEĞİL’
(NAND) kapıları ile gerçekleyiniz.
Çözüm: VE DEĞİL kapılarına dönüşüm için ifadenin tamamının
çarpım haline dönmesi lazım bu yüzden çift değil almamız uygun olur.
𝐹 = 𝐴. 𝐵 ′ + 𝐴′ 𝐵 + 𝐴𝐶′ = 𝐴. 𝐵. 𝐴′ . 𝐵 . 𝐴. 𝐶′
Örnek: F= 𝐴. 𝐵 ′ + 𝐴′ 𝐵 + 𝐴𝐶′ ifadesini sadece ‘VEDEĞİL’ (NAND) kapıları ile gerçekleyiniz.
Çözüm: VE DEĞİL kapılarına dönüşüm için ifadenin tamamının çarpım haline dönmesi lazım bu yüzden
çift değil almamız uygun olur.
A
B
..
𝐹 = 𝐴. 𝐵 ′ + 𝐴′ 𝐵 + 𝐴𝐶′ = 𝐴. 𝐵. 𝐴′ . 𝐵 . 𝐴. 𝐶′
𝐴. 𝐵
. 𝐴𝐵
. . 𝐴ҧ
𝐴′ 𝐵
F
C . 𝐶ҧ 𝐴𝐶′
Örnek: 3 Bitlik octal bir kod için Çift eşitlik (Even parity) çıkışı veren
devreyi sadece NOR (VEYADEĞİL) kapılarını kullanarak tasarlayınız.
Çözüm: Önce doğruluk tablosunu yapalım

A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Örnek: 3 Bitlik octal bir kod için Çift eşitlik (Even parity) çıkışı veren devreyi
sadece NOR (VEYADEĞİL) kapılarını kullanarak tasarlayınız.
Çözüm: Lojik ifadeyi bulalım. NOR kullanacağımız için toplamın fazla olduğu
maxtermleri alabiliriz.
A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
𝑄 = ෑ 0,3,5,6 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
İfadenin NOR ile yapılması için tümünün toplam şeklinde yazılması
gerekmektedir.
𝑄 = ෑ 0,3,5,6 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
𝑄 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
𝑄 = 𝐴 + 𝐵 + 𝐶 + 𝐴 + 𝐵′ + 𝐶 ′ + 𝐴′ + 𝐵 + 𝐶 ′ + (𝐴′ + 𝐵′ + 𝐶)
A
B
C
A
B
C
Q
A
B
C
B
C
Örnek: 3 anahtarlı bir sistemde anahtarlardan sadece 2 tanesinin kapalı
olması olması durumunda lambanın yandığı sistemi
a) NAND kapıları ile tasarlayınız.
b) NOR kapıları ile tasarlayınız.
A B C Q
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶′
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
Çözüm: sadece NAND kapıları için tümünün çarpım halinde olması
lazım. Tamamının iki kez değilini alırsak.
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′
= 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ = 𝐴′ 𝐵𝐶. 𝐴𝐵′ 𝐶. 𝐴𝐵𝐶 ′
A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
a) NAND kapıları ile;
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶+ 𝐴𝐵𝐶 ′
A
B
C
A Q
B
C
A
B
C
b) NOR kapıları ile
Çözüm: sadece NOR kapıları için tümünün çarpım halinde olması
lazım. Çarpım olan ifadelerin iki kez değilini alırsak.
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′

𝑄 = 𝐴 + 𝐵′ + 𝐶′ + 𝐴′ + 𝐵 + 𝐶′ + 𝐴′ + 𝐵′ + 𝐶
• https://learn.sparkfun.com/tutorials/logicblocks--digital-
logic-introduction/all
• https://www.ibiblio.org/kuphaldt/electricCircuits/Digital/
DIGI_7.html
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
10.

A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
𝑄 = ෑ 0,3,5,6 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
İfadenin NOR ile yapılması için tümünün toplam şeklinde yazılması
gerekmektedir.
𝑄 = ෑ 0,3,5,6 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
𝑄 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
𝑄 = 𝐴 + 𝐵 + 𝐶 + 𝐴 + 𝐵′ + 𝐶 ′ + 𝐴′ + 𝐵 + 𝐶 ′ + (𝐴′ + 𝐵′ + 𝐶)
A
B
C
A
B
C
Q
A
B
C
B
C
Örnek: 3 anahtarlı bir sistemde anahtarlardan sadece 2 tanesinin kapalı
b) NOR kapıları ile tasarlayınız.
A B C Q
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶′
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′
A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
a) NAND kapıları ile;
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶+ 𝐴𝐵𝐶 ′
A
B
C
A Q
B
C
A
B
C
b) NOR kapıları ile
Çözüm: sadece NOR kapıları için tümünün çarpım halinde olması
lazım. Çarpım olan ifadelerin iki kez değilini alırsak.
𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′

𝑄 = 𝐴 + 𝐵′ + 𝐶′ + 𝐴′ + 𝐵 + 𝐶′ + 𝐴′ + 𝐵′ + 𝐶
• KARNO HARİTALARI
KARNAUGH MAPS
(K-maps)
• Lojik devre tasarlarken elde edilen fonksiyonları grafiksel olarak
sadeleştirmek için yaygın olarak kullanılan iki yöntem vardır.
1. Karnaugh Haritaları
2. Quine-McCluskey
Bunlaran karno haritalarını işleyeceğiz.

Maurice Karnaugh tarafından 1953 yılında sunulmuştur.
Karnaugh Haritaları
• Hücrelerin kullanıldığı bu yöntemde, her hücre bir değer ifae eder. ‘n’
değişken içeren bir çizelgede 2𝑛 hücre bulunur.
• Çizelgedeki düşey hücrelere ‘kolon’ veya ‘sütun’, yatay hücrelere ise
‘satır’ adı verilir. Karnaugh haritalarında hücreler GRAY koduna göre
dizilir. Sol üst köşeye değişkenler yazılır.
İki değişkenli karnaugh haritaları:
A AB=00 old. A
0 1 A=0 kolonu ile A’ A
B B
B=0 satırının
0 𝑚0 𝑚2 B’ Kesiştiği hücre 𝑚0 B’ 𝐴′ 𝐵′ 𝐴𝐵′
Minterm’üne denk
1 𝑚1 𝑚3 B Gelir. B 𝐴′ 𝐵 𝐴𝐵
A’ A
• 3 Değişkenli Karno Haritaları
C
0 1
AB AB
00 01 11 10
C
00
′ ′ ′ ′ ′ ′ ′ ′
𝐴𝐵𝐶 𝐴 𝐵𝐶 AB𝐶 𝐴𝐵 𝐶 0 1
0
𝑚0 𝑚2 𝑚6 𝑚4
01
𝐴′ 𝐵′ 𝐶 𝐴′ 𝐵𝐶 𝐴𝐵𝐶 𝐴𝐵′ 𝐶 2 3
1 B
𝑚1 𝑚3 𝑚7 𝑚5
11
6 7
10
4 5
𝐶’ 𝐶
AB
00 01 11 10
CD 𝐴𝐵𝐶𝐷 = 1001 = 1. 23 + 1. 20 = 9
00
0 4 12 8
01
1 5 13 9
11
3 7 15 11
10
2 6 14 10
• NOT= Karno haritasındaki hücrelere doğruluk tablosundaki fonksiyon
çıktıları taşınır. Herbir hücrenin karşılığı olan değere ait çıktı doğruluk
tablosundan okunur. Doğruluk tablosundaki çıktılardan ‘0’ların bir
değeri olmadığından ‘1’ olan çıktılar hücrelere yerleştirilir.
Örn: Doğruluk tablosu verilen fonksiyonu karno haritasına yerleştiriniz.
A B C Q AB
00 01 11 10
0 0 0 0 𝑚0 C
0 0 1 0 𝑚1 𝐴′ 𝐵′ 𝐶 ′ 𝐴′ 𝐵𝐶 ′ AB𝐶 ′ 𝐴𝐵′ 𝐶 ′
0
0 1 0 1 𝑚2 𝑚0 𝑚2 𝑚6 𝑚4
0 1 1 1 𝐴′ 𝐵′ 𝐶 𝐴′ 𝐵𝐶 𝐴𝐵𝐶 𝐴𝐵′ 𝐶
1
1 0 0 0 𝑚1 𝑚3 𝑚7 𝑚5
1 0 1 1
1 1 0 1
1 1 1 0
A B C Q AB
00 01 11 10
0 0 0 0 𝑚0 C
0 0 1 0 𝑚1 𝐴′ 𝐵′ 𝐶 ′ 𝐴′ 𝐵𝐶 ′ AB𝐶 ′ 𝐴𝐵′ 𝐶 ′
0
0 1 0 1 𝑚2 𝑚0 𝑚2 𝑚6 𝑚4
0 1 1 1 𝑚3 𝐴′ 𝐵′ 𝐶 𝐴′ 𝐵𝐶 𝐴𝐵𝐶 𝐴𝐵′ 𝐶
1
1 0 0 0 𝑚4 𝑚1 𝑚3 𝑚7 𝑚5
1 0 1 1 𝑚5
AB
1 1 0 1 𝑚6 00 01 11 10
C
1 1 1 0 𝑚7
0 1 1
1 1 1
• Doğruluk tablosuna göre ‘1’ değerlerinin yerleştirilmesinin ardından
gruplama işlemi yapılır. Yan yana veya alt alta bulunan hücrelerdeki
‘1’ler gruplanır. Gruplama yapılırken şu kurallar ve adımlar izlenir.
1. Yan yana veya alt alta bulunan gruplamada iki veya ikinin kuvveti
sayıdaki hücre gruplandırılır. 20 = 1, 21 = 2, 22 = 4, ….
Karnaugh Haritaları- Hücrelerin

Gruplandırılması ve Sadeleştirme
2. Herbir grup farklı isimlendirilir. Ve gruplarda herhangi bir ‘0’ bulunmaz.

3. Herhangi bir gruba girmiş olan ‘1’ başka gruba da girebilir ve
gruplandırma çapraz yapılamaz.

4. Haritanın en sağı ve solu veya en üstü ve altı birleşik kabul edilebilir.

5. Haritadaki bütün hücreler ‘1’ ise sonuç ‘1’ kabul edilir.
AB
00 01 11 10
CD
00 1 1 1 1
Q=1 olur.
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
6. Oluşturulan grupların ifade ettiği kombinasyonlar, grubun bulunduğu
kolonlar veya sütunlar boyunca değişim göstermeyen değişkeneler
alınarak oluşturulur. Değişim gösteren değişkenler göz ardı edilir.

Örnek:
𝐹 =𝐴+𝐵
Örnek:
𝐴′𝐶
𝐴𝐵
Örnek: F=(A’+B’+C).(A’+B’+C’) ifadesinin en sade halini karno haritası ile bulunuz.
AB
00 01 11 10
C AB
00 01 11 10
C
0 1 1 0 1
0 1 1 0 1
1 1 1 0 1
1 1 1 0 1
AB
00 01 11 10 𝐵′
C 𝐴′
𝐹 = 𝐴′ + 𝐵′
0 1 1 0 1
AB’
1 1 1 0 1
𝐹 = 𝐴′ + 𝐴𝐵′
Örnek:
𝑂𝑢𝑡 = 𝐵′ 𝐷′
• Örn: 𝐹 = 𝐴′ 𝐵𝐶 + 𝐴′ 𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ + 𝐴′ 𝐵𝐶′ lojik ifadesini sadeleştirin.
AB BC
00 01 11 10 00 01 11 10
C A
0 1 1 0 1 1 1
1 1 1 1 1
𝐴′ 𝐶 𝐵𝐶’ 𝐴′ 𝐶 𝐵𝐶’
𝐹 = 𝐴′ 𝐶 + 𝐵𝐶′ 𝐹 = 𝐴′ 𝐶 + 𝐵𝐶′
Karno Haritaları ile Boolean Eşitlikleri sadeleştirilebilir.

• Örn: 𝐹 = 𝐴𝐵𝐶 ′ + 𝐴′ 𝐵𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴𝐵𝐶 ifadesini Karno haritası
yöntemiyle sadeleştiriniz ve Boolean aritmetiği ile sonucu kontrol
ediniz.
C
0 1
AB
00 0 0 𝐹=𝐵
01 1 1
𝐵
11 1 1
10 0 0
• Örn: 𝐹 = σ 0,1,2,4,5,6,8,9,12,13,14 Mintermleri ile verilen lojik
ifadenin en sade halini bulup sadece iki girişli NOR kapıları ile
gerçekleştiriniz.
AB
00 01 11 10
CD
00 1 1 1 1 𝐶′
01 1 1 1 1
11
𝐹 = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′
10 1 1 1
𝐴′ 𝐷′ 𝐵𝐷′
• 𝐹 = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′ ifadesinin sadece NOR kapıları ile
tasarlanması için hepsinin toplama işlemi olması gerekir.
𝐹 = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′ = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′ = 𝐶 ′ + 𝐴 + 𝐷 + 𝐵′ + 𝐷
.
𝐴+𝐷 𝐴 + 𝐷 + 𝐷 + 𝐵′
A
D .
𝐴 + 𝐷 + 𝐷 + 𝐵′
.
.
B 𝐷 + 𝐵′
C
• https://learn.sparkfun.com/tutorials/logicblocks--digital-logic-introduction/all
• https://www.ibiblio.org/kuphaldt/electricCircuits/Digital/DIGI_7.html
• https://www.electrical4u.com/binary-to-gray-code-converter-and-grey-to-binary-code-
converter/
• https://www.geeksforgeeks.org/introduction-of-k-map-karnaugh-map/
• https://www.allaboutcircuits.com/worksheets/karnaugh-mapping/
• http://www.ee.surrey.ac.uk/Projects/Labview/minimisation/karnaugh.html
• https://www.technocrazed.com/8-7-larger-4-variable-karnaugh-maps
• http://www.ee.surrey.ac.uk/Projects/Labview/minimisation/karrules.html
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
11.
• KARNO HARİTALARI
KARNAUGH MAPS
(K-maps)
• Lojik devre tasarlarken elde edilen fonksiyonları grafiksel olarak
sadeleştirmek için yaygın olarak kullanılan iki yöntem vardır.
1. Karnaugh Haritaları
2. Quine-McCluskey
Bunlaran karno haritalarını işleyeceğiz.

Maurice Karnaugh tarafından 1953 yılında sunulmuştur.
• Hücrelerin kullanıldığı bu yöntemde, her hücre bir değer ifae eder. ‘n’
değişken içeren bir çizelgede 2𝑛 hücre bulunur.
• Çizelgedeki düşey hücrelere ‘kolon’ veya ‘sütun’, yatay hücrelere ise
‘satır’ adı verilir. Karnaugh haritalarında hücreler GRAY koduna göre
dizilir. Sol üst köşeye değişkenler yazılır.
İki değişkenli karnaugh haritaları:
A AB=00 old. A
0 1 A=0 kolonu ile A’ A
B B
B=0 satırının
0 𝑚0 𝑚2 B’ Kesiştiği hücre 𝑚0 B’ 𝐴′ 𝐵′ 𝐴𝐵′
Minterm’üne denk
1 𝑚1 𝑚3 B Gelir. B 𝐴′ 𝐵 𝐴𝐵
A’ A
C
0 1
AB AB
00 01 11 10
C
00
′ ′ ′ ′ ′ ′ ′ ′
𝐴𝐵𝐶 𝐴 𝐵𝐶 AB𝐶 𝐴𝐵 𝐶 0 1
0
𝑚0 𝑚2 𝑚6 𝑚4
01
𝐴′ 𝐵′ 𝐶 𝐴′ 𝐵𝐶 𝐴𝐵𝐶 𝐴𝐵′ 𝐶 2 3
1 B
𝑚1 𝑚3 𝑚7 𝑚5
11
6 7
10
4 5
𝐶’ 𝐶
AB
00 01 11 10
CD 𝐴𝐵𝐶𝐷 = 1001 = 1. 23 + 1. 20 = 9
00
0 4 12 8
01
1 5 13 9
11
3 7 15 11
10
2 6 14 10
• NOT= Karno haritasındaki hücrelere doğruluk tablosundaki fonksiyon
çıktıları taşınır. Herbir hücrenin karşılığı olan değere ait çıktı doğruluk
tablosundan okunur. Doğruluk tablosundaki çıktılardan ‘0’ların bir
değeri olmadığından ‘1’ olan çıktılar hücrelere yerleştirilir.
A B C Q AB
00 01 11 10
0 0 0 0 𝑚0 C
0 0 1 0 𝑚1 𝐴′ 𝐵′ 𝐶 ′ 𝐴′ 𝐵𝐶 ′ AB𝐶 ′ 𝐴𝐵′ 𝐶 ′
0
0 1 0 1 𝑚2 𝑚0 𝑚2 𝑚6 𝑚4
0 1 1 1 𝐴′ 𝐵′ 𝐶 𝐴′ 𝐵𝐶 𝐴𝐵𝐶 𝐴𝐵′ 𝐶
1
1 0 0 0 𝑚1 𝑚3 𝑚7 𝑚5
1 0 1 1
1 1 0 1
1 1 1 0
A B C Q AB
00 01 11 10
0 0 0 0 𝑚0 C
0 0 1 0 𝑚1 𝐴′ 𝐵′ 𝐶 ′ 𝐴′ 𝐵𝐶 ′ AB𝐶 ′ 𝐴𝐵′ 𝐶 ′
0
0 1 0 1 𝑚2 𝑚0 𝑚2 𝑚6 𝑚4
0 1 1 1 𝑚3 𝐴′ 𝐵′ 𝐶 𝐴′ 𝐵𝐶 𝐴𝐵𝐶 𝐴𝐵′ 𝐶
1
1 0 0 0 𝑚4 𝑚1 𝑚3 𝑚7 𝑚5
1 0 1 1 𝑚5
AB
1 1 0 1 𝑚6 00 01 11 10
C
1 1 1 0 𝑚7
0 1 1
1 1 1
• Doğruluk tablosuna göre ‘1’ değerlerinin yerleştirilmesinin ardından
gruplama işlemi yapılır. Yan yana veya alt alta bulunan hücrelerdeki
‘1’ler gruplanır. Gruplama yapılırken şu kurallar ve adımlar izlenir.
1. Yan yana veya alt alta bulunan gruplamada iki veya ikinin kuvveti
sayıdaki hücre gruplandırılır. 20 = 1, 21 = 2, 22 = 4, ….

2. Herbir grup farklı isimlendirilir. Ve gruplarda herhangi bir ‘0’ bulunmaz.

3. Herhangi bir gruba girmiş olan ‘1’ başka gruba da girebilir ve
gruplandırma çapraz yapılamaz.

4. Haritanın en sağı ve solu veya en üstü ve altı birleşik kabul edilebilir.

5. Haritadaki bütün hücreler ‘1’ ise sonuç ‘1’ kabul edilir.
AB
00 01 11 10
CD
00 1 1 1 1
Q=1 olur.
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
6. Oluşturulan grupların ifade ettiği kombinasyonlar, grubun bulunduğu
kolonlar veya sütunlar boyunca değişim göstermeyen değişkeneler
alınarak oluşturulur. Değişim gösteren değişkenler göz ardı edilir.

Örnek:
𝐹 =𝐴+𝐵
Örnek:
𝐴′𝐶
𝐴𝐵
Örnek: F=(A’+B’+C).(A’+B’+C’) ifadesinin en sade halini karno haritası ile bulunuz.
AB
00 01 11 10
C AB
00 01 11 10
C
0 1 1 0 1
0 1 1 0 1
1 1 1 0 1
1 1 1 0 1
AB
00 01 11 10 𝐵′
C 𝐴′
𝐹 = 𝐴′ + 𝐵′
0 1 1 0 1
AB’
1 1 1 0 1
𝐹 = 𝐴′ + 𝐴𝐵′
Örnek:
𝑂𝑢𝑡 = 𝐵′ 𝐷′
• Örn: 𝐹 = 𝐴′ 𝐵𝐶 + 𝐴′ 𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ + 𝐴′ 𝐵𝐶′ lojik ifadesini sadeleştirin.
AB BC
00 01 11 10 00 01 11 10
C A
0 1 1 0 1 1 1
1 1 1 1 1
𝐴′ 𝐶 𝐵𝐶’ 𝐴′ 𝐶 𝐵𝐶’
𝐹 = 𝐴′ 𝐶 + 𝐵𝐶′ 𝐹 = 𝐴′ 𝐶 + 𝐵𝐶′
Karno Haritaları ile Boolean Eşitlikleri sadeleştirilebilir.

• Örn: 𝐹 = 𝐴𝐵𝐶 ′ + 𝐴′ 𝐵𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴𝐵𝐶 ifadesini Karno haritası
yöntemiyle sadeleştiriniz ve Boolean aritmetiği ile sonucu kontrol
ediniz.
C
0 1
AB
00 0 0 𝐹=𝐵
01 1 1
𝐵
11 1 1
10 0 0
• Örn: 𝐹 = σ 0,1,2,4,5,6,8,9,12,13,14 Mintermleri ile verilen lojik
ifadenin en sade halini bulup sadece iki girişli NOR kapıları ile
gerçekleştiriniz.
AB
00 01 11 10
CD
00 1 1 1 1 𝐶′
01 1 1 1 1
11
𝐹 = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′
10 1 1 1
𝐴′ 𝐷′ 𝐵𝐷′
• 𝐹 = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′ ifadesinin sadece iki girişli NOR kapıları ile
tasarlanması için hepsinin toplama işlemi olması gerekir.
𝐹 = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′ = 𝐶 ′ + 𝐴′ 𝐷′ + 𝐵𝐷′ = 𝐶 ′ + 𝐴 + 𝐷 + 𝐵′ + 𝐷
.
𝐴+𝐷 𝐴 + 𝐷 + 𝐷 + 𝐵′
A
D .
𝐴 + 𝐷 + 𝐷 + 𝐵′
.
.
B 𝐷 + 𝐵′
C

A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
A B C Q
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
𝑄 = ෑ 0,3,5,6 = 𝐴 + 𝐵 + 𝐶 . 𝐴 + 𝐵′ + 𝐶 ′ . 𝐴′ + 𝐵 + 𝐶 ′ . (𝐴′ + 𝐵′ + 𝐶)
Çözüm: Şimdi karnough haritası ile sadeleştirelim.
A B C Q
C
0 0 0 0 0 1
AB
0 0 1 1
0 1 0 1 00 1 𝐴′ 𝐵′ 𝐶
0 1 1 0
1 0 0 1 01 1 𝐴′ 𝐵𝐶′
1 0 1 0
1 1 0 0 11 1 𝐴𝐵𝐶
1 1 1 1
10
𝑄 = 𝐴′ 𝐵′ 𝐶 + 𝐴′ 𝐵𝐶 ′ + 𝐴𝐵𝐶
Örnek: 3 anahtarlı bir sistemde anahtarlardan en az 2 tanesinin kapalı
1. Karnaugh haritaları yöntemiyle sadeleştiriniz.
2. Sadece 2 girişli NOR kapılarıyla devreyi kurunuz.
A B C Q
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
A B C Q 𝑄 = 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ + 𝐴𝐵𝐶
0 0 0 0
0 0 1 0 A
0 1
BC
0 1 0 0
0 1 1 1 00
1 0 0 0
1 0 1 1 01 1 𝐴𝐶
1 1 0 1
1 1 1 1 11 1 1 𝐵𝐶
10 1 𝐴𝐵
𝑄 = 𝐴𝐶 + 𝐵𝐶 + 𝐴𝐵
𝑄 = 𝐴𝐶 + 𝐵𝐶 + 𝐴𝐵 Sadece iki girişli NOR (VEYA DEĞİL) kapıları ile tasarlayacağız.
𝑄 = 𝐴𝐶 + 𝐵𝐶 + 𝐴𝐵 = 𝐴𝐶 + 𝐵𝐶 + 𝐴𝐵 = 𝐴′ + 𝐶′ + 𝐵′ + 𝐶 ′ + 𝐴′ + 𝐵′
A . . 𝐴′ + 𝐶′
𝐴′ + 𝐶′ + 𝐵′ + 𝐶 ′
𝐴′ + 𝐶′ + 𝐵′ + 𝐶 ′
B . Q
C . ..
𝐵′ + 𝐶 ′
𝐴′ + 𝐵′
1
AB
00 01 11 10
CD
00 1 1
01 1 1
11
10 1 1
Çeşitli Karnaugh Örnekleri

1
AB
00 01 11 10
CD 𝐵′ 𝐷′
00 1 1
01 1 1 𝐵𝐶 ′ 𝐷
11
10 1 1
𝑄 = 𝐵′ 𝐷′ + 𝐵𝐶 ′ 𝐷
2
AB
00 01 11 10
CD
00 1 1 1 1
01 1 1
11
10 1 1 1 1

2
AB
00 01 11 10
CD
00 1 1 1 1 𝐵𝐶′
01 1 1
11
𝐷′
10 1 1 1 1
𝑄 = 𝐵𝐶 ′ + 𝐷′

3
AB
00 01 11 10
CD
00 1 1 1
01 1 1 1
11 1 1 1
10

3
𝑨′ 𝑪′
AB
00 01 11 10
CD
𝑩′ 𝑪′
00 1 1 1
01 1 1 1
11 1 1 1 𝑩′ 𝑫
10
𝑨′ 𝑫 𝑄 = 𝐴′ 𝐶 ′ + 𝐵′ 𝐶 ′ + 𝐵′ 𝐷 + 𝐴′ 𝐷

4
5
6
Beş ve Altı Değişkenli Karnough Haritaları
5 değişkenli Karnough haritası 2 adet 4 değişkenli Karnough
haritasının bileşimi ile 6 değişkenli Karnough ise 2 adet 5 değişkenli
Karnough haritasının bileşimi ile elde edilir.
Örn: 𝐹 𝐴, 𝐵, 𝐶, 𝐷, 𝐸 = σ 0,2,4,6,9,11,13,15,17,25,27,29,31 minterm
ifadesini sadeleştiriniz.
CDE
000 001 011 010 110 111 101 100
AB
00 1 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1
CDE
000 001 011 010 110 111 101 100
AB
00 1 1 1 1
01 1 1 1 1 𝐴′ 𝐵′ 𝐸′
11 1 1 1 1
10 1
𝐵𝐸
𝐴𝐶 ′ 𝐷′ 𝐸
′ ′ ′ ′
𝑭 = 𝑨𝑪 𝑫 𝑬 + 𝑩𝑬 + 𝑨 𝑩 𝑬′
• Bazı durumlarda ‘1’ ve ‘0’ gibi lojik fonksiyonların dışında kesin
olmayan durumlarda bulunabilir. Örneğin; 4 bitle ifade edilen onluk
sistemde 9’dan sonrası oluşmaz.
• Bu kullanılmayan durumlar farketmeyen durum olarak nitelendirilir.
• Fark etmeyen (don’t care) durumlara ‘1’ veya ‘0’ konulmaz. Onun
yerine ‘X’ veya ‘d’ konur.
• Gruplamada bu ‘X’ durumu ‘1’ veya ‘0’ olarak kabul edilebilir.
Farketmeyen (Don’t Care) Durumlu Lojik ifadeler

Örn: 𝐹 = σ 0,1,5,8,12,14,15 ve 𝑑 = σ 6,7,11
AB
00 01 11 10
CD
00 1 1 1
01 1 1
11 X 1 X
10 X 1

Örn: 𝐹 = σ 0,1,5,8,12,14,15 ve 𝑑 = σ 6,7,11
AB
00 01 11 10
CD
′ ′ 𝐴𝐶 ′ 𝐷′
𝐴 𝐵 𝐶′ 00 1 1 1
01 1 1 𝐴′ 𝐶 ′ 𝐷
11 X 1 X
𝐵𝐶
10 X 1

• https://www.electrical4u.com/binary-to-gray-code-converter-and-grey-to-binary-code-
converter/
• https://techwritingcareer.com/liechtml/Digital/DIGI_8.html
• https://www.cs.tau.ac.il/~nin/Courses/mivne98/design/kmaps.html
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
13.
1
AB
00 01 11 10
CD
00 1 1
01 1 1
11
10 1 1

1
AB
00 01 11 10
CD 𝐵′ 𝐷′
00 1 1
01 1 1 𝐵𝐶 ′ 𝐷
11
10 1 1
𝑄 = 𝐵′ 𝐷′ + 𝐵𝐶 ′ 𝐷
2
AB
00 01 11 10
CD
00 1 1 1 1
01 1 1
11
10 1 1 1 1

2
AB
00 01 11 10
CD
00 1 1 1 1 𝐵𝐶′
01 1 1
11
𝐷′
10 1 1 1 1
𝑄 = 𝐵𝐶 ′ + 𝐷′

3
AB
00 01 11 10
CD
00 1 1 1
01 1 1 1
11 1 1 1
10

3
𝑨′ 𝑪′
AB
00 01 11 10
CD
𝑩′ 𝑪′
00 1 1 1
01 1 1 1
11 1 1 1 𝑩′ 𝑫
10
𝑨′ 𝑫 𝑄 = 𝐴′ 𝐶 ′ + 𝐵′ 𝐶 ′ + 𝐵′ 𝐷 + 𝐴′ 𝐷

4
5
6
Beş ve Altı Değişkenli Karnough Haritaları
5 değişkenli Karnough haritası 2 adet 4 değişkenli Karnough
haritasının bileşimi ile 6 değişkenli Karnough ise 2 adet 5 değişkenli
Karnough haritasının bileşimi ile elde edilir.
Örn: 𝐹 𝐴, 𝐵, 𝐶, 𝐷, 𝐸 = σ 0,2,4,6,9,11,13,15,17,25,27,29,31 minterm
ifadesini sadeleştiriniz.
CDE
000 001 011 010 110 111 101 100
AB
00 1 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1
CDE
000 001 011 010 110 111 101 100
AB
00 1 1 1 1
01 1 1 1 1 𝐴′ 𝐵′ 𝐸′
11 1 1 1 1
10 1
𝐵𝐸
𝐴𝐶 ′ 𝐷′ 𝐸
′ ′ ′ ′
𝑭 = 𝑨𝑪 𝑫 𝑬 + 𝑩𝑬 + 𝑨 𝑩 𝑬′
• Bazı durumlarda ‘1’ ve ‘0’ gibi lojik fonksiyonların dışında kesin
olmayan durumlarda bulunabilir. Örneğin; 4 bitle ifade edilen onluk
sistemde 9’dan sonrası oluşmaz.
• Bu kullanılmayan durumlar farketmeyen durum olarak nitelendirilir.
• Fark etmeyen (don’t care) durumlara ‘1’ veya ‘0’ konulmaz. Onun
yerine ‘X’ veya ‘d’ konur.
• Gruplamada bu ‘X’ durumu ‘1’ veya ‘0’ olarak kabul edilebilir.

Örn: 𝐹 = σ 0,1,5,8,12,14,15 ve 𝑑 = σ 6,7,11
AB
00 01 11 10
CD
00 1 1 1
01 1 1
11 X 1 X
10 X 1

Örn: 𝐹 = σ 0,1,5,8,12,14,15 ve 𝑑 = σ 6,7,11
AB
00 01 11 10
CD
′ ′ 𝐴𝐶 ′ 𝐷′
𝐴 𝐵 𝐶′ 00 1 1 1
01 1 1 𝐴′ 𝐶 ′ 𝐷
11 X 1 X
𝐵𝐶
10 X 1

Örnek: Aşağıda görülen devre bir fotokopi makinesinin kontrol devresidir. Makinenin
içerisinde kağıdın yolu üzerinde 4 tane anahtar bulunmaktadır. Anahtarlar normalde
açıktır ve kağıt geçerken anahtarları kapatmaktadır. Herhangi iki veya daha fazla
anahtarın kapatılması durumunda çıkışta ‘1’ oluşmasını sağlayan lojik devreyi
tasarlayınız.
+5V
S1
+5V
S2
Lojik ÇIKIŞ
+5V
Devre
S3
+5V
S4
Örnek: Aşağıda görülen devre bir fotokopi makinesinin S1 S2 S3 S4 Q
kontrol devresidir. Makinenin içerisinde kağıdın yolu 0 0 0 0 0
üzerinde 4 tane anahtar bulunmaktadır. Anahtarlar normalde 0 0 0 1 0
açıktır ve kağıt geçerken anahtarları kapatmaktadır. Herhangi
0 0 1 0 0
iki veya daha fazla anahtarın kapatılması durumunda çıkışta
‘1’ oluşmasını sağlayan lojik devreyi tasarlayınız. 0 0 1 1 1
0 1 0 0 0
+5V 0 1 0 1 1
S1 0 1 1 0 1
+5V 0 1 1 1 1
S2 1 0 0 0 0
Lojik ÇIKIŞ
+5V 1 0 0 1 1
Devre
S3 1 0 1 0 1
+5V
1 0 1 1 1
S4 1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
S1 S2 S3 S4 Q
S1=A , S2=B, S3=C VE S4=D diyelim.
0 0 0 0 0
0 0 0 1 0 AB
00 01 11 10
0 0 1 0 0 CD
0 0 1 1 1
0 1 0 0 0 00 1
0 1 0 1 1
0 1 1 0 1 01 1 1 1
0 1 1 1 1
1 0 0 0 0 11 1 1 1 1
1 0 0 1 1
1 0 1 0 1 10 1 1 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
AB
00 01 11 10
CD
00 1
01 1 1 1
11 1 1 1 1
10 1 1 1
AB
00 01 11 10
CD
𝐴𝐵
00 1
𝐴𝐷
𝐵𝐷 01 1 1 1
11 1 1 1 1 𝐶𝐷
10 1 1 1
𝐴𝐶
𝑩𝑪
𝑄 = 𝐵𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶𝐷 + 𝐴𝐷 + 𝐴𝐵
A B C D
𝑄 = 𝐵𝐷 + 𝐵𝐶 + 𝐴𝐶 + 𝐶𝐷 + 𝐴𝐷 + 𝐴𝐵
• Örn. Bir hava alanından şehir merkezine 20 dakikada bir bir
helikopter seferi düzenlenmektedir. Helikopterde bulunan bir sayıcı
doğal ikili kodla helikoptere binen yolcuları saymaktadır.
Helikopterler 7 kişiliktir. Helikopter’in kalkması için:
• 1) Kalkış zamanı gelmediyse, helikopterin dolmuş olması
• 2) Kalkış zamanı geldiyse, içinde en azından 3 yolcu olması
gereklidir.
• Kalkış zamanı geldiğinde helikopterdeki zaman sabitinin T çıkışı
lojik ‘1’ olmakta, aksi durumda T lojik ‘0’ olmaktadır.
• Yukarda verilen bilgiler uyarınca, pilota kalkış izni veren lojik
devreyi tasarlayınız.
Örn. Bir hava alanından şehir merkezine 20 dakikada bir bir T A B C İZİN
helikopter seferi düzenlenmektedir. Helikopterde bulunan bir 0 0 0 0 0
sayıcı doğal ikili kodla helikoptere binen yolcuları
saymaktadır. Helikopterler 7 kişiliktir. Helikopter’in 0 0 0 1 0
kalkması için: 0 0 1 0 0
1) Kalkış zamanı gelmediyse, helikopterin dolmuş olması 0 0 1 1 0
2) Kalkış zamanı geldiyse, içinde en azından 3 yolcu olması 0 1 0 0 0
gereklidir.
0 1 0 1 0
Kalkış zamanı geldiğinde helikopterdeki zaman sabitinin T
çıkışı lojik ‘1’ olmakta, aksi durumda T lojik ‘0’ olmaktadır. 0 1 1 0 0
Yukarda verilen bilgiler uyarınca, pilota kalkış izni veren 0 1 1 1 1
lojik devreyi tasarlayınız.
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
T A B C İZİN
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0 TA
00 01 11 10
BC
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
00 1
0 1 1 0 0
0 1 1 1 1
01 1
1 0 0 0 0
1 0 0 1 0
11 1 1 1
1 0 1 0 0
1 0 1 1 1
10 1
1 1 0 0 1 𝐴𝐵𝐶
1 1 0 1 1 𝑇𝐴 𝑇𝐵𝐶
1 1 1 0 1 𝑄 = 𝐴𝐵𝐶 + 𝑇𝐴 + 𝑇𝐵𝐶
1 1 1 1 1
A B C D Q
• Örn: 4 Girişli 1 çıkışlı lojik devre girişine
0 0 0 0 0
uygulanan doğal BCD kodundaki sayı 2
0 0 0 1 0
veya 3’e tam bölünebiliyorsa çıkışından
0 0 1 0 1
lojik-1 alınmaktadır. Devreyi sadece 2
0 0 1 1 1
girişli NAND kapıları ile tasarlayınız?
0 1 0 0 1
0 1 0 1 0
• Çözüm: ÖDEV  0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 1
• COMBINATIONAL LOGIC
BİLEŞİK MANTIK DEVRELERİ

• Dijital sistemlerde kullanılan mantık devreleri bileşik devreler
(Combinational) ve ardışıl (sıralı) (Sequential) devreler şeklinde
gruplandırılabilir.
• Bir bileşik devre, giriş değişkenleri, lojik kapılar ve çıkış
değişkenlerinden oluşur.
Çıkış değişkenleri
Bileşik ‘m’ sayıda
Mantık
Devresi
• Çok farklı uygulama alanları bulunan bileşik mantık devreleri dört
farklı Grup altında incelenebilir:
1. kodlama ile ilgili lojik devreler (kodlayıcı – encoder, kod çözücü –
decoder, kod değiştirici/çevirici – code converter).
2. Çoklayıcı devreler, veri seçicileri (multiplexer, data selector)
3. Azlayıcı devreler, veri dağıtıcılar (demultiplexer, data distribütör)
4. Kıyaslama ve aritmetik işlemeler ile ilgili devreler: Karşılaştırıcı
(comparator), toplayıcı (adder), Çıkarıcı (substractor), çarpıcı
(multiplier).
BİLEŞİK MANTIK DEVRELERİ TÜRLERİ

• ‘n’ girişli bir sistemde girişindeki bilgiyi ikili sayı sisteminde
kodlanmış olarak çıkışında veren bileşik devreye ‘kodlayıcı devre’
(encoder) denir.
• kodlayıcı devrelerde herhangi bir anda girişlerde sadece bir tanesi
aktif olabilir ve aktif olan girişe göre ‘m’ bitli çıkış kodu üretilir.
• ‘n’ bit girişli ve ‘m’ bit çıkışlı bir kodlayıcı devrenin blok şeması
görülmektedir. (74147 entegresi mesela)
A0
A1 Q0
A2 Q1
‘n’ bit giriş Bileşik ‘m’ bit giriş
Mantık
Devresi
An-1
Qm-1
Kodlayıcı Devreler (Encoders)

• Dijital sistemlerde bilgiler ikili sayılar olarak temsil edilir ve yapılan
işlemler ikili sayılarla gerçekleştirilir.
• Kod çözücü devresi kodlayıcı devresinin tersini yaparak, ‘n’
sayıdaki giriş hattından gelen ikili bilgileri maksimum 2𝑛 sayıda
çıkış hattına dönüştüren bileşik bir devredir.
• Mesela 7442 entegresi 4 giriş /10 çıkışlı BCD kod çözücü
entegresidir.
Kod Çözücüler (Decoders)

• Kod çevirici, bir kodlama yönteminde ifade edilen bilgiyi, başka bir
kodlama yöntemine çeviren lojik bir devredir. Kod çevirici devrelere
örnek olarak, BCD’den yedi parçalı göstergeye, ikili’den BCD’ye,
ikili’den gray koda, gray kod’dan ikili’ye, BCD’den ASCII vb.
7 8 9
Kod çevirici
4 5 6 Kodlayıcı
(BCD’en 7
(Onlu’dan
1 2 3 parçalı
BCD’ye)
0 gösterge’ye)
Tuş takımı
7 parçalı gösterge
Kod Çeviriciler (Code Converters)

• a için:
AB
00 01 11 10
CD
𝑄𝑎 = 𝐶 ′ 𝐷′ + 𝐴 + 𝐵𝐷 + 𝐵′ 𝐶
00 1 1 x 1
01 0 1 x 1
11 1 1 x x
10 1 0 x x
• Örn: BCD kodlu bir sayıyı 3 fazlalık (Excess-three) koduna çevirecek
devreyi tasarlayalım. (Doğruluk tablosu, karnough haritası, devre)
Onlu A B C D Q1 Q2 Q3 Q4
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
• ÇOKLAYICILAR – VERI SEÇİCİLER
MULTIPLEXERS
DATA SELECTORS
• Çok sayıdaki giriş bilgisinin zaman paylaşımlı olarak sırayla çıkışa
aktarılması olayı, ‘multiplexing – veri seçme/çoklama’ olarak
tanımlanır.
MUX (multiplexer)
SEÇME ÇIKIŞ
0 Q=I0
1 Q=I1
2x1 MUX
S0 S1 Y
0 0 D0
4X1 MUX 0
1
1
0
D1
D2
1 1 D3
S0 S1 S2 Y
0 0 0 D0
0 0 1 D1
0 1 0 D2
0 1 1 D3
1 0 0 D4
1 0 1 D5
1 1 0 D6
1 1 1 D7
8X1 MUX
• Çoklayıcı devreleri, çeşitli dijital sistemlerde farklı uygulama
alanlarında kullanılırlar. Mesela, veri yönlendirme, işlem sıralama,
paralel seri veri dönüşümü, lojik bir fonksiyon üretimi vb.
• 1. Boolean Fonksiyonlarının ve bileşik devrelerin gerçekleştirilmesi
Çoklayıcı uygulamaları
• ‘n’ değişkenli herhangi bir fonksiyonu 2𝑛−1 girişli / 1 çıkışlı
çoklayıcı ile gerçekleştirmek mümkündür.
• Boolean fonsiyonun çoklayıcı ile gerçekleştirilmesinde, n+1
değişkenli bir fonksiyonun değişkenlerinden ‘n’ tanesi bir
çoklayıcının seçme hatlarına bağlanırken, kalan tek değişken
çoklayıcı girileri için kullanılır.
• Mesela A, B, C gibi üç değişkenli bir boolean çoklayıcı girişleri A,
A’, 1, 0 iken seçicilere B ve C değişkenleri bağlanır.
Boolean Fonksiyonlarının ve bileşik

devrelerin gerçekleştirilmesi
İki yöntem öğreneceğiz.
• Örn: 𝐹 𝐴, 𝐵, 𝐶 = σ 1,3,5,6 fonksiyonunun 4x1 çoklayıcı ile
gerçekleştirilmesine yardım edecek uygulama tablosunu çıkaralım
(B ve C girişleri seçici olarak kullanılacak):
𝐼0
𝐼1
𝐼2 4x1
𝐹
MUX
𝐼3
𝑆1 𝑆0
𝐵
𝐶
1. Boolean fonksiyonunun ifade ettiği değerler doğruluk tablosunda
gösterilir. Doğruluk tablosunda kombinasyonlar sıralanarak, çıkışta
‘1’ oluşması istenen kombinasyonlar belirlenir.
Multiplexer A B C F
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
2. Çoklayıcının girişlerinin isimleri yatay olarak yazılarak, altlarına iki
sıra halinde bütün mintermler sıralanır. Sıralamada, ilk satırda A=0
olan mintermler, ikinci satırda A=1 olan mintermler yer alır.
İlk satır A’ ve ikinci satır A olarak isimlendirilir.
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
Multiplexer A B C F
0 0 0 0 0 𝐴′
1 0 0 1 1 𝐴
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
Multiplexer A B C F
𝑰𝟎 0 0 0 0 0 𝐴′ 0 1 2 3
𝑰𝟏 1 0 0 1 1 𝐴 4 5 6 7
𝑰𝟐 2 0 1 0 0
𝑰𝟑 3 0 1 1 1
𝐼0
𝑰𝟎 4 1 0 0 0
𝐼1
𝑰𝟏 5 1 0 1 1
𝐼2
4x1
MUX 𝐹
𝑰𝟐 6 1 1 0 1
𝐼3
7 1 1 1 0
𝑰𝟑
𝑆1 𝑆0
𝐵
𝐶
3. Doğruluk tablosunda çıkışın ‘1’ olduğu minterm değerleri daire
içine alınır.
Multiplexer A B C F 𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
0 0 0 0 0
𝐴′ 0 1 2 3
1 0 0 1 1
2 0 1 0 0
𝐴 4 5 6 7
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
• https://www.electrical4u.com/binary-to-gray-code-converter-and-grey-to-binary-code-converter/
• https://techwritingcareer.com/liechtml/Digital/DIGI_8.html
• https://www.cs.tau.ac.il/~nin/Courses/mivne98/design/kmaps.html
• https://www.youtube.com/watch?v=zELAfmp3fXY
• https://www.geeksforgeeks.org/bcd-to-7-segment-decoder/
• https://sites.google.com/site/tanglindigitalelectronics/basic-digital-circuits/bcd-to-seven-segment-display
• https://www.oreilly.com/library/view/introduction-to-digital/9780470900550/chap7-sec003.html
• https://vlab.amrita.edu/?sub=3&brch=165&sim=904&cnt=1
• https://en.wikipedia.org/wiki/Multiplexer
• https://www.101computing.net/fetching-data-using-a-multiplexer/multiplexer-2-inputs/
• http://csg.csail.mit.edu/6.175/labs/lab1-multiplexers-adders.html
• https://www.electrical4u.com/multiplexer/
• https://gateoverflow.in/251629/multiplexer-circuit-output
Referanslar
İskenderun
Teknik
Üniversitesi

Dönem: 2020 – 2021 (Güz)
14.
• ÇOKLAYICILAR – VERI SEÇİCİLER
MULTIPLEXERS
DATA SELECTORS
• Çok sayıdaki giriş bilgisinin zaman paylaşımlı olarak sırayla çıkışa
aktarılması olayı, ‘multiplexing – veri seçme/çoklama’ olarak
tanımlanır.
MUX (multiplexer)
SEÇME ÇIKIŞ
0 Q=I0
1 Q=I1
2x1 MUX
S0 S1 Y
0 0 D0
4X1 MUX 0
1
1
0
D1
D2
1 1 D3
S0 S1 S2 Y
0 0 0 D0
0 0 1 D1
0 1 0 D2
0 1 1 D3
1 0 0 D4
1 0 1 D5
1 1 0 D6
1 1 1 D7
8X1 MUX
• Çoklayıcı devreleri, çeşitli dijital sistemlerde farklı uygulama
alanlarında kullanılırlar. Mesela, veri yönlendirme, işlem sıralama,
paralel seri veri dönüşümü, lojik bir fonksiyon üretimi vb.
• 1. Boolean Fonksiyonlarının ve bileşik devrelerin gerçekleştirilmesi
Çoklayıcı uygulamaları
• ‘n’ değişkenli herhangi bir fonksiyonu 2𝑛−1 girişli / 1 çıkışlı
çoklayıcı ile gerçekleştirmek mümkündür.
• Boolean fonsiyonun çoklayıcı ile gerçekleştirilmesinde, n+1
değişkenli bir fonksiyonun değişkenlerinden ‘n’ tanesi bir
çoklayıcının seçme hatlarına bağlanırken, kalan tek değişken
çoklayıcı girileri için kullanılır.
• Mesela A, B, C gibi üç değişkenli bir boolean çoklayıcı girişleri A,
A’, 1, 0 iken seçicilere B ve C değişkenleri bağlanır.
Boolean Fonksiyonlarının ve bileşik

devrelerin gerçekleştirilmesi
İki yöntem öğreneceğiz.
𝐼0
𝐼1
𝐼2 4x1
𝐹
MUX
𝐼3
𝑆1 𝑆0
𝐵
𝐶
1. Boolean fonksiyonunun ifade ettiği değerler doğruluk tablosunda
gösterilir. Doğruluk tablosunda kombinasyonlar sıralanarak, çıkışta
‘1’ oluşması istenen kombinasyonlar belirlenir.
Multiplexer A B C F
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
Multiplexer A B C F
0 0 0 0 0 𝐴′
1 0 0 1 1 𝐴
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
Multiplexer A B C F
𝑰𝟎 0 0 0 0 0 𝐴′ 0 1 2 3
𝑰𝟏 1 0 0 1 1 𝐴 4 5 6 7
𝑰𝟐 2 0 1 0 0
𝑰𝟑 3 0 1 1 1
𝐼0
𝑰𝟎 4 1 0 0 0
𝐼1
𝑰𝟏 5 1 0 1 1
𝐼2
4x1
MUX 𝐹
𝑰𝟐 6 1 1 0 1
𝐼3
7 1 1 1 0
𝑰𝟑
𝑆1 𝑆0
𝐵
𝐶
3. Doğruluk tablosunda çıkışın ‘1’ olduğu minterm değerleri daire
içine alınır.
0 0 0 0 0
𝐴′ 0 1 2 3
1 0 0 1 1
2 0 1 0 0
𝐴 4 5 6 7
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
4. Her bir sütun ayrı ayrı incelenir. Bir sütundaki iki minterm daire
içerisine alınmışsa ilgili çoklayıcı girişine ‘1’, iki mintermde daire
içerisine alınmamışsa ilgili çoklaycı girişine ‘0’ uygulanacağını
gösteren işaretleme yapılır.
0 0 0 0 0
𝐴′ 0 1 2 3
1 0 0 1 1
2 0 1 0 0
𝐴 4 5 6 7
3 0 1 1 1
4 1 0 0 0 0 1
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
5. Değişkenin kendisinin temsil edildiği alt minterm daire içerisine
alınmışsa ilgili çoklayıcı girişine ilgili değişken atanır.
0 0 0 0 0
𝐴′ 0 1 2 3
1 0 0 1 1
2 0 1 0 0
𝐴 4 5 6 7
3 0 1 1 1
4 1 0 0 0 0 1 A A’
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
Elde edilen uygulama tablosunun 4x1 MUX devresine uygulanması ile
aşağıdaki devre oluşur. Oluşan devrede B ve C değişkenleri seçme
girişlerine uygulanırken, çoklayıcı girişleri 𝐼0 = 0, 𝐼1 = 1, 𝐼2 = 𝐴, 𝐼3 =
𝐴′ olur.
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
0 𝐴′ 0 1 2 3
1 𝐴 4 5 6 7
4x1
𝐴 𝐹
MUX
𝐴′ 0 1 A A’
𝑆1 𝑆0
𝐵
𝐶
2. YOL
Örn: 𝐹 𝐴, 𝐵, 𝐶 = σ 1,3,5,6 fonksiyonunun 4x1 çoklayıcı ile gerçekleştirilmesine yardım
edecek uygulama tablosunu çıkaralım (B ve C girişleri seçici olarak kullanılacak):
Boolean ifade elde edilir.
A B C F
𝐹 = 𝐴′ 𝐵′ 𝐶 + 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶′
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
2. YOL
MUX ifadesi yazılıp eşlenir.
A B C F 𝐼0
0 0 0 0 𝐼1
4x1
0 0 1 1 𝐼2 𝐹
MUX
𝐼3
0 1 0 0
0 1 1 1 𝑆1 𝑆0
1 0 0 0 𝐵
1 0 1 1 𝐶
1 1 0 1
1 1 1 0 𝐹 = 𝐼0 𝐵′ 𝐶 ′ + 𝐼1 𝐵′ C+𝐼2 𝐵𝐶 ′ +𝐼3 𝐵𝐶
𝐹 = 𝐴′ 𝐵′ 𝐶 + 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ = 0. 𝐵′ 𝐶 ′ + 𝐵′ 𝐶 𝐴′ + 𝐴 + 𝐵𝐶 ′ 𝐴 + 𝐵𝐶𝐴′
2. YOL
MUX ifadesi yazılıp eşlenir.
𝐹 = 𝐴′ 𝐵′ 𝐶 + 𝐴′ 𝐵𝐶 + 𝐴𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ = 0. 𝐵′ 𝐶 ′ + 𝐴′ + 𝐴 𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ + 𝐴′𝐵𝐶
𝐹 = 0𝐵′ 𝐶 ′ + 1𝐵′ 𝐶 + 𝐴𝐵𝐶 ′ + 𝐴′ 𝐵𝐶
𝐹 = 𝐼0 𝐵′ 𝐶 ′ + 𝐼1 𝐵′ C+𝐼2 𝐵𝐶 ′ +𝐼3 𝐵𝐶 0
1
4x1
𝐴 𝐹
MUX
𝐴′
𝑆1 𝑆0
𝐵
𝐶
Örn: 𝐹 𝐴𝐵𝐶 = σ 1,3,5,6 Fonksiyonunu 4x1 MUX ile
gerçekleştireceğimizi ve S1 ve S0 seçme girişleri için A ve B
değişkenlerini, çoklayıcı girişleri için C değişkenini kullanacağımızı
varsayalım. 𝐼0
𝐼1
𝐶 𝐼2
4x1
Multiplexer A B C F MUX 𝐹
𝐼0 0 0 0 0 0 𝐼3
𝐼0 1 0 0 1 1 𝑆1 𝑆0
𝐼1 2 0 1 0 0
𝐴
𝐼1 3 0 1 1 1
𝐵
𝐼2 4 1 0 0 0
𝐼2 5 1 0 1 1
𝐼3 6 1 1 0 1 𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
𝐼3 7 1 1 1 0 𝐶′ 0 2 4 6
𝐶 1 3 5 7
C C C C’
Örn: 𝐹 𝐴𝐵𝐶 = σ 1,3,5,6 Fonksiyonunu 4x1 MUX ile
gerçekleştireceğimizi ve S1 ve S0 seçme girişleri için A ve B
değişkenlerini, çoklayıcı girişleri için C değişkenini kullanacağımızı
varsayalım. 𝐶
𝐶
4x1
Multiplexer A B C F 𝐶 𝐹
MUX
𝐼0 0 0 0 0 0 𝐶′
𝐼0 1 0 0 1 1 𝑆1 𝑆0
𝐼1 2 0 1 0 0
𝐴
𝐼1 3 0 1 1 1
𝐵
𝐼2 4 1 0 0 0
𝐼2 5 1 0 1 1
𝐼3 6 1 1 0 1 𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑
𝐼3 7 1 1 1 0 𝐶′ 0 2 4 6
𝐶 1 3 5 7
C C C C’
Örn:𝐹 𝐴𝐵𝐶𝐷 = σ 0,1,3,4,8,9,15 fonksiyonunu 8x1 çoklayıcı
(MUX) ile gerçekleştiriniz. (A değişkeni veri girişlerine, BCD
değişkenleri ise seçme girişlerine uygulanacaktır.)
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑 𝑰𝟒 𝑰𝟓 𝑰𝟔 𝑰𝟕
A’ 0 1 2 3 4 5 6 7
A 8 9 10 11 12 13 14 15
1 1 0 A’ A’ 0 0 A
𝑰𝟎 𝑰𝟏 𝑰𝟐 𝑰𝟑 𝑰𝟒 𝑰𝟓 𝑰𝟔 𝑰𝟕
A’ 0 1 2 3 4 5 6 7
A 8 9 10 11 12 13 14 15
1 1 0 A’ A’ 0 0 A
1 𝐼0
𝐼1
0 𝐼2
𝐼3 8X1
𝐼4 MUX
𝐼5
F
𝐼6
A 𝐼7
B 𝑆2
C 𝑆1
D 𝑆0
S0 S1 Y
0 0 I0
2x1 mux’lar ile 4x1 MUX

0 1 I1
1 0 I2
1 1 I3
8X1 MUX’un 2tane 4x1 ve 1 tane 2x1 MUX ile tasarımı
Tek bir girişten aldığı bilgileri, her bir çeşit giriş bilgisi farklı çıkışta
olacak şekilde dağıtım yapan devrelere DEMUX denir.
AZLAYICILAR-VERİ DAĞITICILAR (Demultiplexer –

Data distributors - DEMUX)
• İki sayıyı karşılaştıran ve büyüklerini belirleyen bileşik devreler,
büyüklük karşılaştırıcı (magnitude comparator) olarak isimlendirilir.
• Karşılaştırma sonucu, A>B, A=B, A<B’yi belirleyen üç konum ile
belirlenir.
Karşılaştırıcılar - COMPARATORS
4-bit / 8bit comparator
• Toplama, çıkarma, çarpma ve bölme işlemlerini yapan devrelere,
aritmetik işlem devreleri denir.
ARİTMETİK İŞLEM DEVRELERİ

• 0+0=0
• 0+1=1
• 1+0=1
• 1+1=10 (elde=1, toplam=0)
• İlk üç işlemde tek basamaklı bir sayı elde edilirkne, son işlemde ikinci
basamak ortaya çıkar ve ikinci basamak ‘elde biti’ (carry bit) olarak
isimlendirilir.
• İki biti toplayan devreler ‘YARIM TOPLAYICI – HALF ADDER’, üç bitin
toplamını yapan devreler ise ‘TAM TOPLAYICI – FULL ADDER’ olarak
adlandırılır.
Toplayıcı devreleri (ADDERS)

• Girişine uygulanan iki biti toplayıp, sonucu toplam (sum) ve elde
(carry) şeklinde veren toplayıcı devresi, YARIM TOPLAYICI olarak
isimlendirilir.
YARIM TOPLAYICI
• Üç adet bir bitlik sayının toplamını gerçekleştiren ve sonucu S ve C
olarak isimlendirilen iki çıkış hattında gösteren devre TAM
TOPLAYICI olarak adlandırılır.
TAM TOPLAYICI (FULL ADDER)

TAM TOPLAYICI (FULL ADDER)
Paralel
toplayıcı
• Lojik devrelerde yapılan ikinci temel işlem çıkarmadır. İki bitin
çıkarmasını yapan devreye YARIM ÇIKARICI – HALF
SUBSTRACTOR, üç bitin çıkarmasını yapan devreye ise TAM
ÇIKARICI – FULL SUBTRACTOR devresi denir.
Çıkarıcı Devreleri (Subtractor Circuits)

YARIM ÇIKARICI – Half
subtractor - HS
Full subtractor –tam
çıkarıcı -FS
• https://www.chegg.com/homework-help/questions-and-answers/write-vhdl-programs-4x1-multiplexer-using-2x1-multiplexers-test-
bench-test--block-diagram--q32944704
• https://www.tutorialspoint.com/digital_circuits/digital_circuits_multiplexers.htm
• https://en.wikipedia.org/wiki/Multiplexer
• https://hackaday.com/2016/09/06/hackaday-dictionary-muxdemux/
• https://www.researchgate.net/publication/343361725_Chapter_6_Combinational_Logic_using_MSI_LSI_Comparators/figures?lo=1&ut
m_source=google&utm_medium=organic
• https://learnabout-electronics.org/Digital/dig43.php
• https://www.electronicshub.org/digital-comparator-and-magnitude-comparator/
• https://www.electronicsengineering.nbcafe.in/half-adder-and-full-adder-circuit/
• https://circuitdigest.com/tutorial/full-adder-circuit-theory-truth-table-construction
• http://elektrikelektronikegitimi.blogspot.com/2018/05/lojik-devrelerde-toplama-islemi-yapan_79.html
• https://www.elektromania.net/default.asp?tid=560&kw=entegre
• https://slideplayer.biz.tr/slide/9224643/
• https://www.google.com/url?sa=i&url=https%3A%2F%2Fcircuitdigest.com%2Ftutorial%2Ffull-subtractor-circuit-and-its-
construction&psig=AOvVaw1BE6qIbkB1fSgdkLnOg8vx&ust=1610556235465000&source=images&cd=vfe&ved=0CAIQjRxqFwoTC
KiBxNTrlu4CFQAAAAAdAAAAABAD
Referanslar

Sayısal Tasarım Birleştirilmiş PDF

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Sayısal Tasarım Birleştirilmiş PDF

Uploaded by

Copyright:

Available Formats

İskenderun

Birim: Mühendislik ve Doğa Bilimleri Fakültesi

• Örn: 25,639 10 , sayısının 10 tümleyenini (r tümleyenini) bulunuz

• NOT: İkili sayı sistemindeki bir sayının 2 tümleyenini bulmanın en

• Örn: 0,0110 2 , sayısının 2 tümleyenini (r tümleyenini) bulunuz

• Örn: 3250 10 , sayısının 10 tümleyenini (r tümleyenini) bulunuz

İkili sayı sisteminde Toplama ve çıkarma

R tümleyen aritmetiği ile Çıkarma

R tümleyen aritmetiği ile Çıkarma

• Çözüm: M=3250 , N=7253

• Sonuç= -4003 olur.

R tümleyen aritmetiği ile Çıkarma

• Sonuç = -00100 olur.

• Örn: 52520 10 sayısının ‘r-1’ tümleyeni (9 tümleyeni) nedir?

r-1 tümleyen aritmetiği

• Örn: 0,3267 10 sayısının 9 tümleyeni (r-1 tümleyeni) nedir?

r-1 tümleyen aritmetiği

• Örn: 101100 2 sayısının r-1 tümleyeni (1 tümleyeni) nedir?

r-1 tümleyen aritmetiği

r-1 tümleyen aritmetiği

• NOT: ‘r-1’ tümleyeni alınıp 1 eklendiğinde ‘r’ tümleyeni bulunabilir.

r-1 tümleyen aritmetiği

r-1 tümleyen aritmetiği

• Örn: M=72532 ve N=03250 ise M-N işlemini r-1 tümleyen ile

r-1 tümleyen ile çıkartma

• Örn: Onluk tabanda, M=72532 ve N=03250 ise M-N işlemini r-1

r-1 tümleyen ile çıkartma

• Örn: Onluk tabanda, M=03250 ve N=72532 ise M-N işlemini r-1

r-1 tümleyen ile çıkartma

• Örn: İkilik tabanda, M=1010100 ve N=1000100 ise M-N işlemini

r-1 tümleyen ile çıkartma

r-1 tümleyen aritmetiği

r-1 tümleyen aritmetiği

Sayısal Kodlar (BCD-Binary Coded

• Örn: 263 10 = ? 𝐵𝐶𝐷 = 001001100011 𝐵𝐶𝐷

BCD – 8421 KODU

İkili sayıların Gray Koduna

Birim: Mühendislik ve Doğa Bilimleri Fakültesi

Ricky McCormick's encrypted

Sayısal Kodlar (BCD-Binary Coded

• Örn: 263 10 = ? 𝐵𝐶𝐷 = 001001100011 𝐵𝐶𝐷

BCD – 8421 KODU

İkili sayıların Gray Koduna çevrilmesi

Gray Kodlu bir sayının ikili sayılara çevrimi

Artı 3 (Excess 3) Kodu

Artı 3 (Excess 3) Kodu

Eşitlik (Parity) Kodu

• 2. Tek Eşitlik: Bilgideki ‘1’ lerin sayısı tek olmalıdır.

Eşitlik (Parity) Kodu

Bar (çubuk) kodu

Alfa sayısal (Alphanumeric) kodlar

• Bir değişkenin değilinin değili 𝐴′′ = 𝐴Ӗ = 𝐴

3. Değişim Kanunu (Cummulative Law):

4. Birleşme Kanunu (Associative Law)

6. Yutma Kanunu (Absorption Law)

Yalnızca Boolean matematiğinde geçerlidir.

8. De Morgan Kanunları: VEYA DEĞİL ve VEDEĞİL işlemlerinden

Boolean Matematiği kullanılarak karmaşık ifadelerin sadeleştirilmesi

Örn: A+A.B=A ispatını yapınız.

BOOLEAN KURALLARI ile SADELEŞTİRME

Çözüm:𝐴 + 𝐴.ҧ 𝐵 =𝐴.ҧ 𝐴𝐵

Örn: F=A’B+A+A.B ifadesini sadeleştirin.

BOOLEAN KURALLARI ile SADELEŞTİRME

Çözüm: B+C=X desek