Câu hỏi về lý thuyết, đọc về phân cực và ứng dụng của diode

Ý nghĩa của việc phân cực cũng như các bước phân tích ac, mục đích của các tụ trong mạch

1. Giải các mạch FET sau bằng Đại số hoặc Đường tải Loadline
Tính VGSq, IDq, VG, VS, VDS

VD minh họa có trong slide bài giảng

Hoặc tham khảo 1 slide sau:

Đây là phương pháp đồ thị Loadline

Còn phương pháp đại số, giải PT bậc 2

2
𝑉𝐺𝑆
Giữa: VGS = -IDRS lắp vào biểu thức 𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − 𝑉 )
𝐺𝑆(𝑜𝑓𝑓)

Sau khi giải có 2 nghiệm Id và cần lập luận loại bỏ 1 nghiệm

Dạng 2:

Xác định các tham số Dòng điện Idss và Ugs(off) và các dòng ID tương ứng với đồ thị I-V đã cho của một
link kiện JFET như sau:
 2. Phân tích AC các mạch FET sau

Tính hằng số Av, điện áp ra

VD: The transconductance of a FET used in a voltage-amplifier circuit is gm= 2500 µS and the load
resistance is 12 k. Determine the voltage gain of the amplifier circuit. Biết RD = RL

Ans: Transconductance, gm = 2500 mS = 2500 × 10–6 S

Load resistance, RL = 12 k  = 12,000 

Rd = RD//RL = R=/2 = 6000 

Voltage gain, Av = – gmRd = – 2.500 × 10 –6 × 6000 = – 15

Gợi ý:

Nếu không có RL thì Rd = RD, còn nếu có tải thì Rd = RD//RL

gm đã có công thức theo IDSS và VGSQ, VGS(off). Các bạn cần tính VGSq nếu mạch chưa cho:

Nếu mạch đã cho gm thì tính Rd rồi lắp công thức Av là được (chú ý đổi đơn vị gm về S, VD: 1000 µS =
100010-6 S

Mạch D-MOSFET chú ý Zero bias

 3. Xây dựng biểu thức và tính toán điện thế ra (hoặc điện trở) của các mạch op-amp sau

Gợi ý: Tính lần lượt từng op-amp. (thực tế đây là mạch op-amp nhiều tầng khuếch đại). Đầu ra của op-
amp trước là đầu vào của op-amp sau
Tối thiểu hóa hàm logic sau: F (ABCD) = m(1, 2, 4, 5, 8, 9, 11, 13, 14)

- Dùng bìa K-map

- Viết biểu thức sau khi Tối thiểu
- Thực hiện mạch logic sau tối thiểu dùng các cổng logic cơ bản: and or not

Phân tích đầu ra mạch đếm sau

Vẽ đầu ra Q0,Q1,Q2Q3 theo xung clock đã cho

Phân tích tín hiệu ra của 01 D-FF sau