RAUNARSKI SISTEMI

(TEORIJA)

1. Nacrtaj i objasni dijagram stanja za tok izvrenja naredbe.

Kod svake naredbe razlikujemo dve faze:
1) faza pripreme, pribavljanja naredbe (op.fetch)
2) faza izvrenja (execution)
I priprema i izvrenje traju vei broj taktnih inetrvala, pri emu za svaku naredbu prvo sledi faza
pripreme, a zatim faza izvrenja. U toku faze izvrenja pojedinih naredbi mogue je da se
obraanje memoriji vrsi vie puta. Detaljan pregled toka izvrenja naredbe dat je sledeim
dijagramom stanja.

Dijagram stanja za tok izvrenja naredbe

a)
b)
c)
d)

izraunavanje adrese naredbe odreuje se adresa naredne naredbe koja e se izvriti

priprema naredbe CPU ita naredbu iz memorijske lokacije
dekodiranje naredbe
izraunavanje adrese operanda ako se tipom operacije predvia obraanje operandu u
memoriji ili ako je dostupan preko U/I odreuje se adresa operanda
e) priprema operanda pribavlja se operand iz memorije ili se on ita iz U/I jedinice
f) operacija nad podacima obavlja se predviena operacija
g) smetaj operanda upisuje se razultat u memoriju ili u U/I jedinicu

2. Nacrtaj i objasni hijerarhijsku piramidu memorije.

Hijerarhija memorije

Karakteristike memorijskog sistema su:

a) Lokacija mesto gde se fiziki nalazi (CPU, glavna memorija, spoljanja memorija,...)
2

b) Kapacitet obim podatka u memorijskoj lokaciji, broj podataka koji se mogu smestiti
c) Jedinica prenosa
d) Metod pristupa sekvencijalni, direktni, proizvoljni i asocijativni
Sekvencijalni zapisi su jedinice podataka. Pristup se izvodi u linearnoj sekvenci kada se
deljivi
u- mehanizam, pomera se tekue na eljenu lokaciju. Vreme pristupa proizvoljnom zapisu je
veliko. (trake)
Direktni postoji deljivi u- mehanizam. Blokovi i zapisi imaju jedinstvenu adresu koja
je odreena fizikom lokacijom. Pristup je direktan da bi se postiglo pribliavanje, a zatim sledi
sekvencijalni da bi se dolo do krajnje lokacije. Vreme pristupa je varijabilno. (disk)
Proizvoljni svaka adresabilna lokacija u memoriji je jedinstveno fiziki povezana u
adresni mehanizam. Vreme pristupa je konstantno. (glavna memorija)
Asocijativni karakteristian je za memorija sa proizvoljnim pristupom koje
dozvoljavaju istovremeno poreenje polja bitova u okviru rei sa specificiranim oblikom za sve
memorijske rei. Rec iz memorije se pribavlja na osnovu sadraja a ne njene adrese. Svaka
lokacija ima svoj adresni mehanizam. Vreme pristupa je konstantno (koristi se kod ke
memorije)

3. Nacrtaj emu i objasni organizaciju procesne jedinice oko tri magistrale.

U ovom sluaju operacija ( R2 )= ( R0 )+ ( R1 ) se realizuje kao jedna mikro operacija.

Osnovne karakteristike ove arhitekture su:
a) postie se velika brzina rada jer se podaci istovremeno mogu prenositi po tri magistrale
b) za realizaciju veza potrebne je velika povrina ipa
c) u toku izvrenja jedne mikro operacije nije dozvoljen upis i itanje u isti registar kao na
primer
( R0 ) ( R 0 ) + ( R1 ) ili
( R 1 ) ( R 0 ) + ( R1 )

4. Dati emu koja prikazuje kako se interna magistrala koja je razdvojena

na ulaznu i izlaznu povezuje na magistralu podataka i objasniti tokove
podataka prilikom operacija ulaz i izlaz.

Kod operacije izlaza dozvola rada predaje je na aktivnom niskom nivou kao i dozvole S 1 ...
S n . Kod operacije ulaza dozvola rada prijema je na aktivno niskom nivou i dozvoljen je upis u
leeve L1 do Ln .

5. Objasniti razloge za uvodjenje stanja ekanja, nacrtati dijagram koji

sadri stanje ekanja, i objasniti funkciju brojaa stanja.

Neusklaenost brzine rada procesora i dogaaja u spoljnom svetu. Brzina rada procesora je za
nekoliko redova veliine vea od brzine kojom se deavaju dogaaji u spoljnom svetu.

 Najjednostavnije reenje za problem sinhronizacije lei u uvoenju linije spremnosti (ready line).
Stanjem na ovoj liniji spoljni ureaj, kome se procesor obraa ( U/I ureaj, memorija, ...), ukazuje
da je spreman za prenos podataka. Procesor testira stanje na ovoj liniji i zavrava naredbu koju je
zapoeo tek kada utvrdi da je spoljni ureaj spreman za razmenu.
Period ekanja je celobrojni umnoak taktnog perioda.
S obzirom da dijagram prikazuje pet razliitih stanja, broja stanja se realizuje kao trostepeni broja
po modulu 5. Kod starog dijagrama load je bio aktivan samo kada se prelazilo iz 24 za naredbe koje
nisu koristile ALU. Ovde load ima sloenu funkciju. Postavlja broja stanja:
iz 24 (IN, OUT)
iz 25 (MOV, NOP)

iz 35 (ADD, SUB, OR, ...).

6. Nacrtati dijagram toka aktivnosti procesora kod izvrenja jedne naredbe.

Dijagram toka aktivnosti CPU-a u toku izvrenja jedne naredbe

Kod svake naredbe razlikujemo dve faze:

1) faza pripreme, pribavljanja naredbe (op.fetch)
6

2) faza izvrenja (execution)

I priprema i izvrenje traju vei broj taktnih inetrvala, pri emu za svaku naredbu prvo sledi faza
pripreme, a zatim faza izvrenja. U toku faze izvrenja pojedinih naredbi mogue je da se
obraanje memoriji vrsi vie puta. Detaljan pregled toka izvrenja naredbe dat je sledeim
dijagramom stanja.

7. Tipovi ROM-a.
Sadraj ROM-a definie se tokom fabrikacije memorijskog ipa (korisnik specificira sadraj
proizvodjau). ipovi su jeftiniji kada se rade velike serije. Koriste se tamo gde program ne treba
menjati .
PROM (Programmable ROM)
Vea cena u odnosu na ROM.
Postoji mogunost da se PROM programatorom postavi sadraj memorije.
Topljivi osigurai (metalne veze) pregorevaju ili ne u zavisnosti da li se upisuje 0 ili 1.
Proces je nereverzibilan (jedno programiranje).
Za izmenu sadraja potreban je novi ip.
Pogodan za logike aplikacije (tabele za preslikavanje ili razna dekodiranja).
EPROM (Erasable PROM)
Postoji mogunost brisanja
prozor za prodor UV svetlosti
Moe se vie puta brisati i programirati
Pogodno za razvoj prototipova
EEPROM (Electrical EPROM)

E2 PROM

Brie se i programira elektrinim putem

Ne mora se brisati ceo sadraj.

8. Nacrtaj eme i objasni postindeksiranje i preindeksiranje.

Kod indeksiranja postoje dve mogunosti u zavisnosti od toga da li se indeksiranje obavja pre
ili posle indirekcije:

Postindeksiranje
EA=(A)+(R)
Sadraj adresnog polja se koristi za pristup memorijskoj lokaciji koja sadri direktnu adresu.
Ova adresa se zatim indeksira od strane vrednosti registra.
7

Preindeksiranje
EA=(A+(R))
Adresa se izraunava kao kod indeksiranja. U ovom sluaju izraunata adresa ne sadri
operand nego adresu operanda.

9. Tri najcesca nacina adresiranja sa razmetajem su.

Naini adresiranja sa razmetajem su:
a) relativno adresiranje - registar kome se implicitno obraamo je PC. Adresi tekue
naredbe dodaje se adresno polje i formira EA. Adresno polje se obino tretira kao broj
u dvojnom komplementu. Na ovaj nain efektivna adresa je razmestaj koji je
relativan u odnosu na adresu naredbe.
b) bazno registarsko adresiranje - registar kome se obraamo sadri memorijsku adresu,
a adresno polje sadri razmestaj u odnosu na tu adresu.
c) indeksiranje - adresnim poljem se obraamo adresi glavne memorije, a registar kome
se obraamo sadri pozitivni razmetaj u odnosu na tu adresu. Vazna karakteristika
indeksiranja je ta da obezbeuje mehanizam za obavljanje iterativnih operacija.
Autoindeksiranje
EA=A+(R)
(R)(R)+1

10. Nacrtaj dijagram toka aktivnosti kod prihvatanja zahteva za prekid i

objasni kako se omoguava prekid po dubini.

Prekid po dubini se postie tako to se neposredno pre tela prekidne rutine omogui prekid i
odmah nakon onemogui. Ovo treba izvesti tako da se ne poremeti rad sadraj steka.

11.

Nacrtaj emu i objasni ulaz-izlaz preslikan na memoriju.

Koriste se iste naredbe kao i za rad sa memorijom

Nema posebnih naredbi
Koriste se isti signali MR i MW
Memorijski prostor je jedinstven
Procesor tretira statusne registre i registre za podatke kao memorijske lokacije
Smanjuje se adresni prostor
Veci broj uredjaja koji se mogu prikljuiti
Prividno neogranieni broj uredjaja koji se moe prikljuiti

12. Nacrtaj i objasni tipian dvoadresni format. ta je to simetrina naredba?

Za svaku od mogunosti kod simetrine naredbe navesti duinu naredbe u
reima.

10

11

Tipovi naredbi koje su relativne u odnosu na specifikaciju izvornog i odredinog operanda:

1. naredbe tipa registar-u-registar, (1 re)

2. naredbe tipa registar-u-memoriju, (2 rei)

3. naredbe tipa memorija-u-registar (2 rei)

4. naredbe tipa memorija-u-memoriju (3 rei)

Naredba je simetrina ukoliko podrava sva etiri tipa.

13.

Neka jednoprocesorski sistem ima n U-I modula koji mogu biti

potencijalni izvori prekida. Nacrtati emu koja koristi princip lananja i
objasniti vektorske prekide.

12

Dogaaj da se pamti u IRQ flip-flopu U/I ureaja, a signalizira se procesoru preko linije
INTR. Ureaj koji je zahtevao prekid se identifikuje predajom svog vektor broja. U sluaju
kada vie od jednog ureaja zahteva prekid istovremeno, arbitranim postupkom se odluuje
koji ureaj moe generisati vektor. Vektor prekida se moe interpretirati kao identifikator
uslune rutine, ili kao identifikator zahtevaoca prekida. Veina mikroprocesora ima
jednostavan sistem prekida koji moe da se usloi dodavanjem spoljne logike. INTR se
potvruje preko INTRA (Interrupt Acknowledge). Obino postoji unutranji flip-flop za
omoguavanje prekida koji se postavlja kada je prekid odobren, a brie nakon prihvatanja.
Flip-flop za dozvolu prekida moe da se postavi i softverskim putem. Kada se zahtev za
prekid ne prihvata kaemo da je maskiran.
Vektorski prekidi
Kada nekoliko spoljnih ureaja alje zahtev za prekid CPU-u, neophodno je da se
identifikuje specifini izvor prekida sa ciljem da se selektuje odgovarajua rutina za obradu
prekida. Ova aktivnost se obavlja specijalnim ciklusom priznavanja prekida (Interrupt
Acknowledge Cycle) na spoljnoj magistrali. U toku ovog ciklusa ne obavlja se memorijska
ili UI operacija, ve se adresira ureaj koji je generisao zahtev za prekid, a koji predaje CPUu identifikacioni kod. Kod koji se ita u toku ciklusa priznavanja prekida koristi se od strane
CPUa kao indeks u memorijskom polju. U tom polju se smetaju informacije kojima se
odredjuje poetak rutine za obradu prekida. Vektorski prekidi se mogu maskirati.

14. Nacrtati emu koja prikazuje kako je UI interfejs povezan na sistemsku

magistralu. Prvo navesti, a zatim objasniti 5 osnovnih grupa funkcija koje
treba da obavi UI interfejs.

13

Osnovne funkcije koje treba da obavi U-I interfejs moemo svrstati u:

a) upravljake i sinhronizujue
b) komuniciranje sa CPU-om
c) komuniciranje sa U-I uredjajem
d) baferovanje podataka
e) detekcija greke
Upravljake i sinhronizujue
Upravljanje prenosom podataka iz spoljnjeg ureaja ka CPU-u podrazumeva sledeu sekvencu
dogaaja:
CPU ispituje U-I interfejs da bi odredio status pridruenog ureaja
U-I interfejs vraa status ureaja
Ako je ureaj spreman za prenos, CPU zahteva prenos, izdavanjem komande U-I
interfejsu
U-I interfejs dobija podatak, od spoljnog ureaja
Vri se prenos podataka iz U-I interfejsa ka CPU-u
Komuniciranje sa CPU-om ukljuuje:
dekodiranje komandi U-I interfejs prihvata komade od CPU-a. Ove komande se
predaju preko upravljake magistrale, ili magistrale za podatke. (npr interfejs za disk
prihvata komande Read sector, Write sector, Seek track no, ...)
14

prenos podataka razmena podataka imeu CPU-a i U-I interfejsa obavlja se preko
magistrale podataka
raportiranje statusa (da li je interfejs izvrio prethodno zadatu U-I komandu; na to
ukazuju statusni signali BUSY i READY)
prepoznavanje adrese (mora da prepozna jedinstvenu adresu svake periferije kojom
upravlja)

Komuniciranje sa U-I ureajem

U ovu komunikaciju ukljuene su komande, statusne informacije i podaci. Upravljaki signali:
transfer podataka od spoljnjog ureaja ka interfejsu je iz ugla procesora INPUT ili
READ
transfer podataka os spoljnjpg ureaja ka interfejsu je iz ugla procesora OUTPUT ili
WRITE
Baferovanje podataka
Podaci se iz glavne memorije predaju U-I interfejsu brzinom koja je svoljstvena memoriji
odnosno procesoru. Podaci se zatim baferuju u U-I interfejs , potom se predaju spoljnem ureaju
brzinom koju diktira spoljni ureaj. Vai i obrnuto. Interfejs sa jedne strane radi brzinom
svoljestvenoj procesoru, a sa druge periferalu.
Detekcija greke
Interfejs mora biti sposoban da detektuje greku i obavesti CPU o tipu greke. Tipovi greaka
mogu biti:
mehanike
elektrine
greke u prenosu

15

15.Organizacija procesne jedinice.

Interna magistrala nalazi se unutar mikroprocesora i povezuje razliite elemente, prvenstveno
elemente procesne jedinice (ALU, registri i dr.). Razmotriemo organizaciju procesne jedinice
oko:
jedne
dve i
tri interne magistrale

Da bi doneli sud o brzini obrade podataka, kod ovakvo organizovanog mikroprocesora

analizitamo koliko je vremena potrebno da se izvri sledea operacija:
(R0)=(R0)+(R1)
Sabrati sadraje registra R0 i R1, a rezultat smestiti na lokaciju (R0). Za realizaciju ove operacije
potrebno je obaviti sledee mikro-operacije:
(BUF1)(R0)
(ACC)(R1)
(BUF2)(ACC)
(R0)(BUF1)+(BUF2)
Osobine organizacije oko jedne megistrale su:
organizacija se odlikuje jednostavnom arhikekturom
spora je
ne zahteva veliku povrinu ipa.

16

Kao i kod predhodnog sluaja operacija tipa (R0)=(R0)+(R1) moe se obaviti na sledei nain:
(BUF1)(R0)
(R0) (BUF1)+(R1)
Na osnovu analiziranog primera zakljuuje se:
prednost arhiktekture je to se podaci mogu istovremeno prenositi po obema
magistralama ime se ubrzava rad sistema
potreban je vei broj veza u samom ipu
u toku izvrenja jedne mikro-operacije nije dozvoljen upis i itanje u isti registar kao na
primer (R1)(BUF1)+(R1).

16. Nacrtati i objasniti format naredbe usovnog skoka kod hipotetikog

raunara. Prikai i skraeni format i navedi moguu duinu skoka u
bajtovima kod skraenog formata.

Skraeni format je: 1110xxxx zzzzzzzz, gde je zzzzzzzz nii bajt adrese. Skok se skrauje na
(-128,+127) u odnosu na tekuu instrukciju.

17

17. Zajednika interna magistrala.

18. Tipovi RAM-a.

U RAM ipovima uva se informacija koja se menja u toku normalnog rada sistema. RAM
moe biti:
Statiki SRAM (flip-flop za svaki bit)
Dinamiki DRAM (tranzistor za svaki bit koristi se kapacitivnost izmeu gejta i sorsa)
Dinamiki RAM je jeftiniji ali zahteva osveavanje. NVRAM (NonVolatile RAM) je veoma brzi
statiki RAMkod koga je kao rezerva na istop ipu identino EEPROM polje. SRAM se koristi u
normalnom reimu, anjegov sadraj se moe brzo preneti u EEPROM kada nestane napajanje.
Po dolasku napajanja podaci se uzimaju iz EEPROM-a.

19. Projektovanje registarskog polja (RF).

Registarsko polje 4xn

18

20. Adresni naini rada.

Adresno polje kod tipinog formata naredbi je veoma ogranieno, a elja programera je da se
moe obratiti velikom broju lokacija. Tipini naini adresiranja kod 16-bitnih procesora su:
a) neposredno

Operand prestavlja deo nardbe (OPERAND=A). Koristi se kod definisanja konstanti ili
za postavljanje poetne vrednosti promenjivih. Ne postoji dodatno obraanje, sem onog
koje je potrebno za pribavljanje naredbe. Nedostatak je to to je obim broja ogranien
obimom adresnog polja.
b) direktno

Adresno polje sadri efektivnu adresu operanda (EA=A). Jedno obraanje memoriji. Ne
postoji botreba za posebnim izraunavanjem adrese. Nedostatak je to se manipulie sa
ogranienim adresnim prostorom.

19

c) indirektno

Naredba poseduje adresno polje kojim se moe posluiti kof obraanja memorijskoj
adresi koja sadri adresu operanda EA=(A). Ako je duina adresnog polja N moe se
N
adresirati 2 razliitih memorijskih lokacija. Zahtevaju se dva memorijska obraanja,
prvim se pribavlja adrese, a drugim operand.
d) registarsko

Razlika u odnosu na direktno adresiranje je u tome to se adresnim poljem specificira

registar, a ne adresa u glavnoj memoriji. Prednosti su te da je adresno polje naredbe malo
i nije potrebno dodatno obraanje memoriji. Nedostatak je taj da je daresni prostor
ogranien brojem registra CPU-a.
e) registarsko indirektno

Analogno indirektnom adresiranju sa tom razlikom to se adresno polje naredbe odnosi

na specifikaciju registra, a ne spesifikacije memorijske lokacije. Prednosti su te da je
adresno polje naredbe malo i nije potrebno dodatno obraanje memoriji. Nedostatak je taj
da je daresni prostor ogranien brojem registra CPU-a. Treba naglasiti da postoji samo
jedno obraanje memoriji.

20

f) adresiranje sa razmetajem

Ovakvo adresiranje je moan nain adresiranja jer se kombinuje mogunost direktnog i

registarsko indirektnog adresiranja. Neophodno je da naredba ima dva adresna polja pri
emu je jedno eksplicitno. Vrednost koja se nalazi u jednom adresnom polju (vrednost A)
se koristi direktno. Drugo adresno polje se zasniva na opkodu i odnosi se na registar iji
se sadraj sabira sa A da bi se dobila efektivna adresa.
g) adresiranje preko magacina

Adresiranje preko magacina spada u klasu implicitnog adresiranja. Mainske naredbe ne

sadre polja za obraanje memoriji, nego implicitno manipuliu sa vrhom magacina.

21. Dijagram toka aktivnosti kod prihvatanja prekida.

Prekid prestavlja poruku CPU-u od strane spoljnjeg ureaja koji zahteva panju . Spoljni ureaji
su uglavnom U/I periferije. Raunar naredbe izvrsava sekvencijalno sve dok se ne javi:
naredba bezuslovnog skoka ili uslovnog grananja
poziv potprograma
Devijacije sekvencijalnog izvrenja naredbi nastale iz dva navedena razloga su sinhrone, jer se
javljaju u unapred definisanim programskim takama. Veoma veliki broj primena mikroraunara
odnosi se na praenje i upravljanje procesima, a veliki broj njih se dogaa potpuno asihrono.
Mikroraunar zato mora stalno da ispituje da li su se oni desili ili ne, to zahteva veliko vreme.
Zbog toga se ide na realizaciju da dogaaji signaliziraju mikroraunaru da li su se desili, a sama
procedura se zove prekid.

21

Kada se javi zahtev za prekid, procesor prvo odluuje da li e se prikid prihvatiti ili ignorisati.
Ako obavlja neku aktivnost koja mora da se zavri on ignorie prekid. Ako prihavi prekid onda
onda obavlja sledeu sekvencu akcija:

22. Tipovi prekida.

Vektorski prekidi
Kada nekoliko spoljnih ureaja alje zahtev za prekid CPU-u, neophodno je da se identifikuje
specifini izvor prekida sa ciljem da se selektuje odgovarajua rutina za obradu prekida. Ova
aktivnost se obavlja specijalnim ciklusom priznavanja prekida (Interrupt Acknowledge Cycle) na
spoljnoj magistrali. U toku ovog ciklusa ne obavlja se memorijska ili UI operacija, ve se
adresira ureaj koji je generisao zahtev za prekid, a koji predaje CPU-u identifikacioni kod. Kod
koji se ita u toku ciklusa priznavanja prekida koristi se od strane CPUa kao indeks u
22

memorijskom polju. U tom polju se smetaju informacije kojima se odredjuje poetak rutine za
obradu prekida. Vektorski prekidi se mogu maskirati.
Nemaskirajui
Ovaj tip prekida se ne moe maskirati izvravanjem odreenih naredbi. Kada se nemaskirajui
prekid javi prekida se program koji se izvrava nezavisni od tipa operacije koji CPU trenutno
obavlja. Ukazje na dogaaj ije je izvrenje urgentnije od bilo koje operacije koja se trenutno
programski izvrava. Tipini primeri su greke u napajanju, memorijskim ciklusima. Signal
kojim se zahteva nemaskirajui prekid CPU prima na posebnom pinu (NMI). Za razliku od
vektorskog, CPU u ovom sluaju ne ita podatke o tipu vektora , jer se informacija o poetnoj
adresi rutine za obradu prekida nalazi na fiksnoj lokaciji u vektorskoj tabeli.
Nevektorski
Ovi tipovi prekida imaju isti efekat kao i nemaskirajui. Informacija o poentoj vrednosti rutine
za obradu prekida smestena je na fiksnu lokaciju u vektorskoj tabeli. Ovi tipovi prekida mogu se
maskirati. Procesor najee poseduje poseban ulaz za prihvatanje zahteva ovakvog tipa prekida.
Restartujui
Standardno je da se prekid prihvata nakon zavretka naredbe koja je u toku. Ali ako se zahtev za prekid
generie kao rezultat kada treba da se zatiti dalji korektan tok izvrenja same naredbe, prekid e se
odmah prihvatiti pre kraja naredbe. Tipian primer je prekid koji se aktivira kada se naie na greku u
toku memorijskog ciklusa, kao to je greka parnosti.
23.

Izdvojeni ulaz/izlaz (U/I).

Kod izdvojenog ulaza/izlaza (U/I):

adresni prostor je izdvojen
koriste se posebne linije sa upravljake magistrale I-OR i I-OW
23

postoje posebne naredbe za upis i itanje

U-I portovima se pristupa posebnim komandama koje aktiviraju posebne upravljake
signale
ogranien broj U-I ureaja
ogranicen broj U-I naredbi
za U-I ne mora da se koristi adresna magistrala

24. Direktni pristup memoriji (Direct Memory Access DMA ).

Direktnim memorijskim pristupom premoava se usko grlo CPUperiferija i obezbeuje
prenos podataka izmeu periferija i RAM mikroraunara bez aktivne intervencije CPU-a.
Osnovne karakteristike ove tehnike su:
prenos se ostvaruje bez programskog upravljanja
brzina prenosa je velika i odreena je memorijskim ciklusom
prenos se realizuje kao blokovski
U veini sluajeva DMA prenosi se vre pod nadzorom hardvera, tj. DMA kontrolera koji se
pobezuje na sistematsku magistralu. Kada CPU eli da upise ili proita blok podataka izdaje
komadnu DMA kontroleru koja sadri sledee informacije:
definie tip prenosa kao itanje ili upis
odredi adresu U-I ureaja koji uestvuje u prenosu
odrediti broj rei koje treba preneti
U zavisnosti od vremena kada mikroprocesor , zbog DMA operacija ne moe da pristupa
sistematskoj magistrali, razlikujemo nekoliko tipova DMA i to:
1. Kraa ciklusa
DMA kontroler koristi sistematsku magistralu za vreme prenosa jednog bajta ili rei na principu
krae magistralnih ciklusa mikroprocesoru. U realnim situacijama vreme se kod nekih mainskih
ciklusa, produava za nekoliko taktova ali se oslobaanje magistrale sinhronizra sa radom
mikroprocesora. Ovaj tip se koristi kod relativno sporog prenosa.
2. Normalni
DMA kontroler koristi sistematsku magistralu u toku trajanja celokupnog vremena koje je
potrebno za prenos bloka podataka, a mikroprocesoru je zabranjen pristup na magistralu za taj
dui period. Nedostatak je to to se moe desiti da CPU propusti da analizira neki dogaaj ije je
izvrenje urgentno ili da se izvrenje DMA prenosa nedopustivo dugo odloi. Zbog toga se DMA
kontroler u takvim situacijama programira tako da se ceo blok podataka ne prenese odjenom
nego u odreenom broju podblokova, upravljanje magistrale se za odreeni period vremena
preputa CPU-u. Na ovaj nain CPU moe da analizira i dogaaje koji se moraju hitno izvriti.
Ovaj princip rada zove se burst DMA.
3. Transparentni
DMA kontroler koristi sistematsku magistralu samo za vreme onih taktnih intervala u okviru
procesorskih ciklusa kada mikroprocesor ne koristi sistematsku magistralu. Mikroprocesor i
DMA kotroler koriste sistematsku magistralu i memoriju u razliito vreme bez sukobljavanja.

24