LAB 2

เสนอ
อ. สมนึก สุระธง
จัดทำำโดย
นำย อำวุธ ชิดทอง
รหัส 264961101073-9

รำยงำนเล่มนี้เป็นส่วนหนึ่งของวิชำ
ปฏิบัติกำรวิเครำะห์และออกแบบวงจรดิจิตอล
(Digital Circuit Analysis and Design Laboratory)
รหัสวิชำ 11-611-104
มหำวิทยำลัยเทคโนโลยีรำชมงคลล้ำนนำ
วิทยำเขตภำคพำยัพ
 ใบงานที่ 2

ชื่อบทเรียน กำรทดลองดิจิตอลพื้นฐำน
จุดประสงค์การสอน ปฏิบัติกำรทดลองดิจิตอลพื้นฐำน
จำำลองวงจรดิจิตอลด้วยภำษำ VHDL
ออกแบบวงจรด้วย Variable-Entering Map

ทฤษฎี
การลดรูปฟังก์ชันแบบ Variable Entered Map (VEM)
ลองพิจำรณำฟังก์ชันของ 3 ตัวแปร ดังนี้
f (x 3 , x 2 , x1 ) = d 0 x 3 x 2 x1 + d1 x 3 x 2 x1 + d 2 x 3 x 2 x1 + d 3 x 3 x 2 x1 +
d 4 x 3 x 2 x 1 + d 5 x 3 x 2 x 1 + d 6 x 3 x 2 x1 + d 7 x 3 x 2 x 1

โดย di = 0 หรือ 1
ฟังก์ชันนี้สำมำรถเขียนในอีกรูปหนึ่งเป็น
f (x 3 , x 2 , x1 ) = ( d 0 x 3 + d 4 x 3 ) x 2 x1 + (d1 x 3 + d 5 x 3 ) x 2 x1 +
(d 2 x 3 + d 6 x 3 ) x 2 x1 + (d 3 x 3 + d 7 x 3 )x 2 x1
หรือ
f (x 3 , x 2 , x1 ) = f0 x 2 x1 + f1 x 2 x1 + f2 x 2 x1 + f3 x 2 x1
เมื่อ fi = d j x 3 + d k x 3

นำำมำเขียน K – Map ได้ดังนี้

f
x2x1 f
x3 00 01 11 10 x2x1
00 01 11 10
d0 d1 d3 d2
0
f0 f1 f3 f2
d4 d5 d7 d6
1

โดย fi สำมำรถเป็น 0,1 หรือ x 3 , x 3 ก็ได้

 หำกเป็นฟังก์ชันของ 3 ตัวแปร จะมีวิธีลดตำรำงได้ถึง 3 แบบ เช่น สำำหรับฟังก์ชัน
f(x1,x2,x3) อำจจะยุบ x3 เข้ำไปอยู่ในตำรำง เหลือแต่ x2x1 กำำกับตำรำง หรือยุบ x2 เข้ำไป เหลือ x3x1
กำำกับตำรำง หรือยุบ x1 เข้ำไป เหลือแต่ x3x2 กำำกับตำรำงก็ได้
ถ้ำตัวแปรที่เรำจะยุบเป็น xj Map จะถูกกำำกับด้วยตัวแปรที่เหลือ พิจำรณำแต่ละค่ำของ
ตัวแปรที่เหลือ ซึ่งจะมี 2 ช่อง คือ ช่องที่ xj = 0 และ xj = 1 พิจำรณำว่ำตัวเลขภำยในนั้น
- ถ้ำเป็นเลขเดียวกัน fi ก็เท่ำกับตัวเลขนั้น
- ถ้ำมีคำ่ ตรงกับ xj ก็จะได้ fi = xj
- แต่ถ้ำมีค่ำตรงข้ำมกับ xj ก็จะได้ fi = x j

ลองพิจำรณำจำกตัวอย่ำงต่อไปนี้
ถ้ำ K-Map เป็น
f
x2x1
x3 00 01 11 10
0 1 0 1
0
1 1 0 0
1

ถ้ำยุบ x3
f
x2x1
00 01 11 10
X3 1 0 X3

ถ้ำยุบ x2
f
x1
x3 0 1
0 x2 x2

1 X2 X2
 ถ้ำยุบ x1
f
x2
x3 0 1
0 x1 x1

1 1 0

ลองมำพิจำรณำฟังก์ชันของ 4 ตัวแปรบ้ำง
ถ้ำมี K - map ดังนี้
f
x2x1
x4x3 00 01 11 10
00 0 1 1 0

01 1 0 1 1

11 0 0 1 1

10 0 1 0 0

ในกรณีของ 4 ตัวแปรนี้ เรำสำมำรถยุบตัวแปรได้ถึง 4 แบบ ดังนี้

f
x2x1
x4x3 00 01 11 10
f
00 0 1 1 0
x2x1
x3 00 01 11 10
01 1 0 1 1
re d u c e x 4 0 1 x4 0
0
11 0 0 1 1
x4 0 1 1
1
10 0 1 0 0
 f
x2x1
x4x3 00 01 11 10
f
00 0 1 1 0
x2x1
x4 00 01 11 10
01 1 0 1 1
re d u c e x 3 x3 x3 1 x3
0
11 0 0 1 1
1 0 x3 x3 x3
10 0 1 0 0

f
x2x1
x4x3 00 01 11 10
f
00 0 1 1 0
x3x1
x4 00 01 11 10
01 1 0 1 1
re d u c e x 2 0 1 x2 1
0
11 0 0 1 1
1 0 x2 x2 x2
10 0 1 0 0

f
x2x1
x4x3 00 01 11 10
f
00 0 1 1 0
x3x2
x4 00 01 11 10
re d u c e x 1 01 1 0 1 1
0 x1 x1 1 x1
11 0 0 1 1
1 x1 0 1 0
10 0 1 0 0

กำรลงตำรำง Variable-Entering Map นัน้ อำจยุบตัวแปรมำจำก K-Map หรือ ลงตำรำงโดย

ดูจำก Function Table โดยตรงก็ได้ โดยเรำต้องเลือกว่ำตัวแปรใดที่จะใช้กำำกับตำรำง ตัวแปรที่
เหลือก็จะเป็นตัวแปรที่ไปอยู่ในตำรำง
 สำำหรับกำรพิจำรณำค่ำที่จะลงไปในตำรำง Variable-Entering Map ทำำได้โดยพิจำรณำว่ำ
ในแต่ละค่ำของตัวแปรที่ใช้ควบคุมตำรำงนั้น ฟังก์ชันที่ต้องกำรจะเป็น 1 ในกรณีใด (โดยมีตัวแปร
ที่เหลือเป็นเงื่อนไข) ตัวอย่ำงเช่น

I/P O /P
A B x y Z

0 0 1 - 1

0 0 0 - 0

1 Z
0 1 0 1 AB
00 01 11 10
0 1 1 0 1
x 1 y -
1 1 - 1 0

1 1 1 0 1

วิธีการเขียนฟังก์ชันจาก Variable-entering Map

กำรเขียนฟังก์ชนั จำก Variable-Entering Map นัน้ จะมีเงื่อนไขเพิ่มขึ้นจำก K-map มำกมำย
เนื่องจำกภำยใน Variable-entering Map จะปรำกฎตัวแปรอยู่ด้วย ซึ่งปัญหำก็คือเรำจะมีวิธีกำร
อย่ำงไรในกำรวงช่องที่เป็นตัวแปรรวมกับช่องอื่น และกำรเขียนฟังก์ชันของแต่ละวงมีวิธีกำร
อย่ำงไร

วิธีกำรวงฟังก์ชันใน Variable-entering map มีดังนี้

1. ช่องที่วงได้ จะเป็นไปตำมหลักกำรของ K-map
2. วงเฉพำะ 1 ให้ครบทุกตัว โดยสำมำรถวงร่วมกับ don’t care ได้
3. วงช่องที่มีตัวแปร โดยสำมำรถวงได้ทีละ 1 ตัวแปร (หรือ 1 expression) โดยสำมำรถวง
ร่วมกับตัวแปรเดียวกัน และวงร่วมกับ 1 และ don’t care ได้

วิธีกำรเขียนนิพจน์ของฟังก์ชัน
1. ในวงของลอจิก 1 นัน
้ เขียนตำมวิธีกำรเดิมของ K-map ฟังก์ชันที่ได้จะเป็น Product
term ของตัวแปรควบคุมตำรำง
2. ในวงของตัวแปรนัน ้ ให้ถือว่ำลอจิก 1 ที่อยู่ในวง เป็น don't care ฟังก์ชันที่ได้จะเป็น
Product term ของตัวแปรที่อยู่ในวง และตัวแปรที่ใช้ควบคุมตำรำง
 ตัวอย่ำงเช่น

Z
AB
00 01 11 10
x 1 y - Z = A B + A x + A y

A y
A x AB

ตัวอย่างที่ 1.11 จงหาฟังก์ชันจากตางรางความจริงต่อไปนี้

A B C X Y Z DA DB DC
0 0 0 0 - - 0 0 1
0 0 0 1 - - 1 0 0
0 0 1 - 0 - 0 0 1
0 0 1 - 1 - 0 1 1
0 1 0 1 - - 0 1 1
0 1 0 0 - - 0 0 0
0 1 1 - - - 1 1 0
1 0 0 - - 0 0 0 0
1 0 0 - - 1 0 1 0
1 1 0 - - 1 1 1 0
1 1 0 - - 0 0 0 0

วิธีทำา
D A
BC
A 00 01 11 10

0 x 0 1 0
D A = BC + A B C x + ABZ

1 0 - - z

D B
BC
A 00 01 11 10

0 0 y 1 x
D B = BC + C Y + ABX + AZ

1 z - - z

D C
BC
A 00 01 11 10

0 x 1 0 x
D C = BC + A B X + ABC X

1 0 - - 0
 ใบงานที่ 2

ชื่อบทเรียน กำรทดลองดิจิตอลพื้นฐำน
จุดประสงค์กำรสอน ปฏิบัติกำรทดลองดิจิตอลพื้นฐำน
จำำลองวงจรดิจิตอลด้วยภำษำ VHDL
ออกแบบวงจรด้วย Variable-Entering Map

ทฤษฎี
กำรลดรูปฟังก์ชันแบบ Variable Entered Map (VEM)

1. ออกแบบวงจรที่ทำำงำนด้วยฟังก์ชั่นต่อไปนี้ด้วยวิธี Variable – Entering Map ลดตัวแปร D แล้ว

เขียนภำษำ VHDL แบบ Structural Model
F(A,B,C,D) = Σm(4,5,6,12,13) + dc(2,9,15)

AB 00 01 11 10
CD
00 0 1 1 0
01 0 1 1 d
11 0 0 d 0
10 d 1 0 0

Reduce D
AB
C 00 01 11 10
0 0 1 1 0
1 0 D 0 0

D = BC + ABC
 รูปวงจร
g0
A i1
inv
o1

i1 g3 i1 g6
B AND2
Ouput
or2
i2 o1 i2 o1
i1 g5
g1
C i1
inv
o1
AND2

i2 o1
i1 g4
g2 AND2
D i1
inv
o1 i2 o1

Source Structural
architecture LAB21 of mux2 is
component inv
port (i1 : in bit; o1 : out bit);
end component;
component and2
port(i1,i2 : in bit; o1 : out bit);
end component;
component or2
port(i1,i2 : in bit; o1 : out bit);
end component;
signal int0 ,int1 ,int2 ,int3 ,int4 ,int5 ,int6: bit;
begin
g0:inv port map (i1=>a,o1=>int1);
g1:inv port map (i1=>c,o1=>int2);
g2:inv port map (i1=>d,o1=>int3);
g3:and2 port map (i1=>b,i2=>int2,o1=>int4);
g4:and2 port map (i1=>int1,i2=>b,o1=>int5);
g5:and2 port map (i1=>int5,i2=>int3,o1=>int6);
g6:or2 port map (i1=>int6,i2=>int4,o1=>output);
end LAB21;
ตำรำงควำมจริง Truth Table

A B C D Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
รูปคลืน่
 1.2 F(A,B,C,D) = Σm(0,1,5,7) + dc(9,10,13,14)

AB 00 01 11 10
CD
00 1 0 0 0
01 1 1 d d
11 0 1 0 0
10 0 0 d d

Reduce D

AB
C 00 01 11 10
0 1 D 0 0
1 0 D 0 0

D=ABC + ABD

รูปวงจร
g0 i1 g5
C i1
inv
o1 AND2

i2 o1
g1 i1 g7
A inv
i1 g3
or 2
Ouput
i1 o1 AND2
i2 o1
i2 o1
g2 i1 g6
B i1
inv
o1 AND2
i2 o1
i1 g4
AND2
D i2 o1
 Source Structural

architecture LAB22 of mux2 is

component inv
port (i1 : in bit; o1 : out bit);
end component;
component and2
port(i1,i2 : in bit; o1 : out bit);
end component;
component or2
port(i1,i2 : in bit; o1 : out bit);
end component;
signal int0 ,int1 ,int2 ,int3 ,int4 ,int5 ,int6 : bit;
begin
g0:inv
port map (i1=>c,o1=>int0);
g1:inv
port map (i1=>a,o1=>int1);
g2:inv
port map (i1=>b,o1=>int2);
g3:and2
port map (i1=>int1,i2=>int2,o1=>int6);
g4:and2
port map (i1=>b,i2=>d,o1=>int3);
g5:and2
port map (i1=>int0,i2=>int6,o1=>int4);
g6:and2
port map (i1=>int1,i2=>int3,o1=>int5);
g7:or2
port map (i1=>int4,i2=>int5,o1=>output);
end LAB22;
ตำรำงควำมจริง Truth Table

A B C D Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
รูปคลืน่