Digitalna Elektronika Stanko Paunovic PDF

Stanko Pauraovi
D ig italn a
e lektro n ik a I
brojevni sustavi i kodovi, logiki sklopovi, sku pine
integriranih digitalnih sklopova, m ultivibratori
Stanko Paunovi
DIGITALNA
ELEKTRONIKA
1. svezak
brojevni sustavi i kodovi, logiki sklopovi,
skupine integriranih digitalnih sklopova, multivibratori
2. izdanje
kolska knjiga Zagreb, 1999.

PREDGOVOR
D igitalna elektronika zauzim a posebno m jesto u brzom razvoju elektronike. N jezina

prim jena u svim podrujim a tehnike svakim je danom sve vea. Stoga je podruje digital
ne elektronike uvrteno u nastavne planove i program e srednjeg obrazovanja za sva zani
m anja u elektronici, bilo kao zaseban pred m et (digitalna elektronika) ili u kom binaciji s
ostalim sadrajim a (elektroniki sklopovi, analogni i digitalni sklopovi). N a tem elju dosa
danjeg razvoja i prim jene digitalne elektronike m oe se pouzdano tvrditi da e p o treb e
za obrazovanjem iz podruja digitalne elektronike, bez obzira na m ogue p rom jene i sa
draje srednjeg obrazovanja, biti sve vee.
O pseg prouavanja gradiva iz podruja digitalne elektronike u najnovijim obrazovnim
program im a ovisi o nam jeni program a. Osim obveznog dijela zastupljenog u p redm etim a
D IG IT A L N A E L E K T R O N IK A i E L E K T R O N I K I SK LO PO V I, gradivo ovog podruja
o b rauje se u proirenom opsegu u predm etim a izbornih sadraja (D IG IT A L N A E L E K
T R O N IK A i A N A L O G N I I D IG IT A L N I SK LO PO V I). Ovim udbenikom obuhvaeno je
gradivo koje e om oguiti njegovu prim jenu u svim spom enutim predm etim a.
Z bog opsega grae udbenik je podijeljen u dva m eusobno odvojena dijela. U prvom
dijelu obraeni su brojevni sustavi i kodovi, logiki sklopovi i logika algebra, skupine in
tegriranih sklopova, prijenos digitalnih signala linijam a i m ultivibratori u digitalnoj elek
tronici. U drugom dijelu obraeni su registri i brojila, sloeni kom binacijski sklopovi
(sklopovi za kodiranje i dekodiranje, sklopovi za selektiranje, distribuciju i k ontrolu prije
nosa p o d atak a), m em orije, te sklopovi za digitalno-analognu i analogno-igitalnu pretv o r
bu. O bjanjenja grae, rada, svojstava i prim jena sklopova u potpunjena su brojnim prim
jerim a integriranih izvedaba. N a kraju svakog poglavlja su pitanja i zadaci za ponavljanje
s rjeenjim a na kraju udbenika. Poseban prirunik sadri zadatke za praktian rad u la
boratoriju, zadatke za uenje i podatke o integriranim sklopovim a nune za laboratorijski
rad i rjeavanje zadataka.
Osim uenicim a srednjih kola, udbenik m oe posluiti i strunjacim a sa srednjim
obrazovanjem koji su prije zavrili kolovanje, a kojim a je praksa nam etnula p o treb u za
obnavljanjem i proirivanjem steenih znanja iz digitalne elektronike.
Pom o u radu na udbeniku, omoguivi u porabu kataloga proizvoaa digitalnih
kom p o n en ata i druge strune literature, pruili su mi gospodin Ivan Penik i tvrtka SEM -
P E C A G E lektronische Produkte (R egensdorf), K reim ir Tuka, dipl. ing. i tvrtka M IBA-
T R O N E lectronics G M B H (M iinchen, zastupstvo Z agreb), tvrtka E lbatex (W ien, Filiala
L jubljana) i Tehnika kola R uera Bokovia (Z agreb).
Pri radu na konanom oblikovanju teksta udbenika i otklanjanju pogreaka pom ogli
su mi recenzenti G rgur G udelj, prof., Z vonko N em e, dipl. ing. i mr. A leksandar Szabo,
dipl. ing. Svojim sugestijam a pom ogli su da objanjenja i struni jezik udbenika budu ja
sniji i pristupaniji korisniku.
Svima koji su mi pom ogli u radu na udbeniku ovim putem najtoplije zahvaljujem .
U Z agrebu, sijenja 1995. A u to r

SADRAJ
1. B R O J E V N I S U S T A V I I K O D O V I ........................................................................... 11
1.1. B R O JE V N I SU ST A V I.......................................................................................................... 12
Decimalni brojevni sustav......................................................................................................... 12
Binarni brojevni sustav.............................................................................................................. 13
Binarni signali............................................................................................................................ 15
Pretvorba brojeva izmeu binarnog i decimalnog sustava.................................................. 15
Oktalni brojevni sustav.............................................................................................................. 17
Pretvorba brojeva izmeu oktalnog i drugih brojevnili sustava......................................... 18
Heksadecimalni brojevni sustav............................................................................................... 19
Pretvorba brojeva izmeu heksadecimalnog i drugih brojevnih sustava............................ 20
Prikaz relativnih brojeva........................................................................................................... 21
Pregled kljunih pojmova......................................................................................................... 23
Pitanja i zadaci za ponavljanje................................................................................................. 26
1.2. K O D O V I................................................................................................................................... 27
BCD kod..................................................................................................................................... 27
Excess-3 k o d .............................................................................................................................. 28
Aikenov kod............................................................................................................................... 29
Grayev k o d ................................................................................................................................. 30
Alfanumeriki kodovi................................................................................................................ 31
Kodovi za otkrivanje pogreaka.............................................................................................. 33
Kodovi za ispravljanje pogreaka............................................................................................ 34
2. L O G I K I S K L O P O V I ..................................................................................................... 39
2.1. O SN O V N I L O G I K I S K L O P O V I.................................................................................. 40
Logiki sklop 1........................................................................................................................... 40
Logiki sklop IL I........................................................................................................................ 42
Logiki sklop N E ...................................................................................................................... 44
Logiki sklop N I........................................................................................................................ 45
Logiki sklop N IL I.................................................................................................................... 47
Integrirani logiki sklopovi...................................................................................................... 49
Meusobno povezivanje osnov.iih logikih sklopova........................................................... 51
2.2. L O G I K A A L G E B R A ........................................................................................................ 57
Temeljna pravila logike algebre............................................................................................. 57
Zakoni logike algebre............................... .............................................................................. 58
De Morganovi teoremi.............................................................................................................. 61
Dvojnost logikih operacija............................................................................ ......................... 62
Univerzalnost logikih sklopova NI i N IL I............................................... ............................ 66
7
S L O E N I L O G I K I S K L O P O V I................................................................ 71
M interm .................................................................................................................... 71
M aksterm .................................................................................................................. 74
Iskljuivo ILI i iskljuivo N IL I............................................................................. 77
Pregled kljunih pojmova...................................................................................... 79
Pitanja i zadaci za ponavljanje.............................................................................. 81
S K U P I N E I N T E G R I R A N I H D I G I T A L N I H S K L O P O V A ...... 83
K A R A K T E R IST I N E V E L I IN E IN T E G R IR A N IH
D IG IT A L N IH SK LO PO V A ............................................................................. 84
Napon i struja napajanja sklopova....................................................................... S4
Ulazni i izlazni naponi........................................................................................... 85
Ulazne i izlazne struje............................................................................................ 86
Faktor razgranjivanja.............................................................................................. 87
Imunost na sm etnje................................................................................................ 87
Brzina ra d a ............................................................................................................... 88
SK U PIN E IN T E G R IR A N IH D IG IT A L N IH SKLOPOVA
S B IP O L A R N IM T R A N Z IS T O R IM A ........................................................ 94
Temeljni sklop skupine T T L ................................................................................. 94
Karakteristine veliine digitalnih sklopova skupine TTL................................ 97
Sklopovi s otvorenim kolektorom........................................................................ 103
Logiki sklopovi sa Schmittovim okidnim sklopom........................................... 107
Digitalni sklopovi s tri stanja................................................................................ 108
Podskupine T T L ...................................................................................................... 111
Skupina EC L............................................................................................................ 115
Pregled kljunih pojm ova...................................................................................... 117
SK U PIN E IN T E G R IR A N IH D IG IT A L N IH SKLOPOVA
S U N IP O L A R N IM T R A N Z IS T O R IM A ................................................... 121
Skupine M OS........................................................................................................... 121
Temeljni sklop skupine CM OS............................................................................. 124
Karakteristine veliine sklopova skupine CM O S............................................. 126
Podskupine CMOS.................................................................................................. 130
Ostali sklopovi u skupini CMOS.......................................................................... 131
BiCMOS skupina.................................................................................................... 134
Pregled kljunih pojmova..................................................................................... 137
Pitanja i zadaci za ponavljanje.............................................................................. 13S
M E U SO B N O SPAJANJE SKLOPOVA R A Z L I IT IH SK U PIN A 139
Meusobno spajanje sklopova skupina TTL i CM O S...................................... 139
Spajanje sklopova skupina TTL i CMOS sa sklopovima skupine E C L .......... 145
Meusobno spajanje sklopova razliitih podskupina CMOS........................... 146
Meusobno povezivanje digitalnih sklopova s ostalim sklopovima................. 146
Pregled kljunih pojmova..................................................................................... 149
P R IJE N O S D IG IT A L N IH SIG N A L A L IN IJA M A ............................... 151
Svojstva linija........................................................................................................... 151
Prijenos digitalnih signala linijama...................................................................... 154
P R O N A L A E N JE KVAROVA D IG IT A L N IH SK LO PO V A ............ 163
Uzroci i vrste kvarova digitalnih sklopova.......................................................... 163
Postupci za otklanjanje kvarova digitalnih sklopova......................................... 165
Pregled kljunih pojmova.............................................................................................................. 169
Pitanja i zadaci za ponavljanje...................................................................................................... 170
4. M U L T IV I B R A T O R I U D IG IT A L N O J E L E K T R O N I C I ............................ .....171
4.1. B ISTA BILN I M U L T IV IB R A T O R I................................................................................. .....172
SR-bistabil................................................................................................................................... ..... 172
Upravljani SR-bistabil.................................................................................................................... 174
D-bistabil.................................................................................................................................... .....176
Bridom upravljani bistabili............................................................................................................177
JK-bistabil................................................................................................................................... .....ISO
Dvostruki bistabil...................................................................................................................... .....1S1
Bistabil s asinkronim ulazima.......................................................................................................182
Integrirani bistabili.................................................................................................................... .....184
Pregled kljunih pojmova..............................................................................................................189
Pitanja i zadaci za ponavljanje......................................................................................................196
4.2. M O N O STA B ILN I M U L T IV IB R A T O R I............................................................................ 198
Osnovna svojstva monostabila......................................................................................................198
Integrirani monostabili iz skupine T T L ................................................................................. .....199
Integrirani monostabili iz skupine CMOS............................................................................. .....206
Pregled kljunih pojmova..............................................................................................................20S
4.3. A STA BILN I M U L T IV IB R A T O R I....................................................................................... 210
Generiranje impulsa s pomou logikih sklopova......................................................................210
Primjena integriranih monostabila za generiranje impulsa................................................. .....212
Integrirani astabili..................................................................................................................... .....214
Pregled kljunih pom ova...............................................................................................................215
4.4. V R E M E N S K I S K L O P .............................................................................................................. 217
Izvedbe i svojstva vremenskih sklopova................................................................................. .....217
Izvedba monostabila s pomou vremenskog sklopa 555 ..........................................................219
Izvedba astabila s pomou vremenskog sklopa 555...................................................................220
R JE E N JA ZA DA TA KA Z A P O N A V L JA N JE ..................................................................... .... 223

1.1. B rojevni su s ta v i...........................................................................................................................224
1.2. K o d o v i....................................................................................................................................... .... 224
2.1. O snovni logiki sklopovi...................................................................................................... .... 224
2.2. L ogika a lg e b ra ....................................................................................................................... ....226
2.3. Sloeni logiki sklopovi.............................................................................................................228
3.1. K arakteristine veliine integriranih digitalnih sk lo p o v a.......................................... .... 231
3.2. Skupine integriranih digitalnih sklopova s bipolarnim tra n z isto rim a ................... ....231
3.3. Skupine integriranih digitalnih sklopova s unipolarnim tran z isto rim a ..................... 232
3.4. M eusobno spajanje sklopova razliitih s k u p in a ........................................................ .... 232
4.1. B istabilni m u ltiv ib ra to r.............................................................................................................233
4.2. M onostabilni m u ltiv ib ra to r..................................................................................................... 234
4.3. A stabilni m u ltiv ib ra to r......................................................................................................... .... 234
4.4. V rem enski s k lo p ......................................................................................................................... 234
L IT E R A T U R A ....................................................................................................................................... 235
K A Z A L O ................................................................................................................................................. 237
9
1. BROJEVNI SUSTAVI I KODOVI
1.1. Brojevni sustavi

1.2. Kodovi
Iskustvo je pokazalo da se jednostavni i vrlo pouzdani sklopovi mogu nainiti ko

ritenjem dvaju potpuno razliitih stanja, odnosno ako sklopovi rade samo s dva
meusobno razdvojena podruja napona. Stoga naponi na ulazu i izlazu digitalnih
sklopova mogu poprimiti vrijednosti unutar dvaju meusobno razdvojenih podru
ja, podruja niske razine L (od engl. low = nisko) i podruja visoke razine H
(engl. high = visoko). Uobiajeno je vrijednostima napona iz podruja niske razi
ne pridati znaenje 0, a vrijednostima napona iz podruja visoke razine znaenje 1
(slika 1.1). Vrijednosti napona izmeu podruja niske i visoke razine sklop ne
smije poprimiti.
77777777777777777777777777777777777777
liiiniiiininiiiiniiiiiiiiiiiiiiiiil,
/ podruje visoke razine H (1) L
zabranjeno podruje
77777777777777777777777777777777777/^
/ podruje niske razine L(0) ! / /
IjmumliLUMJMm dmiJMjJJJL
Slika 1.1. Mogue razine signala na ulazima i izlazima digitalnih sklopova
To znai da se elektrine veliine u digitalnim sklopovima i ureajima mogu

prikazati s pomou znamenaka binarnog brojevnog sustava. Otuda i naziv digital
na elektronika, od rijei digit (engl. znamenka). Od te rijei je u engleskom jeziku
izvedena rije digital koja znai numeriki, brojani. Zbog toga je za razumijeva
nje rada digitalnih sklopova i ureaja potrebno poznavanje brojevnih sustava i ko
dova na kojima se temelji prikaz digitalnih podataka.
BROJEVNI SUSTAVI I KODOVI

1.1. BROJEVNI SUSTAVI
Decimalni brojevni sustav
Binarni brojevni sustav
Binarni signali
Pretvorba brojeva izmeu binarnog i decimalnog sustava
Oktalni brojevni sustav
Pretvorba brojeva izmeu oktalnog i drugih brojevnih sustava
Heksadecimalni brojevni sustav
Pretvorba brojeva izmeu lieksaecimalnog i drugih brojevnih
sustava
Prikaz relativnih brojeva
Pregled kljunih pojmova
Pitanja i zadaci za ponavljanje
Decimalni brojevni sustav u svakodnevnoj se uporabi najvie koristi. Razma
tranje o decimalnom brojevnom sustavu treba olakati pristup brojevnim sustavi
ma koji se koriste u digitalnoj elektronici. Osim binarnog, to su oktalni i heksade
cimalni.
DECIMALNI BROJEVNI SUSTAV

U decimalnom brojevnom sustavu ima deset znamenaka: 0, 1, 2, 3, 4, 5, 6, 7, 8 i 9,
to znai da se svi brojevi od nula do devet mogu prikazati s jednom znamenkom.
To su jednoznamenkasti brojevi. Najvei broj koji se moe napisati s jednom zna
menkom je devet. Za broj deset nema znamenke pa se taj broj pie kombinacijom
dviju znamenaka 10. S pomou dviju znamenaka mogu se napisati svi brojevi od
deset do devedeset devet. To su dvoznamenkasti brojevi. Za vee brojeve potre
bne su tri znamenake ili vie. Openito se moe rei da najvei broj koji se moe
napisati s n znamenaka iznosi 10n- 1. Poloaj znamenke u bilo kojem broju naziva
se brojno mjesto. Svako brojno mjesto ima svoju vrijednost, odnosno teinu. Tei
ne brojnih mjesta u decimalnom brojevnom sustavu mogu se prikazati kao poten
cije broja deset (broj znamenaka u sustavu). Zato se kae da je deset osnovica ili
baza decimalnog brojevnog sustava. Najnie cjelobrojno mjesto ima teinu 10 = 1.
Teine viih brojevnih mjesta iznose 101= 10, IO2 = 100, IO3 = 1 000 itd. Teine
mjesta desno od decimalnog zareza iznose 101, 10", IO3 itd.
Digitalna elektronika I,
P rim jer
IO2 = 100
101 = 10
10 = 1 teine mjesta
10_I = 0,1
102 = 0,01
324,21 = 3 x IO2 + 2 x IO1+ 4 x 10" + 2 x IO1+ 1 x IO"2
--------- znamenka najnieg mjesta (najmanje teine, engl. least si-
gnificant digit, skraeno LSD)
--------- decimalna toka, zarez (engl. decimal point)
--------- znamenka najvieg mjesta (najvee teine, engl. most signi-
ficant digit, skraeno MSD)
U decimalnom brojevnom sustavu brojevi se prikazuju nizom znamenki koje

oznaavaju koeficijente kojima se mnoi osnovica sustava dignuta na potenciju
pripadnog brojnog mjesta. Pri pisanju brojeva piu se samo koeficijenti, a teine
mjesta odreuju se prema poloaju koeficijenata.
Opi prikaz broja u decimalnom brojevnom sustavu:
X = d x 10" + x 10"_1 + ... + d2x 102+ clxx 101+ d0x 10 + x 10_1+

+ d_2x 10
(Koeficijenti d su znamenke decimalnog brojevnog sustava.)
BINARNI BROJEVNI SUSTAV

Binarni brojevni sustav ima samo dvije znamenke: 0 i 1. Zbog toga je ve za pisa
nje broja dva potrebno koristiti se kombinacijom dviju binarnih znamenaka. Stoga
se broj dva u binarnom sustavu pie 10. Najvei dvoznamenkasti broj u binarnom
brojevnom sustavu je 11, to odgovara decimalnom broju tri. Najvei broj koji se
uope moe napisati s n znamenaka iznosi 2n- 1.
Osnovica binarnog brojevnog sustava je dva. Prema tome, teine cjelobrojnih
mjesta u binarnom brojevnom sustavu su 2 = 1, 2! = 2, 22 = 4, 23 = 8 itd. Brojna
mjesta desno od binarnog zareza imaju teine 2 '1, 22, 2 '3 itd. Za znamenke binar
nog brojevnog sustava (binarne znamenke) vrlo esto se koristi naziv bit (skrae
no od engl. binary digit).
Opi prikaz broja u binarnom brojevnom sustavu:
X = bnx 2n + v, x 2"'1+ ... + b xx 21+ b0x 2 + f1x 2 '1+ ...

+ fr-(m-i)x 2 '<m_1) + b_m x 2"m
(Koeficijenti b su znamenke binarnog brojevnog sustava.)

Dakle, i u binarnom brojevnom sustavu brojevi se prikazuju nizom znamenaka
koje oznaavaju koeficijente kojima se mnoi osnovica sustava dignuta na potenci
ju koja odgovara brojnom mjestu. Pri pisanju brojeva piu se samo koeficijenti, a
teine mjesta odreuju se prema poloaju koeficijenata.
Primjer
23 = 8
22 = 4
21 = 2 teine mjesta
2 = 1
21 = 0,5
22 = 0,25
1011,61 = 1 x 23 + 0 x 22 + 1 x 21+ 1 x 2 + 0 x 2 '1+ 1 x 2 '2
znamenka najnieg mjesta (najmanje teine, engl. LSB, le-
ast significant bit)
binarna toka, zarez (engl. binary point)
znamenka najvieg mjesta (najvee teine, engl. MSB, most
significant bit)
Tablica 1.1. Prikaz binarnih brojeva od nula do petnaest
Binarni Decimalni Binarni Decimalni

broj broj broj broj
0 0 1000 8
1 1 1001 9
10 2 1010 10
11 3 1011 11
100 4 1100 12
101 5 1101 13
110 6 1110 14
111 7 1111 15
Digitalna elektronika I.
BINARNI SIGNALI
Budui da se signali u digitalnoj elektronici oznauju kombinacijama binarnih
znamenaka, nazivaju se binarni signali. Binarni signali mogu biti paralelni i serij
ski (Slika 1.2.).
_ _ rn _ o jT fT ]_
B1 0
B ,_ r n _
T, T,
s. _ n _
Slika 1.2. Binarni signali: a) paralelni, b) serijski
PRETVORBA BROJEVA IZMEU

BINARNOG I DECIMALNOG SUSTAVA
Broj iz binarnog brojevnog sustava pretvara se u odgovarajui broj decimalnog
sustava tako da se svaka znamenka binarnog broja pomnoi sa svojom teinom
mjesta i tako dobiveni iznosi zbroje.
Primjer
Pretvorba binarnog broja 1011011 u decimalni.

10110112 = 1 x 26 + 0 x 25 + 1 x 24 + 1 x 23 + 0 x 22 + 1 x 21+ 1 x 2
= l x 64+ 1 x 1 6 + 1 x 8 + 1 x 2 + 1 x 1
= 9110
(Indeksi uz brojeve pokazuju u kojem brojevnom sustavu je napisan broj.)
Jedan od naina da se decimalni broj pretvori u binarni je da se decimalni broj

rastavi na faktore koji su potencije broja dva. Postupak se provodi tako da se prvo
nae najvia potencija broja dva koja se nalazi u decimalnom broju. Zatim se trai
koja sljedea nia potencija broja dva ide u ostatak sve dok se ne doe do najnie
potencije bez ostatka.

Prim jer
Pretvorba decimalnog broja 46 u binarni.

46I0 = 3 2 + 8 + 4 + 2 = l x 2 5 + Ox 2 4+ l x 2 ' , + l x 2 2+ l x 2 l + O x 2 u = 101110,
46
- 3 2 -----------------
14
16 ne postoji --------
14
-8 ----- --------------------------------
6
6
- 4 ------------------------------------------------
2
2
- 2 ------------------------------------ t---------------------------
_ (T
1 ne postoji ---------------------------------------------------
Drugi nain pretvorbe decimalnog broja u binarni provodi se uzastopnim dije

ljenjem decimalnog broja s 2. Ako se kod dijeljenja dobije ostatak, znamenka bi
narnog broja je 1, a ako ostatka nema, znamenka je 0. Prvo dijeljenje daje zna
menku najnieg brojnog mjesta.
Primjer ___________________________________________________________
Pretvorba decimalnog broja 57 u binarni.

57 : 2 = 28 + ostatak 1 ---------------------
28 : 2 = 14 + ostatak 0 --------------------
14 : 2 = 7 + ostatak 0 ------------------
7 : 2 = 3 + ostatak 1 -----------------
3 : 2 = 1 + ostatak 1 ---------------
1 : 2 = 0 + ostatak 1 --------------i
5710 = lllOOla
Razlomljeni broj u decimalnom brojevnom sustavu pretvara se u binarni meto

dom uzastopnog mnoenja decimalnog broja brojem dva (osnovica binarnog bro
jevnog sustava). Ako je rezultat mnoenja vei od jedan, znamenka binarnog broja
je 1, a ako je rezultat mnoenja manji od jedan, binarna znamenka je 0. Kad je re
zultat mnoenja vei od jedan, mora se prije sljedeeg mnoenja umanjiti za jedan.
Prim jer
Pretvorba razlomljenog decimalnog broja 0,6285 u binarni.

0,687510= 0,10112
0,6875 x 2 = 1,375 = 0,375 + 1 -------------------------------i
0,375x2 =0,75 =0,75 + 0 --------------------------------
0,75 x 2 =1,5 =0,5 + 1 ----------------------------------
0,5 x 2 =1 =0,0 + 1 -----------------------------------
OKTALNI BROJEVNI SUSTAV

Oktalni brojevni sustav ima osam znamenaka: 0, 1, 2, 3, 4, 5, 6 i 7. Osnovica ok-
talnog brojevnog sustava je osam pa su teine cjelobrojnih mjesta 8= 1, 8*= 8,
82= 64, 83= 512 itd. Mjesta desno od zareza imaju teine 81, 8~2 itd. Najvei broj
koji se moe napisati s n znamenki je 8n- l .
Opi prikaz broja u oktalnom brojevnom sustavu:
X = ox 8n + o_i x 8"'1+... + o2x 82 + oxx 81+ o0x 8 + o_,x8_1 + o_2x 8'2+

+ -(m-i)X 8 (m15+ -mx 8 m
(Koeficijenti o su znamenke oktalnog brojevnog sustava.)
Primjer
8 =64
8' = 8
8U = 1 teine mjesta
8_1 = 0,125
8"2 = 0,015625
237,51 = 2 x 82+ 3 x 81+ 7 x 8 + 5 x 8~ + 1 x 82
------- znamenka najnieg mjesta (najmanje teine, engl. LSD, le-
ast significant bit)
------- oktalni zarez, toka (engl. octal point)
------- znamenka najvieg mjesta (najvee teine, engl. MSD,
most significant digit)

PRETVORBA BROJEVA
IZMEU OKTALNOG I DRUGIH BROJEVNIH SUSTAVA
Pretvorba brojeva oktalnog sustava u odgovarajui decimalni broj provodi se istim
postupkom kao i binarnog u decimalni. Razlika je samo u teinama brojnih mjes
ta. Svaka znamenka oktalnog sustava mnoi se svojom teinom i dobiveni iznosi
se zbroje.
Primjer________________________________________________________________
Pretvorba oktalnog broja 237,51 u decimalni.

237,51g = 2 x 82+ 3 x 81+ 7 x 8 + 5 x 8_1 + 1 x 82
= 2 x 6 4 + 3 x 8 + 7 x l + 5 x 0,125 + 1 x 0,015625
= 159,64062510
Pretvorba decimalnog broja u odgovarajui oktalni moe se provesti istim pos

tupcima kao i kod pretvorbe u binarni broj. Ako je to metoda uzastopnog dijelje
nja decimalnog broja osnovicom oktalnog sustava, dobiveni ostaci dijeljenja ozna
avaju znamenke oktalnog.
Prim jer
Pretvorba decimalnog broja 267 u oktalni.

267 : 8 = 33 + ostatak 3 ----------------
33 : 8 = 4 + ostatak 1 --------------
4:8= 0 + ostatak 4 ------------- 1
267,0 = 413s
Broj u oktalnom brojevnom sustavu pretvara se u broj binarnog sustava tako

da se svaka oktalna znamenka nadomjesti odgovarajuim trobitnim binarnim
brojem.
Tablica 1.2. Znamenke oktalnog sustava i njihovi binarni ekvivalenti
........ .....
Oktalna znamenka 0 1 2 3. 4 5 6 7
Binarni ekvivalent 000 001 011 100 101 110 111
Primjer
Pretvorba oktalnog broja 472 u binarni

472 = 100111010,
ôio- 1
'-111
o
t-H
0
1
Broj iz binarnog brojevnog sustava pretvara se u oktalni tako da se binarni
broj razdijeli u skupine od tri binarne znamenke poevi od najnieg brojnog
mjesta. Svaka skupina binarnih znamenki predoava se ekvivalentnom oktalnom
znamenkom. Dobivene oktalne znamenke daju oktalni broj.
Primjer________________________________________________________________
Pretvorba binarnog broja 1011101010 u oktalni.

10111010102 = 001 011 10 1 010 = 1352s
1 3 5 2
HEKSADECIMALNI BROJEVNI SUSTAV

Osnovica heksadecimalnog brojevnog sustava je 16, odnosno sustav ima 16 zna
menaka. Za znamenke od nula do devet koriste se znamenke decimalnog brojev
nog sustava. Kako za znamenke deset do petnaest ne postoje simboli, koristi se
est slova abecede: A, B, C, D, E, i F.
Tablica 1.3. Znamenke heksadecimalnog brojevnog sustava
| Heksaecimalna znamenka 0 1 2; 3 4 5 6 7 8 9 A B C D C r
| Decimalni b ro j' 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Heksadecimalni brojevni sustav koristi se vrlo esto u prikazivanju rada digi

talnih ureaja zbog jednostavne pretvorbe u binarni brojevni sustav i obrnuto.
Primjer
------ 163 '

-----162
teine mjesta
r 16
r 16
?B4E = 7 x 1 63 + B x 162 + 4 x 16 '+ E x 16
L zname nka najnieg mjesta (najmanje teine)
------ zname nka najvieg mjesta (najvee teine)

PRETVORBA BROJEVA IZMEU HEKSADECIMALNOG
I DRUGIH BROJEVNIH SUSTAVA
Brojevi heksaecimalnog brojevnog sustava pretvaraju se u decimalne brojeve ta
ko da se vrijednost svake znamenke mnoi s teinom brojnog mjesta i dobiveni
iznosi zbroje.
Primjer
Pretvorba heksaecimalnog broja 1A2F u decimalni.

1A2F16 = 1 x 163 + A x 162 + 2 x 161+ F x 16
= 1 x 4096 + 10 x 256 + 2 x 16 + 15 x 1
= 6703IO
Pretvorba decimalnog broja u heksadecimalni moe se provesti istim postup-

kom kao i u prethodno spomenute brojevne sustave, dakle uzastopnim dijeljenjem
decimalnog broja sa 16, tj. osnovicom sustava. Ostatak dijeljenja oznaava heksa-
decimalne znamenke.
Primjer
Pretvorba decimalnog broja 217 u heksadecimalni.

217 : 16 = 13 + ostatak 9 -----------------------------------
13 : 16 = 0 + ostatak 1 3 --------------------------------- j
21710= D?>16
Broj u heksadecimalnom sustavu pretvara se u binarni broj tako da se svaka

znamenka heksaecimalnog brojevnog sustava nadomjesti odgovarajuim binar
nim brojem, tj. etverobitnom kombinacijom.
Tablica 1.4. Znamenke heksaecimalnog sustava i njihovi binarni ekvivalenti
Heksaccimolna Binarni Hcksaecimalnn Binarni

znamenka ekvivalent znamenka ekvivalent
0 0000 8 1000
1 0001 9 1001
2 0010 A 1010
3 0011 B 1011
4 0100 C 1100
5 0101 D 1101
6 0110 E 1110
7 0111 F 1111
Prim jer
Pretvorba heksadecimalnog broja A3F u binarni.

A3Fl(S= 1010 0011 1111 = 1010001111112
Za pretvorbu binarnog broja u heksadecimalni potrebno je binarni broj razdi

jeliti u skupine od etiri binarne znamenke poevi od najnieg mjesta. Svaka sku
pina binarnih znamenaka predoava se ekvivalentnom heksadecimalnom zna
menkom.
Prim jer
Pretvorba binarnog broja 110001101011 u heksadecimalni.

1100011010112= 1100 0110 1011= C6B16
PRIKAZ RELATIVNIH BROJEVA

Za prikazivanje pozitivnih i negativnih brojeva ili brojeva s predznakom (engl. si-
gned numbers) koristi se dodatni bit za predznak (engl. sign bit). Za oznaavanje
pozitivnog broja bit za predznak je 0, a za negativan broj 1. Ostali bitovi ine
iznos broja (engl. magnitude). Iznosi negativnih brojeva mogu se prikazati na vie
naina.
Jedna od mogunosti za prikaz iznosa negativnih brojeva je koritenje iznosa
za pozitivne brojeve (engl. true-magnitude form). Pozitivni i negativni brojevi ra
zlikuju se samo za bit predznaka.
Prim jer______________________________________________________________
Prikaz brojeva +37 i -37 s pomou bita za predznak i binarnog broja.

37lu= 1001012 +3710= 0100101,
bit za predznak = j j = iznos
-3 7 10= IlOOlOlj
Drugi nain prikazivanja iznosa negativnog broja je koritenje komplementa.

Mogue je koristiti 1-komplement ili komplement do najveeg broja (engl. l s-
-complement) ili 2-komplement ili komplement do baze (engl. 2s-complement).
U binarnom brojevnom sustavu 1-komplement nekog broja dobije se zamje
nom nula u jedinice i jedinica u nule.

P rim jer
Prikaz broja --37 s pomou bita za predznak i 1-komplementa

37ui = 001012 1-komplement od 100101 je 011010.
~3710 = :L0110102
------------- iznos
------------------- bit za predznak
2-kompIement nekog broja dobije se tako da se zamijene jedinice s nulama i

nule s jedinicama i pribroji jedinica, tj. da se 1-komplementu doda jedinica.
Primjer
Prikaz broja -37 s pomou bita za predznak i 2-komplementa

37,o = L001012 2-komplement od 100101 je 011010+1=011011.
-37, = LOllOllj
1------------- iznos
------------------- bit za predznak
PREGLED KLJUNIH POJMOVA
binarna znamenka (engl. binary digit, skraeno bit)

- znam enka binarnog brojevnog sustava
binarna znamenka najnieg brojnog mjesta (engl. least significant bit, skraeno LSB)
- binarna znam enka najm anje vrijednosti brojnog m jesta, krajnja desna znam enka bi
narnog broja
binarna znamenka najvieg brojnog mjesta (engl. m ost significant bit, skraeno MSB)
- b in arn a znam enka najvee vrijednosti brojnog m jesta, krajnja lijeva znam enka bi
narnog broja
binarni brojevni sustav (engl. binary num ber system)
- brojevni sustav s dvije znam enke: 0 i 1
binarni zarez (engl. binary point)
- zarez koji razdvaja cjelobrojna od razlom ljenih m jesta u binarnom brojevnom
sustavu
brojno mjesto
- poloaj znam enke u bilo kojem broju
decim alni brojevni su stav (engl. decim al num ber system)
- brojevni sustav s deset znam enaka
digitalna elektronika (engl. igital elektronics)
- podruje elektronike u kojem u signali m ogu im ati dva iznosa kojim a se pridruuju
znam enke 0 i 1 to om oguava prikaz podataka u brojanom obliku binarnog b ro
jevnog sustava
2-komplement (engl. 2s-com plem ent)
- ili kom plem ent do baze, dobije se tako da se 1-kom plem entu doda jedinica
heksadecim alni brojevni su stav (engl. hexadecim al num ber system)
- brojevni sustav sa 16 znam enaka
oktalni brojevni su stav (engl. octal num ber system)
- brojevni sustav s 8 znam enaka
1-komplement (engl. l s-com plem ent)
- ili kom plem ent do najveeg broja, u binarnom brojevnom sustavu dobije se m e u
sobnom zam jenom nula i jedinica.
teina brojnog mjesta
- vrijednost brojnog m jesta, m oe se prikazati kao potencija osnovice (baze) brojev
nog sustava
znamenka najnieg brojnog mjesta (engl. least significant digit)
- znam enka najm anje vrijednosti (teine) brojnog m jesta, krajnja desna znam enka
broja bilo kojeg brojevnog sustava
znamenka najnieg brojnog mjesta (engl. least significant digit, skraeno LSD)
- znam enka najm anje vrijednosti (teine) brojnog m jesta, krajnja desna znam enka
broja bilo kojeg brojevnog sustava
znamenka najvieg brojnog mjesta (engl. m ost significant digit, skraeno M SD)
- znam enka najvie vrijednosti (teine) brojnog m jesta, krajnja lijeva znam enka broja
bilo kojeg brojevnog sustava

Tablica 1.5. Pregled brojevnih sustava
Rrojcvnj sustav, Decimalni Binarni Oktalni Heksadecimalni

Znamenke 0 0 0 0
1 1 1 1
2 2 2
3 3 3
4 4 4
5 5 5
6 6 6
7 7 7
8 8
9 9
A
B
C
D
E
F
Osnovica (baza) 10 2 8 16
Teine mjesta 10 = 1 2 = 1 8= 1 16 = 1
*00 tCO
101 = 10
rq Tf
CO so
161 = 16
II II
II II
ro
O
O
162 = 256
II
ow
to
23 = 8
II
II
163 = 4096
oo
o
Brojevi od 0 do 16 0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
Tablica 1.6. Prikaz relativnih brojeva
" .... "

Prikaz s pomou Prikaz s pomou Prikaz s pomou
: binarnoj; broja 1-kompiemenla 2-komplemcnla
broj
S 2'?' "'", S 2 ,22:121' S.V232,2:i
15 0 1111 0 1111 0 1111
14 0 1110 01110 0 1110
13 0 1101 0 110 1 0 110 1
12 0 110 0 0 110 0 0 110 0
11 0 1 0 11 0 1 0 11 0 1011
10 0 10 10 01010 0 1 0 10
9 01001 01001 01001
8 0 10 0 0 01000 01000
7 00111 0 0111 0 0 111
6 00110 00110 00110
5 0 0 10 1 00101 00101
4 0 0 10 0 00100 00100
3 000 1 1 00011 0 0 01 1
2 00010 0 0 0 1.0 00 0 1 0
1 00001 0000 1 0 0 00 1
0 00000 00000 00000
-1 1 000 1 11110 11111
-2 10010 1110 1 11110
-3 10011 11100 1110 1
-4 10 10 0 1 1 0 11 11100
-5 10 10 1 1 1 0 10 1 1 0 11
-6 10 1 1 0 11001 1 1 0 10
-7 10 111 11000 11001
-8 1 1 0 00 10 1 1 1 110 0 0
-9 110 0 1 10 1 1 0 10 1 1 1
-10 1 1 0 10 10 10 1 10 1 1 0
-11 1 1 0 11 1 0 10 0 10 10 1
-12 11100 10011 10100
-13 11101 10 0 10 10011
-14 11110 1 000 1 1 0 0 10
-15 11111 1 0 000 10001

PITANJA I ZADACI ZA PONAVLJANJE
1. Objasnite razlike izmeu decimalnog i binarnog brojevnog sustava.

2. Koji se najvei broj (izraen decimalno) moe napisati s 8 znamenaka binar
nog sustava?
3. Koliko je binarnih znamenaka potrebno za prikaz decimalnog broja 47?
4. Prikaite binarni signal 11010 u serijskom i paralelnom obliku.
5. Pretvorite binarni broj 110110 u decimalni.
6. Pretvorite decimalni broj 53 u binarni.
7. Navedite znaajke oktalnog brojevnog sustava.
8. Koji se najvei broj (izraen decimalno) moe napisti s etiri znamenke oktal
nog sustava?
9. Pretvorite oktalni broj 465 u decimalni.
10. Pretvorite decimalni broj 372 u oktalni.
11. Pretvorite oktalni broj 524 u binarni.
12. Pretvorite binarni broj 11001110 u oktalni.
13. Navedite znaajke heksaecimalnog brojevnog sustava,
14. Koji se najvei broj (izraen decimalno) moe napisati s tri znamenke heksa-
decimalnog sustava?
15. Koje su teine mjesta znamenaka najnieg i najvieg brojnog mjesta heksade-
cimalnog broja A3F,5D?
16. Pretvorite heksadecimalni broj 12BF u decimalni.
17. Pretvorite decimalni broj 3127 u heksadecimalni.
18. Pretvorite heksadecimalni broj 2C4E u binarni.
19. Pretvorite binarni broj 100101000111111 u heksadecimalni.
20. Pretvorite heksadecimalni broj D3A u oktalni.
21. Pretvorite oktalni broj 5437 u heksadecimalni.
22. Prikaite broj -25 s pomou binarnog broja, 1-komplementa i 2-komplementa.
1.2. KODOVI
BCD kod
Excess-3 kod
Aikenov kod
Grayev kod
Alfanumeriki kodovi
Kodovi za otkrivanje pogreaka
Kodovi za ispravljanje pogreaka
U digitalnim ureajima podaci se prikazuju s pomou binarnih znamenaka. D a
bi se uz brojeve mogli prikazivati i znakovi i slova, koriste se kodovi. Kod je odre
ena kombinacija binarnih znamenaka koja se dodjeljuje decimalnoj znamenki,
slovu ili znaku.
Ako se kodiranjem eli prikazati znamenke decimalnog brojevnog sustava, po
trebno je koristiti kombinacije od najmanje etiri bita. S etiri bita moe se dobiti
24=16 razliitih kombinacija. Kako je za prikaz znamenaka decimalnog brojevnog
sustava potrebno svega 10 kombinacija, brojni su naini za kodiranje decimalnih
znamenaka. Najei su BCD, excess-3, Aikenov i Grayev kod.
Kodovi koji omoguavaju, osim znamenaka, kodiranje slova i znakova nazivaju
se alfanumeriki kodovi. To su kodovi s vie od etiri bita kako bi se mogao dobiti
potreban broj kombinacija.
BCD KOD
Za kodiranje decimalnih znamenaka u BCD kodu (skraeno od engl. Binary Co-
ded Decimal) koristi se prvih deset kombinacija prirodnog binarnog etverobitnog
niza. To znai da se svaka decimalna
znamenka prikazuje pripadnim bi Tablica 1.7. BCD kod
narnim brojem. Stoga se ovaj kod Decimalna Binarna kombinacija
ponekad naziva i prirodni binarno znnmcnkn 8421
decimalni kod ili krae NBCD- 0 0000
-kod (od engl. Natural Binary Coded 1 0001
Decimal).
2 0010
BCD kod naziva se teinsld kod 3 0011
(engl. weighted code) jer bitovi kom
4 0100
binacija imaju teine 8,4,2 i 1. Zbroj
teina brojnih mjesta na kojima je bi 5 0101
narna znamenka 1 daju vrijednost 6 0110
kodirane decimalne znamenke. Kod 7 0111
sadri i kombinaciju 0000 to znai 8 1000
da prekid u prijenosu podataka moe
9 1001
biti shvaen kao podatak 0.

Prim jer
Kodiranje i dekodiranje u BCD kodu.

75310 = 0111 0101 0011BCD
*-0011----------------
0101--------------------------
0111
0110 1001 0100BCD= 69410
TI----------6J
------------9
4 -----
Potrebno je razlikovati broj prikazan u binarnom brojevnom sustavu od istog

broja prikazanog u binarnom kodu, iako se u oba sluaja radi o nizu bitova. Kom
binacija bitova u binarnom brojevnom sustavu oznaava uvijek odreen broj.
Kombinacija bitova u kodu moe oznaavati broj, ali i znakove ili slova, dakle op
enito neki podatak.
P rim jer
Binama kombinacija 10000110 kao binarni broj odgovara u decimalnom susta

vu broju 134. Ista kombinacija u BCD kodu odgovara decimalnom broju 86.
EXCESS-3 KOD
Za kodiranje decimalnih znamenaka u excess-3 kodu (skraeno XS-3 kodu) koris
ti se srednjih deset kombinacija binarnog etverobitnog niza, a odbacuju se prve
tri i zadnje tri kombinacije.
Tablica 1.8. Excess-3 kod
Decimalna Binama
kombinacija
0 0011
1 0100
2 0101
3 0110
4 0111
5 1000
6 1001
7 1010
8 1011
9 1100
Excess-3 kod razlikuje se od BCD koda i po tome to nije teinski, ali je samo-
komplementirajui (engl, selfcomplemented). To znai da se komplement bilo ko
je znamenke dobije zamjenom nula s jedinicama i jedinica s nulama. Osim toga, u
excess-3 kodu ne pojavljuju se kombinacije sa sve etiri nule niti sve etiri jedini
ce, to moe biti korisno za otkrivanje prekida u prijenosu podataka.
Primjer
Kodiranje i dekodiranje excess-3 kodom.

75310 = 1010 1000 0_110xs_3
L0i 1 1 0 -
1 00 0 -
1 01 0 -
1001 1100 0111, 694,,
AIKENOV KOD
U Aikenovu kodu (Howard Aiken, ameriki znanstvenik sa sveuilita u Harvar-
du, konstruktor prvog elektromehanikog raunala MARK I) koristi se prvih pet i
zadnjih pet kombinacija etverobitnog niza, a odbacuje se srednjih est kombina
cija. Kod je samokomplementirajui i teinski, s teinama mjesta 2421.
Tablica 1.9. Aikenov kod
Decimalna | Binarna kombinacija

znamenka j 8421
0 0000
1 0001
2 0010
3 0011
4 0100
5 1011
6 1100
7 1101
8 1110
9 1111

PrimjBr
Kodiranje Aikenovim kodom.

729J0 = 1101 0010 1111AK
I - 1111----------------
1 0010---------
---- 1101
GRAYEV KOD
Karakteristika je Grayeva koda, koji nije teinski, da se svaka kombinacija razli
kuje od prethodne za samo jedan bit. Grayev kod temelji se na reflektiranom
(zrcalnom) binarnom brojevnom sustavu. Stoga taj kod spada u skupinu reflekti
ranih kodova (engl. reflected codes).
Brojevi reflektiranog binarnog brojevnog sustava dobiju se na sljedei nain:
znamenke 0 i 1 napisu se jedna ispod druge. Ispod njih se povue zamiljena zrcal
na crta i ispod nje napisu znamenke 1 i 0 kao zrcalna slika. Sada se ispred gornjih
znamenaka dodaju nule, a ispod donjih jedinice. Na taj nain dobivena je skupina
od etiri dvobitne kom-
Tablica 1.10. Reflektirani binarni brojevni sustav binacije. Ako se ispod
njih povue nova zrcalna
crta i ispod nje napisu
0 00 000
Reflektirani reflektirane kombinacije
1 01 001
binarni sustav pa se gornjima dodaju
zrcalna crta 1 011 nule, a dolnjima jedini
1 11 010 0000 0 ce, dobije se osam trobi-
0 10 110 0001 1 tnih kombinacija. Na taj
111 0011 2 nain moe se dobiti
broj kombinacija po e
00 000 101 0010 3
lji. Za Grayov kod koris
01 001 100 0110 4 ti se prvih deset kombi
11 011 zrcalna crta 3 0111 5 nacija etverobitnog ni
10 010 100 0101 6 za (tablica 1.10).
zrcalna crta 2 101 0100 7
10 110 111 1100 8
11 111 110 1101 9
01 101 010 1111 10
00 100 011 1110 11
001 1010 12
000 1011 13
1001 14
1000 15
Prim jer
Kodiranje Grayevim kodom.

94110 = 1101 0110 0001GK
L-0001----------------
0110----------
---- 1101
ALFANUMERIKI KODOVI
Meu alfanumerikim kodovima najee je u uporabi kod poznat pod nazivom
ASCII (skraeno od engleskog American Standard Code for Information Inter-
change). To je sedmerobitni kod to daje 128 kombinacija. To je dovoljno za pri
kaz svih znamenaka, slova i znakova. Kod se koristi u prijenosu podataka izmeu
raunala i ulazno-izlaznih ureaja.
Tablica 1.11. ASCII kod
b7 0 0 0 0 1 1 1 1
b6 0 0 1 1 0 0 1 1
b5 0 1 0 1 0 1 0 1
b4 b3 b2 bl 0 1 2 3 4 5 6 7
0 0 0 0 0 NUL DLE SP 0 @ P P
0 0 0 1 1 SOH DC1 i 1 A Q a q
0 0 1 0 2 STX DC2 2 B R b r
0 0 1 1 3 ETX DC3 # 3 C S c s
0 1 0 0 4 EOT DC4 $ 4 D T d t
0 1 0 1 5 ENQ NAK % 5 E U e u
0 1 1 0 6 ACK SYN &c 6 F V f V
0 1 1 1 7 BEL ETB ' 7 G W S w
1 0 0 0 8 BS CAN ( 8 H X h X
1 0 0 1 9 HT EM ) 9 1 Y i y
1 0 1 0 A LF SUB * Z z
J j
1 0 1 1 B VT ESC + ; K [ k {
1 1 0 0 C FF FS , < L \ 1 1
1 1 0 1 D CR GS - = M 1 m }
1 1 1 0 E SO RS > N - n -
1 1 1 1 F SI US / ? O 0 DEL

Prim jer
Kodiranje ASCII kodom podatka A la.
A 1
100 0001 011 0001 110 0001
b? 1 0 1
b6 0 1 1
b5 0 1 0
b4 0 0 0
b3 0 0 0
b2 0 0 0
b, 1 1 1
Uz ASCII kod vrijedno je spomenuti i osmerobitni EBCDI kod (naziv dolazi

od engl. Extended BCD Interchange Code). Kod daje ukupno 256 moguih ko
dnih kombinacija, to je vie negoli je potrebno za znamenke, slova i znakove pa
ostaje velik dio kombinacija za uporabu kao upravljake naredbe.
Tablica 1.12. EBCDI kod
b8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
b7 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
b6 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
b5 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
b4 b3 t>2 bi 0 1 2 3 4 5 6 7 8 9 A B C D E F
0 0 0 0 0 NUL SP & 0
0 0 0 1 1 / a j A J 1
0 0 1 0 2 b k s B K S 2
0 0 1 1 3 c 1 t C L T 3
0 1 0 0 4 PF RES BYP PN d m u D M U 4
0 1 0 1 5 HT NL LF RS e n V E N V 5
0 1 1 0 6 LC BS EOB UC f 0 w F O w 6
0 1 1 1 7 DEL 1L PRE EOT S P X G P X 7
i 0 0 0 8 h q y H Q Y 8
i 0 0 1 9 i r z I R Z 9
i 0 1 0 A SM (2 i A
i 0 1 1 B $ , #
i 1 0 0 C < * % @
i 1 0 1 D ( ) - '
l 1 1 0 E + ; > =
i 1 1 1 F - ? "
Prim jer
Kodiranje EBCDI kodom podatka A + 1.
A 1
1010 0001 0100 1110 1111 0001
i
o
b8 1 1
b7 0 1 0
b6 1 0 1
b5 0 0 0
b4 0 1 0
b3 0 1 0
b2 0 1 0
b, 1 0 1
KODOVI ZA OTKRIVANJE POGREAKA

U digitalnim sustavima esto se signali prenose preko duljih ili kraih veza. U na
to velikoj pouzdanosti digitalnih sklopova mogue su povremene pojave pogrea
ka u prijenosu informacija. Stoga se namee potreba otkrivanja pogreke.
Vrlo esto se za siguran prijenos kodiranih podataka koristi metoda pariteta.
Radi se o tome da se svakoj binarnoj kombinaciji kojom se prikazuje digitalni po
datak dodaje jedan bit. Dodatni bit naziva se paritetni bit (engl. parity bit). Pari
tetni bit dodaje se tako da u kombinaciji s poveanim brojem bitova uvijek postoji
iskljuivo paran broj jedinica (parni paritet, engl. even parity) ili neparan broj je
dinica (neparni paritet, engl. odd parity). Pogreka u prijenosu koja uzrokuje
promjenu jednog bita mijenja paritet jedinica u podatku to, upuuje na pogreku.
Primjer_________________________________________________________________
Kod s parnim paritetom.

Slovo A kodirano u ASCII kodu je 10 0001. Ova kombinacija ima paran broj
jedinica. Stoga je dodatni paritetni bit jednak 0 pa je A u ASCII kodu s par
nim paritetom 01000001, to opet daje paran broj jedinica.
Slovo C kodirano ASCII kodom je 1000011, to daje neparan broj jedinica.
Stoga je paritetni bit 1 pa je C u ASCII kodu s parnim paritetom 11000011,
to daje ukupno paran broj jedinica.
Kod s neparnim paritetom.
A u ASCII kodu je 1000001, dakle sadri paran broj jedinica. Prema tome, u
kodu s neparnim paritetom A e biti 11000001, to daje ukupno neparan broj
jedinica.
C u ASCII kodu je 100 0011, dakle sadri neparan broj jedinica. U kodu s ne
parnim paritetom C e biti 0100 0011, to daje opet neparan broj jedinica.

KODOVI ZA ISPRAVLJANJE POGREAKA
Kodovi za ispravljanje pogreaka omoguavaju da se tono odredi mjesto pogre
ke u podatku. Takvi kodovi sastoje se od odreenog broja znakovnih bitova z i is
pitnih bitova i. Mjesto pogreke otkriva se viekratnim ispitivanjem na paritet
odreenih kombinacija znakovnih i ispitnih bitova. Tim ispitivanjem dobije se ispi
tni broj koji pokazuje mjesto pogreke.
Ispitni broj od i bita moe pokazati pogreku na ukupno (2 -1) bitnih mjesta.
Sto je vei broj znakovnih bitova, potreban je vei broj ispitnih bitova. Kako se
ukupna kodna kombinacija sastoji od z znakovnih i i ispitnih bitova, da bi se u ta
kvom kodu moglo utvrditi mjesto pogreke mora biti ispunjen uvjet:
2' > z + i + 1
Kao primjer takvog koda razmotrit e se Iiammingov kod za dekadne znamen
ke (tablica 1.13.).
Tablica 1.13. Hcimmingov kod za dekadne znamenke
Bitno mjesto h "6 ni 'U 3 2 "t
Bitovi koda m7 ' 6 ' 5 ii "h .. h h

0 0 0 0 0 0 u 0
1 0 0 0 0 1 1 1
2 0 0 1 1 0 0 1
3 0 0 1 1 1 1 0
4 0 1 0 1 0 1 0
5 0 1 0 1 1 0 1
6 0 1 1 0 0 1 1
7 0 1 1 0 1 0 0
8 1 0 0 1 0 1 1
9 1 0 0 1 1 0 0
Znakovni bitovi m 7, m 6, m 5 i m 3 slue za prikaz dekadnih znamenki, a ispitni

bitovi i4, i2 i i, su dodatni bitovi za paritet. Ispitivanje pariteta izvodi se tri puta. U
prvom ispitivanju ispituju se bitovi m 7, m s, m 3 i i,, u drugom ispitivanju bitovi m 7,
m 6, m 3 i i2 te u treem ispitivanju bitovi m 7, m 6, m 5 i i4. Ako je ispitivanje na pari
tet uspjeno, tj. u ispitivanoj kombinaciji je paran broj jedinica, onda se rezultat
ispitivanja oznaava s 0. Kad ispitivanje na paritet nije uspjeno, tj. kad je u ispiti
vanoj kombinaciji neparan broj jedinica, onda se rezultat ispitivanja oznaava s 1.
Na taj nain dobije se trobitna kombinacija k bitova koja oznaava bitno mjesto n
na kojemu se nalazi pogreka. Ako su sva tri ispitivanja uspjena, svi k bitovi su 0,
to znai da nema pogreke u kodnim bitovima.
m7 '6 '" 5 U m3 h 'i
m7 % m3 >i
Slika 1.3. Prikaz ispitivanja

m7
Hammingovim kodom
h s <4
P rim jer
Treba ispraviti pogreku u kodnoj kombinaciju 0110000 sustava koji radi u

Hammingovom kodu.
0 1 1 0 0 0 0 0 1 1
0 1 0 0 neparan broj 1
0 1 0 0 neparan broj 1
0 1 1 0 paran broj 1
Pogreka je na bitnom mjestu n3, to znai da je ispravna kodna kombinacija
0110100 .

alfanumeriki kodovi (engl. Alphanumeric Codes)

- kodovi kojima je mogue prikazivati znamenke, slova i znakove
Aikenov kod
- etverobitni teinski i samokomplementirajui kod s teinama mjesta 2421.
ASCII kod (skraeno od engleskog American Standard Code for Information In-
terchange)
- sedmerobitni alfanumeriki kod
BCD kod (skraeno od engleskog Binary Coded Decimal)
- etverobitni teinski kod s teinama mjesta 8421
EBCDI kod (skraeno od engleskog Extended BCD Interchange Code)
- osmerobitni alfanumeriki kod
exce ss-3 kod, skraeno X S -3 kod
- etverobitni samokomplementirajui kod
Qrayev kod
- etverobitni kod u kojemu se idua kombinacija razlikuje od prethodne za
samo jedan bit, tzv. reflektirajui kod
Hammingov kod
- kod koji omoguava ispravljanje pogreke
neparni paritet (engl. odd parity)
- dodavanje paritetnog bita binarnoj kombinaciji koda tako da je ukupan broj
jedinica u kombinaciji neparan
parni paritet (engl. even parity)
- dodavanje paritetnog bita binarnoj kombinaciji koda tako da je ukupan broj
jedinica u kombinaciji paran
paritetni bit (engl. parity bit)
- dodatni bit koji se dodaje osnovnoj kombinaciji nekog koda radi otkrivanja
mogue pogreke u prijenosu
reflektirajui ili zrcalni binarni brojevni sustav (engl. reflected binary number
system)
- binarni brojevni sustav u kojemu se brojevi redom razlikuju od prethodnog
za jedan bit, osnova Grayeva koda
sam okom plementirajui kod (engl. selfcomplemented code)
- kod u kojemu se kombinacija za komplement bilo koje znamenke dobije je
dnostavnom zamjenom nula u jedinice i jedinica u nule
teinski kod (engl. vveighted code)
- kod u kojemu znamenke kombinacije imaju odreene teine mjesta
Tablica 1.14. Pregled etverobitnih kodova
Decimalna kombinacija u kodu

Binama kombinacija
BCD XS-3 Aikenov Grayev
0000 0 0 0
0001 1 1 1
0010 2 2 3
0011 3 0 3 2
0100 4 1 4 7
0101 5 2 6
0110 6 3 4
0111 7 4 5
1000 8 5
1001 9 6
1010 7
1011 8 5
1100 9 6 8
1101 7 9
1110 8
1111 9
Tablica 1.15. ASCII kod sa slovima hrvatske abecede
b7 0 0 0 0 1 1 i 1
bfi 0 0 1 1 0 0 i 1
b5 0 1 0 1 0 1 0 1
b4 b3 b2 bi 0 1 2 3 4 5 6 7
0 0 0 0 0 NUL DLE SP 0 P P
0 0 0 1 1 SOH DC1 ! 1 A Q a q
0 0 1 0 2 STX DC2 " 2 B R b r
0 0 1 1 3 ETX DC3 # 3 C S c s
0 1 0 0 4 EOT DC4 $ 4 D T d t
0 1 0 1 5 ENQ NAK % 5 E U e u
0 1 1 0 6 ACK SYN & 6 F V f V
0 1 1 1 7 BEL ETB ' 7 G W g w

1 0 0 0 8 BS CAN ( 8 H X h X
1 0 0 1 9 HT EM ) 9 I Y i y
1 0 1 0 A LF SUB * J Z j z
1 0 1 1 B VT ESC + ; K k
1 1 0 0 C FF FS , < L 1
1 1 0 1 D CR GS - = M m
1 1 1 0 E SO RS > N e n
1 1 1 1 F SI US / ? O o DEL

1. U emu se razlikuju BCD kod i excess-3 kod?

2. Objasnite pojmove teinski i samokomplementirajui kod.
3. Kodirajte BCD kodom broj 395.
4. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji
100001100010 u BCD kodu?
5. Koliko binarnih znamenaka treba da se broj 128 napie u binarnom brojev
nom sustavu, a koliko da se napie u BCD kodu?
6. Kodirajte XS-3 kodom broj 395.
101110010101 u XS-3 kodu?
8. Kodirajte Grayevim kodom broj 286.
001011010111 u Grayevu kodu?
10. Kodirajte Aikenovim kodom broj 728.
110001001111 u Aikenovu kodu?
12. Kodirajte podatak Y : 5 u ASCII kodu.
13. Koji je sadraj podatka 1011000 0101011 0111000 zadanog u ASCII kodu?
14. Kodirajte podatak Y : 8 u EBCDI kodu.
15. Koji je sadraj podatka 11100010 11010111 01001110 zadanog u EBCDI
kodu?
16. Objasnite funkciju paritetnog bita.
17. U tablici ASCII koda pronaite binarnu kombinaciju za slova s i S i odredite
vrijednost paritetnog bita prema uvjetima za parni paritet?
18. U tablici ASCII koda pronaite binarnu kombinaciju za slova p i P i odredite
vrijednosti paritetnog bita prema uvjetima za neparni paritet?
19. Naite ispravnu kombinaciju za podatak 0011001 0111101 zadan Hammingo-
vim kodom.
2. LOGIKI SKLOPOVI
2.1. Osnovni logiki sklopovi

2.2. Logika algebra
2.3. Sloeni logiki sklopovi
Digitalni sklopovi mogu imati jedan ili vie ulaza i isto toliko izlaza. Naponi na
ulazima i izlazima mogu imati vrijednosti unutar podruja koja odgovaraju binar
nim znamenkama 0 ili 1. Stanje napona na izlazima sklopova vezano je za ispunje
nje odreenih uvjeta na ulazima. Izmeu stanja na ulazima i stanja izlaza postoji
odreena logika veza, odnosno digitalni sklopovi obavljaju logike funkcije ili
operacije. Stoga se digitalni sklopovi nazivaju i logiki sklopovi.
Logiki sldopovi kod kojih stanje izlaza ovisi o trenutnom stanju ulaza nazivaju
se kombinacijski logiki sklopovi. Sklopovi kod kojih stanje izlaza ovisi o stanju
ulaza i o prethodnom stanju na izlazu nazivaju se slijedni (sekvencijski) sklopovi.
U shemama digitalnih ureaja digitalni sklopovi prikazuju se odgovarajuim
simbolima. Vrlo esto se koriste simboli prema amerikim standardima (MIL-ST-
806B 1962. Graphic Symbols for Logic Diagrams, Department of Defens, USA).
Od 1984. godine uvode se u uporabu simboli prema IEC (International Electrote-
hnical Commision).
Logika svojstva digitalnih sklopova mogu se iskazati tablicama stanja (engl.
truth table). Tablica stanja je pregledan prikaz svih kombinacija ulaznih binarnih
veliina i odgovarajuih stanja na izlazu. U tvornikim podacima proizvoaa digi
talnih sklopova i ureaja esto se umjesto oznaka 0 i 1 koriste oznake L (od engl.
low=nisko) i H (od engl. high=visoko).
Engleski matematiar George Boole razvio je u 19. stoljeu logiku algebru
(naziva se i Booleova algebra) koja se koristi za analizu i sintezu logikih sklopo
va. Tako se logika svojstva digitalnih sklopova mogu iskazati i algebarskim ili lo
gikim jednadbama.
U ovom poglavlju razmatraju se osnovni logiki sklopovi, njihovo meusobno
povezivanje u svrhu realizacije sloenijih logikih operacija i logika algebra.
LOGIKI SKLOPOVI
2.1. OSNOVNI LOGIKI SKLOPOVI
Logiki sklop I
Logild sklop ILI
Logild sklop NE
Logild sldop NI
Logild sldop NILI
Integrirani logild sldopovi
Meusobno povezivanje osnovnih logikih sldopova
U ovom poglavlju razmatraju se logika svojstva osnovnih logikih sklopova i
njihovo spajanje radi izvoenja sloenijih logikih operacija. Elektrina svojstva
tih sklopova iscrpno se obrauju u poglavlju o skupinama integriranih logikih
sklopova.
LOGIKI SKLOP I
Logiki sklop I (engl. AND gate) obavlja logiku operaciju I (povezivanje, ko-
njunkcija). Sklop moe imati dva ili vie ulaza. Na izlazu daje stanje 1 samo ako
su svi ulazi u stanju 1. Ako je na bilo kojem ulazu sklopa logiko stanje 0, tada je
i na izlazu stanje 0 (slika 2.1.).
a) b) d)
........ lip i*
A B 0 0 = 0
B= 0 ' 0 0 0 0- 1 = 1
0 1 0 1 '0 = 1
1 0 0
1 1 = 1
Y= AB=A a B-A&B 1 1 1
Slika 2.1. Logiki sklop I s dva ulaza: a) simbol prema amerikim standardima, b) simbol IEC,
c) tablica stanja, d) logike operacije za sve kombinacije ulaznih veliina, e) algebarski izraz
U
[V]
fvl
D1 t j 0 0 uD
0 Ucc UD
UCc 0 UD
D2
JL UCc UCc Ucc
Slika 2.2. Izv ed ba sklopa I s dva ulaza
Sklop ovakvih svojstava mogue je izvesti s pomou spoja otpornika i dioda
(slika 2.2.). Ako je na oba ulaza napon OV, to odgovara logikom stanju 0, bit e
obje diode propusno polarizirane. Stoga e na izlazu biti mali napon UD (pad na
pona na propusno polariziranoj diodi), to takoer odgovara logikom stanju 0.
Obje diode u ovom sluaju predstavljaju ukljuene sklopke pa se sklop moe po
jednostavnjeno prikazati shemom prema slici 2.3.a. U prikazu je zanemaren
napon UD.
Napon na izlazu Y ostaje UD sve dok je barem na jednom od ulaza 0 V jer je
pripadna dioda propusno polarizirana, tj. ukljuena sklopka (slika 2.3.b-c).
a)
D1 Y
OV fi
B D2
T ~ ir
0 V A& -----
D1
Ucc Ucc _^D2
r
Slika 2.3. Pojednostavnjena nadomjesna shema diodnog sklopa I
Tek kad je na svim ulazima napon Ucc, to odgovara logikom stanju 1, obje
diode postaju zaporno polarizirane. U tom sluaju sve diode predstavljaju isklju
ene sklopke (slika 2.3.d) pa izlazni napon ima praktino vrijednost Ucc, to odgo
vara logikom stanju 1.
Logiki sklop I moe se uporabiti kao sklop za doputenje (engl. enable) i za
branu (engl. inhibit) prolaza impulsa (slika 2.4.). Signal s ulaza A moe proi na
izlaz samo kad je drugi ulaz sklopa I u stanju 1.
^ j u i n
b - D ~ y
Slika 2.4. Z a b ra n a i d o p u ten je p ro la z a im pulsa s p om ou sklopa I
LOGIKI SKLOPOVI
P rim jer
Odrediti oblik impulsa na izlazu sklopa I uz zadane signale na ulazima A i B

(slika 2.5.).
Izlazni napon sklopa I je u stanju 1 samo kad su oba ulaza u stanju 1. To znai
da se na izlazu Y dobije impuls samo u periodu kad su istodobno prisutni im
pulsi na oba ulaza.
i=D-
Slika 2.5. Odziv sklopa I na impulsnu pobudu
LOGIKI SKLOP ILI
d)
0+ 0= 0
B j A Y
i= 0 - 0 0 0
0 + 1 = 1
0 1 1 1 + 0 = 1
1 0 1 1+ 1= 1
1 1 1
Y= A + B = A vS
Slika 2.6. Logiki sklop ILI s dva ulaza: a) simbol prema amerikim standardima, b) simbol IEC,
c) tablica stanja, d) logike operacije za sve kombinacije ulaznih veliina, e) algebarski izraz
Logiki sklop ILI (engl. OR gate) obavlja logiku operaciju ILI (rastavljanje,
disjunkcija). Sklop moe imati dva ili vie ulaza. Na izlazu daje stanje 1 ako je na
bilo kojem ulazu stanje 1. Na izlazu je stanje 0 samo onda kada su svi ulazi u sta
nju 0 (slika 2.6.). Sklop ovakvih svojstava mogue je takoer izvesti spojem otpor
nika i dioda (slika 2.7.).
di u jj A Y
L o -w - [V]
bo Ucc [VI
-M -
D2 0 0 0
UCC- U D
!
0 Ucc
Ucc 0 UCC- U D
1
Ucc Ucc
o
Slika 2.7. Izvedba sklopa IL I s dva ulaza
Kad je na oba ulaza napon OV, to odgovara logikom stanju 0, bit e obje di
ode zaporno polarizirane, tj. iskljuene sklopke (slika 2.8.a). Kroz otpornik R ne
tee struja pa je na izlazu OV, to odgovara logikom stanju 0. im je barem na je
dnom ulazu napon Ucc, to odgovara stanju 1, bit e pripadna dioda propusno po
larizirana, tj. ukljuena sklopka (slika 2.8.b-d). Kroz tu diodu tee struja koja na
otporniku R stvara pad napona UCC-U D, to odgovara logikom stanju 1.
a) m b)
D1
OVS^ .--- fc OV ii A
Ucc 0 *
0 V ^ ~ D 'A o v ^
fc
Dl d)
o V ---- o Ucc - U D Ucc i
B 02 n D2
Ucc ----
Slika 2.8. Pojednostavnjena nadomjesna shema sklopa ILI
Logiki sklop ILI moe se takoer uporabiti kao sklop za doputenje i zabranu
prolaza impulsa (slika 2.9.). Signal s ulaza A nalazi se na izlazu samo kad je drugi
ulaz u stanju 0.
Slika 2.9. Doputenje i zabrana prolaza impulsa s pomou sklopa ILI
Primjer
Odrediti oblik impulsa na izlazu sklopa ILI uz zadane signale na ulazima A i B

(slika 2.10.).
Izlazni napon sklopa ILI je u stanju 0 samo kad su svi ulazi u stanju 0. To zna
i da se na izlazu Y dobije impuls u periodu kad je impuls prisutan na bilo ko
jem od ulaza sklopa ILI (slika 2.10.).
LOGIKI SKLOPOVI
Slika 2.10. Odziv sklopa ILI na impulsne pobude
LOGIKI SKLOP NE
Logiki sklop NE, odnosno invertor (engl. NOT circuit, inverter) obavlja logiku
operaciju NE (negacija, inverzija, komplementiranje). Sklop ima jedan ulaz i je
dan izlaz. Na izlazu daje stanje suprotno stanju ulaza. Kad je na ulazu stanje 1, na
izlazu je stanje 0 i obrnuto (slika 2.11.).
b) d)
\ P > o - v ' a p T ^ ~> ^ JT JT T L

0 1
y= A 0=1 1=0 1 0 ''T J H L T L T
Slika 2.11. Logiki sklop NE: a) simbol prema amerikim standardima, b) simbol IEC,
c) tablica stanja, d) odziv na impulsnu pobudu, e) algebarski izraz,
f) logike operacije za sve kombinacije ulaznih veliina
Funkciju logikog sklopa NE obavlja tranzistorska sklopka (slika 2.12.).
U
[V]
A iilif ill
! [V]
0 ^cc
J CEzas Wcc UcEzas
o- m
Slika 2.12. Izvedba sklopa NE
Kad je na ulazu sklopa napon OV (logiko stanje 0), radna toka tranzistora je
u podruju zapiranja. Tranzistor se moe smatrati pojednostavnjeno iskljuenom
sklopkom (slika 2.13.a) pa je na izlazu Y napon priblino Ucc, tj. logiko stanje 1.
Kad je na ulazu tranzistorske sklopke napon Ucc (logiko stanje 1), radna to
ka tranzistora je u zasienju. Tranzistor se pojednostavnjeno moe smatrati uklju
enom sklopkom (slika 2.13.b). Na izlazu je mali napon UCEzas to predstavlja lo
giko stanje 0.
44 Digitalna elektronika I.
a) r-^ U , b)

Slika 2.13. Pojednostavnjena nadomjesna
shema sklopa NE
Y
LOGIKI SKLOP NI
Logiki sklop NI (engl. NAND gate, skraeno od NOT AND) obavlja logiku
operaciju NI (naziva se jo i Shaefferova funkcija). Sklop moe imati dva ili vie
ulaza. Na izlazu ima stanje 1 ako je na bilo kojem ulazu stanje 0. Kad je na svim
ulazima stanje 1, tada je na izlazu stanje 0 (slika 2,14.).
a) b) c) d)
A Y = A~B
B A Y
B
0 0 1
0 1 1
1 0 1
1 1 0
Slika 2.14. Logiki sklop NI s dva ulaza: a) simbol prema amerikim standardima, b) IEC simbol,
c) algebarski izraz, d) tablica stanja, e) ekvivalentni sklop
Na temelju izloenih logikih svojstava sklopa NI jasno je da se sklop moe

izvesti spajanjem diodnog sklopa I i tranzistorske sklopke. No sklop je mogue
izvesti i kaskadnim spojem dviju tranzistorskih sklopki (slika 2.15.).
j^ c c U
B A Y
[V]
> c UCc tv]
0 0 0
A. L-<,Y
0 u cc Ucc
Tr1
Ucc 0 Ucc
I
Ucc Ucc
UcEzasI
Tr2
I
+
uUCEzas2
Slika 2.15. Izvedba sklopa N I
LOGIKI SKLOPOVI 45
Ako je na oba ulaza sklopa napon OV, radne toke oba tranzistora su u podru
ju zapiranja, dakle djeluju kao iskljuene sklopke (slika 2.16.a) pa je na izlazu Y
napon Ucc, dakle logiko stanje 1. Ovakvo stanje ostaje na izlazu dok je na bilo
kojem od ulaza napon OV, jer je pripadni tranzistor iskljuena sklopka.
Kad je na oba ulaza napon Ucc (logiko stanje 1), oba tranzistora prelaze u
stanje zasienja, dakle djeluju kao ukljuene sklopke (slika 2.16.d) pa je na izlazu
mali napon zasienja obaju tranzistora UCEzasl + UCEzas2, tj. logiko stanje 0.
a) b- Ucc b) i Ui d) r-*-U(
f
Tr1
Tr2
Slika 2.16. Pojednostavnjena nadomjesna shema sklopa NI
Ako se na jedan ulaz sklopa NI dovede niz impulsa, signal s tog ulaza pojavit
e se u invertiranom obliku na izlazu samo ako je drugi ulaz u stanju 1. Ako je
drugi ulaz u stanju 0, tada je izlaz u stanju 1 bez obzira na signal s prvog ulaza
(slika 2.17.). To znai da i sklop NI moe posluiti kao sklop za zabranu i dopu
tenje prolaza impulsa. Pri tome treba imati na umu da se pri doputenju prolaza
impulsi invertiraju.
= L a/
r v
Slika 2.17. Zabrana i doputenje prolaza impulsa s pomou sklopa NI
Primjer
Odrediti oblik napona na izlazu sklopa NI uz zadane signale na ulazima A i B

(slika 2.18.).
Izlazni napon sklopa NI je u stanju 0 samo kad su svi ulazi u stanju 1. To znai
da se na izlazu Y dobije impuls u periodu kad ne postoji impuls na bilo kojem
od ulaza.
Slika 2.18. Odziv sklopa NI na impulsne pobude
LOGIKI SKLOP NILI

Logiki sklop NILI (engl. NOR gate, skraeno od NOT OR) obavlja logiku ope
raciju NILI (Piercova funkcija). Sklop moe imati dva ili vie ulaza. Na izlazu ima
stanje 1 samo kad su svi ulazi u stanju 0. Kad je na bilo kojem ulazu stanje 1, na
izlazu je stanje 0 (slika 2.19.).
a) b) c) d)
A Y=A + W
' u .
B
0 0 1
0 i 0
1 0 0
1 1 0
Slika 2.19. Logiki sklop NILI s dva ulaza: a) simbol prema amerikim standardima, b) IEC simbol,
c) algebarski izraz, d) tablica stanja, e) ekvivalentni sklop
Na temelju izloenih logikih svojstava sklopa NILI jasno je da se sklop moe

izvesti spajanjem diodnog sklopa ILI i tranzistorske sklopke. No sklop je mogue
izvesti i paralelnim spojem dviju tranzistorskih sklopki (slika 2.20.).
Ako je na oba ulaza sklopa napon OV, radne toke oba tranzistora su u podru
ju zapiranja, dakle djeluju kao iskljuene sklopke (slika 2.21.a) pa je na izlazu Y
napon Ucc, to odgovara logikom stanju 1.
LOGIKI SKLOPOVI 47
im se na jedan od ulaza sklopa dovede napon Ucc (logiko stanje 1), pripa
dni tranzistor prelazi u stanje zasienja, tj. djeluje kao ukljuena sklopka (slika
2.21.b-d), pa je na izlazu mali napon zasienja tranzistora f/CEza dakle logiko
stanje 0.
Slika 2.21. Pojednostavnjena nadomjesna shema sklopa NILI
Ako se na jedan ulaz sklopa NILI dovede niz impulsa, signal s tog ulaza poja
vit e se u invertiranom obliku na izlazu samo ako je drugi ulaz u stanju 0. Ako je
drugi ulaz u stanju 1, izlaz je u stanju 0 bez obzira na signal s prvog ulaza (slika
2.22.). To znai da se i sklop NILI moe koristiti kao sklop za zabranu ili dopute
nje prolaza impulsa. Meutim, pri doputenju prolaza impulsa dolazi do njihova
invertiranja.
Slika 2.22. Doputenje i zabrana prolaza impulsa s pomou sklopa NILI
Primjer
Odrediti oblik napona na izlazu sklopa NILI uz zadane signale na ulazima A i

B (slika 2.23).
Izlazni napon sklopa NILI je u stanju 1 samo kad su oba ulaza u stanju 0. To
znai da se na izlazu Y dobije impuls samo u periodu kad istodobno ne postoji
impuls na oba ulaza.
Slika 2.23. Odziv sklopa NILI na

impulsne pobude
INTEGRIRANI LOGIKI SKLOPOVI
Elektroniki logiki sklopovi danas se proizvode iskljuivo u integriranoj izvedbi.
Sve komponente sklopa izvedene su na jednoj ploici silicija zatvorenoj u odgova
rajue kuite. Kuita mogu biti razliitog oblika s razliitim brojem izvoda, plas
tina ili keramika. Sama kuita su znatno veih dimenzija od integriranog sklo
pa. Ogranienje u izvedbi integriranih sklopova predstavlja broj izvoda. Ovisno o
broju ulaza i izlaza koje ima logiki sklop, u jedno kuite mogue je smjestiti je
dan osnovni logiki sklop ili vie njih. Kod sloenijih sklopova potrebno je vie
izvoda, pa su kuita takvih sklopova veih dimenzija.
a) b)
izvod 1
XI O LTTJ LJ LI U
Slika 2.24. Dvolinijsko kuite sa 16 izvoda: a) pogled odozgo, b) pogled sa strane
a) b)
izvod 1
Slika 2.25. Primjer izvedbe plosnatog kuita: a) pogled odozgo, b) pogled sa strane
b)
izvod 1
Slika 2.26. P rim jer izvedbe kuita za povrinsku m on tau : a) pogled od o zd o , b) pogled sa stra n e
LOGIKI SKLOPOVI
esti oblik kuita integriranih sklopova je volinijsko kuite (engl. dual-in-li-
ne package, skraeno DIP), zatim plosnato kuite (engl. flat package) i sve ee
razliiti oblici kuita za povrinsku montau (engl. surface mounted device, lead-
less package, leadless chip carrier, small-outline package).
Danas se proizvodi mnogo razliitih sklopova, od osnovnih logikih do itavih
ureaja u jednom kuitu. Osnovni integrirani logiki sklopovi sadre manji broj
integriranih elemenata (do 100) i nazivaju se sklopovi niskog stupnja integracije
(engl. SSI, skraeno od Small Scale Integration). Sloeniji integrirani sklopovi
(brojila, registri, dekoderi) sadre vei broj integriranih elemenata (od 100 do
1 000) i nazivaju se sklopovi srednjeg stupnja integracije (engl. MSI, skraeno od
Medium Scale Integration). Jo veli broj elemenata (od 1000 do 100000) sadre
sklopovi visokog stupnja integracije (engl. LSI, skraeno od Large Scale Integra
tion). Tu spadaju memorije i mikroprocesori. Ve nekoliko godina javljaju se i
sklopovi vrlo visokog stupnja integracije (engl. VLSI, skraeno od Very Large
Scale Integration). To su sklopovi s vie od 100000 integriranih elemenata.
a) b) <0
d)
7-G N D
8 14 Unn
Slika 2.27. Raspored izvoda integriranih logikih sklopova, pogled odozgo:

a) I, b) ILI, c) NE, d) NI, e) NILI
Svi integrirani logiki sklopovi mogu se svrstati u nekoliko skupina. Za sklopo
ve unutar neke skupine karakteristino je da su prilagoeni za meusobno spaja
nje, to omoguava relativno jednostavnu gradnju sloenih digitalnih ureaja. O
znaajkama logikih sklopova pojedinih skupina govori se u treem poglavlju kad
se govori o skupinama integriranih sklopova.
Pri radu s integriranim sklopovima neophodno je poznavati raspored izvoda ili
dijagram spajanja (engl. pin connection diagram, pin assignment, pin description,
pin configuration). Iz njega se vide funkcije izvoda integriranog sklopa. Postupak
brojenja izvoda vidi se iz prikaza tipova pojedinih kuita. Izvodi oznaeni s Ucc,
odnosno Vcc (engl. voltage) i GND (engl. ground), slue za spajanje napona napa
janja zajedniki za sve logike sklopove unutar jednog kuita. Na izvod Vcc spaja
se pozitivni pol izvora napajanja, a na izvod GND negativni pol (slika 2.27.).
MEUSOBNO POVEZIVANJE OSNOVNIH LOGIKIH

SKLOPOVA
Osnovni logiki sklopovi spajaju se meusobno radi izvoenja sloenijih logikih
operacija. Sloena logika operacija moe biti zadana algebarskim izrazom. Postu
pnim crtanjem simbola osnovnih logikih sklopova dobije se odgovarajua logika
shema sloenog logikog sklopa (slika 2.28.a). Iz algebarskog izraza mogue je
doi do tablice stanja (slika 28.b).
Primjer
Nacrtati logiku shemu sklopa koji obavlja operaciju Y = A B + C. Tablicom

stanja prikazati logika svojstva sklopa.
llllll B I A-B 8 M M
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 1 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Slika 2.28. Logika shema i tablica stanja sloene logike operacije

zadane algebarskim izrazom
Ako je zadana logika shema sloenog logikog sklopa, iz nje je vrlo lako
izvesti algebarski izraz, a zatim i tablicu stanja (slika 2.29.).
LOGIKI SKLOPOVI
P rim jer
Za sklop zadan logikom shemom (slika 2.29.) napisati algebarski izraz i tablicu
stanja.
c B A B+ C /W B + q
0 0 0 0 0
0 0 1 0 0
0 1 0 X 0
0 1 1 1 i
1 0 0 1 0
1 0 1 1 i
1 1 0 1 0
1 1 1 1 1
Slika 2.29. Algebarski izraz i tablica stanja sloene logike operacije

zadane logikom shemom
algebarski izraz za logiki sklop, odnosno logika jednadba sklopa

- algebarski prikaz logike ovisnosti izlaznog stanja sklopa o stanju na ulazu
H (skraeno od engl. High=visoko)
- oznaka za visoku naponsku razinu, odnosno stanje 1 na ulazima i izlazima
digitalnih sklopova
kom binacijski logiki sklop
- logiki sklop kod kojeg stanje na izlazu ovisi o trenutnom stanju na ulazima
L (skraeno od engl. Low=nisko)
- oznaka za nisku naponsku razinu, odnosno stanje 0 na ulazima i izlazima di
gitalnih sklopova
logika shema
- shema sloenog logikog sklopa u kojoj su jednostavniji logiki sklopovi pre
doeni logikim simbolima
logiki simbol
- grafiki simbol za logiki sklop
logiki sklop
- digitalni sklop koji obavlja logike operacije, na ulazima i izlazima mogu biti
samo naponska stanja koja se prikazuju binarnim znamenkama 0 i 1
logiki sklop I (engl. A N D gate)
- sklop koji na izlazu daje stanje 1 samo kad su svi ulazi u stanju 1
logiki sklop ILI (engl. OR gate)
- sklop koji na izlazu daje stanje 1 kad je bilo koji ulaz u stanju 1
logiki sklop NE (engl. NOT circuit)
- sklop koji daje na izlazu stanje suprotno stanju na ulazu
logiki sklop NI (engl. N A N D gate)
- sklop koji daje na izlazu stanje 1 kad je bilo koji ulaz u stanju 0
logiki sklop NILI (engl. NOR gate)
- sklop koji daje na izlazu stanje 1 samo kad su svi ulazi u stanju 0
sekvencijski logiki sklop
- logiki sklop kod kojeg stanje izlaza ovisi o trenutnom stanju na ulazima i
prethodnom stanju na izlazu.
tablica stanja (engl. truth table)
- tablini prikaz svih kombinacija ulaznih veliina logikog sklopa i odgovara
juih stanja na izlazima
LOGIKI SKLOPOVI
a) I ILI NE NI NILI
b) Y = A B Y =A + B Y =A Y =A H Y=A + B
B I O ' i= D - O - ==D >-
d) J T T -r
Slika 2.30. Pregled osnovnih logikih sklopova: a) naziv, b) algebarski izraz,

c) simbol prema amerikim standardima, d) simbol prema IEC
DOPUTENJE (enable) ZABRANA (inhibit)
.1
=0 JTLTL A
B= 0 -
y=o
-T L T L A i N. _Y JU T. A . ~
B =o =
t > B =1
JT_TL A
B-1 i I
- r m . A p ^ v _ y 1 X L r _TLTL A . y 0_Y=o
B =0 B -1
Slika 2.31. Doputenje i zabrana prolaza impulsa s pomou osnovnih logikih sklopova
54 Digitalna elelronika L
1. Navedite logika svojstva sklopa I.

2. Nacrtajte simbol sklopa I s tri ulaza i napiite pripadni algebarski izraz i tabli
cu stanja.
3. Nacrtajte dijagram izlaznog napona sklopa I za zadanu pobudu na ulazu (sli
ka 2.32.).
*j m iJ ijn jn _ n _ r L
b r i
Slika 2.32. Impulsna pobuda sklopa I za zadatak 3.
4. Navedite logika svojstva sklopa ILI.

5. Nacrtajte simbol sklopa ILI s tri ulaza i napiite pripadni algebarski izraz i ta
blicu stanja.
6. Nacrtajte dijagram izlaznog napona sklopa ILI za zadanu pobudu na ulazu
(slika 2.33.).
* J T J T J T J T J 'T _ r L T L
e D >->
Slika 2.33. Impulsna pobuda sklopa ILI za zadatak 6.
7. Objasnite logika svojstva sklopa NE.

8. Objasnite logika svojstva sklopa NI.
9. Nacrtajte simbol sklopa NI s tri ulaza i napiite pripadni algebarski izraz i ta
blicu stanja.
10. Nacrtajte dijagram izlaznog napona sklopa NI uz zadanu pobudu na ulazu
(slika 2.34.).
a_ m T _ n _ m " L n _ n _
O
Slika 2.34. Im pulsna p o b u d a sklopa N I za z a d a ta k 10.
LOGIKI SKLOPOVI
11. Objasnite logika svojstva sklopa NILI.
12. Nacrtajte simbol sklopa NILI s tri ulaza i napiite pripadni algebarski izraz i
tablicu stanja.
13. Nacrtajte dijagram izlaznog napona sklopa NILI za zadanu pobudu (slika
2.35.).
^j n j n j i j _iJ i_ r L r L
A
B
C
Slika 2.35. Impulsna pobuda sklopa NILI za zadatak 13.
14. Nacrtajte logiku shemu sklopa koji obavlja logiku operaciju

Y = (A + B) C.
Tablicom stanja prikaite logika svojstva sklopa.
15. Za sklop prema zadanoj logikoj shemi (slika 2.36.) napiite algebarski izraz i
tablicu stanja.
Slika 2.36. Shema sloenog logikog sklopa za zadatak 15.
2.2. LOGIKA ALGEBRA
Temeljna pravila logike algebre

Zakoni logike algebre
De Morganovi teoremi
Dvojnost logikih operacija
Univerzalnost sklopova NI i NILI
Engleski matematiar George Boole objavio je 1854. knjigu u kojoj je utvrdio

postavke matematikih operacija koje su se kasnije pokazale kao izuzetno pogo
dno sredstvo za opis djelovanja elemenata koji mogu poprimiti samo dvije vrije
dnosti, to je upravo sluaj s digitalnim sklopovima.
U ovom e se poglavlju razmotriti temeljna pravila, teoremi i zakoni logike,
odnosno Booleove algebre i njihova primjena u rjeavanju problema realizacije
sloenih logikih sklopova.
TEMELJNA PRAVILA LOGIKE ALGEBRE

Pravila za operacije s jednom promjenljivom ulaznom veliinom (varijablom) pri
kazana su na slici 2.37. A je ulazna veliina koja moe biti 0 ili 1.
Ako je na jednom ulazu sklopa I promjenljiva veliina A , a drugi ulaz je u sta
nju 0, izlaz Y je stalno u stanju 0 bez obzira na vrijednost promjenljive veliine A
(slika 2.37.a). Ako je drugi ulaz sklopa I u stanju 1, tada je izlaz sklopa uvijek je
dnak ulaznoj veliini A (slika 2.37.b). Kad se na oba ulaza sklopa I dovede ista
promjenljiva veliina, izlaz je jednak toj promjenljivoj veliini (slika 2.37.c). Ako
se na jedan ulaz sklopa I dovede promjenljiva veliina A , a na drugi ulaz njezin
komplement, izlaz je uvijek u stanju 0 bez obzira na vrijednost promjenljive velii
ne, jer je jedan od ulaza sklopa I uvijek u stanju 0 (slika 2.37.d).
Ako je na jednom ulazu sklopa ILI promjenljiva veliina A, a na drugom ulazu
je stanje 0, tada je izlaz Y uvijek jednak ulaznoj veliini A (slika 2.37.e). Ako je
drugi ulaz sklopa ILI u stanju 1, izlaz Y je stalno u stanju 1 bez obzira na vrije
dnost promjenljive ulazne veliine A (slika 2.37.f). Kad se na oba ulaza sklopa ILI
dovedu iste ulazne veliine, izlaz je jednak stanju ulaza (slika 2.37.g). Ako se na
jedan ulaz sklopa ILI dovede promjenljiva veliina A , a na drugi ulaz njezin kom
plement A , izlaz je uvijek u stanju 1 bez obzira na vrijednost promjenljive veliine
A , jer je jedan od ulaza uvijek u stanju 1 (slika 2.37.h).
Ako se promjenljiva ulazna veliina A invertira dva puta uzastopce, rezultat je
jednak vrijednosti same ulazne veliine A (slika 2.37.i).
LOGIKI SKLOPOVI
a) b)
[ 0: l l i s i I , .4 IjiBBMI
= D * 0 0 0 1 0 0
0 i 0 1 1 i
A -0 = 0 A - 1 =/4
A y A l Y
* - r D - y 0 0 0 0 1 0
1 1 1 1 0 0
A-A=A /A 4 = 0
e) 0 . ' : v
0 ; A. V 1 /l' Y
s : j > * 0 0 0 1 0 1
0 1 1 1 1 1
/4 + 0 = A ,4 + 1= 1
g) A h)
y f ta
A-r > -y 0 0 0 * L j> J > ~ Y 0 1 1
A +A - A 1 1 i 1 0 1
A +A = l
i) A j- ' A r
0 1 0
Slika 2.37. Temeljna pravila
1 0 i logike algebre
A=A
ZAKONI LOGIKE ALGEBRE

Pravila za operacije s vie promjenljivih ulaznih veliina nazivaju se zakoni logike
algebre. To su zakoni komutacije, asocijacije i distribucije. Zakoni komutacije i
asocijacije su oigledni, dok je za zakone distribucije izveden dokaz tablicom sta
nja (slika 2.40.).
A B = B - A - = Z [ >
2=D >- = D -
Slika 2.38. Zakoni komutacije
Zakoni komutacije (engl.commutative laws) pokazuju da redoslijed dovoenja

promjenljive ulazne veliine na ulaze logikog sklopa nema utjecaja na rezultata
logike operacije.
A B C = (A B ) C - A (B C)
A_ _ A
Y = B
g = L J -y C
/\ + B + C = (/\ + B) + C=>A + (e+C )
"a = T > -y A- p \ _ T x A
B - L '* _j y _ B
0 I fesss8^ Q
Slika 2.39. Zakoni asocijacije
a) A - (B + C) = A B + A C
b) A + B C = ( A + B ) ( A + C)
c s A B- C y c B /I (A + b; jjjjBB Y
0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 1 1 1 1
0 1 0 0 0 0 1 0 1 0 0
0 1 1 0 X 0 1 1 1 1 1
1 0 0 0 0 1 0 0 0 1 0
1 0 1 0 1 1 0 1 1 1 1
1 1 0 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 1 1 1 1
Slika 2.40. Z a k o n distribucije
LOGIKI SKLOPOVI 59
Zakoni asocijacije (engl. associative laws) pokazuju da nain svrstavanja ula
znih veliina kod I i ILI operacije nema utjecaja na rezultat.
Prema prvom zakonu distribucije (engl. distributive laws)i ako u logikom
zbroju dva ili vie lanova postoji zajedniki lan taj se lan moe izluiti ispred
zagrade (slika 2.40.a).
Drugi zakon distribucije pokazuje jednakost logikog zbroja jedne varijable
(A) i umnoka dviju varijabli (B C) s logikim umnokom dva zbroja varijable A
sa svakim od lanova B i C posebno (slika 2.40.b).
Primjer_________________________________________________________________
Primjenom pravila logike algebre pojednostavniti logiku operaciju
Y = A ( B + C ) + A - C +B
Z = A - ( B + C ) + A C +B
=A B +A C +A C + B zakon distribucije
=A B + B + A C zakon komutacije, pravilo X + X = X
= (A + B) (B + B) +A C zakon distribucije
=A+B+A-C pravilaX + X = 1 i X - 1 = X
=A (1 + C) +B zakon distribucije
=A+B pravilo X + 1 = 1
Y = A - {B + C ) + A - C + B = A + B
Slika 2.41. Primjer pojednostavnjene logike operacije primjenom pravila logike algebre
Primjer (slika 2.41.) pokazuje kako se primjenom pravila logike algebre moe
pojednostavniti sloena logika operacija, odnosno sloeni logiki sklop koji tu
operaciju obavlja. Postupak pojednostavnjivanja logikog sklopa naziva se minimi-
zacija. Sklop zadan algebarskim izrazom
Y = A (B +C )+ A C + B
nije u svom minimalnom obliku. Provedenim postupkom minimizacije sveden je

na minimalan oblik Y = A + B .
Za sklopove koji nemaju svoj minimalan oblik kae se da imaju zalihost (re-
undancija). Sklop sa zalihou je sloeniji, ali ima veu pouzdanost. Neki dio
sloenog sklopa moe biti u kvaru a da izlazi ipak daju ispravan rezultat.
DE MORGANOVI TEOREMI
Meu najvanijim teoremima logike algebre su De Morganovi teoremi. U potre
bljavaju se vrlo esto u postupku pojednostavnjivanja logikih operacija logikih
umnoaka ili logikih zbrojeva s invertiranim ulaznim veliinama.
A+ b -=A
B As =A + B
2 = 0 = o
jgj B A r. Bi A r
0 0 1 1 i a f > n 00111
01100 01101
10010 K T - L / 10011
11000 11000
Slika 2.42. De Morganovi teoremi
De Morganovi teoremi upuuju na meusobnu dvojnost pojedinih logikih

operacija i mogunost realizacije logikih sklopova samo sklopovima NI i NILI
(slika 2.43.).
A+B=A B A -B-A + B
= D - 1 = 0
Ii A /T Y B A B
1
0 0 1 1 0 0 0 1 1 0
a r ^ > i
0 1 1 0 1 0 1 1 0 0
1 0 0 1 1 1 0 0 1 0
1 1 0 0 1 e i > J 1 1 0 0 1
Slika 2.43. Drugi oblik De Morganovih teorema
.Primjer
Primjenom De Morganovih teorema pojednostavniti logiku operaciju
Y=A+B+C
Y = A +B + C = A B + C = A B C = A B C
Primjenom De Morganova teorema smanjen je broj inverzija ulaznih veliina
(slika 2.44.).
LOGIKI SKLOPOVI
Slika 2.44/Primjena De Morganovih teorema: a) zadani sklop, b) pojednostavnjeni sklop
DVOJNOST LOGIKIH OPERACIJA

Ako se invertiranjem ulaznih i izlaznih veliina od jedne logike operacije dobije
druga i obrnuto, tada su te dvije operacije meusobno dvojne (ualne).
Na slici 2.45. pokazano je da su meusobno dvojne logike operacije I i ILI.
To znai da se s pomou logikih sklopova I i NE moe realizirati operacija ILI,
odnosno s pomou sklopova ILI i NE operacija I. Prema tome, pri koritenju
osnovnih logikih operacija moe se jedna od meusobno dvojnih operacija izos
taviti jer se moe realizirati uporabom preostalih dviju osnovnih operacija. U po
rabom samo sklopa I i NE, odnosno ILI i NE mogu se obaviti sve jednostavne i
sloene logike operacije.
A
s ^ D ~ r B c o
B |' A Y B MBiBiIllll A | Y
0 0 0 0 0 1 1 0
0 1 0 0 1 1 0 1
1 0 0 1 0 0 1 1
1 1 1 1 1 0 0 1
Y =A B Y=A B = A + B
operacija I operacija ILI
a = 0 > -
li i i
A V B /\ " s K >
i
0 0
o 0 0 1 i 0
0 1 1 0 1 1 0 0
1 0 1 1 0 0 1 0
1 1 1 1 1 0 0 1
Y=A + B Y=A+B=AB
operacija ILI operacija I
Slika 2.45. M e u so b n a dvojnost logikih o p e ra cija I i IL I
Digitalna elefronika I.
Meusobno su dvojne i operacije NI i NILI (slika 2.46.).
A
D 7-Y
A
B ^ zy ~ Y
B /l B A s i? Y
0 0 1 0 0 1 1 1
0 1 1 0 1 1 0 0
1 0 1 1 0 0 1 0
1 1 0 1 1 0 0 0
Y=A B Y =A B = A - B = A + B
operacija NI operacija NILI
= > > = 0 ^
B /i r B >t B A r
0 0 i 0 0 i 1 i
0 1 0 0 1 i 0 i
1 0 0 1 0 0 1 i
1 1 0 1 1 0 0 0
Y=A + B Y = A + B = A + B = A B
operacija NILI operacija NI
Slika 2.46. Meusobna dvojnost logikih operacija NI i NILI
Operacija NE nema druge sebi dvojne operacije. Invertiranjem ulaznih i izla

znih veliina NE operacije ponovo se dobije operacija NE (slika 2.47.). To znai
da je operacija NE sama sebi dvojna.
A J ^ > o ,4 A A A
A Y ;- A 4, .4 I I I
0 1 0 i 0 1
1 0 1 0 1 0
Y =A Y =A
operacija NE operacija NE
Slika 2.47. Dvojnost operacije NE
Kad je na ulazu ili izlazu logikog sklopa znak inverzije (krui), kae se da je
na ulazu, odnosno izlazu, djelotvoran signal logiko stanje 0 (engl. active low).
Ako na ulazu i izlazu sklopa nema znaka inverzije, tada je na njima djelotvoran
signal logiko stanje 1 (engl. active high).
LOGIKI SKLOPOVI
djelotvoran signal 1 djelotvoran signal 0
I*
Izlaz je 1 kad su svi ulazi 1. Izlaz je 0 kad je bilo koji ulaz 0.
Y =A + B Y= >4 B
= A+B
Izlaz je 1 kad je bilo koji ulaz 1. Izlaz je 0 kad su svi ulazi 0.
Slika 2.48. Interpretacija simbola logikih sklopova I i ILI
Za sklop I prikazan standardnim simbolom moe se rei da je na izlazu djelo

tvoran signal logiko stanje 1. Izlaz je u stanju 1 kad su svi ulazi u stanju 1. Za
sklop I prikazan dvojnim simbolom na izlazu je djelotvoran signal 0. Izlaz je u sta
nju 0 kad je bilo koji od ulaza u stanju 0. Na isti nain mogue su interpretacije i
ostalih osnovnih logikih sklopova (slika 2.48. i 2.49.).
Y=Al3

Izlaz je 0 kad su svi ulazi 1. Izlaz je 1 kad je bilo koji ulaz 0.
A-
Y=A + B Y = A B
B- =A + B
Izlaz je 0 kad je bilo koji ulaz 1. Izlaz je 1 kad su svi ulazi 0.
Slika 2.49. Interpretacija simbola logikih sklopova NI i NILI
Uporaba dvojnih simbola u logikim shemama sloenih logikih sklopova omo

guuje laku interpretaciju svojstava i rada sklopa.
Primjer
Primjenom dvojnih simbola modificirati logiku shemu sklopa izvedenog s po

mou sklopova NI, u shemu izvedbe s osnovnim logikim sklopovima (slika
2.50.a).
U logikoj shemi sloenog sklopa izvedenog s pomou tri sklopa NI mogue je
zamijeniti sklopove NI dvojnim simbolima (slika 2.50.b). Ako se dvojnim simboli
ma zamijeni izlazni sklop NI i eliminiraju uzastopne inverzije, dobije se logika
shema sa sklopovima I i ILI (slika 2.40.c). Djelotvoran signal na ulazima i izlazu
je 1. Iz ove logike sheme lako je uoljivo svojstvo sklopa po kojemu je izlaz 1 kad
su A =B = 1 ili C = D = 1. Ovakav je prikaz povoljan kada sklop stanjem 1 na izla
zu aktivira sljedei sklop ili ureaj.
a) d)
: d |:W | B A Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Slika 2.50. Uporaba dvojnih simbola u logikim shemama sloenih logikih sklopova
Ope pravilo za prikaz logikih shema sloenih logikih sklopova kae da se,
kad je god mogue, meusobno vezuju invertirajui izlazi i ulazi (djelotvoran si
gnal 0), odnosno neinvertirajui izlazi i ulazi (djelotvoran signal 1).
LOGIKI SKLOPOVI
UNIVERZALNOST LOGIKIH SKLOPOVA NI I NILI
Svojstvo je sklopova NI i NILI da se svaka osnovna, a prema tome i sloena, lo
gika operacija moe ostvariti uporabom samo sklopova NI (slika 2.51.) ili samo
sklopova NILI (slika 2.52.).
Kad se sklop NI upotrebljava kao sklop NE, koristi se samo jedan ulaz. Preos
tali ulazi moraju biti u stanju 1 (slika 2.51.a). Budui da sklop NI daje invertiranu
operaciju I, ponovnim invertiranjem izlaza sklopa NI dobije se operacija I (slika
2.51.b). Postupak za realizaciju sklopa ILI s pomou sklopa NI slijedi iz De Mor-
ganova teorema. Ulazne veliine prvo se invertiraju i potom dovedu na ulaz sklo
pa NI (slika 2.51.c).
a)
a s iB ll A
A
A 1
li
i 0 1
0 1 0
sklop NE
b)
B A B : y:
AB 0 0 1 0
Y - A B 0 1 1 0 ; = o
= A B sklop I
1 0 1 0
1 1 0 i
B A A B V
:= D 1 U t) 1 1 0
Y = A B 0 1 1 0 1 2 = 0
A = A +B
- y r 1 0 0 1 1 sklop ILI
1
1 1 0 0 1
Slika 2.51. Izvedba osnovnih logikih sklopova uporabom sklopova NI
Primjer__________
Nacrtati shemu sklopa za obavljanje logike operacije Y = A + B C uporabom

sklopova NI.
U logikoj shemi sklopa izvedenog uporabom osnovnih logikih sklopova (slika
2.52.a) zamijene se osnovni logiki sklopovi njihovim ekvivalentima izvedenim s
pomou sklopova NI (slika 2.52.b). Tako dobivena shema sloenog sklopa izve
denog s pomou sklopova NI moe se pojednostavniti isputanjem dvaju uza
stopnih invertora (slika 2.52.c). Do istog rezultata mogue je doi izravnom pri
mjenom De Morganova teorema na zadanu logiku operaciju. Na temelju dobi
vene logike jednadbe dolazi se do logike sheme sklopa izvedenog s pomou
sklopova NI (slika 2.52.d). Pripadna tablica stanja pokazuje da sklop obavlja
identinu operaciju kao i sklop izveden uporabom osnovnih logikih sklopova.
c B A BC V
0 0 0 0 0
y=A+e-c 0 0 1 0 1
0 1 0 0 0
0 1 1 0 1
1 0 0 0 0
1 0 1 0 1
1 1 0 1 1
1 1 1 1 1
b)
BC
Y=A-B-C
Y = A - B C
d) c /I
B A\ Y
0 0 0 1 1 0
Y=A+BC=ABC
0 0 1 0 1 1
0 1 0 1 1 0
0 1 1 0 1 X
1 0 0 1 1 0
1 0 1 0 1 1
1 1 0 1 0 1
1 1 1 0 0 1
Slika 2.52. Izvedba sloene logike operacije uporabom sklopova NI
Kad se sklop NILI upotrebljava kao sklop NE koristi se jedan ulaz, a preostali
ulazi moraju biti u stanju 0 (slika 2.53.a). Kako sklop NILI daje invertiranu ope
raciju ILI, ponovnim invertiranjem izlaza sklopa NILI dobije se operacija ILI (sli
ka 2.53.b). Postupak za izvedbu sklopa I uporabom sklopova NILI slijedi iz De
LOGIKI SKLOPOVI
Morganova teorema. Ulazne veliine se prvo invertiraju i onda dovedu na ulaz
sklopa NILI (slika 2.53.c).
0 .-i r
A
A + 0 =A 0 0 i
o= 0 ' -
0 1 0 sklop NE
b)
B /l A +B Y
0 0 1 0 A
A +B
Y =A + B 0 1 0 1 B
=A + B sklop ILI
1 0 0 1
1 1 0 1
fi B A
0 0 1 1 0 A
j y & - Y =A + B 0 i 1 0 0 B
B B --A B sklop I
1 0 0 I 0
1 1 0 0 1
Slika 2.53. Izvedba osnovnih logikih sklopova uporabom sklopova NILI
Primjer
Nacrtati shemu sklopa izvedenog samo uporabom sklopova NILI za logiku
operaciju Y = (A + B) (A + D).
Y=lfi + B) (A+ C) A
=A+B+A+C B
Slika 2.54. Izvedba sklopa za sloenu logiku operaciju uporabom sklopova NILI
B ooleova alg eb ra (engl. Boolean algebra)

- logika algebra, nazvana prema Georgeu Booleu koji je utvrdio temeljne
postavke logike algebre
De M o rg a n o v i te o re m i (engl. De Morgan Theorems)
X + Y = X - Y odnosno X + Y = x T f i X ^ Y = X + Y odnosno X Y = X + Y
d v o jn o st (dualnost) logikih o peracija
- meusobno su dvojne one logike operacije kod kojih se invertiranjem ulaz
nih i izlaznih veliina od jedne operacije dobije druga; meusobno su dvojne
operacije I i ILI, odnosno NI i NILI
lo g i k a a lg e b ra
- nazvana i Booleova algebra, matematike operacije s varijablama koje mogu
imati samo dvije vrijednosti
m in im a ln i o b lik lo g i k e o p e ra c ije
- sloena logika operacija izvedena s najmanjim moguim brojem osnovnih
logikih operacija
te m e ljn a p ra v ila lo g i k e a lg e b re za o p e ra c ije s je d n o m v a rija b lo m
A - 0=0 A 1 =A A-A=A A-A=0 I=A

.4 + 0 =.4 .4 + 1 = 1 A + A =A A+A =1
u n iverzalnost logikih sklopova

- svojstvo sklopova NI i NILI da se svaka osnovna i sloena logika operacija
moe izvesti samo sklopovima NI, odnosno samo sklopovima NILI
z a ko n i a s o c ija c ije (engl. associative laws)
Y = A B C = (A B) C = A B C A + B + C = (A + B) + C =A + (B + C)
z a ko n i d is trib u c ije (engl. distributive laws)
A(B+C)=AB+AC A + B -C =(A+B)(A+C)
z a ko n i k o m u ta c ije (engl. commutative laws)
A B = B A A+B=B+A
LOGIKI SKLOPOVI
1. Navedite sva temeljna pravila logike algebre za operacije s jednom ulaznom

veliinom.
2. Navedite zakone komutacije, asocijacije i distribucije. Za svaki zakon navedite
pripadne sheme logikih sklopova kojima se moe dokazati valjanost zakona.
3. Primjenom pravila logike algebre pojednostavnite logiku operaciju
Y = A C + B C + A B C.
Nacrtajte logiku shemu sklopa za zadanu i pojednostavnjenu operaciju. Re
zultat provjerite tablicama stanja za oba sklopa.
4. Primjenom pravila logike algebre pojednostavnite logiku operaciju
Y = A B C + A B + B C D.
Nacrtajte logiku shemu sklopa za zadanu i pojednostavnjenu operaciju. Re
zultate provjerite tablicama stanja za oba sklopa.
5. Navedite De Morganove teoreme i pripadne logike sklopove kojima je mo
gue dokazati valjanost teorema.
6. Primjenom De Morganovih teorema u logikom izrazu za operaciju
Y = ( A+C) ( B +D )
zamijenite sve znakove (operacija I) znakovima + (operacija ILI).
7. Primjenom De Morganovih teorema u logikom izrazu za operaciju
Y=A+BC
zamijenite sve znakove + (operacija ILI) znakovima (operacija I).
8. to znai dvojnost (dualnost) logikih operacija? Koje su logike operacije
meusobno dvojne?
9. Kako se mogu ostvariti osnovni logiki sklopovi uporabom sklopova NI?
10. Kako se mogu ostvariti osnovni logiki sklopovi uporabom sklopova NILI?
11. Izvedite uporabom sklopova NI zadani logiki sklop (slika 2.55.a).
a) b)
Slika 2.55. Logike sheme sklopova (zadaci 11. i 12.)
12. Izvedite uporabom sklopova NILI zadani logiki sklop (slika 2.55.b).
13. Izvedite uporabom sklopova NI sklop koji obavlja logiku operaciju
Y = A B + A C + B C.
14. Izvedite uporabom sklopova NILI sklop koji obavlja logiku operaciju
Y = ( A + B ) (A +C) (B + C).
2.3. SLOENI LOGIKI SKLOPOVI
Minterm
Maksterm
Iskljuivo ILI i isldjuivo NILI
U ovom e se poglavlju razmotriti projektiranje sloenih logikih sklopova.
Dvije osnovne mogunosti projektiranja sloenih logikih sklopova su metoda lo
gikog zbroja logikih umnoaka (engl. sum-of-products method) ili zbroj minter-
ma, te metoda logikog umnoka logikih zbrojeva (engl. product-of-sums m et
hod) ili umnoak maksterma. Dobiveni algebarski izrazi za sloene logike opera
cije nisu uvijek minimalnog oblika pa se onda jo provodi postupak minimizacije.
MINTERM
S dvije ulazne promjenljive veliine mogue je nainiti etiri razliite operacije lo
gikih umnoaka (engl. fundamental products). To su:
A-B, A-B, A-B i A-B.
Y = A -B = m0 Y= A B = m t
s . /V ' B A m,
0 0 1 0 0 0
0 1 0 0 1 1
1 0 0 1 0 0
1 1 0 1 1 0
h A I S il i n . 11188
0 0 0 0 0 0
0 1 0 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1
Slika 2.56. M ogui logiki um noci s dvije u lazn e varijable
LOGIKI SKLOPOVI
Ako se za svaku od ovih operacija napravi tablica stanja za mogue vrijednosti
varijabli na ulazu (slika 2.56.), vidi se da se u izlaznom stupcu svaki put dobije sa
mo jedna jedinica.
Ovakva logika operacija, koja na izlazu daje jedinicu samo za jednu ulaznu
kombinaciju, a za sve ostale ulazne kombinacije na izlazu je logika nula, naziva
se m interm jer je broj jedinica na izlazu minimalan.
Minterm se moe ostvariti tako da se koristi operacija I, s tim da se one ula
zne veliine koje su u stanju 0 u kombinaciji koja daje izlaz 1 prethodno invertira
ju (slika 2.56.).
S dvije ulazne varijable mogue je izvesti etiri razliita minterma, tj. upravo
toliko koliki je broj razliitih kombinacija s dvije ulazne varijable, odnosno koliki
je mogui broj osnovnih logikih umnoaka. To znai da s tri ulazne varijable pos
toji osam minterma, s etiri esnaest itd,
Primjer_________________________________________________________________
Realizacija minterma m 2 s tri ulazne varijable.

Minterm m 2 znai da je izlaz jednak 1 za ulaznu kombinaciju 010. Stoga je lo
gika jednadba minterma:
m 2 =A B C
to znai da ulazne veliine A i C treba prethodno invertirati i tada zajedno s

B dovesti na ulaz sklopa I.
llilpj
c .i ' /i ..;, ;
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Slika 2.57. Tablica stanja i logika za minterm m 2 s tri ulazne varijable
Kad je potrebno ostvariti logiku operaciju koja na izlazu daje jedinicu za vie
ulaznih kombinacija, koristi se logild zbroj minterma (engl. the sum-of-products
method). Logika shema takvog sklopa sastoji se od odreenog broja sklopova I s
potrebnim invertorima i jednog sklopa ILI na ije se ulaze veu izlazi sklopova I
(engl. AND-OR netvvork).
Prim jer
Realizacija sloene logike operacije zadane tablicom stanja:
c B y
0 0 0 0
0 0 1 0
0 1 0 i
0 1 1 0
1 0 0 0
1 0 1 i
1 1 0 0
1 1 1 0
Iz tablice stanja proizlazi da izlaz mora biti u stanju 1 za dvije ulazne kombina
cije: 010 i 101. Operaciju je mogue realizirati logikim zbrojem dvaju minterma
prema logikoj jednadbi
Y = A - B + A B C
Za realizaciju ove operacije potrebna su dakle tri invertora, dva sklopa I s tri
ulaza i jedan sklopa ILI s dva ulaza.
Primjenom De Morganova teorema na algebarski izraz za zadanu funkciju do
bije se izraz koji omoguuje realizaciju iste logike operacije samo logikim sklo
povima NI. Iz logike sheme (slika 2.58.) vidi se da je za realizaciju iste operacije
sada potrebno etiri sklopa NI s dva ulaza i dva sklopa NI s tri ulaza.
Y=AB-C-AB-C
a) b)
Slika 2.58. Realizacija sloene logike operacije s pomou logikog zbroja minterma:
a) izvedba osnovnim logikim sklopovima, b) izvedba sklopovima NI
LOGIKI SKLOPOVI
MAKSTERM
S dvije ulazne varijable mogue je uiniti etiri razliite operacije logikih zbroje
va. To su:
A+B, A+B, A+B i A+B.
Ako se za svaku od ovih operacija napravi tablica stanja za mogue vrijednosti
varijabli na ulazu (slika 2.59.), vidi se da se u izlaznom stupcu svaki put dobije sa
mo jedna nula.
Y = A + B - M Y - A + B = M1
B :a , Vio B : A
0 0 0 0 0 i
0 1 1 0 1 0
1 0 1 1 0 i
1 1 1 1 1 i
Y=>ua= m2 Y = A + B = M,
K % .4 '
0 0 i 0 0 1
0 i i 0 1 1
1 0 0 1 0 1
1 1 1 1 1 0
Slika 2.59. Mogui logiki zbrojevi s dvije ulazne varijable
Ovakva logika operacija koja na izlazu daje nulu samo za jednu ulaznu kom
binaciju, a za sve ostale ulazne kombinacije na izlazu je jedinica, naziva se maks-
term jer je broj jedinica na izlazu maksimalan.
Maksterm se moe ostvariti tako da se koristi operacija ILI s tim da se one
ulazne veliine koje su u stanju 1 u kombinaciji koja daje izlazno stanje 0, pretho
dno invertiraju.
S dvije ulazne varijable mogue je izvesti etiri razliita maksterma, tj. upravo
onoliko koliki je broj razliitih kombinacija s dvije ulazne varijable. Prema tome, s
tri ulazne varijable postoji osam maksterma, s etiri esnaest itd.
Primjer
Realizacija maksterma M 2 s tri ulazne varijable.
Maksterm M 2 znai da je izlaz u stanju 0 za ulaznu kombinaciju 010. Iz toga
slijedi algebarski izraz za M2
M2= A + B + C
To znai da se ulazna veliina B treba prethodno invertirati i zajedno s ^ i C
dovesti na ulaz sklopa ILI (slika 2.60.).
ft A "
c
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Slika 2.60. Tablica stanja i logika shema maksterma M2 s tri ulazne promjenljive veliine
Kad je potrebno ostvariti logiku operaciju koja na izlazu daje stanje 0 za vie
ulaznih kombinacija, koristi se logiki umnoak maksterma, tj. osnovnih logikih
zbrojeva (engl. the product-of-sums method). Logika shema takvog sklopa sastoji
se od odreenog broja sklopova ILI s potrebnim invertorima i jednog sklopa I na
ije se ulaze veu izlazi sklopova ILI (engl. OR-AND network).
LOGIKI SKLOPOVI
P rim jer
Realizacija sloene logike operacije zadane tablicom stanja:
C I B' A
0 0 0 1
0 0 1 1
0 1 0
0 1 1 1
1 0 0 1
1 0 1
1 1 0 1
1 1 1 1
Iz tablice stanja proizlazi da izlaz mora biti u stanju 0 za dvije ulazne kombina
cije. To su 010 i 101. To znai da se ova operacija moe realizirati s pomou lo
gikog umnoka dvaju maksterma:
Y ~ (A + B + C) (/! + B + C)
Dobiveni algebarski izraz pokazuje da su za realizaciju tablicom zadane opera
cije potrebna tri invertora, dva sklopa ILI s tri ulaza i jedan sklop I s dva ulaza
(slika 2.61.). Primjenom De Morganova teorema na dobiveni algebarski izraz
dobije se oblik logike jednadbe koji omoguuju realizaciju iste logike ope
racije samo sklopovima NILI:
Y=A+B+C+A+B+C
a) b)
Slika 2.61. Realizacija sloene logike operacije s pomou logikog umnoka maksterma: a) izvedba
osnovnim logikim sklopovima, b) izvedba sklopovima NILI
ISKLJUIVO ILI I ISKLJUIVO NILI
Operacija iskljuivo ILI, skraeno EX-ILI (engl. exclusive OR) daje izlaz je
dnak stanju 1 ako se ulazne varijable razlikuju. Ako su ulazne varijable jednake,
izlaz je u stanju 0 (slika 2.62.). Operacija iskljuivo ILI naziva se jo antivalencija.
a) b) c) )
B ' ! 'A 1 Y
0 0 0
0 1 1 Y= A B
1 0 1
1 1 0
Slika 2.62. Operacija iskljuivo ILI: a) tablica stanja, b) standardni simbol sklopa,
c) simbol sklopa prema IEC, d) algebarski izraz
Operacija iskljuivo ILI, odnosno sklop iskljuivo ILI, moe se ostvariti logi
kim zbrojem minterma ili logikim umnokom maksterma. Danas se u praksi
upotrebljavaju integrirane izvedbe (npr. 7486, 74C86, 74HC86).
Primjer_____________________________________
Konstrukcija sklopa za doputenje i zabranu prolaza impulsa s dva upravljaka

ulaza. Impulsi mogu proi s ulaza na izlaz samo kad je jedan od dva upravljaka
ulaza u stanju 1. U svim ostalim sluajevima izlaz sklopa treba biti u stanju 0.
Sklop I doputa prolaz impulsa s jednog ulaza na izlaz kad je drugi ulaz u sta
nju 1. Ako je drugi ulaz u stanju 0, tada je i izlaz u stanju 0 bez obzira na sta
nje signala na prvom ulazu. Sklop EX-ILI daje izlaz 1 ako su ulazi u razliitom
stanju. Stoga na njegove ulaze treba dovesti upravljake signale E1 i E2 . Izlaz
sklopa EX-ILI vee se na jedan ulaz sklopa I s dva ulaza. Na drugi ulaz sklopa
I dovode se impulsi. Kad su upravljaki signali jednaki, sklop EX-ILI daje na
ulazu sklopa I stanje 0, to ne doputa prolaz impulsa i daje na izlazu cijelog
sklopa stanje 0 (slika 2.63.).
J U X T L a
E1
E2
Slika 2.63. Sklop za doputenje i zabranu prolaza impulsa s dva upravljaka ulaza izveden uporabom
sklopa EX-ILI
LO G IKI SKLOPOVI
Operacija iskljuivo NILI, skraeno EX-NILI (engl. exclusive NOR), suprotna
je operaciji iskljuivo ILI. To znai da e izlaz sklopa biti u stanju 1 ako su ulazne
veliine meusobno jednake. Ako se ulazne veliine meusobno razlikuju, izlaz je
u stanju 0 (slika 2.64.). Operacija iskljuivo NILI naziva se i ekvivalencija.
Logika operacija iskljuivo NILI, odnosno sklop iskljuivo NILI mogu se ta
koer ostvariti pomou logikih umnoaka maksterma ili logikog zbroja minter
ma. Naravno, mogue je uporabiti i sklop iskljuivo ILI s dodatkom invertora na
izlazu. Osim toga postoje i integrirane izvedbe (npr. 74LS266, 74C266, 74HC266).
a) b) c) d)
B ] /l ! Y
0 0 1
0 1 0
1 0 0
1 1 1
Slika 2.64. Operacija iskljuivo NILI: a) tablica stanja, b) standardni simbol sklopa, c) simbol sklopa
IEC, d) algebarski izraz
Primjer
Konstrukcija sklopa koji doputa prolaz impulsa s dva upravljaka ulaza. Im

pulsi mogu proi s ulaza na izlaz samo kad je jedan od dva upravljaka ulaza u
stanju 1. U svim ostalim sluajevima izlaz sklopa treba biti u stanju 1.
Sklop ILI doputa prolaz impulsa s jednog ulaza na izlaz kad je drugi ulaz u
stanju 0. Ako je drugi ulaz u stanju 1, tada je i izlaz stalno u stanju 1 bez obzi
ra na stanje signala.
Sklopovi koji mogu utvrditi jednakost ili razliitost dvaju signala su EX-ILI i
EX-NILI. S obzirom da sklop ILI za doputenje prolaza impulsa s jednog ula
za na izlaz treba na drugom ulazu stanje 0, to za detektiranje upravljakih si
gnala treba uporabiti sklop EX-NILI, jer taj sklop daje na izlazu stanje 0 kad
su upravljaki signali razliiti (slika 2.65.).
J L J U l^
E1
E2
Slika 2.65. Sklop za doputenje i zabranu prolaza impulsa s dva upravljaka ulaza izveden uporabom
sklopa EX-NILI
iskljuivo ILI (engl. exclusive OR)

- logika operacija koja daje na izlazu stanje 1 kad su ulazne varijable razliite
iskljuivo NILI (engl. exclusive NOR)
- logika operacija koja daje na izlazti stanje 1 kad su ulazne varijable jednake
logiki umnoak maksterma (engl. the product-of-sum s method)
- postupak za realizaciju sloenih logikih operacija
logiki z b r o j minterma (engl. the sum -of-products m ethod)
- postupak za realizaciju sloenih logikih sklopova
maksterm
- logika operacija koja u izlaznom stupcu daje samo jedanput stanje 0
minterm
- logika operacija koja u izlaznom stupcu daje samo jedanput stanje 1
LO G IKI SKLOPOVI
Tablica 2.1. Pregled moguih funkcija s dvije varijable
Naziv funkcije Algebarski izraz Simbol

<<ca
11
funkcija nema smisla jer Y

Y 0000 konstanta
ne ovisi o A i S
A
Y 0001 A-B
' B O
A -C
V 0010 inhibicija A-B
0 ~ y
A
Y 0100 inhibicija A-B ~ y ~ y
Y 1000 NILI a - b =a T b

Y 0011 identitet B
Y 0101 identitet A
Y 0110 EX-ILI (antivalencija) AB
Y 1001 EX-NILI (ekvivalencija) a b

: 1 > '
| Y 1010 negacija A
> - 7
Y 1100 negacija B B
'^ ~ Y
A
Y 0111 ILI A +B
c > -
Y 101.1 implikacija A +B
A
Y 1101 implikacija A +B Y
B e
m
Y 1110 NI A +B=A~B
~ y ~ v
funkcija nema smisla jer Y

! y 1111 konstanta
ne ovisi o A i B
1. Objasnite pojam logike operacije minterm.

2. Kako je mogue realizirati sklop za operaciju minterm?
3. Objasnite pojam operacije maksterm.
4. Kako je mogue realizirati sklop za operaciju maksterm?
5. Napiite tablicu stanja, algebarski izraz i logiku shemu za minterm m 9 s etiri
ulazne varijable.
6. Napiite tablicu stanja, algebarski izraz i logiku shemu za maksterm M I0 s e
tiri ulazne varijable.
7. Napiite tablicu stanja i algebarski izraz (logiki zbroj minterma) te nacrtajte
logiku shemu za operaciju koja daje izlaz Y = 1 kad su ulazne varijable
A = l, B = l, C = l i A = l, B = 0, C = l . Provedite postupak minimizacije
i nacrtajte logiku shemu sklopa s minimalnim brojem elemenata.
8. Napiite tablicu stanja i algebarski izraz (logiki umnoak maksterma) te na
crtajte logiku shemu za operaciju koja daje izlaz Y = 0 kad su ulazne varija-
ble A = 0, B = 0, C = 0 i A = 0, B = 1, C = 0. Provedite postupak minimi
zacije i nacrtajte logiku shemu sklopa s minimalnim brojem elemenata.
9. Objasnite pojam operacije iskljuivo ILI, napiite algebarski izraz, tablicu sta
nja i simbol sklopa.
10. Napiite algebarski izraz i nacrtajte logiku shemu sklopa iskljuivo ILI ostva
renog s pomou logikog zbroja minterma.
renog s pomou logikog umnoka maksterma.
12. Objasnite pojam logike operacije iskljuivo NILI, napiite tablicu stanja i
simbol sklopa.
13. Napiite algebarski izraz i nacrtajte logiku shemu sklopa iskljuivo NILI os
tvarenog s pomou logikog zbroja minterma.
tvarenog s pomou logikog umnoka maksterma.
renog uporabom samo sklopova NI.
renog uporabom samo sklopova NILI.
tvarenog uporabom samo sklopova NI.
tvarenog uporabom samo sklopova NILI.
19. Za koje ulazne kombinacije sklopa (slika 2.66.a) je izlaz Y u stanju 1?
20. Za koje ulazne kombinacije sklopa (slika 2.60.b) je izlaz Y u stanju 1?
21. Nacrtajte logiku shemu sklopa koji e dopustiti prolaz impulsa kad su dva
upravljaka signala jednaka. U svim ostalim sluajevima na izlazu sklopa tre
ba biti stanje 0.
LO G I K I SKLOPOVI
Slika 2.66. Logike sheme sklopova za zadatke 19. i 20,
22. Nacrtajte logiku shemu sklopa koji e dopustiti prolaz impulsa kad su dva
upravljaka signala jednaka. U svim ostalim sluajevima na izlazu sklopa tre
ba biti stanje 1.
3. SKUPINE INTEGRIRANIH DIGITALNIH
SKLOPOVA
3.1. Karakteristine veliine integriranih digitalnih sMopova

3.2. Skupine integriranih digitalnih sklopova s bipolarnim
tranzistorima
3.3. Skupine integriranih digitalnih sldopova s unipolarnim
tranzistorima
3.4. Meusobno spajanje sklopova razliitih skupina
3.5. Prijenos digitalnih signala linijama
3.6. Pronalaenje kvarova digitalnih sklopova
Ve je spomenuto da se .digitalni sklopovi proizvode u integriranoj izvedbi u iro

kom rasponu od osnovnih logikih sklopova do vrlo sloenih sustava smjetenih u
jedno kuite. Diskretne komponente koriste se kad su potrebne kapacitivnosti,
induktivnosti, otpori veih vrijednosti ili sklopovi veih snaga. U tom se sluaju
ove komponente dodaju izvana integriranim digitalnim sklopovima.
Svi integrirani digitalni sklopovi mogu se svrstati u nekoliko skupina koje su
nastale tijekom razvoja njihove proizvodnje. Sklopovi unutar jedne skupine stan
dardizirani su i prilagoeni za meusobno spajanje. Za sklopove pojedine skupine
karakteristini su: temeljni sklop na ijoj izvedbi se temelje svi ostali sklopovi u
skupini, napon napajanja, ulazni i izlazni naponi i struje, faktor razgranjivanja,
utroak snage, brzina rada, imunost na smetnje i izbor sklopova.
Integrirani digitalni sklopovi mogu se podijeliti u dvije velike skupine na teme
lju tipa tranzistora koji ini osnovnu komponentu sklopa. Kod skupina TTL i ECL
koriste se bipolarni tranzistori kao glavne komponete sklopova. U skupinama in
tegriranih sklopova s unipolarnim tranzistorima upotrebljavaju se tranzistori s
efektom polja s izoliranom upravljakom elektrodom (MOSFET) kao glavni ele
menti. Ovamo spadaju skupine MOS i CMOS. Sklopovi skupine BiCMOS sadre
bipolarne i unipolarne tranzistore.
U ovom e se poglavlju prikazati osnovna svojstva skupina integriranih digital
nih sklopova koji se danas upotrebljavaju. Naglasak je na temeljnom sklopu sku
pine. Izvedbe sloenijih sklopova obrauju se u iduim poglavljima.
SKUPINE INTEGRIRANIH DIG ITALNIH SKLOPOVA

3.1. KARAKTERISTINE VELIINE INTEGRIRANIH
DIGITALNIH SKLOPOVA
Napon i struja napajanja sklopova
Ulazni i izlazni naponi
Ulazne i izlazne struje
Faktor razgranjivanja
Imunost na smetnje
Brzina rada
NAPON I STRUJA NAPAJANJA SKLOPOVA

Za svaku skupinu integriranih sldopova karakteristina je vrijednost napona napa
janja (engl. DC power supply). Veina sklopova ima dva izvoda na koje se spaja
izvor napona napajanja. Jedan izvod oznaava se s Ucc , UDD , JJEE i slino (engl.
Vcc, VDD, VEE od voltage = napon). Na taj izvod spaja se jedan pol izvora napaja
nja, najee pozitivan. Drugi pol izvora spaja se na izvod oznaen s GND (engl.
ground = zemlja) koji je vezan na zajedniku toku sklopa i uzemljen. ICod inte
griranih sklopova koji sadre vie istovjetnih logikih sklopova u jednom kuitu,
jedan par izvoda za napajanje zajedniki je za sve pojedine logike sklopove. Poje
dini sklopovi zahtijevaju vie od jednog napona napajanja, pa prema tome i odgo
varajui broj izvoda. U shemama sloenih logikih sklopova izostavlja se crtanje
izvoda za napajanje.
Ve je u prvom poglavlju spomenuta vanost ispravnog spajanja izvoda za va
ljano funkcioniranje integriranog digitalnog sklopa. Osnovni preduvjet za rad digi
talnog sklopa je ispravan spoj napona napajanja. Neispravno spojen napon napa
janja ne samo to onemoguava rad sklopa, nego moe uzrokovati njegovo
oteenje.
Struja koja tee iz izvora u integrirani sklop naziva se struja napajanja (engl.
current supply). Ova struja ovisi o stanju (u kojemu se nalaze izlazi) logikih sklo
pova. U tvornikim je podacima mogue nai podatak I CCH (struja napajanja kad
je na svim izlazima logikih sklopova jednog kuita napon iz podruja visoke ra
zine, odnosno logiko stanje 1) i I CCL (struja napajanja kad je na svim izlazima lo
gikih sklopova jednog kuita napon iz podruja niske razine, odnosno logiko
stanje 0).
Umnoak napona napajanja i struje napajanja predstavlja potrebnu elektrinu
snagu za rad sklopova. Ovaj podatak naziva se utroak ili gubitak snage (engl.
power disipation). Budui da se struje napajanja I ccu i ICCL razlikuju, uzima se nji
hova srednja vrijednost koja pomnoena s naponom napajanja daje prosjenu vri-
jednost utroka snage (slika 3.1.).
PD ~~ hc X ^CC
I _ ^CCH+
'CCsr o
^CCL
^Dsc_ Iccsr + Ucc
Slika 3.1. Utroak snage integriranih digitalnih sklopova
ULAZNI I IZLAZNI NAPONI

Da bi digitalni sklop na izlazu dao potrebno stanje, mora na ulazu biti odgovara
jua vrijednost ulaznog napona U, (engl. input voltage, skraeno V,).
Um je ulazni napon stanja visoke razine, odnosno logikog stanja 1 (engl. high
level input voltage, skraeno Vm). To je napon koji je potrebno dovesti na ulaz da
bi ga sklop prihvatio kao stanje 1. U tvornikim podacima proizvoai daju mini
malnu vrijednost ulaznog napona stanja 1. Niu vrijednost sklop nee pouzdano
prihvatiti kao stanje 1.
VIL je ulazni napon stanja niske razine, odnosno logikog stanja 0 (engl. low
level input voltage, skraeno VIL). To je napon koji je potrebno dovesti na ulaz da
bi ga sklop prihvatio kao stanje 0. U tvornikim podacima proizvoai daju maksi
malnu vrijednost ulaznog napona stanja 0. Napon vie vrijednosti sklop nee pou
zdano prihvatiti kao stanje 0.
Osim toga potrebno je voditi rauna i o tome da ulazni napon ne prijee naj
veu doputenu vrijednost (engl. absolute maximum ratings VIN) kako se ne bi
otetio digitalni sklop.
U0H je izlazni napon stanja visoke razine, odnosno logikog stanja 1 (engl.
high level output voltage, skraeno V0H). To je napon koji logiki sklop daje na
izlazu kad je u stanju 1. U tvornikim podacima proizvoai daju taj podatak kao
najmanju zajamenu vrijednost izlaznog napona kad je izlaz u logikom stanju 1.
U0L je izlazni napon stanja niske razine, odnosno logikog stanja 0 (engl. low
level output voltage, skraeno VOL). To je napon koji logiki sklop daje na izlazu
kad je u stanju 0. U tvornikim podacima proizvoai daju taj podatak kao zajam
enu najveu vrijednost izlaznog napona kad je izlaz u logikom stanju 0.
Takoer je potrebno voditi rauna o tome koliki se najvei napon moe primi
jeniti na izlaz (engl. absolute maximum ratings VOUT) kako se ne bi otetili tranzis
tori u izlaznom dijelu digitalnog sklopa.
SKUPINE INTEGRIRANIH DIG ITALNIH SKLOPOVA 85

Slika 3.2. Ulazni i izlazni naponi i struje digitalnih sklopova
ULAZNE I IZLAZNE STRUJE

Im je ulazna struja stanja visoke razine, odnosno logikog stanja 1 (engl. high
level input current). To je struja koja tee u ulaz sklopa kad je na njemu napon iz
podruja visoke razine, odnosno logiko stanje 1.
IlL je ulazna struja stanja niske razine, odnosno logikog stanja 0 (engl. low
level input current). To je struja koja tee u ulaz sklopa kad je na njemu napon iz
podruja niske razine, odnosno logiko stanje 0.
I 0Hje izlazna struja stanja visoke razine, odnosno logikog stanja 1 (engl. high
level output current). To je struja koja tee iz izlaza sklopa kad je na njemu napon
iz podruja visoke razine, odnosno logiko stanje 1.
IOL je izlazna struja stanja niske razine, odnosno logikog stanja 0 (engl. low
level output current). To je struja koja tee iz izlaza sklopa kad je na njemu napon
iz podruja niske razine, odnosno logiko stanje 0.
Prilikom meusobnog spajanja logilh sklopova mogue su dvije situacije s
obzirom na strujne prilike.
Kad je na izlazu digitalnog sklopa stanje visoke razine, tj. stanje 1, struja tee
iz njega u ulaz drugog sklopa (slika 3.3.a). Izlaz prvog sklopa djeluje kao izvor
struje za drugi sklop koji djeluje kao otporno optereenje prema masi (engl. cur
rent sourcing).
a) izlaz u stanju visoke razine b) izlaz u stanju niske razine
Slika 3.3. Struje pri meusobnom optereenju digitalnih sklopova
Kad je na izlazu sklopa stanje niske razine, tj. stanje 0, struja tee iz ulaza dru
gog u izlaz prvog sklopa (slika 3.3.b). Izlaz prvog sklopa djeluje kao ponor struje i
vue struju iz drugog sklopa koji djeluje kao otporno optereenje prema naponu
napajanja (engl. current sinking).
FAKTOR RAZGRANJIVANJA
Na jedan izlaz digitalnog sklopa moe se spojiti vie ulaza. Kad je na izlazu
stanje niske razine, odnosno stanje 0, opteretni sklopovi alju u prethodni sklop
struju IIL. Zbroj struja koje alju opteretni sklopovi ne smije prijei doputenu vri
jednost struje koju prethodni sklop moe primiti, tj. vrijednost IoL (slika 3.4.a). Is
ti zakljuak moe se izvesti i u sluaju kad je na izlazu sklopa stanje visoke razine,
odnosno stanje 1 (slika 3.4.b).
a) b)
llL1 + I/L.2+ + llLn - I ql h m + h m + + l/Hn - ÔH
Slika 3.4. Mogunosti optereenja logikih sklopova: a) na izlazu je napon iz podruja niske razine,
b) na izlazu je napon iz podruja visoke razine
Najvei broj ulaza koji se moe spojiti na jedan izlaz naziva se faktor razgra
njivanja (engl. fan out, loading factor). Faktor razgranjivanja moe se definirati
kao omjer izmeu izlazne struje stanja niske razine I(DL i ulazne struje stanja niske
razine IIL, odnosno izlazne struje stanja visoke razine IOH i ulazne struje stanja vi
soke razine Im, s tim da se uzima manji:
Kako je esto omjer izlazne i ulazne struje za stanje niske razine manji, to se
faktor razgranjivanja najee odreuje prema tim strujama.
IMUNOST NA SMETNJE
Elektrina i magnetska polja kojima je izloen neki digitalni sustav mogu induci
rati napon u vodovima koji spajaju digitalne sklopove. Tako stvoreni signal naziva
se smetnja ili um (engl. noise). Porast napona smetnje iznad odreene vrijednosti
moe uzrokovati da ulazni napon digitalnog sklopa padne ispod potrebne najma
nje vrijednosti ulaznog napona za podruje visoke razine (UlHmin) ili poraste iznad
najvee doputene vrijednosti ulaznog napona za podruje niske razine (U,Lmax ).
Na taj nain ulazni napon moe poprimiti vrijednost iz zabranjenog podruja i
uzrokovati nepredvidljiv rad sklopa.

Sposobnost sklopa da na ulazu podnese odreeni iznos napona smetnje naziva
se imunost na smetnje (engl. noise immunity). Mjera imunosti na smetnje iskazuje
se granicom smetnje (engl. noise margin). Granica smetnje je najvei doputeni
napon na ulazu koji ne izaziva neeljenu promjenu stanja sklopa.
UiHmm je najmanja vrijednost napona na ulazu koju digitalni sklop prihvaa kao
stanje visoke razine, odnosno stanje 1. Stoga prethodni sklop mora na izlazu u
stanju visoke razine dati napon UOHmin najmanje istog ili veeg iznosa od UIHmin.
Razlika izmeu najmanjih iznosa izlaznog napona stanja visoke razine i ulaznog
napona stanja visoke razine doputeni je iznos napona smetnje pri stanju visoke
razine, odnosno stanju 1 (engl. high-state noise margin):
U fJ H = V TO Hm in ~ U lH m h i
Svaki napon smetnje negativnog predznaka i iznosa veeg od UNH uzrokovat e

na ulazu sklopa u stanju visoke razine smanjenje ulaznog napona i njegov prela
zak u zabranjeno podruje.
ucc
1 1
i
UNH
ÎHmin
1 ...................
( ...................... ÎLmax
0 0
f"
Slika 3.5. Doputeni naponi smetnji na ulazu digitalnog sklopa
UrLmax je najvea vrijednost napona na ulazu koju digitalni sklop jo prihvaa

kao stanje niske razine, odnosno stanje 0. Stoga prethodni logiki sklop mora na
izlazu pri stanju niske razine dati najveu vrijednost izlaznog napona UOLmax manju
od iznosa UILmilx ili najvie jednaku tom iznosu. Razlika izmeu najveih iznosa
ulaznog i izlaznog napona stanja niske razine doputeni je napon smetnje u stanju
niske razine, odnosno stanju 0 (engl. low-state noise margin):
Unl = UILmax - UOLmax
Svaki napon smetnje pozitivnog predznaka i iznosa veeg od UNL uzrokovat e

na ulazu sklopa u stanju niske razine poveanje napona i njegov prelazak u zabra
njeno podruje.
BRZINA RADA
Za brzinu rada digitalnih sklopova karakteristini su podaci: vrijeme kanjenja i
vrijeme porasta i pada izlaznog signala.
Kad se na ulaz bilo kojeg digitalnog sklopa dovede signal, potrebno je odree
no vrijeme da pod utjecajem tog signala doe do promjene stanja na izlazu sklo
pa. To vrijeme naziva se vrijeme kanjenja (engl. propagation delay time). Vrije
me kanjenja mjeri se najee od trenutka kad promjena ulaznog napona dosti
gne 50% iznosa do trenutka kad promjena izlaznog napona dostigne 50% uku
pnog iznosa (slika 3.6.a). No ponekad je mogue naii na vrijeme kanjenja
utvreno kao vrijeme od trenutka kad promjena ulaznog napona dostigne 10%
iznosa do trenutka kad promjena izlaznog napona dostigne 10% ukupnog iznosa.
Kako se brzina promjene izlaznog napona iz podruja niske razine (logiko
stanje 0) u podruje visoke razine (logiko stanje 1) razlikuje od brzine promjene
napona iz podruja visoke razine (stanje 1) u podruje niske razine (stanje 0), to
se u tvornikim podacima digitalnih sklopova mogu nai podaci tpLH i tpHL. Podatak
tpLH pokazuje vrijednost vremena kanjenja pri promjeni izlaza iz stanja 0 u stanje
1, a tpHL pri promjeni izlaza iz stanja 1 u stanje 0. Ponekad proizvoai integrira
nih digitalnih sklopova u tvornikim podacima daju tipine vrijednosti vremena
kanjenja tp (engl. typical propagation delay) kao srednje vrijednosti vremena tpLH
a) vrijeme kanjenja
u.
lPHL lPLH
b) vrijeme pada i porasta
Slika 3.6. a ) vrijem e kan jen ja, b ) vrijem e p a d a i p o ra sta izlaznog signala

Uz vrijeme kanjenja za pojedine vrste digitalnih sklopova (bistabili, posmani
registri, brojila) daje se u tvornikim podacima i iznos najvee frekvencije koju
smije imati signal na ulazu.
Vrijeme porasta tTLH, odnosno tr (engl. output rise time), vrijeme je potrebno
da se signal promijeni od vrijednosti iz podruja niske razine (stanje 0) do vrije
dnosti iz podruja visoke razine (stanje 1). Vrijeme porasta definira se kao vrije
me potrebno da signal naraste od 10% do 90% svoje nazivne vrijednosti (slika
3.6.b).
Vrijeme pada tTHL, odnosno tf (engl. output fali time), vrijeme je potrebno da
se signal promijeni od vrijednosti iz podruja visoke razine (stanje 1) do vrije
dnosti iz podruja niske razine (stanje 0). Vrijeme pada definira se kao vrijeme
potrebno da se signal smanji od 90% na 10% svoje nazivne vrijednosti (slika
3.6.b).
Tijekom razvoja integriranih sklopova nastojalo se postii to manji utroak
snage i to vea brzina rada, tj. to manje vrijeme kanjenja. To su meutim dva
meusobno oprena zahtjeva. Smanjenje vremena kanjenja dovodi do porasta
utroka snage i obrnuto. Stoga se za meusobnu usporedbu svojstava skupina in
tegriranih digitalnih sklopova esto koristi podatak o umnoku vremena kanjenja
i utroka snage (engl. speed-power product). Poeljno je da taj podatak bude to
nie vrijednosti.
doputeni napon smetnje UN (engl. noise margin, VN)

- doputeni iznos napona smetnji koji se moe pojaviti na ulazu digitalnog
sklopa, a da sklop jo djeluje ispravno
faktor razgranjivanja (engl. fan out)
- broj ulaza digitalnih sklopova koji se moe vezati na jedan izlaz
granica smetnje (engl. noise margine)
- doputena vrijednost napona na ulazu koji ne izaziva neeljene promjene
stanja sklopa
izlazna struja stanja niske razine, odnosno stanja 0, l0L (engl. low-level o u tp u t
current)
- izlazna struja digitalnog sklopa koja tee kad je na izlazu sklopa napon iz
podruja niske razine, odnosno logiko stanje 0
izlazna struja stanja visoke razine, odnosno stanja 1 , l0H (engl. high-level o utput
current)
- izlazna struja digitalnog sklopa koja tee kad je na izlazu napon iz podruja
visoke razine, odnosno logiko stanje 1
izlazni napon stanja niske razine, odnosno stanja 0, UOL (engl. low-levei o u tp u t
voltage, V0L)
- napon koji digitalni sldop daje na izlazu u logikom stanju 0
izlazni napon stanja visoke razine, odnosno stanja 1, U0H (engl. high-level ou tp u t
voltage, V0H)
- napon koji digitalni sklop daje na izlazu u logikom stanju 1
napon napajanja (engl. povver supply)
- iznos napona koji se prikljuuje na izvode za napajanje i koji omoguuje rad
sklopa
struja napajanja (engl. current supply)
- struja koja tee iz izvora napajanja u digitalni sklop
ulazna struja stanja niske razine, odnosno stanja 0, lIL (engl. low-level input
current)
- ulazna struja koja tee kad je na ulazu napon iz podruja niske razine, odno
sno logiko stanje 0
ulazna struja stanja visoke razine, odnosno stanja 1, /, (engl. high-level input
current)
- ulazna struja koja tee kad je na ulazu napon iz podruja visoke razine,
odnosno logiko stanje 1
ulazni napon s ta n ja n isk e razine, o d n o s n o s ta n ja 0, U,L (engl. low-level in
put voltage, VIL)
- ulazni napon koji digitalni sklop prihvaa kao logiko stanje 0

ulazni napon stanja visoke razine, odnosno stanja 1, Um (engl. high-level input
voltage, Vm)
- ulazni napon koji digitalni sklop prihvaa kao logiko stanje 1
u tro a k sn a g e P0 (engl. povver disipation)
- umnoak napona i struje napajanja
v rije m e pada t , , o d n o s n o tTHL (engl. fali time)
- vrijeme potrebno da se vrijednost signala iz podruja visoke razine (logiko
stanje 1) promijeni na vrijednost u podruju niske razine (logiko stanje 0)
v rije m e p o ra s ta tn o d n o s n o tTLH (engl. rise time)
- vrijeme potrebno da se vrijednost signala iz podruja niske razine (logiko
stanje 0) promijeni na vrijednost u podruju visoke razine (logiko stanje 1)
v rije m e k a n je n ja , fp (engl. propagation delay-time)
- vrijeme potrebno da promjena stanja na ulazu digitalnog sklopa izazove
promjenu stanja na izlazu
1. Objasnite pojam utroka snage.

2. Zbog ega je vano poznavanje podatka o rasipanju snage?
3. Objasnite znaenje pojmova ulazni i izlazni napon stanja niske razine i stanja
visoke razine.
4. Koji se sklopovi iz tablice 3.1., i na koji nain, mogu izravno spojiti s obzirom
na podatke o ulaznim i izlaznim naponima?
Tablica 3.1. Ulazni i izlazni naponi digitalnih sklopova (Ucc = 5 VJ za zadatak 3.
s u m
Sklop
.......m ...........
A 0,8 2 0,4 2,4
B 1 3,5 0,05 4,95
i l i 0,7 2 0,4 2,7
5. Koliki je doputeni iznos napona smetnje za sklopove iz tablice pri meuso

bnom spajanju istovrsnih sklopova?
6. Objasnite znaenje pojmova ulazne i izlazne struje pri stanju niske razine i
stanju visoke razine.
7. Zato je vano poznavati podatke o ulaznim i izlaznim strujama?
8. to je faktor razgranjivanja?
Tablica 3.2. Ulazne i izlazne struje digitalnih sklopova (Ucc = 5 N) za zadatak 9.
Ml.,,,
SKlOp
* m ai
' fniAj m m rm
A -1,6 0,04 16 -0,8
B -0,4 0,02 4 -0,4
,C
-1,6 0,04 16 -0,4
9. Koliki je faktor razgranjivanja za sklopove iz tablice 3.2. pri meusobnom

spajanju istovrsnih sklopova?
10. Koliko se ulaza sklopova A (tablica 3.2.) moe vezati na izlaz sklopa B, a ko
liko ulaza sklopa B na izlaz sklopa A ?
11. Kojim se parametrima prikazuje brzina rada digitalnih sklopova? Na koji su
nain definirani ti parametri?
SKUPINE INTEGRIRANIH D IG ITA LNIH SKLOPOVA

3.2. SKUPINE INTEGRIRANIH DIGITALNIH
SKLOPOVA S BIPOLARNIM TRANZISTORIMA
Temeljni sklop skupine TTL
Karakteristine veliine digitalnih sklopova skupine TTL
Sklopovi s otvorenim kolektorom
Logiki sklopovi sa Schmittovim okinim sklopom
Logiki sklopovi s tri stanja
Podskupine TTL
Sklopovi skupine ECL
Kad se radi o primjeni digitalnih sklopova nieg i srednjeg stupnja integracije,
jo uvijek najraireniju primjenu imaju sklopovi skupine TTL (skraeno od engl.
Transistor-Transistor Logic). U ovom e se poglavlju razmotriti rad i svojstva te
meljnog sklopa skupine i neke posebne izvedbe logikih sklopova (sklopovi s
otvorenim kolektorom, sklopovi sa Schmittovim okidnim sklopom na ulazu i sklo
povi s tri stanja). Uz sklopove standardne izvedbe razmotrit e se i svojstva sklo
pova iz svih podskupina TTL.
Sklopovi skupine emiterski vezanih integriranih logikih sklopova (engl. Emit-
ter-Coupled Logic, skraeno ECL) najbri su digitalni sklopovi. Velika brzina ra
da tih sklopova postignuta je time to tranzistori tih sklopova ne rade u zasienju
te malim hodom signala. U ovom poglavlju razmotrit e se rad temeljnog sklopa,
svojstva i karakteristine veliine sklopova skupine ECL.
TEMELJNI SKLOP SKUPINE TTL

b)
1]R1
M 02 Tr2
A o- .. Kl
D4
B o- H D3
Tri
Slika 3.7. Temeljni sklop skupine TTL:

a) elektrina shema, b) diodni statiki ekvivalent tranzistora Trt
Temeljni sklop skupine TTL je logiki sklop NI (slika 3.7.). Osim prikazanog
sklopa s dva ulaza proizvode se jo identini sklopovi s jednim ulazom (invertor),
tri, etiri i osam ulaza.
Na ulazu sklopa je vieemiterski tranzistor koji s otpornikom i?l ini sklop I.
Tranzistor Tr2 s otpornicima R2 i R3 je meusklop za stvaranje komplementarnog
signala. Tranzistori Tr3 i Tr4 ine invertor u izvedbi tzv. protutaktne sklopke
(sklopka s protutaktnim izlazom, engl. active pull-up circuit, odnosno totem-pole
output circuit). Tranzistor Tr3 je u funkciji kolektorskog otpornika tranzistora Tr4.
Slika 3.8. Rad temeljnog sklopa skupine TTL (statika analiza) kad je na svim ulazima
napon iz podruja niske razine (logiko stanje 0)
Kad su na svim ulazima sklopa naponi iz podruja niske razine (logiko stanje
0), propusno je polariziran PN-spoj baza-emiter tranzistora Tri. Struja tee iz
izvora napajanja preko otpornika R l, spoja baza-emiter tranzistora Tri i ulaza
sklopa u zajedniku toku. Tranzistor Tr2 je bez struje baze, tj. u zapiranju. Zbog
toga je i tranzistor Tr4 bez struje baze, tj. u zapiranju. Kroz otpornik R2 tee stru
ja baze u tranzistor Tr3 koji je vodljiv i ostvaruje vezu izlaza Y s naponom napaja
nja. Izlazni napon ima vrijednost iz podruja visoke razine, to odgovara logikom
stanju 1. Ako se u tom stanju izlaz sklopa optereti otporom prema masi, iz izlaza
sklopa tee struja IOH (slika 3.8.).
Stanje ostaje nepromijenjeno i kad je na nekom od ulaza napon iz podruja vi
soke razine (logiko stanje 1) ako je barem na jednom ulazu napon iz podruja
niske razine, odnosno stanje 0. Na taj nain ostaje spoj baza-emiter tranzistora
Tri propusno polariziran. Zbog toga i dalje tranzistori Tr2 i Tr4 ne dobivaju struju
baze pa je na izlazu napon iz podruja visoke razine, tj. stanje 1.
Kad je izlaz Y u stanju visoke razine, tj. stanju 1, tranzistor Tr3 djeluje kao
emitersko sljedilo to daje sklopu i u tom stanju mali izlazni otpor.

Slika 3.9. Prikaz rada temeljnog sklopa skupine TTLs pomou sklopki kad je na svim ulazima stanje
niske razine (logiko stanje 0)
Slika 3.10. Rad temeljnog sklopa skupine TTL (statika analiza) kad je na svim ulazima napon iz
podruja visoke razine (logiko stanje 1)
Na slici 3.10. prikazan je rad temeljnog sklopa skupine TTL kad je na oba ula
za sklopa napon iz podruja visoke razine (logiko stanje 1). Tada je zaporno po
lariziran spoj baza-emiter tranzistora Tri. Zbog toga je propusno polariziran spoj
baza-kolektor istog tranzistora. Iz izvora napajanja, preko otpora R1 i spoja baza-
kolektor tranzistora Tri, tee struja baze tranzistora Tr2. Tranzistor Tr2 je sada
vodljiv. Prednapon baze tranzistora Tr3 iznosi 1,1V to je nedovoljno da se spoj
baza-emiter tog tranzistora propusno polarizira. Tranzistor Tr3 je u zapiranju pa
je izvor napona napajanja odspojen od izlaza Y . Na otporu R3 nastaje pad napo
na 0,8V to je dovoljno da propusno polarizira spoj baza-emiter tranzistora Tr4.
Taj tranzistor je u zasienju pa je na izlazu Y napon iz podruja niske razine,
odnosno napon koji odgovara logikom stanju 0.
Ako se izlaz sklopa u logikom stanju 0 optereti otporom prema naponu napa
janja, u izlaz tee struja
Iz provedene analize rada sklopa vidi se da temeljni sklop skupine TTL obav
lja logiku operaciju NI.
Slika 3.11. Prikaz rada temeljnog sklopa skupine TTL s pomou sklopki kad je na svim ulazima
stanje visoke razine (logiko stanje 1)
KARAKTERISTINE VELIINE DIGITALNIH SKLOPOVA

SKUPINE TTL
Karakteristine veliine pojedinih integriranih digitalnih sklopova, neophodne za
primjenu, mogu se nai u tvornikim podacima proizvoaa (engl. manufacturers
data sheets).
Na poetku podataka je naziv i oznaka sklopa. Veina proizvoaa primjenjuje
standardizirane oznake. Temeljni sklop skupine TTL (sklop NI s dva ulaza) nosi
oznaku 7 400, odnosno 5 400. Znamenke 74 odnosno 54 karakteristine su oznake
skupine TTL, a preostale znamenke, u ovom sluaju 00, govore o kojoj se vrsti
sklopa radi. To znai da svi digitalni sklopovi skupine TTL nose oznaku 74 ili 54,
a iza njih dvoznamenkasti ili troznamenkasti broj koji oznaava vrstu sklopa pre
ma logikoj funkciji. To su oznake tzv. standardnih sklopova skupine TTL. Uz to
su proizvoai komponenata razvili nekoliko podskupina koje se meusobno ra
zlikuju po brzini rada, utroku snage i iznosima ulaznih i izlaznih struja. Sklopovi
tih podskupina oznaavaju se odgovarajuim slovom koje stoji izmeu oznaka 74
odnosno 54 i dvoznamenkastog ili troznamenkastog broja (npr. 74LS00).
Pojedini proizvoai ispred ovih standardiziranih oznaka dodaju svoje oznake
(npr. SN7400 je oznaka proizvoaa Texas Instruments).
Prilikom narudbe ovim oznakama valja pridruiti i oznake kuita. Tip kuita
oznaava se slovom koje se dodaje iza oznake vrste sklopa. Npr. SN7400N je
oznaka za etiri sklopa NI s dva ulaza, smjetenih u jedno plastino dvolinijsko
kuite. Oznaka SN7400F je oznaka istih sklopova smjetenih u keramiko dvoli
nijsko kuite.
Sklopovi s oznakom 74 ili sklopovi serije 74 razlikuju se od sklopova serije 54
prvenstveno prema temperaturnom podruju rada i doputenom odstupanju na

pona napajanja. Sklopovi serije 74 su sklopovi komercijalne namjene (engl. com-
mercial range). Namijenjeni su radu u podruju temperatura okoline od 0 do
70 C. Sklopovi serije 54 su posebne namjene (engl. military range) za tempera-
turno podruje rada od -55 do 125 C.
Za napon napajanja sklopova skupine TTL proizvoai propisuju nazivnu vri
jednost od 5 V s doputenim odstupanjem. Za sklopove serije 54 odstupanje moe
biti +/-10% , dok za sklopove serije 74 samo +1-5%. Zbog doputenih veih odstu
panja napona napajanja i ireg temperaturnog podruja rada, dakle mogunosti
rada u nepovoljnijim uvjetima, sklopovi serije 54 su znatno skuplji od sklopova se
rije 74.
Tipina struja napajanja za izlazna stanja visokih razina, tj. stanja 1, svih sklo
pova u kuitu 7 400 iznosi 4 mA, a za izlazno stanje niske razine, tj. stanje 0,
iznosi 12mA. Prosjena vrijednost struje napajanja iznosi 8 mA. Prosjena vrije
dnost struje napajanja pomnoena s naponom napajanja daje 40 mW, Budui da
se u kuitu nalaze etiri ista sklopa NI s dva ulaza, to je prosjean utroak snage
temeljnog sklopa skupine TTL 10 mW.
I cc = lcc!L+ Icc^ = 1 + 1 2 = g m A = I cc x U cc = 8 x 5 = 40 mV
Prema podacima proizvoaa doputena vrijednost ulaznog napona za podru

je niske razine, tj. stanje 0, iznosi 0,8 V, a potrebna vrijednost ulaznog napona za
podruje visoke razine, tj. stanje 1, iznosi 2,0 V. Najvea vrijednost izlaznog napo
na u podruju niske razine, tj. stanju 0 jest 0,4 V, a najmanja vrijednost izlaznog
napona za podruje visoke razine, tj. stanje 1, iznosi 2,4 V. Iz ovih podataka moe
se izraunati doputeni iznos graninog napona smetnji na ulazu sklopa za oba
stanja.
Unl - UrL<max) - UOL(maX) = 0,8 - 0,4 = 0,4 V

Unh = U0H(min) - UIH(min) -- 2,4 - 2,0 = 0,4 V
Dane vrijednosti ulaznog i izlaznog napona su vrijednosti koje je potrebno do

vesti na ulaz za pouzdan rad, odnosno vrijednosti koje sklop u najloijem sluaju
daje na izlazu. Stvarne su vrijednosti najee povoljnije.
Osim ovih vrijednosti, za pouzdan rad digitalnih sklopova potrebno je pozna
vati i tzv. apsolutne maksimalne veliine (engl. absolute maximum ratings). Za
ulazni napon sklopova skupine TTL to je podruje od -0,5 do +5,5 V Ako se na
ulaz standardnog sklopa skupine TTL dovede napon vei od iznosa 5,5 V, doi e
do reverznog proboja spoja emiter-baza tranzistora Tri. Negativni naponi veeg
iznosa od 0,5 V uzrokovali bi preveliku propusnu struju spoja baza-emiter tran
zistora Tri (struja IIL ). Da se ulaz zatiti od negativnih napona veih iznosa, na
ulazu integriranih digitalnih sklopova skupine TTL nalaze se zatitne diode koje
negativni napon ograniavaju na 0,5 V jer kod tog iznosa poinju voditi (slika
3.12.).
Slika 3.12. Zatita ulaza sklopova skupine TTL od negativnog napona
^ L >
= = 0
= 0 *
Slika 3.13. Mogunost meusobnog optereenja sklopova skupine TTL: a) kod stanja visoke razine,
b) kod stanja niske razine

Ulazni naponi iznosa veih od U[K= - 1,5 V (engl. input elamp voltage) mogu
uzrokovati prevelike struje kroz zatitne diode i njihovo unitenje. Prema tvorni
kim podacima proizvoaa doputena struja zatitnih dioda iznosi 7K = -12m A .
Znak - znai da struja izlazi iz ulaza sklopa.
Ulazna struja stanja visoke razine, tj. stanja 1, iznosi za standardni TTL maksi
malno 40 |iA. To znai da ulaz TTL sklopa prikljuen na izlaz sklopa iste skupine,
iz njega uzima tu struju. Kako izlazna struja za stanje visoke razine, tj. stanje 1,
iznosi 0,4 mA, to znai da se kod stanja visoke razine, tj. stanja 1, na izlaz stan
dardnog sklopa TTL skupine moe vezati deset ulaza sklopova iste skupine (slika
3.13.a).
r . T , I oh _ 0,4 mA
Im 40 J/A
Ulazna struja stanja niske razine (stanje 0) iznosi za standardni TTL maksi
malno -1,6 mA. Predznak - oznaava da struja tee iz sklopa u izvor ulaznog si
gnala. Kako izlazna struja za stanje niske razine (stanje 0) iznosi najmanje 16 mA,
to znai da se i kod stanja niske razine (stanja 0) na izlaz standardnog sklopa TTL
skupine moe vezati deset ulaza sklopova iste skupine (slika 3.13.b).
I n, 16 mA
I IL1+ I 1L2 + + I I L - I OL =77 - = 10
I IL 1,6 mA
Otvoren ulaz (engl. unconnected input, floating input) logikih sklopova skupi
ne TTL djeluje kao da je na ulazu napon iz podruja visoke razine, tj. logiko sta
nje 1, jer preko tog emitera ne tee struja (slika 3.14.).
Slika 3.14. Djelovanje otvorenog ulaza sklopova skupine TTL
Primjer___________ __________________ ________________________________
Napisati algebarski izraz za standardne TTL sklopove NI i NILI s tri ulaza,

ako su na dva ulaza prikljueni signali A i B, a trei ulaz je otvoren.
Slika 3.15. Sklopovi NI i NILI s otvorenim ulazom
Primjer sa slike 3.15. pokazuje da se kod sklopa NILI neiskoriten ulaz nikako
ne smije ostaviti otvoren, jer djeluje kao logiko stanje 1 i uzrokuje da je izlaz
stalno u logikom stanju 0 bez obzira na ulaze A i B. Sklop NI s tri ulaza uz jedan
e otvoren ulaz djelovati kao sklop s dva ulaza. Meutim, ovakav nain se ni u
ovom sluaju ne preporua jer otvoren ulaz djeluje kao antena i pogoduje prima
nju i irenju smetnji u digitalnom sustavu.
Neiskoriten ulaz spaja se na napon napajanja za sklopove I i NI (slika 3.16.a).
Otpornik veliine 1 kf slui kao zatita spoja baza-emiter ulaznog tranzistora od
moguih naponskih udara iz izvora napajanja. Kod sklopova ILI i NILI neiskori
ten ulaz spaja se na uzemljenu toku (slika 3.16.b). Kod svih sklopova neiskori
ten ulaz mogue je spojiti s jednim od koritenih. No, pri tome treba voditi rau
na o tome da takav spoj moe znaiti dodatno optereenje izlaza prethodnog
sklopa.
b)
A -
B Y =A + B
A -
Y=A B B Y=A + B
Slika 3.16. Spajanje neiskoritenih ulaza
Vrijeme kanjenja logikih sklopova skupine TTL pri promjeni izlaznog napo
na iz podruja niske razine (stanje 0) u podruje visoke razine (stanje 1) iznosi ti
pino 11 ns. Vrijeme kanjenja pri promjeni izlaznog napona iz podruja visoke
razine (stanje 1) u podruje niske razine (stanje 0) krae je i iznosi 7 ns. Kad se
govori o brzini rada sklopova, esto se koristi prosjena vrijednost to za osnovne
logike sklopove standardne izvedbe iznosi 9 ns.
Prilikom prijelaza iz stanja niske razine u stanje visoke razine i obrnuto, krat
kotrajno (oko 2 ns) potee znatna struja napajanja logikog sklopa (30-50 mA).
Uzrok toj pojavi je kratkotrajno stanje voenja obaju izlaznih tranzistora (slika
3.17.). Tranzistorska sklopka Tr3 ukljuuje se, a tranzistorska sklopka Tr4 iskljuu
je se. Kako je iskljuivanje sklopke duljeg trajanja od ukljuivanja sklopke, to su
kratak period istodobno ukljuene obje sklopke to uzrokuje kratkotrajan strujni
impuls kroz izlazne tranzistore (engl. current spike).

130
T
Tr3
/
lcc\
Tr4
OY
Slika 3.17. Prijelazna pojava izmeu stanja niske i visoke razine
Tablica 3.3. Karakteristine veliine logikih sklopova skupine TTL

(prema tvornikim podacima za sklop NI proizvodnje Philips-Signetics)
j Min Nom Max

Ucc tvi 4,5 5 5,5
>CCH [mAl 4 8
ICCL [mA] 12 22
m m -0,5 5,5
U,x IVJ -1,5
U,H s 2
% [Vi 0,8
VOH (V] 2,4 3,4
mi [V] 0,2 0,4
11K (mA) -12
los [mAl U ' -18
Imaj 40
hi [mA] -1,6
on [m AJ 0,4
hii fm A] 16
Faktor i'a<:gf.mjivnnja\ 10
)plM [ns] 11 22
l.n [ns] 7 15
Jji__ [ns] 9
U sloenom digitalnom ureaju nai e se vei broj sklopova koji istdobno mi

jenjaju stanje i kod svih e se pojaviti strujni impuls ije e se djelovanje osjetiti
1 02 Digitalna elektronika l.
na zajednikoj liniji napajanja kao zbroj svih strujnih impulsa. S obzirom na to da
se radi o promjenama struje u vrlo kratkom vremenu, na zajednikom vodu za na
pajanje inducirat e se znatan impuls smetnje (u=LxA 7/A /) to moe u znatnoj
mjeri omesti ispravan rad pojedinih sklopova i cijelog ureaja.
Da bi se smanjio utjecaj ovih smetnji, prikljuuje se na svaki integrirani sklop
keramiki kondenzator kapaciteta 10-100 nF izmeu izvoda za napajanje i mase
(slika 3,18). Osim toga, korisno je na svaku tiskanu plou prikljuiti jo jedan za
jedniki kondenzator veeg kapaciteta (2-20 nF) izmeu izvoda za napajanje.
S= 10-100 nF
Slika 3.18. Otklanjanje smetnji na vodu za napajanje
SKLOPOVI S OTVORENIM KOLEKTOROM
Slika 3.19. Sklop NI s otvorenim kolektorom: a) elektrina shema, b) simbol prema amerikim
standardima, c) simbol IEC
Sklop NI proizvodi se i u izvedbi kojoj nedostaju u izlaznom dijelu otpornik

R4 (130 fl), tranzistor Tr3 (protutaktna sklopka) i dioda D l. U ostalom dijelu
izvedbe identian je temeljnom sklopu skupine (slika 3.19.). Kolektor izlaznog
tranzistora izravno je vezan za izlaz i nije povezan s naponom napajanja. Ovakva
izvedba naziva se sklop s otvorenim kolektorom (engl. open collector). Da bi
sklop mogao logiki ispravno funkcionirati, potrebno je izvana dodati otpornik
(engl. external resistor) koji se spaja izmeu izlaza i napona napajanja (slika
3.20.).

- K Tr4
V K
Slika 3.20. Spajanje vanjskog otpornika na sklop s otvorenim kolektorom
Vrijednost otpora R P mora biti tako odabrana da struja kroz tranzistor u voe
nju ne prijee doputenu vrijednost IOL. S toga gledita povoljnije je izabrati RP
to vee vrijednosti. Meutim, ako se uzme u obzir kapacitivno optereenje izlaza
(parazitna ili bilo koja druga kapacitivnost), veliki RP uzrokovat e spori prijelaz
iz stanja niske razine u stanje visoke razine zbog velike konstante nabijanja. S to
ga gledita bilo bi povoljnije izabrati otpor RP to manji.
Urc~Un U cc-U o
R P=
Digitalni sklopovi s otvorenim kolektorom doputaju da se zajedno spoji vie

izlaza (slika 3.21.). Spoj dvaju ili vie izlaza bit e u stanju visoke razine (logiko
stanje 1) samo ako je na svim izlazima istodobno napon iz podruja visoke razine
(stanje 1). Na taj nain ostvarena je operacija I bez sklopa I. Takav spoj naziva se
spojeni I (engl. wired AND).
-D
Primjer
Proraunati potrebnu vrijednost otpora R P za spoj sa slike 3.22. ako se na izlaz

spojenog I treba spojiti tri ulaza standardnih TTL sklopova.
5 - 0 ,4 _ = J b 6 V _ , 41o Q
1 6 - 3 x 1 ,6 11,2 mA
3x1,6 mA+lRP<16 mA
Slika 3.22. Primjer primjene spojenog I
Osim sklopa NI proizvode se i drugi osnovni i sloeni digitalni sklopovi s otvo

renim kolektorom. Kod najveeg broja sklopova s otvorenim kolektorom vanjski
otpornik spaja se na napon napajanja od 5 V. Meutim, postoje sklopovi s otvore
nim kolektorom kod kojih se vanjski otpornik moe spojiti na vii napon. Ovi
sklopovi koriste se kad je potrebno meusobno spojiti sklopove s razliitim napa
janjima i s razliitim razinama signala.
Uz mogunost rada s veim izlaznim naponom neki logiki sklopovi imaju izla
zni tranzistor kroz koji smije tei vea struja. Ovakvi sklopovi nazivaju se snani
logiki sklopovi (engl. power gate, buffer, driver). Takav sklop je 7406 kojeg jedno
kuite sadri 6 invertora s otvorenim kolektorom. Doputeni napon na koji se
prikljuuje vanjski otpornik iznosi 30 V, a struja koja moe tei u izlazni tranzistor
kod stanja 0 iznosi 40 mA.
Slika 3.23. P rim jeri p rim jen e sklopa 7406

P rim jer
Odrediti vrijednost otpornika R za upravljaki sklop svijetlee diode (slika

3.23.b).
Kad je na izlazu sklopa 7406 napon koji odgovara logikom stanju 1, nije mo
gue protjecanje struje kroz svijetleu diodu i ona ne svijetli. Promjena napona
na izlazu iz podruja visoke razine (stanje 1) u podruje niske razine (stanje 0)
omoguuje da kroz svijetleu diodu potee struja i dioda svijetli. Otpornik R
ograniava struju na doputenu vrijednost, a moe se proraunati prema
izrazu:
R = Ucc U U.OL
Nominalna struja svijetlee diode iznosi 20 mA uz pad napona na diodi 1,6 V.

Izlazna struja sklopa 7406 u stanju niske razine (stanje 0) iznosi 40 mA, a izla
zni napon 0,4V. Prema tome vrijednost otpora R treba biti:
R= = l^L = o 15 ko = 150 n
20 20 mA
Tablica 3.4. Osnovne karakteristine veliine za neke sklopove u skupini TTL

(prema tvornikim podacima za sklopove proizvodnje Philips-Signetics)
i ................... 7402 7403 .7404 7405 7406 7407- 7409 743S

i 'h r l [VI 5 5 5 5 5 5 5 5
p l 'CCH' nA] 8 8 6 12 48 41 15 8,5
w!ctw.\ [mA) 14 12 18 . 33 51 30 26 54
, U, [Vj 2 2 2 2 2 2 2 2
UILL [VJ 0,8 0,8 0,8 0,8 0,8 0,8 0,8 0,8
'J-!oii [V] 2,4 Ucc 2,4 Ucc 30 30 Ucc Ucc
sfei 0,4 0,4 0,4 0,4 0,7 0,7 0,4 0,4
Im 40 40 40 40 40 40 40 40
k : :: [i))A] 1,6 -1,6 -1,6 -1,6 -1,6 -1,6 -1,6 -1,6
^07: LuiAj 0,4 0,25 0,4 0,25 0,25 0,25 0,25 0,25
loL. [i'AJ 16 16 16 16 40 40 16 48
hui [ns] 28 35 22 40 10 6 13 22
hHi [nsj 15 8 15 8 15 20 18 18
Digitalna elektronika i.
LOGIKI SKLOPOVI
SA SCHMITTOVIM OKIDNIM SKLOPOM
U skupini TTL proizvode se digitalni sklopovi koji u ulaznom dijelu imaju

Schmittov okidni sklop. Ti sklopovi imaju malu osjetljivost na smetnje i dobar od-
ziv na spore promjene ulaznog signala. Za njih su karakteristine dvije razine ula
znih napona kod kojih dolazi do promjena iz izlaznog stanja logike 0 u stanje lo
gike 1 i obrnuto (slika 3.24.). Razine ulaznih napona kod kojih dolazi do promje
na stanja nazivaju se gornji i donji olddni prag. Razlika napona gornjeg i donjeg
okidnog praga naziva se napon histereze.
a) <0
i y
' j.r ! b - v
U2 U1 uu
Slika 3.24. Invertor sa Schmittovim okidnim sklopom: a)simboli, b) prijenosna karakteristika,

c) djelovanje sklopa
Slika 3.25. Elektrina shema invertora sa Schmittovim okidnim sklopom na ulazu (7414)
Sklop 7414 je integrirani sklop koji sadri est invertora sa Schmittovim oki
dnim sklopom na ulazu (slika 3.25.).

Ako ulazni napon ima vrijednost iz podruja niske razine (stanje 0), tranzistor
Tri je u zapiranju, a Tr2 u zasienju. Zbog toga tranzistor Tr3 ne vodi a kao po
sljedica toga ni Tr4. Baza tranzistora Tr5 je na dovoljno visokom pozitivnom pre-
dnaponu i on vodi te je na izlazu sklopa napon iz podruja visoke razine koji od
govara logikom stanju 1,
Na izlazu ostaje logiko stanje 1 sve dok ulazni napon ne prijee razinu gor
njeg okidnog praga (engl. positive-going treshold). Tranzistor Tri poinje voditi, a
Tr2 prestaje. Zbog toga vode tranzistori Tr3 i Tr4, a Tr5 je u zapiranju. Stoga je
izlazni napon veliine iz podruja niske razine koja odgovara stanju 0. Na izlazu
ostaje logiko stanje 0 sve dok se ulazni napon ne smanji ispod razine koja odgo
vara naponu donjeg okidnog praga (engl. negative-going treshold).
DIGITALNI SKLOPOVI S TRI STANJA

Pojedini digitalni sklopovi u skupini TTL mogu osim izlaznog stanja 0 i 1 imati i
stanje visoke impcancije Z. Zbog toga se za takve sklopove kae da mogu imati
tri stanja (engl. tri-state logic).
Sklopovi s tri stanja osim uobiajenih logikih ulaza imaju i poseban upravlja
ki ulaz (engl. enable). Njime se sklopu doputa (engl. enabled) izlazno stanje 0 ili
1 u ovisnosti o stanju na logikim ulazima, odnosno ne doputa (engl. disabled) ta
ovisnost i tada je na izlazu stanje visoke impedancije Z (slika 3.26.).
b)
:"
v4 :: r
1 0 i
1 1 0
0 X z
X - bilo koje stanje (0 ili 1)
Z - stanje visoke impedancije
Slika 3.26. Sklop NE s tri stanja: a) elektrina shema, b) simboli, c) tablica stanja
Kad je na ulazu E napon vrijednosti iz podruja visoke razine (stanje 1), struja
ne moe tei kroz diodu D2 niti spojem baza-emiter preko ulaza E. Zbog toga
stanje na izlazu Y ovisi o stanju na ulazu A . Sklop radi kao standardni invertor.
Kad je na ulazu E napon vrijednosti iz podruja niske razine (stanje 0), propu
sno je polariziran spoj baza-emiter tranzistora Tri i preko ulaza E tee struja u
prikljueni izvor. Zbog toga baza tranzistora Tr2 ne dobiva potrebnu pobudu i ne
vodi. Zbog toga i baza tranzistora Tr4 ostaje bez pobude pa u izlaznom dijelu
tranzistor Tr4 predstavlja iskljuenu sklopku. Izlaz Y odspojen je od zajednike
toke. Napon stanja 0 na ulazu E uzrokuje da provodi dioda D2. Zbog toga i baza
tranzistora Tr3 ostaje bez pobude pa tranzistor Tr3 predstavlja u izlaznom krugu
iskljuenu sklopku. To znai da je izlaz Y odspojen i od izvora napona napajanja.
Ovo je tree stanje koje se naziva stanje visoke impedancije.
a) b)
130 130 130
Slika 3.27. Prikaz rada sklopa s tri stanja s pomou sklopki: a) izlaz u stanju 1 b) izlaz u stanju 0,
c) izlaz u stanju visoke impedancije
Kad je izlaz u logikom stanju 1, izmeu izlaza i napona napajanja vrlo je mali
otpor, a izmeu izlaza i zajednike toke vrlo velik otpor. To praktiki znai da je
izlaz spojen na napon napajanja, a odspojen od zajednike toke (slika 3.27.a).
Kad je izlaz u logikom stanju 0, izmeu izlaza i napona napajanja vrlo je velik
otpor, a izmeu izlaza i zajednike toke vrlo mali otpor. To znai da je izlaz
praktiki spojen na zajedniku toku, a odspojen od napona napajanja (slika
3.27.b).
U stanju visoke impedancije izmeu izlaza i zajednike toke i izmeu izlaza i
napona napajanja vrlo je velik otpor, to znai da je izlaz odspojen i od zajednike
toke i od napona napajanja (slika 3.27.c).
li A V fe- A Y
0 0 0 0 X z
0 1 1 1 0 0
1 X Z 1 1 1
Slika 3.28. Tablica stan ja i sim boli logikih sklopova s tri stanja: a) sklop 74125, b) sklop 74126

Integrirani sklopovi 74125 i 74126 primjeri su sklopova s tri stanja (slika
3.28.). Radi se o sklopovima koji ovisno o stanju upravljakog ulaza daju na izlazu
stanje jednako ulazu ili stanje visoke impedancije. Meusobno se razlikuju po dje
lovanju upravljakog ulaza.
Sklopovi s tri stanja koriste se, uz ostalo, u sluajevima kad je potrebno nekoli
ko signala dovesti na zajedniko odredite jednom linijom (sabirnica, engl. bus).
U odreenom vremenu moe se prenositi samo jedan signal, dok izlazi ostalih
sklopova moraju biti u stanju visoke impedancije (slika 3.29.).
Slika 3.29. Primjer primjene sklopova s tri stanja
Tablica 3.5. Osnovne karakteristine veliine nekih sklopova sa Schmittovim okidnim sklopom
na ulazu i sklopova s tri stanja
'7414 74132 74125 74126

Ucc IV) 5 5 5 5
CH (Aj 36 24 64 62
lici. lm A] 60 40 64 62
iim (VI 2 2
(VJ 0,8 0,8

U, - [VJ 1,7 1,7
U, : [V] 0,9 0,9
U..H LV) 2,4 2,4 2,4 2,4
M fV] 0,4 0,4 0,4 0,4

htt | (HAJ 40 40 40 40
hi [mAl -1,6 -1,6 -1,6 -1,6
h ti [inAJ -0,8 -0,8 -5,2 -5,2

111 [mAJ 16 16 16 16
tp L H , (ns.) 22 22 13 13
hm M 22 22 18 18
PODSKUPINE TTL
Osim standardnih sklopova skupine TTL razvijeno je jo nekoliko podskupina sa

svrhom da se dobiju sklopovi vee brzine, odnosno manjeg utroka snage.
U podskupini TTL male snage (engl. low-power TTL, 74L series) temeljni se
sklop bitno ne razlikuje od temeljnog sklopa standardne podskupine. Osnovna ra
zlika je u poveanim vrijednostima otpora. Time je postignut manji utroak snage,
ali je bitno smanjena brzina rada. Tipian prosjean utroak snage sklopa NI ove
podskupine je 1 mW, a prosjeno vrijeme kanjenja iznosi 33 ns.
Sklopovi ove podskupine imali su vanu ulogu u onim digitalnim sustavima
gdje je bilo vano postii to manji utroak snage, bez obzira na brzinu rada. Dalj
njim razvojem novih podskupina postignuto je smanjenje utroka snage uz zadra
vanje standardne brzine rada, a kod najnovijih sklopova i poveane. Zbog toga se
sklopovi podskupine TTL male snage praktiki vie ne koriste u novim ureajima.
U podskupini TTL velike brzine (engl. high speed TTL, 74H series) temeljni
se sklop razlikuje od temeljnog sklopa standardne podskupine po smanjenim vri
jednostima otpora i koritenju dvaju tranzistora u Darlingtonovu spoju na mjestu
izlaznog tranzistora Tr3. Rezultat toga je mnogo bri rad sklopa, ali i vei utroak
snage. Za temeljni sklop ove podskupine srednja vrijednost vremena kanjenja
iznosi 6ns, a utroak snage 23 mW. Kako je s razvojem novih podskupina posti
gnuta jo vea brzina, a bez daljnjeg poveanja utroka snage, to se ni ovi sklopovi
praktiki ne koriste u gradnji novih ureaja.
a)
b)
Slika 3.30. Sklop NI iz podskupine Schottky TTL : a) tranzistor sa Schottkyjevom diodom,

b) simbol tranzistora sa Schottkyjevom diodom, c) elektrina shema sklopa NI

U sklopovima do sada spomenutih podskupina TTL, tranzistori, kad predstav
ljaju ukljuene sklopke, nalaze se relativno duboko u podruju zasienja. To je
osnovni uzrok dugom prelasku iz stanja zasienja u zapiranje, odnosno dugog tra
janja iskljuenja sklopke, a time i ogranienja u brzini rada. U sklopovima pod
skupine Schottky TTL (74S series) radna toka jednog dijela vodljivih tranzistora
nije duboko u zasienju, to omoguuje bri prijelaz iz stanja voenja u stanje
zapiranja.
U sklopovima ove podskupine (slika 3.30.) tranzistori bitni za brzinu rada ima
ju spojenu Schottkyjevu diodu izmeu baze i kolektora (za tranzistore sa spoje
nom Schottkyjevom diodom koristi se poseban simbol). Napon propusne polariza
cije 5chottkyjeve diode iznosi oko 0,4 V. Uz napon izmeu baze i emitera tranzis
tora 0,8 V bit e pad napona na Schottkyjevoj diodi oko 0,4 V pa napon izmeu
kolektora i emitera tranzistora nee prijei iznos 0,4 V. Zbog toga je vrijeme ka
njenja sklopova Cv'e podskupine smanjeno na 3 ns uz prosjean utroak snage
20 mW.
U podskupini Schottky TTL male snage (engl. low-power Schottky, 74LS seri
es) koriste se neto vee vrijednosti otpora otpornika, to je rezultiralo daljnjim
smanjenjem utroka snage uz prihvatljivo smanjenje brzine rada. Srednja vrije
dnost utroka snage je 2 mW uz vrijeme kanjenja od 9,5 ns. Sklopovi ove skupine
razlikuju se od prethodnih po tome to se na ulazu ne koristi vieemiterski tran
zistor, nego diodni sklop I (slika 3.31.).
Slika 3.31. S klop N I iz p o d sk u p in e Schottky T T L m ale snage
Slika 3.32. Temeljni sklop iz podskupine FAST
Rad na poboljanju svojstava sklopova skupine TTL doveo je do pojave novih

podskupina. To su podskupine poboljani Scliottky TTL (engl. advanced Schottky
TTL, odnosno 74AS series) i poboljani Schottky TTL male snage (engl. advan
ced low power Schottky TTL, odnosno 74ALS series).
U podskupini poboljani Schottky TTL znatno je poveana brzina rada uz mali
utroak snage. Prosjena vrijednost za vrijeme kanjenja iznosi 1,7 ns uz utroak
snage 8 mW. U podskupini poboljani TTL male snage utroak snage sveden je na
1,2 mW uz vrijeme kanjenja 4 ns.
Tvrtka Fairchild razvila je verziju sklopova podskupine poboljani Schottky
pod nazivom FAST (skraeno od engl. Fairchild Advanced Schottky TTL) koju su
prihvatili i neki drugi proizvoai digitalnih sklopova (npr. Motorola). Sklopovi te
podskupine (slika 3.32.) imaju vrijednosti utroka snage i brzine rada izmeu
sklopova poboljani Schottky i poboljani Schottky male snage. Oznaavaju se
oznakama 54/74F. Zbog tih svojstava i mogunosti optereenja sklopovima drugih
podskupina (tablica 3.6.), sklopovi ovih podskupina imaju sve veu primjenu.
Podaci iz tablice 3.6. pokazuju da su naponski parametri sklopova podskupina
TTL takvi da se sklopovi razliitih podskupina mogu bez ogranienja meusobno
izravno spajati. Meutim, vrijednosti ulaznih i izlaznih struja takve su da postoje
ogranienja s obzirom na faktor razgranjivanja pri spajanju sklopova razliitih
podskupina.

Tablica 3.6. Tipine vrijednosti karakteristinih veliina sklopova podskupina TTL
(podaci se odnose na sklop NI)
Oznaka podskupine 74 74L 7111 ' 74S ' 74L3 74P 74AL,S
[ns] 9 33 6 3 9,5 2,8 1,7 4
: 1d [111Vj 10 1 23 20 2 4 8 1,2
Umnoak x PD 90 33 138 60 19 15,4 13,6 4,8
F ( za sklopove iste podskupine) 10 20 10 20 20 25 40 20
u uHfrth) [Vj 2,4 2,4 2,4 2,7 2,7 2,5 2,5 2,5
0,4 0/: 0,4 0,5 0,5 0,5 0,5 0,4
. IV] 2 2 2 2 2 2 2 2
IVI 0,8 0,7 0,8 0,8 0,8 0,8 0,8 0,8
Ui: -<
[ni A] 0,4 0,2 0,5 1 0,4 1 2 0,4
Ottvm) IrnAJ 16 3,6 20 20 8 20 20 8
>V| : 40 10 50 50 20 20 20 20
ImA] 1,6 0,18 2 2 0,36 0,6 0,48 0,1
Primjer
Odrediti broj sklopova NI iz podskupine 74S koji se moe izravno vezati na

sklop NI iz podskupine 74LS.
I OL - 8 mA za sklop iz podskupine 74LS, a IIL = 2 mA za sklop podskupine 74S.
Faktor razgranjivanja za izlazno stanje 0 iznosi F = 8/2 = 4.
ioj; ~ 0,4 mA za sklop iz podskupine 74LS, a Im - 0,05 mA za sklop podskupine
74S. Faktor razgranjivanja za izlazno stanje 1 iznosi F = 0,4/0,05 = 8.
Prema tome na izlaz sklopa NI iz podskupine 74LS moe se spojiti 4 sklopa NI
iz podskupine 74S (slika 3.33.).
Slika 3.33. Primjer mogunosti optereenja sklopova pri meusobnom spajanju sklopova razliitih
podskupina
SKUPINA ECL
Sklopovi skupine emiterski vezanih integriranih logikih sklopova (engl. Emitter-
-Coupled Logic, skraeno ECL) najbri su digitalni sklopovi. Velika brzina njiho
va rada postignuta je malim hodom signala i time to tranzistori u njima ne idu u
zasienje.
Napon napajanja sklopova skupine ECL je 5,2 V s doputenim odstupanjem
10%. Uzemljuje se pozitivni pol napona napajanja radi smanjenja smetnji od izvo
ra napajanja.
Sklopovi skupine ECL proizvode se u nekoliko podskupina, koje se meuso
bno razlikuju po vremenu kanjenja i utroku snage. Sto je vrijeme kanjenja
krae, vei je utroak snage. Kod najbrih sklopova vrijeme kanjenja iznosi 1 ns,
a utroak snage 60 mW.
Tipian faktor razgranjivanja za sklopove skupine ECL iznosi 25. To je statil
faktor razgranjivanja, odnosno broj koji pokazuje koliko se ulaza moe spojiti na
jedan izlaz nc vodei rauna o brzini rada. Dinamiki faktor razgranjivanja je
broj koji pokazuje koliko se ulaza moe spojiti na jedan izlaz sklopa a da se ne
povea vrijeme kanjenja. Dinamiki faktor razgranjivanja kree se u rasponu od
15 za sklopove sporijih podskupina do svega 5 za najbre sklopove u skupini ECL.
Dakle, optereenje izlaza veim brojem ulaza smanjuje brzinu rada, odnosno po
veava vrijeme kanjenja.
Napon UEE tjera kroz otpornik R3 stalnu struju IE (diferencijsko pojaalo).
Struja IE tee kroz jedan od tranzistora Trl-Tr3, ovisno o naponima na ulazima
(slika 3.33.). Zbog toga to se ulaznim signalima struja IE usmjerava kroz tranzis
tore Tri i Tr2 ili Tr3, ovi sklopovi nazivaju se jo i sklopovi strujne logike (engl.
current-mode logic, skraeno CML).

Ako je na oba ulaza stanje 0 ( odgovara razini napona -1,55 V), tada tranzis
tori Tri i Tr2 ne vode. Tranzistor Tr3 vodi, ali mu je radna toka u aktivnom po
druju. Zbog toga je napon kolektora tranzistora Tri i Tr2 vii od napona kolekto
ra tranzistora Tr3. Naponi s kolektora tranzistora Trl-Tr3 vode se na emiterska
sljedila koje ine tranzistori Tr4 i Tr5. Zbog vieg kolektorskog napona Ucl2 tran
zistor Tr5 vie je vodljiv u odnosu na tranzistor Tr4. Zbog toga je na izlazu Y2 na
pon iznosa -0,8 V, to odgovara stanju 1, a na izlazu Y, je napon iznosa -1,7 V, to
odgovara stanju 0.
Ako se bilo na ulaz A ili ulaz B ili oba, dovede napon -0,8 V, to odgovara sta
nju 1, pripadni ulazni tranzistor provede ostajui u aktivnom podruju rada. Zbog
toga tranzistor Tr3 prestaje voditi. Sad je napon kolektora tranzistora Tr3 vii od
kolektorskog napona tranzistora Tri i Tr2. Tranzistor Tr4 vodljiviji je u odnosu na
tranzistor Tr5 pa je na izlazu Y, napon -0,8 V, to odgovara stanju 1. Na izlazu Y2
je napon -1,7 V, odnosno stanje 0.
Iz izloenog se vidi da temeljni sklop skupine ECL obavlja logike operacije
ILI (izlaz Yj) i NILI (izlaz Y2).
U skupini ECL doputeno je meusobno spajanje izlaza logikih sklopova (sli
ka 3.35.). Budui da je izlazni stupanj sklopova skupine ECL emitersko sljedilo,
stanje u spojitu izlaza dvaju ili vie sklopova bit e lako je bilo koji od izlaza po
jedinanih sklopova u stanju 1. To znai da se spajanjem izlaza ostvaruje operacija
ILI bez sklopa ILI. Ovakav spoj izlaza naziva se spojeni ILI (engl. wired OR).
Y Y
y = y , + y2 = a + b + c + d Y =Y1 + Yz =A + B + C + D = (A + B) (C + D)
Slika 3.35. Meusobnim spajanjem izlaza sklopova skupine ECL ostvaruje se operacija spojeni ILI
Velika brzina rada sklopova iz skupine ECL zahtijeva i poduzimanje posebnih

mjera pri projektiranju digitalnih sustava. Napon napajanja ne smije imati bruja-
nje vee od 50 mV. Zato je potrebno na svakih pet do deset kuita integriranih
sklopova provesti dodatno filtriranje napona napajanja keramikim kondenzato
rom kapaciteta oko 0,1 |iF. Preporua se izvesti zajedniku toku (masu) u obliku
ravnine to vee povrine. Spajanje izmeu sklopova treba izvesti to kraim vo
dovima. Najpovoljniji nain meusobnog spajanja sklopova je uporabom linije ka
rakteristine impedancije 50 1 Za prijenos signala izmeu tiskanih ploa treba
koristiti koaksijalni kabel.
Sklopovi skupine ECL koriste se kad je potrebna velika brzina rada. Zbog nis
ke razine doputenih smetnji (u najkritinijem sluaju oko 250 mV), velikog utro
ka snage, napona napajanja i logikih razina, koji nisu kompatibilni sa sklopovi
ma drugih skupina, uporaba sklopova ove skupine nije toliko rairena kao sklopo
va iz skupina TTL i CMOS.
Digitalna eleMronika I.
dinam iki faktor razgranjivanja

- broj ulaza koji moe na svom izlazu podnijeti logiki sklop, a da vrijeme ka
njenja ne poraste iznad deklariranog iznosa
FAST (engl. Fairchild A dvanced S chotkky TTL)
- podskupina sklopova TTL za koju je karakteristian smanjeni utroak snage
uz poveanu brzinu rada
izlaz s otvorenim kolektorom (engl. open-collector output)
- digitalni sklopovi u kojima izlaznom tranzistoru nedostaje otpornik i protu-
talctna sklopka; otpornik se dodaje izvana
logiki sklop s tri stanja (engl. tristate logic gate)
- logiki sklopovi s tri izlazna stanja: logika nula, logika jedinica i visokoim-
pedantno stanje
otvoren ulaz (engl. floating input)
- ulaz koji lebdi u zraku
poboljani Schottky TTL (engl. advanced Schottky TTL)
- podskupina sklopova TTL za koju je karakteristina vrlo velika brzina rada
uz standardni utroak snage
poboljani Schottky TTL male snage (engl. advanced low povver S chottky TTL)
- podskupina sklopova TTL za koju je karakteristian vrlo mali utroak snage
i malo vrijeme kanjenja
protutaktna sklopka (engl. totem -pole output, active pull-up circuit)
- tranzistorska sklopka s aktivnim elementom umjesto kolektorskog otporni
ka, tj. sklopka s protutaktnim izlazom
Schottky TTL
- podskupina sklopova TTL s velikom brzinom rada
Schottky TTL male snage (engl. low-pow er Schottky)
- podskupina sklopova TTL s malim utrokom snage
skupina ECL
- skupina integriranih digitalnih sklopova u kojima tranzistori rade izvan rei
ma zasienja
skupina TTL
- skupina integriranih sklopova s nekoliko podskupina, vrlo velikim izborom
razliitih sklopova i rairenom primjenom
snani logiki sklop (engl. buffer, driver, povver gate)
- sklop koji ima veu izlaznu struju, odnosno vei izlazni napon od
standardnog

spojeni I (engl. wired AND)
- spoj vie izlaza logikih sklopova kojim se ostvaruje operacija I
spojeni ILI (engl. wired OR)
- spoj vie izlaza logikih sklopova kojim se ostvaruje operacija ILI
standardni TTL
- osnovna podskupina u skupini integriranih sklopova TTL
statiki faktor razgranjivanja
- broj ulaza koji elektriki moe podnijeti izlaz digitalnog sklopa bez obzira
na brzinu rada
TTL male snage (engl. low -pow er TTL)
- starija podskupina sklopova TTL za koju je karakteristian mali utroak sna
ge uz poveano vrijeme kanjenja u usporedbi sa sklopoveima standardne
podskupine
TTL velike brzine (engl. high-speed TTL)
- starija podskupina sklopova TTL za koju je karakteristina velika brzina ra
da uz poveani utroak snage u usporedbi sa sklopovima standardne pod
skupine
Tablica 3.7. Usporedba svojstava nekih podskupina TTL i ECL prema podacima proizvoaa
Pp tpX Doputena smetnja

Skupina
[ns] fmV| [PWS] [mV]
745 m 3 20 60 300
74LS TTL 9,5 2 19 300
74FTTL 2,8 4 15,4 300
74AS TTL' 1,7 8 13,6 300
74ALS TTL 4 1,2 4,8 400
ECL 1 40 40 250
1. Nacrtajte elektrinu shemu temeljnog sklopa skupine TTL i objasnite rad.

2. Objasnite djelovanje otvorenog ulaza kod sklopova skupine TTL.
3. Zato se u digitalnim ureajima sa sklopovima skupine TTL preporuuje na
svaki integrirani sklop prikljuiti keramiki kondenzator izmeu izvoda za na-
pajanje?
4. Kakvo e biti stanje na izlazima logikih sklopova skupine TTL sa slike 3.36.?
Slika 3.36, Ovisnost izlaza logikih sklopova skupine TTL o stanju ulaza (zadatak 4.)
5. Nacrtajte elektrinu shemu sklopa NI s otvorenim kolektorom i objasnite rad.

6. Izlazi etiriju invertora s otvorenim kolektorom iz integriranog sklopa 7405
spojeni su u spojeni I i optereeni s dva ulaza sklopova NI iz integriranog
sklopa 7400 (slika 3.37.a). Odredite vrijednost potrebnog otpora R i algebar
ski izraz za izlaz Y.
a) 5V b)
Slika 3.37. Primjer primjene sklopova s otvorenim kolektorom TTL
7. Odredite vrijednost otpornika R za spoj sa slike 3.37.b. uz nominalnu struju

svijetlee diode IP 20mA i UF = 1,6V.

5V
Slika 3.38. Vrijeme kanjenja sloenog logikog sklopa
8. Odredite vrijeme kanjenja sloenog logikog sklopa (slika 3.38.) za promjenu

od ulaza A do izlaza Y.
9. Kako se s pomou integriranog sklopa 7409 moe realizirati logika operacija
Y = A B C D E F?
10. Koliki je doputeni iznos napona smetnji na liniji kojom je povezan izlaz sklo
pa podskupine 74LS na ulaz sklopa podskupine 74AS?
11. Koliko se sklopova NI podskupine 74AS moe spojiti na izlaz sklopa NI iz
podskupine 74ALS?
12. Nacrtajte elektrinu shemu temeljnog sklopa skupine ECL i objasnite rad.
13. U emu se meusobno razlikuju sklopovi podskupina ECL?
14. Koje su prednosti, a koji nedostaci, sklopova skupine ECL?
15. Koja se operacija dobije meusobnim spajanjem izlaza vie sklopova skupine
ECL?
16. Kakva je logika ovisnost izlaza Y o ulazima A -F sklopa sa slike 3.39.?
Slika 3.39. Spajanje izlaza logikih sklopova ECL

SKLOPOVA S UNIPOLARNIM TRANZISTORIMA
Skupina MOS
Temeljni sklop skupine CMOS
Karakteristine veliine sklopova CMOS
Podskupine CMOS
Ostali sklopovi u skupini CMOS
BiCMOS skupina
Skupine integriranih digitalnih sklopova s unipolarnim tranzistorima su MOS i
CMOS. U njima se koriste tranzistori s efektom polja i izoliranom upravljakom
elektrodom (engl. metal-oxide-semiconductor field-effect transistor, skraeno
MOSFET).
Od dva tipa MOSFET-a u digitalnim sklopovima koristi se tzv. obogaeni tip
(engl. enchancement type), U skupini MOS koriste se n-kanalni (engl. n-channel)
ili p-kanalni (engl. p-channel). U skupini CMOS (engl. complementary MOS) ko
riste se p-kanalni i n-kanalni MOSFET zajedno.
Digitalni sklopovi ovih skupina omoguuju veu gustou pakiranja (vie eleme
nata na jedinici povrine) nego sklopovi s bipolarnim tranzistorima. To je zbog to
ga to tranzistor u MOS tehnici zahtijeva oko 50 puta manju povrinu nego tran
zistor izveden u bipolarnoj tehnici. Uz to je proces proizvodnje u MOS tehnologiji
znatno jednostavniji od proizvodnje bipolarnih elemenata.
Najveu gustou pakiranja imaju NMOS digitalni sklopovi. PMOS sklopovi
imaju neto manju gustou, manju brzinu rada, a kako uz to koriste i negativni
napon napajanja, to se manje koriste. Sklopovi skupine CMOS sloeniji su i imaju
najmanju gustou pakiranja ali se zbog najvee brzine i najmanjeg utroka snage
najvie koriste.
Integrirani sklopovi skupine BiCMOS, o kojima e biti govora na kraju ovog
poglavlja, sastoje se od unipolarnih i bipolarnih tranzistora i objedinjuju dobra
svojstva jednih i drugih.
SKUPINA MOS
U sklopovima skupine MOS koriste se najee tranzistorske sklopke s tranzisto
rima umjesto otpora (slika 3.40.). Tranzistor Tr2 je sklopka ije stanje ovisi o sta
nju signala na ulazu A . Kad je taj tranzistor u vodljivom stanju, tj. ukljuena
sklopka, njegov otpor iznosi oko 1 kX Kad je tranzistor Tr2 nevodljiv, tj. iskljue
na sklopka, njegov otpor je oko 1010X Tranzistor Tri ima ulogu otpornika (engl.
load MOSFET). Njegova upravljaka elektroda stalno je spojena na napon napa
janja UDD. Zbog toga je taj tranzistor stalno u vodljivom stanju. Izveden je tako da
njegov otpor u vodljivom stanju iznosi oko 100 kfi (ui vodljivi kanal).

"1 1
U DD
) U DD
Li Tr1
-oy
I I O 5 i>
oV
] , o Q
............ /
I
10
3
J |J a
Tr2
1010
UY= UDD------ --------= Unn
103 Un
Y 00 105+1010 0 103 + 105 100
Slika 3.40. Sklop NE u skupini NMOS: a) elektrina shema, b) nadomjesni spoj za ulazno stanje 0,
c) nadomjesni spoj za ulazno stanje 1
Kad je na ulazu A napon 0 V, tj. logiko stanje 0, tranzistor Tr2 je u stanju za-
piranja i ima vrlo velik otpor, oko 10loQ. Tranzistori Tri i Tr2 ine djelilo napona
u kojemu je na tranzistoru Tr2 praktiki sav prikljueni napon jer je njegov otpor
oko IO5 puta vei od otpora tranzistora Tri. Zbog toga je izlazni napon praktiki
jednak naponu UDD pa je izlaz u logikom stanju 1.
Kad je na ulazu A napon UDD, tj. logiko stanje 1, tranzistor Tr2 je u stanju vo
enja i ima otpor iznosa oko 1 kX Sada je odnos otpora djelila koji ine tranzisto
ri Tri i Tr2 takav da je izlazni napon priblino stoti dio napona napajanja, to zna
i da je izlaz u stanju 0.
b)
Ui Tri
J
H -i Tr1
h-
Tr2 -Y
Ii
Tr3 l i Tr2 Tr3
Bo A o----------- S- |-- n
Slika 3.41, Logiki sklopovi u skupini NMOS: a) NI, b) NILI

Ako se prema elektrinoj shemi invertora izmeu tranzistora Tr2 i mase doda
trei tranzistor, dobije se sklop NI (slika 3.41.a). Kad je na bilo kojem ulazu tog
sklopa napon iz podruja niske razine (stanje 0), na izlazu Y je napon iz podruja
visoke razine (stanje 1) jer je jedan od tranzistora Tr2 ili Tr3 u nevodljivom sta
nju. Tek kad su oba ulaza naponi visoke razine (stanje 1), vodljiva su oba tranzis
tora pa je na izlazu napon niske razine, odnosno logiko stanje 0.
Ako se trei tranzistor doda paralelno tranzistoru Tr2, dobije se sklop NILI
(slika 3.41.b). Kad je na bilo kojem ulazu napon iz podruja visoke razine tj. sta
nje 1, vodljiv je jedan od tranzistora Tr2 ili Tr3 pa je na izlazu napon iz podruja
niske razine, tj. stanje 0. Na izlazu je napon visoke razine, tj. stanje 1, kad su na
oba ulaza naponi niske razine, tj. stanje 0, jer su tada oba izlazna tranzistora Tr2 i
Tr3 nevodljiva.
Izlazi sklopova skupine NMOS mogu se spajati zajedno radi ostvarenja opera
cije spojeni I.
Primjer
Napisati algebarski izraz za operaciju Y s obzirom na ulaze sklopova NILI iji

su izlazi meusobno spojeni (slika 3.42.) i izvesti zakljuak.
Meusobnim spajanjem izlaza Yt i Y2 dobije se operacija Y = Y , Y2. Uvrte
njem izraza za Y, i Y, s obzirom na njihove ulaze i primjenom De Morganova
teorema na dobiveni izraz, postaje vidljivo da se na taj nain zapravo dobije
sklop NILI s etiri ulaza.
=A+B+C+D
=A+B+C+D
Slika 3.42. Spojeni I u skupini NMOS
Tipino vrijeme kanjenja sklopova skupine NMOS je 50 ns. Ovaj dosta visoki
iznos posljedica je velikog izlaznog otpora u stanju 1 i ulaza koji predstavlja kapa-
citivno optereenje za prethodni sklop. Ulaz sklopa predstavlja za izvor otpor vei
od 1012fl i kapacitivnost izmeu 2 i 5 pF. Ta kapacitivnost s izlaznim otporom daje
relativno veliku vremensku konstantu koja poveava vrijeme preklapanja tranzis-
torske sklopke.
Doputeni iznos smetnji je oko 1,5 V uz napon napajanja 5 V. Uz vee vrije
dnosti napona napajanja UDD vei je i doputeni iznos smetnji.
Vrlo veliki ulazni otpor omoguuje vrlo veliki faktor razgranjivanja. Meutim,
poveani broj ulaza poveava ukupnu kapacitivnost kojom je optereen izvor, to
ima utjecaja na porast vremena preklapanja tranzistorske sklopke. Zbog toga je
faktor razgranjivanja ogranien na iznos 50, to je ipak znatno vie nego kod sklo
pova izvedenih s bipolarnim tranzistorima.

Sklopovi skupine NMOS imaju vrlo mali utroak snage. Za invertor (slika 3.40.)
u izlaznom stanju 1 utroak snage iznosi oko 0,25 nW, a u stanju 0 oko 0,25 mW.
Iako pojedinim znaajkama (jednostavan postupak proizvodnje, male dimenzi
je, mali utroak snage, velik ulazni otpor i faktor razgranjivanja) sklopovi skupine
MOS nadmauju sklopove izvedene s bipolarnim tranzistorima, zbog njihove male
brzine uporaba im je ograniena. Vrlo je mali izbor sklopova niskog i srednjeg
stupnja integracije. Koriste se u sklopovima visokog stupnja integracije gdje se ne
trae velike brzine rada, a u kojima dolaze do izraaja pozitivna svojstva sklopova
ove skupine (memorije i registri velikog kapaciteta, kalkulatori).
Sklopovi s MOS tranzistorima osjetljivi su na statiki elektricitet. I vrlo mala
koliina naboja moe dovesti do proboja tankog sloja oksida izmeu upravljake
elektrode (zasuna) i vodljivog sloja podloge. Stoga je potrebno paljivo njima ru
kovati i drati se uputa proizvoaa.
Pojedini tipovi sklopova s MOSFET-ima isporuuju se tako da su im izvodi me
usobno kratkospojeni prstenom od metala ili vodljivom spuvom. Prsten se smije
skinuti tek poto se sklop zalemi. Svi metalni dijelovi koji dolaze u dodir sa sklo
pom moraju biti uzemljeni, ukljuujui i lemni iljak pri lemljenju. Sklop se dri
prstima za kuite i ne isputa dok se ne zaleme svi izvodi. Izvode ne treba nikako
dirati prstima. Dodir prstima moe dati statiki naboj dovoljan za unitenje sklopa.
Sklop se ne smije odspajati ili spajati u strujni krug pod naponom napajanja.
Signali se ne smiju dovoditi na ulaze sklopa ako nije prikljuen napon napajanja.
TEMELJNI SKLOP SKUPINE CMOS

Kombinacijom n-kanalnog i p-kanalnog MOSFET-a u istom integriranom sklopu
postiu se znatno bolja svojstva u usporedbi sa sklopovima sa samo n-kanalnim ili
samo p-kanalnim tranzistorima. Sklopovi ove skupine nazivaju se CMOS (engl.
complementary MOS). U usporedbi sa sklopovima skupine MOS neto su sloeni
je elektrine sheme, a time veih dimenzija i sloenijeg postupka proizvodnje. M e
utim, u tom pogledu su u odnosu na sklopove skupine TTL u velikoj prednosti.
a)
ni Tr1
P-MOS -oy
Li Tr2
N-MOS
Uy=Un, 1010
1 0 1 + 103
-=un, Uy=Un,
103
103 + 10 107
Slika 3.43. Sklop NE u skupini CMOS: a) elektrina shema, b) nadomjesni spoj za ulazno stanje 0,
c) nadomjesni spoj za ulazno stanje 1
Rad sklopova skupine CMOS temelji se na sklopki s komplementarnim MOS
tranzistorima (slika 3.43.). Tranzistori su meusobno spojeni tako da p-lcanalni
MOSFET ima spojen uvod na napon napajanja, a n-kanalni na zajedniku toku.
Upravljake elektrode spojene su zajedno i ine ulaz, a zajedno spojeni odvodi i
ne izlaz.
Ako je ulazni napon OV (stanje 0 na ulazu A ), tranzistor Tr2 ima napon
UCs ~ 0 V i zbog toga je u zapiranju s otporom izmeu odvoda i uvoda oko 10lu 1
Upravljaka elektroda tranzistora Tri je za napon UDD na niem potencijalu od
njegova uvoda pa je taj tranzistor u zasienju. Otpor izmeu uvoda i odvoda je
oko 1 kQ. Izlaz Y je praktiki odspojen od zajednike toke, a spojen na napon na
pajanja pa je na izlazu stanje 1.
b)
A o-
|a 'Tr3
Tr4 n jf
1-*
J ' Tr3
-<>Y
B -
Tr4
Tr2
A
Y
B o-
| iI
Tr1
J
H-i Tr2
i1
Slika 3.44. Temeljni sklopovi u skupini CMOS: a) NI, b) NILI
Kad je ulazni napon UDD (stanje 1 na ulazu A ), tranzistor Tri ima napon
UGS= 0 V i zbog toga je u zapiranju. Otpor izmeu njegova odvoda i uvoda je oko
IO10 O. Upravljaka elektroda tranzistora Tr2 je za napon UDD na pozitivnijem po
tencijalu od njegova uvoda pa je taj tranzistor u zasienju. Otpor izmeu odvoda i
uvoda je oko 1 kQ. Izlaz Y je sada praktiki spojen na masu, a odspojen od napo
na napajanja pa je na izlazu stanje 0.
Viestrukim kombiniranjem komplementarnih MOS tranzistora mogue je os
tvariti sklopove NI i NILI (slika 3.44.) koji su temeljni sklopovi u skupini CMOS.
Kao i sklopovi iz skupine MOS, tako su i sklopovi skupine CMOS osjetljivi na
statiki naboj. Iako su MOS tranzistori na ulazu integriranih digitalnih sklopova
skupine CMOS zatieni diodama (slika 3.45.), treba i s njima postupati vrlo pa
ljivo i drati se uputa proizvoaa.
Neiskoritene ulaze sklopova skupine CMOS ne treba ostavljati otvorenima.
Elektriki gledano, otvoren ulaz predstavlja stanje 0 (nema napona koji bi stvorio

vodljivi kanal). Meutim, preko otvorenog ulaza vrlo lako djeluju smetnje i stati
ki naboj koji moe dovesti u vodljivo stanje tranzistore i time rezultirati po
veanim utrokom snage i pregrijavanjem. Neiskoriteni ulaz spaja se na Uss, UDD
ili zajedniku toku.
KARAKTERISTINE VELIINE SKLOPOVA SKUPINE CMOS

Napon napajanja sklopova skupine CMOS mogue je izabrati u irokom rasponu
(tablica 3.8.). O primijenjenom naponu ovise ostale karakteristine veliine.
Veina proizvoaa daje ove podatke za vrijednosti napona napajanja 5, 10 i 15 V.
Izvodi za prikljuak napona napajanja oznaavaju se s UDD i Uss (engl. VDD i
Vss). Najee se na izvod UDD spaja pozitivan pol izvora napajanja, a na Uss nega
tivan pol koji se uzemljuje (slika 3.46.).
U DD
r
+u11DD
+11
i -_uss
^S S
Slika 3.46. Prikljuak napona napajanja na sklopove skupine CMOS
Prvi sklopovi skupine CMOS za opu primjenu pojavili su se 1968. godine

(amerika tvrtka RCA). Tijekom nekoliko godina proirio se broj i asortiman pro
izvedenih sklopova tako da su, uz skupinu TTL, sklopovi te skupine najvaniji i
najrasprostranjeniji u primjeni.
Sklopovi ove skupine oznaavaju se karakteristinim brojem 40 kojemu se do
daju jo dvije ili tri znamenke, a nakon njih slova B ili UB (kod nekih proizvoaa
A i B ). Slovom B oznaavaju se sklopovi koji na izlazu imaju dodan snani sklop
(buffer) koji se sastoji od jednog ili dvaju invertora (slika 3.47.). Ovim dodatkom
dobiva se gotovo pravokutna prijenosna karakteristika, a time i vei doputeni
iznos smetnji, jednako vrijeme trajanja tPLH i tPHL i njihova neovisnost o vremenu
porasta ulaznog signala. Sklopovi bez snanog sklopa na izlazu oznaavaju se s
UB (engl. unbuffered).
Tablica 3.8. Karakteristine veliine sklopova skupine CMOS
(prema tvornikim podacima proizvoaa Motorola i Valvo)
^Dt>
Oznaka sklopa MC14001B, 14011B HEF 41)01IS, 4011B
::{V]
Um . (VI. (-0,5)-(+18) (-0,5)-(+18)
m (-0,5) - (UDD+ 0,5) (-0,5) - (UDD+ 0,5)

t l i (-55)-(+125) (-55) - (+125)
V ol EV] 0,05 0,05 5
0,05 0,05 10
0,05 0,05 15
4,95 4,95 5
9.95 9.95 10
14.95 14.95 15
u 1,5 1,5 5
3 3 10
4 4 15
1 3,5 3,5 5
7 7 10
11 11 15
10H (rnAl -0,51 -0,44 5
-1,3 -1,1 10
-3,4 -0,44 15
lo l [mA] 0,51 0,64 5
1.3 1,1 10
3.4 3 15
1, IflAJ 0,1 0,3
f, lp 1 7,5 7,5
'rn IMA] 0,25 1 5
0,5 2 10
1 4 15
i m 125 45 5
50 22 10
40 18 15
........... ...............
h M* 100 17 5
50 14 10
40 11 15
*tp i tT ovise o kaj jacitivnosti optereenja,;prikazane vrijednosti izm erene
su uz kapa citivno optereenje 50 pl

b)
Slika 3.47. Sklop NI iz skupine CMOS sa snanim sklopom na izlazu: a) elektrina shema,
b) prijenosna karakteristika
Pojedini proizvoai ovim zajednikim oznakama dodaju i svoje karakteristine

oznake (slova i znamenke) kojima se oznaavaju temperaturno podruje, tip
kuita i ostalo. Logike funkcije, raspored izvoda i veina osnovnih karakteristi
nih veliina za pojedinu su vrstu sklopova identine kod svih proizvoaa. Razli
ke, ovisno o vremenu nastanka i proizvoau, postoje u pojedinim elektrikim
znaajkama kao to su izlazne struje i vrijeme kanjenja.
Vrlo mali utroak snage (statiki utroak) jedno je od glavnih svojstava digital
nih sklopova skupine CMOS i iznosi svega nekoliko nW. U bilo kojem stanju na
izlazu tee gotovo zanemariva struja iz izvora napajanja jer je uvijek barem jedan
od tranzistora izmeu izvora napajanja i zajednike toke u zapiranju. Iz tablice
3.8. vidi se da se maksimalni iznosi struje napajanja kreu, ovisno o naponu napa
janja, u granicama 0,25-1 pA, dok su tipine vrijednosti i manje.
1
Tr1
Tr1
/
n
Ui U Ui
U JT
Tr2 l'i
/ i1
J Tr2
Slika 3.48. Nabijanje i izbijanje parazitne kapacitivnosti uzrokuje poveani utroak snage
u dinamikom reimu rada

U dinamikom reimu rada utroak snage je vei i ovisi o frekvenciji na kojoj
sklop radi. Razlog tome prikazan je na slici 3.48. Kod svake promjene izlaznog
napona iz logikog stanja 0 u stanje 1, potee iz izvora napajanja, preko vodljivog
tranzistora Tri, struja nabijanja parazitne kapacitivnosti (paralelni spoj ulazne ka-
pacitivnosti opteretnog sklopa i vlastite izlazne kapacitivnosti). Pri prijelazu izla
znog napona iz logikog stanja 1 u stanje 0 parazitna se kapacitivnost izbija preko
vodljivog tranzistora Tr2.
Proizvoai u tvornikim podacima daju izraze kojima je mogue izraunati
priblino ukupnu struju napajanju u ovisnosti o frekvenciji signala na ulazu:
I =DD.+ k x f
D N 1
Faktor k izraava se u pA/kHz i ovisi o naponu napajanja a iznosi 0,3 za
UDD = 5 V, odnosno 0,6 za UDD = 10 V i 0,9 za UDD = 15 V (prema tvornikim po
dacima za sklopove 4001 i 4011 proizvoaa Motorola). N je broj sklopova u
kuitu, a / frekvencija koja se izraava u kHZ.
Prema podacima iz tablice 3.8. vidi se da doputeni iznos napona smetnji kod
napona napajanja UDD= 5 V iznosi u najnepovoljnijem sluaju 1,45 V, odnosno
oko 30% iznosa napona napajanja (slika 3.49.). To je u usporedbi sa sklopovima
TTL i ECL znatno poveanje imunosti na smetnje.
UNL = UIL - U 0L = 1 ,5 - 0,05 = 1,45 V UNH= U0H - UIH = 4,95 - 3,5 = 1,45 V
Slika 3.49. Doputeni napon smetnji sklopova skupine CMOS (UDD= 5 V)
S obzirom na to da je najvea mogua ulazna struja sklopova CMOS 0,1 pA, a

u praksi vrlo esto i nieg iznosa, to ulaz praktiki ne optereuje izlaz. Kako ulaz
sklopa CMOS djeluje kao kapacitivno optereenje prethodnog izlaza, to utjee na
brzinu rada i time ograniava faktor razgranjivanja. Do frekvencije 1 MHz moe
se raunati s faktorom razgranjivanja 50. Uz vee frekvencije faktor razgranjivanja
je manji.

PODSKUPINE CMOS
Poetkom sedamdesetih godina pojavljuju se u skupini CMOS podskupine s ka
rakteristinom oznakom 74C, odnosno 54C (National Semiconductor). Sklopovi
koji nose oznaku 74C predvieni su za temperaturno podruje rada od -40 do
+85 C, a s oznakom 54C za podruje od -55 do +125 C. Karakteristine veliine
ovih sklopova podudaraju se po iznosima podataka s karakteristinim veliinama
sklopova 4000.
Sklopovi podskupine 74C su s obzirom na raspored izvoda i logike funkcije
kompatibilni sklopovima skupine TTL. Tako sklop s oznakom 74C00 sadri etiri
sklopa NI s dva ulaza i istog rasporeda izvoda kao sklop s oznakom 7400 iz skupi
ne TTL. Na taj je nain omogueno da se u odreenim uvjetima sklopovi nekih
podskupina TTL zamijene ekvivalentnim sklopovima podskupine 74C.
Godine 1981. pojavljuje se podskupina pod nazivom CMOS velike brzine (engl.
high-speed CMOS) s oznakom 74HC. To je poboljana verzija podskupine 74C. Po
boljanje se odnosi prije svega na brzinu rada (tablica 3.9.). U ovoj je podskupini
vrlo velik broj sklopova, s obzirom na raspored izvoda i logike funkcije, kompati
bilnih sa sklopovima skupine TTL i podskupine 4000 iz skupine CMOS.
Da bi se omoguila vea kompatibilnost sa sklopovima iz skupine TTL, razvi
jena je podskupina 74HCT kojoj su vrijednosti ulaznih napona kompatibilne s vri-
jednostima izlaznih napona sklopova skupine TTL (tablica 3.9.).
Tablica 3.9. Karakteristine veliine sklopova podskupina CMOS za sklopove

N I i NILI uz UDD - 5V i T - (-40) - (+85) C
Oznaka podskupine 74HC 74HCT 74AC 74ACT
'ii;; " [V] 2-6 4,5-5,5 2-6 4,5-5,5
u r : ' rv] 1 0,8 1,35 0,8
3SHNM HE [V] 3,5 2 3,5 2

[VJ 0,1 0,1 0,1 0,1
Si [VJ 4,9 4,9 4,9 4,9
hi - i . - fn.AJ 5 5 24 24
rmAi 5 5 24 24
ho MH - fHA] 0,5 0,5 0,5 0,5

l MH/ . lmW] 1 1 0,8 0,8
5 MI Iz 5 5 4 4
10 MI Iz 10 10 8 8
M i [nt] 10 10 5 5
[ns] 10 10 4 4
h t,H fns} 6 6 1,2 1,2

lr m Ili .M 6 6 1,3 1,3
* Na iznos PD utjee ulazna kapacitivnost optereenja, podaci vrijede uz kapacitivno
optereenje 8-15 pF.
** Na iznose vremena kanjenja, pada i porasta izlaznog napona utjee ulazna kapa
citivnost optereenja, podaci vrijede uz kapacitivno optereenje 50 pF.
Digitalna elektronika i
Od 1986. pojavljuju se nove podskupine CMOS s daljnjim poboljanjem svoj
stava. To su 74AC i 74ACT. Sklopovi ovih podskupina objedinjuju dobra svojstva
sklopova skupina TTL i CMOS.
OSTALI SKLOPOVI U SKUPINI CMOS

Izlazi standardnih sklopova skupine CMOS ne smiju se, kao ni izlazi sklopova
skupine TTL, spajati zajedno. Kad su izlazi spojenih sklopova u razliitom stanju,
kroz vodljive tranzistore oba sklopa tee struja iz izvora napajanja. Ta struja, oso
bito pri viim iznosima napona napajanja, moe dovesti do oteenja tranzistora
(slika 3.50.a). Vodljivi tranzistori jednakih otpora djeluju kao djelilo napona napa
janja pa izlazni napon ima iznos UDDI2, odnosno nalazi se u zabranjenom
podruju.
Kad je potrebno dva ili vie izlaza meusobno spojiti radi ostvarivanja funkcije
spojeni I, koriste se sklopovi s otvorenim odvodom (slika 3.50.b). To su sklopovi
kojima je izostavljen izlazni p-kanalni MOSFET pa je potrebno izmeu izlaza i
izvora napajanja spojiti vanjski otpornik RD.
a) b)
li >
A1 Y1
Y
J Tr2
ni
A2
0 - 2
1 Y2
U; Y=Y1 Y 2 = A B = A + B
Slika 3.50. a) strujne i naponske prilike pri spajanju izlaza standardnih sklopova skupine CMOS,
b) sklop s otvorenim odvodom kao spojeni I
Na slici 3.51. prikazan je sklop s tri stanja iz skupine CMOS. Kad je na ulazu
E stanje 0, vodljivi su tranzistori Tr4 i Tri pa stanje izlaza ovisi o stanju ulaza A .
Kad je ulaz E u stanju 1, tada su tranzistori Tri i Tr4 nevodljivi. Stanje na ulazu A
nema utjecaja na stanje izlaza Y. Izlaz je odspojen i od zajednike toke i od izvo
ra napajanja, tj. nalazi se u visokoimpedantnom stanju Z.
Osim veeg broja razliitih tipova osnovnih logikih sklopova, u skupini CMOS
ima nekoliko posebno zanimljivih izvedaba koje omoguavaju raznovrsnu primjenu.

8 E Y
A '
H- Tr4
0 0 1
l- |
1 0 0
IH -
U Tr3 X 1 Z
A o- y
J -
H- Tr2
1
V
1
Tr1
E o- lr i
Slika 3.51. Logiki sklop s tri izlazna stanja: a)elektrina shema, b) tablica stanja, c) simboli
Sklop s oznakom 4007 sadri dva komplementarna para p-kanalnih i n-kanal-

nih MOSFET-a i jedan invertor (slika 3.52.). Tranzistori ovog sklopa mogu se spa
jati meusobno na razliite naine to omoguuje dobivanje nekoliko razliitih
sklopova. Na slici 3.53. prikazana je izvedba sklopa NI s tri ulaza.
14 13 2 1 11
6 7 8 3 4 5 10 9
Slika 3.52. Elektrina shema integriranog sklopa 4007
Integrirani sklop 4016 primjer je izvedbe dvosmjerne sklopke (engl. bilateral

svvitch ili transmission gate). Jedno kuite sklopa 4016 sadri etiri identina
sklopa dvosmjerne sklopke.
Tranzistori Tri (n-kanalni) i Tr2 (p-kanalni) povezani su tako da ine dvo
smjernu sklopku. Kad su tranzistori vodljivi omoguavaju prolaz signala u bilo ko
jem smjeru. Tranzistori Tr3 i Tr4 ine invertor. Upravljaki signal UK dovodi se na
upravljaku elektrodu tranzistora Tri (n-kanalni) izravno, a na upravljaku elek
trodu tranzistora Tr2 (p-kanalni) preko invertora. Kad je upravljaki signal iznosa
stanja 0, oba tranzistora dvosmjerne sklopke u zapiranju su pa ne postoji veza
Digitalna elektronika l.
izmeu ulaza i izlaza, tj. dvosmjerna sklopka je iskljuena. Kad je na upravlja
kom ulazu signal stanja 1, oba tranzistora dvosmjerne sklopke vodljiva su. Dvo
smjerna sklopka je ukljuena i uspostavljena je veza izmeu ulaza i izlaza (slika
3.54.).
14 11
n E
H i
ni 12
-y
12
10 1
A o 13
Slika 3.53. Sklop 4007 u spoju sklopa NI s tri ulaza
b)
U
Ufj o- 1 ^/
Slika 3.54. Dvosmjerna sklopka: a) principijelna elektrina shema, b) logika shema,

c) ekvivalentni sklop

Prim jer _______________________________________________
Primjena dvosmjerne sklopke (4016) za usmjeravanje signala na jedan od dva
ju izlaza.
Upravljaki napon na ulazu UK razine, koja odgovara stanju 0, ukljuuje sklop
ku A, a iskljuuje sklopku B. Ulazni napon U usmjeren je na izlaz Y,. Kad je
upravljaki napon UK razine koja odgovara stanju 1, ukljuuje se B, a iskljuuje
sklopka A. Ulazni napon t/ usmjerava se na izlaz Y, (slika 3.55.).
n n
Y1
n n
Y2
Slika 3.55. Primjer primjene integriranog sklopa 4016
SKUPINA BiCMOS
U drugoj polovini osamdesetih godina razvijena je skupina integriranih sklopova
pod nazivom BiCMOS. Sklopovi ove skupine objedinjuju dobra svojstva sklopova
s bipolarnim tranzistorima (velika mogunost optereenja, velika brzina rada) i s
unipolarnim tranzistorima (mali utroak snage).
Naziv ove skupine sklopova upuuje na to da
se radi o kombinaciji bipolarnih i unipolarnih
CMOS tranzistora. Izlazni stupanj s bipolarnim
tranzistorima (slika 3.56.) omoguuje opte
reenje izlaza u stanju 0 strujom od 48 mA kod
standardnih logikih sklopova, a kod snanih
sklopova 64 mA. Ulaz je zatien od statikog
-<>Y naboja.
Slika 3.56. Izlazni stupanj sklopova skupine B iC M O S
Digitalna elelronika I.
Potreban napon napajanja iznosi 5 V. Ulazi i izlazi ovih sklopova kompatibilni
su sa sklopovima iz skupine TTL (UOH= 2,4 V U0L = 0,5 V). Sklopovi ove skupine
nose oznake 74BCT ili 74BC.
Nekoliko godina kasnije razvijena je podskupina poboljani BiCMOS (engl.
Advanced BiCMOS). Sklopovi te skupine nose oznake 74ABT, odnosno kod nekih
proizvoaa 74FCT. U usporedbi s prvim sklopovima BiCMOS, kod ovih sklopova
znatno je smanjen utroak snage i vrijeme kanjenja. To je postignuto smanjenjem
broja bipolarnih tranzistora u izlaznom stupnju i uporabom odgovarajue konfigu
racije n-kanalnih MOS-tranzistora sa smanjenom strujom napajanja pri prijelazu
izlaza iz stanja niske razine (stanje 0) u stanje visoke razine (stanje 1) i obrnuto.
Najveu primjenu sklopovi ove skupine imaju pri povezivanju sklopova na sa
birnice i prijenosu digitalnih signala linijama (vidjeti poglavlje 3.6.). Uz nekoliko
osnovnih logikih sklopova, najvei dio sklopova ove skupine su D-bistabili, sna
ni sklopovi i odvojna pojaala. Veina sklopova je s tri izlazna stanja.
Zbog usporedbe svojstava sklopova ove skupine sa sklopovima drugih skupina,
za primjer se moe uzeti sklop 74BCT245. To je sklop koji sadri osam pari sna
nih sklopova s tri izlazna stanja koji omoguuju prijenos signala u oba smjera
(engl. octal bidirectional transceiver). Na slici 3.57. prikazana je logika shema
B7
Slika 3.57. Logika shema sklopa 74BCT245
Ulazi G3
A0 Bo
3EN1
-m - T/A* 1, A, Sr 3EN2
0 A -B ulaz b2
0 1 ulaz B=A V1 <

a4 b4 ,_ n >2 V Z i.
1 X Z Z As Bs
A6 Bs
A7 b7
OE_ TIR
Slika 3.58 Tablica stan ja i sim boli sklopa 74B CT245

sklopa iz koje se vidi da svi parovi snanih sklopova imaju zajednike upravljake
ulaze OE i 77 R. Kad je ulaz OE u stanju 0, mogu je prijenos podataka sklopom
u bilo kojem smjeru. U kojem smjeru e se prenositi podaci ovisi o stanju ulaza
T /R (slika 3.58.). Kad je ulaz OE u stanju 1, izvodi A i B su u visokoimpedan-
tnom stanju. U tom sluaju ulaz T /R nema utjecaja na stanje izvoda A i B. U ta
blici 3.10. prikazana su usporedba svojstva ovog sklopa iz razliitih skupina.
Tablica 3.10. Usporedba svojstava sklopova 74245 iz razliitih skupina i podskupina
LS245 F243 HC245 HC1245 AC245 ACT245 FGT245

Icc fn>A) 58 105 0,004 0,008 0,08 0,08 0,008
tp ins] 8 4,2 15 26 3,5 4 5
bi niAJ 24 64b 4 4 4 4 64
20a
Ion !'A] -15 -15 -4 -4 -4 -4 -15
iliillli -3*
BiCMOS (engl. Bipolar CMOS)

- skupina integriranih digitalnih sklopova sastavljenih od bipolarnih i komple
mentarnih unipolarnih tranzistora
CMOS naponski kompatibilan s TTL
- podskupine CMOS (74HCT i 74ACT) iji se sklopovi mogu izravno povezi
vati sa sklopovima skupine TTL
CMOS velike brzine (engl. high speed CMOS)
- podskupine sklopova CMOS (74HC i 74HCT) s poveanom brzinom rada u
odnosu na standardne podskupine
dinam iki utroak snage (engl. active povver disipation)
- utroak snage u dinamikom reimu rada sklopa, na iznos utroka snage
utjee frekvencija signala
dvosmjerna sklopka (engl. bilateral svvitch ili transmission gate)
- sklop kojim je mogue upravljati prolazom signala u bilo kojem smjeru
NMOS sklopovi
- integrirani sklopovi iz skupine MOS u kojima se koriste n-kanalni MOS-
-FET-i i pozitivno napajanje
osjetljivost na statiki elektricitet
- statiki elektricitet moe uzrokovati proboj tankog sloja oksida izmeu
upravljake elektrode i vodljivog sloja podloge unipolarnog tranzistora
otvoreni odvod (engl. open drain output)
- digitalni sklopovi s unipolarnim tranzistorima kojima u izlaznom dijelu ne
dostaje protutaktna sklopka pa je potrebno dodati izvana otpornik
PMOS sklopovi
- integrirani sklopovi iz skupine MOS u kojima se koriste p-kanalni MOS-
FET-i i negativno napajanje.
poboljani CMOS (engl. advanced CMOS)
- podskupina sklopova CMOS (74AC i 74ACT) s vrlo velikom brzinom rada i
poveanim mogunostima strujnog optereenja izlaza
skupina CMOS
- skupina integriranih digitalnih sklopova s unipolarnim tranzistorima, kod
kojih se koristi komplementarni par MOS tranzistora (n-kanalni i p-kanalni)
skupina MOS
- skupina integriranih digitalnih sklopova s unipolarnim tranzistorima kod ko
jih se koristi samo jedan tip tranzistora, ili p-kanalni ili n-kanalni
statiki utroak snage (engl. static povver disipation)
- utroak snage u statikom reimu rada sklopa (odnosno umnoak struje i
napona napajanja)

1. Nacrtajte elektrinu shemu sklopa NILI iz skupine MOS i objasnite rad.

2. Nacrtajte elektrinu shemu sklopa NI iz skupine MOS i objasnite rad.
3. Koje su prednosti, a koji nedostaci, sklopova skupine MOS?
4. to se postie meusobnim spajanjem izlaza vie sklopova NILI iz skupine
MOS?
5. Kakva je logika ovisnost izlaza Y s ulazima A -F sklopa sa slike 3.59.?
Slika 3.59. Spojeni I u skupini MOS
6. Nacrtajte elektrinu shemu sklopa NILI iz skupine CMOS i objasnite rad.

7. Nacrtajte elektrinu shemu sklopa NI iz skupine CMOS i objasnite rad.
8. Odredite doputeni iznos smetnji za stanje 0 i stanje 1 pri meusobnom spaja
nju sklopova podskupine 74HC.
9. Spojite izvode sklopa 4007 tako da se dobije logiki sklop NILI s tri ulaza.
10. Kakvog je oblika napon na izlazima Y, i Y2 sa slike 3.60.?
Slika 3.60. Primjena integriranog sklopa 4016
3.4. MEUSOBNO SPAJANJE SKLOPOVA
RAZLIITIH SKUPINA
Meusobno spajanje sklopova skupina TTL i CMOS
Spajanje sklopova skupina TTL i CMOS sa sklopovima skupine ECL
Meusobno spajanje sklopova razliitih podskupina CMOS
Meusobno povezivanje digitalnih sklopova s ostalim sklopovima
U digitalnim se ureajima vrlo esto javlja potreba meusobnog spajanja digi
talnih sklopova razliitih skupina. Razliiti naponi napajanja, razliite razine izla
znih i ulaznih napona, razliite mogunosti optereenja izlaza i razliite brzine ra
da osnovni su uzroci tekoa koje nastaju kad je potrebno meusobno spojiti sklo
pove razliitih skupina. Vrlo esto nije mogue izravno spajanje, nego je potrebno
uporabiti meusklopove (engl. interface).
U ovom poglavlju uputit e se na uzroke nemogunosti izravnog spajanja sklo
pova razliitih skupina i na naine njihova otklanjanja koji su u praksi najei.
Osim toga obradit e se problematika meusobnog povezivanja integriranih digi
talnih sklopova s drugim elektronikim elementima kao to su operacijsko pojaa
lo i mehanika sklopka.
MEUSOBNO SPAJANJE SKLOPOVA SKUPINA TTL I CMOS

Prilikom meusobnog spajanja izlaza sklopova skupine TTL i ulaza sklopova
CMOS osnovnu tekou predstavlja razina izlaznog napona sklopova TTL kod
stanja 1. Ona je ak i kod istovjetnog napona napajanja (5 V) nedovoljna za
veinu sklopova iz skupine CMOS (slika 3.61.). Izuzetak su sklopovi podskupina
74HCT i 74ACT koji su kompatibilni sa sklopovima TTL.
1
1
1IH
CMOS
TTL
u OL 0
0
0 [V] OM
Slika 3.61. Uzrok nemogunosti izravnog spajanja sklopova skupine TTL i CMOS
Kad je napon napajanja sklopova TTL i CMOS jednak (5 V), meusobno spa
janje mogue je ostvariti spajanjem otpornika R izmeu spojita izlaza sklopa
TTL i ulaza sklopa CMOS i napona napajanja (slika 3.62.).
SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA

lm + hi
'OL T 'IL ln
'O L
*0L I IL
Slika 3.62. Spajanje sklopova TTL i CMOS uz isti napon napajanja
Dodavanjem vanjskog otpornika R reda veliine kilooma, podie se razina izla

znog napona sklopa TTL. S obzirom na dodavanje vanjskog otpornika mogu se
koristiti sklopovi TTL s otvorenim kolektorom.
Sa stajalita optereenja izlaza sklopa TTL u stanju niske razine (stanje 0) i
optereenja izvora napajanja, povoljnije je za otpor R izabrati veu vrijednost.
Meutim, ulazna kapacitivnost sklopova CMOS kod stanja visoke izlazne razine
(stanjel) nabija se preko otpora R. Uz veliku vrijednost otpora R dolazi do zna
tnog smanjenja brzine rada. Zato se, ako je u sustavu bitno zadrati veu brzinu
rada, moe koristiti i manja vrijednost, vodei rauna o tome da se izlaz sklopa
TTL u stanju niske razine ne optereti strujom veom od I01.-
Uporaba sklopova s otvorenim kolektorom nuna je kad su naponi napajanja
sklopova TTL i CMOS razliiti (slika 3.63.). No tada se moraju koristiti takvi
sklopovi s otvorenim kolektorom kod kojih je mogue vanjski otpornik spojiti na
napon vei od 5 V, tj. sklopovi kod kojih je mogue U0H> Ucc (npr. 7405 ili 7406).
Slika 3.63. Spajanje sklopova skupina TTL i CMOS uz razliite napone napajanja
Primjer
Izraunavanje potrebne vrijednosti otpora R za spoj sa slike 3.63. uz

UDD= 15 V.
Iz tvornikih podataka za sklop 7406 struja IoL = 40 mA. Iz toga slijedi najma
nja potrebna vrijednost za otpor R:
15V-04V 14 6 V
R = B J L u^ v_ = = o,365 k a = 365 2
40 mA 40 mA
Za najmanju potrebnu vrijednost otpora uzima se prva vea standardizirana

vrijednost. U ovom sluaju to je 390 2.
14 0 Digitalna elektronika I.
Za meusobno spajanje sklopova skupina TTL i CMOS moe se koristiti i
tranzistorska sklopka (slika 3.64.).
Slika 3.64. Meusobno spajanje sklopova skupina TTL i CMOS s pomou tranzistora
Kad je izlaz sklopa TTL u stanju visoke razine (stanjel), tee iz njega struja
koja dovodi tranzistor u zasienje pa je na ulazu sklopa CMOS stanje niske razine
(stanje 0). Otpornik RB treba imati takvu vrijednost koja e dati potrebnu struju
baze za voenje tranzistora, ali koja nee preopteretiti izlaz sklopa TTL:
n _ U O H - U B E z s T ^ T
IX B - 1 B - 1 OH
Ib
Otpornikom R c ograniava se struja kolektora Ic\
Izbor vrijednosti otpora R c ovisi o faktoru istosmjernog strujnog pojaanja

tranzistora, potrebnoj brzini rada sklopova i doputenoj potronji energije izvora
napajanja. Vea vrijednost za R c povoljnija je sa stajalita manje potronje energi
je. M anja vrijednost povoljna je sa stajalita vee brzine rada sklopova. Naime, ot
pornik R c i ulazna kapacitivnost sklopova CMOS (reda veliine 10 pF) odreuju
vremensku konstantu porasta izlaznog napona tranzistora, a time i moguu brzinu
rada sklopova.
Prim jer__________________________________________________________________
Odrediti vrijednost otpornika R B i R c za sklop sa slike 3.64. ako se radi o sklo

povima 7400 i 4011 s napajanjem 10 V i tranzistoru koji ima faktor pojaanja
hFE = 100.
Uqh = V UBEua = 0,7 V UCEzas = 0,1 V Io httl - 0>4 mA hicuos = 0,1 pA
2 ,4 -0 ,7 1,7 V
RBmin =--------- =---------= 425 k
0,4 0,4 mA
Za R B odabere se neto vea vrijednost, npr. R u = 10 kQ. Prema tome struja

baze IB i struja kolektora Ic bit e:

2 4 -0 7 17V
/ = , - = h L = o,17m A 7C = 0 ,1 7 x 1 0 0 = 17 m A
10 10 kO
Otpornik R c treba imati najmanju vrijednost:
10-0,1 9,9 V
Rc = 0,58kfi
17 17 mA
Za otpornik R c odabere se neto vea vrijednost, npr. 1 kQ. Prema tome stvar
na struja kolektora bit e:
/c = i z M =M v 9)9mA
1 IkO
/ c / hpE = 9,9/100 = 0,099 < IB = 0,17 mA to znai da je ispunjen uvjet zasienja

za tranzistor.
Za meusobno povezivanje ulaza sklopova CMOS s izlazom sklopova TTL ko

riste se i integrirani sklopovi za pomak razine (engl. level translator). Integrirani
sklop 40109 ima tri izvoda za napajanje (slika 3.65.). Jedan je zajedniki (uzem-
ljen), a dva su za napajanje Ucc, odnosno UDD. Otpornik R na izlazu sklopa TTL
die izlazni napon u stanju 1 s iznosa 2,4 na priblino 5 V potreban za ulaz sklopa
40109. Sklop 40109 daje na izlazu u stanju 1 napon potreban za ulaz sklopova
CMOS.
Slika 3.65. Primjena sklopova za pomak razine pri spajanju sklopova skupina TTL i CMOS
ni
ni Slika 3.66. Strujne prilike pri
meusobnom
spajanju sklopova
CMOS i TTL

Pri spajanju ulaza sklopova TTL na izlaz sklopova CMOS javljaju se dvije
vrste tekoa. Prva je uzrokovana razliitim naponima napajanja i iz toga proizla-
zeim meusobno nekompatibilnim izlaznim i ulaznim naponima kod stanja 1.
Druga tekoa, koja se javlja i kod istih napona napajanja, vezana je za mo
gunost optereenja izlaza sklopa CMOS ulaznom strujom sklopa TTL u stanju 0
(slika 3.66.). Kod sklopova pojedinih podskupina moe se dogoditi da je ulazna
struja sklopa TTL kod stanja 0 vea od izlazne struje sklopa CMOS.
I u sluaju spajanja ulaza sklopa TTL na izlaz sklopa CMOS mogue je upora
biti tranzistor (slika 3.67.). Kad je izlaz sklopa CMOS u stanju visoke razine (sta
nje 1), izlazni napon UOH tjera struju baze koja dovodi tranzistor u zasienje pa je
na ulazu sklopa TTL stanje niske razine (stanje 0). Iz ulaza sklopa TTL tee stru
ja u tranzistor. Otpornik R B treba imati takvu vrijednost da tranzistor bude u za
sienju, ali se ne smije prijei vrijednost izlazne struje sklopa CMOS:
n _U '0//CM0S - UBEzas T s X
~ I b - 1OHCMOS
h
Slika 3.67. Meusobno spajanje sklopova CMOS i TTL s pomou tranzistora
Izbor vrijednosti otpora R c ovisi o faktoru strujnog pojaanja tranzistora, opte

reenju sklopovima TTL i doputenoj kolektorskoj struji tranzistora:
Ic _ Ib x ^ fe R c = UCC ~UCEzas IC ' ^Cmax

IC ~IOL
Primjer
Odrediti vrijednost otpornika R B i Rc za spoj prema slici 3.67. Na sklop

MC14011B vezana su preko tranzistora tri sklopa 7400. Faktor pojaanja tran
zistora je hFE = 50, doputena kolektorska struja je ICmax = 50 mA, UDD= 10 V,
^cc = 5V, UOHCMOS = 9,45 V, 70/fCM0S = 0,51 mA h u m .- 1,6 mA UBEzas = 0,7 V,
UCEzas = 0,1 V.
5-01 4 9V
Rr = =- - = 0,108 kQ
5 0 -3 x 1 ,6 45,2 mA
Za R c izabere se vea standardizirana vrijednost npr. 1 k n pa je stvarna kolek

torska struja tranzistora:

5-01 49V
I r = ------+ 3 x 1 ,6 = -----+ 4,8 mA = 4,9 + 4,8 = 9,7 mA
1 Ik O
Potrebna struja baze tranzistora je IB = 9,7/50 = 0,194 mA.
9,95-0,7 9,25 V
R n =:
0,194 0,194 mA
Ako se za R B izabere prva manja standardizirana vrijednost od 47 kn, stvarna

struja baze bit e malo vea od potrebne:
r 9,95-0,7 9,25 V n in c
I B = - i-------- = - L ------= 0,195mA
47 47 k n
S obzirom na mogue odstupanje vrijednosti otpornika bit e potrebno uzeti

znatno niu vrijednost za RB, npr. 39 kn, kako bi tranzistor pouzdano bio u za
sienju. U tom sluaju e biti struja IB biti:
r 9,95-0,7 9,25 V n n A
I B = ------------= ---------= 0,237 mA
39 39k n
Ovaj iznos struje pouzdano vodi tranzistor u zasienje kad je na izlazu sklopa
CMOS stanje visoke razine (stanje 1), a da ne preoptereuje njegov izlaz stru
jom veom od I0H.
Za meusobno spajanje ulaza sklopova TTL na izlaz sklopova CMOS najee

se koriste integrirani meusklopovi. Radi se o snanim logikim sklopovima koji
slue i za pomak razine izlaznog napona (slika 3.68.).
CMOS CMOS 4050

Slika 3.68. Spajanje sklopova skupina CMOS i TTL s pomou integriranih sklopova
za pomak razine

Tablica 3.11. Mogunost optereenja integriranih sklopova za meusobno spajanje sklopova skupina
CMOS i TTL
Naziv sklopa B f l l g 4009 4010 4049 4050

liv, [mAj u D0- - s |V1 2,1 2,1 3,2 3,2
io iv i 1 6,4 6,4 8 8
SPAJANJE SKLOPOVA SKUPINA TTL I CMOS

SA SKLOPOVIMA SKUPINE ECL
Z a meusobno spajanje sklopova iz skupina TTL i ECL, osim primjene diskretnih
komponenata, koriste se i integrirani sklopovi za pomak razine. Ti sklopovi imaju
tri izvoda za napajanje (slika 3.69.). Jedan je zajedniki koji se uzemljuje, a preos
tala dva su za napon napajanja sklopova TTL, odnosno ECL.

Na slian nain spajaju se sklopovi skupine CMOS sa sklopovima skupine
ECL. Na slici 3.70. prikazan je primjer za meusobno spajanje sklopova podsku
pine CMOS velike brzine sa sklopovima ECL.
MEUSOBNO SPAJANJE SKLOPOVA

RAZLIITIH PODSKUPINA CMOS
Z a digitalne sklopove standardnih podskupina CMOS (4000 i 74C) mogu se ko
ristiti naponi napajanja u dosta irokom rasponu od 3 do 18 V, dok se za sklopove
ostalih podskupina mogu koristiti naponi od 2 do 6 V, odnosno 5 V Zbog toga e
pri meusobnom spajanju sklopova standardnih podskupina sa sklopovima ostalih
podskupina CMOS, takoer biti potrebno provesti prilagoenje razina izlaznih i
ulaznih napona.
Za spajanje ulaza sklopova CMOS velike brzine na izlaz sklopova standardnih
podskupina, osim ve spomenutih sklopova za pomak razine za spajanje sa sklo
povima skupine TTL, moe se koristiti i otporno djelilo (slika 3.71.a). Za spajanje
ulaza sklopova standardnih podskupina CMOS na izlaz sklopova podskupine
CMOS velike brzine koriste se sklopovi s otvorenim odvodom (slika 3.71.b).
Slika 3.71. Meusobno spajanje sklopova razliitih podskupina CMOS
MEUSOBNO POVEZIVANJE DIGITALNIH SICLOPOVA

S OSTALIM SKLOPOVIMA
Slika 3.72. Sklo p ka na ulazu digitalnog sklopa
Kad se na ulazu digitalnog sklopa nalazi sklopka, potrebno je ulaz sklopa spojiti
preko otpora R na izvor napajanja (slika 3.72.). Bez otpora R ulaz je digitalnog
sklopa u zraku kad je sklopka iskljuena. Na izbor vrijednosti otpora R utjee do
puteno optereenje izvora i potrebna brzina rada. Uz vei otpor R bit e manje
optereenje izvora napajanja kad je sklopka ukljuena. Meutim, vei iznos otpo
ra R usporava rad sklopa jer s ulaznom kapacitivnou C daje vremensku kon
stantu R x C koja je uzrok usporenog porasta ulaznog napona. Praktine vrije
dnosti otpora R kreu se u granicama od 1 do 10 kQ.
P rim jer______________________________________________________________
Odrediti vrijednosti otpora R za spoj prema slici 3.72. Radi se o sklopu iz sku
pine TTL, a struja kojom otpor optereuje izvor ne treba biti vea od 1 mA.
Koliki je u tom sluaju ulazni napon sklopa kad je sklopka iskljuena? Koliko
je vrijeme porasta ulaznog signala ako je C = 8 pF?
Kad je sklopka ukljuena, ulazni napon digitalnog sklopa je 0 V. Struja kroz ot
por R iznosi Ucc/R . Iz toga slijedi vrijednost otpora R:
R = 5 V /l mA = 5 kfl
Kad je sklopka iskljuena, kroz otpor R tee struja Im pa je ulazni napon
sklopa
U = Ucc - Im x R = 5 V - 40 hA x 5 kQ = 5 - 0,2 = 4,8 V
to je zadovoljavajua vrijednost jer je vea od UIH.
Vremenska konstanta pri porastu ulaznog signala iznosi
R x C = 5 kfi x 8 pF = 40 ns.
Iz toga slijedi da je vrijeme porasta ulaznog signala
tr = 2,2R x Cu = 88 ns.
Pri povezivanju izlaza operacijskog pojaala s ulazom digitalnih sklopova

osnovna potekoa je razliitost razina izlaznih i ulaznih napona ovih dviju vrsta
sklopova.
Slika 3.73. S pajanje digitalnih sklopova n a izlaz operacijskih p ojaala

Vezu izmeu izlaza operacijskog pojaala i ulaza bilo koje vrste digitalnih sklo
pova mogue je ostvariti uporabom tranzistora (slika 3.73.a). Otpornik R B slui za
podeavanje potrebne struje baze tranzistora, zatitu izlaza operacijskog pojaala i
ogranienje struje diode. Dioda D slui za zatitu tranzistora od prevelikog iznosa
negativnog napona izmeu baze i emitera. Tranzistor djeluje kao sklopka i na izla
zu daje napone UCEzas to odgovara stanju 0, odnosno napon Ucc to odgovara
stanju 1.
Za spajanje ulaza digitalnih sklopova na integrirane komparatore postoje
izvedbe komparatora kojima je izlazni tranzistor s otvorenim kolektorom. Zato je
na izlaz takvog sklopa potrebno spojiti vanjski otpornik R, reda veliine kilooma,
prema naponu napajanja digitalnog sklopa (slika 3.73.b), ime se postie razina
izlaznog napona komparatora prilagoena potrebama ulaza digitalnog sklopa.
Neki integrirani komparatori imaju izlazni napon prilagoen stanjima niske i
visoke razine digitalnih sklopova skupine TTL. Tako integrirani komparator 710
daje na izlazu napon 3,2 V to odgovara logikom stanju 1, i -0,6 V to odgovara
logikom stanju 0.
Digitalna elektronika i
kom patibilnost digitalnih sklopova

- mogunost izravnog povezivanja ulaza i izlaza razliitih sklopova
meusklop (engl. interface)
- sklop za povezivanje dvaju razliitih sklopova koji se ne mogu izravno
povezati
sklop za pomak razine (engl. voltage level translator)
- integrirani sklop kojim se prilagoava razina izlaznog napona jednog sklopa
ulaznoj razini drugog sklopa

1. Koji su osnovni razlozi da se najvei dio sklopova razliitih skupina ne smiju

meusobno izravno povezati?
2. Na koji se nain moe povezati ulaz bilo kojeg sklopa skupine CMOS s izla
zom sklopa skupine TTL ako su naponi napajanja jednaki?
3. Odredite vrijednost otpora R (slika 3.74.a) tako da vrijeme porasta napona na
ulazu sklopa 4001 ne bude vee od 100 ns.
a) b)
4. Na koji se nain moe vezati ulaz bilo kojeg sklopa skupine CMOS na izlaz
sklopa skupine TTL uz razliite napone napajanja?
5. Kolikom je strujom optereen sklop 7406 (slika 3.74.b) kad je na njegovu izla
zu napon iz podruja niske razine (stanje 0)? Koliko je vrijeme porasta ula
znog signala sklopa 4011?
6. Koji se sklopovi podskupina CMOS mogu izravno vezati na sklopove skupine
TTL?
7. Kako se moe spojiti ulaz bilo kojeg sklopa skupine TTL na izlaz bilo kojeg
sklopa skupine CMOS?
8. Koliko se ulaza sklopova 7402 moe spojiti na izlaz sklopa 4011 uz pomo
sklopa 4050?
9. Koji se logiki sklopovi podskupina TTL mogu izravno vezati na logike sklo
pove standardnih podskupina CMOS (4000 i 74C)?
10. Koliko se ulaza logikih sklopova podskupine 74S moe izravno vezati na
izlaz sklopa podskupine 74HCT?
11. Na koji se nain mogu izravno meusobno povezati sklopovi skupina TTL i
ECL?
12. Na koji se nain mogu izravno meusobno povezati sklopovi skupina CMOS i
ECL?
13. Kako se meusobno mogu povezati sklopovi podskupina standardni CMOS
(4000 i 74C) sa sklopovima podskupine CMOS velike brzine?
14. Na koji se nain mogu povezati ulaz digitalnog sklopa i izlaz operacijskog
pojaala?
3.5. PRIJENOS DIGITALNIH SIGNALA LINIJAMA
Svojstva linija
Prijenos digitalnih signala linijama
SVOJSTVA LINIJA
Digitalni signali prenose se s izlaza jednog digitalnog sklopa na ulaz drugog sklo
pa prijenosnim linijama. Digitalni signal prostire se du vodia odreenom brzi
nom koja ovisi o izvedbi i materijalu prijenosne linije. Kod kratkih linija nije po
trebno voditi rauna o brzini rasprostiranja signala. Meutim, kod linija veih du
ina dolazi do pojava karakteristinih za prijenosne linije.
Linije za prijenos elektrinih signala mogu biti:
- jednostavni vod (jednoilna linija)
- dvostruki vod (dvoilna linija)
- pleteni (usukani) par ica
- viestruki vod (vieilna linija)
- koaksijalni kabel
- tiskane veze.
Za svaku vrstu linije karakteristian je elektrini kapacitet C i induktivitet L
izraeni po jedinici duljine. O tim vrijednostima ovisi brzina v kojom se signal
rasprostire linijom, odnosno vrijeme kanjenja signala td :
1 1
" (L x C) 1 , 2 = (h x 8 ) V2
td = - = ( L x C ) m =( L i x e ) m
V
Za prijenos signala bitno svojstvo linije je karakteristina impeancija Z koja
se manifestira kao omski otpor pa se naziva i karakteristini otpor R 0. Vrijednost
karakteristinog otpora takoer ovisi o kapacitetu i induktivitetu prijenosne linije:
Vrijednosti karakteristinog otpora za razliite realne linije kreu se u granica

ma 50-200 oma. Vrijeme kanjenja iznosi za razliite linije 5-6,6 ns.
Kako e se prenositi signal ug iz izvora s unutarnjim otporom Rg putem linije
karakteristinog otpora R 0 do opteretnog otpora Rp, ovisit e o meusobnom
odnosu vrijednosti Rg, R 0 i Rp (slika 3.75.).

Slika 3.75. Spoj troila na izvor signala
putem prijenosne linije
Kad je linija s obje strane zakljuena otporima koji su po iznosu jednaki karak
teristinom otporu linije, tj. kad je Rg = R 0=Rp, kae se da je izvreno prilagoe-
nje na ulazu i izlazu linije. Napon u na ulazu linije jednak je polovini naponske
promjene na izvoru signala jer se napon izvora raspodjeljuje izmeu dvaju jedna
kih otpora Rg i R0. Na kraju linije nakon odreenog vremena kanjenja takoer se
dobije napon po iznosu jednak naponu s poetka linije (slika 3.76.).
U/2
U12
Slika 3.76. Prijenos signala uz prilagoenje na poetku i na kraju linije
U svim ostalim sluajevima prijenosa kad se karakteristini otpor linije razliku

je o unutarnjeg otpora izvora ili opteretnog otpora, dolazi do pojave refleksije
signala s poetka ili kraja linije. Napon na ulazu, odnosno na izlazu linije jednak
je zbroju napona koji je vladao prije dolaska signala, napona dolaznog signala i
napona reflektiranog signala. Reflektirani signal jednak je dolaznom signalu po
mnoenom s faktorom refleksije:
_ Rg-R o _ RP -R a
Pu Rg+R 0 P RP- R 0
p - faktor refleksije na poetku linije, p K- faktor refleksije na kraju linije.
Na slici 3.77. prikazani su oblici signala na poetku i na kraju linije uz skokovi-
tu pobudu, prilagoenje na poetku linije i uz tipine sluajeve optereenja linije.
b ) R g = R0 Rp = 0
f
U
U12 U12
, ld
c) Rg = R0 fl0 <fl p < ~
u Rp y U f>o + R,
U R0 + Rf
<d . , td _
u Rp + Rp
U R0 + Rf
td U
Slika 3.77. Oblici signala za tipina optereenja linije uz skokovitu pobudu i prilagoenje
na poetku linije
Slika 3.78. pokazuje primjer viestrukih refleksija. Viestruke refleksije nasta

ju kad se od karakteristinog otpora linije R0 razlikuju opteretni otpor Rp i otpor
izvora signala Rs.

Slika 3.78. V iestruke refleksije
PRIJENOS DIGITALNIH SIGNALA LINIJAMA

Kod prijenosa digitalnih signala linijama, zbog razliitih ulaznih i izlaznih ot
pora sklopova pri stanju niske i visoke razine u odnosu na karakteristini otpor li
nije, nije mogue postii prilagoenje ni na poetku ni na kraju linije. Zbog toga
dolazi do viestrukih refleksija koje se manifestiraju kao osciliranje signala na po
etku i kraju linije (slika 3.79.a). Te oscilacije signala mnogo su manje ako logiki
sklop ima na ulazu priteznu diodu (slika 3.79.b).
I Ul
l t t
r
u2
Slika 3.79. Primjer oscilacija pri prijenosu digitalnog signala linijom
Osim razliitih ulaznih i izlaznih otpora, potekoe pri prijenosu signala linija
ma ine dosta niski karakteristini otpori linija koji zahtijevaju veliku struju iz lo
gikih sklopova. Stoga se izmeu izlaza logikog sklopa i ulaza linije esto spaja

odvojno pojaalo (engl. line driver, transciever) stalnog izlaznog otpora. Ulazi
odvojnog pojaala kompatibilni su izlazima digitalnih sklopova neke od skupina
integriranih sklopova. Prilagoenje linije na ulazu mogue je izvesti paralelnim
(slika 3.80.a), odnosno serijskim (slika 3.80.b) dodavanjem otpora R.
Slika 3.80. Primjena odvojnog pojaala i prilagoenje linije na ulazu
Ako je otpornik R spojen izmeu izlaza odvojnog pojaala i napona napajanja

(slika 3.80.a), odnosno zajednike toke (slika 3.80.b), linija je prilagoena na ula
zu kad je izlazni tranzistor odvojnog pojaala u zapiranju. Tada je ukupni otpor
paralelnog spoja otpora R i velikog izlaznog otpora odvojnog pojaala jednak ot
poru R. Uz R = R0 linija je prilagoena na ulazu. Meutim, pri prijelazu izlaznog
tranzistora odvojnog pojaala iz stanja zapiranja u stanje zasienja, otpor paralel
nog spoja otpornika R i izlaznog otpora razdjelnog pojaala jednak je malom ot
poru vodljivog tranzistora. Stoga u tom sluaju linija nije prilagoena na ulazu.
Ako je opteretni otpor Rp na kraju linije jednak iznosu R 0, neprilagoenje na po
etku linije nema utjecaja na prijenos signala. No ako je otpor Rp razliit od R0,
doi e do viestrukih refleksija.
Ako je otpor R = R 0 spojen izmeu izlaza odvojnog pojaala i ulaza linije (slika
3.80.c), linija je prilagoena bez obzira na stanje izlaza odvojnog pojaala. Jedan
od izlaznih tranzistora uvijek je vodljiv pa je izlazni otpor odvojnog pojaala uvi
jek mali, to s vanjskim otporom R daje otpor jednak karakteristinom otporu li
nije R 0.
a) b)
H
C
HC
K
Slika 3.81. Prilagoenje linije na ulazu
Na strani prijama digitalnog signala takoer se koristi odvojno pojaalo (engl.

line receiver). To pojaalo ima veliki ulazni otpor a izlaz je kompatibilan s ulazi
ma digitalnih sklopova neke o skupina integriranih sklopova. Linija se u tom slu
aju prilagoava paralelnim spajanjem otpornika R iznosa R 0 prema naponu napa
janja ili na zajedniku toku (slika 3.82.).
Slika 3.82. Prilagoenje na kraju linije
Proizvoai integriranih sklopova proizvode velik broj razliitih integriranih

izvedaba odvojnih pojaala za prijenos digitalnih signala linijama. Na slikama
3.83. i 3.84. prikazana je primjena sklopova 75121 i 75122. Sklop 75121 odvojno
je pojaalo za odailjanje signala. Njegov ulaz kompatibilan je s izlazom digitalnih
Slika 3.83. P rim jen a odvojnih p o jaala pri prijen o su digitalnih signala linijam a
SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA 157

sklopova skupine TTL. Sklop 75122 odvojno je pojaalo za prijam signala s linije.
Na njegovu ulazu je Schmittov okidni sklop kako bi se smanjila osjetljivost na
smetnje. Izlaz toga sklopa kompatibilan je s ulazom sklopova skupine TTL.
S1 S2 S3
Slika 3.84. Primjena odvojnih pojaala na sabirnici
Postoje integrirani sklopovi koji u jednom kuitu sadre odailjaki i prijamni

dio odvojnog pojaala (engl. transceiver). Primjer primjene takvog sklopa (75138)
pri prijenosu signala na sabirnicu prikazan je na slici 3.85.
Slika 3.85. Primjena integriranog sklopa 75138 za prijenos signala na sabirnicu
Pri prijenosu digitalnih signala linijama, kad su dva ili vie vodia meusobno
paralelni i na maloj razdaljini, moe nastati pojava koja se naziva presluavanje
(engl. eross talk). Zbog parazitnih induktivnih i kapacitivnih veza izmeu vodia,
promjena signala u jednom vodiu uzrokuje pojavu impulsa smetnje na vodiima
u neposrednoj blizini.
Pri razmatranju pojave presluavanja treba razlikovati sluaj kad su vodii pri
jenosnih linija u paralelnom poloaju, tj. kad se mogui signali rasprostiru u istom
smjeru (slika 3.86.a), od sluaja kad su vodii antiparalelni, tj. kad se mogui si
gnali rasprostiru u meusobno suprotnim smjerovima (slika 3.86.b).
a) b)
1 1
Slika 3.86. Prijenos digitalnih signala linijama: a) paralelni vodii, b) antiparalelni vodii
Pojednostavnjena nadomjesna elektrina shema dvaju paralelnih vodia za pri

jenos digitalnih signala prikazana je na slici 3.87.a. U tom je sluaju pojava pre
sluavanja bez vanosti jer je izlazni otpor sklopa 0 2 vrlo mali (u idealnom slua
ju kratki spoj) pa se u vodiu izmeu sklopova 0 2 i P2 induciraju impulsi smetnje
vrlo malih iznosa.
01 P1 b) 01 P1
Slika 3.87. Nadomjesna elektrina shema linija za prijenos digitalnih signala:

a) paralelni vodii i b) antiparalelni vodii
U sluaju antiparalelnih vodia (slika 3.87.b), zbog promjene signala na ulazu

sklopa Ol, inducira se u vodiu izmeu sklopova P2 i 0 2 impuls smetnje. Kako je
ulazni otpor sklopa P2 vrlo velik, impuls smetnje rasprostire se prema kraju linije
do izlaza sklopa 02. Kako je izlazni otpor sklopa 0 2 vrlo mali (u idealnom slua
ju kratki spoj), impuls smetnje reflektira se od kraja linije prema poetku s nega
tivnim predznakom. Iz toga slijedi da e na ulazu sklopa P2 biti prisutan impuls
smetnje u trajanju 2 td. Taj impuls moe prouzroiti neeljenu promjenu stanja na
njegovu izlazu.

Slika 3.88. P rim jen a o k lo p ljen o g u p le te n o g v odia zbog sm anjenja sm etnji p resluavanja
Znatno poboljanje prijenosnih svojstava dobije se primjenom oklopljenog

upletenog vodia (slika 3.88.). Kod tiskanih veza presluavanje e biti znatno ma
nje ako se izmeu signalnih vodia umetne uzemljen vodi s odgovarajuim di
menzijama vodia i razmaka izmeu vodia.
Slika 3.89. Smetnje na uzemljenom vodiu
U blizini snanih elektrinih strojeva mogu se pojaviti smetnje na uzemljenom

vodiu (slika 3.89.). Ovakve smetnje mogue je otkloniti galvanskim odvajanjem
sklopova uz primjenu optoelektronikih veznih elemenata (slika 3.90.). Schmittov
okidni sklop ima zadau kompenzacije sporih promjena na izlazu optoelektroni-
kog veznog elementa.
Slika 3.90. Primjena optoelektronikih veznih elemenata u prijenosu digitalnih signala
faktor refleksije (engl. reflection factor)

- odnos iznosa dolazeeg i reflektiranog signala na kraju ili na poetku linije
karakteristini otpor linije (engl. line impedance)
- svojstvo prijenosne linije koje se manifestira kao omski otpor
presluavanje (engl. cross talk)
- pojava pri prijenosu digitalnih signala linijama kad se, zbog induktivnih i ka-
pacitivnih veza izmeu paralelnih vodia, pri pojavi impulsa na jednom vodi
u inducira impuls na susjednim vodiima
prilagoenje
- stanje na prijenosnoj liniji kad nema pojave refleksije, tj. kad su unutranji
otpor izvora signala na koji je spojena linija i opteretni otpor kojim je linija
zakljuena jednaki karakteristinom otporu linije
odvojno pojaalo (engl. line driver/line receiver)
- digitalni sklop koji se spaja na poetku, odnosno na kraju linije sa svrhom
poboljanja prijenosa signala
viestruka refleksija
- pojava pri prijenosu signala linijama koja nastaje kad linija nije prilagoena
ni na poetku ni na kraju.
SKUPINE INTEGRIRANIH D IG ITA LNIH SKLOPOVA

1. Navedite karakteristine veliine linija za prijenos podataka.

2. Kakvo je znaenje odnosa karakteristinog otpora linije i unutarnjeg otpora
izvora, odnosno otpora potroaa na prijenos podatka linijom?
3. to je to faktor refleksije?
4. Objasnite pojam prilagoenja.
5. Kada nastaju viestruke refleksije?
6. Koje su posljedice neprilagoenja pri prijenosu digitalnih signala linijama?
7. Kako se mogu otkloniti refleksije pri prijenosu digitalnih signala linijama?
8. Koju ulogu imaju odvojna pojaala pri prijenosu digitalnih signala linijama?
9. Koja je posljedica pojave presluavanja na kvalitetu prijenosa digitalnih signa
la linijama?
10. Kako se mogu otkloniti smetnje zbog presluavanja?
11. Kada nastaju sn.etnje na uzemljenom vodu i kako se otklanjaju?
Digitalna elektronika /,
3.6. PRONALAENJE KVAROVA DIGITALNIH
SKLOPOVA
Uzroci i vrste kvarova digitalnih sklopova
Postupci za otkrivanje kvarova digitalnih sklopova
Otklanjanje kvara u digitalnim ureajima sadri postupke utvrivanja, pronala
enja i neposrednog otklanjanja kvara. U ovom e se poglavlju razmotriti osnovni
postupci za pronalaenje kvarova logikih sklopova u digitalnim ureajima. Radi
se o postupcima u kojima se, osim univerzalnog instrumenta i osciloskopa, koriste
jednostavni instrumenti i pribor kao to su: logika sonda (engl. logic probe), da
va impulsa (engl. logic pulser) i strujna sonda (engl. current tracer).
UZROCI I VRSTE KVAROVA DIGITALNIH SKLOPOVA

Kod integriranih digitalnih sklopova mogue je kvarove svrstati u dvije skupine,
unutarnji i vanjski.
Unutarnji kvarovi mogu biti:
- kvar na unutarnjoj komponenti integriranog sklopa
- ulaz ili izlaz interno su spojeni sa zajednikom tokom (masa) ili naponom
napajanja
- ulaz ili izlaz su otvoreni
- kratki spoj izmeu dvaju izvoda.
Kvar na unutarnjoj komponenti integriranog sklopa nastaje kad je neka od
komponenata potpuno neispravna ili ima iznose elektrinih svojstava izvan potre
bnih iznosa. Posljedica toga je da stanje izlaza ne odgovara stanju na ulazima.
Unutarnji spoj ulaza na zajedniku toku ili napon napajanja (slika 3.91.) uzro
kuje da je na dotinom ulazu stalno stanje niske razine (logiko stanje 0), odno
sno stanje visoke razine (logiko stanje 1). Posljedica toga je da stanje izlaza ne
odgovara stanju koje bi bilo da je ulaz u ispravnom stanju.
Slino stanje nastaje kad je interno izlaz povezan sa zajednikom tokom ili
naponom napajanja (slika 3.91.).
Y=0
A
a = r > ' a= u > -
Slika 3.91. Unutarnji spoj ulaza i izlaza na zajedniku toku ili napon napajanja

Otvoren ulaz ili izlaz integriranog sklopa nastaje ako doe do prekida vrlo tan
ke vodljive niti koja spaja poluvodiki dio u unutranjosti sklopa s vanjskim izvo
dom. Ako je u prekidu veza s ulaznim izvodom (slika 3.92.a), to djeluje kao otvo
ren ulaz sa spomenutim posljedicama, ovisno o tome radi li se o sklopovima sku
pine TTL ili CMOS. Prekid prema izlaznom izvodu (slika 3.92.b) odspaja izlaz i
od zajednike toke i od napona napajanja bez obzira na logiko stanje izlaza
(djeluje kao visokoimpedantno stanje).
Kad se na dva izvoda pojavljuje identian signal, bez obzira na stanje pretho
dnih ulaza, to upuuje na unutarnji kratki spoj izmeu tih dvaju izvoda (slika
3.92.c).
a) b)
A o- A o- A -
B o- B o- e -
Y o- >- Y o-
Slika 3.92. Prekid ulaznog i izlaznog izvoda i kratki spoj izvoda
Primjer
Analiza stanja izlaza logikog sklopa uzrokovanog unutarnjim kratkim spojem

dvaju izvoda.
Zbog unutarnjeg kratkog spoja izmeu dvaju ulaza sklopa NILI, signali na tim
ulazima bit e uvijek jednaki. U sluaju kad jedan sklop NE daje na izlazu na
pon iz podruja visoke razine (stanje 1), a drugi iz podruja niske razine (sta
nje 0), stvarni izlazni napon imat e vrijednost izmeu podruja niske i visoke
razine (slika 3.93.).
a JTTLTL
Y2
Slika 3.93. Djelovanje kratkog spoja izmeu dva ulazna izvoda
Najei vanjski kvarovi u digitalnim ureajima su:

- neispravno napajanje
- prekid veze izmeu digitalnih sklopova
- kratki spoj izmeu dviju ili vie linija koje spajaju digitalne sklopove.
Za ispravan rad digitalnih ureaja neophodno je pravilno napajanje. Mnogi
ureaji imaju i vie od jednog izvora napajanja. Bilo koja promjena napona napa
janja iznad doputenih odstupanja od nazivnih vrijednosti uzrokovat e nesipravan
rad sklopova, a u pojedinim sluajevima i njihovo oteenje.
Do neispravnog napona napajanja moe doi zbog promjene napona mree
iznad doputenih granica, unutranjeg kvara u izvoru za napajanje ili zbog toga
to digitalni sklop zbog unutarnje neispravnosti optereuje izvor napajanja preve
likom strujom.
Do prekida meusobne veze izmeu digitalnih sklopova moe doi zbog slje
deih razloga: prekid linije, lo lemni spoj, lo spoj oienjem (engl. wire-wrap),
puknuta tiskana veza, slomljen ili savijen izvod integriranog sklopa i loe podno
je za integrirane sklopove, zbog ega se ne ostvaruje dobar kontakt izmeu izvo
da integriranog sklopa i podnoja.
Kratki spoj izmeu dviju ili vie linija koje spajaju integrirane sklopove moe
nastati: zbog odvie skinute izolacije s vodova u neposrednoj blizini, zbog loim
lemljenjem povezanih dviju ili vie normalno odvojenih toaka i zbog zaostalog
bakra na tiskanoj ploi.
POSTUPCI ZA OTKLANJANJE KVAROVA DIGITALNIH

SKLOPOVA
S obzirom na to da je ispravan iznos napona napajanja temeljni uvjet za rad digi
talnih sklopova, preporuljivo je pri svakom radu na utvrivanju i otklanjanju kva
rova prvo provjeriti izvor napajanja mjerenjem njegova izlaznog napona.
Mjerenje izlaznog napona izvora napajanja treba provesti bez optereenja.
Ako u tom sluaju izlazni napon nema propisanu vrijednost, kvar je u samom
izvoru. Ako je izlazni napon izvora u granicama propisanih vrijednosti, potrebno
je provjeriti ispravnost veza izmeu izvora napajanja i digitalnih sklopova (mogu
je prekid linije za napajanje ili lo kontakt spojnih mjesta). Ako je veza ispravna,
potrebno je provesti mjerenje izlaznog napona izvora pod optereenjem. Ako pod
optereenjem doe do promjene izlaznog napona izvora napajanja, to upuuje na
kvar izvan izvora (kratki spoj izmeu izvoda za napajanja s drugim izvodom ili
uzemljenom tokom).
Za ispitivanje ispravnosti digitalnih sklopova mogu se koristiti dava impulsa i
logika sonda. Dava impulsa ukljuuje se u strujni krug prislanjanjem vrha na
eljeno mjesto (izvod integriranog sklopa ili tiskana veza). Dava impulsa ima
vrlo mali izlazni otpor (oko 2 0.). Pritiskom na prekida davaa impulsa mijenja
se stanje na mjernom mjestu. Ako je na mjernom mjestu logiko stanje 0, dava
e dati kratak impuls stanja 1 (rastui brid). Kad je na mjernom mjestu logiko
stanje 1, dava impulsa daje kratkotrajno stanje 0 (padajui brid). Meutim, u
toki koja je izravno vezana za napon napajanja ili uzemljenu toku, dava impul
sa ne moe generirati impuls.
Odgovor digitalnog sklopa na injektirani impuls mogue je ustanoviti logikom
sondom (slika 3.94.a). Ako logika sonda pokazuje stalno istu razinu, moe se za
kljuiti da je kvar u sklopu IS1 ili IS2 (npr. kratki spoj izvoda na zajedniku toku).

Meutim, da bi se
pouzdano utvrdilo mje
sto kvara, potrebno je
odvojiti izlaz sklopa
151 od ulaza sklopa
152 i tada ispitati sta
nje izlaza IS1. Ako je
izlaz neispravan, znai
da je u kvaru IS1 (slika
3.94.b). Ako je izlaz
IS1 ispravan, to upuu
je na pogreku u ulaz
nom dijelu sklopa IS2
(slika 3.94.c).
Kratki spoj izmeu
izvoda i zajednike to
ke ili napona napajanja
mogue je ispitati i
utvrditi tako da se na
ispitivani izvod istodo
bno prikljui dava im
pulsa i logika sonda.
Ako logika sonda stal
no pokazuje stanje 0,
znai da je izvod u
kratkom spoju s uzem
ljenom tokom (slika
3.95.a). Ako logika
sonda stalno pokazuje
stanje 1, znai da je
izvod u kratkom spoju s
Slika 3.94. Primjena davaa impulsa i logike sonde za ispitivanje naponom napajanja
ispravnosti logikih sklopova
(slika 3.95.b).
Na slian nain moe se ustanoviti postojanje kratkog spoja linije (tiskane ve
ze) s uzemljenom tokom (slika 3.95.c). Ako logika sonda ne pokazuje promjenu
stanja izazvanu davanjem impulsa, znai da je negdje na liniji izmeu davaa i
sonde kratki spoj s uzemljenom tokom.
Mjesto kratkog spoja s uzemljenom tokom mogue je utvrditi s pomou dava
a impulsa i strujne sonde (slika 3.96.a). Od mjesta dodira linije i davaa impulsa
do toke kratkog spoja potee kratkotrajno struja. Ako se strujna sonda nalazi na
tom putu, registrirat e strujni impuls i time uputiti na sklop iji je izvod u krat
kom spoju s uzemljenom tokom. Na slian nain moe se locirati i mjesto krat
kog spoja uzemljene toke i linije izmeu dvaju sklopova (slika 3.96.b). Dok se
strujna sonda nalazi dalje od mjesta kratkog spoja, nee registrirati strujni impuls.
Strujnu sondu treba pomicati po liniji prema davau impulsa sve dok ne registrira
strujni impuls koji upuuje na mjesto kvara.
a) b)
Slika 3.95. Ispitivanje ispravnosti digitalnih sklopova uporabom davaa impulsa i logike sonde:
a) kratki spoj izlaza s uzemljenom tokom, b) kratki spoj izlaza s naponom napajanja,
c) kratki spoj tiskane veze s uzemljenom tokom
a) b)
Slika 3.96. Primjena davaa impulsa i strujne sonde za otkrivanje: a) kratkog spoja izvoda
s uzemljenom tokom, b) mjesta kratkog spoja tiskane veze s uzemljenom tokom
SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA 167

Prim jer
Utvrivanje mjesta kvara digitalnog sklopa (slika 3.97.a). Logiko stanje izvo
da utvreno ispitivanjem s pomou univerzalnog instrumenta prikazuje tablica
na slici 3.97.b.
Analiza logikih stanja pokazuje da je u toki T stanje koje ne odgovara ulaz
nom stanju sklopa. Tu je umjesto stanja 1 stanje 0, to upuuje na kratki spoj s
uzemljenom tokom. Uz pomo davaa impulsa i strujne sonde mogue je i
bez razdvajanja sklopova utvrditi koji je od izvoda, meusobno spojenih u to
ki T, u kratkom spoju s uzemljenom tokom.
a) b) Izvod Stanje
A 1
B 0
T 0
C 1
U 1
= C > J X 1
Y 0
Slika 3.97. Utvrivanje mjesta kvara digitalnog sklopa
dava impulsa (engl. logic pulser)

- izvor impulsa u obliku mjerne sonde kojim se moe injektirati impuls na
izvod sklopa ili otvorenu liniju izmeu sklopova
izvod kratko spojen na napon napajanja
- ulaz ili izlaz sklopa je unutarnjom vezom spojen s naponom napajanja
izvod kratko spojen na uzemljenu toku
- ulaz ili izlaz sklopa je unutarnjom vezom spojen na uzemljenu toku
kratki spoj izmeu dva izvoda
- unutarnja povezanost dvaju izvoda integriranog sklopa zbog koje su na nji
ma uvijek isti signali
kratki spoj razliitih linija koje povezuju digitalne sklopove
- jedan od moguih vanjskih uzroka neispravnog rada digitalnih sklopova
kvar u unutranjosti integriranog sklopa
- neispravnost nekog od elemenata koji ini sastavni dio integriranog sklopa
logika sonda (engl. logic probe)
- mjerni instrument u obliku sonde kojim se s pomou svjetlosnog indikatora
moe ustanoviti logiko stanje ispitivanog mjesta
otvoren izvod
- prekid unutarnje veze ulaza ili izlaza s poluvodiem sklopa
neispravno napajanje
- greka u izvoru napona napajanja koja uzrokuje neispravan rad digitalnih
sklopova
prekid spoja izmeu digitalnih sklopova
- jedan od moguih vanjskih uzroka neispravnog rada digitalnih sklopova
strujna sonda (engl. current tracer)
- mjerni instrument u obliku sonde kojim se moe utvrditi protjecanje struje
dijelom strujnog kruga (linija) bez njegova prekidanja

1. Nabrojite vrste unutranjih kvarova digitalnih sklopova.

2. Kako se manifestira kratki spoj izvoda na uzemljenu toku?
3. Kako se manifestira kratki spoj izvoda na napon napajanja?
4. Kako se manifestira unutarnji prekid veze izmeu ulaznog izvoda i polu-
vodia?
5. Kako se manifestira unutarnji prekid veze izlaznog izvoda i poluvodia?
6. Na koji se nain manifestira kratki spoj izmeu dvaju izvoda?
7. Nabrojite vrste vanjskih kvarova digitalnih sklopova.
8. Na koji se nain pouzdano moe utvrditi kvar u izvoru napona napajanja?
9. Zbog ega moe doi do prekida meusobne veze dviju ili vie digitalnih
sklopova?
10. Sto moe biti uzrokom kratkog spoja izmeu dviju ili vie linija koje spajaju
integrirane digitalne sklopove?
11. Kako se s pomou davaa impulsa i logike sonde moe ustanoviti stalni krat
ki spoj izvoda s uzemljenom tokom?
12. Kako se s pomou davaa impulsa i logike sonde moe ustanoviti stalni krat
ki spoj izvoda s naponom napajanja?
13. Na koji je nain mogue utvrditi kratki spoj tiskane veze s uzemljenom
tokom?
14. U emu je prednost istodobne uporabe davaa impulsa i strujne sonde u
odnosu na istodobnu uporabu davaa impulsa i logike sonde?
Digitalna elektronika i.
4. MULTIVIBRATORI U DIGITALNOJ
ELEKTRONICI
4.1. Bistabilni multivibratori

4.2. Monostabilni multivibratori
4.3. Astabilni multivibratori
4.4. Vremenski sklop
Multivibratori su sklopovi s dva razliita stanja. Do promjene stanja multivibrato-

ra moe doi na dva naina: djelovanjem vanjskog signala i bez djelovanja vanj
skog signala. Stanje koje je mogue promijeniti samo djelovanjem vanjskog signa
la naziva se stabilno stanje. Stanje koje se mijenja bez djelovanja vanjskog signala
naziva se kvazistabilno stanje. Na temelju moguih kombinacija stanja razlikuju
se tri vrste multivibratora:
- bistabilni, kojemu su oba stanja stabilna
- monostabilni, koji ima jedno stabilno i jedno kvazistabilno stanje
- astabilni, koji ima oba stanja kvazistabilna.
Svaki od ovih multivibratora moe se izvesti s pomou logikih sklopova. M e
utim, u praksi se najvie koriste integrirane izvedbe pa e njima biti poklonjena
najvea pozornost. Osim toga postoje integrirani sklopovi koji se mogu koristiti i
kao monostabilni i kao astabilni multivibratori, tzv. vremenski sklopovi od kojih
se obrauje jedan primjer.
MULTIVIBRATORI U D IG ITALNO J ELEKTRONICI

4.1. BISTABILMI MULTIVIBRATORI
SR-bistabil
Upravljani bistabi!
D-bistabil
Bridom upravljani bistabil
JK-bistabil
Dvostruki bistabil
Bistabil s asinkronim ulazima
Integrirane izvedbe bistabila
Za digitalne sklopove obraene u prethodnim poglavljima karakteristino je
da stanje izlaza ovisi o trenutnom stanju na ulazima. Novo stanje na izlazu ne ovi
si o prethodnom stanju izlaza. Takvi sklopovi nemaju svojstvo pamenja i nazivaju
se kombinacijski sklopovi (engl. combinational circuits).
Meutim, za gradnju digitalnih ureaja neophodni su i sklopovi koji mogu za
pamtiti neko stanje na ulazu i nakon njegove promjene. Takvi sklopovi nazivaju se
sekvencijsl ili slijedni sldopovi (engl. sequential circuits).
Temeljni sklop sa svojstvom pamenja u digitalnoj elektronici je bistabilni mul-
tivibrator, krae bistabil (engl. bistable multivibrator, flip-flop). Ve je prije spo
menuto da bistabil ima dva stabilna stanja (otuda i naziv sklopa) koja se oznaa
vaju binarnim simbolima 0 i 1. Prema tome, ovisno o stanju u kojemu se nalazi,
bistabil pamti 0 ili 1.
Bistabil ima dva izlaza koji se obino oznaavaju s Q i Q ). Kad je na izlazu Q
napon koji odgovara logikoj jedinici, tada je bistabil u stanju 1. Istodobno je na
izlazu <2 stanje 0. Kad je na izlazu Q napon koji odgovara logikoj nuli, tada je
bistabil u stanju 0. Istodobno je na izlazu Q stanje 1. Stoga se izlaz Q naziva pra
vim izlazom bistabila. Kako je stanje izlaza Q komplement od stanja na pravom
izlazu, to se izlaz Q naziva komplementarnim izlazom bistabila.
Svaki bistabil ima vie ulaza preko kojih se moe postaviti u eljeno stanje.
Prema djelovanju signala na ulazima, ima nekoliko osnovnih tipova bistabila. Dje
lovanje ulaza prikazuje se tablicama stanja. Staro stanje bistabila oznaavat e se
oznakom Q0, a novo stanje oznakom Q. Treba napomenuti da se u strunoj litera
turi i tvornikim podacima proizvoaa integriranih digitalnih sklopova vrlo esto
rabe i oznake Q za staro stanje i Q+I za novo stanje bistabila.
SR-BISTABIL
Primjer izvedbe osnovnog spoja bistabila uporabom sklopova NILI prikazan je na
slici 4.1. Ulazi bistabila oznaeni su slovima S i R (od engl. set i reset). Kad je na
oba ulaza stanje 0, bistabil ostaje u zateenom stanju, tj. ne mijenja stanje. D o
voenjem stanja 1 na ulaz S, uz stanje 0 na ulazu R, bistabil se postavlja u stan je.
1. Izlaz Q prelazi u stanje 1 ako je prethodno bio u stanju 0, odnosno ostaje u sta
nju 1 ako je prethodno bio u stanju 1. Dovoenjem stanja 1 na ulaz R, uz stanje 0
na ulazu S, bistabil se postavlja u 0. Izlaz Q prelazi u stanje 0 ako je prethodno
bio u stanju 1, odnosno ostaje u stanju 0 ako je prethodno bio u stanju 0. Ako je
na oba ulaza istodobno stanje 1, bit e tog trenutka oba izlaza u stanju 0. Meu
tim, ovo stanje izlaza nije stabilno jer pri prijelazu oba ulaza u stmije 0 nije mogu
e pouzdano utvrditi koje e stanje biti na izlazu Q, odnosno Q . Stoga se ova
kombinacija ne koristi, odnosno smatra se zabranjenom (engl. not allovved).
a) b)
Ulazi Iz la z i
R : S Q Q
s Q 0 0 Q Qo
R O
0 1 i 0
1 0 0 1
* nestabilno stanje 1 1 o' o'
Siika 4.1. SR-bistabil izveden uporabom sklopova NILI a) logika shema, b) simbol, c) tablica stanja
Iz izloenog opisa vidi se da ovakav sklop pamti podatak 1, odnosno 0. Moglo

bi se rei da je u njemu podatak zatvoren zasunom (engl. latched). Radi toga se u
engleskoj literaturi esto za ovaj jednostavni tip bistabila koristi naziv latch.
Primjer_______________
Utvrditi oblik napona na izlazu Q jednostavnog SR-bistabila prema zadanoj

pobudi (slika 4.2.). Poetno stanje bistabila Q = 0.
Prvi impuls (stanje 1) na ulazu S uz istodobno stanje 0 na ulazu R dovodi bis
tabil iz stanja 0 u stanje 1. U vremenu do dolaska drugog impulsa oba ulaza su
u stanju 0 pa nema promjene stanja izlaza Q. Izlaz Q ostaje u stanju 1 i nakon
prestanka djelovanja impulsa na ulaz S.
Drugi impuls na ulazu S ne izaziva promjenu stanja jer je bistabil ve u stanju
1. Bistabil je mogue vratiti u stanje 0 dovoenjem impulsa na ulaz R (stanje
1) uz istodobno stanje 0 na ulazu S (slika 4.2.).
S O SJ T
Slika 4.2. Djelovanje impulsa R
na ulaze jednostavnog J T _
SR-bistabila R O
q_ t
Osim sklopova NILI mogu se za jednostavni bistabil (latch) upotrijebiti i sklo

povi NI.
MULTIVIBRATORI U DIG ITALNO J ELEKTRONICI

Prim jer
Analizirati rad jednostavnog bistabila izvedenog uporabom sklopova NI. Napi

sati tablicu stanja. Po emu se izvedba sa sklopovima NI razlikuje od izvedbe
sa sklopovima NILI?
Stanje 0 na oba ulaza kod ovog je sklopa nedoputena kombinacija. Ova kom
binacija trenutno dovodi oba izlaza u stanje 1, ali nakon prestanka njezina dje
lovanja nije mogue pouzdano utvrditi kakvo e stanje biti na izlazu. Bistabil
se postavlja u stanje 1 dovoenjem stanja 0 na ulaz S uz istodobno stanje 1 na
ulazu R . Povrat bistabila u stanje 0 mogu je dovoenjem stanja 0 na ulaz R
uz stanje 1 na ulazu S . Stanje 1 na oba ulaza istodobno ne mijenja stanje izla
za. Budui da je djelovanje signala na ulazima bistabila izvedenog sa sklopovi
ma NI invertirano u odnosu na djelovanje kod bistabila izvedenog sa sklopovi
ma NILI, ulazi ovakvog jednostavnog bistabila mogu se oznaiti slovima S i R i
znakom inverzije (slika 4.3.).
a) b)
U lazi Izlazi
S 0
Q R Bili! o Q
R Q 0 0 1' i'
0 1 0 i
c S 0 _ 1 0 i 0
0 1 1 Qo Qo
d R Q
* nestabilno stanje
Slika 4.3. Jednostavni bistabil izveden s pomou sklopova NT:

a) logika shema, b) simbol, c) tablica stanja
UPRAVLJANI SR-BISTABIL
Bistabili su osnovni elementi mnogih sloenih digitalnih sklopova. Da bi se u ta
kvom sloenom sklopu mogao sinkronizirati rad skupine bistabila, potrebno je da
bistabili, osim ulaza S i R (ulazi za podatke), imaju poseban ulaz za upravljanje na
koji se dovode upravljaki impulsi ili impulsi ritma (engl. clock pulse). Od engles
kog naziva za ulaz impulsa ritma dolaze i najee koritene oznake ovog ulaza:
C LK ili CP. Ulazi za podatke S i R nazivaju se tada sinkroni ulazi (engl. synchro-
nous inputs). Bistabili s ulazom za upravljanje nazivaju se upravljani bistabili
(engl. clocked flip-flop).
Upravljaki sklop (engl. pulse-steering circuit) upravljanog bistabila, ostvaren
sklopovima I (slika 4.4.) omoguuje ili zabranjuje pristup podatka s ulaza S i R u
sam bistabil. Kad je upravljaki ulaz CP u stanju 0, oba neposredna ulaza bistabila
su u stanju 0 bez obzira na stanje ulaza S i R. Stoga bistabil zadrava prethodno
stanje. Prijelaz iz stanja 0 u stanje 1 na upravljakom ulazu omoguuje vezu ulaza
S i R s ulazima samog bistabila i u skladu s tim odgovarajuu promjenu stanja na
izlazima. Bistabil istih svojstava moe se izvesti i sa sklopovima NI (slika 4.5.).
a) b)
CP s R u 0
0 X X Qo
1 0 0 Qo Qo
1 0 1 0 1
1 1 0 1 0
1 1 1 o' o'
* nestabilno stanje
d)
s 0
CP
R 0
Slika 4.4. Upravljani SR-bistabil: a) logika shema, b) tablica stanja, c) pojednostavnjena

logika shema, d) simbol
Slika 4.5, Upravljani SR-bistabil ostvaren uporabom sklopova NI
Primjer
Utvrditi oblik napona na izlazu Q upravljanog SR-bistabila uz zadanu pobudu

(slika 4.6.). Poetno stanje bistabila je 2 = 0.
Pri prvom upravljakom impulsu na ulazima S i R stanje je 0. Zbog toga izlaz
Q ostaje u poetnom stanju. Pri dolasku drugog impulsa ritma na ulazu S je
stanje 1, a na ulazu R stanje 0. U tim uvjetima bistabil iz poetnog stanja 0

prelazi u stanje 1. Pri dolasku sljedeeg impulsa stanje na ulazima S i R jedna
ko je kao i kod prethodnog impulsa. Zato sada stanje izlaza ostaje nepromije
njeno. Stanje se ne mijenja ni kod etvrtog impulsa ritma jer je tada na ulazi
ma S i R stanje 0. Bistabil pamti prethodni podatak s ulaza S = 1 i R = 0. Sta
nje na izlazu Q mijenja se tek kod petog impulsa jer je u tom trenutku na ula
zu S stanje 0, a na ulazu R stanje 1.
CP _
s Q
s_
CP
R 0
0
Slika 4.6. Djelovanje impulsa na upravljani SR-bistabil
D-BISTABIL
D-bistabil ima jedan sinkroni ulaz. Za vrijeme djelovanja impulsa ritma (CP = 1)
stanje s ulaza prenosi se na izlaz. Ako je na ulazu D stanje 0, tada e i na izlazu Q
biti stanje 0. Ako je na ulazu D stanje 1, tada e i na izlazu Q biti stanje 1 (slika
4.7.).
b)
CP l ,1 Q
S Q D
0 X Qo Qo
CP CP
1 0 0 i
R Q
4 > - 1 1 1 0
Slika 4.7. D-bistabil: a) logika shema, b) simbol, c) tablica stanja
Prirnjsr_________________________________________________________________
Utvrditi oblike napona na izlazu Q D-bistabila uz zadanu pobudu (slika 4.8.).

Poetno stanje bistabila je <2 = 0.
Prvi impuls ritma postavlja bistabil u stanje 1 prema stanju na ulazu D. To sta
nje ostaje na izlazu Q i nakon prestanka djelovanja impulsa ritma (bistabil
pamti). Promjena stanja na ulazu D izmeu dvaju impulsa ritma ne utjee na
stanje izlaza. Pri nailasku drugog impulsa ritma na ulazu D je stanje 1 pa sta
nje izlaza Q ostaje u tom trenutku nepromijenjeno. Meutim, za vrijeme traja
nja istog impulsa ritma dolazi do promjene stanja na ulazu D, to uzrokuje is
tovjetne promjene na izlazu Q.
Slika 4.8. D jelo v an je im pulsa n a u pravljani D -bistabil
BRIDOM UPRAVLJANI BISTABILI

Da bi se smanjio utjecaj moguih smetnji na sinkronim ulazima, upravljani bista
bili izvode se tako da je pristup podatka sa sinkronih ulaza mogu samo u trenut
ku promjene stanja na upravljakom ulazu. Takvi bistabili nazivaju se bridom
upravljani ili bridom okidani bistabili (engl. edge-triggered flip-flop). U njima se
prije upravljakog sklopa nalazi sklop za detekciju brida impulsa ritma (slika 4.9.).
--------------
CPi
JT 1
--------------- n
sklop za upravljaki
detekciju brida sklop bistabil
Slika 4.9. Pojednostavnjeni prikaz bridom upravljanog SR bistabila
Impuls ritma dovodi se na ulaze sklopa I, odnosno NILI, izravno i preko in-
vertora (slika 4.10.). Zbog kanjenja uzrokovanog invertorom, stvara se od impul
sa ritma vrlo uski impuls pri njegovu rastuem bridu na izlazu sklopa I, odnosno
padajuem bridu na izlazu sklopa NILI. Na taj nain signal sa sinkronih ulaza ima
pristup u bistabil znatno krae vrijeme od trajanja impulsa ritma.
Slika 4.10. Sklop za detekciju brida impulsa ritma: a) rastui brid, b) padajui brid
MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI 177

Za bistabil kod kojega se promjena stanja na izlazu Q zbiva pri rastuem bridu
impulsa ritma kae se da je okidan rastuim ili pozitivnim bridom (engl. positive
going transition). Bistabil kod kojega se promjena stanja zbiva pri padajuem bri
du impulsa ritma okidan je padajuim ili negativnim bridom (engl. negative going
transition).
b)
h
CP s li Q CP s R Q
0 X X Qo o X X Qo
s 0 .9 0
f 0 0 Qo 1 0 0 Qo
- > C P >C P
f 0 1 0 - 1 0 1 0
R 0 t
H U 1 0
1 0 i 1 1
t 1 1 i* 1 1 1 1*
f promjena na rastui brid i promjena na padajui brid

* neodreeno stanje
Slika 4.11. Simboli i tablice stanja bridom okidanih SR-bistabila: a) rastuim bridom, b) padajuim
bridom
Primjer_________________________________________________________________
Utvrditi oblik napona na izlazima Q bistabila B I i B2 uz istovjetnu pobudu

(slika 4.12.).
Bistabil BI mijenja stanje na rastui brid, a bistabil B2 na padajui brid impul
sa ritma. Otuda razlika u odzivu na istovjetnu pobudu.
B1
S Q
CP
JI J I
>CP
s 1
R Q
B2 R
S Q
Q1
>CP
R 0
02
Slika 4.12. Djelovanje impulsa ritma na bridom okidani SR-bistabil
CP I D Q CP o
D 0 D 0
0 X Qo 0 X Qo
>-CP >CP
t 0 0 i 0 0
0 0 1 1 1
t 1 1
t okianje rastuim bridom | okidanje padajuim bridom
Slika 4.13. Simboli i tablice stanja bridom okidanih D-bistabila a) rastuim bridom b) padajuim
bridom
Primjer _________ ____________ ___________ ____________________
Utvrditi oblik napona na izlazu Q bridom okidanog D-bistabila uz zadanu po

budu (slika 4.14.). Poetno stanje bistabila <2 = 0.
Rastui brid prvog impulsa ritma postavlja bistabil u stanje 1 prema stanju na
ulazu D. Rastui brid drugog impulsa ritma ne mijenja stanje na izlazu bistabi
la jer je u tom trenutku na ulazu D stanje 1. Promjene koje se dogaaju na
ulazu D za vrijeme trajanja drugog impulsa ritma ne prenose se na izlaz kod
bridom okidanog bistabila (usporedite djelovanje istovjetne pobude na D-bi-
stabil u primjeru sa slike 4.8.). Rastui brid treeg impulsa ritma postavlja bi
stabil u stanje 0 prema stanju na ulazu D (slika 4.14).
Slika 4.14. Djelovanje impulsa ritma na bridom okidani D-bistabil

JK-BISTABIL
JK-bistabil izveden je tako da je mogue na oba ulaza istodobno dovesti stanje 1.
U tom sluaju bistabil pri dolasku svakog impulsa ritma mijenja stanje (engl. tog-
gle mode). Za ostale mogue kombinacije stanja na ulazu djeluje kao SR-bistabil.
Okidanje bistabila mogue je rastuim ili padajuim bridom impulsa ritma (slika
4.15.).
a)
CPi
CP JT _L
o
sklop za etektiranje upravljaki
brida impulsa ritma sklop bistabil
b)
CP / . /< Q Q I K <2 I
J 0
0 X X Qo Qu 0 X X Qo Qo
t 0 0 Q0 Qo 1 0 0 Qo Qo
>CP
T 0 1 0 i 4 0 1 0 i
K 0 t 1 0 i 0 4 1 0 i 0
T 1 1 Qo Qo 4 1 1 Qo Qo
Slika 4.15. JK-bistabil: a) pojednostavnjena logika shema, simbol i tablica stanja bistabila, b) bistabil
okidan rastuim bridom, c) bistabil okidan padajuim bridom
Primjer_________________________________________________________________
Utvrditi oblik napona na izlazu Q bistabila JK uz zadanu pobudu (slika 4.16.)

Poetno stanje bistabila <2 = 0.
J 0
>CP
K 0
Slika 4.16. D ijeljen je frekvencije s p o m o u JK -bistabila
Ulazi J i K spojeni su zajedno na izvor signala. Dok je stanje J = K = 0, impulsi
ritma ne dovode do promjene stanja bistabila. Pri stanju J ~ K = 1 svaki impuls ri
tma mijenja stanje bistabila. Iz dijagrama izlaznog napona vidi se da je u tom ra
zdoblju perioda izlaznog napona dva puta vea od periode impulsa ritma. Dakle,
JK-bistabil pri stanju J =K = 1 dijeli frekvenciju impulsa ritma s dva.
DVOSTRUKI BISTABIL
Sva tri tipa bistabila, s obzirom na djelovanje sinkronih ulaza (SR, JK i D), mogu
biti izvedeni kao dvostruki bistabili (engl. master-slave flip-flop). Na slici 4.17.
prikazana je logika shema dvostrukog JK-bistabila. Impuls ritma dovodi se na
ulaz glavnog bistabila (engl. master) izravno, a na ulaz pomonog (engl. slave)
preko invertora.
Dok je na ulazu za impuls ritma stanje 0, signali sa sinkronih ulaza / i I< ne
mogu djelovati na stanje glavnog bistabila. Istodobno je mogu prijenos pretho
dnog stanja glavnog bistabila u pomoni.
Kad se na ulaz CP dovede impuls ritma (stanje 1), prekida se veza izmeu
glavnog i pomonog bistabila, a uspostavlja veza izmeu sinkronih ulaza i glavnog
bistabila. To omoguuje djelovanje signala sa sinkronih ulaza na stanje glavnog
bistabila. Meutim, novo se stanje glavnog bistabila zbog prekinute veze s pomo
nim bistabilom (stanje 0 na upravljakim sklopovima NI) ne moe prenijeti na
izlaz Q pa na njemu ostaje staro stanje za sve vrijeme trajanja impulsa ritma.
Slika 4.17. D v o stru k i JK-bistabil: a) logika sh em a, b) sim bol, c) dijagram u laznih i izlaznih n ap o n a

Prestankom djelovanja impulsa ritma (stanje 0 na ulazu CP) prekida se veza
izmeu sinkronih ulaza i glavnog bistabila i ponovo uspostavlja veza izmeu glav
nog i pomonog bistabila. Novo stanje glavnog bistabila prenosi se u pomoni bis
tabil, tj. na izlaz Q (slika 4.17.c).
Prema tome, stanje sa sinkronih ulaza sprema se u bistabil za vrijeme trajanja
impulsa ritma, ali se pojavljuje na izlazu tek po njegovu zavretku, tj. s odgodom
u trajanju impulsa ritma. To u nekim primjenama (npr. kod posmanih registara)
moe biti vrlo korisno. Meutim, nedostatak je dvostrukog bistabila to za vrijeme
trajanja impulsa ritma moe i kratkotrajna smetnja djelovati kao signal koji e us
postaviti novo stanje bistabila (slika 4.18.a).
a) b)
Slika 4.18. Djelovanje smetnje na dvostruki bistabil: a) osnovna izvedba, b) izvedba s bridom
okidanim glavnim bistabilom
Zbog toga se upravljaki dio glavnog bistabila modificira tako da je pristup si

gnala u njega mogu samo za kratko vrijeme iza rastueg brida impulsa ritma.
Dakle, glavni bistabil je zapravo rastuim bridom okidani bistabil. Takav dvostruki
bistabil ima upravljaki ulaz oznaen kao svi bridom upravljani bistabili (slika
4.18.b). Prijenos stanja iz glavnog u pomoni bistabil zbiva se normalno nakon
prestanka trajanja impulsa ritma. Ovako izveden dvostruki bistabil (engl. master
slave with data lockout feature) nee promijeniti stanje na prije spomenutu sme
tnju na sinkronom ulazu.
BISTABILI S ASINKRONIM ULAZIMA

Ponekad je potrebno postaviti bistabil u odreeno stanje neovisno o djelovanju si
gnala sa sinkronih i upravljakog ulaza. Zbog toga veina bistabila ima osim sin
kronih i tzv. asinkrone ulaze (engl. asynchronous inputs). Njima se obino bistabi
li postavljaju u eljeno poetno stanje. Ulaz oznaen oznakom PR (od engl. pre-
set) slui za postavljanje bistabila u stanje 1, a ulaz oznaen oznakom CLR (od
engl. clear) slui za postavljanje bistabila u stanje 0.
Na slici 4.19. prikazana je logika shema, simbol i tablica stanja upravljanog
SR-bistabila s asinkronim ulazima, Iz logike sheme i tablice stanja vidi se da, dok
je bilo koji od asinkronih ulaza u stanju 0, nije mogu sinkroni rad bistabila. S ob
zirom na injenicu da asinkrone ulaze mogu imati svi tipovi bistabila, moe se
izvesti opa tablica stanja za asinkrone ulaze (tablica 4.1.a). U prikazanoj izvedbi
aktivni signal na asinkronim ulazima je stanje 0. Zbog toga su asinkroni ulazi
oznaeni na simbolu znakom inverzije. Meutim, asinkrone ulaze mogue je
izvesti i tako da je aktivni signal stanje 1 (tablica 4.1.b). U tom sluaju na simboli
ma nema oznaka inverzije na asinkronim ulazima.
a) b)
PR
PR CLR CP R > Q (2
0 0 X X X 1 1
0 1 X X X 1 0
1 0 X X X 0 1
1 1 0 X X Qo Qo
1 1 1 0 0 Qo Qo
1 1 1 0 1 1 0
1 1 1 1 0 0 i
* neodreeno stanje 1 1 1 1 1 1' i'
k
S
PR
Q ---
>CP
_ R Q _
CLR
Slika 4.19. Upravljani SR-bistabil s asinkronim ulazima: a) logika shema, b) tablica stanja, c) simbol
Tablica 4.1. Djelovanje asinkronih ulaza bistabila
a) PR CLR Q Q b) PR CLR 0
0 0 i i 0 0 sinkroni rad
0 1 i 0 0 1 0 1
1 0 0 i 1 0 1 0
1 1 sinkroni rad 1 1 1 1
Uz oznake PR i CLR u tvornikim podacima proizvoaa integriranih digital

nih sklopova mogue je za asinkrone ulaze sresti esto i oznake SD i RD (od engl.
set direct i reset direct). Ponekad je mogue naii i na oznake S i R ( kod JK i D-
bistabila) i ne treba ih zamijeniti s oznakama za sinkrone ulaze SR-bistabila.
Primjer_________________________________________________________________
Utvrditi oblik napona na izlazu bistabila s asinkronim ulazima uz zadanu po

budu (slika 4.20.).

Stanje 0 na asinkronom ulazu CLR zadrava bistabil u stanju 0 bez obzira na
stanje na upravljakom i sinkronim ulazima. Tek kad ulaz CLR prijee u sta
nje 1 (drugi asinkroni ulaz PR ve je od prije u stanju 1), mogue je djelovanje
signala sa sinkronih ulaza S i R. U trenutku kad asinkroni ulaz PR prijee iz
stanja 1 u stanje 0, ponovo je onemogueno djelovanje signala sa sinkronih
ulaza. Bistabil prelazi u stanje 1 u kojem ostaje do daljnjega.
Slika 4.20. Djelovanje sinkronih i asinkronih ulaza SR-bistabila
INTEGRIRANI BISTABILI
Kao to je ve spomenuto, u digitalnoj elektronici koriste se integrirane izvedbe
bistabila. U skupinama TTL i CMOS vrlo je velik izbor razliitih tipova bistabila.
Stoga je za optimalnu primjenu potrebno poznavati najvanije karakteristine ve
liine (parametre) koje navode proizvoai u tvornikim podacima. Osim opih
param etara razmatranih u poglavlju o logikim sklopovima pojavljuju se i neki
specifini samo za bistabile.
a) b)
Slika 4.21. V rijem e postavljanja i dr a n ja bistabila
D a bi pouzdano dolo do promjene stanja bistabila, potrebno je da signal na
sinkronim ulazima bude trajno prisutan odreeno vrijeme prije i poslije dolaska
djelotvornog brida upravljakog impulsa. Podaci o tome nazivaju se vrijeme pos
tavljanja (engl. setup time) i vrijeme dranja (engl. hold time).
Vrijeme postavljanja ts je vrijeme potrebno da signal bude prisutan na sinkro
nom ulazu prije nailaska djelotvornog brida upravljakog impulsa (slika 4.21.a).
Vrijeme dranja tH je vrijeme potrebno da signal bude prisutan na sinkronim
ulazima nakon dolaska djelotvornog brida upravljakog impulsa (slika 4.21.b).
Vrijeme kanjenja (engl. propagation delay) je vrijeme koje protekne od tre
nutka dolaska djelotvornog brida impulsa ritma (kad djelotvorni brid dostigne
50% iznosa promjene) do trenutka promjene stanja na izlazu bistabila (kad dosti
gne 50% vrijednosti ukupne promjene). Vrijednosti vremena kanjenja pri prijela
zu iz stanja 0 u stanje 1 i obrnuto nisu istih iznosa. Osim toga, na vrijeme kanje
nja utjee broj ulaza kojim je optereen izlaz bistabila. Na isti nain definirano je
vrijeme kanjenja s obzirom na promjenu koju izaziva signal na sinkronim ulazima
(slika 4.22.).
Slika 4.22, Vrijeme kanjenja bistabila
M aksimalna frekvencija impulsa ritm a f max (engl. maximum clock frekvency)

najvea je frekvencija koju moe imati impuls ritma a da pouzdano mijenja stanje
bistabila. Proizvoai u tvornikim podacima daju tipinu ili minimalnu (najmanju
zajamenu) vrijednost za f max. To znai da stvarne vrijednosti pojedinih primjeraka
bistabila istog tipa i oznake mogu biti i vee.

Da bi impuls ritma pouzdano djelovao na bistabil, mora imati odreeno traja
nje. Vrijeme trajanja stanja visoke razine impulsa ritma tw(H) (engl. clock pulse
high time) najmanje je potrebno vrijeme trajanja impulsa ritma da bi pouzdano
djelovao na bistabil. Vrijeme trajanja stanja niske razine impulsa ritma tw(Lj (engl.
clock pulse low time) najmanje je potrebno vrijeme izmeu dvaju impulsa ritma
za njihovo pouzdano djelovanje na bistabil (slika 4.23).
L
tw(H) , W) ,
Slika 4.23. Potrebno vrijeme trajanja impulsa ritma
Aktivno vrijeme trajanja asinkronog signala (engl. asynchronous active pulse

width) podatak je kojim proizvoa kazuje koliko najmanje mora trajati djelotvor
ni signal na asinkronom ulazu da bi pouzdano djelovao na bistabil.
Za pouzdano djelovanje impulsa ritma na bistabil neophodno je da njegovo
vrijeme porasta tr i vrijeme pada tf bude dovoljno kratko. Proizvoai obino daju
taj podatak zajedniki za bistabile pojedine skupine ili podskupine. Ovi podaci se
znatno razlikuju od proizvoaa do proizvoaa. Openito vrijeme porasta impul
sa ritma treba biti <50 ns za bistabile iz skupine TTL, odnosno <200 ns za bistabi
le iz skupine CMOS.
a) 1/2 7473 b) 7473 74LS73

J Q J1 J1
C1 >C1
c CP
K1 K1
KR 0 R1 R1 ~
J2 J2 _
C2 >C2
1/2 74LS73 K2 K2
R2 R2 =
J Q
>CP
CP :7 K n
><i o>c

0 X X X U 1
1 n 0 0 Qo Qo
1 n 0 1 0 i
1 JI 1 0 1 0
1 JI 1 1 a Qo
Slika 4.24. Integrirani bistabil 7473: a) simbol prema amerikim standardima, b) simbol prema IEC,
c) tablica stanja
Integrirani sklopovi 7473 i 74107 sadre u jednom kuitu dva istovjetna i m e
usobno neovisna JK-bistabila s jednim asinkronim ulazom. Radi se o dvostrukom
upravljanom bistabilu. To znai da signal na sinkronim ulazima mora biti prisutan
za trajanja impulsa ritma. Izvedbe iz podskupine Schottky male snage (74LS73 i
74LS107) bridom su okidani JK-bistabili. Kod njih signal mora biti prisutan samo
za vrijeme postavljanja ts prije dolaska djelotvornog brida.
Integrirani sklop 7474 je sklop koji sadri dva D-bistabila okidana rastuim
bridom. Uz sinkroni rad mogu je i asinkroni preko ulaza RD i SD (slika 4.25.).
a) b)
k
D^ d Q Hi M CP D .u U
0 0 X X 1* i*
=-CP
0 1 X X 1 0
i 0 X X 0 1
i 1 t 0 0 1
i 1 t 1 1 0
* nestabilno stanje traje samo dok je SD= RD= 0

T okidanje rastuim bridom
Slika 4.25. Integrirani bistabil 7474: a) simbol prema amerikim standardima, b) simbol prema IEC,
c) tablica stanja
Integrirani sklop 7475 sadri etiri jednostavna upravljana D-bistabila (latch).

Upravljaki ulaz je zajedniki za po dva bistabila (slika 4.26.).
a) b)
k k
Eo-1 E2 -3 D Q -
C1
DO QO
C2 0 X Qo Qo
QO
1 0 0 l
D1 Q1 je
Q1 1 1 1 0
D2 02 1D
02
D3 Q3
03 1D
2D
2D
Slika 4,26. Integrirani bistabil 7475: a) simbol prema amerikim standardima, b) simbol prema IEC,
c) tablica stanja

\ cp D s lit CLR Q Q b) CP, / ' K PR CLR m 1
1 0 0 0 0 i T 0 0 0 0 Qo Qo
t 1 0 0 1 0 t 0 1 0 0 0 i
i X 0 0 Qo Qo t 1 0 0 0 1 0
X X 0 1 0 i t 1 1 0 0 Qo Qo
X X 1 0 1 0 1 X X 0 0 Qo Qo
X X 1 1 1* 1* X X X 0 1 0 i
* nestabilno stanje X X X 1 0 i 0
4. padajui brid
t rastui brid X X X 1 1 i* i'
PR PR
D Q J Q
>CP >CP
Q K Q
CLR CLR
4013 4027
Slika 4.27. Simbol i tablica stanja primjera integriranih bistabila iz skupine CMOS
Integrirani sklopovi 4013 i 4027 bistabili su iz skupine CMOS. Radi se o bri

dom upravljanim bistabilima. 4013 je integrirani sklop koji u jednom kuitu ima
dva istovjetna meusobno neovisna D-bistabila (slika 4.27.a). 4027 je integrirani
sklop koji u jednom kuitu sadri dva istovjetna i meusobno neovisna JK-bista-
bila (slika 4.27.b). Oba bistabila imaju i asinkrone ulaze s pomou kojih je mogu
e postaviti bistabile u eljeno stanje neovisno o djelovanju upravljakog ulaza.

aktivno vrijem e trajanja asinkronog impulsa (engl. asynchronous activepulse vvidth)

- najmanje potrebno trajanje djelotvornog signala na asinkronom ulazu
asinkroni ulazi (engl. asynchronous inputs)
- ulazi pomou kojih je mogue bistabil postaviti u eljeno stanje neovisno o
impulsu ritma i stanju na sinkronim ulazima
bistabilni multivibrator, bistabil (engl. bistable multivibrator, flip-flop)
- multivibrator s dva stabilna stanja
bridom okidani bistabil (engl. edge-triggered flip-flop)
- upravljani bistabil kod kojega se prihvat signala sa sinkronih ulaza zbiva za
vrijeme trajanja porasta (rastui brid) ili pada (padajui brid) impulsa ritma
D-bistabil (engl. D flip-flop)
- upravljani bistabil s jednim sinkronim ulazom ije se stanje prenosi na izlaz
sinkrono s impulsom ritma
detektor brida (engl. edge detector)
- sklop u upravljakom dijelu bistabila kojim se postie djelovanje podatka sa
sinkronih ulaza samo za vrijeme porasta ili pada impulsa ritma (bridom oki
dani bistabili)
dvostruki bistabil (engl. master-slave flip-flop)
- upravljani bistabil koji se sastoji od dva bistabila. Signal sa sinkronih ulaza
djeluje na ulaz bistabila za vrijeme trajanja impulsa ritma, ali se stanje izlaza
mijenja tek po zavretku impulsa ritma
dvostruki upravljani bridom okidani bistabil (engl. master-slave flip-flop with data
lockout)
- dvostruki upravljani bistabil kod kojega signal sa sinkronih ulaza moe dje
lovati na ulaz bistabila samo za vrijeme trajanja porasta impulsa ritma (ras
tuim bridom okidani glavni bistabil); stanje na izlazu mijenja se po zavret
ku impulsa ritma
im puls ritma (engl. clock pulse)
- impuls kojim se kod upravljanih bistabila doputa pristup signala sa sinkro
nih ulaza (ulaz za podatak) u bistabil
JK-bistabil (engl. JK flip-flop)
- upravljani bistabil s ulazima J i K koji mogu biti istodobno u stanju 1 pri e
mu bistabil mijenja stanje na svaki impuls ritma bez obzira na prethodno
stanje
maksimalna frekvencija impulsa ritma fmax (engl. maximum clocking frequency)
- najvea frekvencija impulsa ritma na koju bistabil jo pouzdano reagira
sinkroni ulazi (engl. synchronous inputs)
- ulazi upravljanih bistabila ije stanje odreuje stanje izlaza bistabila u skla
du s impulsom ritma

SR-bistabil (engl. SR flip-flop)
- bistabil s ulazima S i R kod kojega nije doputeno istodobno dovoenje sta
nja 1 na oba ulaza
stabilno stanje
- stanje multivibratora koje je mogue promijeniti samo djelovanjem odgova
rajueg signala na pripadni ulaz
upravljani bistabil (engl. clocked flip-flop)
- bistabil koji ima poseban ulaz za impuls ritma kojim se upravlja prihvat si
gnala s ulaza za podatke (sinkronih ulaza)
vrijeme dranja t (engl. hold time)
- potrebno vrijeme prisutnosti signala na sinkronim ulazima nakon dolaska
djelotvornog brida impulsa ritma
vrijem e kanjenja bistabila fp
- vrijeme od dolaska djelotvornog brida signala (impuls ritma ili stanje asin
kronih ulaza) do promjene stanja na izlazu bistabila
vrijeme porasta tr i vrijeme pada t, impulsa ritma (engl. clock transition times: rise
time, fali time)
- najvee doputeno trajanje porasta i pada impulsa ritma uz koje impuls jo
pouzdano djeluje na bistabil
vrijeme postavljanja fs (engl. setup time)
- potrebno vrijeme prisutnosti signala na sinkronim ulazima prije dolaska dje
lotvornog brida impulsa ritma
vrijeme stanja visoke razine impuisa ritma i w(H) (engl. clock pulse high)
- najmanje potrebno trajanje stanja visoke razine (stanjel) impulsa ritma
vrijem e stanja niske razine impulsa ritma tw(L) (engl. clock pulse low)
- najmanje potrebno trajanje stanja niske razine (stanje 0) impulsa ritma
F T
upravljani bistabil
(latch)
rastuim bridom
okidani bistabil
padajuim bridom
okidani bistabil
dvostruki (impulsom
okidani) bistabil
dvostruki (bridom
okidani) bistabil
Slika 4.28. Pregled razliitih naina upravljanja bistabilima
MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI 191

SR-bistabil (latch) Upravljani
S R Q CP S R Q
S 0
0 0 Qo 0 X X Q0
0 1 0 S Q 1 0 0 Qo
R Q
1 0 1 CP 1 0 1 0
1 1 nk 1 1 0 1
R 0
1 1 1 nk
Rastuim bridom Padajuim bridom

CP S R Q CP s R c>
0 X X Qo 0 X X Qo
S 0 t 0 0 Qo S 0 l 0 0 Qo
>CP t 0 1 0 >CP 4 0 1 0
t 1 0 1 4 1 0 1
R 0 R 0
t 1 1 nk 4 1 1 nk
Dvostruki, impulsom Dvostruki, bridom

unravliani SR-histabil
CP s R Q CP s E :f Q
0 X X Qo 0 X X Q
S 0 JT 0 0 Qo S 0 JT 0 0 Qo
CP J I 0 1 0 >CP JT 0 1 0
-
JI 1 0 1 JT 1 0 1
R 0 fl 0
J I 1 1 nk JT 1 1 nk
Rastuim bridom Padajuim bridom

U ] j fC Q CP 1 k Q
0 X X Qn 0 X X Qa
J 0 r 0 0 Qo J 0 4 0 0 Qo
>CP t 0 1 0
>C P 4 0 1 0
t 1 0 1 4 1 0 i
K 0 K 0
t 1 1 a 4 1 1 Qo
Dvostruki, impulsom Dvostruki, bridom

CP I 1 k Q CP / i i l Q
0 X X Qn 0 X X Qo
J 0 JT 0 0 Q0 J 0 JT 0 0 Qo
CP JT 0 1 0 JT 0 1 0
>C P
JT 1 0 1 JT 1 0 i
K 0 K 0
JT 1 1 a JT 1 1 Qo
Upravljani D-bistabil Rastuim bridom okidani

CP D Q CP D Q
D-bistabil
0 X 0 X Qu
D 0 J 0
1 0 0 t 0 0
CP 1 1 i >C P t 1 i
0 0
Padajuim bridom okidani Dvostruki, impulsom
D-bistabil
CP D Q upravljani D-bistabil
CP D Q
0 X Qu 0 X Qo
D 0 D
1 0 0 JT 0 0
>CP i 1 i CP JI 1 i
0
Dvostruki, bridom okidani

CP 1 D | o
D-bistabil
0 X Qo
D Q
JI 0 0
>CP JI 1 1
0
Bistabil s asinkronim Bistabil s asinkronim

ulazima (aktivni signal ulazima (aktivni signal
stanje 0) stanje 1)
PR CLR Q PI< CLR o
PR PR
0 0 0 nk 0 0 sr
0 1 1 0 1 0
1 0 0 1 0 1
CLR 1 1 sr CLR 1 1 nk
nk nestabilno stanje koje se ne koristi

sr sinkroni rad bistabila
t promjena stanja bistabila na rastui brid impulsa ritma
A promjena stanja bistabila na padajui brid impulsa ritma
J I impuls na ulazu CP
Slika 4.29. Pregled bistabila s obzirom na djelovanje signala sa sinkronih i asinkronih ulaza

Tablica 4.2. Tvorniki podaci integriranih bistabila skupine TTL
(prema podacim a proizvoaa Philips-Signetics, M otorola i Fairchild)
Oznaka sklopa 7437 74LS73 7474 74LS74 74F74 74S74 7475

74107 74LS107
fniax [MHz] min. 15 30 15 25 100 75 /
tip. 20 40 75 33 100 /
!'o [V] 2,4 2,7 2,4 2,7 2,7 2,7 2,4
h fMA] !,K 40 20 / / / / /
D / / 40 20 20 50 80
'x d 80 60 120 40 20 150 /
Sd / / 80 40 20 100 /
CP 80 80 80 20 20 100 /
E / / / / / / 180
hi. .. [mA] !,;< -1,6 -0,4 / / / / /
D / / -1,6 -0,4 -0,6 -3 -3,2
mB B b I -3,2 -0,8 -32 -0,8 -1,8 -6 /
''
n / / -1,6 -0,8 -1,8 -4 /
iM B U i -3,2 -0,8 -3,2 -0,4 -0,6 -4 /
/ / / / / / -6,4
kl r ImAj 16 8 16 8 20 20 16
[ns] CP-Q 25 20 25 25 5,8 9 /
lillilf
D-Q / / / / / / 30
V Sd-Q 25 20 25 25 4,3 6 /
b-Q / / / / / / 30
. [ml SPr Ul 40 30 40 40 5,8 9 /
D-e / / / / / / 25
R>V(2 40 30 40 40 6,4 13,5 /
E-Q / / / / / / 15
>K,m . [ns] CP 20 20 30 25 4,5 6 /
W> [nsl
.
47 / 37 25 4,5 7 /
" fn-J Rp, Sr, 25 25 30 25 4 7 /
s ' [ns] 0 20 20 20 2,5 3 20
hi [ns] 0 0 5 5 1 2 5
Tablica 4.3. Tvorniki podaci integriranih bistabila iz skupine CMOS
(prema podacim a proizvoaa M otorola i Hitachi)
Oznaka sklopa 4013 140271 ; :74AG107' :/74AGT:'' ' 74HC73
' '' ' 1 (VI

i 2 1.5 100 210 30
to 5 4.5
15 7 6,5
1. [mA] min II -0,44 -0,2 -24 -24 -4
: ; JQ -1,1 -0,5
15 -3.0 -1,5
hl liA] ' min; : 5I 0,44 0,51 24 24 4
:LiO 1,1 1,3
: 15 : : 3,0 3,4
trQ- | H tip. 5 180 180
; : 10 90 90
M
15 65 65
m i B ili 100 100

i 50 50
15 40 40
i i i i c / - g 5 175 175 10 7,5 25

tip. 10 75 75 6,0
h d m m S B m
g ltllM i 50 50
jjj| | U 5 175 175 5,5
m B B H I m H 10 75 75 6,0
: U) 50 50
H fi I I R)j-Q ' 5 350 350 8,5 5,5 31

tip. . 10 100 100 6,0
15 75 75
(. [ns] i i i 40 140 7 1 20
10 20 50
.I 15 35
?H - III 11 40 140 1,5 0,5 3

10 1 20 50
iiiiia iis B i J5 15 35
CP 5 250 330 7 3 16
10 100 110
illiia 70 75
m . Ins] Mm 5 125 125 4,5 3 16

In] . 10 50 50
\ 15: : 35 35
CP 15 15 0,5
i
: ;: :i o ; : . 5 5
15 4 4
MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI

1. Opiite svojstva bistabilnog multivibratora.

2. Navedite vrste bistabila s obzirom na djelovanje signala s ulaza za podatke.
3. Nacrtajte simbol i tablicu stanja SR-bistabila.
4. Opiite svojstva SR-bistabila.
5. Nacrtajte simbol i tablicu stanja za D-bistabil.
6. Opiite svojstva D-bistabila.
7. Nacrtajte simbol i tablicu stanja za JK-bistabil.
8. Opiite svojstva JK-bistabila.
9. Navedite vrste bistabila s obzirom na nain upravljanja.
10. Opiite djelovanje impulsa ritma na rad bistabila.
11. U emu je razlika izmeu impulsom upravljanog bistabila i bridom okidanog
bistabila?
12. Nacrtajte blok-shemu dvostrukog bistabila i opiite djelovanje impulsa ritma.
13. Opiite svojstvo dvostrukog bridom okidanog bistabila.
14. Opiite namjenu i djelovanje asinkronih ulaza bistabila.
15. Objasnite pojam vremena postavljanja bistabila. Koliko je vrijeme postavlja
nja integriranog bistabila 74107?
16. Objasnite pojam vremena dranja bistabila. Koliko je vrijeme dranja integri
ranog bistabila 7474?
17. Objasnite pojam vremena kanjenja bistabila. Koliko je vrijeme kanjenja in
tegriranog bistabila 7473?
18. to je to maksimalna frekvencija bistabila? Koliko ona iznosi za integrirani
bistabil 74LS73?
19. Koji se zahtjevi postavljaju na impuls ritma za pouzdano djelovanje?
20. Utvrdite oblik napona na izlazu Q bistabila uz zadanu pobudu (slika 4.30.a).
Poetno stanje bistabila je Q = 1.
21. Utvrdite oblik napona na izlazu Q bistabila okidanog zadnjim bridom uz za
danu pobudu (slika 4.30.b). Poetno stanje bistabila je Q = 0.
a)
S 0
>C P S I
R Q
R
b)
D 0
Slika 4.30. Pobuda na
>CP
ulazu bistabila:
a - a) zadatak 20.,
b) zadatak 21.
22, Utvrdite oblik napona na izlazu Q bridom okidanog JK-bistabila uz zadanu
pobudu (slika 4.31.a). Poetno stanje bistabila je Q = 0.
23. Utvrdite oblik napona na izlazu Q dvostrukog JK-bistabila uz zadanu pobudu
(slika 4.31.b). Poetno stanje bistabila je Q = 1.
J Q
t-C P
K 0
b)
J Q
{ >-CP
K Q
Slika 4.31. Pobuda na ulazu bistabila: a) zadatak 22., b) zadatak 23.
24. Kakvo stanje treba biti na ulazima JK-bistabila s asinkronim ulazima da bi se

bistabil pouzdano postavio u poetno stanje 0?
25. Kakvo stanje treba biti na ulazima JK-bistabila s asinkronim ulazima da bi
bistabil dijelio frekvenciju impulsa ritma s dva?
26. Kakvog e oblika biti izlazni napon bistabila sa slike 4.32.?
CP
J 0
>CP CLR
K n _
4 > - CLR J
Slika 4.32. Primjer primjene JK-bistabila (zadatak 26.)

4.2. MONOSTABILNI MULTIVIBRATORI
Osnovna svojstva monostabila
Integrirani monostabili iz skupine TTL
Integrirani monostabili iz skupine CMOS
OSNOVNA SVOJSTVA MONOSTABILA

Monostabilni multivibrator, krae monostabil (engl. monostable multivibrator, sin-
gle-shot, one-shot), multivibrator je koji ima samo jedno stabilno stanje. U tom sta
nju je na izlazu Q stanje 0, a na komplementarnom izlazu Q stanje 1. Odgovaraju
om pobudom, okidnim impulsom (engl. trigger pulse), sklop prelazi u tzv. kvazis
tabilno stanje. Tada je na izlazu Q stanje 1, a na Q stanje 0. U kvazistabilnom sta
nju sklop ostaje neko vrijeme tp odreeno elementima R i C. Nakon vremena tp
sklop se bez vanjske pobude vraa u prvobitno (stabilno) stanje (slika 4.33.).
H H rC Z h
o ~ L _ n _ r i
Slika 4.33. Monostabilni multivibrator
Monostabilni multivibrator se u digitalnoj elektronici najvie koristi za kanje

nje impulsa, odnosno onda kad je potrebno odgoditi ili produiti njegovo djelova
nje. No isto tako, mogue je s pomou monostabila od impulsa dugog trajanja do-
biti krai.
Monostabilni uinak mogue je postii s pomou spojeva logikih sklopova i
RC-mrea. Meutim, proizvoai digitalnih sklopova proizvode nekoliko tipova
integriranih izvedaba. Za njih je karakteristino da im se izvana dodaju otpornik i
kondenzator ija vremenska konstanta utjee na trajanje kvazistabilnog stanja. Svi
integrirani monostabili imaju barem dva ulaza za okidanje, koji se meusobno ra
zlikuju prema bridu kojim impuls uzrokuje promjenu stanja na izlazu. Osim prika
zanog okidanja rastuim bridom mogue je okidanje i padajuim bridom.
Integrirani monostabili mogu se prema djelovanju okidnih impulsa podijeliti u
dvije skupine: monostabili bez svojstva ponovnog okidanja (engl. nonretriggera-
ble) i sa svojstvom ponovnog okidanja (engl. retriggerable).
Kod monostabila bez svojstva ponovnog okidanja impulsi koji se dovode na
ulaz za okidanje za vrijeme trajanja kvazistabilnog stanja, ne djeluju na monosta-
Digitalna eleMronika I.
bil. Djelovanje okidnog impulsa mogue je tek po prestanku kvazistabilnog sta
nja.Takvim monostabilima mogue je, osim ostalih primjena, dijeliti frekvenciju
okidnih impulsa brojem koji ovisi o trajanju kvazistabilnog stanja (slika 4.34.a).
a) b)
Uu _ _
cc
. L
?
71 ! Tu
Q __ 1 Q _
tp
T, tp
fp
Slika 4.34. Djelovanje monostabila: a) bez svojstva ponovnog okidanja,

b) sa svojstvom ponovnog okidanja
Kod monostabila sa svojstvom ponovnog okidanja impulsi koji se dovode na

ulaz za okidanje za vrijeme trajanja kvazistabilnog stanja, djeluju na monostabil
tako da mu neprestano produuju kvazistabilno stanje. Kad je perioda ulaznog
napona kraa od trajanja kvazistabilnog stanja, odreenog elementima R i C, izlaz
Q ovakvog monostabila je stalno u stanju 1 (slika 4.34.b). Takav monostabil nije
mogue koristiti za dijeljenje frekvencije.
U ovom e se poglavlju razmotriti nekoliko primjera integriranih monostabila
iz skupina TTL i CMOS. Kao monostabil moe se koristiti i integrirani vremenski
sklop. O tome e biti govora u posebnom poglavlju.
INTEGRIRANI MONOSTABILI IZ SKUPINE TTL

Integrirani sklop 74121 je monostabil bez svojstva ponovnog okidanja. Ima tri ula
za za okidanje (slika 4.35.). Preko u la z a k (bilo kojeg ili oba) monostabil se okida
padajuim bridom, tj. prijelazom iz stanja 1 u stanje 0, uz uvjet da je istodobno na
ulazu B stanje 1. Pri tome je potrebno da brzina promjene signala na ulazima A
ne bude manja od 1 V/|is. Ako je sklop potrebno okidati sporijim promjenama
(do 1 V/s), koristi se ulaz B. Okidanje se zbiva na rastui brid, tj. prijelazom iz
stanja 0 u stanje 1. Pri tome mora barem jedan od ulaza A biti u stanju 0. Za po
uzdano okidanje potrebno je najmanje trajanje impulsa od 50 ns.
tp
Slika 4.36. Oblici napona pri promjeni stanja monostabila 74121
U stabilnom stanju na izlazu Schmittova okidnog sklopa je napon koji odgova

ra stanju 0. Invertor II na svom izlazu daje stanje 1 pa je na izlazu Q stanje 0, a
na <2 stanje 1. Kondenzator Cx nabijen je tako da je na izvodu Cx napon Ucc. Na
izvodu CJRXje napon koji izlaz invertora 12 dri u stanju 0.
Promjena stanja na ulazima monostabila (npr. rastui brid na ulazu B) mijenja
stanje na izlazu Schmittova okidnog sklopa a time i izlaza invertora II. Zbog toga
izlaz Q mijenja stanje u 1, a izlaz Q u stanje 0 (slika 4.36.).
Promjena stanja na izlazu invertora II uzrokuje naglu promjenu napona na kon
denzatoru, tj. na izvodima Cx i Cx/Rx pa je invertor 12 promijenio izlazno stanje u 1,
to podrava stanje 1 na izlazu Schmittova sklopa i nakon prestanka djelovanja oki
dnog impulsa. Kondenzator Cx nabija se iz izvora Ucc preko otpornika Rx i izlaza
invertora II. Kad napon na izvodu CJRX dostigne dovoljnu razinu, mijenja se izla
zno stanje invertora 12 to preko sklopa I uzrokuje promjenu stanja Schmittova
okidnog sklopa i invertora II. Monostabil se vraa u stabilno stanje. Promjena sta
nja na izlazu invertora II mijenja napon na kondenzatoru do napona Ucc na izvodu
Cx (nabijanje iz izvora Ucc preko izlaza invertora II i ulaza invertora 12).
a) b)
>1 & JT
J J
> 5
Rln
cx
C JR X
Slika 4.37. Simboli integriranog monostabila 74121: a) prema amerikim standardima, b) prema IEC
Trajanje impulsa na izlazu, tj. trajanje kvazistabilnog stanja, moe se odrediti iz

dijagrama koje daju proizvoai u tvornikim podacima ili se moe priblino izra
unati iz izraza:
tp = ln2 x R x x C x = 0,693 x R x x C x
Za Rx moe se izabrati vrijednost izmeu 2 i 40 kf2 a za Cx do 1 000 |iF, to da

je vrijednosti trajanja kvazistabilnog stanja izmeu 40 ns i 28 s. Integrirani monos
tabil 74121 ima ugraen unutarnji otpor vrijednosti 2 kfi pa je mogue koristiti ga
i bez vanjskog otpornika (slika 3.38.b).
Za dulja trajanja kvazistabilnog stanja pogodnije je uporabiti spoj monostabila
s tranzistorom (slika 4.38.c). U tom sluaju mogue je koristiti vee vrijednosti za
Rx. Time je mogue postii due trajanje kvazistabilnog stanja s manjim vrijednos
tima za Cx. Za otpor se moe izabrati vrijednost do iznosa
Rx = 0,7R c x h FE
s tim da vrijednost otpora Rx ne smije biti vea od 1 M,Q.

b)
Slika 4.38. Dodavanje vanjskih elemenata integriranom monostabilu 74121
Ulazi jIzlaz
B _ m n Ai a2 B Q
A 0 X 1 0
Q L l X
X
0
X
1
0
0
b) 1 1 X 0
B t
n n
1
1
4.
1
1
1
n
JI
0 1 4-
0 X
i 1
T JT
JI
4- okidanje padajuim bridom

t okidanje rastuim bridom
X 0 T JI
Slika 4.39. Djelovanje okidnih impulsa na monostabil 74121: a) okidanje rastuim bridom, b) okidanje
padajuim bridom, c) tablica stanja
Primjer_________________________________________________________________
Odrediti oblik napona na izlazu Q monostabila 74121 ako su oba ulaza A u
stanju 0, a na ulazu B je prikljuen izvor impulsa frekvencije 6 kHz. Vrijednos
ti vanjskih elemenata su i?*=10kQ i C* = 56nF. Kakav je odnos frekvencije
ulaznog i izlaznog napona?
5
T = = - - = 0,167 ms t P = 0,693 x 10 x 103 x 56 x 109 = 0,388 ms
f u 6 x 10
Na temelju izraunatih vrijednosti za periodu ulaznog napona i trajanje kvazis

tabilnog stanja mogue je nacrtati dijagram ulaznog i izlaznog napona (slika

4.40.). Iz dijagrama se vidi da je perioda izlaznog napona tri puta vea od peri
ode ulaznog napona. To znai da u ovom primjeru monostabil 74121 dijeli fre
kvenciju ulaznog signala s tri.
56 nF 10k
i nn n
Tu i 0 ,1 6 7 m s
0
0,386 ms
T,= 3T u
Slika 4.40. Dijeljenje frekvencije s pomou integriranog monostabila 74121
Integrirani sklop 74123 sadri u jednom kuitu dva istovjetna monostabila sa

svojstvom ponovnog okidanja. Osim ulaza A i B za okidanje padajuim, odnosno
rastuim bridom, ovaj monostabil ima poseban ulaz oznaen oznakom CLR (slika
4.41.). Ulaz CLR slui za prekidanje kvazistabilnog stanja, tj. vraanje monostabi
la u stabilno stanje bez obzira na vrijednosti elemenata RX\C X \ trajanje kvazista
bilnog stanja. Vraanje u stabilno stanje zbiva se kad se na ulaz CLR dovede sta
nje 0. Dok je na ulazu CLR stanje 0, nije mogue okidanje monostabila. Ako je
ulaz CLR u stanju 1, mogue je okidanje monostabila preko ulaza A i B.
a) b)
cx cjRx
Q A j 0
B

O 0
CLR
CLR T
Slika 4.41. Integrirani monostabil 74123 : a) prema amerikim standardima, b) simbol prema IEC
b) c)
,4 = 0 4 =0 B=1 CLR A :b Q
B CLR 0 X X 0
X 1 X 0
CLR X X 0 0
U
1 0 T JT
1 1 i JT
t
lp T 0 i JT
Slika 4.42. D jelo v an je ulaza C L R i tablica stanja m o n ostabila 74123

204
Ucc
Slika 4.43. Integrirani monostabil 74123 iz skupine TTL

Okidanje preko ulaza A zbiva se na padajui brid impulsa uz uvjet da je B ulaz
u stanju 1. Okidanje putem ulaza B zbiva se na rastui brid impulsa uz uvjet da je
ulaz A u stanju 0. Najmanje potrebno vrijeme trajanja okidnog impulsa iznosi
40 ns. Monostabil se moe okidati i preko ulaza CLR. Okidanje se zbiva promje
nom stanja iz 0 u 1 uz uvjet da su ulaz A u stanju 0 i ulaz B u stanju 1.
Trajanje kvazistabilnog stanja odreuju elementi Rx i Cx koji se dodaju izvana.
Rx ne smije biti manji od 5 niti vei od 50 kfi. Za Cx nema ogranienja. Stoga je
ovim sklopom mogue dobiti trajanja kvazistabilnih stanja od 45 ns do neograni
enih iznosa. Trajanje kvazistabilnog stanja mogue je priblino izraunati prema
izrazu:
, 700 700
tp = k x R x x C x x 1 + ---- 0,28 x R x x Cx x 1 +----
v Rx j v Rx j
Izraz vrijedi ako se koriste kondenzatori kapacitivnosti vee od 1 000 pF. Za

manje kapacitivnosti treba rabiti dijagrame iz tvornikih podataka.
Primjer
Odrediti oblik napona na izlazu Q monostabila 74123 (slika 4.44.) ako je ulaz
B u stanju 1, a na ulaz A prikljuen je izvor impulsa frekvencije 10 kHz.
700_
T =- = 0,1 ms tp = 0 ,2 8 x l2 x l0 3x68xK T 9 x 1+ - =0,24 ms
10x10' 1 2 x l0 3
Budui da je tp>Tu dolazi do izraaja svojstvo ponovnog okidanja pa je izlaz

stalno u stanju 1.
68 nF 12k
n n n
0,1 ms
0,24 ms
Slika 4.44. Djelovanje impulsne pobude na raonostabli 74123
Na kraju prikaza primjera integriranih monostabila iz skupine TTL potrebno

je dodati da se oni pojavljuju i u inaicama novijih podskupina sklopova CMOS
(npr. 74HC123).

INTEGRIRANI MONOSTABILI SKUPINE CMOS
Integrirani sklop 4528 monostabil je iz skupine CMOS. To je monostabil koji ima
mogunost ponovnog okidanja i poseban ulaz za prekidanje trajanja kvazistabil
nog stanja. U jednom kuitu nalaze se dva istovjetna i meusobno neovisna mo
nostabila.
Sklop se moe okidati rastuim bridom impulsa preko ulaza A uz uvjet 5 = 1
ili padajuim bridom preko ulaza B uz uvjet A = 0. U oba sluaja ulaz CLR mora
biti u stanju 1. Ako je CLR = 0, okidanje nije mogue. Ako se na ulaz CLR dove
de stanje 0 u trenutku trajanja kvazistabilnog stanja, ono se prekida i monostabil
se vraa u stabilno stanje prije isteka trajanja kvazistabilnog stanja odreenog
vanjskim elementima.
CJR.

Na slici 4.45. prikazana je logika shema monostabila 4528 i dijagrami napona
u karakteristinim tokama sklopa. U stabilnom stanju i uz A = 0, B = 1 i CLR = 1
kondenzator Cx nabijen je na iznos napona UDD preko otpornika Rx. Izlaz Q je u
stanju 0. Pri prijelazu ulaza A iz stanja 0 u stanje 1 (ili ulaza B iz stanja 1 u stanje
0) kondenzator Cx prazni se preko n-kanalnog MOSFET-a unutar integriranog
sklopa. Meutim, do promjene stanja na izlazu Q dolazi tek kad se kondenzator
dovoljno isprazni. U kvazistabilnom stanju kondenzator Cx nabija se preko otpor
nika Rx. Kvazistabilno stanje traje sve dok se kondenzator dovoljno ne nabije. Ta
da dolazi do promjene koja vraa monostabil u stabilno stanje.
Iz izloenog se vidi da je trajanje kvazistabilnog stanja odreeno vrijednostima
izvana dodanih elemenata Rx i Cx. Za odreivanje trajanja kvazistabilnog stanja
mogue je rabiti posebne dijagrame iz tvornikih podataka ako se radi o vrije
dnostima kapacitivnosti manjim od 0,01 |-iF. Za vee vrijednosti kapacitivnosti mo
gue je odrediti trajanje kvazistabilnog stanja raunski prema izrazu:
tp = 0,2 x R x x C x x ln(UDD- Uss) = 0,2 x R x x C x x lnUDD
Vrijednosti otpora mogu biti od 5 do 1 000 kX2, dok za vrijednosti kapacitivnos

ti kondenzatora nema ogranienja.
Primjer
Na ulazu A monostabila 4528 stanje je 0, a na ulaz B spojen je izvor impulsa.

Vrijednosti vanjskih elemenata su Rx = 10 kQ i Cx = 0,1 |iF. Napon napajanja
iznosi UDD= 10 V. Kod koje frekvencije impulsa e izlaz Q biti stalno u stanju 1?
Trajanje kvazistabilnog stanja ovog multivibratora je:
tp = 0,2 x 10 x 103 x 0,1 x IO'6 x InlO = 0,2 x IO"3 x nlO = 460 fis
Kod niskih frekvencija je tp < Tu pa monostabil daje na izlazu impulse trajanja

tp. Poveanjem frekvencije smanjuje se T. Na graninoj frekvenciji, kod koje
poinje djelovati svojstvo ponovnog okidanja, vrijedi tp = Tu. Iz toga slijedi fre
kvencija kod koje izlaz Q prelazi stalno u stanje 1:
/ = = ---------- ----------- = 2173,9 Hz

Tu 0,2 x 10 x InlO
Ako je frekvencija okidnih impulsa vea od 2,173 kHz, izlaz Q biti e stalno u
stanju 1.
MULTIVIBRATORI U DIG ITALNO J ELEKTRONICI 207

kvazistabilno stanje (engl. quasi-stable State)

- stanje koje multivibrator naputa bez djelovanja vanjskog signala
monostabilni multivibrator, monostabil (engl. monostable multivibrator, single-shot,
one-shot)
- multivibrator koji ima jedno stabilno i jedno kvazistabilno stanje
monostabil bez svojstva ponovnog okidanja (engl. nonretriggerable monostable
multivibrator)
- monostabilni multivibrator kod kojeg okidni impulsi, dovedeni na ulaz za
vrijeme trajanja kvazistabilnog stanja, nemaju utjecaj na njegovo stanje
monostabil sa svojstvom ponovnog okidanja (engl. retrig gerable monostable mul
tivibrator)
- monostabilni multivibrator kod kojeg okidni impulsi, dovedeni na ulaz za
vrijeme trajanja kvazistabilnog stanja, uzrokuju njegovo produenje
Tablica 4.4. Primjeri karakteristinih veliina integriranih monostabila

(prema tvornikim podacima proizvoaa Philips-Signetics, Motorola i Hitachi)
O /n ik i sklopa 74LSI23 74AC123 4528 74AC4538

74123 .4 5 3 8 '
"hi; . : i -'iai A -1,6 -1,6 -0,4 0,0001 0,0001

H -3,2 -3,2
: lm A] IH 16 16 8 24 24
Kr,i [mA) -0,4 -0,4 -0,4 24 24

,lV.il [V/us] A - 1 1
IV/SJ B 1
23 12 300 1-16
m m 1 j [nsj A-Q 70 33
m m m m 80 40 32 15 300 1-16
JpHL :
. [nsj ' 55 28 23 15 300 1-16
f,iHt i 65 36 34 15 300 1-16
, IV m tn '. [ns] Q 20-50 65 160 550
fIVmin . . [ns] A iB 50 40 40 4,5 35 4,5

[ns] / 40 28 12 250 1-13
i Q ::
' Hl / 27 20 12 150 1-13
K, ii* 1,4-40 5-50 5-260 2-~ 5-1000 2-co
, i i 0-1000 0 0oo 0-o 0 -~ 0-~
; 'i 0,7RXCX 0,2SRXCX 0 ,4 5 x 8 ^ 0,2RxCxlnU DD 0,7RXCX

1. Opiite svojstva monostabilnog multivibratora,

2. Navedite vrste monostabila s obzirom na djelovanje signala s ulaza na vrijeme
trajanja kvazistabilnog stanja.
3. Opiite svojstva monostabila sa svojstvom ponovnog okidanja.
4. Opiite svojstva monostabila bez svojstva ponovnog okidanja.
5. U emu se sve razlikuje djelovanje ulaza A i B kod integriranog monostabila
74121?
6. Kakva ogranienja propisuju proizvoai digitalnih sklopova u pogledu izbora
vanjskih elemenata za monostabil 74121?
7. Po emu se razlikuju integrirani monostabili 74121 i 74123?
8. Odredite vrijednost vanjskih elemenata integriranog monostabila 4528 za tra
janje kvazistabilnog stanja od 2 ms uz UDD= 5 V.

4.3. ASTABILNI MULTIVIBRATORI
Generiranje impulsa s pomou logikih sklopova
Prim jena integriranih monostabila za generiranje impulsa
Integrirani astabili
Astabilni multivibrator, krae astabil (engl. astable multivibrator, free-running

multivibrator), sklop je kojemu su oba stanja kvazistabilna. To znai da se stanja
izlaza neprekidno mijenjaju bez vanjske pobude (slika 4.46.). U digitalnoj elektro
nici astabil se primjenjuje za generiranje impulsa ritma. Koriste se izvedbe s logi
kim sklopovima, integriranim monostabilima ili integrirani astabili kojima se izva
na dodaju samo elementi koji odreuju frekvenciju izlaznog napona. Osim toga,
za generiranje impulsa mogu se koristiti vremenski sklopovia, a o tome e biti ri
jei u iduem poglavlju.
Slika 4.46. Astabilni

multivibrator
GENERIRANJE IMPULSA S POMOU LOGIKIH SKLOPOVA

Za generiranje impulsa vrlo su pogodni invertorski logiki sklopovi sa Schmit
tovim okidnim sklopom na ulazu (slika 4.47.).
Slika 4.47. Generiranje impulsa s pomou invertora sa Schmittovim okidnim sklopom
Dok je izlazni napon prvog invertora u stanju 1, kapacitivnost C nabija se pre

ko otpora R. Kad napon na kondenzatoru dostigne iznos gornjeg okidnog praga
Schmittova okidnog sklopa, dolazi do brze promjene stanja na izlazu prvog inver
tora. Sad se kondenzator izbija preko otpora R i izlaza prvog invertora sve dok
napon na njemu ne padne do iznosa donjeg okidnog praga Schmittova okidnog
sklopa. To uzrokuje vraanje prvog invertora u prvobitno stanje. Budui da je
Digitalna elelrtronika I.
izlaz prvog invertora optereen RC-mreom, na njega se dodaje jo jedan kako bi
se izlaz Q odijelio od RC-mree.
Frekvencija izlaznog napona ovisi o vrijednosti elemenata RC-mree. Ako se
koristi sklop 7414 standardne podskupine TTL, mogue je za priblino izrauna
vanje frekvencije koristiti izraz
s tim da vrijednost otpora R ne smije prijei iznos 500 1 Uz vee vrijednosti otpo
ra R sklop nee oscilirati. Potrebne vrijednosti elemenata mogue je priblino
odrediti koristei se dijagramima koje daju proizvoai uz ostale podatke za sklo
pove sa Schmittovim okidnim sklopom.
Primjer______________________
Izraunati frekvenciju izlaznog napona generatora impulsa (slika 4.47.) ako su

vrijednosti elemenata R = 330 Q i C = 0,33 jiF.
0,8
/ = ---------------------F = 7,346 kHz
330 x 0,33 x 10
Za generiranje impulsa visoke i stabilne frekvencije koriste se sklopovi s kris

talom kvarca (slika 4.48.). Invertori 1 i 2 su strujno-naponska pojaala (strminska,
engl. current-to-voltage amplifier). Pojaanje prvog invertora je A1 = u/i,, = -~R a
drugog A2 = uji,, = R 2. Predznak minus oznaava fazni pomak od 180 koji unosi
svaki invertor. Ukupno pojaanje pojaala je A = A, x A2 = R, x R 2, a fazni pomak
signala izmeu toaka 1 i 4 iznosi 360.
Slika 4.48. Generator impulsa izveden

invertorima iz skupine TTL
i kristalom kvarca
Kristal kvarca (djeluje kao RLC-mrea koja na rezonancijskoj frekvenciji ima

mali omski otpor i ne unosi dodatni fazni pomak) ostvaruje pozitivnu povratnu
vezu s izlaza (toka 4) na ulaz pojaala (toka 1). Uz vrijednosti otpora R : i R 2,
reda veliine nekoliko stotina oma, pojaanje u grani povratne veze dovoljno je
veliko da izlazi invertora osciliraju izmeu stanja zasienja i zapiranja. Stoga je
izlazni napon oblika pravokutnih impulsa s vremenom porasta manjim od 10 ns i
frekvencijom izlaznog napona u rasponu 1-20 MHz.

PRIMJENA INTEGRIRANIH MONOSTABILA
ZA GENERIRANJE IMPULSA
Kao to je ve reeno, za izvedbe astabila mogu se koristiti i integrirani monosta
bili. Najpovoljnije su izvedbe koje koriste dva monostabila. Stoga su za tu svrhu
najpogodniji integrirani sklopovi s dva monostabila u jednom kuitu.
Vezivanjem monostabila tako da jedan drugog okidaju dobije se astabil koje
mu se svako od dva kvazistabilna stanja moe posebno mijenjati (slika 4.49.). Tra
janja kvazistabilnih stanja podeavaju se vanjskim elementima Rx i Cx. Trajanje pe
riode izlaznog napona jednako je zbroju trajanja kvazistabilnih stanja monostabi
la. Na temelju toga mogue je izraunati frekvenciju izlaznog napona:
1
T = tipi + tip2 f - ----------
hpl ^^tp2
Preostali ulazi monostabila mogu se koristiti za start-stop upravljanje rada

astabila.
Slika 4.49. Astabil izveden s pomou dvaju monostabila
P rim jer ________________________
Izraunati frekvenciju i nacrtati vremenski dijagram izlaznog napona astabila

(slika 4.49.) izvedenog s pomou integriranog monostabila 74123. Vrijednosti
vanjskih elemenata iznose:
CxI= 0,1 |xF, C,2= 0,2 nF, Rxl = 40 k n i Rx2= 30 kX

tpt = 0,28 x 40 x IO3 x 0,1 x 106= 1,12 ms
tp2= 0,28 x 30 x IO3 x 0,2 x 10"6= 1,68 ms
/ = ----------- -----------T = 357,14 Hz

(1,12+1,68) x 10

Promjenom irine impulsa, odnosno faktora ispune (odnos trajanja impulsa i
trajanja periode impulsa) izlaznog napona astabila izvedenog prema slici 4.49. mi
jenja se i frekvencija izlaznog napona. Na slici 4.50. prikazana je izvedba astabila
kojemu se moe meusobno neovisno mijenjati frekvencija i irina impulsa.
start-stop
Slika 4,50. Izvedba astabila kojemu se moe meusobno neovisno mijenjati

frekvencija i irina impulsa
Prvi monostabil spojen je kao astabil. Povratnom vezom s izlaza Q monostabil

se sam, pri prelasku u stabilno stanje, okida. Trajanje impulsa na izlazu Q l, odre
eno elementima RxI i Cxl, ujedno je i priblino trajanje periode izlaznog napona
astabila. Na temelju toga mogue je izraunati frekvenciju izlaznog napona:
/ =-
Izlaz Q1 okida drugi monostabil. Vrijednostima Rx2 i Cx2 podeava se njegovo

kvazistabilno stanje a time i irina impulsa na izlazu astabila. Preostali ulazi mo
nostabila mogu se koristiti za start-stop upravljanje rada astabila.
Primjer_________________________________________________________________
Izraunati frekvenciju i nacrtati dijagram izlaznog napona astabila izvedenog s

pomou monostabila 74123 (slika 4.50.). Vrijednosti vanjskih elemenata su:
R d = 30 k2, Rx2 x 20 kQ, CxI x 0,4 (J.F i Cx2 x 0,2 |iF.
tpl = 0,28 x 30 x 103 x 0,4 x IO"6= 3,36 ms

U,
tp2= 0,28 x 20 x IO3 x 0,2 x 10~6= 1,12 ms P2
pl
T = t pi / =- -3 =297,6 Hz
3,36x10

INTEGRIRANI ASTABILI
Integrirani astabili su naponski upravljani oscilatori pravokutnih impulsa (engl.
voltage controlled oscilator, skraeno VCO). Njima se izvana dodaje kondenzator
ili kristal kvarca koji odreuju frekvenciju izlaznog napona. Promjenom napona
od 0 do Ucc na posebnom naponski osjetljivom ulazu mogue je fino podeavanje
frekvencije u odreenom rasponu.
U CG
HOH |
i ... !!....i i r
C* Cx UCCi UCC2 C* C,; UCC1 UCc2
FRQ FRQ
0 0
RNG RNG
EN GND1 GND2 EN GND1 GND2
Y I T l
Slika 4.51. Integrirani astabil (74LS124)
Izmeu vie meusobno slinih izvedaba iz skupine TTL kao primjer neka po
slui sklop 74LS124 (slika 4.48.). To je sklop koji u jednom kuitu ima dva identi
na, meusobno neovisna naponski upravljana astabila. Svaki astabil ima dva na
ponski osjetljiva ulaza (FRQ i RNG) i jedan za logiko upravljanje (EN). Stanje 0
na ulazu E N omoguuje rad oscilatora, a stanje 1 zabranjuje. Raspon frekvencije
izlaznog napona je 0,12 Hz-30 MHz. Ako se kao vanjski element uporabi konden
zator, mogue je frekvenciju izlaznog napona priblino izraunati prema izrazu:
Sklop ima dva para izvoda za napajanje koje je potrebno zajedno prikljuiti na
izvor napona napajanja bez obzira koji se astabil koristi.

astabilni multivibrator, astabil (engl. astable multivibrator, free-running multivibrator)

- multivibrator koji ima oba stanja kvazistabilna
faktor ispune (engl. duty cycle)
- odnos trajanja impulsa (stanje 1) i trajanja periode impulsa
naponski upravljani oscilator (engl. voltage controlled oscilator)
- integrirani osilator kojemu je mogue podeavanje frekvencije izlaznog na
pona s pomou promjene napona na odreenom ulazu

1. Opiite svojstva astabilnog multivibratora.

2. Na koji se nain mogu izvesti astabili u digitalnoj elektronici?
3. Na koji se nain moe realizirati generator impulsa s pomou logikih sklopo
va sa Schmittovim okidnim sklopom na ulazu?
10 nF 47k 22 nF 47k
u,
Slika 4.52. Astabili izvedeni s pomou monostabila (zadatak 7.)
10 nF 100k 10 nF 47k
4. O kojim ogranienjima je potrebno voditi rauna pri izvedbi i radu astabila

izvedenog s pomou logikih sklopova sa Schmittovim okidnim sklopom?
5. Na koji se nain moe realizirati generator impulsa visoke i stabilne frekven
cije s pomou logikih sklopova?
6. Na koji se nain moe realizirati generator impulsa s pomou integriranih
monostabila?
7. Izraunajte frekvenciju i nacrtajte dijagram izlaznog napona astabila izvede
nog s pomou dvaju monostabila (slika 4.52.).
8. Izraunajte frekvenciju i nacrtajte dijagram izlaznog napona astabila izvede
nog s pomou dvaju monostabila (slika 4.53.).
4.4. VREMENSKI SKLOP
Izvedbe i svojstva vremenskih sklopova
Izvedba monostabila s pomou vremenskog sklopa 555
Izvedba astabila s pomou vremenskog sklopa 555
Vremenski sklop (engl. timer) integrirani je sklop raznovrsnih mogunosti

primjene. Vrlo esta primjena je za kanjenje impulsa (monostabilni multivibra
tor) i za generiranje impulsa (astabilni multivibrator). Mnogi proizvoai integri
ranih sklopova proizvode vremenski sklop poznat pod oznakom 555 (bipolarna
izvedba), odnosno 7555 (unipolarna izvedba). U ovom e se poglavlju ukratko
opisati graa i svojstva ovih vremenskih sklopova i njihove primjene za izvedbu
monostabila i astabila.
IZVEDBE I SVOJSTVA VREMENSKIH SKLOPOVA

Vremenski sklop 555 sadri otporno djelilo, dva komparatora, bistabil, izlazni stu
panj i tranzistor za izbijanje kondenzatora (slika 4.54.). Dodavanjem elemenata
izvana mogue je dobiti monostabil i astabil. Napon napajanja moe biti izmeu 5
i 15 volta. Amplituda izlaznog napona priblino je jednaka naponu napajanja. To
znai da je izlazni napon, uz napon napajanja od 5 V, kompatibilan ulaznom napo
nu digitalnih sklopova skupine TTL.
SlKa 4.54. Logika shema vremenskog sklopa 555
Integrirani sklop 556 ima u jednom kuitu dva meusobno neovisna vremen
ska sklopa istih svojstava kao to je sklop 555.

Integrirani sklop 7555 je CMOS verzija vremenskog sklopa 555. Njegova logi
ka shema i nain rada vrlo su slini shemi i radu sklopa 555 (slika 4.55.).
Slika 4.55. Logika shema vremenskog sklopa 7555
Neka osnovna svojstva su kod sklopa 7555 znatno poboljana (struja napajanja
u statikim uvjetima, struja napajanja u dinamikim uvjetima i vrijeme porasta i
pada izlaznog signala) u odnosu na sklop 555 (slika 4.56.).
Integrirani sklop 7556 sadri u jednom kuitu dva meusobno neovisna vre
menska sklopa istih svojstava kao to je sklop 7555.
55G 7555
^CCMDD lmA]
(statiki uvjeti 10 0,12
U c c ~ U DD = 15 V)
Ic c ^d d tmA]
(dinamiki uvjeti 370 10

U c c U o d = 15 V)
f,/f, za u, [ns] 100 40
Slika 4.56. U sp o red b a svojstava vrem enskih sklopova 555 i 7555

IZVEDBA MONOSTABILA S POMOU
VREMENSKOG SKLOPA 555
Spajanjem kondenzatora C i otpornika R s vremenskim sklopom dobije se monos
tabil (slika 4.57.). U stabilnom stanju kondenzator C je prazan i izlazni napon je
niske razine (stanje 0). Dovoenjem kratkotrajnog okidnog impulsa na ulaz za
okidanje (izvod TR) aktivira se bistabil preko komparatora K2. Tranzistor prelazi
u zapiranje, a izlazni napon prelazi u podruje visoke razine (stanje 1). Kondenza
tor C nabija se preko otpornika R. To je kvazistabilno stanje.
Slika 4.57. Vremenski sklop 555 u spoju monostabila
Kad napon na kondenzatoru C dostigne vrijednost dvije treine Ucc, kompara-

tor K l vraa bistabil preko ulaza R u poetno stanje. Izlazni napon prelazi u po
druje niske razine (stanje 0). Kondenzator C izbija se preko vodljivog tranzistora.
Sklop je ponovo u poetnom, stabilnom stanju u kojemu ostaje do ponovnog
okidanja.
Trajanje kvazistabilnog stanja, tj. impulsa na izlazu monostabila, odreuju vri-
jenosti elemenata R i C:
TP - 1,1 x R x C
Vrijednosti kapacitivnosti izvana dodanog kondenzatora mogu se kretati od

1 000 pF do 100 |iF, a otpora od 1 kf do 10 Mfi. Uz navedeni izraz trajanje kva
zistabilnog stanja mogue je odrediti i na osnovi dijagrama iz tvornikih podataka
proizvoaa (slika 4.59.).
Preko izvoda CLR mogue je prekinuti trajanje kvazistabilnog stanja u bilo ko
jem trenutku dovoenjem niskog napona.

P rim jer
Nacrtati dijagram ulaznog i izlaznog napona monostabila izvedenog s pomou

sklopa 555 ako se monostabil pobuuje impulsima frekvencije 2 kHz i vrije
dnosti vanjskih elemenata 10 k2 i 0,1 |iF.
Tp = 1,1 x 10 x 103 x 0,1 x 106 = 1,1 * IO-3 s = 1,1 ms
T - 1 , - 0,5 x 10~3 - 0,5 ms

2 x 10
n n n - 1
Tu
TP
Ti
Na temelju izraunatih vrijednosti za T i TP mogue je nacrtati oblik ulaznog i

izlaznog napona. Usporedbom periode ulaznog i izlaznog napona vidi se da u
ovom sluaju vremenski sklop dijeli frekvenciju ulaznog napona s tri.
IZVEDBA ASTABILA
S POMOU VREMENSKOG SKLOPA 555
Dodavanjem dvaju otpornika i kondenzatora vremenskom sklopu dobiva se asta
bil (slika 4.58.).
Kad je tranzistor nevodljiv ( Q = 0), nabija se kondenzator C preko otpornika
R1 i R2. Na izlazu astabila je napon koji odgovara stanju 1. Kad napon na kon
denzatoru dostigne iznos od dvije treine napona Ucc, komparator K l mijenja sta
nje i postavlja bistabil u stanje 0 (Q = 1). Tranzistor provede i kondenzator se
izbija preko otpora R2. U tom periodu je na izlazu astabila napon koji odgovara
stanju 0. Kad se kondenzator izbije do iznosa jedne treine napona Ucc, kompara
tor K2 mijenja stanje i postavlja bistabil u stanje 1. Tranzistor prestaje voditi i
kondenzator C ponovo se nabija preko oba otpora.
Trajanje kvazistabilnih stanja i frekvenciju izlaznog napona mogue je izra
unati:
1
T j = 0,693x (R j + R 2) x C T 2 =0, 693 x R 2 x C / =
Vrijednosti kapacitivnosti izvana dodanog kondenzatora mogu biti izmeu

1 000 pF i 100 |aF, a zbroj otpora R, i R 2 izmeu 1 k2 i 10 M2. Osim toga, za
odreivanje frekvencije iz poznatih vrijednosti elemenata ili obrnuto mogu se ko
ristiti dijagrami proizvoaa (slika 4.59.b).
a) b)
C [jiF] C EmF]
100
10
V
1
N kX XS
0,1
S'* N
\<5 %
0,01
0,001
I Hz
10 100 1 10 100
S
V
1
kHz
10
Slika 4.59. Dijagrami ovisnosti trajanja kvazistabilnog stanja monostabila i frekvencije astabila
o vrijednostima izvana dodanih elemenata vremenskom sklopu 555
Primjer
Izraunati frekvenciju i nacrtati dijagram izlaznog napona astabila izvedenog s

pomou sklopa 555 uz vanjske elemente R, = R 2= 5,6 kQ i C = 0,1 |iF.
TPI = 0,693 x (5,6 + 5,6) x IO3 x 0,1 x IO'6 = 776,16 x 106s = 776,16 us
TP2 = 0,693 x 5,6 * 103 x 0,1 x IO"6 = 388,08 x 10'6s = 388,08 ps
(77,16+ 388,08) *10

= 851,9 Hz U
tPi TP*
\

1. Objasnite svojstva i mogunost primjene vremenskog sklopa 555.

2. Koliki otpor treba imati izvana dodani otpornik da bi trajanje kvazistabilnog
stanja monostabila, izvedenog s pomou vremenskog sklopa 555 iznosilo 1 s?
Izvana dodani kondenzator ima kapacitet 1 |rF.
3. Koliki otpor trebaju imati izvana dodani otpornici da bi frekvencija astabila
izvedenog s pomou vremenskog sklopa 555 iznosila 10 kHz uz irinu izlaznog
impulsa tri etvrtine periode? Izvana dodani kondenzator ima kapacitet
0,01 |xF.
RJEENJA ZADATAKA ZA PONAVLJANJE
1.1. Brojevni sustavi

1.2. Kodovi
2.1. Osnovni logiki sklopovi
2.2. Logika algebra
2.3. Sloeni logiki sklopovi
3.1. Karakteristine veliine integriranih sklopova
3.2. Skupine integriranih digitalnih sklopova
s bipolarnim tranzistorima
3.3. Skupine integriranih digitalnih sklopova
s unipolarnim tranzistorima
3.4. Meusobno spajanje sklopova razliitih skupina
4.1. Bistabilni multivibratori
4.2. Monostabilni multivibratori
4.3. Astabilni multivibratori
4.4. Vremenski sklop

1.1. BROJEVNI SUSTAVI
2. 255 3. 6 4.
5. 54 6. 110101 B0 Bj B2 B3 B4
8. 4095 9. 309
B0
10. 564 11. 101010100
B,
12. 316 14. 4095
15. 162 i 162 16. 4799
b j t l
17. C37 18. 10110001001110
19. 4A3F 20. 6472 b4 _ _ T L
21. B1F 22. 111001, 100110,
1.2. KODOVI
3. 0011 1001 0101 4. 862 5. 8, 12
6. 0110 1100 1000 7. 862 8. 0011 1100 0101
9. 395 10. 1101 0010 1110
11. 649 12. 1011001 0111010 0111001
13. X + 8 14. 11101000 01111010 11111000
15. SP+ 17. 1 1110011, 0 1010011
18. 0 1110000, 1 1010000 19. 0011001 0101101
2.1. OSNOVNI LOGIKI SKLOPOVI
3- ^JiJinnimririrL
Y = A B C
C B /I Y.
() 0 u 0
0 0 1 0
0 1 0 0
0 1 1 0
i 0 0 0
i 0 1 0
i 1 0 0
i 1 1 1
= r > -y ^jinnnnnrinR
Y=A+B+C _ _
L ,! -'/i 1 Y
0 0 0 0
0 0 1 1 ^j h p h j
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
A T \
c L _ _ y y
Y=AB-C
c B V Y
0 0 0 1
0 0 1 1 i I Ir n LJ r ~
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
l. ar~ - x , 13.
b y -Y
C/..-
Y=A+B+C
c R /4 r
i.n... n
0 0 0 i
0 0 1 0 y
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

c. B A im
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
i 0 0 0
i 0 1 1
i 1 0 1
i 1 1 1
15 Y=( A + B) - ( A + C) c B /l y
0 0 0 0
0 0 1 i
0 1 0 0
0 1 1 i
1 0 0 0
1 0 1 i
1 1 0 i
1 1 1 i
2.2. LOGIKA ALGEBRA

3. Y = A C +B
C s
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Y = B C
A B C D D c B 4 r
V
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
O S > 0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
6. 7.
Y=A+C+B+D Y = A B C
11 . 12 .
13.
O
o -
C D - '
14.
t> -
t> >
RJEENJA ZADATAKA ZA PONAVLJANJE 227

2.3. SLOENI LOGIKI SKLOPOVI
5.
D c. B *5!
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
Y=A- B- C- D
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
6.
c B /l Mi o
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
c 8
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
c B A Y Y = ( A + B + C) (A + B + C ) = A + C
0 0 0 0
ABC
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Y = A B + A ' B
Y = (A + B) (A + B)
RJEENJA ZADATAKA ZA PO NAVLJANJE 229

13- Y=A-B+A-B
14. Y=(A + B) (A + B)
15 Y = A B + A B = A B A B
Y=(A + B) (A + B)= A + B + A + B
17. - - = -----
Y = (A B) + (A B) =A B A B

1o _ _ = - ------- =
10 Y=(A + B) (A + B )= A + B + A + B
19. Za kombinacije s neparnim brojem jedinica.
20. Za kombinacije s neparnim brojem jedinica.
3.1. KARAKTERISTINE VELIINE INTEGRIRANIH

DIGITALNIH SKLOPOVA
4. A -C, B-A, B-C, C-A 5- UNL(A) 0,4 V
Unl(b) = 0,95 V
UNL(C) = 0,3V
Unh(a>= 0,4 V
Unh(B) - 1)45 V
UNH(C) = 0,7 V
9- F(a, - 10, F(B) 10,
F(c) = 10
10. 2

SKLOPOVA S BIPOLARNIM TRANZISTORIMA
4. 0, 0, 0 5. Najmanje 360 2, Y = A +B + C + D 7. 150
8. 26 ns

9. 10. UNL = 0,3 V UNH= 0,7 V
1
=0
U
f
0 = 0
^ = o
11. 16 16. Y = ( A + B ) - ( C + D ) ' ( E + F ) = A + B + C + D + E + F

SKLOPOVA S UNIPOLARNIM TRANZISTORIMA
5. y = ^ + 5 + C + D + + F
8. t/Wi = 0,9 V UNH= 1,4 V
UDD
10.
14
5, 8, 12
IZXZXAA/XAZ_,
J7, 4, <
13-2 1-11
Y1
/\/\/\/
Y2
AAA
3.4. MEUSOBNO SPAJANJE SKLOPOVA

RAZLIITIH SKUPINA
3. R = tr/2,2Cu = 6060,06 Q; nia standardna vrijednost R = 5600 Q; struja ko
jom je optereen izlaz sklopa 7400 mora biti nia od 7 = (5 - 0,4) V/
/5,6k Cl = 0,8 mA < 16 mA.

5. I = (15 - 0,4)V/3,3 k2 = 4,42 m A < /ot;f ,= 108,9 ns
6. 74HCT, 74ACT
8. 2 9. 74L, 74LS i 74LS uz Ucc = UDD= 5 V 10. 2
4.1. BISTABILNI MULTIVIBRATORI

16. 5 ns 17. 25 ns i 40 ns 18. 30 MHz
21 . C P,
D
0
22.
23. CP
26. CP,
fl0 .
j'
0

4.2. MONOSTABILNI MULTIVIBRATORI
8. Uz odabrani kapacitet C = 0,001 (iF otpor iznosi R = 6213,3 f.
4.3. ASTABILNI MULTIVIBRATORI
1 l 8. tpl = 322 fis

tp1 tP 2 | tp2 = 151,34 ps tp2
/ = 3105,5 Hz fpt
4.4. VREMENSKI SKLOP

2. 909 k a 3. R = 7215,5 Q
R 2 = 3607,5 Q

LITERATURA
T. ICohonen, Digital Circuits and Devices, Prentice-Hall, Englewood Cliffs, 1972.

K. Reiss, H. Liedl, W. Spichall, Integrierte Digitalbausteine, Siemens Aktiengesellschaft,
Berlin-Munchen, 1972.
A. Szabo, Impulsna i digitalna elektronika II., kolski centar Ruder Bokovi, Zagreb,
1973.
The TTL Applications Handbook, Fairchild Semiconductor, Mountain Vievv, 1973.
A. Szabo, Impulsna i digitalana elektronika, Sveuilite u Zagrebu, 1976.
L. Nashelsky, Introduction to Digital Computer Technology, J. Wiley & Sons, Ne\v York,
1977.
M. Levine, Digital Theory and Practice Using Integrated Circuits, Prentice-Hall, Englevvood
Cliffs, 1978.
Optoelectronics data Book, Fairchild, M ountain Vievv, 1978.
W. Fletcher, A n Engineering Approach to Digital Design, Prentice-Hall, Englewood Cliffs,
1980.
Integrated Circuits, Signetics TTL Logic, Signetics-Philips, Eindhoven, 1982.
Optoelectronics Designers Catalog, Hewlet Packard, Palo Alto, 1982.
H. Taub, Digital Circuits and Microprocessors, McGraw-Hill International Book Company,
1983.
D. Leach, A. P. Mahvino, Digital Principles and Applications, McGraw-Hill Book Com-
pany, 1986.
E. Kiihn, Handbuch TTL- und CMOS-Schaltkreise, Veb Verlag Technik, Berlin, 1988.
R. Tocci, Digital Systems, Prentice-Hall, Englevvood Cliffs, 1988.
Handbuch der Elektronik, Digitaltechnik, Medien-Institut, Bremen, 1988.
FAC T Data, Motorola Semiconductors, Cambridge, 1988. (dobrotom tvrtke SEMPEC)
L. Borucki, Digitaltechnik, B. G. Teubner, Stuttgart 1989.
Hitachi Advanced CMOS Logic HD74AD Series Data Book, Hitachi, 1989. (dobrotom
tvrtke MIBATRON)
F A ST and L S TTL Data, Motorola INC. Phoenix, 1989. (dobrotom tvrtke ELBATEX)
High-Speed CMOS Logic Data, M otorola Inc., Phoenix, 1989.
Digital Troubleshooting Techniques Using Logical Analysis Test Kits, Global Specialties, New
Haven, 1990.
Preferred Type Range Catalogue 1990, Philips, Brussels, 1990.
S. Paunovi, Digitalna elektronika I., kolski centar Ruer Bokovi, Zagreb, 1991.
U. Peruko, Digitalna elektronika, kolska knjiga, Zagreb, 1991.
J. Gies, Digitalni integrirani sklopovi (Tabellenbuch digIN er integrierter Schaltungen), Te
hnika knjiga, Zagreb, 1992.
RJEENJA ZAb,. . .KA ZA PONAVLJANJE

KAZALO
A C
ABT-podskupina BiCMOS 135 CMOS 124, 126, 130, 131, 137

AC-podskupina CMOS 131, 137 CMOS velike brzine 130, 137
ACT-podskupina CMOS 131,137 CMOS kompatibilan s TTL 130, 137
Aikenov kod 29, 36
aktivno vrijeme trajanja impulsa 186, 189 D
alfanumeriki kodovi 31, 36
ALS-podskupina TTL 113, 117 dava impulsa 165, 169
antiparalelni vodii 158 D-bistabil 176, 189
antivalencija 77, 80 decimalni brojevni sustav 12, 23
ASCII 31, 36, 37 De Morganovi teoremi 61, 69
asinkroni ulazi 182, 189 detektor brida 177
AS-podskupina TTL 113, 117 digitalna elektronika 11, 23
astabil 210, 214, 215, 220 digitalni sklopovi 11
astabilni multivibrator 210, 215 dijeljenje frekvencije 181, 199
dinamiki faktor razgranjivanja 115, 117
B dinamiki utroak snage 129, 137
disjunkcija 42
baza brojevnog sustava 12 doputenje prolaza impulsa 41, 43, 46, 48, 77,
BCD kod 27, 36 78
BC-podskupina BiCMOS 135 dvojnost logikih operacija 62, 69
BCT-podskupina BiCMOS 135 dvolinijsko kuite 49, 50
BiCMOS 134, 137 dvosmjerna sklopka 132, 137
binama znamenka 13, 23 dvostruki bistabil 181, 189
binarna znamenka najnieg brojnog mjesta 14, dvostruki vod 151
23 dvoilna linija 151
binarna znamenka najvieg brojnog mjesta 14,
23 E
binarni brojevni sustav 13, 23
binarni signali 15 EBCDI 32, 36
binarni zarez 13, 23 ECL 115, 117
bistabil 172, 174, 176, 177, 180, 181, 182, 184, ekvivalencija 78, 80
189 excess-3 kod 28, 36
bistabilni multivibrator 172, 189 EX-ILI 77
Booleova algebra 39, 57 EX-NILI 78
bridom upravljani bistabi 177, 189
brojevni sustavi 11, 12, 13, 15, 17, 19, 23 F
brojno mjesto 13, 14, 23
brzina rada 88 faktor ispune 213, 215
brzina rasprostiranja 152 faktor razgranjivanja 87, 91
237
faktor refleksije 152, 161 kombinacijski sklopovi 39
FAST 113, 117 kompatibilnost digitalnih sklopova 130, 139,
F-podskupina TTL 113 149
FCT-podskupina BiCMOS 135 komplement 21, 23
komplementiranje 21, 23
G konjunkcija 40
kratki spoj 163, 169
generiranje impulsa 210, 212 kuite za povrinsku montau 49, 50
Grayev kod 30, 36 kvazistabilno stanje 171
H L
Hammingov kod 34, 36 logika algebra 39, 57, 58, 69

HC-podskupina CMOS 130, 137 logika shema 51, 53
HCT-podskupina CMOS 130, 137 logika sonda 165, 169
heksadecimalni brojevni sustav 19, 23 logiki simbol 39, 53
H-podskupina TTL 111 logiki sklop 39, 40, 53, 72
logiki sklop I 40, 53
I logiki sklop ILI 42, 53
logiki sklop NE 44, 53
I 40, 53, 80 logiki sklop NI 45, 53
identitet 80 logiki sklop NILI 47, 53
IEC 39 logiki umnoak 71, 75, 79
ILI 42, 53, 80 logiki zbroj 72, 74, 79
implikacija 80 I^podskupina TTL 111
impuls ritma 174, 189 LS-podskupina TTL 112
imunost na smetnje 87 LSB 14, 23
inhibicija 80 LSD 13, 17, 23
inverzija 44 LSI 50
iskljuivo ILI 77, 79
iskljuivo NILI 78, 79 M
izl izna struja 86, 91
izlazni napon 82, 91 maksimalna frekvencija 90, 185, 189
maksterm 74
J minimizacija 60
minterm 71
jednostavni bistabil 173 monostabil 198, 199, 206, 208, 219
jednostavni vod 151 monostabilni multivibrator 198, 208
jednoilna linija 151 MOS 121
JK-bistabil 180, 189 MSB 14, 23
MSD 13, 17, 23
_K_ ____ MSI 50
karakteristina impedancija 151 N

karakteristini otpor 151, 161
koaksijalni kabel 151 napon napajanja 84, 91
kod 27, 28, 29, 30, 32, 34, 36 naponski upravljani oscilator 214, 215
kodovi za ispravljanje pogreaka 34 NBCD-kod 27
kodovi za otkrivanje pogreaka 33 NE 44, 53
238
negacija 44, 80 Schmittov okidni sklop 107
neparni paritet 33, 36 Schottky TTL 112, 117
NI 45, 53, 80 Schottky TTL male snage 112, 117
NILI 47, 53, 80 sekvencijski sklopovi 39
NMOS 121, 137 Shaefferova funkcija 45
sinkroni ulaz 174, 189
0______ sklop s otvorenim kolektorom 103, 117
odvojno pojaalo 156, 161 sklop s tri stanja 108, 131
oktalni brojevni sustav 17, 18, 23 sklop za pomak razine 144, 149
optoelektroniki vezni element 160 sloeni logiki sklopovi 71
osjetljivost na statiki elektricitet 124, 126 snani logiki sklop 105, 117
osnovica brojevnog sustava 12 S-podskupina TTL 112
otvoren izvod 169 spojeni I 104, 118
otvoren kolektor 103, 117 spojeni ILI 116, 118
otvoren odvod 131, 137 SR-bistabil 172, 190
otvoren ulaz 100, 117, 125 SSI 50
stabilno stanje 171
P_________ stanje visoke impedancije 108
statiki faktor razgranjivanja 115, 118
paralelni vodii 158
statiki utroak snage 128, 137
paritetni bit 33, 36
strujna sonda 166, 169
parni paritet 33, 36
Piercova funkcija 47
pleteni par ica 151
plosnato kuite 49, 50 tablica stanja 39, 53
PMOS 121, 137 teina brojnog mjesta 12, 13, 14, 17, 19, 23
poboljani CMOS 131, 137 teinski kod 27, 36
poboljani Scliottkv 113, 117 tiskana veza 151
poboljani Schottky male snage 113, 117 TTL 94, 97, 111, 118
ponovno okidanje 198, 208 TTL male snage 111, 118
pravila logike algebre 57, 69 TTL velike brzine 111,118
prekid izvoda 164
prekid veze 165 U
presluavanje 158, 161
pretvorba brojeva razliitih brojevnih sustava ulazna struja 86, 91
15, 18, 20 ulazni napon 85, 91
prilagoenje 152, 161 univerzalnost logikih sklopova 66, 69
protutaktna sklopka 95, 117 upravljani bistabil 174, 190
usukani par ica 151
___R utroak snage 84, 92
redundancija 61
V
refleksija 153
reflektirajui binarni brojevni sustav 30 viestruke refleksije 153, 161
relativni brojevi 21 viestruki vod 151
VLSI 50
S
vremenski sklop 217, 219, 220
sabirnica 110, 135 vrijeme dranja 185, 190
samokomplementirajui kod 29 vrijeme kanjenja 89, 92
239
vrijeme pada 90, 92 zakon komutacije 58, 69
vrijeme porasta 90, 92 zakoni logike algebre 58
vrijeme postavljanja 185, 190 zalihost 61
znamenka najnieg brojnog mjesta 13, 14, 17,
Z 19, 23
zabrana prolaza impulsa 41, 43, 46, 48, 77, 78 znamenka najvieg brojnog mjesta 13, 14, 17,
19, 23
zakon asocijacije 58, 69
zrcalni binarni brojevni sustav 30, 36
zakon distribucije 58, 69
kolska knjiga, d.d., Zagreb

Masarykova 28
Za izdavaa: ANTE UUL, prof. Predsjednik Uprave: dr. sc. DRAGOMIR MAERI
Tisak dovren u travnju 1999.

Digitalna Elektronika Stanko Paunovic PDF

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Digitalna Elektronika Stanko Paunovic PDF

Uploaded by

Copyright:

Available Formats

Stanko Pauraovi

kolska knjiga Zagreb, 1999.

D igitalna elektronika zauzim a posebno m jesto u brzom razvoju elektronike. N jezina

U Z agrebu, sijenja 1995. A u to r

R JE E N JA ZA DA TA KA Z A P O N A V L JA N JE ..................................................................... .... 223

1.1. Brojevni sustavi

Iskustvo je pokazalo da se jednostavni i vrlo pouzdani sklopovi mogu nainiti ko

Slika 1.1. Mogue razine signala na ulazima i izlazima digitalnih sklopova

To znai da se elektrine veliine u digitalnim sklopovima i ureajima mogu

BROJEVNI SUSTAVI I KODOVI

DECIMALNI BROJEVNI SUSTAV

U decimalnom brojevnom sustavu brojevi se prikazuju nizom znamenki koje

X = d x 10" + x 10"_1 + ... + d2x 102+ clxx 101+ d0x 10 + x 10_1+

BINARNI BROJEVNI SUSTAV

X = bnx 2n + v, x 2"'1+ ... + b xx 21+ b0x 2 + f1x 2 '1+ ...

BROJEVNI SUSTAVI I KODOVI

Tablica 1.1. Prikaz binarnih brojeva od nula do petnaest

Binarni Decimalni Binarni Decimalni

Slika 1.2. Binarni signali: a) paralelni, b) serijski

PRETVORBA BROJEVA IZMEU

Pretvorba binarnog broja 1011011 u decimalni.

Jedan od naina da se decimalni broj pretvori u binarni je da se decimalni broj

BROJEVNI SUSTAVI I KODOVI

Pretvorba decimalnog broja 46 u binarni.

Drugi nain pretvorbe decimalnog broja u binarni provodi se uzastopnim dije

Pretvorba decimalnog broja 57 u binarni.

Razlomljeni broj u decimalnom brojevnom sustavu pretvara se u binarni meto

Pretvorba razlomljenog decimalnog broja 0,6285 u binarni.

OKTALNI BROJEVNI SUSTAV

X = ox 8n + o_i x 8"'1+... + o2x 82 + oxx 81+ o0x 8 + o_,x8_1 + o_2x 8'2+

BROJEVNI SUSTAVI I KODOVI

Pretvorba oktalnog broja 237,51 u decimalni.

Pretvorba decimalnog broja u odgovarajui oktalni moe se provesti istim pos

Pretvorba decimalnog broja 267 u oktalni.

Broj u oktalnom brojevnom sustavu pretvara se u broj binarnog sustava tako

Binarni ekvivalent 000 001 011 100 101 110 111

Pretvorba oktalnog broja 472 u binarni

Pretvorba binarnog broja 1011101010 u oktalni.

HEKSADECIMALNI BROJEVNI SUSTAV

Tablica 1.3. Znamenke heksadecimalnog brojevnog sustava

Heksadecimalni brojevni sustav koristi se vrlo esto u prikazivanju rada digi

------ 163 '

BROJEVNI SUSTAVI I KODOVI

Pretvorba heksaecimalnog broja 1A2F u decimalni.

Pretvorba decimalnog broja u heksadecimalni moe se provesti istim postup-

Pretvorba decimalnog broja 217 u heksadecimalni.

Broj u heksadecimalnom sustavu pretvara se u binarni broj tako da se svaka

Tablica 1.4. Znamenke heksaecimalnog sustava i njihovi binarni ekvivalenti

Heksaccimolna Binarni Hcksaecimalnn Binarni

Pretvorba heksadecimalnog broja A3F u binarni.

Za pretvorbu binarnog broja u heksadecimalni potrebno je binarni broj razdi

Pretvorba binarnog broja 110001101011 u heksadecimalni.

PRIKAZ RELATIVNIH BROJEVA

Prikaz brojeva +37 i -37 s pomou bita za predznak i binarnog broja.

Drugi nain prikazivanja iznosa negativnog broja je koritenje komplementa.

BROJEVNI SUSTAVI I KODOVI

Prikaz broja --37 s pomou bita za predznak i 1-komplementa

2-kompIement nekog broja dobije se tako da se zamijene jedinice s nulama i

Prikaz broja -37 s pomou bita za predznak i 2-komplementa

binarna znamenka (engl. binary digit, skraeno bit)

BROJEVNI SUSTAVI I KODOVI

Rrojcvnj sustav, Decimalni Binarni Oktalni Heksadecimalni

" .... "