Thông tin giảng viên

▪ Giảng viên: Nguyễn Thị Thanh Nga

▪ Bộ môn: Kỹ thuật máy tính – Viện CNTT&TT
▪ Email: ngantt@soict.hut.edu.vn
ĐIỆN TỬ SỐ
Digital Electronics

Bộ môn Kỹ thuật máy tính

Viện Công nghệ thông tin và truyền thông
Trường ĐH Bách Khoa Hà Nội

1
2

Điện tử số Nội dung chương 6

6.1. Khái niệm mạch tuần tự

Chương 6
6.2. Flip Flop - Phần tử cơ bản mạch tuần tự
HỆ TUẦN TỰ 6.3. Phân loại Flip flop
6.4. Mô hình của hệ tuần tự
6.5. Một số ứng dụng của hệ tuần tự

Bộ môn Kỹ thuật Máy tính, Viện CNTT&TT

Trường Đại học Bách Khoa Hà Nội

3 4

1
 6.1. Khái niệm mạch tuần tự
▪ Mạch logic tuần tự là mạch có tín hiệu ra không chỉ
phụ thuộc vào tín hiệu vào tại thời điểm hiện tại mà
còn phụ thuộc vào quá khứ của tín hiệu vào.
▪ Một mạch có n biến trạng thái nhị phân sẽ có 2n
trạng thái xảy ra, và 2n luôn là giá trị giới hạn, còn
gọi là máy trạng thái giới hạn (Finite-state
machines).
▪ Mạch logic tuần tự còn được gọi là hệ có nhớ.
▪ Để thực hiện được mạch tuần tự, nhất thiết phải có
phần tử nhớ. Ngoài ra còn có thể có các phần tử
logic cơ bản.
5 6
Nội dung chương 6
6.1. Khái niệm mạch tuần tự
6.2. Flip Flop - Phần tử cơ bản mạch tuần tự
6.3. Phân loại Flip flop
6.4. Mô hình của hệ tuần tự
6.5. Một số ứng dụng của hệ tuần tự
7 ▪ Đồng bộ theo xung
6.1. Khái niệm mạch tuần tự
▪ Mạch đa hài: mạch điện có đầu ra phản hồi
▪ Bao gồm:
 Mạch đa hài không ổn định: trạng thái đầu ra không bền
 Mạch đa hài 1 trạng thái bền: trong hai trạng thái đầu ra,
có 1 trạng thái bền
 Mạch đa hài 2 trạng thái bền: hai trạng thái đầu ra ở mức
CAO và THẤP ở trạng thái bền cho đến khi có xung kích
thích thích hợp. Còn gọi là FLIP FLOP, có khả năng lật
lại trạng thái tín hiệu ra tuỳ theo sự tác động thích hợp
của tín hiệu vào. Điều này có ý nghĩa quan trọng trong
việc lưu trữ dữ liệu trong mạch và xuất dữ liệu ra khi cần.
6.2. Flip Flop – Phần tử cơ bản
▪ Là phần tử cơ bản của hệ tuần tự.
▪ Đầu ra của FF chính là trạng thái của nó
▪ Một FF có thể làm việc theo 2 kiểu:
 Không đồng bộ: đầu ra của FF thay đổi chỉ phụ thuộc
vào tín hiệu đầu vào
 Đồng bộ: đầu ra của FF thay đổi phụ thuộc vào tín hiệu
vào và tín hiệu đồng bộ.
▪ Đồng bộ theo mức
 Mức cao
 Mức thấp
▪ Đồng bộ theo sườn
 Sườn âm
 Sườn dương
8
2
 6.2. Flip Flop – Phần tử cơ bản 6.2. Flip Flop – Phần tử cơ bản
Các kiểu đồng bộ Các kiểu đồng bộ
▪ Đồng bộ theo mức: ▪ Đồng bộ theo sườn:
 Mức cao:  Sườn dương:
▪ Khi tín hiệu đồng bộ có giá trị logic = 0 H ▪ Khi tín hiệu đồng bộ xuất hiện sườn
thì hệ nghỉ (giữ nguyên trạng thái) dương (sườn đi lên, từ 0 → 1) thì hệ
▪ Khi tín hiệu đồng bộ có giá trị logic = 1 làm việc bình thường
thì hệ làm việc bình thường. L
▪ Trong các trường hợp còn lại, hệ nghỉ Đồng bộ theo sườn
(giữ nguyên trạng thái).
 Mức thấp:
▪ Khi tín hiệu đồng bộ có giá trị logic = 1 Đồng bộ theo mức  Sườn âm:
thì hệ nghỉ (giữ nguyên trạng thái) ▪ Khi tín hiệu đồng bộ xuất hiện sườn
▪ Khi tín hiệu đồng bộ có giá trị logic = 0 âm (sườn đi xuống, từ 1 → 0), hệ làm
thì hệ làm việc bình thường. việc bình thường
▪ Trong các trường hợp còn lại, hệ nghỉ
9
(giữ nguyên trạng thái). 10

6.2. Flip Flop – Phần tử cơ bản

Nội dung chương 6
Các kiểu đồng bộ
▪ Đồng bộ kiểu xung:
 Khi có xung thì hệ làm việc bình thường 6.1. Khái niệm mạch tuần tự
 Khi không có xung thì hệ nghỉ (giữ nguyên trạng thái). 6.2. Flip Flop - Phần tử cơ bản mạch tuần tự
6.3. Phân loại Flip flop
6.4. Mô hình của hệ tuần tự
6.5. Một số ứng dụng của hệ tuần tự

Đồng bộ kiểu xung

11 12

3
 6.3. Phân loại Flip Flop 6.3.1. RS Flip Flop

▪ Có 4 loại FF: ▪ Sơ đồ khối:

 RS Reset - Set Xóa - Thiết lập R Q R
SET
Q
 JK Jordan và Kelly Tên 2 nhà phát minh CLK
 D Delay Trễ S Q S
CLR
Q

 T Toggle Bập bênh, bật tắt, đảo

▪ RS FF hoạt động được ở cả 2 chế độ đồng bộ và không
đồng bộ
CLK
R Q
CLK CLK Đồng bộ sườn dương
CLK
S Q
Đồng bộ mức thấp CLK CLK
Đồng bộ mức cao
13 Đồng bộ sườn âm 14

6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

▪ Xung tín hiệu đầu ra: RS ▪ Xung tín hiệu đầu ra: RS
q 00 01 11 10 q 00 01 11 10

SET 0 0 1 - 0 SET 0 0 1 - 0
R Q R Q
CLK 1 1 1 - 0 CLK 1 1 1 - 0

không không
S Q nhớ
thiết
xác xóa S Q nhớ
thiết
xác xóa
CLR lập
định CLR lập
định

Q  S  qR Q  S  qR

15 16

4
 6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

▪ Xung tín hiệu đầu ra: RS ▪ Xung tín hiệu đầu ra: RS
q 00 01 11 10 q 00 01 11 10

SET 0 0 1 - 0 SET 0 0 1 - 0
R Q R Q
CLK 1 1 1 - 0 CLK 1 1 1 - 0

không không
S Q nhớ
thiết
xác xóa S Q nhớ
thiết
xác xóa
CLR lập
định CLR lập
định

Q  S  qR Q  S  qR

17 18

6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

▪ Xung tín hiệu đầu ra: RS ▪ Xung tín hiệu đầu ra: RS
q 00 01 11 10 q 00 01 11 10

SET 0 0 1 - 0 SET 0 0 1 - 0
R Q R Q
CLK 1 1 1 - 0 CLK 1 1 1 - 0

không không
S Q nhớ
thiết
xác xóa S Q nhớ
thiết
xác xóa
CLR lập
định CLR lập
định

Q  S  qR Q  S  qR

19 20

5
 6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

▪ Xung tín hiệu đầu ra: RS ▪ Xung tín hiệu đầu ra: RS
q 00 01 11 10 q 00 01 11 10

SET SET
R Q
0 0 1 - 0 R Q 0 0 1 - 0

CLK 1 1 1 - 0 CLK 1 1 1 - 0

S Q thiết
không S Q thiết
không

CLR
nhớ
lập
xác
định
xóa CLR nhớ
lập
xác
định
xóa

Q  S  qR Q  S  qR

21 22

6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

Ví dụ 6.1 RS FF với đầu vào tích cực
▪ Cho FF RS đồng bộ mức cao và đồ thị các tín hiệu ▪ Đầu vào tích cực mức THẤP ▪ Đầu vào tích cực mức CAO
R, S như hình vẽ. Hãy vẽ đồ thị tín hiệu ra Q.

23 24

6
 6.3.1. RS Flip Flop 6.3.1. RS Flip Flop
RS FF với đầu vào tích cực RS FF với đầu vào có tín hiệu đồng bộ

▪ Đầu vào tích cực mức THẤP ▪ Đầu vào tích cực mức CAO ▪ Các FF thường được CLK S R Q Q’

kích hoạt để nhận ‘0’ x x Q Q’

thông tin nhờ một tín ‘1’ 0

0
0
1
Q
0
Q’
1
hiệu đồng bộ. 1 0 1 0

▪ Tín hiệu đồng bộ có 1 1 x x

thể tích cực:

 theo mức (cao, thấp)
 theo sườn (lên, xuống)
▪ FF chỉ có thể trao đổi
thông tin khi tín hiệu
đồng bộ tích cực và
ngược lại.
25 26

6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

RS FF với đầu vào có tín hiệu đồng bộ RS FF với đầu vào có tín hiệu đồng bộ

▪ Tín hiệu đầu vào tích cực ở mức CAO ▪ Tín hiệu đầu vào tích cực ở mức THẤP

27 28

7
 6.3.1. RS Flip Flop 6.3.1. RS Flip Flop
RS FF với đầu vào có tín hiệu đồng bộ RS FF với đầu vào có tín hiệu đồng bộ dương - âm

▪ FF RS đồng bộ sườn thì mắc thêm mạch chuyển ▪ Xung hẹp được tạo ra sau bộ phát xung tương
đổi phát xung -> tín hiệu đầu ra thay đổi theo tín đương với thời gian trễ của bộ đảo.
hiệu đầu vào khi xung đồng bộ ở mức CAO hoặc
THẤP.

29 30

6.3.1. RS Flip Flop 6.3.1. RS Flip Flop

RS FF với đầu vào có tín hiệu đồng bộ dương -
âm Ví dụ 6.2
▪ Thiết kế một mạch điều khiển đèn từ 2 nút bấm kí
hiệu là S và R. Nếu bấm vào S thì bật đèn, nhả S
thì đèn sáng. Nếu bấm vào R thì đèn tắt và nhả R
thì đèn vẫn tắt. Giả thiết S và R không được bấm
đồng thời.

31 32

8
 6.3.1. RS Flip Flop
Ví dụ 6.2
6.3.2. JK Flip Flop
▪ Bảng thật: ▪ JK FF chỉ hoạt động ở chế độ đồng bộ
▪ Sơ đồ khối:
J Q J Q

▪ Hàm Boolean: CLK CLK

K Q K Q
Tích cực mức cao Tích cực sườn dương

J Q J Q
▪ Mạch:
CLK CLK
K Q K Q

33 Tích cực mức thấp Tích cực sườn âm 34

6.3.2. JK Flip Flop 6.3.2. JK Flip Flop

▪ Xung tín hiệu ra: ▪ Xung tín hiệu ra:

35 36

9
 6.3.2. JK Flip Flop 6.3.2. JK Flip Flop

▪ Xung tín hiệu ra: ▪ Xung tín hiệu ra:

37 38

6.3.2. JK Flip Flop 6.3.2. JK Flip Flop

▪ Xung tín hiệu ra: ▪ Xung tín hiệu ra:

39 40

10
 6.3.2. JK Flip Flop 6.3.2. JK Flip Flop

▪ Xung tín hiệu ra: ▪ Xung tín hiệu ra:

41 42

6.3.2. JK Flip Flop 6.3.2. JK Flip Flop

▪ JK FF với đầu vào tích cực ở mức CAO ▪ JK FF với đầu vào tích cực ở mức CAO

43 44

11
 6.3.2. JK Flip Flop 6.3.2. JK Flip Flop

▪ JK FF với đầu vào tích cực ở mức THẤP ▪ JK FF với đầu vào tích cực ở mức THẤP

45 46

6.3.2. JK Flip Flop

6.3.2. JK Flip Flop
Ví dụ 6.3
▪ FF JK có thể tạo thành từ RS FF: ▪ Vẽ FF sau:

47 48

12
 6.3.2. JK Flip Flop 6.3.2. JK Flip Flop với đầu vào
Ví dụ 6.3 Preset và Clear
▪ Mỗi flip-flop đều có các tín
hiệu:
 Tín hiệu vào, ví dụ J, K
 Tín hiệu đồng bộ clock
 Tín hiệu ra Q
▪ Ngoài ra, nhiều flip-flop còn có
thêm các tín hiệu trực tiếp có
tác dụng điều khiển cưỡng
bức trạng thái ra của flip-flop.
Đó là:
 Clear (CLR), có tác dung điều
khiển để Q = 0
 Preset (PR), làm cho Q = 1
49 50

6.3.2. JK Flip Flop với đầu vào 6.3.2. JK Flip Flop với đầu vào
Preset và Clear Preset và Clear

51 52

13
 6.3.2. JK Flip Flop với đầu vào
6.3.2. Master-slave JK Flip Flop
Preset và Clear
▪ Để đảm bảo truyền tín hiệu tin cậy, thường tạo JK
FF kiểu Master-Slave

53 54

6.3.2. JK Flip Flop

6.3.2. Master-slave JK Flip Flop
Ví dụ 6.4
▪ Cho xung vuông 100kHz vào đầu vào xung Clock của FF
sau. Nếu đầu ra Q khởi tạo ở mức logic ‘0’, vẽ dạng sóng
đầu ra của Q trong cả 2 trường hợp. Tìm tần số Q?

55 56

14
 6.3.2. JK Flip Flop
6.3.3. T Flip Flop
Ví dụ 6.4
▪ T FF (FF đảo) chỉ hoạt động ở chế độ đồng bộ.
▪ T FF thay đổi trạng thái mỗi khi được kích thích tại
đầu vào T (đầu vào đảo).
▪ Sơ đồ khối:

T Q

CLK Q

57 58

6.3.3. T Flip Flop 6.3.3. T Flip Flop

Đầu vào đảo kích thích cạnh dương Đầu vào đảo kích thích cạnh âm
▪ Bảng thật và sơ đồ khối: ▪ Bảng thật và sơ đồ khối:

59 60

15
 6.3.3. T Flip Flop 6.3.3. T Flip Flop

▪ Xung tín hiệu ra: T

▪ Xung tín hiệu ra: T
q 0 1 q 0 1

T Q 0 0 1 T Q 0 0 1

1 1 0 1 1 0
CLK Q CLK Q
nhớ lật nhớ lật

Q  qT  qT  q  T Q  qT  qT  q  T

61 62

6.3.3. T Flip Flop 6.3.3. T Flip Flop

▪ Xung tín hiệu ra: T

▪ Xung tín hiệu ra: T
q 0 1 q 0 1

T Q 0 0 1 T Q 0 0 1

1 1 0 1 1 0
CLK Q CLK Q
nhớ lật nhớ lật

Q  qT  qT  q  T Q  qT  qT  q  T

63 64

16
 6.3.3. T Flip Flop 6.3.3. T Flip Flop

▪ Xung tín hiệu ra: T

▪ Xung tín hiệu ra: T
q 0 1 q 0 1

T Q 0 0 1 T Q 0 0 1

1 1 0 1 1 0
CLK Q CLK Q
nhớ lật nhớ lật

Q  qT  qT  q  T Q  qT  qT  q  T

65 66

6.3.3. T Flip Flop 6.3.3. T Flip Flop

▪ Xung tín hiệu ra: T

▪ Xung tín hiệu ra: T
q 0 1 q 0 1

T Q 0 0 1 T Q 0 0 1

1 1 0 1 1 0
CLK Q CLK Q
nhớ lật nhớ lật

Q  qT  qT  q  T Q  qT  qT  q  T

67 68

17
 6.3.3. T Flip Flop 6.3.3. T Flip Flop

▪ FF T được sử dụng chính để tạo mạch đếm chia 2. ▪ Mạch chia 16 bằng cách nối 4 T FF nối tiếp:
▪ Khi T nối lên mức 1 (Vcc) hay để trống, xung kích lần lượt
đưa vào ngõ Ck. Nhận thấy, Q sẽ lật trạng thái mỗi lần ck
xuống hay lên. Tần số xung của Q chỉ còn bằng một nửa
tần số ngõ vào ck.
▪ Nếu đưa Q này tới các tầng FF sau nữa thì lần lượt tần số f
sẽ lại được chia đôi.
▪ Đây là nguyên lí chính của mạch đếm.

69 70

6.3.3. T Flip Flop 6.3.3. T Flip Flop

T FF dùng JK FF
▪ Khi tín hiệu vào J và K cùng một mức logic tích cực
(‘1’ nếu mức tích cực CAO hoặc ‘0’ nếu mức tích
cực THẤP) thì đầu ra của FF giống như T FF khi có
xung kích thích.
T FF dùng JK FF
▪ Khi nối chung 2 tín hiệu vào JK như hình dưới thì
sẽ được FF T: chỉ có một tín hiệu vào T, tín hiệu ra
sẽ bị lật lại trạng thái ban đầu khi đầu vào T tác
động và mỗi khi có cạnh sườn lên hay xuống của
xung kích thích.

71 72

18
 6.3.3. T Flip Flop 6.3.3. T Flip Flop
Ví dụ 6.5 Ví dụ 6.5
▪ Hai FF T được kết nối như hình sau. Vẽ đầu ra Q ▪ Dạng xung đầu ra:
với tín hiệu đầu vào cho sẵn. Nếu khoảng cách tín
hiệu đầu vào là 10µs, tìm tần số tín hiệu đầu ra.

▪ Đáp án:
 Tín hiệu vào 10µs -> tần số là 100kHz
 Tần số tín hiệu ra là 25kHz
73 74

6.3.3. T Flip Flop 6.3.3. T Flip Flop

Ví dụ 6.5 Ví dụ 6.5
▪ Nếu T FF 2 là kích thích cạnh dương, vẽ tín hiệu ▪ Dạng xung đầu ra nếu T FF 2 nhận kích thích dương:
đầu ra?

75 76

19
 6.3.4 D Flip Flop 6.3.4 D Flip Flop

▪ D FF còn gọi là FF trễ, có thể được sử dụng để lưu ▪ D FF đồng bộ theo mức gọi là chốt D (Latch)
trữ thông tin tạm thời của 1 bit.
▪ D FF có 1 đầu vào là D và hoạt động ở 2 chế độ
đồng bộ và không đồng bộ.
▪ Ta chỉ xét trigger D hoạt động ở chế độ đồng bộ.
▪ D FF đồng bộ theo sườn được gọi là xuất phát sườn (Edge
trigged)
D Q D Q

Q CLK Q

Không đồng bộ Đồng bộ

77 78

6.3.4 D Flip Flop 6.3.4 D Flip Flop

▪ Bảng chuyển trạng thái của D FF ▪ Xung tín hiệu đầu ra:

D D Q
q 0 1

0 0 1 CLK Q

1 0 1

Q=D
79 80

20
 6.3.4 D Flip Flop 6.3.4 D Flip Flop

▪ Xung tín hiệu đầu ra: ▪ Xung tín hiệu đầu ra:

D Q D Q

CLK Q CLK Q

81 82

6.3.4 D Flip Flop 6.3.4 D Flip Flop

▪ Xung tín hiệu đầu ra: ▪ Xung tín hiệu đầu ra:

D Q D Q

CLK Q CLK Q

83 84

21
 6.3.4 D Flip Flop 6.3.4 D Flip Flop

▪ Xung tín hiệu đầu ra: ▪ Xung tín hiệu đầu ra:

D Q D Q

CLK Q CLK Q

85 86

6.3.4 D Flip Flop 6.3.4 D Flip Flop

▪ Xung tín hiệu đầu ra: ▪ FF D thường là nơi để chuyển dữ liệu từ tín hiệu
vào D đến tín hiệu ra Q, cung cấp cho mạch sau
D Q như mạch cộng, ghi dịch.
▪ FF D phải chờ một khoảng thời gian khi xung kích
thích kích thì mới đưa ra tín hiệu ra Q.
CLK Q
▪ Do đó, FF D còn được xem như mạch trì hoãn hay
còn gọi là FF trễ.

87 88

22
 6.3.4. D Flip Flop 6.3.4. D Flip Flop
D FF dùng JK FF D FF dùng JK FF
▪ Khi tín hiệu vào J và K lần lượt ở trạng thái ‘1’ và ‘0’, tín ▪ Khi nối chung 2 tín hiệu vào JK như hình dưới thì
hiệu ra Q sẽ chuyển sang trạng thái ‘1’ khi bị có tín hiệu kích sẽ được FF D: chỉ có một tín hiệu vào D, tín hiệu
thích. Tương tự với J và K lần lượt ở trạng thái ‘0’ và ‘1’.
vào sẽ bị chuyển ra ngõ ra khi có tín hiệu kích
Trong cả hai trường hợp, đầu vào D sẽ bị chuyển ra đầu ra
Q khi có tín hiệu kích thích. thích.

89 90

6.3.4. D Flip Flop 6.3.4. D Flip Flop

Mạch chốt D So sánh chốt D và D FF
▪ Các FF kích thích bằng mức đều có thể trở thành ▪ Xung tín hiệu đầu vào và ra của chốt D:
mạch chốt khi xung kích thích tích cực. Thông dụng
nhất là chốt D.
▪ Mạch được tạo bởi FF D khi thay tín hiệu vào đồng
bộ bởi tín hiệu vào cho phép (enable : E) tác động
ở mức CAO hoặc THẤP.
▪ Cấu tạo kí hiệu và bảng trạng thái chốt D: ▪ Xung tín hiệu đầu vào và ra của FF D:

91 92

23
 6.3.4. D Flip Flop 6.3.4. D Flip Flop
Ví dụ 6.6 Ví dụ 6.6
▪ Cho chốt D kích hoạt mức cao. Hãy vẽ tín hiệu ra ▪ Xung tín hiệu ra:
Q gióng trên cùng trục thời gian với tín hiệu vào D.

93 94

6.3.4. D Flip Flop 6.3.4. D Flip Flop

Ví dụ 6.7 Ví dụ 6.7
▪ Cho FF D xuất phát sườn dương. Hãy vẽ tín hiệu ▪ Xung tín hiệu ra:
ra Q gióng trên cùng trục thời gian với tín hiệu vào
D.

95 96

24
 6.3.4. D Flip Flop 6.3. Phân loại Flip Flop
Ví dụ 6.8 Quan hệ thời gian ở Flip Flop
▪ Hình sau mô tả mạch logic trong của một trong 4 chốt D của ▪ “Cửa sổ” thời gian của Flip
chốt D 4 bít trong IC 7475. flop được xác định bởi:
 CM rằng đầu ra Q theo đầu vào D khi đầu vào ENABLE ở mức CAO.  tsu: thời gian chuẩn bị (Setup) –
 CM rằng đầu ra Q giữ nguyên giá trị nó có trước khi đầu vào ENABLE tín hiệu vào cần phải xác lập
chuyển sang mức THẤP trong suốt thời gian đầu vào ENABLE ở mức ổn định ở một khoảng thời gian
THẤP. ≥ tsu, trước khi có ‘sự kiện’
clock
 th: thời gian duy trì (Hold) – tín
hiệu vào cần phải duy trì ổn
định thêm một khoảng thời
gian ≥ th, sau khi kết thúc ‘sự
kiện’ clock
▪ Đây là một trong những yếu
tố hạn chế tần số của mạch 98
97 logic dãy

6.3.4. D Flip Flop 6.3.4. D Flip Flop

Ví dụ 6.9 Ví dụ 6.10
▪ Bảng chức năng sau mô tả loại FF gì? ▪ Đưa xung đồng hồ 100kHz vào FF JK với đầu JK
được neo tại mức logic 1.
 Nếu FF có đầu vào JK tích cực mức cao và FF tích cực
sườn âm thì đầu ra Q có tần số bao nhiêu?
 Nếu FF có đầu vào JK tích cực mức thấp và FF tích cực
sườn dương thì đầu ra Q là bao nhiêu? Giả thiết Q ban
đầu = 0.

99 100

25
 Nội dung chương 6 6.4. Mô hình của hệ tuần tự

▪ Mô hình của hệ tuần tự được dùng để mô tả hệ

6.1. Khái niệm mạch tuần tự thông qua tín hiệu vào, tín hiệu ra và trạng thái của
6.2. Flip Flop - Phần tử cơ bản mạch tuần tự hệ mà không quan tâm đến cấu trúc bên trong của
hệ.
6.3. Phân loại Flip flop
6.4. Mô hình của hệ tuần tự
6.5. Một số ứng dụng của hệ tuần tự

101 102

6.4. Mô hình của hệ tuần tự

6.4. Mô hình của hệ tuần tự
Mô hình trạng thái
▪ Hệ tuần tự đồng bộ: khi làm việc cần có 1 tín hiệu ▪ Một hệ tuần tự bao gồm các thành phần:
đồng bộ để giữ nhịp cho toàn bộ hệ hoạt động.  Tập hợp hữu hạn các trạng thái
▪ Hệ tuần tự không đồng bộ: không cần tín hiệu này  Một trạng thái khởi tạo, nằm trong tập hữu hạn các trạng
để giữ nhịp chung cho toàn bộ hệ hoạt động. thái
Tập hợp hữu hạn các đầu vào
▪ Hệ tuần tự đồng bộ nhanh hơn hệ tuần tự không


Tập hợp hữu hạn các đầu ra

đồng bộ tuy nhiên lại có thiết kế phức tạp hơn. 

 Một hàm chuyển trạng thái (của một trạng thái và một tín
hiệu đầu vào với trạng thái tương ứng)
 Một hàm đầu ra (của một trạng thái và một tín hiệu đầu
vào với đầu ra tương ứng)
▪ Mô hình Moore: Hàm của trạng thái
▪ Mô hình Mealy: Hàm của trạng thái và tín hiệu đầu vào.

103 104

26
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Mô hình Moore Mô hình Mealy
▪ Sơ đồ trạng thái: ▪ Sơ đồ trạng thái:
 Tín hiệu đầu ra chỉ phụ thuộc vào trạng thái hiện tại,  Tín hiệu đầu ra phụ thuộc vào trạng thái hiện tại và tín
không phụ thuộc trực tiếp vào tín hiệu đầu vào. hiệu đầu vào

105 106

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Mô hình trạng thái Ví dụ 6.11
▪ Các thành phần này có thể được biểu diễn bằng ▪ Đồ hình trạng thái sau mô tả cái gì?
một sơ đồ trạng thái:
 Các trạng thái được biểu diễn bằng hình tròn
 Mũi tên chỉ hàm chuyển trạng thái
 Mũi tên được đánh dấu bằng các tín hiệu đầu vào
 Đầu ra được đánh dấu trên các trạng thái (mô hình
Moore) hoặc trên các mũi tên (mô hình Mealy)

107 108

27
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Ví dụ 6.12 Ví dụ 6.13
▪ Đồ hình trạng thái sau mô tả cái gì? ▪ Đồ hình trạng thái sau mô tả cái gì?

109 110

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.14 Ví dụ 6.15
▪ Đồ hình trạng thái sau mô tả cái gì? ▪ Thiết kế đồ hình trạng thái chấp nhận chuỗi 0, 1 có
số lượng “1” là số lẻ.

111 112

28
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Đồ hình trạng thái Ví dụ 6.16
▪ Có thể mô tả hoạt động của các mạch logic dãy ▪ Thiết kế đồ hình trạng thái chấp nhận chuỗi 001.
bằng biểu đồ trạng thái (state diagram):
 Vòng tròn mô tả trạng thái của mạch
 Mũi tên trên đó có ghi giá trị của tín hiệu vào dùng để mô
tả quá trình chuyển trạng thái
▪ Ví dụ:

113 114

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.17 Ví dụ 6.18
▪ Cho mạch mô tả sau: ▪ Thiết kế một mạch đếm tuần tự đơn giản: 100, 010,
OUT1 OUT2 OUT3
101, 011, 110
IN DQ DQ DQ  Bỏ qua trạng thái 000, 001 và 111
CLK ▪ Vẽ đồ hình trạng thái và bảng chuyển trạng thái:
▪ Vẽ đồ hình trạng thái:

115 116

29
 6.4. Mô hình của hệ tuần tự
6.4. Mô hình của hệ tuần tự
Ví dụ 6.19
▪ Ở trạng thái khởi tạo, hệ tuần tự có thể rơi vào các ▪ Chú ý:
trạng thái không xác định.  Hệ tuần tự chỉ tồn tại ở 1 trạng thái tại 1 thời điểm
▪ Khi thiết kế phải đảm bảo không rơi vào trường  Chuyển đổi trạng thái chỉ diễn ra theo chu kỳ đồng hồ
hợp đó. (đồng bộ).
010 100 ▪ Mô hình Mealy và Moore được ký hiệu khác nhau:
001  Mô hình Mealy: tín hiệu đầu ra phụ thuộc vào trạng thái
hiện tại và đầu vào, mũi tên được ký hiệu bởi
đầu vào/đầu ra khi chuyển trạng thái.
111 101 110  Mô hình Moore: tín hiệu đầu ra chỉ phụ thuộc trạng thái
trước đó:
011 ▪ Mũi tên được ký hiệu bởi đầu vào khi chuyển trạng thái.
000 ▪ Vòng tròn trạng thái được ký hiệu bởi trạng thái k/ đầu ra.

117 118

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Xác định đầu ra với mô hình Moore Xác định đầu ra với mô hình Mealy
▪ Đầu ra là 1 hàm của trạng thái ▪ Đầu ra là 1 hàm của trạng thái và đầu vào

119 120

30
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Các bước thiết kế hệ tuần tự Ví dụ 6.20
1. Mô tả hoạt động của mạch logic dãy cần thiết kế (biểu đồ ▪ Thiết kế bộ kiểm tra bit lẻ: đầu ra bằng 1 khi đầu
trạng thái, biểu đồ thời gian, hoặc các thông tin thích hợp vào có số bit 1 lẻ.
khác)
▪ Vẽ đồ hình trạng thái và bảng chuyển trạng thái:
2. Lập bảng chuyển trạng thái (state table)
Res et
3. Gán giá trị nhị phân cho mỗi trạng thái
Trạng thái Trạng thái
4. Xác định số flip-flop cần dùng và gán cho mỗi flip-flop một 0 hiện tại
Đầu vào
tiếp theo
Đầu ra
ký hiệu bằng chữ Even
Chẵn 0 Chẵn 0
[0]
5. Lựa chọn kiểu flip-flop cần dùng Chẵn 1 Lẻ 1
6. Từ bảng chuyển trạng thái, xác định kích thích cho mỗi 1 Lẻ 0 Lẻ 1
1
flip-flop và biểu thức của mỗi biến ra Lẻ 1 Chẵn 0

7. Tối thiểu hóa cho đầu vào FF và đầu ra FF (bìa Các-nô) Odd
8. Lập sơ đồ mạch logic từ các phần tử cơ bản 0
[1]

121 122

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.20 Kích thích cho các flip flop
▪ Gán giá trị nhị phân cho mỗi trạng thái: ▪ Khi thiết kế mạch logic dãy, ta cần phải xác định điều kiện
kích thích cho các flip-flop tuỳ theo đáp ứng cần có của
Trạng thái Trạng thái
chúng.
Đầu vào Đầu ra ▪ Với hai giá trị logic ‘0’ và ‘1’ cho mỗi biến, mỗi flip-flop có
hiện tại tiếp theo
0 0 0 0 thể có một trong bốn đáp ứng là: ‘S0’, ‘S1’, ‘T0’, và ‘T1’
0 1 1 1
▪ Bảng dưới đây mô tả các điều kiện kích thích cho các loại
flip-flop khác nhau
1 0 1 1
1 1 0 0 Đáp ứng Kích thích
Ký hiệu Q → Q+ S R J K T D
▪ Xác định số lượng FF cần sử dụng:
 Cần 1 FF, vì chỉ cần 1 bit để thể hiện 2 trạng thái. S0 0 → 0 0 x 0 x 0 0
T1 0 → 1 1 0 1 x 1 1
T0 1 → 0 0 1 x 1 1 0
S1 1 → 1 x 0 x 0 0 1 124
123

31
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Ví dụ 6.20 Ví dụ 6.20
▪ Lựa chọn FF: Giả sử chọn FF D ▪ Tối thiểu hóa bằng bìa Các-nô:
▪ Giả thiết: Ký hiệu
Đáp ứng
Q→ Q+ S R
Kích thích
J K T D D
X
 Q = Trạng thái hiện tại S0 0 → 0 0 x 0 x 0 0
Q 0 1
D = Q’X + QX’ = Q  X
T1 0 → 1 1 0 1 x 1 1

 Q+ = Trạng thái tiếp theo T0 1 → 0 0 1 x 1 1 0 0 0 1

S1 1 → 1 x 0 x 0 0 1
1 1
 X = Đầu vào 0

Q X Q+ Đầu ra D
0 0 0 0 0 ▪ Thực hiện mạch:
0 1 1 1 1 NS
1 0 1 1 1
X D Q Output
1 1 0 0 0
CLK Q
R
D = Q+ \Reset
125 126

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.20 Ví dụ 6.20
▪ Lựa chọn FF: Giả sử chọn FF T ▪ Tối thiểu hóa bằng bìa Các-nô:
▪ Giả thiết: Q X Q+ Đầu ra T T
Q+
 Q = Trạng thái hiện tại 0 0 0 0 0 Q 0 1
 Q+ = Trạng thái tiếp theo 0 1 1 1 1
0 0 1 T = Q’Q+ + QQ+’ = Q  Q+
1 1
 X = Đầu vào 1 0 1 1 0 0

1 1 0 0 1

▪ Thực hiện mạch ▪ Thực hiện mạch:

T=X X
X T Q Output
T Q Output
CLK
CLK Q
Q R
R
\Reset
\Reset
127 128

32
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Ví dụ 6.21 Ví dụ 6.21
▪ Thiết kế máy bán hàng tự động: ▪ Vẽ đồ hình trạng thái:
 Nhả một gói kẹo sau khi nhận được 15 xu  3 đồng 5 xu: N, N, N
 Khe để nhét tiền xu nhận loại 5 xu, 10 xu  1 đồng 5 xu, 1 đồng 10 xu: N, D
 Không trả lại tiền thừa  1 đồng 10 xu, 1 đồng 5 xu: D, N
▪ Mô tả bài toán:  2 đồng 10 xu: D, D
 2 đồng 5 xu, 1 đồng 10 xu: N, N, D
N
Coin Vending Gum
Sensor D Open ▪ Mô tả đầu vào và ra:
Machine Release
 Đầu vào: N, D, reset
Reset FSM Mechanism
 Đầu ra: open
Clk
129 130

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.21 Ví dụ 6.21
▪ Mã hóa trạng thái ▪ Moore machine
Moore Mealy

131 132

33
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Ví dụ 6.21 Ví dụ 6.21
▪ Mealy machine ▪ Mã hóa trạng thái
Moore Mealy

133 134

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.21 Ví dụ 6.21
▪ Tối thiểu hóa ▪ Sơ đồ mạch

135 136

34
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
So sánh mô hình Mealy và Moore Chuyển đổi giữa mô hình Mealy và Moore

Mô hình Moore Mô hình Mealy

▪ Chuyển đổi từ mô hình này sang mô hình kia có
Đầu ra chỉ phụ thuộc vào trạng thái Đầu ra phụ thuộc vào trạng thái hiện thể được thực hiện thông qua đồ hình trạng thái
hiện tại mà không phụ thuộc vào tại và đầu vào
đầu vào ▪ Phụ thuộc vào các yêu cầu ứng dụng mà lựa chọn
Có xu hướng cần ít trạng thái hơn, Có xu hướng cần nhiều trạng thái 1 trong 2 mô hình hoặc 1 mô hình tổng hợp trong
và do đó cần ít phần cứng hơn để hơn, và do đó cần nhiều phần cứng đó 1 phần theo mô hình Moore và phần còn lại
giải quyết bài toán hơn để giải quyết bài toán
theo mô hình Mealy
An toàn hơn khi sử dụng: Đáp ứng nhanh hơn với đầu vào:
- Đầu ra thay đổi theo xung đồng - Đáp ứng trong cùng 1 chu kỳ,
hồ (1 chu kỳ muộn hơn) không cần đợi xung đồng bộ.
- Trong mô hình Mealy, đầu vào có - Trong mô hình Moore, có thể cần
thể thay đổi đầu ra ngay khi hàm mã hóa nhiều trạng thái hơn nên
logic được thực hiện, là 1 vấn đề sẽ cần nhiều cổng hơn, dẫn đến
khi kết hợp 2 mô hình với nhau. trễ lớn hơn.

137 138

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Chuyển đổi giữa mô hình Mealy và Moore Chuyển đổi giữa mô hình Mealy và Moore

▪ Mô hình Moore ▪ Mô hình Mealy

a b c  a b c
a a/ok
b a sk ok a/oo
b/ok sk (so,oo) (sp,op) (sq,oq)
Sk/ok s l sk sl (sk,ok)
c b Sk b/op
sm sk c/ok
sm (sk,ok)
c c/oq
sn sk sn (sk,ok)

139 140

35
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Chuyển đổi giữa mô hình Mealy và Moore Chuyển đổi giữa mô hình Mealy và Moore

▪ Đồ hình trạng thái Mealy ▪ Đồ hình trạng thái Moore tương đương

141 142

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Chuyển đổi giữa mô hình Mealy và Moore Chuyển đổi giữa mô hình Mealy và Moore

▪ Bảng trạng thái Mealy ▪ Bảng trạng thái Moore tương đương

a b c d a b c d o/p
R1 R3 R1 0
R ( R, x ) ( R, 0 )
R2 R3 R1 1
P ( R, 0 )
R3 R3 R1 x
Q ( R, 1 ) P R1
Q R2

143 144

36
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Chuyển đổi giữa mô hình Mealy và Moore Mealy → Moore
▪ So sánh hai bảng trạng thái Mealy và Moore tương ▪ Nếu tất cả các đường chuyển trạng thái trong mô hình
đương Mealy sang một trạng thái nào đó mà chỉ có 1 loại đầu ra thì
trong mô hình Moore tương ứng, đầu ra trở thành đầu ra
của trạng thái.
a b c d a b c d o/p
R ( R, x ) ( R, 0 ) R1 R3 R1 0
P ( R, 0 ) R2 R3 R1 1
Q ( R, 1 ) R3 R3 R1 x
P R1
Q R2

145 146

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Mealy → Moore Mealy → Moore
▪ Nếu có nhiều hơn 1 đầu ra trong mô hình Mealy thì cần các ▪ Nếu có nhiều hơn 1 đầu ra trong mô hình Mealy thì cần các
biến trạng thái trung gian. biến trạng thái trung gian.

147 148

37
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Ví dụ 6.22 Ví dụ 6.23
▪ Chuyển từ mô hình Mealy sang Moore ▪ Chuyển từ mô hình Mealy sang Moore

149 150

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Moore → Mealy Ví dụ 6.24
▪ Quá trình ngược lại được dùng khi chuyển từ mô hình Moore ▪ Chuyển từ mô hình Moore sang Mealy
về mô hình Mealy.

151 152

38
 6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự
Ví dụ 6.25 Ví dụ 6.26
▪ Mealy hay Moore? ▪ Mealy hay Moore?
▪ Cho A, B = 0, 1 ▪ Cho A, B = 0, 1

153 154

6.4. Mô hình của hệ tuần tự 6.4. Mô hình của hệ tuần tự

Ví dụ 6.27 Ví dụ 6.28
▪ Mealy hay Moore? ▪ Mealy hay Moore?
▪ Cho A, B = 1, 0 sau đó 0, 1 ▪ Cho A, B = 1, 0 sau đó 0, 1

155 156

39
 6.4. Mô hình của hệ tuần tự
Nội dung chương 6
Ví dụ 6.29
▪ Thiết kế bộ nhận diện 3 bit ‘1’ liên tục theo mô hình
Mealy và sau đó chuyển sang mô hình Moore. 6.1. Khái niệm mạch tuần tự
 Đầu ra bằng ‘1’ khi đầu vào là 3 bit ‘1’ liên tục 6.2. Flip Flop - Phần tử cơ bản mạch tuần tự
 Các trường hợp khác đầu ra bằng ‘0’
6.3. Phân loại Flip flop
6.4. Mô hình của hệ tuần tự
6.5. Một số ứng dụng của hệ tuần tự
6.5.1 Bộ đếm
6.5.2 Thanh ghi
……

157 158

6.5.1. Bộ đếm và chia tần số

6.5.1. Bộ đếm và chia tần số
Bộ đếm không đồng bộ
▪ Bộ đếm được dùng để đếm xung ▪ Mạch thực hiện bộ đếm không đồng bộ:
▪ Bộ đếm được gọi là module n nếu nó có thể đếm
được n xung: từ 0 đến n-1
▪ Có 2 loại bộ đếm:
 Bộ đếm không đồng bộ: không đồng thời đưa tín hiệu
đếm vào các đầu vào của các trigger
 Bộ đếm đồng bộ: có xung đếm đồng thời là xung đồng
hồ clock đưa vào tất cả các trigger của bộ đếm ▪ Trễ lan truyền: sau mỗi xung đồng hồ đầu vào, bộ
đếm phải đợi một khoảng thời gian tương đương
với tổng trễ của tất cả FF trước khi có thể thực hiện
xung tiếp theo.
159 160

40
 6.5.1. Bộ đếm và chia tần số
Bộ đếm không đồng bộ module 2N
▪ Xét bộ đếm không đồng bộ module 16
▪ Có 16 trạng thái
▪ Mã hóa thành 4 bit tương ứng với Q3, Q2, Q1, Q0
▪ Cần dùng 4 trigger (giả sử dùng trigger JK)
161
6.5.1. Bộ đếm và chia tần số
Bộ đếm không đồng bộ module 2N
▪ Bộ đếm này đồng thời cũng là bộ chia tần số
163
6.5.1. Bộ đếm và chia tần số
Bộ đếm không đồng bộ module 2N
▪ Biểu đồ thời gian:
162
6.5.1. Bộ đếm và chia tần số
Ví dụ: 6.23
▪ Cần thiết kế một bộ đếm nhị phân không đồng bộ,
có khả năng đếm sản phẩm trên băng chuyền. Mỗi
lần 1 sản phẩm đi qua 1 điểm cố định, 1 xung sẽ
được tạo ra đưa vào xung đồng hồ. Nếu số lượng
sản phẩm cần đếm tối đa là 6000 thì cần bao nhiêu
FF?
164
41
 6.5.1. Bộ đếm và chia tần số
Bộ đếm không đồng bộ module < 2N
▪ Xét bộ đếm module 7 dựa trên bộ đếm như hình dưới.
▪ Giả sử dùng Trigger JK có đầu vào CLR (CLEAR) tích cực
ở mức thấp
 Nếu CLR = 0 thì q = 0
▪ Cứ mỗi khi đếm đến xung thứ 6 thì tất cả các FF bị xóa về 0
6.5.1. Bộ đếm và chia tần số
Bộ đếm không đồng bộ module < 2N
▪ Các bước thiết kế bộ đếm không đồng bộ nhị phân bắt đầu
từ 0000 và có cơ số X được tổng kết như sau:
 Quyết định số lượng FF tối thiểu sao cho: 2N ≥ X, kết nối các FF này
như bộ đếm nhị phân không đồng bộ. Nếu 2N = X thì kết thúc.
 Xác định những FF ở mức logic CAO tại số đếm mà cơ số 10 tương
đương =X. Chọn 1 cổng NAND với số lượng đầu vào bằng với số
FF ở mức logic CAO. Ví dụ, với bộ đếm MOD-12, số đếm tương ứng
là 1100 thì sẽ cần 2 FF ở mức logic CAO. Cổng NAND do đó sẽ là
cổng 2 đầu vào.
 Kết nối đầu ra Q của những FF đã được xác định vào đầu vào cổng
NAND và đầu ra cổng NAND sẽ được đưa vào các đầu vào CLEAR
không đồng bộ của tất cả các FF.

165 166

6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số

Ví dụ: 6.24 Ví dụ: 6.25
▪ Tìm cơ số của bộ đếm sau và tần số của đầu ra FF ▪ Thiết kế bộ đếm nhị phân không đồng bộ chỉ đếm
Q 3. hai trạng thái 000 và 111 và bỏ qua 6 trạng thái còn
lại, sử dụng FF JK và vẽ dạng xung đầu ra.

167 168

42
 6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số
Ví dụ: 6.26 Bộ đếm không đồng bộ
▪ Xét bộ đếm không đồng bộ sau, hãy viết thứ tự
đếm nếu khởi tạo từ trạng thái 0000. Vẽ dạng sóng
ra.

169 170

6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số

Bộ đếm đồng bộ (bộ đếm song song) Bộ đếm đồng bộ (bộ đếm song song)

▪ Tất cả các FF được đồng bộ đồng thời bởi xung ▪ Tất cả các FF được đồng bộ đồng thời bởi xung
đồng hồ, tất cả FF thay đổi trạng thái tại cùng một đồng hồ, tất cả FF thay đổi trạng thái tại cùng một
thời điểm. Trễ truyền dẫn độc lập với số lượng FF. thời điểm. Trễ truyền dẫn độc lập với số lượng FF.

171 172

43
 6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số
Bộ đếm đồng bộ (bộ đếm song song) Bộ đếm thuận nghịch
▪ Bộ đếm thuận/nghịch ▪ Bộ đếm thuận/ nghịch 3 bit với đầu vào điểu khiển
▪ Bộ đếm cơ số: Với tối thiểu N FF, có thể xây dựng riêng:
bộ đếm cơ số nằm trong khoảng (2 N-1+1->2N)
 Bộ đếm đồng bộ module 8
 Bộ đếm đồng bộ module 10
 Bộ đếm BCD
 Bộ đếm với cơ số tùy ý

173 174

6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số

Bộ đếm thuận nghịch Thiết kế bộ đếm với số thứ tự tùy ý
▪ Bộ đếm thuận/ nghịch 3 bit với đầu vào điểu khiển ▪ Bảng tác nhân kích thích của FF
chung: ▪ Liệt kê:
 Trạng thái hiện tại
 Trạng thái mong muốn tiếp theo
 Các đầu vào FF cần thiết để đạt được trạng thái đó

175 176

44
 6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số
Thiết kế bộ đếm với số thứ tự tùy ý Thiết kế bộ đếm với số thứ tự tùy ý
▪ Vẽ đồ hình chuyển đổi trạng thái ▪ Các bước thiết kế
 Các trạng thái khác nhau được mô tả bởi các hình tròn  Xác định số lượng FF cần thiết
 Mũi tên nối các hình tròn chỉ thứ tự chuyển đổi trạng thái  Xác định các trạng thái không
sẽ diễn ra. mong muốn
 Vẽ đồ hình chuyển đổi trạng thái
với cả các trạng thái không mong
muốn
 Các trạng thái không mong muốn
nên được mô tả chuyển về bất kỳ
trạng thái mong muốn nào

177 178

6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số

Thiết kế bộ đếm với số thứ tự tùy ý Thiết kế bộ đếm với số thứ tự tùy ý
▪ Các bước thiết kế ▪ Các bước thiết kế
 Vẽ bảng tác nhân kích thích cho bộ đếm, trong đó liệt kê:  Thiết kế các mạch logic cho các đầu vào JA, KA, JB, KB,
▪ Các trạng thái hiện tại JC, KC từ các đầu ra A, B, C…
▪ Các trạng thái tiếp theo tương ứng với các trạng thái hiện tại  Có thể sử dụng bìa Các nô cho mỗi đầu vào, tối thiểu
▪ Đầu vào cho các FF theo yêu cầu hóa và biểu diễn bằng hàm Boolean.
 Ví dụ:

179 180

45
 6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số
Thiết kế bộ đếm với số thứ tự tùy ý Ví dụ 6.27
▪ Thực hiện mạch: ▪ Cho bảng tác nhân kích thích như sau với X1, X2 là
đầu vào của FF.

▪ Vẽ bảng tác nhân kích thích cho bộ đếm đồng bộ

MOD-5, sử dụng FF để đếm chuỗi 000, 001, 011,
101, 110, 000, nếu trạng thái hiện tại là trạng thái
không mong muốn, nó sẽ chuyển về 110 sau 1
xung đồng hồ.
181 182

6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số

Ví dụ 6.27 Ví dụ 6.27
▪ Bảng tác nhân kích thích: ▪ Tối thiểu hóa từng đầu vào FF
 Bộ đếm 5 trạng thái → 3 FFs
 Các trạng thái không mong muốn được đưa về 110
(010, 100, 111 → 110)

183 184

46
 6.5.1. Bộ đếm và chia tần số 6.5.1. Bộ đếm và chia tần số
Ví dụ 6.27 Ví dụ 6.28
▪ Thực hiện mạch: ▪ Tìm thứ tự đếm của bộ đếm sau:

185 186

Nội dung chương 6 6.5.2. Thanh ghi

▪ Thanh ghi có cấu tạo gồm các trigger nối với nhau
6.1. Khái niệm mạch tuần tự ▪ Chức năng:
6.2. Flip Flop - Phần tử cơ bản mạch tuần tự  Để lưu trữ tạm thời thông tin
6.3. Phân loại Flip flop  Dịch chuyển thông tin

6.4. Mô hình của hệ tuần tự ▪ Lưu ý: cả thanh ghi và bộ nhớ đều dùng để lưu trữ
thông tin, nhưng thanh ghi có chức năng dịch
6.5. Một số ứng dụng của hệ tuần tự
chuyển thông tin. Do đó, thanh ghi có thể sử dụng
6.5.1 Bộ đếm làm bộ nhớ, nhưng bộ nhớ không thể làm được
6.5.2 Thanh ghi thanh ghi.
……

187 188

47
 6.5.2. Thanh ghi 6.5.2. Thanh ghi
Thanh ghi dịch (Shift Register) Thanh ghi dịch (Shift Register)
▪ Thanh ghi dịch được dùng để: ▪ Phân loại:
 Biến đổi mã song song  nối tiếp
 Tạo trễ cho các dãy tín hiệu số
▪ Phần tử cơ bản của thanh ghi dịch là các D flip
flop nối chuỗi ‘nối tiếp’ với nhau

189
190

6.5.2. Thanh ghi

6.5.2. Thanh ghi
Vào nối tiếp – ra nối tiếp
▪ Vào nối tiếp ra nối tiếp ▪ Sơ đồ mạch:
1 0 1 0 1 0 0 1

▪ Vào nối tiếp ra song song

1 0 1 0 1 0 0 1

▪ Vào song song ra nối tiếp

1 0 1 0 1 0 0 1

▪ Vào song song ra song song

1 0 1 0 1 0 0 1

191 192

48
 6.5.2. Thanh ghi 6.5.2. Thanh ghi
Vào nối tiếp – ra nối tiếp Vào nối tiếp – ra song song
▪ Biểu đồ thời gian: ▪ Sơ đồ mạch:

193 194

6.5.2. Thanh ghi 6.5.2. Thanh ghi

Vào nối tiếp – ra song song Vào song song – ra nối tiếp
▪ Biểu đồ thời gian: ▪ Sơ đồ mạch:

195 196

49
 6.5.2. Thanh ghi
Vào song song – ra nối tiếp
▪ Biểu đồ thời gian:
197
6.5.2. Thanh ghi
Thanh ghi dịch (Shift Register)
▪ Thanh ghi dịch được dùng để:
 Biến đổi mã song song  nối tiếp
 Tạo trễ cho các dãy tín hiệu số
▪ Phần tử cơ bản của thanh ghi dịch là các D flip
flop nối chuỗi ‘nối tiếp’ với nhau
199
6.5.2. Thanh ghi
Vào song song – ra song song
▪ Sơ đồ mạch:
198
6.5.2. Thanh ghi
Các loại thanh ghi dịch
▪ Các thanh ghi dịch được phân chia thành các
loại sau:
 Vào nối tiếp ra nối tiếp (SISO), ví dụ: 4006 (18 nhịp),
4517 (64 nhịp), 4557 (64 nhịp), 4562 (128 nhịp) …
 Vào nối tiếp ra song song (SIPO), ví dụ: 4015 (4 bit),
4094 (8 bit), 74164 (8 bit) …
 Vào song song ra nối tiếp (PISO), ví dụ: 4014, 4021,
74165, 74166... đều là các thanh ghi 8 bit
 Vào song song ra song song (PIPO), ví dụ: 7495,
74195, 74395, 4035 (4 bit), 74323 (8 bit)...
 Thanh ghi dịch vạn năng có thể dịch theo hai chiều, ví
dụ 74194, 4194 (4 bit)
200
50
 6.5.2. Thanh ghi 6.5.2. Thanh ghi
Ví dụ về các thanh ghi dịch Thanh ghi dịch PIPO

201 202

6.5.2. Thanh ghi Nội dung chương 6

Thanh ghi dịch vạn năng

6.1. Khái niệm mạch tuần tự

6.2. Flip Flop - Phần tử cơ bản mạch tuần tự
6.3. Phân loại Flip flop
6.4. Mô hình của hệ tuần tự
6.5. Một số ứng dụng của hệ tuần tự
6.5.1 Bộ đếm
6.5.2 Thanh ghi
6.5.3 Các ứng dụng khác: tham khảo trong sách

203 204

51
 KẾT THÚC
HỌC PHẦN ĐIỆN TỬ SỐ

205

52