Professional Documents
Culture Documents
оперативни системи
Др Дејан Симић, dsimic@fon.rs
Факултет организационих наука
Универзитет у Београду
11/9/2018 1
Termini predavanja
11/9/2018 2
1
Termin konsultacija
11/9/2018 3
LITERATURA
11/9/2018 4
2
LITERATURA
11/9/2018 5
DOPUNSKA LITERATURA
The image part with relationship ID rId1 was not found in the file.
11/9/2018 6
3
DOPUNSKA LITERATURA
11/9/2018 7
11/9/2018 8
4
DOPUNSKA LITERATURA na engleskom jeziku
11/9/2018 9
Arhitektura računara
Organizacija računara
Model računara
Performanse računara
Amdalov zakon
11/9/2018 10
5
Sadržaj predmeta I deo – nastavak
ARHITEKTURA RAČUNARA
Format instrukcija
Načini adresiranja
Mikroprogramski nivo
11/9/2018 11
Upravljanje procesima
Upravljanje memorijom
Upravljanje podacima
11/9/2018 12
6
MODEL IZVRŠAVANJA ELEMENTARNIH
OPERACIJA NA RAČUNARIMA
11/9/2018 13
Y1 = f1(x)
Y2 = f2(Y1)
Y3 = f3(Y2)
Yn-1 = fn-1(Yn-2)
Z = fn(Yn-1)
može posmatrati kao program koji računar može da izvrši i predstavlja formalnu definiciju
računanja.
11/9/2018 14
7
OBRADA PODATAKA & ALGORITMI
Svaka obrada podataka se može opisati algoritmom kojim se definiše:
11/9/2018 15
Arhitektura računara
- Andris Padges
IBM 360/370 Architect
11/9/2018 16
8
Arhitektura i organizacija računara
Organizacija računara
11/9/2018 18
9
Hardverske komponente
Procesori
Memorija
U/I uređaji
Magistrale
Kućište računara
Napajanje
11/9/2018 19
Intel
AMD
IBM
ARM
Qualcomm
NVIDIA
Samsung
11/9/2018 20
10
Hardver
11/9/2018 21
11/9/2018 22
11
Trendovi povećanja takta procesora
11/9/2018 23
clock speed
(MHz)
power (W)
Instructions/cycle
(ILP)
11/9/2018 24
12
Performanse mikroprocesora
13
Apstrakcija i složenost
Aplikacija
Apstrakcija omogućava
upravljanje složenošću Operativni sistem
sistema
Složeni interfejsi Prevodilac
Elektronska kola
Poluprovodnički uređaji
11/9/2018 27
...
Virtuelna mašina M2, sa
mašinskim jezikom L2
11/9/2018 28
14
Nivoi transformacije
Problem
Algorithm
Program/Language
Runtime System
(VM, OS, MM)
ISA (Architecture)
Microarchitecture
Logic
Circuits
Electrons
11/9/2018 29
Istorija procesora
11/9/2018 30
15
Pentium
8088
• 8 Bit CPU
• 4 mhz
• 1MB ram addressable
Pentium IV
• 32 Bit CPU
• 2 ghz
• 4GB ram addressable
11/9/2018 31
Pentium procesori
11/9/2018 32
16
Multicore
Najpre, serveri
IBM Power4, 2001
Zatim desktop računari
AMD Athlon X2, 2005
Zatim laptop-ovi
Intel Core Duo, 2006
Mobilni telefoni
ARM MPCore, prototipovi
11/9/2018 33
Core Core
Core Core Core
Core Core
11/9/2018 34
17
Primer čipa sa više jezgara (multicore)
DRAM BANKS
11/9/2018 35
11/9/2018 36
18
Trend: paralelno procesiranje na jednom čipu
11/9/2018 37
11/9/2018 38
19
Strukturna organizacija na dvojezgarnom
sistemu
11/9/2018 39
20
Osnovne funkcije računara
11/9/2018 41
MEHANIZMI
UPRAVLJANJA
SKLADIŠTENJE OBRADA
PODATAKA PODATAKA
11/9/2018 42
21
Prenos podataka
PRENOS
PODATAKA npr. kopiranje
datoteke
MEHANIZMI
UPRAVLJANJA
SKLADIŠTENJE OBRADA
PODATAKA PODATAKA
11/9/2018 43
Funkcija upravljanja
PRENOS
PODATAKA npr. load-
ovanje
podataka radi
editovanja
MEHANIZMI
UPRAVLJANJA
SKLADIŠTENJE OBRADA
PODATAKA PODATAKA
11/9/2018 44
22
Obrada podataka
PRENOS
PODATAKA npr.
izračunavanje
vrednosti po
zadatom
MEHANIZMI
algoritmu
UPRAVLJANJA
SKLADIŠTENJE OBRADA
PODATAKA PODATAKA
11/9/2018 45
Skladištenje podataka
PRENOS
PODATAKA npr. na
magnetnom
disku
MEHANIZMI
UPRAVLJANJA
SKLADIŠTENJE OBRADA
PODATAKA PODATAKA
11/9/2018 46
23
Hijerarhijska dekompozicija strukture računara
(strukturne komponente savremenih računara)
Registri
Interne CPU
međuveze
Upravljačka
jedinica
11/9/2018 47
Registri Aritmetička
i logička
jedinica
Interne CPU
međuveze
Upravljačka
jedinica
11/9/2018 48
24
Aplikacije koje zahtevaju veće korišćenje
mikroprocesora
Prepoznavanje govora
Obrada slike
Video konferencije
Simulaciono modelovanje
Veštačka inteligencija
11/9/2018 49
ARHITEKTURA PROCESORA
- mehanizmom - skupom
prekida. registara,
- skupom
- načinima tipova
adresiranja i podataka koje
podržava,
- skupom - formatom
instrukcija instrukcija
(naredbi), (naredbi),
11/9/2018 50
25
Centralni procesor & sistemska magistrala
51
Memorija
Aritmetičko
Upravljačka logička Ulaz
jedinica jedinica
Izlaz
11/9/2018
Akumulator 52
26
“Princeton” arhitektura
11/9/2018 53
“Harvard” arhitektura
11/9/2018 54
27
Von Neumann-ov model
MEMORY
MAR MDR
INPUT OUTPUT
Keyboard Monitor
Mouse PROCESSING UNIT Printer
Scanner LED
Disk ALU TEMP Disk
CONTROL UNIT
PC IR
11/9/2018 55
Interfejs ka memoriji
Kako jedinica za procesiranje dobija podatke iz memorije?
MAR: Memory Address Register
MDR: Memory Data Register MEMORY
11/9/2018 56
28
Primer strukture mat. ploče
Cache
IO Controller
USB SATA PCI
controller controller
Sound Lan
Adap
Parallel Port
Card
Serial Port
11/9/2018 57
29
SISD arhitektura
11/9/2018 59
SIMD arhitektura
11/9/2018 60
30
SIMD arhitektura
vreme
LOAD B(1) LOAD B(2) LOAD B(3)
C(1) = A(1) + B(1) C(2) = A(2) + B(2) C(3) = A(3) + B(3)
STORE C(1) STORE C(2) STORE C(3)
Slede} a instrukcija Slede} a instrukcija Slede} a instrukcija
P1 P2 P3
11/9/2018 61
11/9/2018 62
31
MIMD arhitektura
11/9/2018 63
MIMD arhitektura
P1 P2 P3
11/9/2018 64
32
MISD arhitektura
Tok
instrukcija 0
Upravljačka
Procesor 0
jedinica 0
Tok
instrukcija 1
Upravljačka
Procesor 1
jedinica 1
Tok
podataka
.
.
.
Tok instrukcija
N-1
Upravljačka
Procesor N-1
jedinica N-1
11/9/2018 65
11/9/2018 66
33
Tipične brzine rada U/I uređaja
67
Ubrzanje procesora
Pipelining
Cache na ploči
L1 i L2 cache na ploči
34
Mismatch performansi
11/9/2018 69
Moguća rešenja
Povećati broj bita kojima se pristupa istovremeno
Napraviti DRAM “wider”
Promeniti DRAM interfejs
Cache
Smanjiti frekvenciju pristupa memoriji
Više složene cache memorije i cache na chipu
Povećati propusni opseg međusobne veze
Magistrale velike brzine
Hijerarhija magistrala
11/9/2018 70
35
Dijagram Itanium 2 procesora
71
36