Professional Documents
Culture Documents
3장 (결과) - 201713917 이승아
3장 (결과) - 201713917 이승아
실험결과
1) 전가산기
입력 출력 (An+Bn+Cn-1)
An Bn Carry in SUM Carry Out
(Cn-1) (Sn) (Cn)
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
표 3.5(b) 전가산기 회로 실험결과
2
2) 전감산기
입력 출력(Xn-Yn-Bn-1)
Xn Yn Borrow in Difference Borrow Out
(Bn-1) (Dn) (Bn)
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
표 3.6(b) 전감산기 회로 실험 결과
3) 4비트 병렬가산기
6. 토의
(1) 전가산기
A=0,B=0,C=0일 때
A=1,B=1,C=1일 때
(2) 전감산기
X=0,Y=0,B=1//X=0,Y=1,B=0//X=1,Y=1,B=1일 때
X=1,Y=0,B=0일 때
X=0,Y=1,B=1일 때
4비트 병렬가산기 회로는 그림 3.12를 참고하여 다음과 같이 구성하였다. 4비트 2진수만을 더하는 회
로이므로, 앞단의 carry를 받아오는 핀인 CYI은 GND에 묶었으며, 현재단의 carry를 나타내는 핀인
CYO는 S5로 나타내었다.
A4A3A2A1=0010, B4B3B2B1=0111일 때
A4A3A2A1=0101, B4B3B2B1=0110일 때
8
A4A3A2A1=0110, B4B3B2B1=1000일 때
A4A3A2A1=1000, B4B3B2B1=1001일 때