논리설계 및 실험 Lab 1: 측정 장비의 사용법과 논리 게이트의 이해

2018-16618 장민하

1. 실험 목표

이번 실험은 오실로스코프, 함수 발생기, 파워 서플라이의 기본 원리를 이해하고, CMOS

트랜지스터를 이용한 게이트의 구성을 아는 것을 목표로 한다. 또한 실험을 통해 논리 게이트 NAND
와 XOR 의 특성을 이해하고 delay 의 발생 원인을 안다. 또 LED 가 delay 에 미치는 영향을 알아본다.

2. 실험 과정

실험 8.2 가.

NAND 게이트의 input 이 1bit 변할 때 output 의 변화에 걸리는 delay 를 측정한다.

[그림 1] NAND 게이트의 input 과 output

[그림 1]과 같이 회로를 구성하고, 파워 서플라이를 이용하여 B 에 5V 의 전압을 가해 1 로 고정한다.

그 후 함수발생기를 이용하여 A 를 0->1, 1->0 으로 변형시키며 F 의 delay 를 오실로스코프로
측정한다.

실험 8.2 나

NAND 게이트를 이용하여 XOR 게이트를 만들고, 이 게이트의 input 이 1bit 변할 때 output 의
변화에 걸리는 delay 를 측정한다.

NAND 게이트를 이용한 XOR 게이트는 그림 2 와 같이 구성할 수 있다.

[그림 2] NAND 게이트를 이용해 구성한 XOR 게이트

[그림 2]과 같이 회로를 구성하고, 파워 서플라이를 이용하여 B 에 0V 와 5V 의 전압을 가해 0, 1 로

고정한다. 그 후 함수발생기를 이용하여 A 를 0->1, 1->0 으로 변형시키며 F 의 delay 를
오실로스코프로 측정한다.

실험 8.2 다 XOR 게이트의 input 이 1bit 변할 때 output 의 변화에 걸리는 delay 를 측정한다.
 [그림 3] XOR 게이트의 input 과 output

[그림 1]과 같이 회로를 구성하고, 파워 서플라이를 이용하여 B 에 0V 와 5V 의 전압을 가해 0, 1 로

고정한다. 그 후 함수발생기를 이용하여 A 를 0->1, 1->0 으로 변형시키며 F 의 delay 를
오실로스코프로 측정한다.

실험 8.2 라

[그림 2]의 회로의 output 에 LED 와 5kohm 저항을 연결하고 input 이 1bit 변할 때 output 의
변화에 걸리는 delay 를 측정한다.

[그림 4] NAND 를 이용해 구성한 XOR 게이트에 LED 와 저항을 연결한 회로

[그림 2]과 같이 회로를 구성하고, 파워 서플라이를 이용하여 B 에 0V 와 5V 의 전압을 가해 0, 1 로

고정한다. 그 후 함수발생기를 이용하여 A 를 0->1, 1->0 으로 변형시키며 F 의 delay 를
오실로스코프로 측정한다.

3. 실험 결과

실험 8.2 가

실험 가에서 측정한 실험 결과를 표로 나타내면 다음 [표 1]과 같다.

[표 1] 실험 가의 측정 결과

A B F delay(ns)
1->0 1 0->1 12.8
0->1 1 1->0 14.0

B 를 1 로 고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 12.8 ns

의 delay 가, 출력이 1 에서 0 으로 변화할 때에는 14.0 ns 의 delay 가 발견되었다.

실험 8.2 나

실험 나에서 측정한 결과를 표로 나타내면 다음 [표 2]와 같다.

[표 2] 실험 나의 측정 결과

A B F delay(ns)
1->0 0 1->0 12.8
 0->1 0 0->1 13.8
1->0 1 0->1 18.8
0->1 1 1->0 21.2

B 를 0 으로 고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 13.8

ns 의 delay 가, 출력이 1 에서 0 으로 변화할 때에는 12.8 ns 의 delay 가 발견되었다. B 를 1 로
고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 18.8ns 의 delay 가,
출력이 0 에서 1 로 변화할 때에는 21.2ns 의 delay 가 발견되었다.

실험 8.2 다

실험 다에서 측정한 결과를 표로 나타내면 다음 [표 3]과 같다.

[표 3] 실험 다의 측정 결과

A B F delay(ns)
1->0 0 1->0 10.4
0->1 0 0->1 9.2
1->0 1 0->1 14.0
0->1 1 1->0 12.4

B 를 0 으로 고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 9.2

ns 의 delay 가, 출력이 1 에서 0 으로 변화할 때에는 10.4 ns 의 delay 가 발견되었다. B 를 1 로
고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 14.0ns 의 delay 가,
출력이 0 에서 1 로 변화할 때에는 12.4ns 의 delay 가 발견되었다.

실험 8.2 라

실험 라에서 측정한 결과를 표로 나타내면 다음 [표 4]와 같다.

[표 4] 실험 라의 측정 결과

A B F delay(ns)
1->0 0 1->0 15.2
0->1 0 0->1 16.8
1->0 1 0->1 19.4
0->1 1 1->0 23.8

B 를 0 으로 고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 16.8

ns 의 delay 가, 출력이 1 에서 0 으로 변화할 때에는 15.2 ns 의 delay 가 발견되었다. B 를 1 로
고정하고 A 를 변화시키며 delay 를 관찰한 결과 출력이 0 에서 1 로 변화할 때에는 19.4ns 의 delay 가,
출력이 0 에서 1 로 변화할 때에는 23.8ns 의 delay 가 발견되었다.

4. 고찰

9.2 가

실험 8.2 가를 보면, 실험 결과에 출력이 0 에서 1 로 변할 때 출력이 1 에서 0 으로 변할 때보다 delay

가 약 10%로 정도 작은, 유의미한 차이가 있음을 알 수 있다. 이러한 차이는 NAND 게이트를
구성하는 CMOS 트랜지스터의 연결 구조에 기인한다고 생각할 수 있다. NAND 게이트는 [그림 5]와
같이 구성되어 있다.

[그림 5] NAND gate 의 CMOS 연결

이 때 실험 8.2 가의 상황에서 출력이 0 에서 1 로 변한다면 NAND gate 는 p 트랜지스터 중 하나가

연결되고 n 트랜지스터 두개 중 하나만 연결된 상태로 변할 것이다. 따라서 이런 경우 전류의
흐름에서 delay 는 트랜지스터 하나만큼 걸리게 된다. 그런데 출력이 1 에서 0 으로 변한다면 NAND
gate 는 p 트랜지스터 두개가 모두 끊어지고, n 트랜지스터 두개가 모두 연결된 상태가 된다. 이런
경우에는 전류의 흐름에서 delay 가 트랜지스터 두개를 통과하는 만큼 걸리게 되므로 앞의 경우보다
delay 가 길어지게 된다.

9.2 나

실험 8.2 나에서는 전체적으로 input B 의 값이 0 일 때가 1 일 때보다 delay 시간이 적었다. 이는

NAND 게이트의 실질적 delay 가 얼마나 발생하는지 생각해보면 그 이유를 알 수 있다. Input B 의
값이 0 일 때는 B 가 직접 연결된 앞의 두 NAND 게이트의 값은 A 의 변화에 무관하게 항상 ouput 이
1 이다. 따라서 실질적으로 XOR 게이트의 delay 가 그 뒤의 두 게이트에 의해 변화한다고 생각할 수
있다. 그러나, input B 의 값이 1 일 때는 앞의 두 NAND 게이트의 값 역시 A 가 1 일때는 0 으로, 0
일때는 1 로 변화하고, 이에 따른 delay 가 발생한다. 따라서 4 개의 NAND 게이트 모두가 XOR
게이트의 delay 에 직접적으로 연관되어 있다고 할 수 있다. 실험 8.2 나에서 input B 의 값이 0 일
때가 1 일 때보다 delay 시간이 적은 것은 이러한 이유에 의한 것으로 생각할 수 있을 것이다.

9.2 다

우리는 실험 8.2 나에서 4 개의 NAND 게이트, 즉 16 개의 트랜지스터를 이용하여 XOR 게이트를

구성하였다. 그러나 XOR 게이트는 이 외에도 다양한 방법을 통해 구성할 수 있다. 우리가 사용하는
XOR gate 는 다양한 방법을 통해 만들 수 있다. 예시로 [그림 6]과 같이 6 개의 트랜지스터를
이용해서도 XOR 게이트를 구성할 수 있다.

[그림 6] 6 개의 트랜지스터로 구성한 XOR 게이트

 따라서 실험에 사용한 XOR 게이트는 NAND 게이트를 이용해 구성한 게이트보다 더 트랜지스터
수가 적고, 따라서 delay 가 작을 것을 예상할 수 있다.

9.2 라

실험 8.2 라에서 delay 값은 LED 와 저항을 연결하기 전인 실험 8.2 나보다 모두 크게 나온 것을

확인할 수 있었다. 이러한 결과가 나온 이유는 LED 역시 다이오드임을 생각하면 알 수 있다. LED 에서
전류 흐름의 변화로 지연이 발생하기 때문에 추가 delay 가 발생한 것이다.

5. 실험 결론

이번 실험에서는 NAND 게이트와 XOR 게이트의 출력이 변화할 때 그 delay 를 측정하고, NAND
게이트로 XOR 게이트를 구성하여 delay 를 비교하여 보았다. 이 때 NAND 게이트에서는 출력이 0-
>1 로 변할 때가 1->0 으로 변할 때보다 delay 가 작음을 볼 수 있었으며, 실제 XOR 게이트의 delay
가 NAND 게이트 4 개를 이용해 구성한 XOR 게이트보다 작음을 알았다. 또한 NAND 게이트를
이용한 XOR 게이트에서 실질적으로 delay 가 생기는 NAND 게이트의 수에 따라 전체 delay 가
달라짐을 확인하고, LED 역시 delay 에 영향을 미침을 보았다.

이번 실험을 통해 기본적인 전기전자실험 기기들의 사용법을 익힐 수 있었다. 또한 CMOS

반도체들의 구성이 논리 게이트의 delay 에 직접적인 영향을 미침을 알 수 있었으며, NAND 게이트와
XOR 게이트의 delay 및 출력 특성에 대해 공부할 수 있었다. 이의 응용으로 LED 역시 다이오드로
회로 출력의 delay 에 영향을 미칠 수 있음을 알았다.